KR20230040944A - 동장 적층판 및 프린트 배선판의 제조 방법 - Google Patents

동장 적층판 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20230040944A
KR20230040944A KR1020227038591A KR20227038591A KR20230040944A KR 20230040944 A KR20230040944 A KR 20230040944A KR 1020227038591 A KR1020227038591 A KR 1020227038591A KR 20227038591 A KR20227038591 A KR 20227038591A KR 20230040944 A KR20230040944 A KR 20230040944A
Authority
KR
South Korea
Prior art keywords
copper foil
manufacturing
zinc
containing layer
clad laminated
Prior art date
Application number
KR1020227038591A
Other languages
English (en)
Inventor
다이스케 나카지마
쇼타 가와구치
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20230040944A publication Critical patent/KR20230040944A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/082Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising vinyl resins; comprising acrylic resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/565Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of zinc
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/034Organic insulating material consisting of one material containing halogen
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

저유전율의 열가소성 수지인 불소 수지를 사용하면서도, 구리박과 수지가 높은 내열 밀착력으로 접합된 동장 적층판의 제조 방법이 제공된다. 이 제조 방법은, 구리박과, 해당 구리박의 적어도 한쪽 면에 마련되는 아연 함유층을 구비한, 표면 처리 구리박을 준비하는 공정과, 표면 처리 구리박의 아연 함유층측에 시트상의 불소 수지를 첩부해서 동장 적층판을 얻는 공정을 포함한다. 아연 함유층은, Zn과 융점 1200℃ 이상인 전이 원소 M으로 구성된다. 구리박과 아연 함유층의 계면을 X선 광전자 분광법(XPS)에 의해 원소 분석한 경우에, Zn의 함유량이 10중량% 이하이고, 또한 전이 원소 M의 함유량에 대한 Zn의 함유 비율인 Zn/M의 중량비가 0.2 이상 0.6 이하이다.

Description

동장 적층판 및 프린트 배선판의 제조 방법
본 발명은 동장 적층판 및 프린트 배선판의 제조 방법에 관한 것이다.
근년의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있고, 기지국 안테나 등의 고주파 용도에 적합한 프린트 배선판이 요구되고 있다. 이러한 고주파용 프린트 배선판에는, 고주파 신호를 품질 저하시키지 않고 전송 가능하게 하기 위해서, 전송 손실의 저감이 요망된다. 프린트 배선판은 배선 패턴에 가공된 구리박과 절연 수지 기재를 구비한 것이지만, 전송 손실은, 구리박에 기인하는 도체 손실과, 절연 수지 기재에 기인하는 유전체 손실로부터 주로 해서 이루어진다. 따라서, 절연 수지 기재에 기인하는 유전체 손실을 저감하기 위해, 저유전율의 열가소성 수지를 사용할 수 있으면 바람직하다. 그러나, 폴리테트라플루오로에틸렌(PTFE) 등의 불소 수지로 대표되는 저유전율의 열가소성 수지는, 열경화성 수지와는 달리, 화학적인 활성이 낮고, 그 때문에 구리박과의 밀착력이 낮다. 그래서, 구리박과 열가소성 수지의 밀착성을 향상시키는 기술이 제안되고 있다.
예를 들어, 특허문헌 1(국제공개 제2017/150043호)에는, 산화 처리 및 환원 처리에 의해 형성한 미세 요철을 구비한 구리박을 사용함으로써, 불소 수지와의 밀착성을 확보하는 것이 개시되어 있다.
국제공개 제2017/150043호
그러나, 특허문헌 1에 개시되는 구리박과 불소 수지 기재를 접합한 동장 적층판에 있어서는, 고온 하에서의 구리박/기재간의 밀착력의 저하가 여전히 크고, 내열 밀착성의 가일층의 향상이 요구된다. 특히, 불소 수지를 사용한 프린트 배선판은 고온 등의 가혹한 환경 하에 노출되는 경우가 있고, 이러한 가혹한 환경 하에 노출된 후에 있어서도, 구리박과 수지 기재의 높은 밀착성이 요망된다. 실제로, PTFE 등의 불소 수지를 사용한 프린트 배선판은 항공, 우주용 등으로 사용되는 경우가 있고, 이러한 관점에서도 고온 하에서의 밀착성의 한층 더한 개선이 요망된다. 즉, 구리박과 불소 수지 기재 사이에 있어서, 밀착성과 내열성을 양립할 것이 요구되고 있다.
본 발명자들은, 금번, 소정의 계면 조성의 아연 함유층을 구비한 표면 처리 구리박을 불소 수지에 첩부하는 것으로, 높은 밀착성뿐만 아니라, 그 밀착성이 고온 하에서도 열화되기 어려운 우수한 내열성도 구비한, 즉 구리박과 불소 수지가 높은 내열 밀착력으로 접합된 동장 적층판을 제조할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 저유전율의 열가소성 수지인 불소 수지를 사용하면서도, 구리박과 수지가 높은 내열 밀착력으로 접합된 동장 적층판을 제조하는 데 있다.
본 발명의 일 양태에 따르면, 동장 적층판의 제조 방법으로서,
구리박과, 해당 구리박의 적어도 한쪽 면에 마련되는 아연 함유층을 구비한, 표면 처리 구리박을 준비하는 공정과,
상기 표면 처리 구리박의 상기 아연 함유층측에 시트상의 불소 수지를 첩부해서 동장 적층판을 얻는 공정
을 포함하고,
상기 아연 함유층이, Zn과 융점 1200℃ 이상인 전이 원소 M으로 구성되고,
상기 구리박과 상기 아연 함유층의 계면을 X선 광전자 분광법(XPS)에 의해 원소 분석한 경우에, Zn의 함유량이 10중량% 이하이고, 또한 상기 전이 원소 M의 함유량에 대한 Zn의 함유 비율인 Zn/M의 중량비가 0.2 이상 0.6 이하인, 동장 적층판의 제조 방법이 제공된다.
본 발명이 다른 양태에 따르면,
상기 방법에 의해 상기 동장 적층판을 제조하는 공정과,
상기 동장 적층판에 회로 형성을 실시해서 프린트 배선판으로 하는 공정
을 포함하는, 프린트 배선판의 제조 방법이 제공된다.
동장 적층판의 제조 방법
본 발명은 동장 적층판의 제조 방법에 관한 것이다. 본 발명의 방법은, (1) 구리박과, 구리박의 적어도 한쪽 면에 마련되는 아연 함유층을 구비한, 표면 처리 구리박을 준비하는 공정과, (2) 표면 처리 구리박의 아연 함유층측에 시트상의 불소 수지를 첩부해서 동장 적층판을 얻는 공정을 포함한다. 아연 함유층은, Zn과 융점 1200℃ 이상인 전이 원소 M으로 구성된다. 그리고, 구리박과 아연 함유층의 계면을 X선 광전자 분광법(XPS)에 의해 원소 분석한 경우에, Zn의 함유량이 10중량% 이하이고, 또한 전이 원소 M의 함유량에 대한 Zn의 함유 비율인 Zn/M의 중량비가 0.2 이상 0.6 이하이다. 이와 같이, 소정의 계면 조성의 아연 함유층을 구비한 표면 처리 구리박을 불소 수지에 첩부하는 것으로, 높은 밀착성뿐만 아니라, 그 밀착성이 고온 하에서도 열화되기 어려운 우수한 내열성도 구비한, 즉 구리박과 불소 수지가 높은 내열 밀착력으로 접합된 동장 적층판을 제조할 수 있다.
즉, 전술한 바와 같이, 폴리테트라플루오로에틸렌(PTFE) 등의 불소 수지로 대표되는 저유전율의 열가소성 수지는, 열경화성 수지와는 달리, 화학적인 활성이 낮고, 그 때문에 본래적으로는 구리박과의 밀착력이 낮은 것이다. 이러한 문제에 대처한 특허문헌 1에 개시된 동장 적층판에 있어서도, 고온 하에서의 구리박/기재간의 밀착력의 저하가 여전히 크다. 이러한 점에서, 본 발명의 방법에 따르면, 아연 함유층을 구비한 표면 처리 구리박으로서, 상기 범위 내의 Zn 함유량 및 Zn/M비의 계면을 갖는 것을 선택적으로 채용해서 불소 수지에 첩부하는 것으로, 구리박과 불소 수지 사이에서, 높은 밀착성뿐만 아니라, 그 밀착성이 고온 하에서도 열화되기 어려운 우수한 내열성도 구비한 동장 적층판을 제조할 수 있다.
(1) 표면 처리 구리박의 준비
본 발명의 방법에 사용하는 표면 처리 구리박은, 구리박과, 구리박의 적어도 한쪽 면에 마련되는 아연 함유층을 구비한 것이다. 구리박은, 적어도 한쪽 표면에 조화(粗化) 입자를 구비한 조화 처리 구리박인 것이 바람직하고, 구리박의 아연 함유층측의 표면이 조화 처리면인 것이 보다 바람직하다. 공지된 조화 처리 구리박이 사용 가능하다. 구리박의 두께는 특별히 한정되지 않지만, 0.1㎛ 이상 70㎛ 이하가 바람직하고, 보다 바람직하게는 0.5㎛ 이상 18㎛ 이하이다.
아연 함유층은, Zn과 융점 1200℃ 이상인 전이 원소 M으로 구성되어 있으면 그 형태는 특별히 한정되지 않지만, 바람직하게는 Zn과 M의 합금, 즉 아연 합금이다. 융점 1200℃ 이상인 전이 원소 M의 바람직한 예로서는, Co, Fe, Ni, Mo, W, 및 그들의 조합을 들 수 있고, 보다 바람직하게는 Co, Ni, Mo 및 그들의 조합을 들 수 있고, 더욱 바람직하게는 Ni 및/또는 Mo, 특히 바람직하게는 Ni이다. 따라서, 아연 함유층은, Zn-Co 합금, Zn-Fe 합금, Zn-Ni 합금, Zn-Mo 합금, Zn-W 합금, Zn-Ni-Mo 합금, 또는 그들의 조합으로 구성되는 것이 바람직하고, 보다 바람직하게는 Zn-Co 합금, Zn-Ni 합금, Zn-Mo 합금, Zn-Ni-Mo 합금, 더욱 바람직하게는 Zn-Ni 합금, Zn-Mo 합금, Zn-Ni-Mo 합금, 특히 바람직하게는 Zn-Ni 합금으로 구성된다.
전술한 바와 같이, 구리박과 아연 함유층의 계면을 XPS에 의해 원소 분석한 경우에, Zn의 함유량은 10중량% 이하이고, 바람직하게는 1.0중량% 이상 10.0중량% 이하, 보다 바람직하게는 2.0중량% 이상 8.0중량% 이하, 더욱 바람직하게는 2.1중량% 이상 7.5중량% 이하, 특히 바람직하게는 2.1중량% 이상 7.0중량% 이하이다. 상기 범위 내의 Zn 함유량은, 구리박/기재간의 밀착성(특히 상태 박리 강도)의 향상에 특히 기여한다. 또한, 구리박과 아연 함유층의 계면을 XPS에 의해 원소 분석한 경우에, 전이 원소 M의 함유량에 대한 Zn의 함유 비율인 Zn/M의 중량비는 0.2 이상 0.6 이하, 바람직하게는 0.22 이상 0.58 이하, 보다 바람직하게는 0.25 이상 0.55 이하이다. 상기 범위 내의 Zn/M 중량비는, 내열성(특히 구리박/기재간의 밀착성이 고온 하에서 열화되기 어려운 성질)의 향상에 특히 기여한다.
본 발명에 있어서, Zn 함유량 및 Zn/M 중량비는, 구리박과 아연 함유층의 계면에서 결정되지만, 이 계면은 구리박 바로 위의 아연 함유층의 부분을 가리키고 있다. 이 부분은, 표면 산화 등의 영향을 받기 어려워, 밀착력 및 내열성의 부여에 중요한 영역으로 생각된다. 구리박과 아연 함유층의 계면의 위치(깊이)는, 아연 함유층으로부터 구리박을 향해서 깊이 방향으로 실시되는 XPS에 의한 원소 분석에 있어서, 측정 깊이(횡축)와 Cu량(종축)이 이루는 곡선에 있어서의 변곡점으로서 정의된다. 구체적으로는, 이하의 i) 내지 vi)의 스텝에 의해 결정된다.
i) 아연 함유층의 구리박과 반대측의 표면을 측정 깊이 D1=0㎚로 하여, 거기에서 구리박을 향해서 스퍼터링으로 깊이 방향으로 파내려 가면서 XPS에 의한 원소 분석을 행한다. XPS에 의한 측정 개시와 동시에 측정 깊이 D1=0㎚ 지점에서 원소 분석을 행하고, 이 이후에는 측정 개시부터 소정 스퍼터 시간(예를 들어 20초)마다 측정 깊이 Dn(n은 측정점을 나타낸다) 지점에 있어서 원소 분석을 행해 간다. 예를 들어, 측정 개시부터 20초 후의 측정점이 D2, 40초 후의 측정점이 D3, 과 같은 시간 간격으로 측정한다. XPS의 측정 조건의 바람직한 일례를 이하에 나타낸다(보다 구체적인 측정 조건에 대해서는 후술하는 실시예에 나타내는 것으로 한다).
(측정 조건)
- 이온 총 설정: Ar 가스, 1㎸ 2㎜×2㎜
- 스퍼터레이트: 3.43㎚/min
ii) 상기 i)에 따라, 측정점 n에 있어서의 Cu의 함유량 Cn(중량%)을 측정한다.
iii) 측정 깊이 Dn을 횡축, Cu의 함유량 Cn을 종축으로 해서 그래프를 작성하고, 얻어지는 곡선에 대하여, 측정점 n에 있어서의 접선의 기울기 Sn=(Cn+1-Cn)/(Dn+1-Dn)을 산출한다.
iv) 얻어진 접선의 기울기 Sn으로부터, 접선의 기울기 변화율 ΔSn=Sn+1-Sn을 산출한다.
v) 얻어진 접선의 기울기 변화율 ΔSn으로부터 곡률 cn=ΔSn/(Dn+1-Dn)을 산출한다.
vi) 곡률 cn=0이 되는 측정점을 Cu 변곡점으로서 특정하고, 이 Cu 변곡점이 있는 측정 깊이 Dn의 지점을 구리박과 아연 함유층의 계면으로 결정한다. 또한, Cu 변곡점은, 곡률 cn의 플러스/마이너스 변동에 의한 우발적인 곡률 cn=0을 피하기 위해, 안정적으로 곡률 cn이 0을 향해서 수렴하기 시작하는 영역에 있어서의 곡률 cn=0의 측정점을 채용하는 것으로 한다. 이러한 방법을 채용함으로써 구리박과 아연 함유층의 계면을 일의적으로 특정할 수 있다.
표면 처리 구리박은, 아연 함유층측의 면에 크로메이트층 및/또는 실란 커플링제층을 더 구비하는 것이 바람직하고, 보다 바람직하게는 크로메이트층 및 실란 커플링제층의 양쪽을 구비한다. 크로메이트층 및/또는 실란 커플링제층을 더 구비하는 것으로, 방청성, 내습성 및 내약품성이 향상되는 것에 더하여, 아연 함유층과의 조합에 의해 불소 수지 기재의 밀착성도 향상시킬 수 있다.
(2) 불소 수지의 첩부
표면 처리 구리박의 아연 함유층측에, 시트상의 불소 수지를 첩부해서 동장 적층판을 얻는다. 이 불소 수지의 표면 처리 구리박에의 첩부는 공지된 동장 적층판의 제조 수순에 따라서 행하면 되고, 특별히 한정되지 않는다. 또한, 내층 기판에 불소 수지를 개재해서 구리박을 첩부하는 방법도 채용 가능하고, 이 경우에는 소위 빌드업법 등의 공지된 방법에 따라 행하면 된다. 어느 쪽이든, 본 발명의 방법에 따르면, 아연 함유층을 구비한 표면 처리 구리박으로서, 상기 범위 내의 Zn 함유량 및 Zn/M비의 계면을 갖는 것을 선택적으로 채용해서 불소 수지에 첩부한다. 이와 같이 함으로써, 구리박과 불소 수지 사이에서, 높은 밀착성뿐만 아니라, 그 밀착성이 고온 하에서도 열화되기 어려운 우수한 내열성도 구비한 동장 적층판을 제조할 수 있다. 불소 수지의 표면 처리 구리박에의 첩부는, 가열하면서 프레스함으로써 행하는 것이 바람직하다. 프레스 시의 온도는 사용하는 불소 수지의 특성에 따라서 적절히 결정하면 되어 특별히 한정되지 않지만, 바람직하게는 150 내지 500℃이고, 보다 바람직하게는 180 내지 400℃이다. 프레스 압력도 특별히 한정되지 않지만, 바람직하게는 1 내지 10㎫이고, 보다 바람직하게는 2 내지 5㎫이다.
시트상의 불소 수지는, 커트된 시트편이어도 되고, 롤로부터 인출된 긴 시트여도 되며, 그 형태는 특별히 한정되지 않는다. 불소 수지의 바람직한 예로서는, 폴리테트라플루오로에틸렌(PTFE), 테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체(PFA), 테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체(FEP), 테트라플루오로에틸렌-에틸렌 공중합체(ETFE), 및 그들의 임의의 조합을 들 수 있다.
표면 처리 구리박은 시트상의 불소 수지의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 시트상의 불소 수지는, 불소 수지를 포함하고 있으면 되고, 다른 재료를 더 포함하고 있어도 된다. 따라서, 시트상의 불소 수지는 프리프레그여도 된다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 또한, 불소 수지는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자를 포함하는 필러 입자 등을 더 포함하고 있어도 된다. 시트상의 불소 수지의 두께는 특별히 한정되지 않지만, 1 내지 1000㎛가 바람직하고, 보다 바람직하게는 2 내지 400㎛이고, 더욱 바람직하게는 3 내지 200㎛이다. 불소 수지층은 복수의 층으로 구성되어 있어도 된다.
표면 처리 구리박의 제조 방법
본 발명에 의한 표면 처리 구리박은, 구리박에 아연 함유층을 형성할 수 있는 한, 모든 방법에 의해 제조된 것이어도 되지만, 아연 합금 도금을 거쳐서 제조되는 것이 바람직하다. 이하, 본 발명에 의한 표면 처리 구리박의 바람직한 제조 방법의 일례를 설명한다. 이 바람직한 제조 방법은, 구리박을 준비하는 공정과, 상기 표면에 대하여 아연 합금 도금을 행하는 공정을 포함하여 이루어진다.
(1) 구리박의 준비
표면 처리 구리박의 제조에 사용하는 구리박으로서는 전해 구리박 및 압연 구리박의 양쪽의 사용이 가능하고, 보다 바람직하게는 전해 구리박이다. 또한, 구리박은, 조화 처리가 실시되는 것이 바람직하고, 예를 들어 황산 및 황산구리를 포함하는 수용액을 사용한 전기 도금에 의해, 구리박 표면에 조화 입자가 부착된 조화 처리면을 형성할 수 있다. 조화 처리면은, ISO25178에 준거해서 측정되는 최대 높이 Sz가 3.0㎛ 이상 15.0㎛ 이하인 것이 바람직하고, 보다 바람직하게는 4.0㎛ 이상 12.0㎛ 이하이다. 구리박이 캐리어 구비 구리박의 형태로 준비되는 경우에는, 구리박은, 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그들의 조합에 의해 형성한 것이어도 된다.
(2) 아연 합금 도금에 의한 아연 함유층의 형성
상기 구리박의 표면(예를 들어 조화 처리면)에 아연 합금 도금을 실시함으로써 아연 함유층을 형성하는 것이 바람직하다. 아연 합금 도금의 예로서는, Zn-Co 합금 도금, Zn-Fe 합금 도금, Zn-Ni 합금 도금, Zn-Mo 합금 도금, Zn-W 합금 도금, Zn-Ni-Mo 합금 도금, 및 그들의 조합을 들 수 있다. 아연 합금 도금은, 원하는 아연 합금 조성이 얻어지도록 도금액을 조제하여, 공지된 전기 도금 방법에 의해 행하면 된다. 예를 들어, Zn-Ni 합금 도금을 행하는 경우, 산화아연, 황산 니켈 및 2인산칼륨을 포함하는 수용액을 사용해서 전기 도금을 행하는 것이 바람직하다.
(3) 크로메이트 처리
아연 함유층이 형성된 구리박에 크로메이트 처리를 행하여, 크로메이트층을 형성하는 것이 바람직하다. 크로메이트 처리는, 크롬산 농도 0.5 내지 8g/L, pH1 내지 13의 크로메이트 처리액을 사용하여, 전류 밀도 0.1 내지 10A/dm2로 전해를 행하는 것이 바람직하고, 이 전해는 1 내지 30초간 행해지는 것이 바람직하다.
(4) 실란 커플링제 처리
상기 구리박에 실란 커플링제 처리를 실시하여, 실란 커플링제층을 형성하는 것이 바람직하다. 실란 커플링제층은, 실란 커플링제를 적절히 희석해서 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, (i) 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, (ii) 3-아미노프로필트리에톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, (iii) 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제, (iv) 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, (v) 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, (vi) 이미다졸 실란 등의 이미다졸 관능성 실란 커플링제, (vii) 트리아진 실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다. 또한, 크로메이트층과 실란 커플링제층의 양쪽을 아연 함유층의 표면에 형성하는 경우에는, 그들의 형성 순서는 특별히 한정되지 않는다.
프린트 배선판의 제조 방법
본 발명의 동장 적층판은 프린트 배선판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 따르면, 상기 동장 적층판을 제조하는 공정과, 동장 적층판에 회로 형성을 실시해서 프린트 배선판으로 하는 공정을 포함하는, 프린트 배선판의 제조 방법이 제공된다. 프린트 배선판에 관한 구체예로서는, 본 발명의 동장 적층판에 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 다층 프린트 배선판은, 내층 기판에 열가소성 수지(예를 들어 불소 수지)를 개재해서 구리박을 첩부한 다층 동장 적층판에 회로 형성한 것이어도 되고, 또한 빌드업층을 형성한 것이어도 된다. 또한, 회로 형성 방법은, 서브트랙티브법이어도 되고, 모디파이드·세미애디티브(MSAP법)이어도 된다. 본 발명의 동장 적층판을 사용해서 제작되는 프린트 배선판은, 신호 주파수 10㎓ 이상의 고주파 대역에서 사용되는 자동차용 안테나, 휴대 전화 기지국 안테나, 고성능 서버, 충돌 방지용 레이더 등의 용도로 사용되는 고주파 기판으로서 적합하게 사용된다.
실시예
본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.
예 1 내지 7
(1) 표면 처리 구리박의 준비
공지된 방법에 기초하여 구리박 표면에 아연 함유층을 구비한 각종 표면 처리 구리박을 준비했다. 이 표면 처리 구리박은 전해 구리박(두께 35㎛)의 전극면에, 조화 처리, Zn-Ni 합금 도금(예 1 내지 5) 또는 Zn-Ni-Mo 합금 도금(예 6 및 7), 크로메이트 처리, 및 실란 커플링 처리를 공지된 방법에 의해 순차 실시한 것이다. 각 표면 처리 구리박에 대해서, 아연 함유층으로부터 구리박을 향해서 스퍼터링으로 깊이 방향으로 파내려가면서 XPS에 의해 원소 분석을 행하였다. 이 원소 분석은, 주사형 듀얼 X선 광전자 분광 분석 장치(XPS)(ULVAC-PHI사 제조, PHI Quantes)를 사용하여, 이하의 측정 조건에서 행하였다.
(측정 조건)
- 출력: 200㎛φ, 50W
- X선종: 단색화 Al Kα선
- 이온 총 설정: Ar 가스, 1㎸(예 1 내지 5) 또는 2㎸(예 6 및 7), 2㎜×2㎜
- 스퍼터레이트(SiO2 환산): 3.43㎚/min(예 1 내지 5) 또는 12.3㎚/min(예 6 및 7)
- 측정 원소 및 궤도: C 1s, O 1s, Si 2p, Cr 3p, Ni 2p3, Cu 2p3, Zn 2p3, Mo 3d(예 6 및 7만)
- 측정면: 아연 함유층으로부터 계면을 향해서 측정
얻어진 원소 분석 결과에 기초하여, 전술한 정의 및 수순에 따라 Cu 변곡점을 특정함으로써, 구리박과 아연 함유층의 계면의 위치(깊이)를 결정했다. 구리박에는 조화 처리가 실시되어 있지만, 계면의 위치를 특정함에 있어, 조화 처리층(조화 입자)도 구리박에 포함되는 것으로 간주했다. 그리고, 당해 계면에 있어서의, 측정 원소의 총 중량에 차지하는 Zn 원소의 함유 비율을 Zn 함유량(중량%)으로 하고, 측정 원소의 총 중량에 차지하는 전이 원소 M(여기서는 Ni 및 Mo를 의미한다)의 함유 비율을 M 함유량(중량%)으로 해서, 각각 산출했다. 또한, 얻어진 Zn 함유량 및 M 함유량을 사용해서 Zn/M 중량비를 산출했다. 결과는 표 1에 나타내는 바와 같았다.
(2) 동장 적층판의 제작
불소 수지 기재로서, PTFE 기재(RO3003 Bondply, ROGERS Corporation제, 두께 125㎛, 1ply)를 준비했다. 이 PTFE 기재에, 상기 표면 처리 구리박을 그 아연 함유층측의 면이 당해 기재와 맞닿도록 적층하고, 진공 프레스기를 사용하여, 프레스압 2.4㎫, 온도 370℃, 프레스 시간 30분의 조건에서 프레스해서 동장 적층판을 제작했다.
(3) 동장 적층판의 평가
제작된 동장 적층판에 대해서, 이하에 나타내는 각종 평가를 행하였다.
<불소 수지(PTFE)에 대한 상태 박리 강도>
동장 적층판에, 염화 제2 구리 에칭액을 사용한 서브트랙티브법에 의해 0.4㎜폭의 직선 회로를 형성하여, 박리 강도 측정용 직선 회로를 구비한 시험 기판을 얻었다. 이 직선 회로를, JIS C 5016-1994의 A법(90° 박리)에 준거해서 PTFE 기재로부터 떼어내서, 상태 박리 강도(kgf/㎝)를 측정했다. 이 측정은, 탁상형 정밀 만능 시험기(AGS-50NX, 시마즈 세이사쿠쇼제)를 사용해서 행하였다. 결과는 표 1에 나타내는 바와 같았다.
<불소 수지(PTFE)에 대한 내열 박리 강도>
0.4㎜폭의 박리 강도 측정용 직선 회로를 구비한 시험 기판을 오븐에 넣고 150℃에서 4시간 가열하고, 288℃의 땜납욕에 10초간 띄운 것 이외에는, 상술한 PTFE에 대한 상태 박리 강도와 마찬가지 수순에 의해, PTFE에 대한 내열 박리 강도(kgf/㎝)를 측정했다. 결과는 표 1에 나타내는 바와 같았다.
<내열 열화율>
상태 박리 강도에 대한 내열 박리 강도의 저하율(%)을 산출해서 내열 열화율로 하였다. 결과는 표 1에 나타내는 바와 같았다.
Figure pct00001
표 1에 나타내는 결과로부터, 구리박과 아연 함유층의 계면에 있어서, Zn 함유량이 10중량% 이하이고, 또한 Zn/M(여기서는 Zn/(Ni+Mo))의 중량비가 0.2 이상 0.6 이하라는 본 발명 조건을 충족하는 예 1, 2, 6 및 7은, 이 조건을 충족하지 않는 예 3 내지 5의 비교예와 비교해서, 박리 강도가 전반적으로 높고(즉 밀착성이 높고), 또한 내열 열화율이 현격히 낮은(즉 내열성이 우수한) 것을 알 수 있다.

Claims (9)

  1. 동장 적층판의 제조 방법으로서,
    구리박과, 해당 구리박의 적어도 한쪽 면에 마련되는 아연 함유층을 구비한, 표면 처리 구리박을 준비하는 공정과,
    상기 표면 처리 구리박의 상기 아연 함유층측에 시트상의 불소 수지를 첩부해서 동장 적층판을 얻는 공정
    을 포함하고,
    상기 아연 함유층이, Zn과 융점 1200℃ 이상인 전이 원소 M으로 구성되고,
    상기 구리박과 상기 아연 함유층의 계면을 X선 광전자 분광법(XPS)에 의해 원소 분석한 경우에, Zn의 함유량이 10중량% 이하이고, 또한 상기 전이 원소 M의 함유량에 대한 Zn의 함유 비율인 Zn/M의 중량비가 0.2 이상 0.6 이하인, 동장 적층판의 제조 방법.
  2. 제1항에 있어서,
    상기 전이 원소 M이, Co, Fe, Ni, Mo 및 W로 이루어지는 군에서 선택되는 적어도 1종인, 동장 적층판의 제조 방법.
  3. 제1항 또한 제2항에 있어서,
    상기 전이 원소 M이, Ni 및/또는 Mo인, 동장 적층판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 계면에 있어서의 상기 Zn 함유량이 1.0중량% 이상 10.0중량% 이하인, 동장 적층판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 계면에 있어서의 상기 Zn 함유량이 2.0중량% 이상 8.0중량% 이하인, 동장 적층판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 계면에 있어서의 상기 Zn/M의 중량비가 0.25 이상 0.55 이하인, 동장 적층판의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 불소 수지가, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체, 테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체 및 테트라플루오로에틸렌-에틸렌 공중합체로 이루어지는 군에서 선택되는 적어도 1종인, 동장 적층판의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 구리박의 상기 아연 함유층측의 표면이 조화(粗化) 처리면인, 동장 적층판의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 방법에 의해 상기 동장 적층판을 제조하는 공정과,
    상기 동장 적층판에 회로 형성을 실시해서 프린트 배선판으로 하는 공정
    을 포함하는, 프린트 배선판의 제조 방법.
KR1020227038591A 2020-07-16 2021-07-14 동장 적층판 및 프린트 배선판의 제조 방법 KR20230040944A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020121982 2020-07-16
JPJP-P-2020-121982 2020-07-16
PCT/JP2021/026505 WO2022014647A1 (ja) 2020-07-16 2021-07-14 銅張積層板及びプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20230040944A true KR20230040944A (ko) 2023-03-23

Family

ID=79554671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038591A KR20230040944A (ko) 2020-07-16 2021-07-14 동장 적층판 및 프린트 배선판의 제조 방법

Country Status (6)

Country Link
US (1) US20230276579A1 (ko)
JP (1) JPWO2022014647A1 (ko)
KR (1) KR20230040944A (ko)
CN (1) CN115997047A (ko)
TW (1) TWI772110B (ko)
WO (1) WO2022014647A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150043A1 (ja) 2016-03-03 2017-09-08 三井金属鉱業株式会社 銅張積層板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she
TWI584946B (zh) * 2012-09-28 2017-06-01 Jx日鑛日石金屬股份有限公司 附載子金屬箔
JP5358740B1 (ja) * 2012-10-26 2013-12-04 Jx日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP6166614B2 (ja) * 2013-07-23 2017-07-19 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
US10448507B2 (en) * 2016-01-15 2019-10-15 Jx Nippon Mining & Metals Corporation Copper foil, copper-clad laminate board, method for producing printed wiring board, method for producing electronic apparatus, method for producing transmission channel, and method for producing antenna
JP7409760B2 (ja) * 2016-12-05 2024-01-09 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2019188087A1 (ja) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 銅張積層板
KR102394732B1 (ko) * 2018-04-27 2022-05-09 제이엑스금속주식회사 표면 처리 동박, 동장 적층판 및 프린트 배선판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150043A1 (ja) 2016-03-03 2017-09-08 三井金属鉱業株式会社 銅張積層板の製造方法

Also Published As

Publication number Publication date
TW202208163A (zh) 2022-03-01
WO2022014647A1 (ja) 2022-01-20
US20230276579A1 (en) 2023-08-31
TWI772110B (zh) 2022-07-21
JPWO2022014647A1 (ko) 2022-01-20
CN115997047A (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
TWI719567B (zh) 粗糙化處理銅箔、附載體之銅箔、覆銅層合板及印刷配線板
EP2527499A1 (en) Roughened copper foil, method for producing same, and copper clad laminate and printed circuit board
KR101846141B1 (ko) 동장 적층판의 제조 방법
JP7374298B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
CN112204171B (zh) 粗化处理铜箔、贴铜叠层板和印刷电路板
JP5576514B2 (ja) 表面処理銅箔、積層板、プリント配線板及びプリント回路板
WO2021157363A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR20200105705A (ko) 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법
KR20230040944A (ko) 동장 적층판 및 프린트 배선판의 제조 방법
JP6178035B1 (ja) 銅張積層板の製造方法
WO2022014648A1 (ja) 銅張積層板及びプリント配線板
WO2022209989A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
WO2023182175A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
WO2023182176A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2023182174A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2022255422A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
KR20240009404A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
JP2023040316A (ja) 表面処理金属箔及び金属張積層板
KR20240009403A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
KR20240017841A (ko) 조화 처리 동박, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
A201 Request for examination