KR20200126477A - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR20200126477A KR20200126477A KR1020190050047A KR20190050047A KR20200126477A KR 20200126477 A KR20200126477 A KR 20200126477A KR 1020190050047 A KR1020190050047 A KR 1020190050047A KR 20190050047 A KR20190050047 A KR 20190050047A KR 20200126477 A KR20200126477 A KR 20200126477A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- photoelectric conversion
- region
- layer
- gate electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 238000006243 chemical reaction Methods 0.000 claims abstract description 88
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 238000012546 transfer Methods 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000007667 floating Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 145
- 238000002955 isolation Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 230000002596 correlated effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910001512 metal fluoride Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서가 제공된다. 이미지 센서는 서로 대향하는 제 1 면 및 제 2 면을 갖는 반도체 기판; 상기 반도체 기판의 상기 제 1 면 상에 제공된 전송 게이트 전극; 상기 전송 게이트 전극과 이격되어 상기 반도체 기판의 상기 제 1 면 상에 제공된 독출 회로 트랜지스터들; 및 상기 전송 게이트 전극의 일측에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 광전 변환층; 상기 광전 변환층은 제 1 두께를 갖는 제 1 영역 및 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 영역을 포함하되, 상기 제 2 영역은, 평면적 관점에서 상기 독출 회로 트랜지스터들의 적어도 일부와 중첩될 수 있다.
Description
본 발명은 이미지 센서에 관한 것으로서, 보다 상세하게는 전기적 및 광학적 특성이 보다 향상된 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본원 발명이 해결하고자 하는 과제는 보다 향상된 전기적 및 광학적 특성을 갖는 이미지 센서를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 서로 대향하는 제 1 면 및 제 2 면을 갖는 반도체 기판; 상기 반도체 기판의 상기 제 1 면 상에 제공된 전송 게이트 전극; 상기 전송 게이트 전극과 이격되어 상기 반도체 기판의 상기 제 1 면 상에 제공된 독출 회로 트랜지스터들; 및 상기 전송 게이트 전극의 일측에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 광전 변환층; 상기 광전 변환층은 제 1 두께를 갖는 제 1 영역 및 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 영역을 포함하되, 상기 제 2 영역은, 평면적 관점에서 상기 독출 회로 트랜지스터들의 적어도 일부와 중첩될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 서로 대향하는 제 1 면 및 제 2 면을 갖는 제 1 도전형의 반도체 기판; 상기 반도체 기판 내에서 상기 제 2 면과 인접하며, 광전 변환 영역 및 상기 광전 변환 영역 일측의 독출 회로 영역을 정의하는 픽셀 분리막; 상기 광전 변환 영역에서 상기 반도체 기판의 상기 제 1 면 상에 배치된 전송 게이트 전극; 상기 독출 회로 영역에서 상기 상기 반도체 기판의 상기 제 1 면 상에 배치된 독출 회로 트랜지스터들; 및 상기 전송 게이트 전극과 상기 독출 회로 트랜지스터들 사이에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 광전 변환층을 포함하되, 상기 광전 변환층은 제 1 두께를 갖는 제 1 영역 및 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 영역을 포함하되, 상기 제 2 영역은, 평면적 관점에서 상기 독출 회로 트랜지스터들의 적어도 일부와 중첩될 수 있다.
본 발명의 실시예들에 따르면, 광전 변환층의 일부분이 독출 회로 트랜지스터들과 일부 중첩되므로, 이미지 센서의 사이즈가 감소하더라도, 입사광에 의해 광전하가 생성되는 면적을 확보할 수 잇다. 그러므로, 이미지 센서의 풀 웰 전하 저장 용량(full well capacity)이 증가될 수 있다.
또한, 전송 게이트 전극의 일부가 반도체 기판의 일부를 수직적으로 관통하므로, 광전 변환층의 면적이 증가하더라도, 이미지 센서의 동작시 전하 전송 효율이 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 개략적인 평면도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 5a는 도 4의 A-A'선의 단면을 나타내며, 도 5b는 도 4의 B-B'선을 따라 자른 단면을 나타낸다.
도 6 내지 도 8은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다.
도 9는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 9의 C-C'선의 단면을 나타낸다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 개략적인 평면도이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 5a는 도 4의 A-A'선의 단면을 나타내며, 도 5b는 도 4의 B-B'선을 따라 자른 단면을 나타낸다.
도 6 내지 도 8은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다.
도 9는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 9의 C-C'선의 단면을 나타낸다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(10; Active Pixel Sensor array), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7) 및 입출력 버퍼(I/O buffer; 8)를 포함한다.
액티브 픽셀 센서 어레이(1)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하며, 광 신호를 전기적 신호로 변환한다. 액티브 픽셀 센서 어레이(1)는 행 드라이버(3)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 변환된 전기적 신호는 상관 이중 샘플러(6)에 제공된다.
행 드라이버(3)는 행 디코더(2)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(1)로 제공한다. 단위 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(5)는 행 디코더(2) 및 열 디코더(4)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
상관 이중 샘플러(CDS; 6)는 액티브 픽셀 센서 어레이(1)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링한다. 상관 이중 샘플러(6)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(ADC; 7)는 상관 이중 샘플러(6)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
입출력 버퍼(8)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 디지털 신호를 출력한다.
도 2는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다.
도 2를 참조하면, 이미지 센서는 픽셀 센서 어레이 영역(R1) 및 패드 영역(R2)을 포함한다.
픽셀 센서 어레이 영역(R1)에 서로 교차하는 제 1 방향(D1) 및 제 2 방향(D2)을 따라 2차원적으로 배열된 복수 개의 단위 픽셀들(P)이 배치될 수 있다. 픽셀 센서 어레이 영역(R1)의 단위 픽셀들(P) 각각에서 입사광(incident light)에 의해 발생된 전기적 신호가 출력될 수 있다.
패드 영역(R2)에 제어 신호들 및 광전 신호 등을 입출력하는데 이용되는 복수의 도전 패드들(CP)이 배치될 수 있다. 패드 영역(R2)은 외부 소자들과의 전기적 접속이 용이하도록, 평면적 관점에서, 픽셀 어레이 영역(R1)을 둘러쌀 수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 3을 참조하면, 액티브 픽셀 센서 어레이(1)는 복수 개의 단위 픽셀들(P)을 포함하며, 단위 픽셀들(P)은 행들 및 열들을 따라 배열될 수 있다.
각각의 단위 픽셀들(P)은 4개의 광전 변화 소자들(PD1, PD2, PD3, PD4) 및 4개의 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)을 포함할 수 있다. 4개의 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 전하 검출 노드(FD) 및 독출 회로(RX, SX, SF)를 공유할 수 있다. 여기서, 독출 회로는 리셋 트랜지스터(RX; reset transistor), 선택 트랜지스터(SX; selection transistor), 및 소오스 팔로워 트랜지스터(SF; source follower transistor)를 포함할 수 있다. 일 예에서, 단위 픽셀들(P) 각각은 4개의 광전 변환 소자들(PD1, PD2, PD3, PD4) 및 4개의 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)을 포함하는 것을 도시하였으나, 본 발명은 이에 제한되지 않으며, 단위 픽셀들(P) 각각은 2개의 광전 변환 소자들 및 2개의 트랜스퍼 트랜지스터들을 포함할 수도 있다.
제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4)은 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4)은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다.
제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4)에 축적된 전하를 전하 검출 노드(FD)으로 전송한다. 제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 제 1 내지 제 4 전하 전송 라인들(TG1, TG2, TG3, TG4)을 통해 제공되는 전하 전송 신호에 의해 제어될 수 있으며, 제 1 내지 제 4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)에 인가되는 신호에 따라, 제 1 내지 제 4 광전 변화 소자들(PD1, PD2, PD3, PD4) 중 어느 하나에서 전하 검출 노드(FD)로 전하들이 전송될 수 있다.
전하 검출 노드(FD)는 제 1 내지 제 4 광전 변환 소자들(PD1, PD2, PD3, PD4)에서 생성된 전하를 전송 받아 누적적으로 저장한다. 전하 검출 노드(FD)에 축적된 광전하들의 양에 따라 소오스 팔로워 트랜지스터(SF)가 제어될 수 있다.
리셋 트랜지스터(RX)는 전하 검출 노드(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 상세하게, 리셋 트랜지스터(RX)의 드레인 전극은 전하 검출 노드(FD)와 연결되며 소오스 전극은 픽셀 전원 전압(VPIX)에 연결된다. 리셋 트랜지스터(RX)가 턴 온되면, 리셋 트랜지스터(RX)의 소오스 전극과 연결된 픽셀 전원 전압(VPIX)이 전하 검출 노드(FD)로 전달된다. 따라서, 리셋 트랜지스터(RX)가 턴 온될 때, 전하 검출 노드(FD)에 축적된 전하들이 배출되어 전하 검출 노드(FD)가 리셋될 수 있다.
소오스 팔로워 트랜지스터(SF)는 게이트 전극으로 입력되는 광 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier)일 수 있다. 소오스 팔로워 트랜지스터(SF)는 전하 검출 노드(FD)에서의 전위 변화를 증폭하고 선택 트랜지스터(SX)를 통해 증폭된 신호를 출력 라인(VOUT)으로 출력한다. 소오스 팔로워 트랜지스터(SF)의 소오스 전극은 픽셀 전원 전압(VPIX)에 연결되고, 소오스 팔로워 트랜지스터(SF)의 드레인은 선택 트랜지스터(SX)의 소오스와 연결될 수 있다.
선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀들(P)을 선택할 수 있다. 선택 트랜지스터(SX)가 턴 온될 때, 소오스 팔로워 트랜지스터(SF)의 드레인 전극에 출력되는 전기적 신호를 출력 라인(VOUT)으로 출력할 수 있다.
도 3에서 각 단위 픽셀이 4개의 광전 변화 소자들을 포함하는 것을 설명하였으나, 본 발명은 이에 제한되지 않으며, 각 단위 픽셀이 2개 또는 8개의 광전 변화 소자들을 포함할 수도 있다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 5a는 도 4의 A-A'선의 단면을 나타내며, 도 5b는 도 4의 B-B'선을 따라 자른 단면을 나타낸다.
도 4, 도 5a, 및 도 5b를 참조하면, 반도체 기판(100)은 제 1 도전형(예를 들어, p형) 벌크(bulk) 실리콘 기판 상에 제 1 도전형 에피택셜층이 형성된 기판일 수 있으며, 이미지 센서의 제조 공정상 벌크 실리콘 기판이 제거되어 p형 에피택셜층만 잔류하는 기판일 수 있다. 다른 예로, 반도체 기판(100)은 제 1 도전형의 웰을 포함하는 벌크 반도체 기판(100)일 수 있다. 반도체 기판(100)은 서로 대향하는 제 1 면(100a; 또는 전면) 및 제 2 면(100b; 또는 후면)을 가질 수 있다.
반도체 기판(100)은 픽셀 분리막(105)에 의해 정의되는 복수 개의 픽셀 영역들(PR)을 포함할 수 있다. 복수 개의 픽셀 영역들(PR)은 서로 교차하는 제 1 방향(D1) 및 제 2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다. 실시예들에서, 픽셀 분리막(105)은 반도체 기판(100)의 제 2 면(100b)에 인접하게 배치될 수 있다.
픽셀 영역들(PR) 각각은 광전 변환 영역(P1) 및 독출 회로 영역(P2)을 포함할 수 있다. 픽셀 영역들(PR)의 광전 변환 영역들(P1) 및 독출 회로 영역들(P2)은 제 1 방향(D1)을 따라 번갈아 배열될 수 있다. 즉, 독출 회로 영역(P2)은 서로 인접하는 광전 변환 영역들(P1) 사이에 제공될 수 있다.
광전 변환 영역(P1)의 중심에 플로팅 확산 영역(120)이 배치될 수 있다. 플로팅 확산 영역(120)은 반도체 기판(100) 내에 제 2 도전형의 불순물(예를 들어, n형)을 이온 주입하여 형성될 수 있다.
제 1 내지 제 4 전송 게이트 전극들(130a, 130b, 130c, 130d)이 광전 변환 영역(P1)에서 반도체 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 제 1 내지 제 4 전송 게이트 전극들(130a~130d)은 제 1 내지 제 4 광전 변환층들(110-1~110-4)과 플로팅 확산 영역(120) 사이에 각각 배치될 수 있다. 제 1 내지 제 4 전송 게이트 전극들(130a~130d)과 반도체 기판(100)의 상면 사이에 게이트 절연막들이 개재될 수 있다.
제 1 내지 제 4 전송 게이트 전극들(130a~130d) 각각은 반도체 기판(100)의 제 1 면(100a)에 형성된 트렌치 내에 배치되는 하부 부분과, 하부 부분과 연결되며 반도체 기판(100)의 제 1 면(100a) 위로 돌출되는 상부 부분을 포함할 수 있다. 즉, 제 1 내지 제 4 전송 게이트 전극들(130a~130d)의 바닥면들은 반도체 기판(100)의 제 1 면(100a)보다 낮은 레벨에 위치할 수 있다. 제 1 내지 제 4 전송 게이트 전극들(130a~130d)이 반도체 기판(100)의 제 1 면(100a)에 대해 수직한 방향으로 채널들을 형성할 수 있으므로, 1 내지 제 4 광전 변환층들(110-1~110-4)에서 생성된 광전하들의 전송 효율을 증가시킬 수 있다.
독출 회로 트랜지스터들이 독출 회로 영역(P2)에서 반도체 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 독출 회로 트랜지스터들은 제 1 내지 제 4 전송 게이트 전극들(130a~130d)과 제 1 방향(D1)으로 이격될 수 있다.
독출 회로 트랜지스터들은 도 3을 참조하여 설명한 소오스 팔로워 트랜지스터(도 3의 SF), 리셋 트랜지스터(도 3의 RX), 및 선택 트랜지스터(도 3의 SX)를 포함할 수 있다. 소오스 팔로워 게이트 전극(133)은 선택 게이트 전극(135)과 리셋 게이트 전극(131) 사이에 배치될 수 있다
독출 회로 영역(P2)에서, 리셋 게이트 전극(131), 소오스 팔로워 게이트 전극(133), 및 선택 게이트 전극(135)이 제 1 방향(D1)과 교차하는 제 2 방향(D2)으로 서로 이격되어 배치될 수 있다. 게이트 절연막이 게이트 전극들과 반도체 기판(100)의 제 1 면(100a) 사이에 배치될 수 있다.
리셋 게이트 전극(131), 소오스 팔로워 게이트 전극(133), 및 선택 게이트 전극(135)은 제 1 도전형의 웰 불순물층(115) 상에 배치될 수 있다. 다른 예에서, , 웰 불순물층(115)은 생략될 수도 있다.
제 1 소오스/드레인 영역(121)이 리셋 게이트 전극(131) 일측의 웰 불순물층(115) 내에 형성될 수 있으며, 제 2 소오스/드레인 영역(123)이 소오스 팔로워 게이트 전극(133) 일측의 웰 불순물층(115) 내에 형성될 수 있다. 제 3 소오스/드레인 영역(125)이 리셋 게이트 전극(131) 일측의 웰 불순물층(115) 내에 형성될 수 있다. 제 4 소오스/드레인 영역(127)이 리셋 게이트 전극(131) 타측의 웰 불순물층(115) 내에 형성될 수 있다.
제 1 내지 제 4 소오스/드레인 영역들(121, 123, 125, 127)은 웰 불순물층(115) 내에 제 2 도전형(예를 들어, n형) 불순물들을 이온주입하여 형성될 수 있다.
광전 변환 영역(P1)의 중심에 플로팅 확산 영역(120)이 배치될 수 있다. 플로팅 확산 영역(120)은 반도체 기판(100) 내에 제 2 도전형의 불순물(예를 들어, n형)을 이온 주입하여 형성될 수 있다.
광전 변환 영역(P1)의 반도체 기판(100) 내에 제 1 내지 제 4 광전 변환층들(110-1~110-4)이 제공될 수 있다. 제 1 내지 제 4 광전 변환층들(110-1~110-4)은, 평면적 관점에서, 제 1 방향(D1) 및 제 2 방향(D2)을 따라 매트릭스 형태로 배열될 수 있다. 제 1 내지 제 4 광전 변환층들(110-1~110-4)이 하나의 플로팅 확산 영역(120)을 공유할 수 있다.
제 1 내지 제 4 광전 변환층들(110-1~110-4)은 제 2 도전형(예를 들어, n형)의 불순물들을 반도체 기판(100)에 이온주입하여 형성될 수 있다. 제 1 도전형의 반도체 기판(100)과 제 2 도전형의 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 접합(junction)에 의해 포토다이오드들이 형성될 수 있다.
실시예들에 따르면, 제 1 내지 제 4 광전 변환층들(110-1~110-4) 각각은 제 1 두께(T1)를 갖는 제 1 영역(110a) 및 제 1 두께(T1)보다 작은 제 2 두께를(T2) 갖는 제 2 영역(110b)을 포함할 수 있다. 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 제 1 영역(110b)은, 각 전송 게이트 전극(130a~130b)과 독출 회로 트랜지스터들 사이에 배치될 수 있다. 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 제 2 영역(110b)은, 평면적 관점에서, 독출 회로 트랜지스터들의 적어도 일부와 중첩될 수 있다.
보다 상세하게, 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)만큼 이격될 수 있으며, 제 2 영역(110b)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이보다 큰 제 2 깊이(d2)만큼 이격될 수 있다. 여기서, 제 2 깊이(d1)는 플로팅 확산 영역(120)의 깊이보다 클 수 있다. 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은 웰 불순물층(115)과 수평적으로 소정 거리만큼 이격될 수 있으며, 픽셀 분리막(105)과 수평적으로 소정 거리만큼 이격될 수 있다. 이에 따라 독출 회로 트랜지스터들의 채널 영역 및 제 1 내지 제 4 소오스/드레인 영역들(121~127)과 광전 변환층(110-1~110-4)의 제 2 영역(110b) 사이에 전위 장벽이 존재할 수 있다.
각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은 반도체 기판(100)의 제 2 면(100b)으로부터 제 3 깊이만큼 이격될 수 있으며, 제 2 영역(110b)은 반도체 기판(100)의 제 2 면(100b)으로부터 제 3 깊이보다 큰 제 4 깊이만큼 이격될 수 있다. 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)의 상면과 하면 사이에 각 전송 게이트 전극(130a~130d)의 바닥면이 위치할 수 있다. 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은, 평면적 관점에서, 각 전송 게이트 전극(130a~130d)의 일부와 중첩될 수 있다.
각 광전 변환층(110-1~110-4)의 제 2 영역(110b)이 독출 회로 트랜지스터들과 일부 중첩되므로, 이미지 센서의 사이즈가 감소하더라도, 입사광에 의해 광전하가 생성되는 면적을 확보할 수 잇다. 그러므로, 이미지 센서의 풀 웰 전하 저장 용량(full well capacity)이 증가될 수 있다.
각각의 픽셀 영역들(PR)에서, 제 1 내지 제 4 광전 변환층들(110-1~110-4)은 반도체 기판(100)의 제 2 면(100b)으로부터 수직적으로 연장되는 픽셀 분리막(105)에 의해 서로 분리될 수 있다. 제 1 방향(D1)으로 인접하는 제 1 및 제 2 광전 변환층들(110-1, 110-2)의 제 2 영역들(110b) 사이에 분리 불순물층(101) 및 픽셀 분리막(105)이 배치될 수 있다.
반도체 기판(100)의 제 2 면(100b)에서, 픽셀 분리막(105)은 각각의 제 1 내지 제 4 광전 변환층들(110-1~110-4)을 둘러쌀 수 있다. 다시 말해, 제 1 방향(D1)으로 인접하는 제 1 및 제 2 광전 변환층들(110-1, 110-2) 사이와 제 3 및 제 4 광전 변환층들(110-3, 110-4) 사이에 픽셀 분리막(105)이 형성되며, 제 2 방향(D2)으로 인접하는 제 1 및 제 3 광전 변환층들(110-1, 110-3) 사이와 제 2 및 제 4 광전 변환층들(110-2, 110-4) 사이에 픽셀 분리막(105)이 형성될 수 있다.
픽셀 분리막(105)은 반도체 기판(100)의 제 2 면(100b)에서 반도체 기판(100)의 제 1 면(100a)으로 수직적으로 연장되며, 픽셀 분리막(105)은 반도체 기판(100)의 제 1 면(100a)에 인접한 폭이 반도체 기판(100)의 제 2 면(100b)에 인접한 폭보다 작을 수 있다. 픽셀 분리막(105)의 폭은 반도체 기판(100)의 제 2 면(100b)에서 제 1 면(100a)으로 갈수록 점차 감소할 수 있다.
이에 더하여, 픽셀 영역들(PR) 각각에서, 제 1 내지 제 4 광전 변환층들(110-1~110-4) 사이, 그리고 픽셀 분리막(105) 아래에 분리 불순물층(101)이 배치될 수도 있다. 분리 불순물층(101)은 반도체 기판(100)과 동일한 도전형(예를 들어, p형)의 불순물들을 반도체 기판(100) 내에 이온주입하여 형성될 수 있다. 분리 불순물층(101)은 전위 장벽(potential barrier)에 의해 입사광을 제 1 내지 제 4 광전 변환층들(110-1~110-4)로 분리 제공할 수 있다.
반도체 기판(100)의 제 1 면(100a) 상에 층간 절연막들(150)이 배치될 수 있으며, 층간 절연막들(150)은 제 1 내지 제 4 전송 게이트 전극들(130a~130d), 리셋, 소스 팔로워 및 선택 게이트 전극들(131, 133, 135)을 덮을 수 있다. 그리고, 층간 절연막들(150) 내에 복수 개의 콘택 플러그들(141)이 배치될 수 있으며, 층간 절연막들(150) 상에 콘택 플러그들(141)과 연결되는 배선들(143)이 배치될 수 있다. 배선들(143)은 각 픽셀 영역(PR)에서 독출 회로 트랜지스터들과 플로팅 확산 영역(120)을 전기적으로 연결할 수 있다.
보다 상세하게, 제 1 소오스/드레인 영역(121)은 소오스 팔로워 게이트 전극(133)과 함께 배선(143)을 통해 플로팅 확산 영역(120)에 전기적으로 연결될 수 있다. 소오스 팔로워 게이트 전극(133)과 리셋 게이트 전극(131) 사이의 제 2 소오스/드레인 영역(123)은 픽셀 전원 전압(VPIX)에 전기적으로 연결될 수 있다.
제 3 소오스/드레인 영역(125)은 소오스 팔로워 트랜지스터의 드레인 전극일 수 있다. 제 4 소오스/드레인 영역(127)은 출력 라인(VOUT)과 전기적으로 연결될 수 있다.
독출 회로 영역(P2)에 소자 분리막(113)이 제공될 수 있다. 소자 분리막(113)은 인접하는 독출 회로 영역들(P2) 사이에 배치될 수 있으며, 제 1 및 제 4 소오스/드레인 영역들(121, 127)을 둘러쌀 수 있다.
반도체 기판(100)의 제 2 면(100b) 상에 컬러 필터층(220) 및 마이크로 렌즈들(230)이 배치될 수 있다. 그리고, 반도체 기판(100)의 제 2 면(100b)과 컬러 필터층(220) 사이에 고정 전하막(210)이 배치될 수 있다.
고정 전하막(210)은 화학양론비 보다 부족한 양의 산소 또는 불소를 포함하는 금속산화막 또는 금속 불화막으로 이루어질 수 있다. 이로써 고정 전하막(210)은 음의 고정전하를 가질 수 있다. 고정 전하막(210)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨 및 란타노이드를 포함하는 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)로 이루어질 수 있다. 예를 들면, 고정 전하막(210)은 하프늄 산화막 또는 알루미늄 불화막일 수 있다. 고정 전하막(210)의 주변에는 정공의 축적(hole accumulation)이 발생할 수 있다. 이로써 암전류의 발생 및 화이트 스팟(white spot)을 효과적으로 감소시킬 수 있다.
컬러 필터층(220) 및 마이크로 렌즈(230)는 픽셀 영역들(PR) 각각에 대응되어 형성될 수 있다. 컬러 필터층(220)은 단위 픽셀에 따라 적색, 녹색 또는 청색의 컬러 필터를 포함한다. 컬러 필터들은 2차원적으로 배열될 수 있으며, 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수도 있다. 또한, 컬러 필터층(220)은 화이트 필터를 더 포함할 수도 있다.
마이크로 렌즈(230)는 볼록한 형태를 가지며 소정의 곡률 반경을 가질 수 있다. 마이크로 렌즈(230)는 광투과성 수지로 형성될 수 있으며, 각각의 픽셀 영역들(PR)로 입사광을 집광시킬 수 있다.
도 6 내지 도 8은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다. 설명의 간략함을 위해, 앞서 도 5a 및 도 5b를 참조하여 설명된 실시예들과 동일한 구성요소들은 동일한 참조 번호로 도시되며, 이에 대한 설명은 간략히 하거나 생략하기로 한다.
도 4, 도 6, 및 도 7을 참조하면, 제 1 내지 제 4 광전 변환층들(110-1~110-4) 각각은 제 1 두께를 갖는 제 1 영역(110a) 및 제 1 두께보다 작은 제 2 두께를 갖는 제 2 영역(110b) 및 제 3 영역(110c)을 포함할 수 있다.
이 실시예에서, 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 제 2 영역(110b)은, 평면적 관점에서, 독출 회로 트랜지스터들의 적어도 일부와 중첩될 수 있으며, 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 제 3 영역(110c)은, 평면적 관점에서, 플로팅 확산 영역(120)의 적어도 일부와 중첩될 수 있다. 이에 따라, 제 1 내지 제 4 광전 변환층들(110-1~110-4)의 면적이 증가되므로, 제 1 내지 제 4 광전 변환층들(110-1~110-4)에서의 광전하 저장 용량이 증가될 수 있다.
나아가, 도 6에 도시된 실시예에 따르면, 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)만큼 이격될 수 있으며, 제 2 영역(110b)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)보다 큰 제 2 깊이(d2)만큼 이격될 수 있다. 제 3 영역(110c)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)보다 큰 제 3 깊이(d3)만큼 이격될 수 있다. 여기서, 각 광전 변환층(110-1~110-4)의 제 2 영역(110b) 및 제 3 영역(110c)은 반도체 기판(100)의 제 1 면(100a)으로부터 실질적으로 동일한 깊이에 배치될 수 있다.
다른 예로, 도 7에 도시된 실시예에 따르면, 각 광전 변환층(110-1~110-4)의 제 2 영역(110b) 및 제 3 영역(110c)은 반도체 기판(100)의 제 1 면(100a)으로부터 서로 다른 깊이에 배치될 수 있다. 예를 들어, 각 광전 변환층(110-1~110-4)의 제 1 영역(110a)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)만큼 이격될 수 있으며, 제 2 영역(110b)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 1 깊이(d1)보다 큰 제 2 깊이(d2)만큼 이격될 수 있다. 각 광전 변환층(110-1~110-4)의 제 3 영역(110c)은 반도체 기판(100)의 제 1 면(100a)으로부터 제 2 깊이(d2)보다 큰 제 3 깊이(d3)만큼 이격될 수 있다.
도 4 및 도 8을 참조하면, 제 1 내지 제 4 전송 게이트 전극들(130a~130d)은 게이트 절연막을 개재하여 반도체 기판(100)의 평탄한 제 1 면(100a) 상에 배치될 수 있다. 즉, 제 1 내지 제 4 전송 게이트 전극들(130a~130d)은 반도체 기판(100)의 제 1 면(100a)과 평행한 바닥면을 가질 수 있다.
도 9는 본 발명의 실시예들에 따른 이미지 센서의 평면도이다. 도 10 내지 도 12는 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 9의 C-C'선의 단면을 나타낸다.
도 9 및 도 10을 참조하면, 각 픽셀 영역(PR)에서, 독출 회로 트랜지스터들은, 평면적 관점에서, 광전 변환층들(110-1~110-4) 중 적어도 하나와 완전히 중첩될 수 있다.
상세하게, 제 1 내지 제 4 광전 변환층들(110-1~110-4) 각각은 제 1 방향(D1)을 제 1 폭(W1)을 가질 수 있다. 독출 회로 트랜지스터들이 제 1 전송 게이트 전극(130a)으로부터 제 1 방향(D1)으로 제 1 거리(S1)만큼 이격될 수 있다. 즉, 소오스 팔로워 게이트 전극(133), 리셋 게이트 전극(131), 및 선택 게이트 전극(135)이 제 1 전송 게이트 전극(130a)으로부터 제 1 방향(D1)으로 제 1 거리만큼 이격될 수 있다. 소오스 팔로워 게이트 전극(133), 리셋 게이트 전극(131), 및 선택 게이트 전극(135)은 제 1 방향(D1)으로 제 2 폭(W2)을 가질 수 있다. 여기서, 제 1 거리(S1)와 제 2 폭(W2)의 합은 제 1 폭(W1)보다 작을 수 있다. 또한, 제 1 거리(S1)는 각 광전 변환층(110-1~110-4)의 제 1 폭(W1)보다 작을 수 있다. 독출 회로 트랜지스터들의 게이트 전극들(131, 135, 137)은, 평면적 관점에서, 제 1 및 제 3 광전 변환층들(110-1, 110-3)의 제 2 영역(110b)과 중첩될 수 있다.
도 9 및 도 11을 참조하면,
각 광전 변환층(110-1~110-4)의 제 2 영역(110b)의 폭에 비례하여 제 1 내지 제 4 전송 게이트 전극들(130a~130d)의 바닥면들 레벨이 달라질 수 있다. 일 예로, 제 1 내지 제 4 전송 게이트 전극들(130a~130d)의 바닥면들이 반도체 기판(100)의 제 1 면(100a)보다 제 2 면(100b)에 가깝게 배치될 수 있다. 다시 말해, 반도체 기판(100)의 제 1 면(100a)으로부터 각 전송 게이트 전극(130a~130d)의 바닥면까지의 거리가 반도체 기판(100)의 제 2 면(100b)으로부터 각 전송 게이트 전극(130a~130d)의 바닥면까지의 거리보다 클 수 있다. 이에 따라 전송 게이트 전극(130a~130d)과 광전 변환층(110-1~110-4)의 제 2 영역(110b) 간의 거리를 줄일 수 있어 이미지 센서의 동작시 전하 전송 효율이 향상될 수 있다.
나아가, 독출 회로 트랜지스터들의 게이트 전극들이 반도체 기판(100)의 제 1 면(100a)보다 낮은 레벨에 바닥면들을 가질 수 있다. 즉, 소오스 팔로워 게이트 전극(133), 리셋 게이트 전극(131), 및 선택 게이트 전극(135)의 일부가 반도체 기판(100)의 제 1 면(100a)에 형성된 리세스 영역 내에 배치될 수 있다.
각 광전 변환층(110-1~110-4)의 제 2 영역(110b)의 상면은 독출 회로 트랜지스터들의 게이트 전극들(131, 133, 135)의 바닥면들과 수직적으로 이격될 수 있다.
도 9 및 도 12를 참조하면, 반도체 기판(100)의 제 1 면(100a) 상에 채널 반도체 패턴(132)이 배치될 수 있으며, 채널 반도체 패턴(132) 양측에서 반도체 기판(100) 내에 필드 절연 패턴(102)이 배치될 수 있다.
독출 회로 트랜지스터들의 게이트 전극들(131, 135, 137)이 채널 반도체 패턴(132)의 측벽들 및 상면을 덮을 수 있다. 독출 회로 트랜지스터들의 게이트 전극들(131, 135, 137)과 채널 반도체 패턴(132) 사이에 게이트 절연막이 개재될 수 있다. 채널 반도체 패턴(132) 및 독출 회로 트랜지스터들의 게이트 전극들(131, 135, 137)은, 평면적 관점에서, 제 1 및 제 3 광전 변환층들(110-1, 110-3)의 제 2 영역(110b)과 중첩될 수 있다. 각 광전 변환층(110-1~110-4)의 제 2 영역(110b)의 상면은 필드 절연 패턴(102)과 수직적으로 이격될 수 있다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들로서, 도 4의 A-A'선의 단면을 나타낸다.
도 4 및 도 13을 참조하면, 제 1 도전형(예를 들어, p형)의 반도체 기판(100)이 제공될 수 있다. 반도체 기판(100)은 서로 대향하는 제 1 면(100a) 및 제 2 면(100b)을 가질 수 있다. 반도체 기판(100)은 제 1 도전형 벌크(bulk) 실리콘 기판 상에 제 1 도전형 에피택셜층이 형성된 기판일 수 있으며, 이와 달리, 반도체 기판(100)은 제 1 도전형의 웰을 포함하는 벌크 반도체 기판(100)일 수 있다.
제 1 도전형의 반도체 기판(100) 전면에 제 1 도전형과 다른 제 2 도전형(예를 들어, n형)의 불순물들이 도핑된 제 1 불순물층(110b)이 형성될 수 있다. 제 1 불순물층(110b)은 이온주입 공정을 진행하여 형성될 수 있다. 제 1 불순물층(110b)은 앞서 설명된 광전 변환층들의 제 2 영역에 해당할 수 있다.
웰 불순물층(115)이 각각의 픽셀 영역들(PR)에 형성될 수 있다. 웰 불순물층(115)은 제 1 불순물층보다 반도체 기판(100)의 제 1 면(100a)에 인접하도록 제 1 도전형의 불순물들을 이온주입하여 형성될 수 있다.
도 4 및 도 14를 참조하면, 광전 변환 영역들(P1)을 정의하는 분리 불순물층(101) 및 광전 변환 영역들(P1) 각각에 제 2 불순물층들(110a)이 형성될 수 있다.
분리 불순물층(101)은 제 1 불순물층(110b)이 형성된 반도체 기판(100) 내에 제 1 도전형의 불순물들(예를 들어, p형 불순물들)을 이온 주입하여 형성될 수 있다. 분리 불순물층(101)에서 불순물들의 농도는 제 1 불순물층(110b)에서 불순물의 농도보다 클 수 있다.
제 2 불순물층들(110a)은 제 2 도전형의 불순물들을 이온 주입하여 형성될 수 있다. 제 2 불순물층들(110a)은 앞서 설명된 광전 변환층들의 제 1 영역에 해당할 수 있다.
제 2 불순물층들(110a)을 형성하는 것은, 반도체 기판(100)의 제 1 면(100a) 상에 개구부들을 갖는 마스크(미도시)를 형성하는 것 및 마스크를 이용하여 반도체 기판(100) 내에 제 1 도전형과 다른 제 2 도전형(예를 들어, n형)의 불순물을 도핑하는 것을 포함할 수 있다.
제 2 불순물층(110a)은 분리 불순물층(101)을 형성하기 전 또는 후에 형성될 수 있다. 제 2 불순물층들(110a)은 이온주입 공정을 진행하여 형성될 수 있으며, 제 2 불순물층들(110a)을 형성시 이온주입 깊이는 제 1 불순물층들(110b)의 이온주입 깊이보다 클 수 있다. 제 2 불순물층들(110a)에서 불순물들의 농도는 제 1 불순물층(110b)에서 불순물의 농도와 실질적으로 동일할 수 있다. 이와 같이 제 1 및 제 2 불순물층들(110a, 110b)을 형성함에 따라, 광전 변환층들(110)이 형성될 수 있다. 실시예들에서, 제 1 불순물층(110b)를 먼저 형성하고 제 2 불순물층(110a)를 형성하는 것을 예로 들어 설명하였으나, 제 1 및 제 2 불순물층들(110a, 110b)의 형성 순서는 반대일 수도 있다.
도 4 및 도 15를 참조하면, 반도체 기판(100)의 제 1 면(100a) 상에 전송 게이트 전극들(130a~130d) 및 독출 회로 트랜지스터들의 게이트 전극들(131, 133, 135)이 형성될 수 있다.
상세하게, 전송 게이트 전극들(130a~130d)을 형성하는 것은, 반도체 기판(100)의 제 1 면(100a)을 패터닝하여 게이트 리세스 영역들을 형성하는 것, 게이트 리세스 영역들 내벽을 컨포말하게 덮는 게이트 절연막을 형성하는 것, 및 게이트 리세스 영역들을 채우는 게이트 도전막을 형성하는 것, 및 게이트 도전막을 패터닝하는 것을 포함한다. 나아가, 전송 게이트 전극들(130a~130d)을 형성하는 동안 독출 회로 트랜지스터들의 게이트 전극들(131, 133, 135)이 함께 형성될 수 있다.
도 4 및 도 16을 참조하면, 플로팅 확산 영역(120)이 전송 게이트 전극들(130a~130d) 사이에서 반도체 기판(100) 내에 형성될 수 있다. 플로팅 확산 영역(120)은 제 2 도전형의 불순물들을 이온주입하여 형성될 수 있다.
나아가, 플로팅 확산 영역(120)을 형성할 때, 독출 회로 트랜지스터들의 소오스/드레인 영역들(121~127)이 함께 형성될 수 있다.
이어서, 반도체 기판(100)의 제 1 면(100a) 상에 전송 게이트 전극들(130a~130d) 및 독출 회로 트랜지스터들의 게이트 전극들(131, 133, 135)을 덮는 층간 절연막들(150)이 형성될 수 있다. 층간 절연막들은 갭 필(gap fill) 특성이 우수한 물질로 형성되며, 상부가 평탄화되도록 형성된다. 예를 들어, 층간 절연막은 HDP(High Density Plasma), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 등이 사용될 수 있다.
콘택 플러그들(141)이 층간 절연막(150)을 관통하여 플로팅 확산 영역(120) 및 소오스/드레인 영역들(121~127)에 접속될 수 있다. 층간 절연막들(150) 상에서 콘택 플러그들(141)과 연결되는 배선들(143)이 형성될 수 있다. 배선들(143))은, 위치의 제약 없이, 반도체 기판(100)의 제 1 면(100a) 상에 배치될 수 있다. 콘택 플러그들(141) 및 배선들(143)은, 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta) 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 지르코늄 질화막(ZrN), 텅스텐 질화막(WN) 및 이들의 조합으로 이루어진 합금 등으로 형성될 수 있다.
도 4 및 도 17을 참조하면, 최상층의 층간 절연막(150) 상에 지지 기판(미도시)을 접합시킨 후, 반도체 기판(100)의 일부를 제거하는 박막화 공정을 수행하여, 반도체 기판(100)의 수직적 두께를 감소시킬 수 있다. 박막화 공정은 반도체 기판(100)의 제 2 면(100b)을 그라인딩(grinding) 또는 연마(polishing)하는 것 및 이방성/등방성 식각하는 것을 포함한다. 반도체 기판(100)을 박막화하기 위해 반도체 기판(100)의 상하가 반전될 수 있다. 그라인딩(grinding) 또는 연마(polishing) 공정에 의해 반도체 기판(100)의 일부가 제거될 수 있으며, 이어서, 이방성 또는 등방성 식각 공정을 수행하여 잔류하는 반도체 기판(100)의 표면 결함들이 제거될 수 있다.
이어서, 반도체 기판(100)의 제 2 면(100b)을 패터닝하여, 픽셀 영역들(PR)을 정의하는 깊은 트렌치를 형성한다. 이 실시예에서, 깊은 트렌치는 반도체 기판(100)의 제 2 면(100b)에 마스크 패턴(미도시)을 형성하고, 마스크 패턴을 식각 마스크로 이용하여 반도체 기판(100)을 이방성 식각함으로써 형성될 수 있다. 깊은 트렌치를 형성시 반도체 기판(100)이 제 2 면(100b)으로부터 이방성 식각되므로, 깊은 트렌치의 폭은 반도체 기판(100)의 제 2 면(100b)에서 제 1 면(100a)으로 갈수록 점차 감소할 수 있다.
깊은 트렌치 내에 매립 절연막을 매립하여 픽셀 분리막(105)이 형성될 수 있다. 픽셀 분리막(105)은 에어 갭(미도시)을 포함할 수 있다. 또 다른 예로, 픽셀 분리막(105)은 깊은 트렌치 내에 차례로 형성된 실리콘 산화막 및 폴리실리콘막을 포함할 수도 있다.
계속해서, 매립 절연막 상에 고정 전하막(210), 컬러 필터층(220, 및 마이크로 렌즈들(230)이 형성될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (10)
- 서로 대향하는 제 1 면 및 제 2 면을 갖는 반도체 기판;
상기 반도체 기판의 상기 제 1 면 상에 제공된 전송 게이트 전극;
상기 전송 게이트 전극과 이격되어 상기 반도체 기판의 상기 제 1 면 상에 제공된 독출 회로 트랜지스터들; 및
상기 전송 게이트 전극의 일측에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 광전 변환층;
상기 광전 변환층은 제 1 두께를 갖는 제 1 영역 및 상기 제 1 두께보다 작은 제 2 두께를 갖는 제 2 영역을 포함하되, 상기 제 2 영역은, 평면적 관점에서 상기 독출 회로 트랜지스터들의 적어도 일부와 중첩되는 이미지 센서. - 제 1 항에 있어서,
상기 광전 변환층의 상기 제 1 영역은 상기 반도체 기판의 상기 제 1 면으로부터 제 1 깊이만큼 이격되고,
상기 광전 변환층의 상기 제 2 영역은 상기 반도체 기판의 상기 제 1 면으로부터 상기 제 1 깊이보다 큰 제 2 깊이만큼 이격되는 이미지 센서. - 제 1 항에 있어서,
상기 반도체 기판 내에 제공되며, 제 2 도전형의 불순물들을 포함하는 웰 불순물층을 더 포함하되,
상기 독출 회로 트랜지스터들은 상기 웰 불순물층에 배치되며,
상기 광전 변환층의 상기 제 1 영역은 상기 웰 불순물층과 수평적으로 이격되고, 상기 광전 변환층의 상기 제 2 영역은 상기 웰 불순물층과 수직적으로 이격되는 이미지 센서. - 제 1 항에 있어서,
상기 전송 게이트 전극의 타측에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 플로팅 확산 영역을 더 포함하되,
상기 광전 변환층의 상기 제 2 영역은 상기 플로팅 확산 영역의 하부면 보다 낮은 레벨에 위치하는 이미지 센서. - 제 1 항에 있어서,
상기 전송 게이트 전극의 바닥면은 상기 반도체 기판은 상기 제 1 면보다 낮은 레벨에 위치하고,
상기 광전 변환층의 상기 제 2 영역의 상면 레벨은 상기 전송 게이트 전극의 바닥면과 상기 광전 변환층의 상기 제 1 영역의 상면 레벨 사이에 위치하는 이미지 센서. - 제 1 항에 있어서,
상기 전송 게이트 전극의 타측에서 상기 반도체 기판 내에 제공되며, 제 1 도전형의 불순물들을 포함하는 플로팅 확산 영역을 더 포함하되,
상기 광전 변환층의 상기 제 2 영역은, 평면적 관점에서, 플로팅 확산 영역의 적어도 일부와 중첩되는 이미지 센서. - 제 1 항에 있어서,
상기 광전 변환층은 제 1 방향으로 제 1 폭을 갖고,
상기 독출 회로 트랜지스터들은 상기 전송 게이트 전극으로부터 상기 제 1 방향으로 상기 제 1 폭보다 작은 제 1 거리만큼 이격되고,
상기 독출 회로 트랜지스터들은 상기 제 1 방향으로 제 2 폭을 갖되,
상기 제 1 폭은 상기 제 1 거리와 상기 제 2 폭보다 큰 이미지 센서. - 제 1 항에 있어서,
상기 반도체 기판의 상기 제 2 면에 제공되며, 평면적 관점에서, 상기 광전 변환층을 둘러싸는 픽셀 분리막을 더 포함하는 이미지 센서. - 제 8 항에 있어서,
상기 픽셀 분리막은 서로 인접하는 상기 광전 변환층들의 상기 제 2 영역들 사이에 배치되는 이미지 센서. - 제 1 항에 있어서,
평면적 관점에서, 상기 광전 변환층을 둘러싸며, 상기 반도체 기판 내에 제공된 제 2 도전형의 불순물들을 포함하는 분리 불순물 영역을 더 포함하는 이미지 센서.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190050047A KR20200126477A (ko) | 2019-04-29 | 2019-04-29 | 이미지 센서 |
| US16/745,909 US11412166B2 (en) | 2019-04-29 | 2020-01-17 | Image sensor including photoelectric conversion layer with plural regions that extend under pixel transistors |
| US17/867,391 US20220360730A1 (en) | 2019-04-29 | 2022-07-18 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190050047A KR20200126477A (ko) | 2019-04-29 | 2019-04-29 | 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200126477A true KR20200126477A (ko) | 2020-11-09 |
Family
ID=72921750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190050047A KR20200126477A (ko) | 2019-04-29 | 2019-04-29 | 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11412166B2 (ko) |
| KR (1) | KR20200126477A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7433863B2 (ja) * | 2019-11-27 | 2024-02-20 | キヤノン株式会社 | 光電変換装置、撮像システム、および移動体 |
| KR20210133739A (ko) * | 2020-04-29 | 2021-11-08 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| KR20220045476A (ko) * | 2020-10-05 | 2022-04-12 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 전자 시스템 |
| CN114927537A (zh) * | 2022-06-08 | 2022-08-19 | 豪威集成电路(成都)有限公司 | 图像传感器及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570489B2 (en) | 2011-07-12 | 2017-02-14 | Sony Corporation | Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface |
| KR101989567B1 (ko) | 2012-05-31 | 2019-06-14 | 삼성전자주식회사 | 이미지 센서 |
| CN104981906B (zh) | 2013-03-14 | 2018-01-19 | 索尼半导体解决方案公司 | 固态图像传感器、其制造方法和电子设备 |
| US9659987B2 (en) | 2014-09-19 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions |
| KR102564851B1 (ko) | 2016-05-16 | 2023-08-09 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| US10121806B2 (en) | 2016-09-06 | 2018-11-06 | Omnivision Technologies, Inc. | Fill factor enhancement for image sensor |
| KR102617389B1 (ko) | 2016-10-06 | 2023-12-26 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| US11063081B2 (en) * | 2018-11-29 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device over photodetector pixel sensor |
-
2019
- 2019-04-29 KR KR1020190050047A patent/KR20200126477A/ko active IP Right Grant
-
2020
- 2020-01-17 US US16/745,909 patent/US11412166B2/en active Active
-
2022
- 2022-07-18 US US17/867,391 patent/US20220360730A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20200344433A1 (en) | 2020-10-29 |
| US20220360730A1 (en) | 2022-11-10 |
| US11412166B2 (en) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102662233B1 (ko) | 이미지 센서 | |
| KR20160022456A (ko) | Cmos 이미지 센서 | |
| KR20200126477A (ko) | 이미지 센서 | |
| KR102622057B1 (ko) | 이미지 센서 | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| KR102651605B1 (ko) | 이미지 센서 | |
| KR102643624B1 (ko) | 이미지 센서 | |
| CN110571230A (zh) | 图像传感器 | |
| CN111048539A (zh) | 图像传感器 | |
| KR102652444B1 (ko) | 이미지 센서 | |
| KR102637626B1 (ko) | 이미지 센서 | |
| US20230040060A1 (en) | Image sensor | |
| KR20220127422A (ko) | 이미지 센서 및 그 제조 방법 | |
| TW202306139A (zh) | 影像感測器 | |
| KR20230013704A (ko) | 이미지 센서 | |
| US20230005971A1 (en) | Image sensor and method of fabricating the same | |
| US20230092590A1 (en) | Image sensor | |
| JP2024072796A (ja) | イメージセンサ及びその製造方法 | |
| KR20230033963A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20240062818A (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR20220043943A (ko) | 이미지 센서 | |
| KR20240071975A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20220170132A (ko) | 이미지 센서 | |
| KR20230138186A (ko) | Cmos 이미지 센서 | |
| JP2024075482A (ja) | イメージセンサー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |