KR20230004703A - 하전 입자선 장치 - Google Patents

Abstract

하전 입자선 장치는, 시료(108)가 적재되는 스테이지(124)와, 하전 입자원(113)과, 하전 입자원으로부터의 하전 입자선을 시료에 집속시키는 대물 렌즈(121)를 구비하는 하전 입자 광학계와, 대물 렌즈와 스테이지 사이에 배치되고, 하전 입자선과 시료의 상호 작용에 의해 방출되는 전자(109)를 검출하는 검출기(123)를 갖고, 스테이지, 하전 입자 광학계 및 검출기는, 진공 하우징(112) 내에 저장되고, 검출기는, 신틸레이터(107), 고체 광전자 증배관(104) 및 신틸레이터와 고체 광전자 증배관 사이에 마련되는 라이트 가이드(106)를 구비하고, 신틸레이터의 수광면의 면적은, 고체 광전자 증배관의 수광면의 면적보다도 크다.

Description

하전 입자선 장치

본 발명은, 하전 입자선 장치에 관한 것이다.

디지털 데이터를 기억하는 스토리지 분야에서는 플래시 메모리의 시장 규모가 확대되고 있다. 이 배경에는, 플래시 메모리가 미세화, 나아가 3차원화에 의해, 기억 용량당의 비용(비트 비용)을 계속적으로 저감해 온 것에 있다. 3DNAND 플래시 메모리는, 메모리 셀을 수직으로 적층화함으로써 비트 비용을 저감하고 있고, 현시점의 최첨단 디바이스에서는, 메모리 셀을 112층 적층하기에 이르고 있다.

3DNAND 플래시 메모리의 프로세스 공정에는, 판상의 전극막과 절연막을 교대로 적층한 다층막에 대하여 최상층에서 최하층까지 고애스펙트비의 구멍(메모리 홀)을 일괄하여 가공하고, 메모리 홀의 내벽에 전하를 축적하기 위한 절연막, 부유 게이트막을 제막하는 공정을 포함한다. 이러한, 다층막에 대하여 고애스펙트비의 구멍을 형성하는 에칭 공정, 혹은 메모리 홀의 내벽에 대한 제막 공정은, 난도가 높은 프로세스 공정이기 때문에, 인라인에 있어서의 크리티컬 디멘션의 측장, 결함 검사에 의해, 프로세스 공정의 양부를 빠르게 피드백하고, 수율을 조기에 향상시키는 것이 요망된다.

크리티컬 디멘션의 측장이나 결함 검사는, 하전 입자선 장치의 하나인 주사 전자 현미경(SEM: Scanning Electron Microscope)에 의해 행하여진다. 상술한 바와 같은 고애스펙트비의 깊은 구멍이나 깊은 홈의 측면이나 저면의 관찰에는, 시료에 대하여 고가속 전자선을 조사하여, 깊은 구멍이나 깊은 홈의 측면이나 저면에서 방출되는 고에너지의 후방 산란 전자(BSE: Back scattered electron, 반사 전자라고도 함)를 검출하여 얻은 BSE상이 적합하다. BSE 검출기를 대물 렌즈와 시료 사이에 배치하는 경우, 대물 렌즈와 시료가 근접하여 배치된다는 공간적 제약을 받기 때문에, BSE 검출기에는 구조 상의 제약이 발생한다.

특허문헌 1에는, 엄격한 공간적 제약 하에 있어서도 대물 렌즈와 시료 사이에 배치 가능한 박형의 BSE 검출기가 개시된다. BSE 검출기는, 신틸레이터-SiPM(실리콘 광전자 증배관) 연결에 대한 어셈블리에 의해 구성되어 있다. 본 어셈블리는, 신틸레이터의 후방면이, 광 투과성 접착제에 의해, SiPM의 광 검지면에 직접 결합되는 것이다. SiPM과 신틸레이터가 면끼리로 직접 접촉함으로써, 종래의 ET 검출기에서 신틸레이터로부터의 광을 진공 챔버의 외측에 배치되는 광전자 증배관(PMT)에 전송하기 위하여 필요했던 신틸레이터-광 가이드의 결합이 불필요하게 된다. 이 결과, 신틸레이터로부터의 광은 SiPM에 효율적으로 보내진다.

특허문헌 2는, PET(양전자 방사 단층 촬영법: Positron Emission Tomography)에 있어서의 포토 센서 시스템을 개시한다. 신틸레이터 블록에 γ선이나 광자가 충돌함으로써 발생한 광을 SiPM과 같은 포토 센서로 검출한다. 신틸레이터 블록과 포토 센서는 라이트 가이드에 의해 접속된다. 라이트 가이드는, 신틸레이터 블록에 가까운 단면이 포토 센서에 가까운 단면보다도 크게 되고 있다.

일본 특허 공표 제2013-541799호 공보 미국 특허 출원 공개 제2016/0170045호 명세서

특허문헌 1에 개시되는 BSE 검출기는, 신틸레이터와 SiPM이 직접 접촉됨으로써, 신틸레이터로부터의 광을 SiPM에 효율적으로 전반할 수 있다. 그러나, 신틸레이터의 크기가 SiPM의 크기로 제약됨으로써, 시료로부터 방출되어 있음에도 불구하고, 신틸레이터와 충돌하지 않기 위하여 검출되지 않는 BSE의 비율이 많아지고, 검출 효율이 저하되는 것이 예상된다. 이 경우, SiPM의 수광면을 크게 하면 신틸레이터도 크게 할 수 있으므로, 신틸레이터의 크기에 의한 검출 효율의 저하는 억제된다고 생각된다.

그런데, SiPM의 수광면을 크게 함으로써, SiPM의 출력 기생 용량이 커진다(출력 기생 용량은 수광 면적에 비례하여 커진다). 이 때문에, SiPM으로부터의 출력 신호를 처리하는 회로의 회로 노이즈가 커지는 것 외에, 하전 입자선이 시료 상을 고속으로 주사하는 경우에, 검출기의 응답 지연에 의해 하전 입자선의 주사 속도에 추종하여 BSE를 검출하는 것이 곤란해진다.

이 때문에, 하전 입자선 장치에 탑재하는 BSE 검출기에서는, 신틸레이터의 수광면은 가능한 한 크고, 한편으로, SiPM의 수광면의 크기는 검출 회로의 응답 특성에 따른 크기로 억제하는 것이 바람직하다. 본 발명은, 고애스펙트비의 깊은 구멍이나 깊은 홈의 관찰에 적합한, 높은 검출 양자 효율을 갖는 BSE 검출기를 구비한 하전 입자선 장치를 실현하는 것을 목적으로 한다.

또한, 특허문헌 2는 PET에 사용되는 포토 센서 시스템을 개시하는 것이고, 사용 방법도, 크기도 본 발명의 BSE 검출기와는 현저하게 다른 것이지만, 라이트 가이드의 형상에 유사점을 갖기 때문에 인용하는 것이다. 라이트 가이드의 신틸레이터 블록에 가까운 단면이 포토 센서에 가까운 단면보다도 크게 되어 있는 이유로서는, 라이트 가이드 없음의 직접 접촉으로 해도 되지만, 그러한 형상의 라이트 가이드를 사용함으로써, 포토 센서의 영역이나 수를 삭감할 수 있고, 비용 삭감에 연결되는 것이 예시되어 있다.

본 발명의 일 실시 형태인 하전 입자선 장치는, 시료가 적재되는 스테이지와, 하전 입자원과, 하전 입자원으로부터의 하전 입자선을 시료에 집속시키는 대물 렌즈를 구비하는 하전 입자 광학계와, 대물 렌즈와 스테이지 사이에 배치되고, 하전 입자선과 시료의 상호 작용에 의해 방출되는 전자를 검출하는 검출기를 갖고, 스테이지, 하전 입자 광학계 및 검출기는, 진공 하우징 내에 저장되고, 검출기는, 신틸레이터, 고체 광전자 증배관 및 신틸레이터와 고체 광전자 증배관 사이에 마련되는 라이트 가이드를 구비하고, 신틸레이터의 수광면의 면적은, 고체 광전자 증배관의 수광면의 면적보다도 크다.

고애스펙트비의 깊은 구멍, 깊은 홈의 관찰에 적합한 BSE 검출기를 구비하는 하전 입자선 장치를 제공한다.

그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.

도 1은, BSE 검출기의 개략 구성도이다.
도 2는, 도 1 중의 A-A' 단면으로부터의 BSE 검출기의 상면도이다.
도 3은, 도 2 중의 C-C' 단면에 있어서의 BSE 검출기의 종단면도이다.
도 4는, BSE 검출기의 검출 특성을 나타내는 도면이다.
도 5는, 도 2 중의 C-C' 단면에 있어서의 BSE 검출기(변형예)의 종단면도이다.
도 6은, BSE 검출기의 하전 입자선 장치에 대한 탑재 방법을 설명하기 위한 도면이다.
도 7은, 반도체 검사 장치의 개략 구성도이다.
도 8은, 반도체 계측 장치의 개략 구성도이다.
도 9a는, 신호 전송 회로(비교예 1)의 회로도이다.
도 9b는, 신호 전송 회로(비교예 2)의 회로도이다.
도 9c는, 신호 전송 회로(비교예 3)의 회로도이다.
도 10은, 신호 전송 회로(실시예)의 회로도이다.
도 11은, 신호 전송 회로의 회로 기판에 대한 실장예를 도시하는 도면이다.

이하, 본 발명의 실시 형태를, 도면을 사용하여 설명한다.

도 1에, 본 실시예의 BSE 검출기의 개략 구성도를 도시한다. 도 1은, BSE 검출기의 중심축(100)을 포함하는 평면을 절단면으로 하는 종단면도이다. BSE 검출기는, 전자선(102)이 시료(108)에 조사됨으로써 방출되는 후방 산란 전자(BSE)(109)를 검출하는 것을 목적으로 하고, 대물 렌즈의 폴 피스(101)와 시료(108) 사이에 배치된다. 본 실시예의 BSE 검출기는, 신틸레이터(107), 라이트 가이드(106), SiPM(Silicon Photomultiplier, 고체 광전자 증배관, 또는 MPPC: Multi-Pixel Photon Counter)(104), 회로 기판(103)을 구비하고 있다. 신틸레이터(107)에 BSE(109)가 충돌함으로써, 그 운동 에너지가 광으로 변환되고, 변환된 광은 라이트 가이드(106)에 의해 SiPM(104)의 수광면(105)에 전반된다. SiPM(104)은 수광된 광을 전류 신호로 변환하고, 회로 기판(103)에 있어서 전류 신호로부터 전압 신호로 변환하여, 배선(110)을 통해서, 변환된 전압 신호가 검출 신호로서 출력된다.

본 실시예의 BSE 검출기에 의한 신호 전자의 검출 원리는, 하전 입자선 장치에 있어서의 2차 전자 검출에 널리 사용되고 있는 ET(Everhart-Thornley) 검출기와 동일하다. 단, 2차 전자 검출에 사용되는 ET 검출기에서는, 진공으로 되는 하전 입자선 장치의 하우징 내에는 신틸레이터만이 배치되고, 라이트 가이드에 의해 대기 중에 배치된 광전자 증배관(PMT: Photomultiplier tube)까지 변환된 광을 전반하도록 구성되어 있다. 이에 비해, SiPM은, 형상이 콤팩트하고, 또한 진공 중 및 자장 중에 대한 설치도 가능한 점에서, 본 실시예에서는 SiPM을 신틸레이터로부터의 광의 검출에 사용함으로써, 광의 검출을 행하는 SiPM을 포함하는 BSE 검출기를 폴 피스(101)와 시료(108) 사이의 진공 환경 하에 배치하는 것을 가능하게 하고 있다.

도 2는, 도 1에 도시하는 A-A' 단면으로부터의 BSE 검출기의 상면도를 도시한다. 또한, 도 1은, 도 2 중의 B-B' 단면에 있어서의 종단면도에 상당한다. 또한, 도 3에, 도 2 중의 C-C' 단면에 있어서의 종단면도를 도시한다.

도 2에 도시하는 바와 같이, 라이트 가이드(106)의 상면에서 본 형상은 원 형상이고, 그 중심에 시료에 조사하는 1차 전자 또는 시료로부터 방출되는 2차 전자를 통과시키기 위한 중심 구멍이 마련되어 있다. 또한, 라이트 가이드(106)의 하면(시료(108)와 대향하는 면)을 덮도록, 신틸레이터(107)가 마련된다. 즉, 라이트 가이드(106)의 하면이 신틸레이터(107)의 수광면이 된다. 신틸레이터(107)의 수광면(=라이트 가이드(106)의 하면)의 크기는, 타깃으로 하는 BSE의 검출 범위 θ(도 1 참조, 중심축(100)과 시료(108)의 교점으로부터 방출되는 BSE(109)의 궤도와 중심축(100)이 이루는 각으로서 정의됨) 및 BSE 검출기와 시료(108)의 거리에 기초하여 결정된다. 또한, 중심 구멍의 중심은 중심축(100)이 되고 있다.

이 예에 나타내는 BSE 검출기는, 4채널의 검출기이고, 4개의 SiPM이 마련되어 있다. 4개의 SiPM의 수광면은, SiPM(104)과 접하는 라이트 가이드(106)의 상면에 있어서, 중심축(100)을 회전축으로 하여 회전 대칭이 되도록 배치되어 있다. BSE는 에너지가 높고, 방출된 지점으로부터 신틸레이터를 향하여 대략 직진하여 입사하기 때문에, 신틸레이터의 수광면을 복수 채널로 분리함으로써, 채널마다 얻어진 검출 신호를 합산하여 시료의 조성상을 얻거나, 감산하여 시료의 입체 형상을 강조한 상을 얻는다고 하는 보다 많은 정보를 얻는 것이 가능해진다.

이 때문에, 라이트 가이드(106)는, 상면에서 보아 각각 1/4의 영역에 상당하는 부분 라이트 가이드(106a 내지 d)를 조합함으로써 구성되어 있다. 부분 라이트 가이드(106a 내지 d)에 전반된 신틸레이터(107)로부터의 광은, 각각 SiPM(104a 내지 d)의 수광면(105a 내지 d)을 향하여 전반된다. 또한, 채널수는 4에 한정되는 것은 아니고, 채널수에 따른 SiPM을 마련하고, 채널수에 따라서 분할된 형상을 갖는 부분 라이트 가이드를 조립함으로써, 라이트 가이드(106)를 구성할 수 있다.

라이트 가이드(106)에 의한 광전반 손실을 가능한 한 작게 하도록, 라이트 가이드(106)는 다음과 같은 특징을 갖고 있다. 신틸레이터(107)의 수광면은, SiPM(104)의 수광면(105)과 대략 평행으로 되어 있다. 여기서, 대략 평행이란 제조 공정에 있어서 정해지는 공차 내이면 엄밀한 평행으로부터의 어긋남은 허용된다고 하는 의미이다. 게다가, 라이트 가이드(106)의 두께를 얇게, 즉 SiPM(104)의 수광면과 신틸레이터(107)의 수광면의 거리를 짧게 함으로써, 광로 길이를 짧게 하여 라이트 가이드(106)에서 흡수되는 광량을 억제할 수 있다. 또한, 라이트 가이드(106)의 상면의 형상은, 대향하는 SiPM(104)의 수광면(105)의 형상과 동등하게 되고, 라이트 가이드(106)의 하면과 라이트 가이드(106)의 상면은, 경사진 측면에 의해 접속됨으로써 라이트 가이드(106)는 테이퍼 형상을 갖고 있다. 라이트 가이드(106)가 테이퍼 형상으로 됨으로써, 신틸레이터(107)로부터의 광은 라이트 가이드의 측면에서 반사되면서, SiPM(104)의 수광면(105)에 집광됨으로써, 광전반 손실을 억제할 수 있다. 라이트 가이드(106)의 재료로서는, 합성 석영, 아크릴(PMMA: Poly Methyl Methacrylate), 붕규산 유리 등을 사용할 수 있다.

신틸레이터(107)로서는, 라이트 가이드(106)의 하면 형상에 맞춘 원판상의 단결정 신틸레이터를 사용하는, 혹은 분체 신틸레이터를 라이트 가이드(106)의 하면에 도포함으로써 형성할 수 있다.

도 4에 본 실시예의 BSE 검출기의 검출 특성을 나타낸다. 횡축은 프로브 전류(임의 단위)이고, 종축은 검출 양자 효율(DQE: detective quantum efficiency, 임의 단위)이고, 양축 모두 대수 스케일이다. DQE는, 입력 신호의 (S/N)²로 검출된 신호의 (S/N)²의 비를 나타내는 것이고, 이상적인 검출기의 경우의 DQE는 1이 된다. 파형(400)이 본 실시예의 BSE 검출기의 DQE이고, 파형(401)이 대물 렌즈의 하방에 배치되는 BSE 검출기로서 널리 사용되고 있는 반도체 검출기를 사용한 BSE 검출기의 DQE이다. 모두 검출기 이외의 조건은 동일 조건으로서 시뮬레이션을 행한 것이다. 반도체 검출기는, 반도체 검출기에 입사한 신호 전자의 운동 에너지로 원자의 이온화를 행하여, 발생한 캐리어(전자 정공대)를 전기 신호로서 출력한다. 이 때문에, 반도체 검출기는, 본 실시예의 BSE 검출기가 채용하는 ET 검출기에 비하여 검출기의 게인이 작다. 이 때문에, 회로 노이즈의 영향을 받기 쉽고, 특히 프로브 전류가 작고, 따라서 입력 신호의 S/N이 낮은 상태에서의 계측에 있어서는, 검출되는 신호의 S/N이 현저하게 저하된다. 이것에 비하여, 본 실시예의 BSE 검출기에서는, 프로브 전류의 크기에 관계없이, 안정된 검출 특성을 얻을 수 있었다.

도 5에 본 실시예의 BSE 검출기의 변형예를 도시한다. 상술한 BSE 검출기에 있어서는, 라이트 가이드(106)를 채널마다의 부분 라이트 가이드(106a 내지 d)의 조합에 의해 구성하고 있었던 것에 비해, 본 변형예에서는 라이트 가이드(106)를 채널마다의 라이트 가이드를 일체로 형성한다. 도 5에, 변형예에 있어서의 도 2 중의 C-C' 단면에 상당하는 종단면도를 도시한다. 이와 같이, 라이트 가이드(106)는 V자 홈과 같은 홈(501)에 의해 채널마다의 라이트 가이드로 분리되어 있는 점이 상술한 BSE 검출기와는 다르다.

변형예의 BSE 검출기에 있어서는, 라이트 가이드(106)의 하면에 있어서 라이트 가이드가 채널마다 분리되어 있지 않다. 이 때문에, 신틸레이터(107)의 부분 수광면(107d)에서 변환된 광이 예를 들어 SiPM(104c)에서 수광되거나, 반대로 신틸레이터(107)의 부분 수광면(107c)에서 변환된 광이 예를 들어 SiPM(104d)에서 수광되거나 함으로써, 채널 사이의 크로스토크가 발생할 우려가 있다. 그러나, 채널마다 분리되어 있지 않은 라이트 가이드 부분의 두께를 가능한 한 얇게 함으로써 크로스토크는 억제할 수 있고, 또한, 상술한 구성의 경우에 필요한 부분 라이트 가이드 사이의 상호의 위치 어긋남 억제를 고려한 조립 공정을 요하지 않게 할 수 있는 이점이 있다. 변형예의 BSE 검출기에 있어서도, 채널수는 임의이다.

도 6을 사용하여, 본 실시예의 BSE 검출기의 하전 입자선 장치에 대한 탑재 방법을 설명한다. 신틸레이터(107)에는 고에너지의 BSE가 대량으로 입사됨으로써 대전이 발생하고, 검출 성능이 저하된다. 이 때문에, 신틸레이터(107)의 표면에 도전재(132)를 코팅한다. 도전재(132)로서는, 예를 들어 알루미늄 증착막이나 ITO막을 사용할 수 있다. 도전재(132)가 신틸레이터(107)의 표면에 코팅됨으로써, 신틸레이터(107)에서 변환된 광이 SiPM측에 반사되어, 광전반 효율이 올라가는 효과도 있다.

또한, BSE 검출기는 도전성의 하우징(133)에 수납되어 있다. 하우징(133)은, BSE 검출기의 중심 구멍을 포함한 외주를 덮으면서, 하면(시료측의 면)에 마련된 개구로부터 신틸레이터의 수광면을 노출시키고 있다. 하우징(133)과 신틸레이터(107)의 표면에 마련된 도전재(132)가 접촉됨으로써, 하우징(133)과 도전재(132)는 전기적으로 접속되어 있다. 하우징(133)의 재료로서는, 비자성체의 금속을 사용할 수 있고, 예를 들어 Al, Ti, Cu, 스테인리스 등을 사용할 수 있다.

신틸레이터(107)의 대전은, 도전재(132), 하우징(133)을 통해 전하가 접지 전위에 방출됨으로써 해소된다. 이 때문에, 신틸레이터(107)의 대전 해소 목적이면, 하우징(133)을 접지 전위에 접속하므로 상관없지만, 도 6의 양태에서는, 하우징(133)에 하우징 전위 설정용 전원(134)을 마련하여, 하우징(133)의 전위를 제어 가능하게 하고 있다. 이것은 이하의 이유에 의한다.

하전 입자선 장치에 있어서는, 해상도가 높은 화상을 얻기 위해서, 전자선(102)의 스폿 직경이 시료(108)의 표면에서 최소가 되도록 제어할 필요가 있다. 시료(108)의 표면에는 마이크로 크기의 요철이나 글로벌의 시료면 내 높이 어긋남이 존재하기 때문에, 관찰 시야마다 포커스 조정이 불가결하다. 포커스 조정은, 대물 렌즈의 여자 전류를 제어함으로써 행하는 것이 일반적이지만, 시간이 걸린다. 도 6의 구성에서는, 하우징(133)에 인가하는 전위를 하우징 전위 설정용 전원(134)에 의해 제어함으로써, 발생하는 정전기장에 의해 포커스 조정을 행할 수 있다. 정전기장의 제어는, 자장의 제어보다도 고속으로 행할 수 있기 때문에, 포커스 조정에 요하는 시간을 단축하고, 검사·계측의 스루풋을 높이는 효과가 있다.

도 7에 본 실시예의 BSE 검출기를 탑재한 하전 입자선 장치의 예로서, 반도체 검사 장치의 개략 구성을 도시한다. 여기에서는 반도체 검사 장치로서, 결함 리뷰 기능을 갖는 반도체 검사 장치의 예를 설명한다.

반도체 검사 장치(111)는, 진공 하우징(112)에 내장되는 전자 광학계 및 검출계를 갖고 있다. 전자 광학계는, 그 주된 구성으로서 전자원(113), 2개의 콘덴서 렌즈(114a, 114b), 조리개(115), 편향기(122), 세미 인렌즈형의 대물 렌즈(121)를 갖고 있다. 전자원(113)으로부터 방출되는 전자선(102)은 2개의 콘덴서 렌즈(114a, 114b) 및 대물 렌즈(121)에 의해, 스테이지(124)에 적재되는 시료(108) 표면에 초점을 연결하도록 조정되고, 편향기(122)를 사용하여 시료 상에서 주사된다.

전자 광학계로부터의 전자선(102)이 시료(108)에 조사되면, 전자선과 시료의 상호 작용에 의해 시료(108)로부터 2차 전자나 BSE가 방출된다. 검출계는, 주로 2차 전자를 검출하는 2차 전자 검출기(119), 주로 BSE를 검출하는 BSE 검출기(123)를 구비하고 있다. 2차 전자 검출기(119)는 TTL(Through the lens) 검출기이고, 시료(108)로부터 방출되어, 대물 렌즈(121)의 누설 자장에 의해 빨아 올려져, 그대로 광축을 따라 상방으로 유도된 2차 전자(117)가 반사판(116)에 의해 반사된 2차 전자(118)를 검출한다. 한편, BSE 검출기(123)는 대물 렌즈(121)와 스테이지(124) 사이에 배치되고, 시료(108)로부터 방출되는 BSE(109)를 직접 검출한다. 본 실시예에서는, BSE 검출기(123)로서 상술한 구성의 BSE 검출기를 사용한다.

2차 전자 검출기(119)로부터의 검출 신호는 신호 증폭기(120a)에 의해, BSE 검출기(123)로부터의 검출 신호는 신호 증폭기(120b)에 의해 각각 증폭된다. 아날로그-디지털 변환 회로(125)는, 이들 2개의 신호 증폭기(120)로부터의 신호를 선택하고, 신호 증폭 회로로부터의 아날로그 신호를 디지털 신호로 변환한다. 제어 장치(126)는, 전자 광학계, 검출계의 각 기구를 제어함과 함께, 아날로그-디지털 변환 회로(125)로부터의 디지털 신호가 입력되어, 입력된 디지털 신호 및 전자선(102)의 조사 위치 정보에 기초하여 화상을 생성한다.

또한, 이 예에서는 시료 높이 센서(136)를 구비하고, 전자선(102)이 조사되는 시료(108)의 높이를 검출한다. 시료 높이 센서(136)는, 레이저광(137)을 시료(108)에 조사하고, 반사된 레이저광의 강도에 의해 시료의 높이를 검출한다. 시료 높이 센서(136)에서 검출된 레이저광의 강도는, 제어 장치(126)에 입력되어, 시료(108)의 높이가 산출된다. 제어 장치(126)는, 전자선(102)이 시료(108) 표면에 초점을 연결하도록, 산출된 시료(108)의 높이에 따라, BSE 검출기(123)의 하우징의 전위를 결정하고, 하우징 전위 설정용 전원(134)에 의해 BSE 검출기(123)의 하우징에 소정의 전압을 인가한다. 또한, 예를 들어 포커스 위치를 어긋나게 하면서 촬상하여 최적 위치를 탐색하는 등의 방법에 의해, 시료 높이 센서(136)를 사용하지 않은 포커스 조정도 가능하다.

반도체 검사 장치(111)에 의한 검사는, 검사 제어 장치(127)에 의해 제어되고 있다. 또한, 제어 장치(126)가 생성한 화상은, 검사 제어 장치(127)에 입력되어, 검사 제어 장치(127)에서 화상 처리나 해석 처리가 실행된다. 검사 제어 장치(127)는, 예를 들어 결함 해석부(127A), 2D 윤곽 산출부(127B)를 구비한다. 결함 해석부(127A)는, ADR 기능 혹은 ADC 기능을 실행한다. ADR(Automatic Defect Review) 기능이란, 검사 장치에서 취득된 결함 정보(좌표 등)에 의해, 자동적으로 목적으로 하는 결함 화상의 취득, 데이터 보존을 행하여 데이터베이스화하여, 검출한 이물, 결함 등의 형상, 성분 등을 보다 자세하게 관찰, 분류, 분석하는 기능이다. ADC(Automatic Defect Classification) 기능이란, 화상 서버에 저장된 결함 화상을, 사전에 정해진 룰에 기초하여 분류 소프트웨어에 의해 결함 발생 원인마다 클래스 분류하고, 화상 서버에 재저장하는 기능이다. 분류된 정보는, 공장의 수율 관리 시스템이나 호스트 컴퓨터에 올려지고, 결함의 발생 원인 추궁이나 해석에 사용된다. 또한, 2D 윤곽 산출부(127B)는, 시료(108) 상에 형성된 패턴의 2D 윤곽을 추출하고, 설계 레이아웃 패턴과의 상이를 검출하여, 올바르게 리소그래피 공정이 실시되고 있는지 확인하는 검사를 행한다. 검사 제어 장치(127)에는 표시 장치(128)가 접속되어, 검사 내용의 설정이나 검사 결과를 표시하기 위한 GUI가 표시된다. BSE 검출기(123)로서 본 실시예의 BSE 검출기를 사용함으로써, 검출 신호의 S/N을 향상할 수 있고, 반도체 검사 장치의 스루풋을 향상시킬 수 있다.

도 8에 본 실시예의 BSE 검출기를 탑재한 다른 하전 입자선 장치의 예로서, 반도체 계측 장치의 개략 구성을 도시한다. 또한, 도 7에 도시한 반도체 검사 장치와 공통의 구성 요소는 동일 부호를 사용하여 표시하고, 중복되는 설명은 생략한다.

반도체 계측 장치(129)에 의한 검사는, 계측 제어 장치(130)에 의해 제어되고, 제어 장치(126)가 생성된 화상은, 계측 제어 장치(130)에 입력되어, 계측 제어 장치(130)에서 화상 처리나 계측 처리가 실행된다. 계측 제어 장치(130)는, 예를 들어 치수 계측부(130A), 패턴 간 매칭 측정부(130B)를 구비한다. 치수 계측부(130A)는, 시료(108)에 형성된 패턴의 폭 등을 계측한다. 고가속 전자선을 시료에 조사하고, 본 실시예의 BSE 검출기에 의해 깊은 구멍, 깊은 홈의 저부로부터 발생하는 BSE를 검출함으로써, 깊은 구멍·깊은 홈 저부의 치수 계측 정밀도 향상을 기대할 수 있다. 패턴 간 매칭 측정부(130B)는, 상하층 사이의 위치 정렬 어긋남 계측(오버레이 계측)을 실행한다. 상층 패턴은, 2차 전자 검출기(119)에서 검출되는 2차 전자상에 의해 관측하고, 하층 패턴은, BSE 검출기(123)에서 검출되는 BSE상에 의해 관찰하고, 2개의 상을 대조함으로써 상하층의 위치 정렬 어긋남의 유무를 검출할 수 있다. 계측 제어 장치(130)에는 표시 장치(128)가 접속되고, 계측 내용의 설정이나 계측 결과를 표시하기 위한 GUI가 표시된다. 이 예에서도, BSE 검출기(123)로서 본 실시예의 BSE 검출기를 사용함으로써, 검출 신호의 S/N을 향상할 수 있고, 반도체 계측 장치의 스루풋을 향상시킬 수 있다.

본 실시예의 BSE 검출기는, SiPM이 진공 하우징 내에 배치되기 때문에, SiPM이 출력하는 전류 신호를 진공 하우징 외의 대기 중에 배치되는 신호 처리 회로(신호 증폭 회로 등)에 전송할 필요가 있다. 이 장거리 전송에 의한 신호의 열화는, 최종적으로 BSE 검출기의 검출 특성의 열화에 연결되기 때문에, 장거리 전송에 의한 신호의 열화를 가능한 한 작게 할 필요가 있다. 이하, 본 실시예에 있어서의 SiPM의 검출 신호의 전송 방법에 대하여 설명한다.

먼저, 비교예인 신호 전송 회로를, 도 9a 내지 c에 도시한다. 또한, 이하의 설명에 있어서의 회로도에서는, SiPM(104)은 다이오드로서 표기한다. 또한, 하전 입자선 장치에 있어서는 하우징 내외를 접속하는 배선은 기밀성을 유지하기 위해서, 진공 하우징에 설치되는 진공 플랜지(141)에 마련된 피드스루(142)를 통해 행한다. 회로도에서는, 진공 환경에 설치되는 회로와 대기 환경에 설치되는 회로를 명시하기 위해서, 진공 플랜지(141)와 피드스루(142)를 표시하고 있지만, 이들은 전기적으로는 신호 전송 회로와는 절연되어 있고, 회로로서의 기능은 없다.

비교예, 후술하는 실시예의 신호 전송 회로에 있어서, 공통의 회로 구성은 이하와 같다. 대기 환경에 배치된 바이어스 전원(147)으로부터, 진공 환경에 배치된 SiPM(104)에 바이어스 전압이 인가된다. 또한, 대기 환경에서의 접지 전위(144a)와 진공 환경에서의 접지 전위(144b)는, 도시하고 있지 않지만 서로 접속되어 있고, 등전위이다. 또한, 비교예, 실시예의 신호 전송 회로에 있어서 공통으로 사용되는 회로 구성 요소는 동일 부호를 사용하여 표기하는 것으로 하고, 중복되는 설명은 생략한다.

도 9a에 도시하는 비교예 1의 신호 전송 회로는, SiPM(104)으로부터의 전류 신호(138)을 그대로 배선(140)에 의해 대기 환경 중의 신호 처리 회로(여기서는 앰프(146)에 의해 대표시키고 있음)에 전송한다. 전류 신호(138)는 배선(140)과 접지 전위(144a) 사이에 접속된 입력 저항(145)에 의해 전압 신호로 변환되고, 앰프(146)에 의해 증폭된다. 본 비교예 1에서는 배선(140)의 특성 임피던스와 부하가 되는 입력 저항(145)의 임피던스의 부정합에 의해, 반사가 발생하고, 검출 신호에 링잉이 발생하고, 검출 신호의 파형 정확성이 저하된다.

도 9b에 도시하는 비교예 2의 신호 전송 회로에서는, 동축 배선(143)에 의해 SiPM(104)으로부터의 전류 신호(138)를 신호 처리 회로에 전송한다. 동축 배선(143)의 특성 임피던스와 부하가 되는 입력 저항(145)의 임피던스를 정합시킴으로써 반사의 발생을 방지할 수 있고, 검출 신호의 링잉 발생을 없앨 수 있다. 그러나, 동축 배선(143)의 전기 용량 영향을 받아, 검출 신호의 지연이 발생함으로써, 검출 신호의 응답 속도가 저하된다.

도 9c에 도시하는 비교예 3의 신호 전송 회로에서는, SiPM(104)으로부터의 전류 신호(138)를 트랜스 임피던스 앰프(148)에 의해 전압 신호(139)로 변환하고, 변환된 전압 신호(139)를 동축 배선(143)에 의해 신호 처리 회로에 전송한다. 전압 신호(139)를 동축 배선(143)으로 전송함으로써, 동축 배선(143)의 전기 용량의 영향을 받지 않게 되고, 검출 신호의 파형 정확성과 응답 속도를, 비교예 1 내지 2에 대하여 향상시킬 수 있다.

그러나, 트랜스 임피던스 앰프(148)를 사용하는 비교예 3의 구성에 있어서는, BSE 검출기의 회로 기판(103) 상에 연산 증폭기(149)가 탑재되게 된다. BSE 검출기가 배치되는 것은 시료 근방이기 때문에, 시료로부터의 탈가스에 의해 원래, BSE 검출기의 근방은 진공도가 저하되기 쉽다. 비교예 3의 신호 전송 회로에서는, 연산 증폭기(149)가 줄 열을 발생시킴으로써, 탈가스양을 더욱 증가시키는 방향으로 작용하고, 진공도를 더 저하시킬 우려가 있다.

이상을 근거로 하여, 본 실시예의 신호 전송 회로를 도 10에 도시한다. 본 실시예에서는, SiPM(104)으로부터의 전류 신호(138)를 전압 신호(139)로 변환하고, 변환한 전압 신호(139)를 동축 배선(143)에 의해 신호 처리 회로에 전송한다. 동축 배선(143)의 특성 임피던스와 부하가 되는 입력 저항(145)의 임피던스는 정합되어 있다. 특히, 전류 신호(138)로부터 전압 신호(139)에 대한 변환을, 수동 소자인 션트 저항(150)의 임피던스와 동축 배선(143)의 특성 임피던스의 병렬 임피던스를 사용하여 행하고 있는 것이 특징이다. 션트 저항(150)은, SiPM(104)의 출력 단자와 접지 전위(144b) 사이에 접속되어 있다. 수동 소자인 션트 저항을 사용하여 전류 전압 변환을 행함으로써, 능동 소자인 연산 증폭기에 의한 전류 전압 변환을 행하는 경우에 비하여, 발열량을 대폭으로 저하시킬 수 있고, 진공도의 저하를 억제할 수 있다.

도 11에 본 실시예의 신호 전송 회로의 회로 기판에 대한 실장예를 도시한다. 진공 환경에 배치되는 회로 기판(103)에는, 배선과 수동 소자인 션트 저항(150)이 배치되고, 회로 기판(103) 상의 소자로부터의 발열은 최소한으로 억제된다. 또한, 도 10의 회로도에서는 생략했지만, 회로 기판(103)에 있어서의 그라운드 배선(접지 전위)(144b)에 대해서도, 피드스루를 통해 대기 환경에 인출되고, 상술한 바와 같이, 대기 환경에서의 접지 전위(144a)에 접속되어 있다.

100: 중심축
101: 폴 피스
102: 전자선
103: 회로 기판
104: SiPM
105: SiPM 수광면
106: 라이트 가이드
107: 신틸레이터
108: 시료
109: 후방 산란 전자(BSE)
110: 배선
111: 반도체 검사 장치
112: 진공 하우징
113: 전자원
114: 콘덴서 렌즈
115: 조리개
116: 반사판
117, 118: 2차 전자
119: 2차 전자 검출기
120: 신호 증폭기
121: 대물 렌즈
122: 편향기
123: BSE 검출기
124: 스테이지
125: 아날로그-디지털 변환 회로
126: 제어 장치
127: 검사 제어 장치
127A: 결함 해석부
127B: 2D 윤곽 산출부
128: 표시 장치
129: 반도체 계측 장치
130: 계측 제어 장치
130A: 치수 계측부
130B: 패턴 간 매칭 측정부
132: 도전재
133: 하우징
134: 하우징 전위 설정용 전원
136: 시료 높이 센서
137: 레이저광
138: 전류 신호
139: 전압 신호
140: 배선
141: 진공 플랜지
142: 피드스루
143: 동축 배선
144: 접지 전위
145: 입력 저항
146: 앰프
147: 바이어스 전원
148: 트랜스 임피던스 앰프
149: 연산 증폭기
150: 션트 저항
400, 401: 파형
501: 홈.

Claims (13)

1. 시료가 적재되는 스테이지와,
   하전 입자원과, 상기 하전 입자원으로부터의 하전 입자선을 상기 시료에 집속시키는 대물 렌즈를 구비하는 하전 입자 광학계와,
   상기 대물 렌즈와 상기 스테이지 사이에 배치되고, 상기 하전 입자선과 상기 시료의 상호 작용에 의해 방출되는 전자를 검출하는 검출기를 갖고,
   상기 스테이지, 상기 하전 입자 광학계 및 상기 검출기는, 진공 하우징 내에 저장되고,
   상기 검출기는, 신틸레이터, 고체 광전자 증배관 및 상기 신틸레이터와 상기 고체 광전자 증배관 사이에 마련되는 라이트 가이드를 구비하고, 상기 신틸레이터의 수광면의 면적은, 상기 고체 광전자 증배관의 수광면의 면적보다도 큰 하전 입자선 장치.
2. 제1항에 있어서,
   상기 신틸레이터의 수광면은, 상기 고체 광전자 증배관의 수광면에 대하여 대략 평행하게 마련되는 하전 입자선 장치.
3. 제2항에 있어서,
   상기 라이트 가이드는, 테이퍼 형상을 갖는 하전 입자선 장치.
4. 제2항에 있어서,
   상기 검출기는 복수의 상기 고체 광전자 증배관을 구비하고,
   상기 신틸레이터는, 중심축을 중심으로 하는 원 형상을 갖고,
   복수의 상기 고체 광전자 증배관이 접하는 상기 라이트 가이드의 면에 있어서, 복수의 상기 고체 광전자 증배관의 수광면은, 상기 중심축을 회전축으로 하여 회전 대칭이 되도록 배치되는 하전 입자선 장치.
5. 제4항에 있어서,
   상기 라이트 가이드는, 복수의 상기 고체 광전자 증배관에 대응하는 복수의 부분 라이트 가이드를 조합하여 구성된 라이트 가이드인 하전 입자선 장치.
6. 제4항에 있어서,
   상기 라이트 가이드는 일체 형성되고, 홈에 의해, 복수의 상기 고체 광전자 증배관에 대응하는 라이트 가이드로 분리되어 있는 하전 입자선 장치.
7. 제6항에 있어서,
   상기 홈은 V자 홈인 하전 입자선 장치.
8. 제4항에 있어서,
   상기 검출기는, 상기 하전 입자 광학계로부터의 하전 입자선을 통과시키기 위한 중심 구멍이, 상기 중심축을 중심으로 하여 마련되어 있는 하전 입자선 장치.
9. 제1항에 있어서,
   상기 검출기의 상기 신틸레이터의 수광면을 노출시킨 상태에서, 상기 검출기를 수납하는 도전성 하우징을 갖고,
   상기 검출기의 상기 신틸레이터의 표면에는 도전재가 코팅되어 있고,
   상기 도전성 하우징과 상기 도전재는 전기적으로 접속되어 있는 하전 입자선 장치.
10. 제9항에 있어서,
    상기 도전성 하우징에 소정의 전압을 인가하는 하우징 전위 설정용 전원을 갖는 하전 입자선 장치.
11. 제10항에 있어서,
    상기 하전 입자 광학계로부터의 하전 입자선의 포커스 조정을, 상기 도전성 하우징에 인가하는 전압을 제어함으로써 행하는 하전 입자선 장치.
12. 제1항에 있어서,
    상기 검출기는, 제1 저항이 실장되는 회로 기판을 구비하고,
    상기 제1 저항의 일단부는 상기 고체 광전자 증배관의 출력 단자에, 타단부는 제1 접지 전위에 접속되고,
    상기 고체 광전자 증배관의 출력 단자는 동축 배선의 일단부에 접속되고, 상기 동축 배선의 타단부는 상기 진공 하우징의 외부에 인출되는 하전 입자선 장치.
13. 제12항에 있어서,
    상기 동축 배선의 타단부는 신호 증폭기 및 제2 저항의 일단부에 접속되고,
    상기 제2 저항의 타단부는 제2 접지 전위에 접속되고,
    상기 제1 접지 전위와 상기 제2 접지 전위는 서로 전기적으로 접속되어서 등전위로 되어 있는 하전 입자선 장치.

Images