KR20220164720A - 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법 - Google Patents

반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법 Download PDF

Info

Publication number
KR20220164720A
KR20220164720A KR1020227034877A KR20227034877A KR20220164720A KR 20220164720 A KR20220164720 A KR 20220164720A KR 1020227034877 A KR1020227034877 A KR 1020227034877A KR 20227034877 A KR20227034877 A KR 20227034877A KR 20220164720 A KR20220164720 A KR 20220164720A
Authority
KR
South Korea
Prior art keywords
protective film
temporary protective
lead frame
aromatic
adhesive layer
Prior art date
Application number
KR1020227034877A
Other languages
English (en)
Inventor
다카히로 구로다
나오키 도모리
도모히로 나고야
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220164720A publication Critical patent/KR20220164720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/06—Ethers; Acetals; Ketals; Ortho-esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2471/00—Presence of polyether
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

지지 필름과, 접착층을 구비하고, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 밀봉하는 밀봉층을 형성하는 밀봉 성형 동안, 리드 프레임의 반도체 소자와는 반대 측의 면을 임시 보호하기 위하여 이용되는, 반도체 밀봉 성형용 임시 보호 필름. 접착층이, 열가소성 수지와, 소비톨폴리글리시딜에터, 폴리에틸렌글라이콜다이글리시딜에터, 탄소수 10~20의 지방족 알코올의 글리시딜에터, 글리세롤폴리글리시딜에터, 탄소수 2~30의 지방산의 폴리알킬렌글라이콜에스터, 탄소수 2~20의 지방산의 다이펜타에리트리톨에스터, 폴리에틸렌글라이콜모노알킬에터, 및 폴리에틸렌글라이콜다이알킬에터로 이루어지는 군으로부터 선택되는 적어도 1종의 특정 화합물을 포함한다.

Description

반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법
본 개시는, 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법에 관한 것이다.
반도체 패키지에 있어서, 리드 프레임의 반도체 소자 측에만 밀봉층이 형성되고, 리드 프레임의 이면이 노출되어 있는 구조가 채용되는 경우가 있다(특허문헌 1 및 2). 이 구조를 갖는 반도체 패키지의 제조에 있어서, 밀봉 성형 시에 리드 프레임 이면에 밀봉 수지가 들어가는 것을 방지하기 위하여, 리드 프레임의 이면을, 임시 보호 필름을 첩부함으로써 임시 보호하는 경우가 있다. 임시 보호 필름은, 밀봉층이 형성된 후에 리드 프레임으로부터 박리된다.
특허문헌 1: 일본 공개특허공보 평5-129473호 특허문헌 2: 일본 공개특허공보 평10-12773호
반도체 패키지를 제조하기 위한 어셈블리 프로세스는, 리플로 접속 등을 위하여 400℃ 정도에까지 이르는 고온에서의 가열이 필요해지는 경우가 있다. 그러나, 리드 프레임에 첩부된 임시 보호 필름이 그와 같은 고온에서의 열이력을 받으면, 임시 보호 필름과 리드 프레임 및 밀봉층이 강고하게 접착되어, 임시 보호 필름을 리드 프레임으로부터 박리할 수 없는 경우, 또는 잔사를 남기지 않고 깨끗하게 리드 프레임으로부터 박리하는 것이 곤란한 경우가 있었다.
본 개시는, 리드 프레임에 적당한 접착력으로 첩부하는 것이 가능하고, 또한, 400℃ 정도의 고온의 열이력을 받은 후에 용이하게 박리하는 것이 가능한, 반도체 밀봉 성형용 임시 보호 필름에 관한 것이다.
본 개시의 일 측면은, 지지 필름과, 상기 지지 필름의 편면 또는 양면 상에 마련된 접착층을 구비하는 임시 보호 필름을 제공한다. 이 임시 보호 필름은, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 밀봉하는 밀봉층을 형성하는 밀봉 성형 동안, 상기 리드 프레임의 상기 반도체 소자와는 반대 측의 면을 임시 보호하기 위하여 이용되는, 반도체 밀봉 성형용 임시 보호 필름이다. 바꾸어 말하면, 본 개시의 일 측면은, 임시 보호 필름의, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 밀봉하는 밀봉층을 형성하는 밀봉 성형 동안, 상기 리드 프레임의 상기 반도체 소자와는 반대 측의 면을 임시 보호하기 위한 응용을 제공한다. 상기 접착층은, 열가소성 수지와, 소비톨폴리글리시딜에터, 폴리에틸렌글라이콜다이글리시딜에터, 탄소수 10~20의 알킬알코올의 글리시딜에터, 글리세롤폴리글리시딜에터, 탄소수 6~24의 지방산의 폴리알킬렌글라이콜에스터, 탄소수 4~12의 지방산의 다이펜타에리트리톨에스터, 폴리알킬렌글라이콜모노알킬에터, 및 폴리알킬렌글라이콜다이알킬에터로 이루어지는 군으로부터 선택되는 적어도 1종의 특정 화합물을 포함한다.
본 개시의 다른 일 측면은, 다이 패드를 갖는 리드 프레임과, 상기 반도체 밀봉 성형용 임시 보호 필름을 구비하는, 임시 보호 필름 부착 리드 프레임을 제공한다. 상기 임시 보호 필름이, 상기 리드 프레임의 일방의 면에, 상기 임시 보호 필름의 접착층이 상기 리드 프레임과 접하는 방향으로 첩부되어 있다.
본 개시의 또 다른 일 측면은, 다이 패드를 갖는 리드 프레임과, 상기 리드 프레임의 일방의 면 측에 있어서 상기 다이 패드에 탑재된 반도체 소자와, 상기 반도체 소자를 밀봉하고 있는 밀봉층과, 상기 반도체 밀봉 성형용 임시 보호 필름을 구비하는, 임시 보호된 밀봉 성형체를 제공한다. 상기 임시 보호 필름이, 상기 리드 프레임의 상기 반도체 소자와는 반대 측의 면에, 상기 임시 보호 필름의 접착층이 상기 리드 프레임과 접하는 방향으로 첩부되어 있다.
본 개시의 또 다른 일 측면은, 다이 패드를 갖는 리드 프레임의 일방의 면에, 청구항 1 또는 2에 기재된 반도체 밀봉 성형용 임시 보호 필름을, 그 접착층이 상기 리드 프레임에 접하는 방향으로 첩부하는 공정과, 상기 다이 패드의 상기 임시 보호 필름과는 반대 측의 면 상에 반도체 소자를 탑재하는 공정과, 상기 반도체 소자를 밀봉하는 밀봉층을 형성하여, 상기 리드 프레임, 상기 반도체 소자 및 상기 밀봉층을 갖는, 임시 보호된 밀봉 성형체를 얻는 공정과, 상기 밀봉 성형체로부터 상기 임시 보호 필름을 박리하는 공정을 이 순서로 구비하는, 반도체 패키지를 제조하는 방법에 관한 것이다.
본 개시의 일 측면에 의하면, 리드 프레임에 적당한 접착력으로 첩부하는 것이 가능하고, 또한, 400℃ 정도의 고온의 열이력을 받은 후에 용이하게 박리하는 것이 가능한, 반도체 밀봉 성형용 임시 보호 필름이 제공된다.
도 1은 임시 보호 필름의 일 실시형태를 나타내는 단면도이다.
도 2은 임시 보호 필름의 일 실시형태를 나타내는 단면도이다.
도 3은 반도체 패키지의 제조 방법의 일 실시형태를 설명하는 단면도이다.
도 4는 반도체 패키지의 제조 방법의 일 실시형태를 설명하는 단면도이다.
도 5는 반도체 패키지의 일 실시형태를 나타내는 단면도이다.
도 6은 릴체의 일 실시형태를 나타내는 사시도이다.
도 7은 포장체의 일 실시형태를 나타내는 정면도이다.
도 8은 곤포물(梱包物)의 일 실시형태를 나타내는 정면도이다.
본 발명은 이하에 예시되는 몇 개의 실시형태에 한정되는 것은 아니다. 본 명세서에 기재되는 수치 범위의 상한값 및 하한값은, 임의로 조합할 수 있다. 실시예에 기재되는 수치도, 수치 범위의 상한값 또는 하한값으로서 이용할 수 있다.
임시 보호 필름
도 1은, 일 실시형태에 관한 임시 보호 필름을 나타내는 단면도이다. 도 1에 나타내는 임시 보호 필름(10)은, 지지 필름(1)과, 지지 필름(1)의 편면 상에 마련된 접착층(2)으로 구성된다. 지지 필름(1)의 양면 상에 접착층이 형성되어 있어도 된다. 도 2도, 일 실시형태에 관한 임시 보호 필름을 나타내는 단면도이다. 도 2의 임시 보호 필름(10')은, 지지 필름(1)과, 지지 필름(1)의 일방의 주면 상에 마련된 접착층(2)과, 지지 필름(1)의 타방의 주면 상에 마련된 비접착층(3)을 갖는다. 이들 임시 보호 필름은, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 밀봉하는 밀봉층을 형성하는 밀봉 성형의 공정에 있어서, 리드 프레임의 이면(반도체 소자가 탑재되는 면과는 반대 측의 면)에 첩부함으로써, 밀봉 성형 동안, 리드 프레임을 임시 보호하기 위한 반도체 밀봉 성형용 임시 보호 필름으로서 이용할 수 있다.
접착층(2)은, 열가소성 수지, 및 에폭시 화합물 등으로부터 선택되는 특정 화합물을 함유한다.
열가소성 수지는, 방향족 폴리에터아마이드이미드, 방향족 폴리에터이미드, 방향족 폴리에터아마이드, 방향족 폴리아마이드, 방향족 폴리에스터, 방향족 폴리이미드, 방향족 폴리아마이드이미드, 방향족 폴리에터, 및 방향족 폴리에스터이미드로 이루어지는 군으로부터 적어도 1종을 포함하고 있어도 된다. 내열성 및 접착성의 점에서, 열가소성 수지는, 방향족 폴리에터아마이드이미드, 방향족 폴리에터이미드 및 방향족 폴리에터아마이드로 이루어지는 군으로부터 선택되는 적어도 1종이어도 되고, 방향족 폴리에터아마이드이미드여도 된다.
방향족 폴리에터아마이드이미드는, 방향족 트라이카복실산 또는 그 반응성 유도체를 포함하는 산성분과, 방향족 다이아민을 포함하는 아민 성분으로 형성된 중축합체로서, 방향족 트라이카복실산 또는 방향족 다이아민 중 적어도 일방이 복수의 방향족기 및 방향족기끼리를 결합하는 옥시기를 갖는 화합물을 포함하는, 중축합체일 수 있다. 방향족 폴리에터이미드는, 방향족 테트라카복실산 또는 그 반응성 유도체를 포함하는 산성분과 방향족 다이아민을 포함하는 아민 성분으로 형성된 중축합체로서, 방향족 테트라카복실산 또는 방향족 다이아민 중 적어도 일방이 복수의 방향족기 및 방향족기끼리를 결합하는 옥시를 갖는 화합물을 포함하는, 중축합체일 수 있다. 방향족 폴리에터아마이드는, 방향족 다이카복실산 또는 그 반응성 유도체를 포함하는 산성분과 방향족 다이아민을 포함하는 아민 성분으로 형성된 중축합체로서, 방향족 다이카복실산 또는 방향족 다이아민 중 적어도 일방이 복수의 방향족기 및 방향족기끼리를 결합하는 옥시를 갖는 화합물을 포함하는, 중축합체일 수 있다. 카복실산의 반응성 유도체는, 예를 들면, 산무수물, 또는 산염화물이어도 된다.
방향족 폴리에터아마이드이미드 및 방향족 폴리아마이드이미드는, 트라이멜리트산 또는 그 반응성 유도체에서 유래하는 구성 단위를 포함하고 있어도 된다. 방향족 폴리이미드 및 방향족 폴리에터이미드는, 파이로멜리트산, 다핵 방향족 테트라카복실산, 또는 이들의 반응성 유도체에서 유래하는 구성 단위를 포함하고 있어도 된다. 다핵 방향족 테트라카복실산의 예는, 비스페놀 A 비스트라이멜리테이트, 및 옥시다이프탈산을 포함한다. 방향족 폴리아마이드는, 테레프탈산, 아이소프탈산, 또는 이들의 반응성 유도체에서 유래하는 구성 단위를 포함하고 있어도 된다.
방향족 폴리에터아마이드이미드, 방향족 폴리에터이미드 및 방향족 폴리에터아마이드는, 예를 들면, 2,2-비스[4-(4-아미노페녹시)페닐]프로페인, 비스[4-(4-아미노페녹시)페닐]설폰, 4,4'-다이아미노다이페닐에터, 비스[4-(4-아미노페녹시)페닐]에터, 및 2,2-비스[4-(4-아미노페녹시)]헥사플루오로프로페인으로부터 선택되는, 옥시기를 갖는 방향족 다이아민에서 유래하는 구성 단위를 포함하고 있어도 된다. 방향족 폴리에터아마이드이미드, 방향족 폴리에터이미드 및 방향족 폴리에터아마이드는, 옥시기를 갖지 않는 방향족 다이아민(예를 들면 4,4'-메틸렌비스(2-아이소프로필아닐린)), 실록세인다이아민(예를 들면 1,3-비스(3-아미노프로필)테트라메틸다이실록세인), 및 α,ω-다이아미노알케인(예를 들면 1,12-다이아미노도데케인, 1,6-다이아미노헥세인)으로부터 선택되는 그 외의 다이아민에서 유래하는 구성 단위를 더 포함하고 있어도 된다.
방향족 폴리에터이미드, 방향족 폴리에터아마이드이미드 및 방향족 폴리에터아마이드에 있어서, 옥시기를 갖는 방향족 다이아민에서 유래하는 구성 단위의 비율이, 다이아민 성분에서 유래하는 구성 단위의 전량을 기준으로 하여, 40~100몰%, 또는 50~97몰%여도 된다. 방향족 폴리에터이미드, 방향족 폴리에터아마이드이미드 및 방향족 폴리에터아마이드에 있어서, 다이아민 성분에서 유래하는 구성 단위의 전량을 기준으로 하여, 옥시기를 갖는 방향족 다이아민에서 유래하는 구성 단위의 비율이 60~89몰%, 또는 68~82몰%이고, 실록세인다이아민에서 유래하는 구성 단위의 비율이 1~10몰%, 또는 3~7몰%이며, α,ω-다이아미노알케인에서 유래하는 구성 단위의 비율이 10~30몰%, 또는 15~25몰%여도 된다. 방향족 폴리에터이미드, 방향족 폴리에터아마이드이미드 및 방향족 폴리에터아마이드에 있어서, 다이아민 성분에서 유래하는 구성 단위의 전량을 기준으로 하여, 옥시기를 갖는 방향족 다이아민에서 유래하는 구성 단위의 비율이 90~99몰%, 또는 93~97몰%이고, 실록세인다이아민에서 유래하는 구성 단위의 비율이 1~10몰%, 또는 3~7몰%여도 된다. 방향족 폴리에터이미드, 방향족 폴리에터아마이드이미드 및 방향족 폴리에터아마이드에 있어서, 다이아민 성분에서 유래하는 구성 단위의 전량을 기준으로 하여, 옥시기를 갖는 방향족 다이아민에서 유래하는 구성 단위의 비율이 40~70몰%, 또는 45~60몰%이고, 옥시기를 갖지 않는 방향족 다이아민에서 유래하는 구성 단위의 비율이 30~60몰%, 또는 40~55몰%여도 된다.
특정 화합물은, 1 이상의 에폭시기(또는 글리시딜에터기)를 갖는 에폭시 화합물(에폭시 수지)이어도 된다. 에폭시 화합물이 갖는 에폭시기의 수는 5 이하여도 된다. 접착층(2)은, 소비톨폴리글리시딜에터, 폴리에틸렌글라이콜다이글리시딜에터, 탄소수 10~20의 지방족 알코올의 글리시딜에터, 및 글리세롤폴리글리시딜에터로 이루어지는 군으로부터 선택되는 적어도 1종의 에폭시 화합물을 포함하고 있어도 된다. 400℃에서의 열이력을 받은 후의 리드 프레임으로부터의 박리성의 관점에서, 에폭시 화합물이 소비톨폴리글리시딜에터, 폴리에틸렌글라이콜다이글리시딜에터, 또는 이들의 조합이어도 된다. 접착층(2)이, 이들 이외의 에폭시 화합물을 더 포함해도 된다.
소비톨폴리글리시딜에터는, 소비톨의 잔기와 이것에 결합한 2 이상의 글리시딜에터기를 갖는 화합물이며, 글리시딜에터기의 수가 상이한 2종 이상의 성분의 혼합물이어도 된다. 소비톨폴리글리시딜에터의 에폭시 당량이, 예를 들면 150~200g/eq.여도 된다.
폴리에틸렌글라이콜다이글리시딜에터의 에폭시 당량이, 예를 들면 200~400g/eq., 또는 250~350g/eq.여도 된다.
탄소수 10~20의 지방족 알코올의 글리시딜에터는, 탄소수 10~20의 지방족기(예를 들면 직쇄 알킬기), 및 이것에 결합한 글리시딜에터기를 갖는 화합물이다. 지방족 알코올의 글리시딜에터가, 지방족기의 탄소수가 상이한 2종 이상의 성분의 혼합물이어도 된다. 지방족 알코올의 글리시딜에터의 에폭시 당량이, 예를 들면 200~400g/eq.여도 된다.
글리세롤폴리글리시딜에터는, 글리세롤의 잔기와 이것에 결합한 2 이상의 글리시딜에터기를 갖는 화합물이며, 글리시딜에터기의 수가 상이한 2종 이상의 성분의 혼합물이어도 된다. 글리세롤폴리글리시딜에터의 에폭시 당량이, 예를 들면 120~160g/eq.여도 된다.
특정 화합물은, 탄소수 2~30의 지방산의 폴리알킬렌글라이콜에스터, 탄소수 2~20의 지방산의 다이펜타에리트리톨에스터, 폴리에틸렌글라이콜모노알킬에터, 폴리에틸렌글라이콜다이알킬에터 또는 이들의 조합이어도 된다.
탄소수 2~30의 지방산의 폴리알킬렌글라이콜에스터는, 1분자 또는 2분자의 탄소수 2~30의 지방산(예를 들면 지방족 포화 일염기산)과 1분자의 폴리알킬렌글라이콜로 형성된 에스터 화합물이다. 상기 지방산의 탄소수가 4~24, 또는 6~20이어도 된다.
탄소수 2~20의 지방산의 다이펜타에리트리톨에스터는, 1분자~6분자의 탄소수 2~20의 지방산(예를 들면 지방족 포화 일염기산)과 1분자의 다이펜타에리트리톨로 형성된 에스터 화합물이다. 상기 지방산의 탄소수가 4~16, 또는 6~12여도 된다. 탄소수 2~20의 지방산의 다이펜타에리트리톨에스터의 예는, 다이펜타에리트리톨 지방족 포화 일염기산(탄소수 4~12) 헥사에스터를 포함한다.
폴리에틸렌글라이콜모노알킬에터 및 폴리에틸렌글라이콜다이알킬에터는, 1분자의 폴리에틸렌글라이콜과 1분자 또는 2분자의 알킬알코올로 형성된 에터 화합물이다. 상기 알킬알코올의 탄소수가 2~30, 4~24, 6~20, 또는 8~16이어도 된다. 상기 알킬알코올이 제2급 알코올이어도 된다. 폴리에틸렌글라이콜모노알킬에터 및 폴리에틸렌글라이콜다이알킬에터의 예는, 폴리옥시에틸렌(9) 제2급 알킬(탄소수 11~15)에터를 포함한다.
특정 화합물의 함유량이, 400℃에서의 열이력을 받은 후의 리드 프레임으로부터의 박리성의 관점에서, 열가소성 수지의 함유량 100질량부에 대하여 5~30질량부, 5~25질량부, 5~20질량부, 5~15질량부, 또는 7~15질량부여도 된다. 동일한 관점에서, 소비톨폴리글리시딜에터의 함유량이, 열가소성 수지의 함유량 100질량부에 대하여 5~20질량부, 또는 5~12질량부여도 되고, 폴리에틸렌글라이콜다이글리시딜에터의 함유량이, 열가소성 수지의 함유량 100질량부에 대하여 5~20질량부, 또는 7~15질량부여도 된다.
접착층은, 1종 이상의 커플링제를 더 함유하고 있어도 된다. 커플링제는 실레인 커플링제여도 된다. 실레인 커플링제는, 하기 식 (I):
[화학식 1]
Figure pct00001
로 나타나는 화합물이어도 된다. 식 (I) 중, R1, R2 및 R3은, 각각 독립적으로 탄소수 1~3의 알콕시기, 탄소수 1~6의 알킬기 또는 탄소수 6~12의 아릴기를 나타내고, X는 반응성 관능기를 포함하는 기를 나타낸다.
R1, R2 또는 R3으로서의 탄소수 1~3의 알콕시기의 예로서는, 메톡시기, 에톡시기, 및 프로폭시기를 들 수 있다. R1, R2 또는 R3으로서의 탄소수 1~6의 알킬기의 예로서는, 메틸기, 에틸기, 프로필기, 아이소프로필기, 뷰틸기, 아이소뷰틸기, tert-뷰틸기, 펜틸기, 및 헥실기를 들 수 있다. R1, R2 또는 R3으로서의 탄소수 6~12의 아릴기의 예로서는, 페닐기, 톨릴기, 자일릴기, 및 나프틸기를 들 수 있다.
X가 갖는 반응성 관능기는, 예를 들면 아미노기, 아이소사이아네이트기, 아마이드기, 또는 에폭시기여도 된다. X가, 하기 식 (IIa), (IIb), (IIc), (IId), 또는 (IIe):
[화학식 2]
Figure pct00002
로 나타나는 기여도 된다. 이들 식 중, R4, R5 및 R6은, 탄소수 1~6의 알킬기, 탄소수 6~12의 아릴기 또는 수소 원자를 나타낸다. *는 탄소 원자와의 결합 부위를 나타낸다. R4, R5 및 R6은, 메틸기, 에틸기, 프로필기, 아이소프로필기, 뷰틸기, 아이소뷰틸기, tert-뷰틸기, 펜틸기, 및 헥실기로부터 선택되는 탄소수 1~6의 알킬기, 또는, 페닐기, 톨릴기, 자일릴기, 및 나프틸기로부터 선택되는 탄소수 6~12의 아릴기여도 된다.
X가 식 (IIa)로 나타나는 기인 실레인 커플링제의 예로서는, 3-아미노프로필트라이메톡시실레인, 3-아미노프로필메틸다이메톡시실레인, 3-아미노프로필트라이에톡시실레인, 3-아미노프로필메틸다이에톡시실레인, 3-페닐아미노프로필트라이메톡시실레인, 3-페닐아미노프로필트라이에톡시실레인, 3-페닐아미노프로필메틸다이메톡시실레인, 3-페닐아미노프로필메틸다이에톡시실레인, 3-메틸아미노프로필트라이메톡시실레인, 3-메틸아미노프로필트라이에톡시실레인, 3-에틸아미노프로필트라이메톡시실레인, 및 3-에틸아미노프로필트라이에톡시실레인을 들 수 있다.
X가 식 (IIb)로 나타나는 기인 실레인 커플링제의 예로서는, 3-(2-아미노에틸)-3-아미노프로필트라이메톡시실레인, 3-(2-아미노에틸)-3-아미노프로필메틸다이메톡시실레인, 3-(2-아미노에틸)-3-아미노프로필트라이에톡시실레인, 3-(2-아미노에틸)-3-아미노프로필메틸다이에톡시실레인, 3-(2-페닐아미노에틸)-3-아미노프로필트라이메톡시실레인, 3-(2-페닐아미노에틸)-3-아미노프로필트라이에톡시실레인, 3-(2-페닐아미노에틸)-3-아미노프로필메틸다이메톡시실레인, 3-(2-메틸아미노에틸)-3-아미노프로필트라이메톡시실레인, 3-(2-메틸아미노에틸)-3-아미노프로필트라이에톡시실레인, 3-(2-에틸아미노에틸)-3-아미노프로필트라이메톡시실레인, 및 N-(2-에틸아미노에틸)-3-아미노프로필트라이에톡시실레인을 들 수 있다.
X가 식 (IIc)로 나타나는 기인 실레인 커플링제의 예로서는, 3-아이소사이아네이토프로필트라이메톡시실레인, 3-아이소사이아네이토프로필메틸다이메톡시실레인, 3-아이소사이아네이토프로필트라이에톡시실레인, 및 3-아이소사이아네이토프로필메틸다이에톡시실레인을 들 수 있다.
X가 식 (IId)로 나타나는 기인 실레인 커플링제의 예로서는, 3-유레이도프로필트라이메톡시실레인, 3-유레이도프로필메틸다이메톡시실레인, 3-유레이도프로필트라이에톡시실레인, 3-유레이도프로필메틸다이에톡시실레인, 3-(3-페닐유레이도)프로필트라이에톡시실레인, 3-(3-메틸유레이도)프로필트라이에톡시실레인, 3-(3-에틸유레이도)프로필트라이에톡시실레인, 3-(3-프로필유레이도)프로필트라이에톡시실레인, 3-(3-뷰틸유레이도)프로필트라이에톡시실레인, 3-(3-헥실유레이도)프로필트라이에톡시실레인, 3-(3-페닐유레이도)프로필트라이메톡시실레인, 3-(3-메틸유레이도)프로필트라이메톡시실레인, 3-(3-에틸유레이도)프로필트라이메톡시실레인, 3-(3-프로필유레이도)프로필트라이메톡시실레인, 3-(3-뷰틸유레이도)프로필트라이메톡시실레인, 및 3-(3-헥실유레이도)프로필트라이메톡시실레인을 들 수 있다.
X가 식 (IIe)로 나타나는 기인 실레인 커플링제의 예로서는, 3-글리시독시프로필트라이메톡시실레인, 3-글리시독시프로필메틸다이메톡시실레인, 3-글리시독시프로필트라이에톡시실레인, 및 3-글리시독시프로필메틸다이에톡시실레인을 들 수 있다.
커플링제의 함유량은, 열가소성 수지의 함유량 100질량부에 대하여, 1~40질량부여도 된다. 실레인 커플링제의 함유량이 1질량% 이상이면, 열처리 후의 리드 프레임으로부터의 박리성이 보다 개선되는 경향이 있다. 커플링제의 함유량이 40질량% 이하이면, 접착층(2)을 형성하기 위한 바니시의 젤화, 점도 저하 등이 일어나기 어려워, 보다 용이하게 임시 보호 필름을 제조할 수 있다. 동일한 관점에서, 커플링제의 함유량이, 열가소성 수지의 함유량 100질량부에 대하여 1~35질량부, 2~35질량부, 3~30질량부, 5질량부 초과 35질량부 이하, 5질량부 초과 30질량% 이하, 또는 5질량부 초과 20질량부 이하여도 된다.
접착층(2)은, 필러를 더 포함해도 된다. 필러의 예는, 세라믹 분말, 유리 분말, 은 분말, 구리 분말, 수지 입자, 및 고무 입자를 포함한다. 필러의 함유량은, 열가소성 수지의 함유량 100질량부에 대하여 0~30질량부, 1~30질량부, 또는 5~15질량부여도 된다.
접착층(2)에 있어서의, 열가소성 수지, 특정 화합물(에폭시 화합물 등), 및 커플링제의 합계의 함유량, 또는, 열가소성 수지, 특정 화합물(에폭시 화합물 등), 커플링제 및 필러의 합계의 함유량이, 접착층(2)의 질량을 기준으로 하여 90~100질량%여도 된다.
접착층(2)의 두께는, 임시 보호 필름의 컬이 보다 한층 억제되기 쉬워지는 관점에서, 20μm 이하, 18μm 이하, 16μm 이하, 14μm 이하, 12μm 이하, 10μm 이하, 9μm 이하, 또는 8μm 이하여도 된다. 접착층(2)의 두께는, 1μm 이상, 2μm 이상, 3μm 이상, 4μm 이상, 5μm 이상, 6μm 이상, 7μm 이상, 또는 8μm 이상이어도 된다.
지지 필름(1)은, 예를 들면, 방향족 폴리이미드, 방향족 폴리아마이드, 방향족 폴리아마이드이미드, 방향족 폴리설폰, 방향족 폴리에터설폰, 폴리페닐렌설파이드, 방향족 폴리에터케톤, 폴리아릴레이트, 방향족 폴리에터에터케톤 및 폴리에틸렌나프탈레이트로 이루어지는 군으로부터 선택되는 적어도 1종의 폴리머의 필름이어도 된다. 지지 필름(1)이, 필름상의 구리, 알루미늄, 스테인리스 스틸 또는 니켈이어도 된다. 지지 필름(1)이 폴리머의 필름인 경우, 그 표면이, 알칼리 처리, 실레인 커플링 처리 등의 화학 처리, 샌드 매트 처리 등의 물리적 처리, 플라즈마 처리, 및 코로나 처리 등의 방법에 의하여 표면 처리되어 있어도 된다.
지지 필름(1)의 두께는, 예를 들면, 5~100μm, 또는 5~50μm 이하여도 된다. 지지 필름의 두께 T1에 대한 접착층의 두께 T2의 비 T2/T1이, 0.5 이하, 0.3 이하, 또는 0.2 이하여도 된다.
비접착층(3)은, 리드 프레임에 대한 접착성(또는 감압 접착성)을 0~270℃에 있어서 실질적으로 갖지 않는 수지층이다. 비접착층은, 고온에서 연화되기 어려운 수지층이어도 되며, 예를 들면, 높은 유리 전이 온도를 갖는 수지층이, 비접착층으로서 기능할 수 있다.
비접착층(3)으로서의 수지층은, 열가소성 수지, 열경화성 수지(경화물) 또는 이들의 조합인 수지를 포함한다. 열가소성 수지는, 아마이드기, 에스터기, 이미드기, 옥시기 또는 설폰일기를 갖고 있어도 된다. 열경화성 수지는, 예를 들면, 에폭시 수지, 페놀 수지, 또는 비스말레이미드 수지여도 된다. 열가소성 수지와 열경화성 수지를 조합하는 경우, 열가소성 수지의 함유량 100질량부에 대하여, 열경화성 수지의 양이 5~100질량부, 또는 20~70질량부여도 된다.
비접착층(3)은, 필러(예를 들면 세라믹 분말, 유리 분말, 은 분말, 구리 분말, 수지 입자, 고무 입자), 커플링제 등을 함유해도 된다. 비접착층(3)에 있어서의 필러의 함유량은, 수지의 함유량 100질량부에 대하여 1~30질량부, 또는 5~15질량부여도 된다. 커플링제의 함유량은, 수지의 함유량 100질량부에 대하여 1~20질량부, 또는 2~15질량부여도 된다.
비접착층(3)의 놋쇠제의 금형에 대한 90도의 필(peel) 강도가, 25℃에 있어서, 5N/m 미만, 또는 1N/m 이하여도 된다. 이 필 강도는, 비접착층(3)을 놋쇠제의 금형에 온도 250℃, 압력 8MPa로 10초간 압착한 후에 측정된다.
비접착층(3)의 두께는, 예를 들면, 10μm 이하, 9μm 이하, 8μm 이하, 또는 7μm 이하여도 된다. 비접착층의 두께는, 예를 들면, 1μm 이상, 2μm 이상, 3μm 이상, 4μm 이상, 5μm 이상, 또는 6μm 이상이어도 된다. 비접착층의 두께는, 특별히 제한되지 않지만, 예를 들면, 1~10μm, 또는 1~8μm여도 된다.
임시 보호 필름은, 예를 들면, 열가소성 수지, 특정 화합물(에폭시 화합물 등) 및 용제를 포함하는 바니시를 지지 필름에 도포하고, 도막으로부터 용제를 제거함으로써 접착층을 형성하는 공정을 포함하는 방법에 의하여 제조할 수 있다. 비접착층도 동일한 방법으로 형성할 수 있다.
반도체 패키지의 제조 방법
이상 예시된 실시형태에 관한 임시 보호 필름을 이용하여, 반도체 패키지를 제조할 수 있다. 제조되는 반도체 패키지는, 예를 들면, 리드 프레임 및 이것에 탑재된 반도체 소자와, 리드 프레임의 반도체 소자 측에서 반도체 소자를 밀봉하는 밀봉층을 갖고, 리드 프레임의 이면이 외부 접속용으로 노출되어 있는, Non Lead Type Package여도 된다. 그 구체예로서는, QFN(Quad Flat Non-leaded Package), SON(Small Outline Non-leaded Package)을 들 수 있다.
도 3 및 도 4는, 반도체 패키지를 제조하는 방법의 일 실시형태를 나타내는 단면도이다. 도 5는, 도 3 및 도 4의 제조 방법에 의하여 얻어지는 반도체 패키지의 일 실시형태를 나타내는 단면도이다. 이하, 필요에 따라 각 도면을 참조하여, 각 공정을 설명한다.
도 3 및 도 4에 나타나는 방법은, 다이 패드(11a) 및 이너 리드(11b)를 갖는 리드 프레임(11)의 일방의 면인 이면에, 임시 보호 필름(10)을 그 접착층이 리드 프레임(11)에 접하는 방향으로 첩부하는 공정과, 다이 패드(11a)의 임시 보호 필름(10)과는 반대 측의 면 상에 반도체 소자(14)를 탑재하는 공정과, 반도체 소자(14)와 이너 리드(11b)를 접속하는 와이어(12)를 마련하는 공정과, 반도체 소자(14) 및 와이어(12)를 밀봉하는 밀봉층(13)을 형성하여, 리드 프레임(11), 반도체 소자(14) 및 밀봉층(13)을 갖는, 임시 보호된 밀봉 성형체(20)를 얻는 공정과, 밀봉 성형체(20)로부터 임시 보호 필름(10)을 박리하는 공정을 이 순서로 구비한다. 임시 보호된 밀봉 성형체는, 밀봉 성형체(20) 및 임시 보호 필름(10)으로 구성된다.
임시 보호 필름(10)을 리드 프레임(11)에 첩부하는 공정은, 리드 프레임(11) 상에 배치된 임시 보호 필름(10)을 가열 및 가압하는 것을 포함하고 있어도 된다. 가열 온도는 150℃ 이상, 180℃ 이상, 또는 200℃ 이상이어도 되고, 400℃ 이하여도 된다. 압력은 0.5~30MPa, 1~20MPa, 또는 3~15MPa여도 된다. 가열 및 가압의 시간은 0.1~60초, 1~30초, 또는 3~20초여도 된다.
리드 프레임(11)은, 예를 들면, 42 알로이 등의 철계 합금, 구리, 또는 구리계 합금으로 형성된 것이어도 된다. 리드 프레임(11)이, 구리 또는 구리계 합금으로 형성된 성형체와, 그 표면을 피복하는 팔라듐, 금, 은 등의 피복층을 갖고 있어도 된다.
반도체 소자(14)는, 통상, 접착제(예를 들면, 은 페이스트)를 개재하여 다이 패드(11a)에 접착된다. 반도체 소자(14)를 다이 패드(11a)에 접착한 후에, 최대 온도 250~440℃, 또는 250~400℃의 온도, 및 1~30분간의 조건으로, 리플로 접속(CuClip 접속 등)을 행해도 된다.
와이어(12)는, 특별히 제한되지 않지만, 예를 들면, 금선, 구리선, 또는 팔라듐 피복 구리선이어도 된다. 예를 들면, 200~260℃, 또는 350~260℃에서 3~60분간 가열하고 초음파와 가압력을 이용하여, 반도체 소자(14) 및 이너 리드(11b)를 와이어(12)와 접합해도 된다.
밀봉층(13)은, 밀봉재를 이용한 밀봉 성형에 의하여 형성된다. 밀봉 성형에 의하여, 복수의 반도체 소자(14) 및 그들을 일괄적으로 밀봉하는 밀봉층(13)을 갖는 밀봉 성형체(20)를 얻어도 된다. 밀봉 성형 동안, 임시 보호 필름(10)이 마련되어 있음으로써, 밀봉재가 리드 프레임(11)의 이면 측으로 들어가는 것이 억제된다.
밀봉층(13)을 형성하는 동안의 온도(밀봉재의 온도)는, 140~200℃, 또는 160~180℃여도 된다. 밀봉층을 형성하는 동안의 압력은, 6~15MPa, 또는 7~10MPa여도 된다. 밀봉 성형의 시간은, 1~5분, 또는 2~3분이어도 된다.
형성된 밀봉층(13)을 필요에 따라 가열 경화시켜도 된다. 밀봉층(13)의 경화를 위한 가열 온도는, 150~200℃, 또는 160~180℃여도 된다. 밀봉층(13)의 경화를 위한 가열 시간은, 4~7시간, 또는 5~6시간이어도 된다.
밀봉재는, 예를 들면, 크레졸 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 바이페닐다이에폭시 수지, 나프톨 노볼락 에폭시 수지 등의 에폭시 수지를 포함해도 된다. 밀봉재는, 필러, 브로민 화합물 등의 난연성 물질, 왁스 성분 등을 포함하고 있어도 된다.
밀봉층(13)을 형성하는 밀봉 성형 후, 얻어진 밀봉 성형체(20)의 리드 프레임(11) 및 밀봉층(13)으로부터, 임시 보호 필름(10)이 박리된다. 밀봉층(13)을 경화하는 경우, 임시 보호 필름(10)을, 밀봉층(13)의 경화 전 또는 후 어느 시점에서 박리해도 된다.
밀봉 성형체(20)로부터 임시 보호 필름(10)을 박리하는 온도는, 0~250℃, 100~200℃, 또는 150~250℃여도 된다.
임시 보호 필름(10)을 리드 프레임(11)으로부터 박리한 후, 리드 프레임(11) 및 밀봉층(13) 상에 접착층의 일부가 잔류한 경우, 이것을 제거해도 된다. 잔류한 접착층을, 기계적 브러싱, 또는 용제에 의하여 제거해도 된다. 용제는, 예를 들면, N-메틸-2-피롤리돈, 다이메틸아세트아마이드, 다이에틸렌글라이콜다이메틸에터, 테트라하이드로퓨란, 사이클로헥산온, 메틸에틸케톤, 또는 다이메틸폼아마이드여도 된다.
리드 프레임이 다이 패드 및 이너 리드를 갖는 복수의 패턴을 포함하는 경우, 필요에 따라, 밀봉 성형체(20)를 분할하여, 각각 1개의 반도체 소자를 갖는 도 5의 반도체 패키지(100)를 복수 얻을 수 있다. 즉, 리드 프레임(11)이 복수의 다이 패드(11a)를 갖고, 복수의 다이 패드(11a)의 각각에 반도체 소자(14)가 탑재되는 경우, 일 실시형태에 관한 제조 방법은, 임시 보호 필름(10)(또는 (10'))을 밀봉 성형체(20)로부터 박리한 후에 밀봉 성형체(20)를 분할하여, 1개의 다이 패드(11a) 및 반도체 소자(14)를 갖는 반도체 패키지(100)를 얻는 공정을 더 구비하고 있어도 된다.
장척(長尺)의 임시 보호 필름을 권취 코어에 권취하고, 얻어진 릴체로부터 임시 보호 필름을 권출하면서, 반도체 패키지를 제조해도 된다. 이 경우의 릴체는, 권취 코어와, 권취 코어에 권취된 상술한 실시형태에 관한 임시 보호 필름을 갖는다.
도 6은, 릴체의 일 실시형태를 나타내는 사시도이다. 도 6에 나타내는 릴체(30)는, 권취 코어(31)와, 권취 코어(31)에 권취된 임시 보호 필름(10)과, 측판(32)을 구비한다. 권취 코어(31) 및 임시 보호 필름(10)의 폭(권취 방향과 직교하는 방향의 길이)은, 예를 들면, 0.001cm 이상, 0.005cm 이상, 또는 0.008cm 이상이어도 되고, 0.03cm 이하여도 된다. 권취 코어(31) 및 임시 보호 필름(10)의 폭(권취 방향과 직교하는 방향의 길이)은, 예를 들면, 0.001cm 이상 0.03cm 이하, 0.005cm 이상 0.03cm 이하, 또는 0.008cm 이상 0.03cm 이하여도 된다.
상술한 실시형태에 관한 임시 보호 필름은, 릴체를 포장백에 수용한 포장체로서 제공되어도 된다. 도 7은, 포장체의 일 실시형태를 나타낸다. 도 7에 나타내는 바와 같이, 포장체(50)는, 릴체(30)와, 릴체(30)를 수용한 포장백(40)을 구비한다. 릴체(30)는, 통상 개별적으로 포장백에 수용되지만, 복수 개(예를 들면, 2~3개)의 릴체(30)를 1개의 포장백(40)에 수용해도 된다.
포장백(40)은, 수지 필름으로 형성되어 있어도 되고, 알루미늄층을 갖는 수지 필름인 복합 필름으로 형성되어 있어도 된다. 포장백(40)의 구체예로서는, 알루미늄 코팅된 플라스틱제의 백을 들 수 있다. 수지 필름의 소재로서는, 폴리에틸렌, 폴리에스터, 염화 바이닐, 폴리에틸렌테레프탈레이트 등의 플라스틱을 들 수 있다. 릴체(30)는, 예를 들면, 진공 포장된 상태로 포장백에 수용되어 있어도 된다. 포장체(50)는, 진공 포장된 것에 한정되지 않는다.
포장백(40)에는, 릴체(30)와 함께, 건조제가 수용되어 있어도 된다. 건조제로서는, 예를 들면, 실리카젤을 들 수 있다. 포장체(50)는, 릴체(30)를 수용한 포장백(40)을 감싸는 완충재를 더 갖고 있어도 된다.
포장체(50)는, 곤포 상자에 수용된 곤포물로서 제공되어도 된다. 도 8은, 곤포물의 일 실시형태를 나타낸다. 도 8에 나타내는 바와 같이, 곤포물(70)은, 포장체(50)와, 포장체(50)를 수용한 곤포 상자(60)를 구비한다. 곤포 상자(60)에는, 1개 또는 복수 개의 포장체(50)가 수용된다. 곤포 상자(60)로서는, 예를 들면, 골판지를 이용할 수 있다.
일 실시형태에 관한 임시 보호 필름을 이용하여 제조되는 반도체 패키지는, 고밀도화, 소면적화, 박형화 등의 점에서 우수하며, 예를 들면, 휴대 전화, 스마트폰, 컴퓨터, 태블릿 등의 전자 기기에 적합하게 이용할 수 있다.
실시예
이하, 실시예를 들어 본 발명에 대하여 더 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것은 아니다.
1. 임시 보호 필름의 제작
실시예 1
2,2-비스[4-(4-아미노페녹시)페닐]프로페인 270.9g(0.63몰), 및 1,3-비스(3-아미노프로필)-테트라메틸다이실록세인 67.0g(0.27몰)과, 무수 트라이멜리트산 클로라이드 187.3g(0.89몰)으로 형성된 중축합체인 방향족 폴리에터아마이드이미드를 준비했다. 이 방향족 폴리에터아마이드이미드 100질량부와, 소비톨폴리글리시딜에터(나가세 켐텍스 주식회사제, 상품명: EX-614B, 에폭시 당량: 173g/eq.) 7질량부와, 3-글리시독시프로필트라이메톡시실레인(도레이·다우코닝·실리콘 주식회사제, 상품명: SH6040) 3질량부를 N-메틸피롤리돈에 용해하여, 접착층 형성용의 바니시를 얻었다.
얻어진 바니시를, 지지체 필름의 편면 상에 도포했다. 지지체 필름으로서, 화학 처리를 실시한 표면을 갖는 폴리이미드 필름(두께: 25μm, 우베 고산 주식회사제, 상품명: 유필렉스 SGA)을 이용했다. 지지 필름 상의 도막을 100℃에서 10분, 및 200℃에서 10분간의 가열에 의하여 건조하고, 두께 6μm의 접착층을 형성하여, 지지 필름 및 접착층을 갖는 실시예 1의 임시 보호 필름을 얻었다.
실시예 2
소비톨폴리글리시딜에터의 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 변경한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 3
소비톨폴리글리시딜에터 대신에, 폴리에틸렌글라이콜다이글리시딜에터(교에이 가가쿠 주식회사제, 상품명: 에폴라이트 400E, 에폭시 당량: 264~290g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 4
소비톨폴리글리시딜에터 대신에, 탄소수 12의 알킬알코올의 글리시딜에터와 탄소수 13의 알킬알코올의 글리시딜에터의 혼합물(교에이 가가쿠 주식회사제, 상품명: 에폴라이트 M-1230, 에폭시 당량: 295~320g/eq.)을 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 5
소비톨폴리글리시딜에터 대신에, 글리세롤폴리글리시딜에터(나가세 켐텍스 주식회사제, 상품명: EX-313, 에폭시 당량: 141g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 6
소비톨폴리글리시딜에터 대신에, 다이펜타에리트리톨 지방족 포화 일염기산(탄소수 4~12) 헥사에스터(주식회사 ADEKA제, 상품명: 아데카 사이저 UL-6)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 7
소비톨폴리글리시딜에터 대신에, 다이펜타에리트리톨 지방족 포화 일염기산(탄소수 4~12) 헥사에스터(주식회사 ADEKA제, 상품명: 아데카 사이저 UL-6)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 20질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 8
소비톨폴리글리시딜에터 대신에, 폴리옥시알킬렌모노 또는 다이 지방산(탄소수 6~24) 에스터(주식회사 ADEKA제, 상품명: 아데카 사이저 RS-700)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 9
소비톨폴리글리시딜에터 대신에, 폴리옥시알킬렌모노 또는 다이 지방산(탄소수 6~24) 에스터(주식회사 ADEKA제, 상품명: 아데카 사이저 RS-700)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 20질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 10
소비톨폴리글리시딜에터 대신에, 폴리옥시에틸렌(9) 제2급 알킬(탄소수 11~15)에터(가오 주식회사제, 상품명: 에멀겐 709)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
실시예 11
소비톨폴리글리시딜에터 대신에, 폴리옥시에틸렌(9) 제2급 알킬(탄소수 11~15)에터(가오 주식회사제, 상품명: 에멀겐 709)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 20질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 1
소비톨폴리글리시딜에터 대신에, 라우릴알코올에틸렌옥사이드 부가물의 글리시딜에터(나가세 켐텍스 주식회사제, 상품명: EX-171, 에폭시 당량: 971g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 2
소비톨폴리글리시딜에터 대신에, 1,6-헥세인다이올다이글리시딜에터(나가세 켐텍스 주식회사제, 상품명: EX-212, 에폭시 당량: 151g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 3
소비톨폴리글리시딜에터 대신에, 에틸렌글라이콜다이글리시딜에터(나가세 켐텍스 주식회사제, 상품명: EX-810, 에폭시 당량: 113g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 4
소비톨폴리글리시딜에터 대신에, 지방족 폴리올의 폴리글리시딜에터(나가세 켐텍스 주식회사제, 에폭시 당량: 164g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 5
소비톨폴리글리시딜에터 대신에, 폴리프로필렌글라이콜다이글리시딜에터(교에이 가가쿠 주식회사제, 상품명: 에폴라이트 400P, 에폭시 당량: 264~290g/eq.)를 이용하고, 그 양을 방향족 폴리에터아마이드이미드 100질량부에 대하여 10질량부로 한 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
비교예 6
소비톨폴리글리시딜에터를 이용하지 않았던 것 이외에는 실시예 1과 동일하게 하여, 접착층 형성용의 바니시, 및 임시 보호 필름을 얻었다.
2. 필 강도
(1) 첩부 후
임시 보호 필름을, 온도 235℃, 압력 6MPa, 시간 10초의 조건으로, 리드 프레임용의 구리판(사이즈: 50mm×200mm, 신코 덴키 고교 주식회사제, 후루카와 덴코 주식회사제의 "상품명: EFTEC64T"를 가공한 것, 플라즈마 조사 처리 완료)에, 접착층이 구리판에 접하는 방향으로 첩부했다. 이어서, 25℃에 있어서의 접착층과 구리판의 90도 필 강도를, 박리 속도: 매분 300mm의 조건으로 측정했다.
(2) 열처리 후
임시 보호 필름을, 온도 235℃, 압력 6MPa, 시간 10초의 조건으로, 리드 프레임용의 구리판(사이즈: 50mm×200mm, 신코 덴키 고교 주식회사제, 후루카와 덴코 주식회사제의 "상품명: EFTEC64T"를 가공한 것, 플라즈마 조사 처리 완료)에, 접착층이 구리판에 접하는 방향으로 첩부했다. 이어서, 구리판 및 이것에 첩부된 임시 보호 필름을, 180℃에서 1시간, 및 이것에 계속되는 400℃에서 2분간의 가열에 의한 열처리에 제공했다. 열처리 후, 200℃에 있어서의 접착층과 구리판의 90도 필 강도를, 박리 속도: 매분 300mm의 조건으로 측정했다.
[표 1]
Figure pct00003
표 1에 첩부 후 및 열처리 후의 필 강도의 평가 결과를 나타낸다. 각 실시예의 임시 보호 필름은, 첩부 후의 적당한 필 강도를 발현함과 함께, 열처리 후에 충분히 저감된 필 강도를 나타냈다. 실시예 5, 10 및 비교예 1~5의 열처리 후의 필 강도 측정에 있어서, 박리 후, 접착층의 일부가 리드 프레임 상에 남는 잔사의 발생이 인정되었다. 특히 비교예 1, 2 및 5의 경우, 박리 시에 임시 보호 필름이 찢어지기 때문에, 한 번의 박리 조작으로 임시 보호 필름을 구리판으로부터 깨끗하게 박리하는 것이 곤란했다. 실시예 6, 7에 있어서는 얇은 잔사의 발생이 인정되었다.
1…지지 필름
2…접착층
3…비접착층
10, 10'…임시 보호 필름
11…리드 프레임
11a…다이 패드
11b…이너 리드
12…와이어
13…밀봉층
14…반도체 소자
20…밀봉 성형체
30…릴체
31…권취 코어
32…측판
40…포장백
50…포장체
60…곤포 상자
70…곤포물
100…반도체 패키지

Claims (7)

  1. 지지 필름과, 상기 지지 필름의 편면 또는 양면 상에 마련된 접착층을 구비하고, 리드 프레임의 다이 패드에 탑재된 반도체 소자를 밀봉하는 밀봉층을 형성하는 밀봉 성형 동안, 상기 리드 프레임의 상기 반도체 소자와는 반대 측의 면을 임시 보호하기 위하여 이용되는, 반도체 밀봉 성형용 임시 보호 필름으로서,
    상기 접착층이,
    열가소성 수지와,
    소비톨폴리글리시딜에터, 폴리에틸렌글라이콜다이글리시딜에터, 탄소수 10~20의 지방족 알코올의 글리시딜에터, 글리세롤폴리글리시딜에터, 탄소수 2~30의 지방산의 폴리알킬렌글라이콜에스터, 탄소수 2~20의 지방산의 다이펜타에리트리톨에스터, 폴리에틸렌글라이콜모노알킬에터, 및 폴리에틸렌글라이콜다이알킬에터로 이루어지는 군으로부터 선택되는 적어도 1종의 특정 화합물을 포함하는, 반도체 밀봉 성형용 임시 보호 필름.
  2. 청구항 1에 있어서,
    상기 열가소성 수지가, 방향족 폴리에터아마이드이미드, 방향족 폴리에터이미드, 방향족 폴리에터아마이드, 방향족 폴리아마이드, 방향족 폴리에스터, 방향족 폴리이미드, 방향족 폴리아마이드이미드, 방향족 폴리에터, 및 방향족 폴리에스터이미드로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 반도체 밀봉 성형용 임시 보호 필름.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 특정 화합물의 함유량이, 상기 열가소성 수지의 함유량 100질량부에 대하여 5~30질량부인, 반도체 밀봉 성형용 임시 보호 필름.
  4. 다이 패드를 갖는 리드 프레임과,
    청구항 1 내지 청구항 3 중 어느 한 항에 기재된 반도체 밀봉 성형용 임시 보호 필름을 구비하고,
    상기 임시 보호 필름이, 상기 리드 프레임의 일방의 면에, 상기 임시 보호 필름의 접착층이 상기 리드 프레임과 접하는 방향으로 첩부되어 있는, 임시 보호 필름 부착 리드 프레임.
  5. 다이 패드를 갖는 리드 프레임과,
    상기 리드 프레임의 일방의 면 측에 있어서 상기 다이 패드에 탑재된 반도체 소자와,
    상기 반도체 소자를 밀봉하고 있는 밀봉층과,
    청구항 1 내지 청구항 3 중 어느 한 항에 기재된 반도체 밀봉 성형용 임시 보호 필름을 구비하고,
    상기 임시 보호 필름이, 상기 리드 프레임의 상기 반도체 소자와는 반대 측의 면에, 상기 임시 보호 필름의 접착층이 상기 리드 프레임과 접하는 방향으로 첩부되어 있는, 임시 보호된 밀봉 성형체.
  6. 다이 패드를 갖는 리드 프레임의 일방의 면에, 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 반도체 밀봉 성형용 임시 보호 필름을, 그 접착층이 상기 리드 프레임에 접하는 방향으로 첩부하는 공정과,
    상기 다이 패드의 상기 임시 보호 필름과는 반대 측의 면 상에 반도체 소자를 탑재하는 공정과,
    상기 반도체 소자를 밀봉하는 밀봉층을 형성하여, 상기 리드 프레임, 상기 반도체 소자 및 상기 밀봉층을 갖는, 임시 보호된 밀봉 성형체를 얻는 공정과,
    상기 밀봉 성형체로부터 상기 임시 보호 필름을 박리하는 공정을 이 순서로 구비하는, 반도체 패키지를 제조하는 방법.
  7. 청구항 6에 있어서,
    상기 리드 프레임이 복수의 상기 다이 패드를 갖고, 상기 복수의 다이 패드의 각각에 상기 반도체 소자가 탑재되며,
    당해 방법이, 상기 임시 보호 필름을 상기 밀봉 성형체로부터 박리한 후에 상기 밀봉 성형체를 분할하여, 1개의 상기 다이 패드 및 상기 반도체 소자를 갖는 반도체 패키지를 얻는 공정을 더 구비하는, 방법.
KR1020227034877A 2020-04-06 2021-04-05 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법 KR20220164720A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020068391 2020-04-06
JPJP-P-2020-068391 2020-04-06
PCT/JP2021/014507 WO2021206058A1 (ja) 2020-04-06 2021-04-05 半導体封止成形用仮保護フィルム、仮保護フィルム付きリードフレーム、封止成形体、及び、半導体パッケージを製造する方法

Publications (1)

Publication Number Publication Date
KR20220164720A true KR20220164720A (ko) 2022-12-13

Family

ID=78023239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034877A KR20220164720A (ko) 2020-04-06 2021-04-05 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법

Country Status (6)

Country Link
US (1) US20230174828A1 (ko)
JP (1) JPWO2021206058A1 (ko)
KR (1) KR20220164720A (ko)
CN (1) CN115335973A (ko)
TW (1) TW202146607A (ko)
WO (1) WO2021206058A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (ja) 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086614A (ja) * 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP2008103700A (ja) * 2006-09-19 2008-05-01 Hitachi Chem Co Ltd 多層ダイボンドシート、半導体用接着フィルム付き半導体装置、半導体装置および半導体装置の製造方法
JP5053687B2 (ja) * 2007-04-06 2012-10-17 日東電工株式会社 半導体装置製造用接着シート
JP2015138940A (ja) * 2014-01-24 2015-07-30 日立化成株式会社 半導体用サポートテープ
JP6512899B2 (ja) * 2015-03-31 2019-05-15 株式会社巴川製紙所 半導体装置製造用工程シート
MY193912A (en) * 2017-05-10 2022-11-01 Hitachi Chemical Co Ltd Temporary protective film for semiconductor sealing molding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (ja) 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW202146607A (zh) 2021-12-16
CN115335973A (zh) 2022-11-11
WO2021206058A1 (ja) 2021-10-14
US20230174828A1 (en) 2023-06-08
JPWO2021206058A1 (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
KR102664369B1 (ko) 반도체 밀봉 성형용 가보호 필름, 가보호 필름 구비 리드 프레임, 가보호 필름 구비 밀봉 성형체, 및 반도체 장치를 제조하는 방법
KR200493739Y1 (ko) 릴체, 포장체 및 곤포물
KR20220022113A (ko) 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 임시 보호 필름 부착 밀봉 성형체, 및 반도체 장치를 제조하는 방법
KR102262296B1 (ko) 임시 보호 필름, 릴체, 포장체, 곤포체, 임시 보호체, 및 반도체 장치를 제조하는 방법
KR20220164720A (ko) 반도체 밀봉 성형용 임시 보호 필름, 임시 보호 필름 부착 리드 프레임, 밀봉 성형체, 및 반도체 패키지를 제조하는 방법
KR20220160008A (ko) 반도체 밀봉 성형용 임시 보호 필름 및 그 제조 방법, 임시 보호 필름 부착 리드 프레임, 임시 보호된 밀봉 성형체, 및 반도체 패키지를 제조하는 방법
JP7447647B2 (ja) 半導体封止成形用仮保護フィルム及びその製造方法、仮保護フィルム付きリードフレーム、封止成形体、並びに、半導体パッケージを製造する方法