KR20220145949A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220145949A
KR20220145949A KR1020210051405A KR20210051405A KR20220145949A KR 20220145949 A KR20220145949 A KR 20220145949A KR 1020210051405 A KR1020210051405 A KR 1020210051405A KR 20210051405 A KR20210051405 A KR 20210051405A KR 20220145949 A KR20220145949 A KR 20220145949A
Authority
KR
South Korea
Prior art keywords
scan
frequency
transistor
signal
emission control
Prior art date
Application number
KR1020210051405A
Other languages
English (en)
Inventor
송희림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210051405A priority Critical patent/KR20220145949A/ko
Priority to US17/579,835 priority patent/US20220335888A1/en
Priority to CN202210264818.9A priority patent/CN115223490A/zh
Publication of KR20220145949A publication Critical patent/KR20220145949A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 화소를 포함하는 표시패널 및 제1 구동 모드에서 표시 패널을 제1 패널 주파수로 구동하고, 제2 구동 모드에서 표시패널을 제2 패널 주파수로 구동하는 패널 드라이버를 포함한다. 화소는 발광 소자, 제1 내지 제5 트랜지스터를 포함한다. 제1 트랜지스터는 전원 라인과 발광 소자 사이에 접속된다. 제2 트랜지스터는 데이터 라인과 제1 트랜지스터 사이에 접속된다. 제3 트랜지스터는 제1 트랜지스터와 제1 노드 사이에 접속되고, 제2 스캔 신호를 수신한다. 제4 트랜지터는 제1 노드와 초기화 라인 사이에 접속된다. 제5 트랜지스터는 제1 트랜지스터와 제1 노드 사이에 접속되고, 제4 스캔 신호를 수신한다. 제2 구동 모드에서, 제1 및 제4 스캔 신호는 동시에 활성화되고, 제2 스캔 신호의 주기는 제4 스캔 신호의 주기보다 작거나 같다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 표시 품질이 개선된 표시 장치에 관한 것이다.
표시장치 중 유기발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기발광 표시장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 유기발광 다이오드와, 유기발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 유기발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 유기발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛이 생성된다.
본 발명의 목적은 구동 주파수 변경에 따라 표시 품질이 저하되는 문제를 개선할 수 있는 표시장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시 장치는 화소를 포함하는 표시패널 및 제1 구동 모드에서 상기 표시 패널을 제1 패널 주파수로 구동하고, 제2 구동 모드에서 상기 표시 패널을 상기 제1 패널 주파수보다 낮은 제2 패널 주파수로 구동하는 패널 드라이버를 포함한다.
상기 화소는, 캐소드와 애노드를 포함하는 발광 소자, 제1 내지 제5 트랜지스터를 포함한다. 상기 제1 트랜지스터는 전원 라인과 상기 발광 소자의 상기 애노드 사이에 접속된다. 제2 트랜지스터는 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되고, 제1 스캔 신호를 수신한다. 제3 트랜지스터는 상기 제1 트랜지스터의 제2 전극과 제1 노드 사이에 접속되고, 제2 스캔 신호를 수신한다. 제4 트랜지스터는 상기 제1 노드와 초기화 라인 사이에 접속되고, 제3 스캔 신호를 수신한다. 제5 트랜지스터는 상기 제1 트랜지스터의 제3 전극과 상기 제1 노드 사이에 접속되고, 제4 스캔 신호를 수신한다. 상기 제2 구동 모드에서, 상기 제1 및 제4 스캔 신호는 동시에 활성화되고, 상기 제2 스캔 신호의 주기는 상기 제4 스캔 신호의 주기보다 작거나 같다.
본 발명의 일 특징에 따른 표시 장치는 제1 표시 영역 및 상기 제1 표시 영역에 인접한 제2 표시 영역을 포함하는 표시패널 및 상기 제1 표시 영역을 제1 구동 주파수로 동작시키고, 상기 제2 표시 영역을 상기 제1 구동 주파수와 다른 제2 구동 주파수로 동작시키는 패널 드라이버를 포함한다.
상기 패널 드라이버는, 제1 주파수로 동작하는 제1 스캔 드라이버 및 상기 제1 주파수보다 높은 제2 주파수로 동작하는 제2 스캔 드라이버를 포함한다. 상기 제1 주파수는 상기 제1 구동 주파수와 동일하다.
본 발명에 따른 표시 장치는 제1 구동 모드에서 표시 패널을 제1 패널 주파수로 구동하고, 제2 구동 모드에서 표시 패널을 상기 제1 패널 주파수보다 낮은 제2 패널 주파수로 구동할 수 있다. 이 경우, 제2 구동 모드에서 화소는 제1 주파수로 활성화되는 스캔 신호 및 제1 주파수보다 높은 제2 주파수로 활성화되는 스캔 신호를 수신할 수 있다. 따라서, 저주파로 표시 패널을 구동할 때 발생하는 휘도 감소 현상 등을 보상하여 표시 장치의 전체적인 표시품질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3은 도 2의 화소의 동작을 설명하기 위한 타이밍도이다.
도 4는 도 3에 도시된 A1 부분의 확대 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 6은 도 5의 화소의 동작을 설명하기 위한 타이밍도이다.
도 7은 도 6에 도시된 A2 부분의 확대 타이밍도이다.
도 8은 도 5의 화소의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 8에 도시된 A3 부분의 확대 타이밍도이다.
도 10a는 노말 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다.
도 10b는 멀티 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다.
도 11a는 노말 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 11b는 멀티 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 제1 및 제2 스캔 드라이버의 구성을 나타낸 블럭도이다.
도 13은 도 12에 도시된 제1 및 제2 스캔 드라이버의 동작을 설명하기 위한 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되어 영상을 표시하는 장치일 수 있다. 표시 장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시장치(DD)는 표시패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(SD1, SD2), 발광 드라이버(EDC) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS1, SCS2) 및 데이터 제어 신호(DCS)를 출력한다. 스캔 제어 신호는 제1 스캔 제어 신호(SCS1) 및 제2 스캔 제어 신호(SCS2)를 포함할 수 있다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(SD1, SD2)는 제1 스캔 드라이버(SD1) 및 제2 스캔 드라이버(SD2)를 포함한다. 제1 스캔 드라이버(SD1)는 구동 컨트롤러(100)로부터 제1 스캔 제어 신호(SCS1)를 수신하고, 제2 스캔 드라이버(SD2)는 구동 컨트롤러(100)로부터 제2 스캔 제어 신호(SCS2)를 수신한다. 제1 스캔 드라이버(SD1)는 제1 스캔 제어 신호(SCS1)에 응답해서 저주파 스캔 신호들을 출력할 수 있고, 제2 스캔 드라이버(SD2)는 제2 스캔 제어 신호(SCS2)에 응답해서 고주파 스캔 신호들을 출력할 수 있다.
전압 발생기(300)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 발생한다.
표시패널(DP)은 저주파 스캔 라인들(SL_A1~SL_An), 고주파 스캔 라인들(SL_B0~SL_Bn), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)을 포함한다. 저주파 스캔 라인들(SL_A1~SL_An), 고주파 스캔 라인들(SL_B0~SL_Bn), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 저주파 스캔 라인들(SL_A1~SL_An), 고주파수 스캔 라인들(SL_B0~SL_Bn) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 연장된다. 저주파 스캔 라인들(SL_A1~SL_An), 고주파 스캔 라인들(SL_B0~SL_Bn) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 제2 방향(DR2)은 제1 방향(DR1)과 교차하는 방향일 수 있다. 데이터 라인들(DL1~DLm)은 제2 방향(DR2)로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 저주파 스캔 라인들(SL_A1~SL_An), 고주파 스캔 라인들(SL_B0~SL_Bn), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 3개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 첫 번째 행의 화소들은 제1 저주파 스캔 라인(SL_A1), 더미 고주파 스캔 라인(SL_B0) 및 제1 고주파 스캔 라인(SL_B1)에 연결될 수 있다. 또한, 두 번째 행의 화소들은 제2 저주파 스캔 라인(SL_A2), 제1 고주파 스캔 라인(SL_B1) 및 제2 고주파 스캔 라인(SL_B2)에 연결될 수 있다.
제1 및 제2 스캔 드라이버(SD1, SD2)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 제1 스캔 드라이버(SD1)는 제1 스캔 제어 신호(SCS1)에 응답해서 저주파 스캔 라인들(SL_A1~SL_An)로 저주파 스캔 신호들을 출력하고, 제2 스캔 드라이버(SD2)는 제2 스캔 제어 신호(SCS2)에 응답해서 고주파 스캔 라인들(SL_B0~SL_Bn)로 고주파 스캔 신호들을 출력한다. 즉, 제1 스캔 드라이버(SD1)는 제1 스캔 제어 신호(SCS1)에 응답해서 저주파 스캔 라인들(SL_A1~SL_An)을 제1 주파수로 구동하고, 제2 스캔 드라이버(SD2)는 제2 스캔 제어 신호(SCS2)에 응답해서 고주파 스캔 라인들(SL_B0~SL_Bn)을 제2 주파수로 구동할 수 있다. 여기서, 제2 주파수는 제1 주파수보다 높은 주파수를 가질 수 있다.
발광 드라이버(EDC)는 구동 컨트롤러(100)로부터 발광 구동 신호(ECS)를 수신한다. 발광 드라이버(EDC)는 발광 구동 신호(ECS)에 응답해서 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
발광 드라이버(EDC)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 본 발명의 일 예로, 제1 및 제2 스캔 드라이버(SD1, SD2)는 표시 영역(DA)의 제1 측에 인접하여 배치되고, 발광 드라이버(EDC)는 표시 영역(DA)의 제2 측에 인접하여 배치될 수 있다. 다시 말하면, 표시 영역(DA)은 제1 및 제2 스캔 드라이버(SD1, SD2)와 발광 드라이버(EDC) 사이에 제공될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 발광 드라이버(EDC)는 제1 및 제2 스캔 드라이버(SD1, SD2)와 함께 표시 영역(DA)의 제1 측에 인접하여 배치되거나, 또는 제1 스캔 드라이버(SD1)는 표시 영역(DA)의 제1 측에 인접하여 배치되고, 제2 스캔 드라이버(SD2) 및 발광 드라이버(EDC)는 표시 영역(DA)의 제2 측에 인접하여 배치될 수 있다.
복수의 화소들(PX) 각각은 발광 소자(ED, 도 2 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로부(PXC, 도 2 참조)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 제1 및 제2 스캔 드라이버(SD1, SD2) 및 발광 구동 회로(EDC) 중 적어도 어느 하나는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 수신할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 3은 도 2의 화소의 동작을 설명하기 위한 타이밍도이고, 도 4는 도 3에 도시된 A1 부분의 확대 타이밍도이다.
도 2에는 도 1에 도시된 복수의 화소(PX) 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다.
도 2를 참조하면, 상기 화소(PXij)는 데이터 라인들(DL1~DLm) 중 j번째 데이터 라인(DLj)(이하, 현재 데이터 라인이라 함), 저주파 스캔 라인들(SL_A1~SL_An) 중 i번째 저주파 스캔 라인(SL_Ai)(이하, 현재 저주파 스캔 라인이라 함), 고주파 스캔 라인들(SL_B0~SL_Bn) 중 i-1번째 고주파 스캔 라인(SL_Bi-1)(이하, 이전 고주파 스캔 라인이라 함), 고주파 스캔 라인들(SL_B0~SL_Bn) 중 i번째 고주파 스캔 라인(SL_Bi)(이하, 현재 고주파 스캔 라인이라 함), 발광 제어 라인들(EML1~EMLn) 중 i번째 발광 제어 라인(EMLi)(이하, 현재 발광 제어 라인이라 함)에 접속된다.
화소(PXij)는 발광 소자(ED) 및 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제6 트랜지스터들(T1~T6) 및 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제6 트랜지스터들(T1~T6)은 서로 동일한 타입의 트랜지스터들로 구성될 수 있다. 본 발명의 일 예로, 제1 내지 제6 트랜지스터들(T1~T6) 각각은 P-타입 트랜지스터일 수 있고, 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 각각도 역시 P-타입 트랜지스터일 수 있다. 본 발명에 따른 화소 회로부(PXC)의 구성은 도 2에 도시된 실시예에 제한되지 않는다. 도 2에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제6 트랜지스터들(T1~T6) 각각은 N-타입 트랜지스터일 수 있고, 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 각각도 역시 N-타입 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 제1 발광 제어 트랜지스터(ET1)를 경유하여 제1 전압 라인(VL1)과 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)를 경유하여 발광 소자(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 제3 전극을 포함한다. 제1 전압 라인(VL1)은 제1 구동 전압(ELVDD)을 화소(PXij)로 전달할 수 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 현재 데이터 라인(DLj)이 전달하는 데이터 신호(Dj)를 전달받아 발광 소자(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 현재 데이터 라인(DLj)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 제1 스캔 신호(SS1_Ai)를 수신하는 제3 전극을 포함한다. 제2 트랜지스터(T2)의 제3 전극은 현재 저주파 스캔 라인(SL_Ai)에 전기적으로 연결될 수 있다. 따라서, 제2 트랜지스터(T2)는 현재 저주파 스캔 라인(SL_Ai)으로부터 전달된 i번째 저주파 스캔 신호를 제1 스캔 신호(SS1_Ai)로써 수신할 수 있다. 제2 트랜지스터(T2)는 제1 스캔 신호(SS1_Ai)에 따라 턴 온되어 현재 데이터 라인(DLj)으로부터 전달된 데이터 신호(Dj)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1)에 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 제2 스캔 신호(SS2_Bi)를 수신하는 제3 전극을 포함한다. 제3 트랜지스터(T3)의 제3 전극은 현재 고주파 스캔 라인(SL_Bi)에 전기적으로 연결될 수 있다. 따라서, 제3 트랜지스터(T3)는 현재 고주파 스캔 라인(SL_Bi)으로부터 전달된 i번째 고주파 스캔 신호를 제2 스캔 신호(SS2_Bi)로써 수신할 수 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(SS2_Bi)에 따라 턴 온되어 제1 노드(N1)와 제1 트랜지스터(T1)의 제2 전극을 전기적으로 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 연결된 제1 전극, 제3 전압 라인(VL3)과 연결된 제2 전극 및 제3 스캔 신호(SS3_Bi-1)를 수신하는 제3 전극을 포함한다. 제3 전압 라인(VL3)은 초기화 전압(VINT)을 화소(PXij)로 전달할 수 있다. 제4 트랜지스터(T4)의 제3 전극은 이전 고주파 스캔 라인(SL_Bi-1)에 전기적으로 연결될 수 있다. 따라서, 제4 트랜지스터(T4)는 이전 고주파 스캔 라인(SL_Bi-1)으로부터 전달된 i-1번째 고주파 스캔 신호를 제3 스캔 신호(SS3_Bi-1)로써 수신할 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(SS3_Bi-1)에 따라 턴 온되어 초기화 전압(VINT)을 제1 노드(N1)에 전달하여 제1 노드(N1)를 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제3 전극에 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 제4 스캔 신호(SS4_Ai)를 수신하는 제3 전극을 포함한다. 제5 트랜지스터(T5)의 제3 전극은 현재 저주파 스캔 라인(SL_Ai)에 전기적으로 연결될 수 있다. 따라서, 제5 트랜지스터(T5)는 현재 저주파 스캔 라인(SL_Ai)으로부터 전달된 i번째 저주파 스캔 신호를 제4 스캔 신호(SS4_Ai)로써 수신할 수 있다. 제5 트랜지스터(T5)는 제4 스캔 신호(SS4_Ai)에 따라 턴 온되어 제1 노드(N1)를 제1 트랜지스터(T1)의 제3 전극에 전기적으로 연결시킬 수 있다.
커패시터(Cst)의 일단은 제1 트랜지스터(T1)의 제1 전극과 연결되고, 타단은 제1 전압 라인(VL1)과 연결된다.
제1 발광 제어 트랜지스터(ET1)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 현재 발광 제어 라인(EMLi)에 연결된 제3 전극을 포함한다.
제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 현재 발광 제어 라인(EMLi)에 연결된 제3 전극을 포함한다.
제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 현재 발광 제어 라인(EMLi)을 통해 전달받은 발광 제어 신호(EMi)에 따라 동시에 턴 온된다. 턴-온된 제1 발광 제어 트랜지스터(ET1)를 통해 인가된 제1 구동 전압(ELVDD)은 제1 트랜지스터(T1) 및 제2 발광 제어 트랜지스터(ET2)를 통해 발광 소자(ED)에 전달될 수 있다.
제6 트랜지스터(T6)는 제4 트랜지스터(T4)의 제2 전극과 연결된 제1 전극, 제2 발광 제어 트랜지스터(ET2)의 제2 전극과 연결된 제2 전극 및 제5 스캔 신호(SS5_Bi)를 수신하는 제3 전극을 포함한다. 제6 트랜지스터(T6)의 제3 전극은 현재 고주파 스캔 라인(SL_Bi)과 전기적으로 연결될 수 있다. 따라서, 제6 트랜지스터(T6)는 현재 고주파 스캔 라인(SL_Bi)으로부터 전달된 i번째 고주파 스캔 신호를 제5 스캔 신호(SS5_Bi)로써 수신할 수 있다. 제6 트랜지스터(T6)는 제5 스캔 신호(SS5_Bi)에 따라 턴-온되어 발광 소자(ED)의 애노드를 초기화 전압(VINT)으로 초기화시키는 동작을 실시할 수 있다.
발광 소자(ED)의 애노드는 제2 발광 제어 트랜지스터(ET2)의 제2 전극 및 제6 트랜지스터(T6)의 제2 전극과 연결되고, 발광 소자(ED)의 캐소드(cathode)는 제2 전압 라인(VL2)과 연결될 수 있다. 제2 전압 라인(VL2)은 제2 구동 전압(ELVSS)을 화소(PXij)로 전달할 수 있다.
제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 제1 주파수로 동작하는 제1 스캔 드라이버(SD1)로부터 출력된 저주파 스캔 신호이고, 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi)는 제2 주파수로 동작하는 제2 스캔 드라이버(SD2)로부터 출력된 고주파 스캔 신호일 수 있다. 본 발명의 일 예로, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai) 각각은 현재 저주파 스캔 라인(SL_Ai)으로부터 공급된 i번째 저주파 스캔 신호일 수 있다. 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi) 각각은 현재 고주파 스캔 라인(SL_Bi)으로부터 공급된 i번째 고주파 스캔 신호일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 서로 다른 저주파 스캔 라인으로부터 공급된 신호일 수 있고, 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi)는 서로 다른 고주파 스캔 라인으로부터 공급된 신호일 수 있다.
도 1, 도 3 및 도 4를 참조하면, 표시패널(DP)의 동작 주파수를 패널 주파수로 정의할 수 있다. 패널 드라이버는 제1 구동 모드에서 표시패널(DP)을 제1 패널 주파수로 구동하고, 제2 구동 모드에서 표시패널(DP)을 제2 패널 주파수로 구동할 수 있다. 제2 패널 주파수는 제1 패널 주파수보다 낮을 수 있다. 예를 들어, 제2 패널 주파수는 15Hz 또는 30Hz의 주파수를 가질 수 있고, 제1 패널 주파수는 60Hz, 120Hz 또는 240Hz의 주파수를 가질 수 있다.
제1 구동 모드에서, 제1 스캔 드라이버(SD1)는 제1 주파수로 동작하고, 제2 스캔 드라이버(SD2)는 제1 주파수보다 높거나 같은 제2 주파수로 동작한다. 여기서, 제1 주파수는 제1 패널 주파수와 동일한 주파수를 가질 수 있고, 제2 주파수는 제1 패널 주파수보다 높거나 같은 주파수를 가질 수 있다. 예를 들어, 제1 패널 주파수가 120Hz인 경우, 제1 주파수는 120Hz일 수 있고, 제2 주파수는 120Hz 또는 240Hz일 수 있다.
제2 구동 모드에서, 제1 스캔 드라이버(SD1)는 제1 주파수로 동작하고, 제2 스캔 드라이버(SD2)는 제1 주파수보다 높은 제2 주파수로 동작한다. 여기서, 제1 주파수는 제2 패널 주파수와 같은 주파수를 가질 수 있고, 제2 주파수는 제2 패널 주파수보다 높은 주파수를 가질 수 있다. 예를 들어, 제2 패널 주파수가 30Hz인 경우, 제1 주파수는 30Hz일 수 있고, 제2 주파수는 60Hz일 수 있다.
제2 구동 모드에서, 표시패널(DP)은 복수의 패널 프레임 동안 영상을 표시할 수 있다. 도 3에서는 설명의 편의를 위하여 복수의 패널 프레임 중 연속하는 두 개의 프레임(즉, 제1 및 제2 패널 프레임(PF1, PF2))을 도시하였다. 패널 프레임들 각각은 쓰기 프레임 및 홀딩 프레임을 포함한다. 예를 들어, 제1 패널 프레임(PF1)은 제1 쓰기 프레임(WF1) 및 제1 홀딩 프레임(HF1)을 포함하고, 제2 패널 프레임(PF2)은 제2 쓰기 프레임(WF2) 및 제2 홀딩 프레임(HF2)을 포함한다.
제1 및 제2 쓰기 프레임(WF1, WF2) 동안 제1 내지 제5 스캔 신호들(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi) 각각이 활성화될 수 있다. 제1 및 제2 홀딩 프레임(HF1, HF2) 동안 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi)는 활성화되고, 상기 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 비활성화될 수 있다. 발광 제어 신호(EMi)는 제1 및 제2 쓰기 프레임(WF1, WF2) 각각의 일부 구간 동안 그리고 제1 및 제2 홀딩 프레임(HF1, HF2) 각각의 일부 구간 동안 비활성화될 수 있다. 제2 구동 모드에서, 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi), 발광 제어 신호(EMi)는 제2 주파수로 출력될 수 있고, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 제2 주파수보다 낮은 제1 주파수로 출력될 수 있다. 따라서, 제2 구동 모드에서, 제2 스캔 신호(SS2_Bi)의 주기(TP1)는 제4 스캔 신호(SS4_Ai)의 주기(TP2)보다 작다.
또한, 동일 스캔 드라이버에서 출력되는 스캔 신호들의 주기는 서로 동일할 수 있다. 즉, 제2 스캔 신호(SS2_Bi)의 주기(TP1)는 제3 스캔 신호(SS3_Bi-1)의 주기(TP3)와 동일하고, 제4 스캔 신호(SS4_Ai)의 주기(TP2)는 제1 스캔 신호(SS1_Ai)의 주기(TP2)와 동일할 수 있다.
도 2 및 도 4를 참조하면, 제1 쓰기 프레임(WF1)에서, 발광 제어 신호(EMi)는 비활성화 구간(NAP)을 포함할 수 있다. 발광 제어 신호(EMi)의 비활성화 구간(NAP)은 발광 소자(ED)가 비발광되는 비발광 구간으로 정의되고, 발광 제어 신호(EMi)의 활성화 구간은 발광 소자(ED)가 발광되는 발광 구간으로 정의될 수 있다. 본 발명의 일 예로, 발광 제어 신호(EMi)는 비활성화 구간(NAP) 동안 하이 레벨을 가질 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 N-타입 트랜지스터인 경우, 발광 제어 신호(EMi)는 비활성화 구간(NAP) 동안 로우 레벨을 가질 수 있다.
제1 쓰기 프레임(WF1) 동안, 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)는 발광 제어 신호(EMi)의 비활성화 구간(NAP) 내에서 활성화될 수 있다. 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 동시에 활성화될 수 있고, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)의 활성화 구간을 제1 활성화 구간(AP1)으로 정의한다. 제3 스캔 신호(SS3_Bi-1)의 활성화 구간을 제2 활성화 구간(AP2)으로 정의한다. 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi)는 동시에 활성화될 수 있고, 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi)의 활성화 구간을 제3 활성화 구간(AP3)으로 정의할 수 있다. 제1 내지 제3 활성화 구간들(AP1~AP3) 각각은 발광 제어 신호(EMi)의 비활성화 구간(NAP)과 중첩할 수 있다.
제2 활성화 구간(AP2)은 제1 및 제3 활성화 구간(AP1, AP3)보다 먼저 발생되고, 제2 활성화 구간(AP2)과 제1 및 제3 활성화 구간(AP1, AP3)은 부분적으로 중첩할 수 있다. 제1 및 제3 활성화 구간(AP1, AP3)은 서로 완전히 중첩할 수 있다. 제1 활성화 구간(AP1)의 폭은 제3 활성화 구간(AP3)의 폭과 동일할 수 있다. 제2 활성화 구간(AP2) 중 제1 및 제3 활성화 구간(AP1, AP3)과 중첩하지 않는 구간을 제1 구간(P1)으로 정의하고, 제2 활성화 구간(AP2) 중 제1 및 제3 활성화 구간(AP1, AP3)와 중첩하는 구간을 제2 구간(P2)으로 정의하며, 제1 활성화 구간(AP1) 중 제2 활성화 구간(AP2)과 중첩하지 않는 구간을 제3 구간(P3)으로 정의할 수 있다. 즉, 제1 구간(P1) 동안 제3 스캔 신호(SS3_Bi-1)은 활성화되고, 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 비활성화된다. 제2 구간(P2)동안 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)가 활성화된다. 또한, 제3 구간(P3) 동안 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 활성화되고, 제3 스캔 신호(SS3_Bi-1)는 비활성화된다.
제1 구간(P1)에서 로우 레벨의 제3 스캔 신호(SS3_Bi-1)가 화소(PXij)로 제공되면, 제3 스캔 신호(SS3_Bi-1)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 전달되고, 초기화 전압(VINT)에 의해 제1 노드(N1)가 초기화된다.
다음, 제2 및 제3 구간(P2, P3)에서 로우 레벨의 제2 스캔 신호(SS2_Bi) 및 로우 레벨의 제4 스캔 신호(SS4_Ai)가 화소(PXij)로 공급된다. 그러면, 제2 스캔 신호(SS2_Bi)에 의해 제3 트랜지스터(T3)가 턴-온되고, 제4 스캔 신호(SS4_Ai)에 의해 제5 트랜지스터(T5)가 턴-온된다. 제1 트랜지스터(T1)는 턴-온된 제3 및 제5 트랜지스터(T3, T5)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한, 로우 레벨의 제1 스캔 신호(SS1_Ai)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, 현재 데이터 라인(DLj)으로부터 공급된 데이터 신호(Dj)가 제1 트랜지스터(T1)의 제1 전극으로 인가된다. 이때, 제1 트랜지스터(T1)의 제1 전극의 전위를 데이터 전압(Vd)으로 정의할 때, 데이터 전압(Vd)으로부터 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Vd-Vth")이 턴-온된 제3 및 제5 트랜지스터(T3, T5)에 의해 제1 트랜지스터(T1)의 제3 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 제3 전극의 전위는 보상 전압("Vd-Vth")이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Vd-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
제2 및 제3 구간(P2, P3)에서, 제6 트랜지스터(T6)는 로우 레벨의 제5 스캔 신호(SS5_Bi)를 공급받아 턴-온된다. 제6 트랜지스터(T6)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제6 트랜지스터(T6)를 통해 빠져나갈 수 있다.
블랙 영상을 표시하는 제1 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 발광 소자(ED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않을 수 있다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 전류란 제1 트랜지스터(T1)의 게이트-소스 전압이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어, 10pA 이하의 전류)가 발광 소자(ED)에 전달되어 블랙 휘도의 영상으로 표현될 수 있다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 제6 트랜지스터(T6)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 발광 소자(ED)의 발광 전류(Ied)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 제6 트랜지스터(T6)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
이후, 발광 제어 신호(EMi)가 하이 레벨에서 로우 레벨로 변경되어 활성화 구간으로 진입하면, 로우 레벨의 발광 제어 신호(EMi)에 의해 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 제3 전극의 전위와 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제2 발광 제어 트랜지스터(ET2)를 통해 구동 전류(Id)가 발광 소자(ED)에 공급되어 발광 소자(ED)에 전류(Ied)가 흐른다. 따라서, 발광 소자(ED)는 전류(Ied)에 대응하는 광을 출력할 수 있다.
설명에 도시하지는 않았지만, 제2 쓰기 프레임(WF2)은 제1 쓰기 프레임(WF1)과 유사하게 동작한다. 따라서, 제2 쓰기 프레임(WF2)에 대한 설명은 생략한다.
한편, 도 2 및 도 3을 참조하면, 제2 구동 모드에서, 제1 및 제2 홀딩 프레임(HF1, HF2) 동안, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 비활성화 상태를 유지한다. 제1 및 제2 홀딩 프레임(HF1, HF2) 동안, 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi)는 발광 제어 신호(EMi)의 비활성화 구간(NAP) 내에서 활성화될 수 있다.
제1 구간(P1) 동안 로우 레벨의 제3 스캔 신호(SS3_Bi-1)가 화소(PXij)로 제공되면, 제3 스캔 신호(SS3_Bi-1)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 전달되고, 초기화 전압(VINT)에 의해 제1 노드(N1)가 초기화된다.
다음, 제2 및 제3 구간(P2, P3)에서 로우 레벨의 제2 스캔 신호(SS2_Bi)되고, 제2 스캔 신호(SS2_Bi)에 의해 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)의 제2 전극에는 턴-온된 제3 트랜지스터(T3)에 의해 초기화 전압(VINT)이 인가된다. 제1 및 제2 쓰기 프레임(WF1, WF2)의 발광 구간 동안 제1 트랜지스터(T1)의 제2 전극의 전위는 상승할 수 있다. 제1 트랜지스터(T1)의 제2 전극의 전위가 상승한 상태에서 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴 온되면, 발광 소자(ED)의 휘도가 감소할 수 있다. 그러나, 본 발명에 따르면, 제2 구동 모드에서 두 개의 인접한 쓰기 프레임 사이에 배치된 홀딩 프레임(HF1, HF2) 동안 제3 및 제4 트랜지스터(T3, T4)가 턴-온되어 제1 트랜지스터(T1)의 제2 전극에 초기화 전압(VINT)이 인가될 수 있다. 따라서, 각 홀딩 프레임(HF1, HF2)에서도 제1 트랜지스터(T1)의 제2 전극의 전위가 초기화 전압(VINT)으로 다운될 수 있고, 그 결과, 각 홀딩 프레임(HF1, HF2)에서 발광 소자(ED)의 휘도가 감소하는 문제가 개선될 수 있다.
또한, 제2 구동 모드에서, 제1 및 제2 홀딩 프레임(HF1, HF2) 동안, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 따라서, 각 홀딩 프레임(HF1, HF2)에서도 제6 트랜지스터(T6)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 6은 도 5의 화소의 동작을 설명하기 위한 타이밍도이고, 도 7은 도 6에 도시된 A2 부분의 확대 타이밍도이다. 도 5에 도시된 구성 요소 중 도 2에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고 그에 대한 구체적인 설명은 생략한다.
도 5 내지 도 7을 참조하면, 화소(PXij)는 발광 소자(ED) 및 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제6 트랜지스터들(T1~T6) 및 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제6 트랜지스터들(T1~T6) 각각은 P-타입 트랜지스터일 수 있고, 제1 및 제2 발광 제어 트랜지스터들(ET1, ET2) 각각도 역시 P-타입 트랜지스터일 수 있다.
도 5에 도시된 제1 내지 제6 트랜지스터들(T1~T6)은 도 2에 도시된 제1 내지 제6 트랜지스터들(T1~T6)과 동일한 연결 구조를 갖는다. 따라서, 제1 내지 제6 트랜지스터들(T1~T6)에 대한 구체적인 설명은 생략한다.
제1 발광 제어 트랜지스터(ET1)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호(EM1i)를 수신하는 제3 전극을 포함한다.
제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 제2 발광 제어 신호(EM2i)를 수신하는 제3 전극을 포함한다.
제1 발광 제어 트랜지스터(ET1)는 i-1번째 발광 제어 라인(EMLi-1)(이하, 이전 발광 제어 라인이라 함)에 연결된다. 따라서, 제1 발광 제어 트랜지스터(ET1)는 이전 발광 제어 라인(EMLi-1)을 통해 전달된 i-1번째 발광 제어 신호를 제1 발광 제어 신호(EM1i)로써 수신할 수 있다. 제2 발광 제어 트랜지스터(ET2)는 i번째 발광 제어 라인(EMLi)(이하, 현재 발광 제어 라인이라 함)에 연결된다. 따라서, 제2 발광 제어 트랜지스터(ET2)는 현재 발광 제어 라인(EMLi)을 통해 전달된 i번째 발광 제어 신호를 제2 발광 제어 신호(EM2i)로써 수신한다.
제1 발광 제어 신호(EM1i)는 제2 발광 제어 신호(EM2i)보다 먼저 비활성화될 수 있다. 제1 발광 제어 신호(EM1i)의 비활성화 구간을 제1 비활성화 구간(NAP1)으로 정의하고, 제2 발광 제어 신호(EM2i)의 비활성화 구간을 제1 비활성화 구간(NAP2)으로 정의할 때, 제1 비활성화 구간(NAP1)은 제2 비활성화 구간(NAP2)보다 먼저 발생된다. 제1 및 제2 비활성화 구간(NAP1, NAP2)은 부분적으로 중첩할 수 있다.
제1 비활성화 구간(NAP1) 중 제2 비활성화 구간(NAP2)과 중첩하지 않는 구간을 비중첩 구간(NOP)으로 정의하고, 제1 비활성화 구간(NAP1) 중 제2 비활성화 구간(NAP2)과 중첩하는 구간을 중첩 구간(OP)으로 정의할 수 있다.
도 2 및 도 7을 참조하면, 비중첩 구간(NOP) 동안, 제1 발광 제어 신호(EM1i)는 비활성화되고, 제2 발광 제어 신호(EM2i)는 활성화 상태로 유지된다. 비중첩 구간(NOP) 동안, 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)는 모두 비활성화 상태를 유지한다. 비중첩 구간(NOP) 동안, 제1 발광 제어 신호(EM1i)에 의해 제1 발광 제어 트랜지스터(ET1)가 턴 오프되면, 제1 트랜지스터의 제1 전극의 전위는 제1 구동 전압(ELVDD)으로 유지된다.
제1 트랜지스터(T1)의 문턱 전압(Vth)은 또한 제1 트랜지스터(T1)의 게이트-소스 전압에 따라 변할 수 있다. 게이트-소스 전압에 대한 문턱 전압(Vth)의 이러한 의존성은 트랜지스터의 히스테리시스(hystersis)로 지칭될 수 있다.
제1 트랜지스터(T1)의 히스테리시스 특성에 따라, 이전 쓰기 프레임에서 인가된 데이터 신호(Dj)에 의해 제1 트랜지스터(T1)의 구동 전류가 영향을 받을 수 있다. 구체적으로, 현재 쓰기 프레임에서 특정 계조의 영상을 표시하기 위한 데이터 신호(Dj)가 제공될 때 이전 쓰기 프레임에서 저계조의 영상을 표시하기 위한 데이터 신호(Dj)가 인가된 경우에 발광 소자(ED)에는 현재 쓰기 프레임의 특정 계조보다 높은 계조의 영상이 표시될 수 있다. 또한, 현재 쓰기 프레임에서 특정 계조의 영상을 표시하기 위한 데이터 신호(Dj)가 제공될 때, 이전 쓰기 프레임에서 고계조의 영상을 표시하기 위한 데이터 신호(Dj)가 인가된 경우에 발광 소자(ED)에는 현재 프레임의 특정 계조보다 낮은 계조의 영상이 표시될 수 있다.
표시 장치(DD)의 구동 주파수가 높을 때에는 데이터 신호(Dj)의 변화 주기가 빠르므로 문제되지 않을 수 있다. 그러나, 표시 장치(DD)의 구동 주파수가 낮아질수록 데이터 신호(Dj)의 변화 주기가 길어지므로 제1 트랜지스터(T1)의 히스테리시스 특성에 따른 휘도 변화가 사용자에게 감지될 수 있다.
비중첩 구간(NOP) 동안, 제1 발광 제어 신호(EM1i)가 먼저 비활성화됨으로써, 제1 트랜지스터(T1)의 제1 전극의 전위를 제1 구동 전압(ELBDD)으로 유지시켜 줌으로써, 히스테리시스 특성에 따른 휘도 변화를 최소화할 수 있다.
한편, 제1 쓰기 프레임(WF1) 동안, 중첩 구간(OP) 내에서 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)가 활성화될 수 있다. 구체적으로, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)의 활성화 구간을 제1 활성화 구간(AP1)으로 정의하고, 제3 스캔 신호(SS3_Bi-1)의 활성화 구간을 제2 활성화 구간(AP2)으로 정의하며, 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi)의 활성화 구간을 제3 활성화 구간(AP3)으로 정의할 수 있다. 제1 내지 제3 활성화 구간들(AP1~AP3) 각각은 중첩 구간(OP)과 중첩할 수 있다.
제2 활성화 구간(AP2)은 제1 및 제3 활성화 구간(AP1, AP3)보다 먼저 발생되고, 제2 활성화 구간(AP2)과 제1 및 제3 활성화 구간(AP1, AP3)은 부분적으로 중첩할 수 있다. 제2 활성화 구간(AP2) 중 제1 및 제3 활성화 구간(AP1, AP3)과 중첩하지 않는 구간을 제1 구간(P1)으로 정의하고, 제2 활성화 구간(AP2) 중 제1 및 제3 활성화 구간(AP1, AP3)와 중첩하는 구간을 제2 구간(P2)으로 정의하며, 제1 및 제3 활성화 구간(AP1, AP3) 중 제2 활성화 구간(AP2)과 중첩하지 않는 구간을 제3 구간(P3)으로 정의할 수 있다. 즉, 제1 구간(P1) 동안 제3 스캔 신호(SS3_Bi-1)은 활성화되고, 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 비활성화된다. 제2 구간(P2)동안 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)가 활성화된다. 또한, 제3 구간(P3) 동안 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 활성화되고, 제3 스캔 신호(SS3_Bi-1)는 비활성화된다.
제1 쓰기 프레임(WF1) 동안, 중첩 구간(OP) 내에서 화소(PXij)의 동작은 도 5에 도시된 발광 제어 신호(EMi)의 비활성화 구간(NAP) 내에서의 화소(PXij)의 동작과 유사하므로, 구체적인 설명은 생략한다.
도 8은 도 5의 화소의 동작을 설명하기 위한 타이밍도이고, 도 9는 도 8에 도시된 A3 부분의 확대 타이밍도이다. 도 8 및 도 9에 도시된 구성 요소 중 도 6 및 도 7에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고 그에 대한 구체적인 설명은 생략한다.
도 8 및 도 9를 참조하면, 제1 발광 제어 신호(EM1i)는 제2 발광 제어 신호(EM2i)보다 먼저 비활성화될 수 있다. 제1 발광 제어 신호(EM1i)의 비활성화 구간을 제1 비활성화 구간(NAP1)으로 정의하고, 제2 발광 제어 신호(EM2i)의 비활성화 구간을 제1 비활성화 구간(NAP2)으로 정의할 때, 제1 비활성화 구간(NAP1)은 제2 비활성화 구간(NAP2)보다 먼저 발생된다. 제1 및 제2 비활성화 구간(NAP1, NAP2)은 부분적으로 중첩할 수 있다.
제1 비활성화 구간(NAP1) 중 제2 비활성화 구간(NAP2)과 중첩하지 않는 구간을 비중첩 구간(NOP)으로 정의하고, 제1 비활성화 구간(NAP1) 중 제2 비활성화 구간(NAP2)과 중첩하는 구간을 중첩 구간(OP)으로 정의할 수 있다.
도 9를 참조하면, 제1 쓰기 프레임(WF1) 동안, 비중첩 구간(NOP) 내에서 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi)가 활성화되고, 중첩 구간(OP) 내에서 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)가 활성화될 수 있다.
제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai) 각각은 중첩 구간(OP) 내에서 활성화되는 제1 활성화 구간(AP1)을 포함한다. 제3 스캔 신호(SS3_Bi-1)는 비중첩 구간(NOP) 내에서 활성화되는 제1 서브 활성화 구간(AP2_1) 및 중첩 구간(OP) 내에서 활성화되는 제2 서브 활성화 구간(AP2_2)을 포함한다. 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi) 각각은 비중첩 구간(NOP) 내에서 활성화되는 제3 서브 활성화 구간(AP3_1) 및 중첩 구간(OP) 내에서 활성화되는 제4 서브 활성화 구간(AP3_2)을 포함한다.
제1 서브 활성화 구간(AP2_1)은 제2 서브 활성화 구간(AP2_2)보다 먼저 발생되고, 제3 서브 활성화 구간(AP3_1)은 제4 서브 활성화 구간(AP3_2)보다 먼저 발생된다. 제1 서브 활성화 구간(AP2_1)은 제3 서브 활성화 구간(AP3_1)보다 먼저 발생되고, 제3 서브 활성화 구간(AP3_1)과 중첩한다. 제2 서브 활성화 구간(AP2_2)은 제4 서브 활성화 구간(AP3_2)보다 먼저 발생되고, 제4 서브 활성화 구간(AP3_2)과 중첩한다. 제2 서브 활성화 구간(AP2_2) 및 제4 서브 활성화 구간(AP3_2)은 제1 활성화 구간과 중첩한다. 본 발명의 일 예로, 제4 서브 활성화 구간(AP3_2)은 제1 활성화 구간(AP1)과 완전히 중첩할 수 있다.
제2 서브 활성화 구간(AP2_2) 중 제1 활성화 구간(AP1) 및 제4 서브 활성화 구간(AP3_2)과 중첩하지 않는 구간을 제1 구간(P1)으로 정의하고, 제2 서브 활성화 구간(AP2_2) 중 제1 활성화 구간(AP1) 및 제4 서브 활성화 구간(AP3_2)와 중첩하는 구간을 제2 구간(P2)으로 정의한다. 제1 활성화 구간(AP1) 중 제2 서브 활성화 구간(AP2_2)과 중첩하지 않는 구간을 제3 구간(P3)으로 정의할 수 있다. 즉, 제1 구간(P1) 동안 제3 스캔 신호(SS3_Bi-1)은 활성화되고, 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 비활성화된다. 제2 구간(P2)동안 제1 내지 제5 스캔 신호(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi)가 활성화된다. 또한, 제3 구간(P3) 동안 제1, 제2, 제4 및 제5 스캔 신호(SS1_Ai, SS2_Bi, SS4_Ai, SS5_Bi)는 활성화되고, 제3 스캔 신호(SS3_Bi-1)는 비활성화된다.
비중첩 구간(NOP) 동안, 제1 발광 제어 신호(EM1i)는 비활성화되고, 제2 발광 제어 신호(EM2i)는 활성화 상태로 유지된다. 비중첩 구간(NOP) 동안, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 비활성화 상태를 유지한다. 비중첩 구간(NOP) 동안, 제3 스캔 신호(SS3_Bi-1)는 제1 서브 활성화 구간(AP2_1) 동안 활성화되고, 제2 및 제5 스캔 신호(SS2_Bi, SS5_Bi)는 제3 서브 활성화 구간(AP3_1) 동안 활성화될 수 있다.
제1 서브 활성화 구간(AP2_1) 동안, 로우 레벨의 제3 스캔 신호(SS3_Bi-1)가 화소(PXij)로 제공되고, 제3 스캔 신호(SS3_Bi-1)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 노드(N1)에 전달되고, 초기화 전압(VINT)에 의해 제1 노드(N1)가 초기화될 수 있다.
또한, 제3 서브 활성화 구간(AP3_1) 동안, 로우 레벨의 제2 스캔 신호(SS2_Bi)되고, 제2 스캔 신호(SS2_Bi)에 의해 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)의 제2 전극에는 턴-온된 제3 트랜지스터(T3)에 의해 초기화 전압(VINT)이 인가된다. 따라서, 제2 발광 제어 신호(EM2i)가 비활성화되기 이전에 제1 트랜지스터(T1)의 제2 전극의 전위를 초기화 전압(VINT)으로 다운시킬 수 있다. 그 결과, 제1 쓰기 프레임(WF1)에서 발광 소자(ED)의 휘도가 감소하는 문제를 개선할 수 있다.
또한, 제2 구동 모드에서, 제3 서브 활성화 구간(AP3_1) 동안, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 따라서, 제1 쓰기 프레임(WF1)에서도 제6 트랜지스터(T6)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
도 10a는 노말 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이고, 도 10b는 멀티 주파수 모드로 동작하는 표시장치의 화면을 나타낸 평면도이다. 도 11a는 노말 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이고, 도 11b는 멀티 주파수 모드에서 표시장치의 동작을 설명하기 위한 도면이다.
도 10a 내지 도 11b를 참조하면, 표시장치(DD)는 노말 주파수 모드(NFM) 또는 멀티 주파수 모드(MFM)에서 영상을 표시할 수 있다. 노말 주파수 모드(NFM)에서 표시장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할되지 않는다. 즉, 노말 주파수 모드(NFM)에서 표시 영역(DA)은 하나의 구동 주파수로 동작하고, 노말 주파수 모드(NFM)에서 표시 영역(DA)의 구동 주파수를 노말 주파수로 정의할 수 있다. 예를 들어, 노말 주파수는 60Hz일 수 있다. 노말 주파수 모드(NFM)에서 1초(1sec) 동안 표시장치(DD)의 표시 영역(DA)에는 제1 프레임(F1) 내지 제60 프레임(F60)에 대응하는 60개의 영상이 표시될 수 있다.
멀티 주파수 모드(MFM)에서 표시장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할된다. 본 발명의 일 예로, 멀티 주파수 모드(MFM)에서 표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 제1 및 제2 표시 영역(DA1, DA2)은 제1 방향(DR1) 상에서 서로 인접하여 배치된다. 제1 표시 영역(DA1)의 구동 주파수(이하, 제1 구동 주파수)는 노말 주파수보다 높거나 동일한 주파수일 수 있고, 제2 표시 영역(DA2)의 구동 주파수(이하, 제2 구동 주파수)는 노말 주파수보다 낮은 주파수일 수 있다. 예를 들어, 노말 주파수가 60Hz인 경우, 제1 구동 주파수는 60Hz, 80Hz, 90Hz, 100Hz, 120Hz 등일 수 있으며, 제2 구동 주파수는 1Hz, 20Hz, 30Hz, 40Hz 등일 수 있다.
본 발명의 일 예로, 제1 표시 영역(DA1)은 고속 구동이 요구되는 동영상(이하, 제1 영상(IM1)이라 지칭함) 등이 표시되는 영역일 수 있으며, 제2 표시 영역(DA2)은 고속 구동이 요구되지 않는 정지 영상 또는 변화 주기가 긴 텍스트 영상(이하, 제2 영상(IM2)이라 지칭함) 등이 표시되는 영역일 수 있다. 따라서, 표시장치(DD)의 화면에 정지 영상과 동영상이 동시에 표시되는 경우, 표시장치(DD)를 멀티 주파수 모드(MFM)로 동작시킴에 따라 동영상의 표시 품질을 향상시키면서 전체적인 소비 전력을 저감할 수 있다.
도 10b 및 도 11b를 참조하면, 멀티 주파수 모드(MFM)에서 표시장치(DD)의 제1 및 제2 표시 영역(DA1, DA2)에는 복수의 구동 프레임(DF) 동안 영상이 표시될 수 있다. 구동 프레임들(DF) 각각은 제1 표시 영역(DA1)과 상기 제2 표시 영역(DA2)이 구동되는 풀(full) 프레임(FF) 및 제1 표시 영역(DA1)만이 구동되는 마스킹 프레임들(MF1~MF99)을 포함할 수 있다. 마스킹 프레임들(MF1~MF99) 각각은 풀 프레임(FF)보다 짧은 지속시간을 가질 수 있다. 각 구동 프레임(DF)에 포함되는 마스킹 프레임들(MF1~MF99)의 개수는 같거나 다를 수 있다. 각 구동 프레임(DF)은 현재 풀 프레임(FF)이 개시되고, 다음 풀 프레임이 개시되기 전까지의 구간으로 정의될 수 있다.
본 발명의 일 예로, 각 구동 프레임(DF) 동안 제1 표시 영역(DA1)은 100Hz로 동작하고, 제2 표시 영역(DA2)은 1Hz로 동작할 수 있다. 이 경우, 각 구동 프레임(DF)은 1초(1sec)에 대응하는 지속시간을 갖고, 하나의 풀 프레임(FF) 및 99개의 마스킹 프레임(MF1~MF99)을 포함할 수 있다. 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 풀 프레임(FF) 및 99개의 마스킹 프레임(MF1~MF99)에 대응하는 100개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
도 11b에서, 설명의 편의를 위하여 멀티 주파수 모드(MFM)에서 제1 구동 주파수가 100Hz이고, 제2 구동 주파수가 1Hz인 경우를 일 예로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 구동 주파수가 100Hz일 수 있고, 제2 구동 주파수는 20Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 4개의 마스킹 프레임에 대응하는 5개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다. 또한, 제1 구동 주파수가 90Hz일 수 있고, 제2 구동 주파수는 30Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 2개의 마스킹 프레임에 대응하는 3개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
도 12는 본 발명의 일 실시예에 따른 제1 및 제2 스캔 드라이버의 구성을 나타낸 블럭도이고, 도 13은 도 12에 도시된 제1 및 제2 스캔 드라이버의 동작을 설명하기 위한 타이밍도이다
도 12를 참조하면, 제1 스캔 드라이버(SD1a)는 제1 주파수로 동작하고, 제2 스캔 드라이버(SD2)는 제1 주파수보다 높은 제2 주파수로 동작한다. 노말 주파수 모드(NFM, 도 10a 및 도 11a 참조)에서, 제1 주파수는 노말 주파수와 같은 주파수를 가질 수 있고, 제2 주파수는 노말 주파수보다 높거나 같은 주파수를 가질 수 있다. 예를 들어, 노말 주파수가 60Hz인 경우, 제1 주파수는 60Hz일 수 있고, 제2 주파수는 60Hz 또는 120Hz일 수 있다.
멀티 주파수 모드(MFM, 도 10b 및 도 11b 참조)에서, 제1 주파수는 제1 구동 주파수와 같은 주파수를 가질 수 있고, 제2 주파수는 제1 구동 주파수보다 높거나 동일한 주파수를 가질 수 있다. 제2 구동 주파수는 제1 주파수보다 낮은 주파수를 가질 수 있다. 예를 들어, 제1 구동 주파수는 60Hz이고, 제2 구동 주파수는 30Hz인 경우, 제1 주파수는 60Hz이고, 제2 주파수는 120Hz일 수 있다.
제1 스캔 드라이버(SD1a)는 복수의 저주파 구동 스테이지들(SRC1_i~SRC1_k)을 포함한다. 저주파 구동 스테이지들(SRC1_i~SRC1_k) 각각은 대응하는 저주파 스캔 라인에 저주파 스캔 신호를 출력할 수 있다. 저주파 구동 스테이지들(SRC1_i~SRC1_k) 각각은 도 1에 도시된 구동 컨트롤러(100)로부터 제1 스캔 제어 신호(SCS1)를 수신한다. 예를 들어, 제1 스캔 제어 신호(SCS1)는 시작 신호, 복수의 클럭 신호 및 제1 마스킹 신호(MS1)를 포함한다. 제1 마스킹 신호(MS1)는 제2 표시 영역(DA2)에 공급되는 저주파 스캔 신호들을 소정 레벨로 마스킹하기 위한 신호일 수 있다. 본 발명의 일 예로, 제1 마스킹 신호(MS1)는 저주파 구동 스테이지들(SRC1_i~SRC1_k) 각각에 제공될 수 있다.
저주파 구동 스테이지들(SRC1_i~SRC1_k) 각각은 저주파 스캔 신호를 생성하는 저주파 구동 회로(DC1_i, DC1_k) 및 저주파 구동 회로(DC1_i, DC1_k)에 연결된 저주파 마스킹 회로(MSC1_i, MSC1_k)를 포함한다. 저주파 구동 스테이지들(SRC1_i~SRC1_k) 중 i번째 저주파 구동 스테이지(SRC1_i)는 i번째 저주파 스캔 라인(SL_Ai)에 연결되고, k번째 저주파 구동 스테이지(SRC1_k)는 k번째 저주파 스캔 라인(SL_Ak)에 연결된다.
저주파 구동 회로(DC1_i, DC1_k)는 제1 주파수로 동작하여 저주파 스캔 신호를 출력할 수 있다. 저주파 마스킹 회로(MSC1_i, MSC1_k)는 제1 마스킹 신호(MS1)에 응답하여 저주파 스캔 신호를 선택적으로 소정 레벨로 마스킹한다. 즉, 저주파 스캔 신호는 제1 마스킹 신호(MS1)의 활성화 구간 동안 하이 레벨로 유지되어 비활성화될 수 있다.
제2 스캔 드라이버(SD2a)는 복수의 고주파 구동 스테이지들(SRC2_i~SRC2_k)을 포함한다. 고주파 구동 스테이지들(SRC2_i~SRC2_k) 각각은 대응하는 고주파 스캔 라인에 고주파 스캔 신호를 출력할 수 있다. 고주파 구동 스테이지들(SRC2_i~SRC2_k) 각각은 도 1에 도시된 구동 컨트롤러(100)로부터 제2 스캔 제어 신호(SCS2)를 수신한다. 예를 들어, 제2 스캔 제어 신호(SCS2)는 시작 신호, 복수의 클럭 신호 및 제2 마스킹 신호(MS2)를 포함한다. 제2 마스킹 신호(MS2)는 제2 표시 영역(DA2)에 공급되는 고주파 스캔 신호들을 소정 레벨로 마스킹하기 위한 신호일 수 있다. 본 발명의 일 예로, 제2 마스킹 신호(MS2)는 고주파 구동 스테이지들(SRC2_i~SRC2_k) 각각에 제공될 수 있다.
고주파 구동 스테이지들(SRC2_i~SRC2_k) 각각은 고주파 스캔 신호를 생성하는 고주파 구동 회로(DC2_i, DC2_k) 및 고주파 구동 회로(DC2_i, DC2_k)에 연결된 고주파 마스킹 회로(MSC2_i, MSC2_k)를 포함한다. 고주파 구동 스테이지들(SRC2_i~SRC2_k) 중 i번째 고주파 구동 스테이지(SRC2_i)는 i번째 고주파 스캔 라인(SL_Bi)에 연결되고, k번째 고주파 구동 스테이지(SRC2_k)는 k번째 고주파 스캔 라인(SL_Bk)에 연결된다.
고주파 구동 회로(DC2_i, DC2_k)는 제2 주파수로 동작하여 고주파 스캔 신호를 출력할 수 있다. 고주파 마스킹 회로(MSC2_i, MSC2_k)는 제2 마스킹 신호(MS2)에 응답하여 고주파 스캔 신호를 선택적으로 소정 레벨로 마스킹한다. 즉, 고주파 스캔 신호는 제2 마스킹 신호(MS2)의 활성화 구간 동안 하이 레벨로 유지되어 비활성화될 수 있다.
도 2, 도 10b 및 도 13을 참조하면, 멀티 주파수 모드(MFM)에서 표시장치(DD)의 구동 프레임(DF)은 하나의 풀 프레임(FF) 및 3개의 마스킹 프레임들(MF1, MF2, MF3)을 포함한다. 구동 프레임(DF)에 포함되는 마스킹 프레임들(MF1, MF2, MF3)의 개수는 제1 및 제2 구동 주파수에 따라 가변될 수 있다. 본 발명의 일 예로, 제1 구동 주파수는 60Hz이고, 제2 구동 주파수는 15Hz일 수 있다. 제1 스캔 드라이버(SD1a)는 제1 주파수로 동작하고, 제2 스캔 드라이버(SD2a)는 제2 주파수로 동작할 수 있다. 본 발명의 일 예로, 제1 주파수는 60Hz이고, 제2 주파수는 120Hz일 수 있다.
제1 표시 영역(DA1)에 대한 풀 프레임(FF)은 제1 쓰기 프레임(WF1_1) 및 제1 홀딩 프레임(HF1_1)을 포함할 수 있다. 제1 표시 영역(DA1)에 대한 마스킹 프레임들(MF1~MF3) 각각은 제2 쓰기 프레임(WF1_2) 및 제2 홀딩 프레임(HF1_2)을 포함할 수 있다.
제1 및 제2 쓰기 프레임(WF1_1, WF1_2) 동안 제1 및 제2 스캔 드라이버(SD1a, SD2a)가 활성화된다. 따라서, 제1 표시 영역(DA1)에 배치된 화소에 공급되는 제1 내지 제5 스캔 신호들(SS1_Ai, SS2_Bi, SS3_Bi-1, SS4_Ai, SS5_Bi) 각각이 활성화될 수 있다. 제1 및 제2 홀딩 프레임(HF1_1, HF1_2) 동안 제1 스캔 드라이버(SD1a)는 비활성화되고, 제2 스캔 드라이버(SD2a)가 활성화된다. 따라서, 제1 및 제2 홀딩 프레임(HF1_1, HF1_2) 동안 제1 표시 영역(DA1)에 배치된 화소에 공급되는 제2, 제3 및 제5 스캔 신호들(SS2_Bi, SS3_Bi-1, SS5_Bi) 각각이 활성화되는 반면, 제1 및 제4 스캔 신호들(SS1_Ai, SS4_Ai)은 비활성화될 수 있다.
한편, 제2 표시 영역(DA2)에 대한 풀 프레임(FF)은 제3 쓰기 프레임(WF2_1) 및 제1 풀 마스킹 프레임(F_MF1)을 포함할 수 있다. 제2 표시 영역(DA2)에 대한 마스킹 프레임들(MF1~MF3) 각각은 부분 마스킹 프레임(P_MF) 및 제2 풀 마스킹 프레임(F_MF2)을 포함할 수 있다.
멀티 주파수 모드(MFM)에서 제1 마스킹 신호(MS1)는 제3 쓰기 프레임(WF2_1), 제1 및 제2 풀 마스킹 프레임(F_MF1, F_MF2) 동안 제1 레벨로 유지될 수 있다. 즉, 제1 마스킹 신호(MS1)는 제3 쓰기 프레임(WF2_1), 제1 및 제2 풀 마스킹 프레임(F_MF1, F_MF2) 동안 비활성화되고, 부분 마스킹 프레임(P_MF) 내에서 활성화될 수 있다. 멀티 주파수 모드(MFM)에서 제2 마스킹 신호(MS2)는 제3 쓰기 프레임(WF2_1) 및 부분 마스킹 프레임(P_MF) 동안 제1 레벨로 유지될 수 있다. 즉, 제2 마스킹 신호(MS2)는 제3 쓰기 프레임(WF2_1) 및 부분 마스킹 프레임(P_MF) 동안 비활성화되고, 제1 및 제2 풀 마스킹 프레임(F_MF1, F_MF2) 내에서 활성화될 수 있다. 본 발명의 일 예로, 제1 레벨은 하이 레벨일 수 있다. 그러나, 제1 레벨은 하이 레벨로 한정되지 않는다.
제3 쓰기 프레임(WF2_1)이 종료되고, 제1 풀 마스킹 프레임(F_MF1)이 개시되더라도, 제1 마스킹 신호(MS1)는 제1 풀 마스킹 프레임(F_MF1) 동안 제1 레벨을 유지한다. 이후, 부분 마스킹 프레임(P_MF1)이 개시되면, 제2 구동 주파수로 구동되는 제2 표시 영역(DA2)의 시작 시점에 동기하여 제1 마스킹 신호(MS1)는 제1 레벨에서 제2 레벨(예를 들어, 로우 레벨)로 변경된다. 부분 마스킹 프레임(P_MF1)이 종료될 때까지 제1 마스킹 신호(MS1)는 제2 레벨을 유지할 수 있다. 제2 풀 마스킹 프레임(F_MF2)이 개시되면, 제1 마스킹 신호(MS1)는 제2 레벨에서 제1 레벨로 변경되고, 제2 풀 마스킹 프레임(F_MF2) 동안 제1 레벨을 유지한다.
한편, 제3 쓰기 프레임(WF2_1)이 종료되고, 제1 풀 마스킹 프레임(F_MF1)이 개시되면, 제2 구동 주파수로 구동되는 제2 표시 영역(DA2)의 시작 시점에 동기하여 제2 마스킹 신호(MS2)는 제1 레벨에서 제2 레벨(예를 들어, 로우 레벨)로 변경될 수 있다. 제1 풀 마스킹 프레임(F_MF1)이 종료될 때까지, 제2 마스킹 신호(MS2)는 제2 레벨을 유지할 수 있다. 이후, 부분 마스킹 프레임(P_MF)이 개시되면, 제2 마스킹 신호(MS2)는 제2 레벨에서 제1 레벨로 변경되고, 부분 마스킹 프레임(P_MF) 동안 제1 레벨을 유지할 수 있다. 제2 풀 마스킹 프레임(F_MF2)이 개시되면, 제2 구동 주파수로 구동되는 제2 표시 영역(DA2)의 시작 시점에 동기하여 제2 마스킹 신호(MS1)는 제1 레벨에서 제2 레벨로 변경된다. 제2 풀 마스킹 프레임(F_MF2)이 종료될 때까지 제2 마스킹 신호(MS2)는 제2 레벨을 유지할 수 있다.
제3 쓰기 프레임(WF2_1) 동안 제1 및 제2 스캔 드라이버(SD1a, SD2a)가 활성화된다. 따라서, 제2 표시 영역(DA2)에 배치된 화소에 공급되는 제1 내지 제5 스캔 신호들(SS1_Ak, SS2_Bk, SS3_Bk-1, SS4_Ak, SS5_Bk) 각각이 활성화될 수 있다. 제1 풀 마스킹 프레임(F_MF1) 동안 제1 스캔 드라이버(SD1a)는 비활성화되고, 제2 스캔 드라이버(SD2a)는 활성화된다. 그러나, k번째 고주파 구동 회로(DC2_k)에 의해 활성화된 제2, 제3 및 제5 스캔 신호들(SS2_Bk, SS3_Bk-1, SS5_Bk)는 제2 마스킹 신호(MS2)에 응답하여 제2 마스킹 회로(MSC2_k)에서 마스킹된다. 따라서, 제1 풀 마스킹 프레임(F_MF1) 동안 제1 내지 제5 스캔 신호들(SS1_Ak, SS2_Bk, SS3_Bk-1, SS4_Ak, SS5_Bk)은 모두 비활성화 상태를 유지한다.
마스킹 프레임들(MF1~MF3) 각각의 부분 마스킹 프레임(P_MF) 동안, 제1 및 제2 스캔 드라이버(SD2a)는 모두 활성화된다. 그러나, k번째 저주파 구동 회로(DC1_k)에 의해 활성화된 제1 및 제4 스캔 신호들(SS1_Ak, SS4_Bk)는 제1 마스킹 신호(MS1)에 응답하여 제1 마스킹 회로(MSC1_k)에 의해 마스킹된다. 따라서, 부분 마스킹 프레임(P_MF) 동안 제1 및 제4 스캔 신호들(SS1_Ak, SS4_Ak)은 비활성화 상태를 유지한다. 한편, k번째 고주파 구동 회로(DC2_k)에 의해 활성화된 제2, 제3 및 제5 스캔 신호들(SS2_Bk, SS3_Bk-1, SS5_Bk)는 제2 마스킹 회로(MSC2_k)에 의해 마스킹되지 않고, 제2 표시 영역(DA2)의 화소로 공급될 수 있다.
마스킹 프레임들(MF1~MF3) 각각의 제2 풀 마스킹 프레임(F_MF2) 동안, 제1 스캔 드라이버(SD1a)는 비활성화되고, 제2 스캔 드라이버(SD2a)는 활성화된다. 그러나, k번째 고주파 구동 회로(DC2_k)에 의해 활성화된 제2, 제3 및 제5 스캔 신호들(SS2_Bk, SS3_Bk-1, SS5_Bk)는 제2 마스킹 회로(MSC2_k)에 의해 마스킹된다. 따라서, 제2 풀 마스킹 프레임(F_MF2) 동안 제1 내지 제5 스캔 신호들(SS1_Ak, SS2_Bk, SS3_Bk-1, SS4_Ak, SS5_Bk)은 모두 비활성화 상태를 유지한다.
따라서, 제2 표시 영역(DA2)이 제1 구동 주파수보다 낮은 제2 구동 주파수로 동작하더라도, 부분 마스킹 프레임(P_MF) 동안, 제1 및 제4 스캔 신호(SS1_Ai, SS4_Ai)는 비활성화 상태를 유지한다. 부분 마스킹 프레임(P_MF) 동안, 제2, 제3 및 제5 스캔 신호(SS2_Bi, SS3_Bi-1, SS5_Bi)는 발광 제어 신호(EMi)의 비활성화 구간(NAP) 내에서 활성화될 수 있다. 부분 마스킹 프레임(P_MF) 동안 제2 및 제3 스캔 신호(SS2_Bi, SS3_Bi-1)에 의해 제3 및 제4 트랜지스터(T3, T4)가 턴-온되어 제1 트랜지스터(T1)의 제2 전극에 초기화 전압(VINT)이 인가될 수 있다. 따라서, 각 부분 마스킹 프레임(P_MF)에서도 제1 트랜지스터(T1)의 제2 전극의 전위가 초기화 전압(VINT)으로 다운될 수 있고, 그 결과, 마스킹 프레임들(MF1~MF3)에서 발광 소자(ED)의 휘도가 감소하는 문제가 개선될 수 있다.
또한, 부분 마스킹 프레임(P_MF) 동안, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 따라서, 마스킹 프레임들(MF1~MF3) 동안 제6 트랜지스터(T6)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.
도 12 및 도 13에는 저주파 구동 스테이지들(SRC1_i~SRC1_k) 각각에 저주파 마스킹 회로(MSC1_i, MSC1_k)가 구비되고, 및 고주파 구동 스테이지들(SRC2_i~SRC2_k) 각각에 고주파 마스킹 회로(MSC2_i, MSC2_k)가 구비된 구조가 예시적으로 도시되나, 본 발명은 마스킹 회로를 구비하는 구조에 한정되지 않는다. 예를 들어, 각 저주파 구동 스테이지(SRC1_i~SRC1_k)로 입력되는 제어 신호(예를 들어, 클럭 신호 등)의 입력을 제어함으로써, 저주파 스캔 신호의 출력을 마스킹하는 효과를 달성할 수 있다. 이 경우, 각 저주파 구동 스테이지(SRC1_i~SRC1_k)는 저주파 마스킹 회로(MSC1_i, MSC1_k)를 구비하지 않을 수 있다. 마찬가지로, 고주파 구동 스테이지(SRC2_i~SRC2_k)로 입력되는 제어 신호(예를 들어, 클럭 신호 등)의 입력을 제어함으로써, 저주파 스캔 신호의 출력을 마스킹하는 효과를 달성할 수 있다. 이 경우, 각 고주자 구동 스테이지(SRC2_i~SRC2_k)는 고주파 마스킹 회로(MSC2_i, MSC2_k)를 구비하지 않을 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한, 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
SD1, SD1a: 제1 스캔 드라이버 SD2, SD2a: 제2 스캔 드라이버
ED: 발광 소자 PXC: 화로 회로부
T1~T6: 제1 내지 제6 트랜지스터 ET1: 제1 발광 제어 트랜지스터
ET2: 제2 발광 제어 트랜지스터 Cst: 커패시터
SS1_Ai: 제1 스캔 신호 SS2_Bi: 제2 스캔 신호
SS3_Bi-1: 제3 스캔 신호 SS4_Ai: 제5 스캔 신호
SS5_Bi: 제5 스캔신호 EMi: 발광 제어 신호

Claims (20)

  1. 화소를 포함하는 표시패널; 및
    제1 구동 모드에서 상기 표시 패널을 제1 패널 주파수로 구동하고, 제2 구동 모드에서 상기 표시 패널을 상기 제1 패널 주파수보다 낮은 제2 패널 주파수로 구동하는 패널 드라이버를 포함하고,
    상기 화소는,
    캐소드와 애노드를 포함하는 발광 소자;
    전원 라인과 상기 발광 소자의 상기 애노드 사이에 접속된 제1 트랜지스터;
    데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되고, 제1 스캔 신호를 수신하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 제1 노드 사이에 접속되고, 제2 스캔 신호를 수신하는 제3 트랜지스터;
    상기 제1 노드와 초기화 라인 사이에 접속되고, 제3 스캔 신호를 수신하는 제4 트랜지스터; 및
    상기 제1 트랜지스터의 제3 전극과 상기 제1 노드 사이에 접속되고, 제4 스캔 신호를 수신하는 제5 트랜지스터를 포함하고,
    상기 제2 구동 모드에서, 상기 제1 및 제4 스캔 신호는 동시에 활성화되고, 상기 제2 스캔 신호의 주기는 상기 제4 스캔 신호의 주기보다 작거나 같은 표시장치.
  2. 제1항에 있어서, 상기 제2 구동 모드에서,
    상기 제2 스캔 신호의 주기는 상기 제3 스캔 신호의 주기와 동일하고,
    상기 제1 스캔 신호의 주기는 상기 제4 스캔 신호의 주기와 동일한 표시장치.
  3. 제1항에 있어서, 상기 화소는,
    상기 초기화 라인과 상기 발광 소자의 상기 애노드 사이에 접속되고, 제5 스캔 신호를 수신하는 제6 트랜지스터를 더 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 제2 스캔 신호의 활성화 구간은 상기 제3 스캔 신호의 활성화 구간과 중첩하고,
    상기 제3 스캔 신호는 상기 제2 스캔 신호보다 먼저 활성화되는 표시장치.
  5. 제4항에 있어서, 상기 제2 구동 모드에서, 상기 표시패널은 복수의 패널 프레임 동안 영상을 표시하고, 각 패널 프레임은 쓰기 프레임 및 홀딩 프레임을 포함하며,
    상기 쓰기 프레임 동안 상기 제1 내지 제5 스캔 신호들 각각이 활성화되고,
    상기 홀딩 프레임 동안 상기 제2, 제3 및 제5 스캔 신호는 활성화되고, 상기 제1 및 제4 스캔 신호는 비활성화되는 표시장치.
  6. 제5항에 있어서, 상기 쓰기 프레임 동안,
    상기 제1 및 제4 스캔 신호의 활성화 구간은 상기 제2, 제3 및 제5 스캔 신호의 활성화 구간과 중첩하는 표시장치.
  7. 제6항에 있어서, 상기 쓰기 프레임은,
    상기 제3 스캔 신호가 활성화되고, 상기 제1, 제2, 제4 및 제5 스캔 신호가 비활성화되는 제1 구간;
    상기 제1 내지 제5 스캔 신호가 활성화되는 제2 구간; 및
    상기 제1, 제2, 제4 및 제5 스캔 신호가 활성화되고, 상기 제3 스캔 신호가 비활성화되는 제3 구간을 포함하는 표시장치.
  8. 제5항에 있어서,
    상기 제2 및 제5 스캔 신호는 동시에 활성화되는 표시장치.
  9. 제3항에 있어서, 상기 화소는,
    상기 전원 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 접속되는 제1 발광 제어 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 소자의 상기 애노드 사이에 접속되는 제2 발광 제어 트랜지스터를 더 포함하는 표시장치.
  10. 제9항에 있어서, 상기 제1 및 제2 발광 제어 트랜지스터 각각은 발광 제어 신호를 수신하는 표시장치.
  11. 제10항에 있어서, 상기 제2 구동 모드에서, 상기 표시패널은 복수의 패널 프레임 동안 영상을 표시하고, 각 패널 프레임은 쓰기 프레임 및 홀딩 프레임을 포함하며,
    상기 쓰기 프레임 동안 상기 제1 내지 제5 스캔 신호들 각각이 활성화되고,
    상기 홀딩 프레임 동안 상기 제2, 제3 및 제5 스캔 신호는 활성화되고, 상기 제1 및 제4 스캔 신호는 비활성화되며,
    상기 쓰기 프레임 동안,
    상기 발광 제어 신호의 비활성화 구간은 상기 제1 내지 제5 스캔 신호들 각각의 활성화 구간과 중첩하는 표시장치.
  12. 제9항에 있어서, 상기 제1 발광 제어 트랜지스터는 제1 발광 제어 신호를 수신하고,
    상기 제2 발광 제어 트랜지스터는 제2 발광 제어 신호를 수신하고,
    상기 제1 발광 제어 신호는 상기 제2 발광 제어 신호보다 먼저 비활성화되는 표시장치.
  13. 제12항에 있어서, 상기 제2 구동 모드에서, 상기 표시패널은 복수의 패널 프레임 동안 영상을 표시하고, 각 패널 프레임은 쓰기 프레임 및 홀딩 프레임을 포함하며,
    쓰기 프레임 동안 상기 제1 내지 제5 스캔 신호들 각각이 활성화되고,
    홀딩 프레임 동안 상기 제2, 제3 및 제5 스캔 신호는 활성화되고, 상기 제1 및 제4 스캔 신호는 비활성화되며,
    상기 쓰기 프레임은,
    상기 제1 발광 제어 신호의 비활성화 구간과 상기 제1 발광 제어 신호의 비활성화 구간이 중첩하는 중첩 구간; 및
    상기 제1 발광 제어 신호의 비활성화 구간과 상기 제1 발광 제어 신호의 비활성화 구간이 중첩하지 않는 비중첩 구간을 포함하는 표시장치.
  14. 제13항에 있어서,
    상기 중첩 구간은 상기 제1 내지 제5 스캔 신호들 각각의 활성화 구간과 중첩하는 표시장치.
  15. 제13항에 있어서, 상기 제2, 제3 및 제5 스캔 신호 각각은 상기 비중첩 구간내에서 활성화되는 제1 서브 활성화 구간 및 상기 중첩 구간 내에서 활성화되는 제2 서브 활성화 구간을 포함하는 표시장치.
  16. 제1항에 있어서, 상기 패널 드라이버는,
    제1 주파수로 동작하고, 상기 제1 및 제4 스캔 신호를 출력하는 제1 스캔 드라이버; 및
    상기 제1 주파수보다 높은 제2 주파수로 동작하고, 상기 제2 및 제3 스캔 신호를 출력하는 제2 스캔 드라이버를 포함하는 표시장치.
  17. 제16항에 있어서,
    상기 제1 구동 모드에서, 상기 제1 주파수는 상기 제1 패널 주파수와 동일하고, 상기 제2 주파수는 상기 제1 패널 주파수보다 높거나 같으며,
    상기 제2 구동 모드에서, 상기 제1 주파수는 상기 제2 패널 주파수와 동일하고, 제2 주파수는 상기 제2 패널 주파수보다 높은 표시 장치.
  18. 제1 표시 영역 및 상기 제1 표시 영역에 인접한 제2 표시 영역을 포함하는 표시패널; 및
    상기 제1 표시 영역을 제1 구동 주파수로 동작시키고, 상기 제2 표시 영역을 상기 제1 구동 주파수와 다른 제2 구동 주파수로 동작시키는 패널 드라이버를 포함하고,
    상기 패널 드라이버는,
    제1 주파수로 동작하는 제1 스캔 드라이버; 및
    상기 제1 주파수보다 높은 제2 주파수로 동작하는 제2 스캔 드라이버를 포함하고,
    상기 제1 주파수는 상기 제1 구동 주파수와 동일한 표시 장치.
  19. 제18항에 있어서, 상기 표시패널은 상기 제1 및 제2 표시 영역에 배치된 화소들을 포함하고,
    상기 화소들 각각은,
    캐소드와 애노드를 포함하는 발광 소자;
    전원 라인과 상기 발광 소자의 상기 애노드 사이에 접속된 제1 트랜지스터;
    데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되고, 상기 제1 스캔 드라이버로부터 제1 스캔 신호를 수신하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 제1 노드 사이에 접속되고, 상기 제2 스캔 드라이버로부터 제2 스캔 신호를 수신하는 제3 트랜지스터;
    상기 제1 노드와 초기화 라인 사이에 접속되고, 상기 제2 스캔 드라이버로부터 제3 스캔 신호를 수신하는 제4 트랜지스터; 및
    상기 제1 트랜지스터의 제3 전극과 상기 제1 노드 사이에 접속되고, 상기 제1 스캔 드라이버로부터 제4 스캔 신호를 수신하는 제5 트랜지스터를 포함하는 표시장치.
  20. 제19항에 있어서, 상기 제1 스캔 드라이버는,
    상기 제1 및 제4 스캔 신호를 출력하는 제1 구동 회로; 및
    상기 제1 구동 회로에 연결되고, 제1 마스킹 신호에 응답하여 상기 제1 및 제4 스캔 신호를 선택적으로 마스킹하는 제1 마스킹 회로를 포함하고,
    상기 제2 스캔 드라이버는,
    상기 제2 및 제3 스캔 신호를 출력하는 제2 구동 회로; 및
    상기 제2 구동 회로에 연결되고, 제2 마스킹 신호에 응답하여 상기 제2 및 제3 스캔 신호를 선택적으로 마스킹하는 제2 마스킹 회로를 포함하는 표시장치.
KR1020210051405A 2021-04-20 2021-04-20 표시 장치 KR20220145949A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210051405A KR20220145949A (ko) 2021-04-20 2021-04-20 표시 장치
US17/579,835 US20220335888A1 (en) 2021-04-20 2022-01-20 Display device
CN202210264818.9A CN115223490A (zh) 2021-04-20 2022-03-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210051405A KR20220145949A (ko) 2021-04-20 2021-04-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20220145949A true KR20220145949A (ko) 2022-10-31

Family

ID=83601507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210051405A KR20220145949A (ko) 2021-04-20 2021-04-20 표시 장치

Country Status (3)

Country Link
US (1) US20220335888A1 (ko)
KR (1) KR20220145949A (ko)
CN (1) CN115223490A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10096292B2 (en) * 2016-02-26 2018-10-09 a.u. Vista Inc. Liquid crystal display systems and related methods with pixel elements driven at different frequencies
KR102391474B1 (ko) * 2017-05-30 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102527847B1 (ko) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 표시 장치
KR20220000023A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 스캔 구동 회로 및 그것을 포함하는 표시 장치
CN113192458B (zh) * 2021-01-12 2022-04-15 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN115223490A (zh) 2022-10-21
US20220335888A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
KR102593537B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US10964264B1 (en) Electroluminescent display panel having pixel driving circuit
US20210049965A1 (en) Display device and method for driving the same
KR102639309B1 (ko) 표시 장치
KR102527847B1 (ko) 표시 장치
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20210106052A (ko) 표시 장치
KR102653575B1 (ko) 표시 장치
KR20200144632A (ko) 표시 장치 및 이의 구동 방법
KR20210149267A (ko) 표시장치
KR20210050626A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20090118225A (ko) 표시 장치 및 그 구동 방법
KR20220030416A (ko) 표시장치
CN116312355A (zh) 显示设备以及操作显示设备的方法
KR20230001618A (ko) 화소 및 표시 장치
KR20220064463A (ko) 표시 장치
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
KR20240033711A (ko) 화소 및 표시 장치
KR20190136396A (ko) 표시 장치
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20220145949A (ko) 표시 장치
KR20230006730A (ko) 표시장치
US12033568B2 (en) Display device operated in single frequency mode and multi-frequency mode
US20230419882A1 (en) Display device
KR20240005266A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination