KR20220131491A - 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스 - Google Patents

디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스 Download PDF

Info

Publication number
KR20220131491A
KR20220131491A KR1020217041908A KR20217041908A KR20220131491A KR 20220131491 A KR20220131491 A KR 20220131491A KR 1020217041908 A KR1020217041908 A KR 1020217041908A KR 20217041908 A KR20217041908 A KR 20217041908A KR 20220131491 A KR20220131491 A KR 20220131491A
Authority
KR
South Korea
Prior art keywords
base
light emitting
emitting devices
light
layer
Prior art date
Application number
KR1020217041908A
Other languages
English (en)
Inventor
캉러 창
페이 리
진펑 리
루 위
젠 쌍
하이웨이 쑨
밍 천
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
비오이 엠엘이디 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 비오이 엠엘이디 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20220131491A publication Critical patent/KR20220131491A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Led Device Packages (AREA)

Abstract

디스플레이 기판은 기판, 기판의 일 측면에 배열된 복수의 발광 디바이스, 및 조광층을 포함한다. 복수의 발광 디바이스는 서로 이격되어 있다. 조광층의 적어도 일부는 복수의 발광 디바이스 중 적어도 하나의 측벽이 조광층에 의해 둘러싸이도록 복수의 발광 디바이스 사이의 간극에 위치하며, 조광층의 재료는 광 흡수 재료를 포함하며; 조광층은 조광층에 입사되는 광을 흡수하도록 구성된다.

Description

디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스
본 개시내용은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 기판 및 그 제조 방법과 디스플레이 디바이스에 관한 것이다.
미니 발광 다이오드(미니 LED)는 입자 크기가 대략 100 μm인 발광 다이오드를 지칭한다. 자체 발광, 높은 효율, 높은 휘도, 높은 신뢰성, 에너지 절약 및 빠른 응답과 같은 그 많은 이점으로 인해 미니 LED는 각각의 픽셀의 개별 어드레싱을 실현할 수 있으며 마이크로 디스플레이, 중형 디스플레이, 예컨대, 이동 전화 및 텔레비전 수상기 및 영화관 스크린과 같은 대형 스크린 디스플레이의 분야에 적용된다.
일 양태에서, 디스플레이 기판이 제공된다. 디스플레이 기판은 베이스, 베이스의 일 측면에 배치된 복수의 발광 디바이스, 및 조광층을 포함한다. 복수의 발광 디바이스는 서로 이격되어 있다. 조광층의 적어도 일부는 복수의 발광 디바이스 사이의 간극에 위치하며, 따라서, 복수의 발광 디바이스 중 적어도 하나의 측벽이 조광층에 의해 둘러싸인다. 조광층의 재료는 광 흡수 재료를 포함한다. 조광층은 조광층에 입사되는 광을 흡수하도록 구성된다.
몇몇 실시예에서, 복수의 발광 디바이스 사이의 간극에 위치하는 조광층의 부분의 두께는 복수의 발광 디바이스의 두께의 0.5 내지 1.5배이다.
몇몇 실시예에서, 조광층의 재료는 흑색 잉크, 흑색 접착제, 또는 흑색 포토레지스트 재료 중 적어도 하나를 포함한다.
몇몇 실시예에서, 조광층의 재료의 흡수 계수는 2Х10-5 m-1 내지 0.8 m-1이다.
몇몇 실시예에서, 베이스로부터 먼 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스로부터 먼 복수의 발광 디바이스의 표면보다 베이스를 기준으로 더 높거나 낮다.
몇몇 실시예에서, 베이스를 기준으로, 베이스로부터 먼 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면보다 0 μm 내지 50 μm 더 높거나, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 0 μm 내지 15 μm 더 낮다.
몇몇 실시예에서, 조광층은 복수의 발광 디바이스 사이의 간극에 위치된 제1 하위 조광층, 및 베이스로부터 먼 제1 하위 조광층의 측면 상에 배치된 제2 하위 조광층을 포함한다. 베이스로부터 먼 제1 하위 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스를 기준으로, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 더 높거나 낮다. 제1 하위 조광층의 재료는 반사 재료를 포함한다. 제1 하위 조광층은 발광 디바이스로부터 제1 하위 조광층으로 입사된 광을 다시 발광 디바이스로 반사시키도록 구성된다. 베이스로부터 먼 제2 하위 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스를 기준으로, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 더 높다. 제2 하위 조광층의 재료는 광 흡수 재료를 포함한다. 제2 하위 조광층은 제2 하위 조광층에 입사되는 광을 흡수하도록 구성된다.
몇몇 실시예에서, 제1 하위 조광층에서 반사 재료의 반사율은 85% 내지 95%이다.
몇몇 실시예에서, 제1 하위 조광층의 재료는 백색 잉크, 백색 접착제, 또는 금속 재료 중 적어도 하나를 포함한다.
몇몇 실시예에서, 베이스로부터 먼 제1 하위 조광층의 표면으로부터 베이스까지의 거리와 베이스로부터 먼 복수의 발광 디바이스의 표면으로부터 베이스까지의 거리 사이의 차이는 -15μm 내지 15μm이다.
몇몇 실시예에서, 제2 하위 조광층의 두께는 10μm 내지 15μm이다.
몇몇 실시예에서, 베이스 상의 제2 하위 조광층의 정사 투영은 베이스 상의 복수의 발광 디바이스의 정사 투영과 중첩되지 않거나 실질적으로 중첩되지 않는다. 또는, 베이스 상의 복수의 발광 디바이스의 정사 투영은 베이스 상의 제2 하위 조광층의 정사 투영 내에 위치된다.
몇몇 실시예에서, 디스플레이 기판은 복수의 발광 디바이스 각각의 측벽을 덮는 광 반사층을 더 포함한다.
다른 양태에서, 디스플레이 기판을 제조하는 방법이 제공된다. 디스플레이 기판을 제조하는 방법은 베이스를 제공하는 단계; 베이스의 일 측면에 서로 이격된 복수의 발광 디바이스를 제공하는 단계; 및 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계를 포함한다. 조광층의 적어도 일부는 복수의 발광 디바이스 사이의 간극에 위치하며, 따라서, 복수의 발광 디바이스 중 적어도 하나의 측벽이 조광층에 의해 둘러싸인다. 조광층의 재료는 광 흡수 재료를 포함한다. 조광층은 조광층에 입사되는 광을 흡수하도록 구성된다.
몇몇 실시예에서, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계는 복수의 발광 디바이스 사이의 간극에 제1 하위 조광층을 형성하는 단계; 및 베이스로부터 먼 제1 하위 조광층의 일 측면에 제2 하위 조광층을 형성하는 단계를 포함한다. 베이스로부터 먼 제1 하위 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스를 기준으로, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 더 높거나 낮다. 제1 하위 조광층의 재료는 반사 재료를 포함한다. 베이스로부터 먼 제2 하위 조광층의 표면은 베이스로부터 먼 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스를 기준으로, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 더 높다. 제2 하위 조광층의 재료는 광 흡수 재료를 포함한다.
몇몇 실시예에서, 제1 하위 조광층은 접착제 분배 프로세스, 접착제 분사 프로세스, 또는 3D 인쇄 프로세스 중 어느 하나에 의해 형성된다. 제2 하위 조광층은 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스, 3D 인쇄 프로세스, 포토리소그래피 프로세스, 또는 사출 성형 프로세스 중 어느 하나에 의해 형성된다.
몇몇 실시예에서, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계는 베이스로부터 먼 복수의 발광 디바이스의 측면에 조광막을 형성하는 단계로서, 베이스로부터 먼 조광막의 표면은 베이스를 기준으로, 베이스로부터 먼 복수의 발광 디바이스의 표면보다 더 높고, 조광막은 베이스 광 흡수 재료를 포함하는, 조광막을 형성하는 단계; 및 조광막의 두께를 감소시켜 조광층을 형성하도록 조광막을 연마하는 단계를 포함한다.
또 다른 양태에서, 디스플레이 디바이스가 제공된다. 디스플레이 디바이스는 상기 실시예 중 일부에서 설명된 바와 같은 디스플레이 기판을 포함한다.
본 개시내용의 기술적 해결책을 보다 명확하게 설명하기 위하여, 본 개시내용의 몇몇 실시예에서 사용되는 첨부 도면을 아래에 간단히 소개한다. 물론, 아래에 설명된 첨부 도면은 단지 본 개시내용의 몇몇 실시예에 대한 첨부 도면일 뿐이며, 본 기술 분야에서 통상의 지식을 가진 자라면 이러한 도면에 따라 다른 도면을 획득할 수 있다. 또한, 아래에 설명하는 첨부 도면은 개략도로서 고려될 수도 있으며, 본 개시내용의 실시예에 수반된 실제 제품의 크기, 방법의 실제 프로세스 및 신호의 실제 타이밍을 제한하는 것은 아니다.
도 1은 본 개시내용의 몇몇 실시예에 따른 디스플레이 기판의 평면도이다.
도 2는 A-A' 방향을 따라 취한 도 1에 도시된 디스플레이 기판의 단면도이다.
도 3은 A-A' 방향을 따라 취한 도 1에 도시된 디스플레이 기판의 다른 단면도이다.
도 4는 A-A' 방향을 따라 취한 도 1에 도시된 디스플레이 기판의 또 다른 단면도이다.
도 5는 A-A' 방향을 따라 취한 도 1에 도시된 디스플레이 기판의 또 다른 단면도이다.
도 6은 본 개시내용의 몇몇 실시예에 따른 다른 디스플레이 기판의 평면도이다.
도 7은 B-B' 방향을 따라 취한 도 6에 도시된 디스플레이 기판의 단면도이다.
도 8은 B-B' 방향을 따라 취한 도 6에 도시된 디스플레이 기판의 다른 단면도이다.
도 9는 본 개시내용의 몇몇 실시예에 따른 디스플레이 기판의 광 경로 도면이다.
도 10은 본 개시내용의 몇몇 실시예에 따른 디스플레이 기판을 제조하는 방법의 흐름도이다.
도 11은 본 개시내용의 몇몇 실시예에 따른 조광층을 형성하기 위한 흐름도이다.
도 12는 도 11에 도시된 조광층을 형성하는 제조 프로세스를 예시하고 있는 도면이다.
도 13은 도 11에 도시된 조광층을 형성하는 다른 제조 프로세스를 예시하고 있는 도면이다.
도 14는 도 11에 도시된 조광층을 형성하는 또 다른 제조 프로세스를 예시하고 있는 도면이다.
도 15는 본 개시내용의 몇몇 실시예에 따른, 조광층을 형성하기 위한 다른 흐름도이다.
도 16은 도 15에 도시된 조광층을 형성하는 제조 프로세스를 예시하고 있는 도면이다.
도 17은 본 개시내용의 몇몇 실시예에 따른 디스플레이 디바이스의 구조도이다.
첨부 도면을 참조하여 아래에서 본 개시내용의 몇몇 실시예에 따른 기술적 해결책을 명확하고 완전하게 설명한다. 명백하게, 설명된 실시예는 단지 일부일 뿐이고 본 개시내용의 모든 실시예인 것은 아니다. 본 개시내용이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 개시내용의 실시예에 기초하여 획득한 모든 다른 실시예는 본 개시내용의 보호 범위에 포함될 것이다.
문맥상 달리 요구되지 않는 한, 설명 및 청구범위 전반에 걸쳐 용어 "포함하다(comprise)" 및 3인칭 단수 형태 "포함하다(comprises)"와 현재 분사 형태 "포함하는(comprising)"과 같은 이의 다른 형태는 개방적이고 포괄적인 의미, 즉, "포함하지만 이에 한정되지 않음"으로 해석된다. 명세서의 설명에서, "하나의 실시예", "몇몇 실시예", "예시적인 실시예", "예" 및 "구체적인 예" 또는 "몇몇 예"와 같은 용어는 실시예(들) 또는 예(들)와 관련된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예 또는 예에 포함됨을 나타내는 것을 의도한다. 상기 용어의 개략적인 표현은 반드시 동일한 실시예(들) 또는 예(들)를 지칭하는 것은 아니다. 또한, 특정 특징, 구조, 재료 또는 특성은 임의의 적절한 방식으로 어느 하나 이상의 실시예 또는 예에 포함될 수도 있다.
아래에서 "제1" 및 "제2"라는 용어는 단지 설명의 목적으로만 사용되고, 상대적 중요성을 나타내거나 암시하거나 표시된 기술적 특징의 수를 암시적으로 나타내는 것으로 해석되어서는 안 된다. 따라서, "제1" 또는 "제2"로 정의된 특징은 하나 이상의 특징을 명시적으로 또는 암시적으로 포함할 수도 있다. 본 개시내용의 실시예를 설명함에 있어서, "복수/상기 복수"라는 용어는 달리 명시되지 않는 한 2개 이상을 의미한다.
"A, B 및 C 중 적어도 하나"라는 문구는 "A, B 또는 C 중 적어도 하나"라는 문구와 동일한 의미이며, 양자 모두 A, B 및 C의 다음 조합을 포함한다: A 단독, B 단독, C 단독, A와 B의 조합, A와 C의 조합, B와 C의 조합 및 A, B와 C의 조합.
관련 기술에서, 미니 발광 다이오드(미니 LED)는 적색, 녹색, 청색 또는 백색 같은 다양한 색상의 광을 방출할 수도 있다. 디스플레이 디바이스에 미니 LED를 적용한 경우, 미니 LED는 디스플레이 디바이스의 서브픽셀 영역에 배치될 수도 있으며, 서브픽셀로서 디스플레이를 위해 직접 사용될 수도 있다.
디스플레이 디바이스에는 미니 LED에 전기 신호를 제공하기 위한 베이스가 제공되며, 베이스와 미니 LED는 양자 모두 그 각각의 표면에 입사되는 광을 반사할 수도 있다. 이와 같이, 디스플레이 디바이스의 디스플레이 휘도가 0인 경우, 디스플레이 디바이스의 디스플레이 표면에 여전히 베이스 및 미니 LED의 반사로 인한 휘도가 디스플레이되어 디스플레이 디바이스의 콘트라스트의 감소를 초래할 수도 있다.
본 개시내용의 몇몇 실시예는 디스플레이 기판(100)을 제공한다. 도 1 내지 도 9에 도시된 바와 같이, 디스플레이 기판(100)은 베이스(1), 베이스(1)의 일 측면에 배치된 복수의 발광 디바이스(2), 및 조광층(3)을 포함한다.
몇몇 예에서, 복수의 발광 디바이스(2) 각각은 발광 다이오드(LED), 미니 LED 또는 마이크로 발광 다이오드(마이크로 LED)이다.
몇몇 예에서, 도 9에 도시된 바와 같이, 각각의 발광 디바이스(2)는 광을 방출하도록 구성된 발광층(21)과, 발광층(21)의 일 측면에 배치된 투과층(22)을 포함한다. 베이스(1)에 발광 디바이스(2)를 배열한 후, 투과층(22)은 베이스(1)로부터 먼 발광층(21)의 측면에 배열된다. 발광층(21)으로부터 방출된 광은 먼저 투과층(22)을 통과한 다음 디스플레이 측면으로 출사된다. 투과층(22)을 통과할 때, 발광층(21)에서 방출된 광은 산란되어 다양한 방향으로 출사된다. 이러한 방식으로, 광의 밀도를 감소시킬 수도 있으며, 발광 디바이스(2)로부터 방출되는 광의 균일성이 개선될 수도 있다. 예를 들어, 투과층(22)은 1.78의 굴절률을 갖는 사파이어 재료를 포함한다. 몇몇 예에서, 투과층(22)은 또한 공기를 포함할 수도 있다.
베이스(1)는 어레이로 배열된 복수의 서브픽셀 영역을 갖는다. 각각의 발광 디바이스(2)는 서브픽셀 영역에 대응하여 배치되고, 복수의 발광 디바이스(2)는 서로 이격되어 있다.
몇몇 예에서, 베이스(1)는 발광 디바이스(2)가 구동 전압에 의해 구동될 때 광을 방출할 수 있게 각각의 발광 디바이스(2)에 대한 구동 전압을 제공하도록 구성된다.
예를 들어, 베이스(1)는 베이스 기판 및 베이스 기판 상에 배치된 복수의 픽셀 구동 회로를 포함할 수도 있다. 복수의 픽셀 구동 회로는 복수의 서브픽셀 영역과 일대일 대응된다. 이러한 방식으로, 각각의 발광 디바이스(2)는 대응하는 픽셀 구동 회로에서 제공하는 구동 전압에 의해 구동될 때 광을 방출할 수 있다.
픽셀 구동 회로는 "2T1C", "6T1C", "7T1C", "6T2C" 또는 "7T2C" 같은 다양한 구조를 가질 수도 있다. 본 출원에서, "T"는 박막 트랜지스터를 나타내고, "T" 이전의 수는 박막 트랜지스터의 수를 나타내고, "C"는 저장 커패시터를 나타내고, "C" 이전의 수는 저장 커패시터의 수를 나타낸다. 각각의 구조의 픽셀 구동 회로에 포함된 복수의 박막 트랜지스터 중에서, 하나의 박막 트랜지스터는 구동 트랜지스터이다.
물론, 본 개시내용의 실시예에서는 앞서 설명한 구동 방법에 추가로, 다른 구동 방법을 채용하여 복수의 발광 디바이스(2)를 구동할 수도 있다. 예를 들어, 본 개시내용의 실시예에서 복수의 발광 디바이스(2)는 수동 구동 방법 또는 집적 회로(IC) 구동 방법으로도 구동될 수도 있다.
베이스(1)의 베이스 기판은 다양한 구조를 가질 수도 있다. 예를 들어, 베이스 기판은 폴리에틸렌 테레프탈레이트(PET) 베이스 기판, 폴리에틸렌 나프탈레이트(PEN) 베이스 기판 또는 폴리이미드(PI) 베이스 기판과 같은 가요성 베이스 기판일 수도 있다. 예를 들어, 베이스 기판은 유리 베이스 기판 또는 폴리메틸 메타크릴레이트(PMMA) 베이스 기판과 같은 강성 베이스 기판이다.
복수의 발광 디바이스(2)는 서로 이격되어 있고, 이는 복수의 발광 디바이스(2) 사이에 간극이 있음을 의미한다. 도 2 내지 도 5, 도 7 및 도 8에 도시된 바와 같이, 조광층(3)의 적어도 일부는 복수의 발광 디바이스(2) 사이의 간극에 위치하고, 따라서, 복수의 발광 디바이스(2) 중 적어도 하나의 측벽(23)이 조광층(3)에 의해 둘러싸인다. 발광 디바이스(2)의 측벽(23)은 베이스(1)에 수직 또는 실질적으로 수직인 발광 디바이스(2)의 표면을 의미한다.
조광층(3)의 적어도 일부가 복수의 발광 디바이스(2) 사이의 간극에 위치하도록 배열하는 방법에는 여러 가지가 있다.
예를 들어, 조광층(3)의 일부가 복수의 발광 디바이스(2) 사이의 간극에 위치한다. 이 경우, 도 3 및 도 5에 도시된 바와 같이, 발광 디바이스(2)가 베이스(1)에 수직으로 연장되는 방향에서, 조광층(3)의 다른 부분은 2개의 인접한 발광 디바이스(2) 사이의 영역에 위치할 수도 있고; 또는, 도 7 및 도 8에 도시된 바와 같이, 조광층(3)의 다른 부분은 베이스(1)로부터 먼 적어도 하나의 발광 디바이스(2)의 표면(들) 상에 추가로 위치될 수도 있다. 이러한 방식으로, 조광층(3)은 복수의 발광 디바이스(2) 중 적어도 하나의 측벽(23)을 둘러쌀 수도 있을 뿐만 아니라, 또한 베이스(1)로부터 먼 적어도 하나의 발광 디바이스(2)의 표면(들)을 덮을 수도 있다.
또 다른 예를 들면, 도 2 및 도 4에 도시된 바와 같이, 조광층(3)은 모두 복수의 발광 디바이스(2) 중 적어도 하나의 측벽(23)을 둘러싸도록 복수의 발광 디바이스(2) 사이의 간극에 위치한다.
조광층(3)을 제공함으로써, 복수의 발광 디바이스(2) 중 적어도 하나의, 베이스(1)로부터 먼, 측벽(23) 또는 심지어 표면(들)을 보호하고 따라서 적어도 하나의 발광 디바이스(2)의, 베이스(1)로부터 먼, 측벽(23) 또는 심지어 표면(들)이 그 제조 프로세스에서의 긁힘으로 인해 박리 또는 손상되는 상황을 방지하여, 적어도 하나의 발광 디바이스(2)의 품질을 보장하는 것이 가능할 수도 있다. 또한, 조광층(3)을 제공함으로써, 베이스(1) 상에 적어도 하나의 발광 디바이스(2)를 고정하는 것이 추가로 가능할 수도 있고, 이에 의해, 발광 디바이스(2)가 느슨해지고 광을 잘 방출할 수 없는 상황의 가능성을 감소시키거나 심지어 방지하며, 따라서, 디스플레이 기판(100)의 우수한 디스플레이 효과를 보장할 수도 있다.
몇몇 예에서, 조광층(3)의 재료는 광 흡수 재료를 포함한다. 조광층(3)은 조광층(3)에 입사되는 광을 흡수하도록 구성된다. 이는 조광층(3)에 입사되는 광의 대부분이 흡수된다는 것을 의미하며, 이는 조광층(3)에 의해 반사되는 광의 양을 효과적으로 감소시킬 수도 있다.
따라서, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판(100)에서, 조광층(3)의 적어도 일부가 복수의 발광 디바이스(2) 사이의 간극에 위치하는 방식으로 조광층(3)을 배열함으로써, 적어도 하나의 발광 디바이스(2)가 제조 프로세스에서의 긁힘으로 인해 박리되거나 손상되는 것을 방지함으로써 복수의 발광 디바이스(2) 중 적어도 하나를 보호하여 그 품질을 보장하는 것이 가능할 수도 있을 뿐만 아니라, 적어도 하나의 발광 디바이스(2)를 고정하여 디스플레이 기판(100)의 우수한 디스플레이 효과를 보장하는 것도 가능할 수도 있다.
또한, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판(100)에서, 조광층(3)의 재료는 광 흡수 재료를 포함한다. 이러한 방식으로, 조광층(3)은 조광층(3)에 의해 반사되는 광의 양을 감소시키기 위해 조광층(3)에 입사하는 광을 흡수하기 위해 사용될 수도 있다. 복수의 발광 디바이스(2) 사이의 간극에 조광층(3)의 적어도 일부가 배치되기 때문에, 조광층(3)은 베이스(1), 측벽(23) 및 심지어 베이스(1)로부터 먼 적어도 하나의 발광 디바이스(2)의 표면(들)을 차폐하는 것이 가능할 수도 있다. 이러한 방식으로, 베이스(1) 및 적어도 하나의 발광 디바이스(2)에 의해 반사되는 광의 양을 감소시킬 수도 있고, 베이스(1) 및 적어도 하나의 발광 디바이스(2)의 반사로 인해 외부로(즉, 디스플레이 기판(100)의 디스플레이 표면 반대쪽의 공중으로) 빠져나가는 광의 양을 감소시킬 수도 있다. 따라서, 디스플레이 기판(100)의 디스플레이 휘도가 0인 경우, 디스플레이 기판(100)의 디스플레이 표면이 더 어두워질 수도 있다.
또한, 본 개시내용의 실시예에서, 발광 디바이스(2)에 제공되는 구동 전압을 조절함으로써, 디스플레이 기판에 의해 디스플레이되는 휘도를 조광층(3)이 제공되지 않는 경우의 그 휘도와 동일하게 하는 것이 가능할 수도 있다. 즉, 본 개시내용의 실시예에서, 디스플레이 기판(100)이 조광층(3)이 제공되지 않는 경우의 그 최대 계조 휘도를 디스플레이하는 것을 보장하는 것이 가능할 수도 있을 뿐만 아니라, 또한, 디스플레이 기판(100)이 조광층(3)이 제공되지 않는 경우의 그 최소 계조를 디스플레이할 수 있게 하는 것이 가능할 수도 있다. 따라서, 가장 밝은 상태와 가장 어두운 상태 사이의 차이가 증가될 수도 있고, 이는 디스플레이 기판(100)의 콘트라스트를 효과적으로 증가시킨다.
본 개시내용의 실시예에서, 조광층(3)의 재료가 광 흡수 재료를 포함한다는 설명은 다양한 배열을 포함한다. 즉, 조광층(3) 전체의 재료는 광 흡수 재료를 포함한다. 또는, 조광층(3)의 적어도 일부의 재료는 광 흡수 재료를 포함한다. 2개의 배열 중 어느 것이 채용되는지는 조광층(3)의 구조와 관련된다.
몇몇 실시예에서, 도 2, 도 3 및 도 7에 도시된 바와 같이, 조광층(3)은 단층 필름 구조이고, 전체 조광층(3)의 재료는 광 흡수 재료를 포함한다.
예를 들어, 조광층(3)의 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나를 포함하지만, 조광층(3)의 재료는 이에 제한되지 않는다. 여기서, 광 흡수 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나이다. 흑색 접착제는 예를 들어 흑색 분말이 도핑된 실리카겔이다. 예를 들어, 흑색 접착제에는 실리카겔 100g당 흑색 분말 0.5g 내지 1.5g이 도핑되어 있다.
몇몇 예에서, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)(즉, 베이스(1)에 수직인 방향의 그 치수)는 복수의 발광 디바이스(3)의 두께(D2)(즉, 베이스(1)에 수직인 방향의 그 치수)의 0.5 내지 1.5배이다.
여기서, 도 2 및 도 3에 도시된 바와 같이, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3)의 부분은 베이스(1)에 수직인 방향으로 인접한 2개의 발광 디바이스(2) 사이에 위치하는 조광층(3)의 부분을 의미한다. 이 부분은 발광 디바이스(2)가 베이스(1)에 수직으로 연장되는 방향으로 인접한 2개의 발광 디바이스(2) 사이에 위치하는 조광층(3)의 부분을 포함하고, 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 측면 상에 위치된 조광층(3)의 부분은 포함하지 않는다.
예를 들어, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 복수의 발광 디바이스(3)의 두께(D2)의 1배이다. 즉, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 복수의 발광 디바이스(3)의 두께(D2)와 거의 동일하다. 이 경우 도 2에 도시된 바와 같이 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이이다.
예를 들어, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 복수의 발광 디바이스(3)의 두께(D2)의 0.5배 이상이고, 복수의 발광 디바이스(2)의 두께(D2)의 1배 미만이다. 즉, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 복수의 발광 디바이스(3)의 두께(D2)보다 더 작다. 이 경우, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 낮다. 예를 들어, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 0μm 내지 15μm 더 낮다. 예를 들어, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 5μm, 7μm, 10μm, 13μm 또는 15μm 더 낮다. 또한, 베이스(1)로부터 먼 조광층(3)의 표면(P)이 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 0μm 더 낮은 경우, 이는 표면 P와 Q가 서로 동일한 높이라는 것을 의미한다.
조광층(3)이 조광층(3)에 입사되는 광을 흡수하도록 구성된다는 설명에서, 여기서 언급하는 광은 외부로부터 도입되어 조광층(3)에 입사하는 광뿐만 아니라, 발광 디바이스(2)에 의해 방출되어 조광층(3)에 입사하는 광도 포함한다는 점을 유의하여야 한다.
조광층(3)의 광 흡수 공식은 I=I0 Х
Figure pct00001
이다. 여기서, I는 조광층(3)에 진입하지 않은 광의 광도를 나타내고, I0은 조광층(3)을 통과하여 나온 광의 광도를 나타내며, α는 조광층(3)의 흡수 계수를 나타내고, L은 조광층(3)을 진행하는 광의 광학 거리를 나타낸다. 공식으로부터, 조광층(3)에서 광이 이동하는 광학 거리가 짧을수록 조광층(3)이 흡수하는 광이 더 작다는 것을 알 수 있다.
본 개시내용의 실시예에서, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)과 동일한 높이로 또는 더 낮게 설정된다. 이러한 방식으로, 조광층(3)을 사용하여 발광 디바이스(2)를 보호 및 고정하여 디스플레이 기판(100)의 디스플레이 효과를 보장하는 것이 가능할 수도 있을 뿐만 아니라 발광 디바이스(2)에 의해 방출된 광이 조광층(3)에서 이동하는 광학 거리를 단축시켜 조광층(3)에 의한 발광 디바이스(2)에 의해 방출된 광의 흡수를 감소시키고 광의 손실을 감소시키는 것이 또한 가능할 수도 있다. 또한, 이러한 배열은 광의 손실을 감소시킬 수도 있기 때문에, 디스플레이 기판(100)의 디스플레이 휘도 보장을 전제로, 발광 디바이스(2)에 큰 구동 전압을 제공하는 것을 회피하고 전력 소비를 감소시키는 것이 가능할 수도 있다.
예를 들어, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 복수의 발광 디바이스(3)의 두께(D2)의 1배보다 크고, 복수의 발광 디바이스(2)의 두께(D2)의 1.5배 이하이다. 즉, 복수의 발광 디바이스(2) 사이의 간극에 위치하는 조광층(3) 부분의 두께(D1)는 발광 디바이스(3)의 두께(D2)보다 더 크다. 이 경우 도 3 및 도 7에 도시된 바와 같이, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높다.
베이스(1)로부터 먼 조광층(3)의 표면(P)이 베이스(1)를 기준으로, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높은 경우, 조광층(3)은 다양한 방식으로 배열될 수도 있다.
예를 들어, 도 1 및 도 3에 도시된 바와 같이, 조광층(3)은 각각의 발광 디바이스(2)의 측벽(23)을 둘러싸고, 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 표면(Q)을 덮지 않는다.
또 다른 예를 들면, 도 6 및 도 7에 도시된 바와 같이, 베이스(1) 상의 복수의 발광 디바이스(2)의 정사 투영은 베이스(1) 상의 조광층(3)의 정사 투영 내에 위치된다. 조광층(3)은 각각의 발광 디바이스(2)의 측벽(23)을 둘러싸고, 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 표면(Q)을 덮는다.
본 개시내용의 실시예에서, 베이스(1)로부터 먼 조광층(3)의 표면(P)이 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높게 배열함으로써, 외부로부터 도입되고 발광 디바이스(2)에 입사하는 광의, 발광 디바이스(2)에 의한 반사를 감소시키거나 심지어 회피하는 것을 가능하게 할 수도 있다. 이러한 방식으로, 디스플레이 기판(100)의 디스플레이 휘도가 0일 때 디스플레이 표면을 더 어두워지는 것을 더 잘 보장하고 따라서 디스플레이 기판(100)의 콘트라스트를 효과적으로 개선시키는 것이 가능할 수도 있다.
예에서, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)이 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 얼마나 더 높은지는 실제 필요에 따라 설정될 수도 있고, 여기에는 디스플레이 기판(100)의 콘트라스트를 효과적으로 개선시킬 수도 있을 뿐만 아니라, 또한 큰 광의 손실도 피할 수 있는 규칙이 적용된다.
예를 들어, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 0μm 내지 50μm 더 높다. 예를 들어, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 10 μm, 20 μm, 30 μm, 40 μm, 또는 50 μm 더 높다. 또한, 베이스(1)로부터 먼 조광층(3)의 표면(P)이 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 0μm 더 높은 경우, 이는 표면 P와 Q가 서로 동일한 높이라는 것을 의미한다.
조광층(3)의 광 흡수 공식에 따르면, 조광층(3)에 의한 광의 흡수는 또한 조광층(3)의 흡수 계수와 관련이 있음을 유의해야 한다. 조광층(3)의 흡수 계수가 낮을수록, 조광층(3)이 흡수하는 광이 적어진다.
예를 들어, 조광층(3)의 흡수 계수는 2Х10-5 m-1 내지 0.8 m-1이다. 이러한 방식으로, 발광 디바이스(2)로부터 방출된 광의, 조광층(3)에 의한 흡수를 감소시키고, 따라서 광의 손실을 감소시키는 것이 가능할 수도 있다. 따라서, 디스플레이 기판(100)의 디스플레이 휘도 보장을 전제로, 발광 디바이스(2)에 큰 구동 전압을 공급하는 것을 회피하고, 전력 소비를 감소시키는 것이 가능할 수도 있다.
몇몇 다른 실시예에서, 도 4, 도 5 및 도 8에 도시된 바와 같이, 조광층(3)은 함께 적층된 다수의 층의 필름으로 구성되며, 조광층(3)의 필름의 적어도 하나의 층의 재료는 광 흡수 재료를 포함한다.
몇몇 예에서, 조광층(3)은 함께 적층되는 2개의 필름 층으로 구성된다. 조광층(3)은 복수의 발광 디바이스(2) 사이의 간극에 위치하는 제1 하위 조광층(31)을 포함한다. 제1 하위 조광층(31)의 재료는 반사 재료를 포함한다. 제1 하위 조광층(31)은 발광 디바이스(2)로부터 제1 하위 조광층(31)으로 입사된 광을 다시 발광 디바이스(2)로 반사시키도록 구성된다.
본 출원에서, 제1 하위 조광층(31)이 복수의 발광 디바이스(2) 사이의 간극에 위치하는 배열은 다음을 포함한다: 제1 하위 조광층(31)의 일부 또는 전부가 복수의 발광 디바이스(2) 사이의 간극에 위치된다.
예를 들어, 제1 하위 조광층(31) 전체가 복수의 발광 디바이스(2) 사이의 간극에 위치한다. 도 4에 도시된 바와 같이, 베이스(1)를 기준으로, 제1 하위 조광층(31)의 베이스(1)로부터 먼 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 낮고, 제1 하위 조광층(31)은 발광 디바이스(2)의 측벽(23)의 일부를 둘러쌀 수도 있다. 또는, 도 8에 도시된 바와 같이, 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이이고, 제1 하위 조광층(31)은 발광 디바이스(2)의 측벽(23)을 둘러쌀 수도 있다.
예를 들어, 제1 하위 조광층(31)의 일부는 복수의 발광 디바이스(2) 사이의 간극에 위치한다. 도 5에 도시된 바와 같이, 베이스(1)를 기준으로, 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높고, 제1 하위 조광층(31)은 발광 디바이스(2)의 측벽(23)을 둘러쌀 수도 있다. 이 경우, 도 5에 도시된 바와 같이, 베이스(1) 상의 제1 하위 조광층(31)의 정사 투영은 베이스(1) 상의 복수의 발광 디바이스(2)의 정사 투영과 중첩되지 않는다.
제1 하위 조광층(31)의 재료는 반사 재료를 포함한다. 즉, 제1 하위 조광층(31)은 제1 하위 조광층(31)에 입사되는 광을 반사시킬 수도 있다. 예를 들어, 도 9에 도시된 바와 같이, 제1 하위 조광층(31)은 각각의 발광 디바이스(2)의 측벽(23)을 둘러싸고, 따라서 발광 디바이스(2)의 측벽(23)에 입사되는 발광 디바이스(2)에 의해 방출된 광은 발광 디바이스(2)로 측벽(23)을 둘러싸는 제1 하위 조광층(31)에 의해 다시 반사될 것이다. 즉, 발광 디바이스(2)에 의해 방출된 광은 제1 하위 조광층(31)의 작용하에 적어도 한번 반사될 수도 있고, 그래서, 반사된 광은 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 표면으로부터 출사된다. 이러한 방식으로, 발광 디바이스(2)의 측벽(23)에 입사하는 광의 흡수가 감소되거나 심지어 회피될 수도 있고, 베이스(1)로부터 먼 발광 디바이스(2)의 표면으로부터 출사되는 광의 양이 증가될 수도 있고, 이는 디스플레이 기판(100)의 광 효율을 개선하고 디스플레이 기판(100)의 전력 소비를 감소시키는 데 도움이 된다.
몇몇 예에서, 조광층(3)은 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면에 배치된 제2 하위 조광층(32)을 더 포함한다. 제2 하위 조광층(32)의 재료는 광 흡수 재료를 포함한다. 제2 하위 조광층(32)은 제2 하위 조광층(32)에 입사되는 광을 흡수하도록 구성된다.
본 출원에서, 제2 하위 조광층(32)이 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면에 배치되는 배열은 다음을 포함하지만 이에 제한되지 않는다: 제2 하위 조광층(32)이 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 상에 배치된다. 즉, 제1 하위 조광층(31)과 제2 하위 조광층(32)은 서로 직접 접촉하고 있다.
도 4에 도시된 바와 같이, 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면에 제2 하위 조광층(32)을 배열한 후, 베이스(1)로부터 먼 제2 하위 조광층(32)의 표면(P)(즉, 베이스(1)로부터 먼 조광층(3)의 표면(P))은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이를 갖고; 또는, 도 5 및 도 8에 도시된 바와 같이, 베이스(1)를 기준으로, 제2 하위 조광층(32)의 베이스(1)로부터 먼 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높다.
제2 하위 조광층(32)은 다양한 패턴을 가질 수도 있다.
예를 들어, 도 4 및 도 5에 도시된 바와 같이, 베이스(1) 상의 제1 하위 조광층(31)의 정사 투영은 베이스(1) 상의 제2 하위 조광층(31)의 정사 투영과 일치한다. 이 경우, 베이스(1) 상의 제2 하위 조광층(32)의 정사 투영은 베이스(1) 상의 복수의 발광 디바이스(2)의 정사 투영과 중첩되지 않거나 실질적으로 중첩되지 않는다. 이러한 방식으로, 제2 하위 조광층(32)은 제1 하위 조광층(31)을 덮도록 사용될 수도 있고, 제2 하위 조광층(32)은 외부로부터 도입되고 제2 하위 조광층(32)에 입사되는 광을 흡수하기 위해 사용될 수도 있고, 그래서, 광이 제1 하위 조광층(31)에 도달하여 제1 하위 조광층(31)에 의해 반사되는 것(디스플레이 휘도가 0일 때 디스플레이 기판(100)의 디스플레이 표면 상태에 영향을 미칠 수도 있고 따라서 디스플레이 기판(100)의 콘트라스트에 영향을 미칠 수도 있음)을 방지한다.
다른 예를 들면, 도 8에 도시된 바와 같이, 베이스(1) 상의 제1 하위 조광층(31)의 정사 투영은 베이스(1) 상의 제2 하위 조광층(32)의 정사 투영 내에 위치된다. 이 경우, 베이스(1) 상의 복수의 발광 디바이스(2)의 정사 투영은 베이스(1) 상의 제2 하위 조광층(32)의 정사 투영 내에 위치된다. 이러한 방식으로, 제2 하위 조광층(32)은 제1 하위 조광층(31) 및 복수의 발광 디바이스(2)를 덮도록 사용될 수도 있고, 제2 하위 조광층(32)은 외부로부터 도입되고 제2 하위 조광층(32)에 입사되는 광을 흡수하기 위해 사용될 수도 있고, 그래서, 광이 제1 하위 조광층(31) 또는 복수의 발광 디바이스(2)에 도달하여 제1 하위 조광층(31) 또는 복수의 발광 디바이스(2)에 의해 반사되는 것(디스플레이 휘도가 0일 때 디스플레이 기판(100)의 디스플레이 표면의 상태에 영향을 미칠 수도 있고, 따라서, 디스플레이 기판(100)의 콘트라스트에 영향을 미칠 수도 있음)을 방지할 수 있다.
따라서, 본 개시내용의 실시예에서, 제1 조광층(31) 및 제2 조광층(32)을 포함하는 조광층(3)을 제공함으로써, 디스플레이 기판(100)의 광 효율을 개선시키고, 따라서 디스플레이 기판(100)의 전력 소비를 감소시키는 것이 가능할 수도 있을 뿐만 아니라, 또한 디스플레이 기판(100)의 콘트라스트를 개선시키는 것도 가능할 수도 있다.
몇몇 예에서, 제1 하위 조광층(31)에서 반사 재료의 반사율은 85% 내지 95%이다. 이러한 방식으로, 제1 하위 조광층(31)이 발광 디바이스(2)에서 방출되어 제1 하위 조광층(31)에 입사되는 광에 대해 우수한 반사 효과를 갖는 것이 효과적으로 보장될 수도 있고, 이는 디스플레이 기판(100)이 높은 광 효율과 낮은 전력 소비를 갖는 것을 보장할 수도 있다.
제1 하위 조광층(31)의 재료는 다양한 종류의 재료를 포함할 수도 있다. 예를 들어, 제1 하위 조광층(31)의 재료는 백색 잉크, 백색 접착제 또는 금속 재료 중 적어도 하나를 포함할 수도 있지만, 제1 하위 조광층(31)의 재료는 이에 제한되지 않는다. 본 출원에서, 반사 재료는 백색 잉크, 백색 접착제 또는 금속 재료 중 적어도 하나이다. 백색 접착제는 예를 들어 이산화티타늄이 도핑된 실리카겔이다. 금속 재료는 예를 들어 높은 반사율을 갖는 금, 구리 또는 몰리브덴이다.
제2 하위 조광층(32)의 재료는 다양한 종류의 재료를 포함할 수도 있다. 예를 들어, 제2 하위 조광층(32)의 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나를 포함하지만, 제2 하위 조광층(32)의 재료는 이에 제한되지 않는다. 본 출원에서, 광 흡수 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나이다.
몇몇 예에서, 베이스(1)를 기준으로, 베이스(1)로부터 먼 제1 하위 조광부(31)의 표면(P1)과 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q) 사이의 관계는 실제 필요에 따라 설정될 수도 있다. 예를 들어, 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)으로부터의 베이스(1)까지의 거리(D3)(즉, 베이스(1)에 수직인 방향으로 제1 하위 조광층(31)의 치수)와 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)으로부터 베이스(1)까지의 의 거리(D2) 사이의 차이(즉, 발광 디바이스(2)의 두께)는 -15μm 내지 15μm이다. 즉, 베이스(1)를 기준으로, 베이스(1)로부터 먼 제1 하위 조광부(31)의 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 최대 15μm 더 낮을 수도 있고, 또는 베이스(1)로부터 먼 제1 하위 조광부(31)의 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 최대 15μm 더 높을 수도 있다. 이러한 방식으로, 제1 하위 조광층(31)이 발광 디바이스(2)에서 방출되어 제1 하위 조광층(31)에 입사되는 광에 대해 우수한 반사 효과를 갖는 것이 효과적으로 보장될 수도 있다.
제2 하위 조광층(32)의 두께(D4)(즉, 베이스(1)에 수직인 방향으로 제2 하위 조광층(32)의 치수)는 실제 필요에 따라 설정될 수도 있다. 몇몇 예에서, 제2 하위 조광층(32)의 두께(D4)는 10μm 내지 15μm이다. 예를 들어, 제2 하위 조광층(32)의 두께(D4)는 10μm, 11μm, 13μm 또는 15μm이다.
베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)으로부터 베이스(1)까지의 거리(D3)와 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)으로부터 베이스(1)까지의 거리(D2) 사이의 차이 및 제2 하위 조광층(32)의 두께(D4)는 베이스(1)로부터 먼 제2 하위 조광층(32)의 표면(P)이 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이이거나, 베이스(1)를 기준으로, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높은 방식으로 설정될 필요가 있음에 유의하여야 한다.
예를 들어, 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)으로부터 베이스(1)까지의 거리(D3)와 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)으로부터의 베이스(1)까지의 거리(D2) 사이의 차이가 -15μm로 설정된다면, 이때, 제2 하위 조광층(32)의 두께(D4)는 15μm로 설정된다. 다른 예로서, 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)으로부터 베이스(1)까지의 거리(D3)와 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)으로부터의 베이스(1)까지의 거리(D2) 사이의 차이가 -10μm로 설정된다면, 이때, 제2 하위 조광층(32)의 두께(D4)는 10μm~15μm로 설정된다.
본 개시내용의 상기 실시예에서 언급된 해결책의 상대 휘도를 아래에서 개략적으로 설명할 것이다.
예를 들어, 도 2에 도시된 바와 같은 해결책에서, 조광층(3)은 단층의 필름으로 구성되고, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)과 동일한 높이이다. 도 7에 도시된 바와 같은 해결책에서, 조광층(3)은 단층의 필름으로 구성되며, 베이스(1)를 기준으로, 베이스(1)로부터 먼 조광층(3)의 표면(P)은 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)보다 더 높다. 또한, 도 4에 도시된 바와 같은 해결책에서, 조광층(3)은 2개의 층의 필름으로 구성되며, 베이스(1)로부터 먼 제2 하위 조광층(32)의 표면(P)은 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)과 동일한 높이이다.
상대 휘도는 아래와 같이 정의된다: 동일한 구동 전압이 제공되는 경우, 특정 실시예에서 디스플레이 기판(100)에 디스플레이되는 휘도를 100%의 기준값으로 사용한다면, 이때, 다른 실시예에서 디스플레이 기판(100) 상에 디스플레이되는 휘도는 상대 휘도이다.
예를 들어, 도 2에 도시된 바와 같은 해결책에서 디스플레이 기판(100)에 디스플레이되는 휘도가 기준값으로 사용되는 경우, 이때, 도 7에 도시된 바와 같은 해결책의 상대 휘도는 25% 내지 50%이고, 도 4에 도시된 바와 같은 해결책의 상대 휘도는 115% 내지 130%이다.
따라서, 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)과 동일한 높이가 되도록 베이스(1)로부터 먼 조광층(3)의 표면(P)을 배열함으로써, 또는 베이스(1)와 제2 하위 조광층(32) 사이에 제1 하위 조광층(31)을 제공함으로써, 발광 디바이스(2)에 의해 방출된 광의 흡수를 감소시키는 데 도움이 된다. 즉, 이는 디스플레이 기판(100)의 전력 소비를 감소시키는 데 도움이 된다.
몇몇 실시예에서, 도 7에 도시된 바와 같이, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판(100)은 각각의 발광 디바이스(2)의 측벽(23)을 덮는 광 반사층(4)을 더 포함한다. 반사층(4)은 발광 디바이스(2)로부터 반사층(4)으로 입사된 광을 다시 발광 디바이스(2)로 반사시키도록 구성된다. 즉, 발광 디바이스(2)에 의해 방출된 광은 반사층(4)의 작용하에 적어도 한번 반사될 수도 있고, 그래서, 반사된 광은 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 표면으로부터 출사된다. 이러한 방식으로, 반사층(4)은 베이스(1)로부터 먼 쪽을 향하는 발광 디바이스(2)의 표면으로부터 출사되는 광의 양을 증가시키기 위해 사용될 수도 있으며, 이는 디스플레이 기판(100)의 광 효율을 개선하고 디스플레이 기판(100)의 전력 소비를 감소시키는 데 도움이 된다. 또한, 광 반사층(4)이 제공되는 경우, 조광층(3)은 단층 구조로 설계될 수도 있으며, 이는 조광층(3)의 제조 프로세스를 단순화한다.
본 개시내용의 몇몇 실시예는 디스플레이 기판을 제조하는 방법을 제공한다. 도 10에 도시된 바와 같이, 디스플레이 기판을 제조하는 방법은 S100 내지 S300을 포함한다.
S100에서, 베이스가 제공된다.
S200에서, 베이스의 일 측면에 서로 이격된 복수의 발광 디바이스가 제공된다.
몇몇 예에서, 복수의 발광 디바이스는 대량 전달 방식으로 베이스의 측면에 제공될 수도 있다. 복수의 발광 디바이스와 베이스 사이에 복수의 솔더 조인트가 제공될 수도 있고, 그래서, 복수의 발광 디바이스가 대응하는 솔더 조인트를 통해 베이스에 전기적으로 연결될 수 있다.
몇몇 예에서, 베이스는 발광 디바이스가 구동 전압에 의해 구동될 때 광을 방출할 수 있게 각각의 발광 디바이스에 대한 구동 전압을 제공하도록 구성된다. 따라서, S100에서 제공되는 베이스는 각각의 발광 디바이스에 대응하는 픽셀 구동 회로를 포함한다. 픽셀 구동 회로는 대응하는 솔더 조인트를 통해 대응하는 발광 디바이스와 전기적으로 연결될 수도 있다.
몇몇 예에서, 기능성 필름의 적어도 하나의 층(절연층, 패시베이션 층 또는 평탄화 층과 같은)이 베이스의 측면에 형성된다. 복수의 발광 디바이스는 베이스로부터 먼 적어도 하나의 기능성 필름 층의 표면 상에 형성된다.
S300 단계에서, 복수의 발광 디바이스가 제공된 베이스 상에 조광층이 형성된다. 조광층의 적어도 일부는 복수의 발광 디바이스 사이의 간극에 위치하며, 따라서, 복수의 발광 디바이스 중 적어도 하나의 측벽이 조광층에 의해 둘러싸인다. 조광층의 재료는 광 흡수 재료를 포함한다. 조광층은 조광층에 입사되는 광을 흡수하도록 구성된다.
조광층은 다양한 구조를 가질 수도 있다. 예를 들어, 조광층은 단층 필름으로 구성된다. 다른 예로서, 조광층은 2개의 필름 층으로 구성된다. 조광층의 구조는 이에 제한되지 않는다.
본 출원에서, 조광층을 형성하는 프로세스 흐름은 조광층의 구조와 관련된다.
몇몇 실시예에서, 조광층은 2개의 필름 층으로 구성된다.
도 11에 도시된 바와 같이, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계(S300)는 단계 S310a 및 단계 S320a를 포함한다.
S310a에서, 도 13의 (a), 도 14의 (a) 및 도 15의 (a)에 도시된 바와 같이, 복수의 발광 디바이스(2) 사이의 간극에 제1 하위 조광층(31)이 형성된다. 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면(P1)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이이고, 또는 베이스(1)를 기준으로, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높거나 낮다. 제1 하위 조광층(31)의 재료는 반사 재료를 포함한다.
제1 하위 조광층(31)의 재료는 다양한 종류의 재료를 포함할 수도 있다. 예를 들어, 제1 하위 조광층(31)의 재료는 백색 잉크, 백색 접착제, 또는 금속 재료 중 적어도 하나를 포함한다. 본 출원에서, 백색 접착제는 예를 들어 이산화티타늄이 도핑된 실리카겔이다. 금속 재료는 반사율이 높은 금, 구리 또는 몰리브덴을 포함할 수도 있다.
제1 하위 조광층(31)을 형성하는 프로세스는 제1 하위 조광층(31)에 포함되는 재료(들)와 관련된다.
예를 들어, 제1 하위 조광층(31)의 재료가 백색 잉크 또는 백색 접착제를 포함하는 경우, 백색 잉크 또는 백색 접착제는 유체 특성을 가지기 때문에, 제1 하위 조광층(31)은 접착제 분배 프로세스, 접착제 분사 프로세스 또는 3D 인쇄 프로세스 중 어느 하나에 의해 형성될 수도 있다.
예를 들어, 제1 하위 조광층(31)의 재료가 금속 재료를 포함하는 경우, 제1 하위 조광층(31)은 3D 인쇄 프로세스에 의해 형성될 수도 있다.
제1 하위 조광층(31)의 재료가 백색 잉크 또는 백색 접착제를 포함하는 경우, 제1 하위 조광층(31)이 복수의 발광 디바이스(2) 사이의 간극에 형성되는 S310a은 S3101a 및 S3102a를 포함한다는 점을 유의한다.
S3101a에서, 접착제 분배 프로세스, 접착제 분사 프로세스 또는 3D 인쇄 프로세스 중 어느 하나에 의해 복수의 발광 디바이스(2) 사이의 간극에 제1 하위 조광막을 형성한다. 백색 잉크 또는 백색 접착제는 유체 특성을 갖기 때문에 이들 재료는 복수의 발광 디바이스(2) 사이의 간극으로 자발적으로 유동할 것이며, 따라서 복수의 발광 디바이스(2) 사이의 간극에 균일하게 채워져 제1 하위 조광막을 형성하게 된다.
S3102a에서, 제1 하위 조광막을 베이킹하여 제1 하위 조광층(31)을 형성한다.
예를 들어, 베이킹 온도는 140℃ 내지 160℃의 범위 이내이고, 베이킹 기간은 1시간 내지 2시간의 범위 내이다.
본 출원에서, 유체 특성을 갖는 재료가 자발적으로 유동한 후에 형성된 제1 하위 조광막을 베이킹하여 형성되는 제1 하위 조광층(31)은 다양한 형상을 가질 수도 있다.
예를 들어, 도 4에 도시된 바와 같이, 발광 디바이스(2)의 측벽과 접촉하는 제1 하위 조광층(31)의 부분의 두께(즉, 베이스(1)에 수직인 방향으로의 그 치수)는 발광 디바이스(2)의 측벽과 접촉하지 않는 제1 하위 조광층(31)의 부분의 두께(즉, 베이스(1)에 수직인 방향으로의 그 치수)보다 크다. 이 경우, 제1 하위 조광층(31)의 형상은 다음과 같을 수도 있다: 제1 하위 조광층(31)의 중간에 위치하는 부분은 가장자리에 위치하는 그 부분에 비해 오목하다.
다른 예를 들면, 도 8에 도시된 바와 같이, 발광 디바이스(2)의 측벽과 접촉하는 제1 하위 조광층(31)의 부분의 두께는 발광 디바이스(2)의 측벽과 접촉하지 않는 제1 하위 조광층(31)의 부분의 두께 미만이다. 이 경우, 제1 하위 조광층의 형상은 다음과 같을 수도 있다: 제1 하위 조광층(31)의 중간에 위치하는 부분은 가장자리에 위치하는 그 부분에 비해 볼록하다.
제1 하위 조광막을 베이킹함으로써, 액체 상태의 제1 하위 조광막이 고체 상태의 제1 하위 조광층(31)으로 변환될 수도 있다. 이러한 방식으로, 형성된 제1 하위 조광층(31)은 상대적으로 안정적인 형상을 가질 수도 있고, 따라서, 후속하는 제2 하위 조광층(32) 형성에 영향을 받지 않을 수도 있으며, 제1 하위 조광층(31)은 제2 하위 조광층(32)을 형성하는 동안 오염되지 않을 수도 있다.
S320a에서, 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면에 제2 하위 조광층(32)을 형성한다. 베이스(1)로부터 먼 제2 하위 조광층(32)의 표면(P)은 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)과 동일한 높이이고, 또는 베이스(1)를 기준으로, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면(Q)보다 더 높다. 제2 하위 조광층(32)의 재료는 광 흡수 재료를 포함한다.
본 출원에서, 제2 하위 조광층(32)의 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나를 포함한다.
제2 하위 조광층(32)을 형성하는 방법은 다양하다. 예를 들어, 제2 하위 조광층(32)은 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스, 3D 인쇄 프로세스, 포토리소그래피 프로세스 및 사출 성형 프로세스 중 어느 하나에 의해 형성될 수도 있다.
제2 하위 조광층(32)의 재료는 유체 특성을 갖는다는 점에 유의하여야 한다. 복수의 발광 디바이스(2) 사이의 간극에 제1 하위 조광층(31)을 형성하는 S310a는 S3201a 및 S3202a를 포함한다.
S3201a에서, 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면에 제2 하위 조광막(32')을 형성한다.
예를 들어, 도 13의 (b)에 도시된 바와 같이, 제2 하위 조광막(32')은 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스 및 3D 인쇄 프로세스 중 어느 하나에 의해 형성된다.
예를 들어, 도 12의 (b) 및 (c)에 도시된 바와 같이, 제2 하위 조광막(32')은 사출 성형 프로세스에 의해 형성된다. 제2 하위 조광막(32')을 사출 성형 프로세스로 형성하는 프로세스는 예를 들어 다음과 같다: 사출 성형 몰드(5)가 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 측면에 제공되고, 진공 환경을 형성하기 위해 진공 처리가 수행되고; 그 다음, 주입구(51)를 통해 사출 성형 몰드(5)와 제1 하위 조광층(31) 사이에 제2 하위 조광층(32)의 재료를 사출하여 제2 하위 조광막(32')을 형성한다. 본 출원에서, 도 12의 (d)에 도시된 바와 같이, 사출 성형 몰드(5)는 베이킹을 통해 제2 하위 조광막(32')을 경화시킨 후 제거될 수도 있다. 제2 하위 조광막(32')을 베이킹하는 프로세스는 S3202a의 설명을 참조할 수도 있다.
S3202a에서, 제2 하위 조광막(32')을 베이킹하여 제2 하위 조광층(32)을 형성한다.
예를 들어, 베이킹 온도는 140℃ 내지 160℃의 범위 이내이고, 베이킹 기간은 1시간 내지 2시간의 범위 내이다.
제2 하위 조광막(32')을 베이킹함으로써 액체 상태의 제2 하위 조광막(32')이 고체 상태의 제2 하위 조광층(32)으로 변환될 수도 있다. 이러한 방식으로, 형성된 제2 하위 조광층(31)은 상대적으로 안정적인 형상을 가질 수도 있다.
또한, 포토리소그래피 프로세스에 의해 제2 하위 조광층(32)을 형성하는 프로세스는 예를 들어 다음과 같다: 도 14의 (b)에 도시된 바와 같이, 제2 하위 조광막(32')은 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스 및 3D 인쇄 프로세스 중 어느 하나에 의해 형성되고; 도 14의 (c)에 도시된 바와 같이, 제2 하위 조광막(32')이 베이킹되고, 그 다음, 베이킹된 제2 하위 조광막(32')은 제2 하위 조광층(32)을 형성하기 위해 포토리소그래피 프로세스에 의해 에칭된다.
몇몇 다른 실시예에서, 조광층은 단층의 필름으로 구성된다.
도 15에 도시된 바와 같이, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계(S300)는 단계 S310b 및 단계 S320b를 포함한다.
S310b에서, 도 16의 (a)에 도시된 바와 같이, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 측면에 조광막(3')이 형성된다. 베이스(1)로부터 먼 조광막(3')의 표면은 베이스(1)를 기준으로, 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면보다 더 높다. 조광막(3')은 광 흡수 재료를 포함한다.
예를 들어, 조광막(3')을 형성하는 프로세스는 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스, 3D 인쇄 프로세스 중 어느 하나를 포함한다.
S320b에서, 도 16의 (b)에 도시된 바와 같이, 조광막(3')을 연마하여 조광막(3')의 두께를 감소시켜 조광층(3)을 형성한다.
예를 들어, 베이스(1)를 기준으로, 베이스(1)로부터 먼 형성된 조광층(3)의 표면(P)은 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)보다 0μm 내지 50μm 더 높다. 베이스(1)로부터 먼 형성된 조광층(3)의 표면(P)이 베이스(1)로부터 먼 발광 디바이스(2)의 표면(Q)보다 0μm 더 높은 경우, 표면 P와 Q는 서로 동일한 높이이다.
여기서, S310b 이후에, 그리고, S320b 이전에, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계는 조광막(3')이 액체 상태에서 고체 상태로 전환시키도록 조광막(3')을 베이킹하는 단계를 더 포함하며, 이는 베이스(1)로부터 먼 조광막(3')의 표면을 연마하는 데 편리하다.
연삭 프로세스가 연마를 위해 채용될 수도 있다. 이러한 방식으로, 형성된 조광층(3)의 베이스(1)로부터 먼 표면(P)은 보다 평탄화될 수도 있고(예를 들어, 표면이 -5μm 내지 5μm 범위 내에서 변동함), 이에 의해 제조된 디스플레이 기판의 비균일 디스플레이 문제를 회피한다.
또한, 또 다른 몇몇 실시예에서, 조광층이 단층의 필름으로 구성된 경우, 복수의 발광 디바이스가 제공된 베이스 상에 조광층을 형성하는 단계는 복수의 발광 디바이스 사이의 간극에 조광막을 형성하고, 조광막을 베이킹하여 조광층을 형성하는 단계를 포함한다. 베이스로부터 먼 조광층의 표면은 베이스로부터 먼 쪽을 향하는 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 베이스로부터 먼 쪽을 향하는 복수의 발광 디바이스의 표면보다 더 낮다.
본 출원에서, 조광막을 형성하는 프로세스는 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스, 3D 인쇄 프로세스, 포토리소그래피 프로세스 및 사출 성형 프로세스 중 어느 하나를 포함할 수도 있다. 베이킹 온도는 140℃ 내지 160℃의 범위일 수도 있고, 베이킹 기간은 1시간 내지 2시간의 범위 이내일 수도 있다.
본 개시내용의 몇몇 실시예는 디스플레이 디바이스(200)를 제공한다. 도 17에 도시된 바와 같이, 디스플레이 디바이스(200)는 상기 실시예 중 일부에서 제공된 디스플레이 기판(100)을 포함한다.
디스플레이 디바이스(200)에 포함된 디스플레이 기판(100)은 상기 실시예 중 일부에서 제공된 디스플레이 기판(100)과 동일한 구조 및 유익한 효과를 가지며, 여기서 상세한 설명은 반복하지 않는다.
몇몇 실시예에서, 디스플레이 디바이스(200)는 전자 종이, 이동 전화, 태블릿 컴퓨터, 텔레비전, 디스플레이, 노트북 컴퓨터, 디지털 프레임, 내비게이터, 또는 디스플레이 기능을 갖는 임의의 다른 제품 또는 구성요소이다.
앞서 설명한 설명은 단지 본 개시내용의 구체적인 구현 방식일 뿐이며, 본 개시내용의 보호 범위는 이에 제한되지 않는다. 본 기술 분야의 숙련자라면 누구든 본 개시내용의 보호 범위에 포함되는 본 개시내용의 기술적 범위 내에서의 변경 또는 대체를 안출할 수 있다. 따라서 본 개시내용의 보호 범위는 청구범위의 보호 범위에 따른다.

Claims (18)

  1. 디스플레이 기판이며,
    베이스;
    상기 베이스의 일 측면에 배치되고 서로 이격되어 배치되는 복수의 발광 디바이스; 및
    조광층으로서, 상기 조광층의 적어도 일부는 상기 복수의 발광 디바이스 중 적어도 하나의 측벽이 상기 조광층에 의해 둘러싸이도록 상기 복수의 발광 디바이스 사이의 간극에 위치되고, 상기 조광층의 재료는 광 흡수 재료를 포함하고, 상기 조광층은 상기 조광층에 입사되는 광을 흡수하도록 구성되는, 조광층
    을 포함하는, 디스플레이 기판.
  2. 제1항에 있어서, 상기 복수의 발광 디바이스 사이의 간극에 위치하는 상기 조광층의 부분의 두께는 상기 복수의 발광 디바이스 두께의 0.5 내지 1.5배인, 디스플레이 기판.
  3. 제1항 또는 제2항에 있어서, 상기 조광층의 재료는 흑색 잉크, 흑색 접착제 또는 흑색 포토레지스트 재료 중 적어도 하나를 포함하는, 디스플레이 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 조광층의 재료의 흡수 계수는 2Х10-5 m-1 내지 0.8 m-1인, 디스플레이 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 베이스로부터 먼 상기 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높거나 낮은, 디스플레이 기판.
  6. 제5항에 있어서, 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 0μm 내지 50μm 더 높고, 또는, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 0μm 내지 15μm 더 낮은, 디스플레이 기판.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 조광층은
    상기 복수의 발광 디바이스 사이의 간극에 위치하는 제1 하위 조광층으로서, 상기 베이스로부터 먼 상기 제1 하위 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높거나 낮고, 상기 제1 하위 조광층의 재료는 반사 재료를 포함하고, 상기 제1 하위 조광층은 상기 발광 디바이스로부터 상기 제1 하위 조광층으로 입사된 광을 상기 발광 디바이스로 다시 반사시키도록 구성되는, 제1 하위 조광층; 및
    상기 베이스로부터 먼 상기 제1 하위 조광층의 측면 상에 배치된 제2 하위 조광층으로서, 상기 베이스로부터 먼 상기 제2 하위 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높고, 상기 제2 하위 조광층의 재료는 광 흡수 재료를 포함하고, 상기 제2 하위 조광층은 상기 제2 하위 조광층에 입사되는 광을 흡수하도록 구성되는, 제2 하위 조광층을 포함하는, 디스플레이 기판.
  8. 제7항에 있어서, 상기 제1 하위 조광층의 상기 반사 재료의 반사율은 85% 내지 95%인, 디스플레이 기판.
  9. 제7항 또는 제8항에 있어서, 상기 제1 하위 조광층의 재료는 백색 잉크, 백색 접착제 또는 금속 재료 중 적어도 하나를 포함하는, 디스플레이 기판.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 베이스로부터 먼 상기 제1 하위 조광층의 표면으로부터 상기 베이스까지의 거리와 상기 베이스로부터 먼 상기 복수의 발광 디바이스 표면으로부터 상기 베이스까지의 거리의 차이는 -15μm 내지 15μm인, 디스플레이 기판.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 하위 조광층의 두께는 10μm 내지 15μm인, 디스플레이 기판.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 베이스 상의 상기 제2 하위 조광층의 정사 투영은 상기 베이스 상의 상기 복수의 발광 디바이스의 정사 투영과 중첩되지 않거나 또는 실질적으로 중첩되지 않고; 또는 상기 베이스 상의 상기 복수의 발광 디바이스의 정사 투영은 상기 베이스 상의 상기 제2 하위 조광층의 정사 투영 내에 위치되는, 디스플레이 기판.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 복수의 발광 디바이스 각각의 측벽을 덮는 광 반사층을 더 포함하는, 디스플레이 기판.
  14. 디스플레이 기판을 제조하는 방법이며,
    베이스를 제공하는 단계;
    상기 베이스의 일 측면에 서로 이격된 복수의 발광 디바이스를 제공하는 단계; 및
    상기 복수의 발광 디바이스가 제공된 상기 베이스 상에 조광층을 형성하는 단계로서, 상기 조광층의 적어도 일부는 상기 복수의 발광 디바이스 중 적어도 하나의 측벽이 상기 조광층에 의해 둘러싸이도록 상기 복수의 발광 디바이스 사이의 간극에 위치되고, 상기 조광층의 재료는 광 흡수 재료를 포함하고, 상기 조광층은 상기 조광층에 입사되는 광을 흡수하도록 구성되는, 조광층을 형성하는 단계를 포함하는, 디스플레이 기판을 제조하는 방법.
  15. 제14항에 있어서, 상기 복수의 발광 디바이스가 제공된 상기 베이스 상에 상기 조광층을 형성하는 단계는
    상기 복수의 발광 디바이스 사이의 간극에 제1 하위 조광층을 형성하는 단계로서, 상기 베이스로부터 먼 상기 제1 하위 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높거나 낮고, 상기 제1 하위 조광층의 재료는 반사 재료를 포함하는, 제1 하위 조광층을 형성하는 단계; 및
    상기 베이스로부터 먼 상기 제1 하위 조광층의 측면 상에 제2 하위 조광층을 형성하는 단계로서, 상기 베이스로부터 먼 상기 제2 하위 조광층의 표면은 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면과 동일한 높이이고, 또는 상기 베이스를 기준으로 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높고, 상기 제2 하위 조광층의 재료는 광 흡수 재료를 포함하는, 제2 하위 조광층을 형성하는 단계를 포함하는, 디스플레이 기판을 제조하는 방법.
  16. 제15항에 있어서,
    상기 제1 하위 조광층은 접착제 분배 프로세스, 접착제 분사 프로세스 및 3D 인쇄 프로세스 중 어느 하나에 의해 형성되고;
    상기 제2 하위 조광층은 접착제 분배 프로세스, 접착제 분사 프로세스, 라인 코팅 프로세스, 3D 인쇄 프로세스, 포토리소그래피 프로세스 및 사출 성형 프로세스 중 어느 하나에 의해 형성되는, 디스플레이 기판을 제조하는 방법.
  17. 제14항에 있어서, 상기 복수의 발광 디바이스가 제공된 상기 베이스 상에 상기 조광층을 형성하는 단계는
    상기 베이스로부터 먼 상기 복수의 발광 디바이스의 측면에 조광막을 형성하는 단계로서, 상기 베이스로부터 먼 상기 조광막의 표면은 상기 베이스를 기준으로, 상기 베이스로부터 먼 상기 복수의 발광 디바이스의 표면보다 더 높고, 상기 조광막은 상기 베이스 광 흡수 재료를 포함하는, 조광막을 형성하는 단계; 및
    상기 조광막을 연마하여 상기 조광막의 두께를 감소시켜 상기 조광층을 형성하는 단계를 포함하는, 디스플레이 기판을 제조하는 방법.
  18. 제1항 내지 제13항 중 어느 한 항에 따른 디스플레이 기판을 포함하는 디스플레이 디바이스.
KR1020217041908A 2020-01-23 2020-01-23 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스 KR20220131491A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/073961 WO2021147064A1 (zh) 2020-01-23 2020-01-23 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
KR20220131491A true KR20220131491A (ko) 2022-09-28

Family

ID=76992720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041908A KR20220131491A (ko) 2020-01-23 2020-01-23 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스

Country Status (7)

Country Link
US (1) US20220052225A1 (ko)
EP (1) EP4095914A4 (ko)
JP (1) JP2023519040A (ko)
KR (1) KR20220131491A (ko)
CN (1) CN113439334B (ko)
TW (2) TWI787693B (ko)
WO (1) WO2021147064A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108553A1 (zh) * 2022-11-25 2024-05-30 京东方科技集团股份有限公司 显示面板以及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630786B2 (en) * 2001-03-30 2003-10-07 Candescent Technologies Corporation Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance
KR100986518B1 (ko) * 2008-06-16 2010-10-07 엘지이노텍 주식회사 반도체 발광소자
JP5622494B2 (ja) * 2010-09-09 2014-11-12 スタンレー電気株式会社 発光装置およびその製造方法
JP6186904B2 (ja) * 2013-06-05 2017-08-30 日亜化学工業株式会社 発光装置
US20160178812A1 (en) * 2014-12-19 2016-06-23 Industrial Technology Research Institute Optical film and display assembly applying the same
JP6269702B2 (ja) * 2015-11-30 2018-01-31 日亜化学工業株式会社 発光装置の製造方法
DE102016119002B4 (de) * 2016-10-06 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
CN107994109A (zh) * 2016-10-27 2018-05-04 佛山市国星光电股份有限公司 一种cob显示模组及其制造方法
CN106531770A (zh) * 2016-12-23 2017-03-22 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
KR20180086003A (ko) * 2017-01-20 2018-07-30 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN110800117A (zh) * 2017-07-03 2020-02-14 夏普株式会社 光源装置及发光装置
CN107359175B (zh) * 2017-07-25 2020-02-11 上海天马微电子有限公司 微发光二极管显示面板和显示装置
GB2566312B (en) * 2017-09-08 2021-12-29 Barco Nv Method and system for reducing reflection of ambient light in an emissive display
KR102650950B1 (ko) * 2017-09-29 2024-03-26 서울반도체 주식회사 발광 소자 및 그것을 갖는 표시 장치
US11410918B2 (en) * 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US10964674B2 (en) * 2018-02-06 2021-03-30 Lumens Co., Ltd. Micro-LED display panel
CN108682312B (zh) * 2018-05-12 2020-11-06 汕头超声显示器技术有限公司 一种led阵列装置的制造方法
KR102457191B1 (ko) * 2018-05-16 2022-10-20 (주)포인트엔지니어링 마이크로 led 전사 시스템
JP6753452B2 (ja) * 2018-11-30 2020-09-09 日亜化学工業株式会社 発光モジュール
KR20200070901A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
CN109671365A (zh) * 2019-01-30 2019-04-23 京东方科技集团股份有限公司 Micro-LED显示基板及其制作方法、显示装置
CN210692541U (zh) * 2019-09-24 2020-06-05 恒煦电子材料股份有限公司 具黑矩阵防散色层的微发光二极管显示面板

Also Published As

Publication number Publication date
EP4095914A1 (en) 2022-11-30
TWI787693B (zh) 2022-12-21
CN113439334A (zh) 2021-09-24
WO2021147064A1 (zh) 2021-07-29
US20220052225A1 (en) 2022-02-17
JP2023519040A (ja) 2023-05-10
EP4095914A4 (en) 2023-01-25
CN113439334B (zh) 2024-03-26
TW202129949A (zh) 2021-08-01
TW202310392A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
TWI704546B (zh) 顯示裝置及其製造方法
US10396304B2 (en) Organic EL display device and liquid crystal display device
TWI765491B (zh) 顯示基板及其製備方法、顯示裝置
US10693103B2 (en) Light-emitting device and manufacturing method thereof, electronic apparatus
JP2013008941A (ja) 発光素子モジュール
JP6703312B2 (ja) 発光モジュールおよび面発光光源
US20190371985A1 (en) Light-emitting device and surface-emitting light source
CN109445180B (zh) 一种背光模组及显示装置
US11316083B2 (en) Backlight module and display device
CN114566092B (zh) 背光模组及显示装置
CN115084409A (zh) 显示面板、显示装置和车载显示***
TW202042414A (zh) 背光裝置用面光源模組及其製作方法
JP4594859B2 (ja) 照明装置及びこれを用いた画像表示装置
KR20220131491A (ko) 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스
KR20110022970A (ko) 표시장치
TWI813764B (zh) 顯示裝置
US11018284B2 (en) Light emitting element and electronic device
WO2024082488A1 (zh) 封装发光单元、显示装置和封装发光单元的制作方法
US20220293674A1 (en) Light emitting module and display device comprising the same
WO2023201699A1 (zh) 显示基板及显示装置
TWI826140B (zh) 顯示面板
WO2024000291A1 (zh) 显示装置及显示面板
US20240162387A1 (en) Light-emitting module and display device
TW202335330A (zh) 電子裝置
CN117280276A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right