KR20220092211A - 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기 - Google Patents

디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기 Download PDF

Info

Publication number
KR20220092211A
KR20220092211A KR1020200183757A KR20200183757A KR20220092211A KR 20220092211 A KR20220092211 A KR 20220092211A KR 1020200183757 A KR1020200183757 A KR 1020200183757A KR 20200183757 A KR20200183757 A KR 20200183757A KR 20220092211 A KR20220092211 A KR 20220092211A
Authority
KR
South Korea
Prior art keywords
dummy
width
gate
line
digital
Prior art date
Application number
KR1020200183757A
Other languages
English (en)
Inventor
박시형
강문수
윤재호
장동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200183757A priority Critical patent/KR20220092211A/ko
Priority to US17/542,574 priority patent/US20220210345A1/en
Priority to CN202111527826.XA priority patent/CN114678442A/zh
Publication of KR20220092211A publication Critical patent/KR20220092211A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 정전기 유입에 의한 불량을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기에 대한 것이다.
본 발명에 따르면, 더미 화소 영역을 지나는 데이터 라인 또는 게이트 라인의 폭과, 더미 화소 영역을 지나는 더미 게이트 라인 또는 더미 데이터 라인의 폭을 액티브 영역을 지날 때보다 좁게 형성함으로써, 공정 중에 발생되는 정전기가 액티브 영역으로 무작위하게 유입되는 것이 아니라 캐패시턴스가 가장 낮은 더미 화소 영역으로 유입되도록 할 수 있다.
또한 본 발명에 따르면, 정전기가 액티브 영역이 아닌 더미 화소 영역의 더미 게이트 라인 또는 더미 데이터 라인으로 유도하고, 게이트 라인과 데이터 라인에 정전기가 유도되어도 디지털 엑스레이 검출기의 구동에 미치는 영향을 최소화함에 따라, 공정 중에 발생되는 정전기에 의한 라인 결함 또는 블록 휘도 편차 불량을 최소화할 수 있다.

Description

디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기{ARRAY SUBSTRATE FOR DIGITAL X-RAY DETECTOR AND THE DIGITAL X-RAY DETECTOR INCLUDING THE SAME}
본 명세서는 정전기 유입에 의한 불량을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기에 관한 것이다.
엑스레이(X-ray)는 단파장이기 때문에 피사체를 쉽게 투과할 수 있다. 엑스레이의 투과량은 피사체 내부의 밀도에 따라 결정된다. 따라서 피사체를 투과한 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있다.
의학용으로 사용되고 있는 엑스레이 검사방법 중 하나로 필름인화방식이 있다. 하지만 필름인화방식의 경우 필름 촬영 후 인화 과정을 거쳐야 결과물을 확인할 수 있기 때문에, 결과물을 확인하기까지 많은 시간이 소요된다. 특히 필름인화방식의 경우 인화된 필름의 보관 및 보존에 있어서 많은 어려움이 있다.
이에 따라 최근에는 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 엑스레이 검출기(Digital X-ray Detector; DXD)가 개발되어 의학용으로 많이 사용되고 있다.
디지털 엑스레이 검출기는 피사체를 투과한 엑스레이의 투과량을 검출하여, 물체의 내부 상태를 디스플레이를 통해 외부로 표시하는 장치를 말한다.
따라서 디지털 엑스레이 검출기는 별도의 필름과 인화지를 사용하지 않고도 피사체의 내부 구조를 표시할 수 있고, 엑스레이 촬영 즉시 실시간으로 결과를 확인할 수 있는 장점이 있다.
디지털 엑스레이 검출기는 엑스레이를 가시광선 영역의 광으로 변환하는 신틸레이터(Scintillator)와, 변환된 가시광선 영역의 광을 전기적인 검출 신호로 변환하는 복수의 광 감지 화소들을 포함한다.
광 감지 화소는 PIN 다이오드와 박막 트랜지스터 등과 같은 각종 소자들을 포함하는데, PIN 다이오드의 경우 특히 빛에 민감한 반응을 보인다.
따라서, PIN 다이오드를 포함하는 디지털 엑스레이 검출기는 매우 미세한 빛에도 반응하여 신호를 나타내게 된다.
구체적으로, PIN 다이오드에서 발생된 전자, 즉 신호는 박막 트랜지스터를 통과하고 데이터 라인을 거쳐 리드아웃 회로부에 인가된다.
한편, 디지털 엑스레이 검출기를 제조하는 공정 중에는 다량의 정전기가 발생할 수 있는데, 이러한 정전기로 인하여 게이트 라인과 데이터 라인 간의 단락(short) 현상이 빈번히 발생할 수 있다.
게이트 라인과 데이터 라인이 서로 단락되는 경우, 게이트 라인의 전자가 데이터 라인으로 일부 유출되어, 리드아웃 회로부에는 리드아웃 회로부가 허용하는 이상의 전자가 인가될 수 있다.
이렇게 리드아웃 회로부에 허용 전압 이상의 전압이 인가되게 되면, 해당 라인에는 데이터 라인 결함(Data Line Defect) 또는 블록(Block) 간의 블록 휘도 편차 불량(Block Dim)이 발생할 수 있다.
또한, 데이터 라인의 전자가 게이트 라인으로 일부 유출될 수도 있으며, 이 경우에는 게이트 라인 결합(Gate Line Defect)이 발생할 수 있다.
라인 결함 또는 블록 휘도 편차 불량이 발생하는 디지털 엑스레이 검출기 패널은 불량으로 판정되게 되는 바, 불량 판정으로 인하여 공정 수율은 급격히 낮아지게 된다.
특히 정전기는 디지털 엑스레이 검출기 패널 내에서 게이트 라인과 데이터 라인이 서로 중첩되는 구간이 가장 얇은 부분, 즉 두 라인간의 캐패시턴스(Capacitance)가 가장 낮은 부분에서 집중적으로 발생하는 바 특정 화소가 아니라 무작위(Random)하게 패널 내에서 발생하게 된다.
이에 본 발명의 발명자들은 정전기 유입에 의한 불량을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 발명하였다.
본 명세서의 일 실시예에 따른 해결 과제는 정전기가 액티브 영역 내에 무작위하게 발생되는 것을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결 과제는 공정 중에 정전기가 발생한다고 하더라도 구동에 미치는 영향을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결 과제는 공정 중에 발생되는 정전기에 의한 라인 결함 또는 블록 휘도 편차 불량을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 제1 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판은 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역 및 액티브 영역을 사이에 두고 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 게이트 라인이 지나는 복수의 더미 화소 영역을 포함한다.
이 경우, 데이터 라인은 액티브 영역과 더미 화소 영역을 지나되, 더미 화소 영역을 지나는 데이터 라인의 폭은 액티브 영역을 지나는 데이터 라인의 폭보다 좁고, 더미 게이트 라인은 게이트 라인과 평행하게 배치되되, 더미 게이트 라인의 폭은 게이트 라인의 폭보다 좁다.
본 명세서의 제2 실시예에 따르면, 더미 게이트 라인은 데이터 라인과 교차하는 영역에서 복수의 더미 게이트 분기 라인들로 분기되고, 더미 게이트 분기 라인의 폭은 더미 게이트 라인의 폭보다 좁다.
본 명세서의 제3 실시예에 따르면, 데이터 라인은 더미 게이트 라인과 교차하는 영역에서 복수의 데이터 분기 라인으로 분기되고, 복수의 데이터 분기 라인들의 폭은 서로 다르다.
본 명세서의 제4 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판은 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역 및 액티브 영역을 사이에 두고 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 데이터 라인이 지나는 복수의 더미 화소 영역을 포함한다.
이 경우, 게이트 라인은 액티브 영역과 더미 화소 영역을 지나되, 더미 화소 영역을 지나는 게이트 라인의 폭은 액티브 영역을 지나는 게이트 라인의 폭보다 좁고, 더미 데이터 라인은 데이터 라인과 평행하게 배치되되, 더미 데이터 라인의 폭은 데이터 라인의 폭보다 좁다.
본 명세서의 제5 실시예에 따르면, 더미 데이터 라인은 게이트 라인과 교차하는 영역에서 복수의 더미 데이터 분기 라인들로 분기되고, 더미 데이터 분기 라인의 폭은 더미 데이터 라인의 폭보다 좁다.
본 명세서의 제6 실시예에 따르면, 게이트 라인은 더미 데이터 라인과 교차하는 영역에서 복수의 게이트 분기 라인으로 분기되고, 복수의 게이트 분기 라인들의 폭은 서로 다르다.
본 명세서의 실시예에 따른 디지털 엑스레이 검출기는 앞서 설명한 제1 실시예 내지 제6 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 어레이 기판 상의 액티브 영역을 덮도록 배치된 신틸레이터층을 포함한다.
이와 같이 다양한 실시예에 따르면 정전기가 액티브 영역이 아닌 구동과 무관한 더미 화소 영역으로 유입되도록 유도할 수 있어, 디지털 엑스레이 검출기의 불량을 최소화할 수 있다.
본 명세서의 실시예에 따르면, 더미 화소 영역을 지나는 데이터 라인 또는 게이트 라인의 폭과, 더미 화소 영역을 지나는 더미 게이트 라인 또는 더미 데이터 라인의 폭을 액티브 영역을 지날 때보다 좁게 형성함으로써, 공정 중에 발생되는 정전기가 액티브 영역으로 무작위하게 유입되는 것이 아니라 캐패시턴스가 가장 낮은 더미 화소 영역으로 유입되도록 할 수 있다.
또한, 본 명세서의 실시예에 따르면, 더미 게이트 라인을 좁은 폭을 갖는 복수의 더미 게이트 분기 라인들로 분기하거나, 더미 데이터 라인을 좁은 폭을 갖는 복수의 더미 데이터 분기 라인들로 분기하여 캐패시턴스가 낮은 영역을 제공함으로써, 정전기가 더미 분기 라인들에 유입되도록 할 수 있다.
이 경우, 유입된 정전기에 의해서 더미 게이트 분기 라인 또는 더미 데이터 분기 라인이 데이터 라인 또는 게이트 라인과 단락이 된다고 하더라도, 더미 라인에 발생되는 것인 바, 정전기가 디지털 엑스레이 검출기의 구동에 미치는 영향을 최소화할 수 있다.
또한, 본 명세서의 실시예에 따르면, 데이터 라인 또는 게이트 라인을 폭이 서로 다른 복수의 데이터 분기 라인 또는 복수의 게이트 분기 라인으로 분기하여 캐패시턴스가 낮은 영역을 제공함으로써, 상대적으로 폭이 좁은 데이터 분기 라인 또는 게이트 분기 라인으로 정전기를 유도시킬 수 있다.
이 경우, 유입된 정전기에 의해서 폭이 좁은 데이터 분기 라인 또는 게이트 분기 라인에 번(burn) 현상이 발생하여 전기전도도가 낮아진다고 하더라도, 상대적으로 폭이 넓은 데이터 분기 라인 또는 게이트 분기 라인으로 신호가 정상적으로 이동할 수 있어, 정전기가 디지털 엑스레이 검출기의 구동에 미치는 영향을 최소화할 수 있다.
또한, 본 명세서의 실시예에 따르면, 정전기를 액티브 영역이 아닌 더미 화소 영역의 더미 게이트 라인 또는 더미 데이터 라인으로 유도하고, 게이트 라인과 데이터 라인에 정전기가 유도되어도 디지털 엑스레이 검출기의 구동에 미치는 영향을 최소화함에 따라, 공정 중에 발생되는 정전기에 의한 라인 결함 또는 블록 휘도 편차 불량을 최소화할 수 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다.
도 2는 본 명세서의 제1 실시예 내지 제3 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 액티브 영역과 더미 화소 영역의 개략적인 배치도이다.
도 3은 본 명세서의 제1 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 4는 본 명세서의 제2 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 5는 본 명세서의 제3 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 6은 본 명세서의 제4 실시예 내지 제6 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 액티브 영역과 더미 화소 영역의 개략적인 배치도이다.
도 7은 본 명세서의 제4 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 8은 본 명세서의 제5 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 9는 본 명세서의 제6 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 평면도이다.
도 10은 본 명세서의 실시예에 따른 하나의 화소 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '∼만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '∼상에', '∼상부에', '∼하부에', '∼옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '∼후에', '∼에 이어서', '∼다음에', '∼전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는, 본 발명의 몇몇 실시예에 따른 정전기 유입에 의한 불량을 최소화할 수 있는 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기를 설명하도록 한다.
도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다. 디지털 엑스레이 검출기는 박막 트랜지스터 어레이(110), 게이트 구동부(120), 바이어스 공급부(130), 리드아웃 회로부(Readout IC, 140) 및 타이밍 제어부(150)를 포함할 수 있다.
박막 트랜지스터 어레이(110)는 일 방향으로 배열된 복수의 게이트 라인들(Gate Line, 320)과 게이트 라인들(GL)과 직교하도록 일 방향으로 배열된 복수의 데이터 라인들(Data Line, 340)에 의해 정의된 복수의 셀 영역을 포함할 수 있다.
셀 영역들은 매트릭스 형태로 배열되고, 각각의 셀 영역은 광 감지 화소들(Pixel, P)이 형성된 화소 영역(PA)을 포함할 수 있다. 박막 트랜지스터 어레이(110)는 엑스레이 소스(X-ray Source)로부터 방출된 엑스레이를 감지하고, 감지된 엑스레이를 광전 변환하여 전기적인 검출 신호로 출력할 수 있다.
각각의 광 감지 화소는 신틸레이터(Scintillator)에 의해 엑스레이로부터 변환된 가시광선 영역의 광을 전자 신호로 변환하여 출력하는 PIN 다이오드(PIN Diode)와, PIN 다이오드로부터 출력된 검출 신호를 리드아웃 회로부(140)에 전달하는 박막 트랜지스터(Thin Film Transistor, TFT)를 각각 포함할 수 있다. PIN 다이오드의 일측은 박막 트랜지스터와 연결되고 타측은 바이어스 라인(Bias Line, BL)에 연결될 수 있다.
박막 트랜지스터의 게이트 전극은 스캔 신호를 전달하는 게이트 라인(320)에 연결되고, 소스/드레인 전극은 각각 PIN 다이오드와 PIN 다이오드로부터 출력된 검출 신호를 전달하는 데이터 라인(340)에 연결될 수 있다. 바이어스 라인(BL)은 데이터 라인(340)과 서로 평행하게 배열될 수 있다.
게이트 구동부(120)는 게이트 라인(320)들을 통해 광 감지 화소들의 박막 트랜지스터에 게이트 신호들을 순차적으로 인가할 수 있다. 광 감지 화소들의 박막 트랜지스터들은 게이트 온 전압 레벨을 갖는 게이트 신호에 응답하여 턴-온(Turn-On) 될 수 있다.
바이어스 공급부(130)는 바이어스 라인들(BL)을 통해 광 감지 화소들에 구동 전압을 인가할 수 있다. 바이어스 공급부(130)는 PIN 다이오드에 리버스 바이어스(Reverse Bias) 또는 포워드 바이어스(Forward Bias)를 선택적으로 인가할 수 있다.
리드아웃 회로부(140)는 게이트 구동부(120)의 게이트 신호에 응답하여 턴-온된 박막 트랜지스터로부터 전달되는 검출 신호를 리드아웃할 수 있다. 즉 PIN 다이오드로부터 출력된 검출 신호는 박막 트랜지스터와 데이터 라인(DL)을 통해 리드아웃 회로부(140)로 입력될 수 있다.
리드아웃 회로부(140)는 오프셋 이미지를 리드아웃하는 오프셋 리드아웃 구간과, 엑스레이 노광 후의 검출 신호를 리드아웃하는 엑스레이 리드아웃 구간에 광 감지 화소들로부터 출력되는 검출신호를 리드아웃할 수 있다.
리드아웃 회로부(140)는 신호 검출부 및 멀티플렉서 등을 포함할 수 있다. 신호 검출부에는 데이터 라인들(340)과 일대일 대응하는 복수의 증폭 회로부를 포함하고, 각 증폭 회로부는 증폭기, 커패시터 및 리셋 소자 등이 포함될 수 있다.
타이밍 제어부(150)는 개시신호 및 클럭신호 등을 생성하여 게이트 구동부(120)에 공급함으로써, 게이트 구동부(120)의 동작을 제어할 수 있다. 또한 타이밍 제어부(150)는 리드아웃 제어신호 및 리드아웃 클럭신호 등을 생성하여 리드아웃 회로부(140)에 공급함으로써, 리드아웃 회로부(140)의 동작을 제어할 수 있다.
도 2는 본 명세서의 제1 실시예 내지 제3 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판(100) 및 디지털 엑스레이 검출기(200)의 액티브 영역(AA)과 더미 화소 영역(DPA)의 개략적인 배치도이다.
디지털 엑스레이 검출기(200)는 엑스레이 소스(X-ray Source)로부터 방출된 엑스레이를 감지하고, 감지된 엑스레이를 광전 변환하여 전기적인 검출 신호로 출력한다.
이를 위하여 디지털 엑스레이 검출기(200)는 엑스레이를 가시광선 영역의 광을 변환하는 신틸레이터(Scintillator)와 변환된 가시광선 영역의 광을 전기적인 검출 신호로 변환하는 복수의 광 감지 화소(P)들을 포함한다. 광 감지 화소(P)들은 복수의 행과 복수의 열을 갖는 매트릭스 형태로 배열될 수 있다.
구체적으로, 각각의 광 감지 화소(P)는 신틸레이터(Scintillator)에 의해 엑스레이로부터 변환된 가시광선 영역의 광을 전자 신호로 변환하여 출력하는 PIN 다이오드(PIN Diode, 230)와, PIN 다이오드(230)로부터 출력된 검출 신호를 리드아웃 회로부(140)에 전달하는 박막 트랜지스터(Thin Film Transistor, TFT, 220)를 포함할 수 있다.
이에 따라, 매트릭스 형태로 배열되는 광 감지 화소(P)와 함께 각각의 광 감지 화소(P)에 포함되는 PIN 다이오드(230)와 박막 트랜지스터(220)도 복수의 행과 복수의 열을 갖는 매트릭스 형태로 배열될 수 있다.
도 2에 도시된 바와 같이, 본 명세서의 일 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판(100)은 액티브 영역(AA) 및 액티브 영역(AA)을 사이에 두고 액티브 영역(AA)의 일 외측과 타 외측에 배치되는 한 쌍의 더미(Dummy) 화소 영역(DPA)을 포함한다.
디지털 엑스레이 검출기용 어레이 기판(100)은 액티브 영역(Active Area: AA)과 액티브 영역(AA) 주위를 둘러싸도록 배치되는 넌-액티브 영역(Non-Active Area)을 포함한다.
액티브 영역(AA)은 복수의 화소 영역(PA)을 포함한다.
넌-액티브 영역에는 화소 영역(PA)에 있는 광 감지 화소(P)들과 연결되는 게이트 구동부(120), 리드아웃 회로부(140)와 같은 기타 패드 관련 구성들이 배치될 수 있다.
또한, 넌-액티브 영역에는 더미 화소 영역(DPA)이 배치되는데 본 명세서의 일 실시예와 같이 액티브 영역(AA)의 일 외측과 타 외측, 구체적으로는 액티브 영역(AA)의 상부 외측과 하부 외측을 따라 더미 화소 영역(DPA)이 배치될 수 있다.
더미 화소 영역(DPA)은 화소 영역(PA)과 유사한 패턴을 갖되 실질적으로는 디지털 엑스레이 검출기(200)의 구동에 기여하지 않는 더미 영역을 의미한다.
이하에서 설명하는 제1 실시예 내지 제3 실시예는 동일한 액티브 영역(AA)과 더미 화소 영역(DPA)의 배치 형태를 가질 수 있으며, 각각의 실시예에 대해서는 도 3 내지 도 5를 참조하여 구체적으로 설명하도록 한다.
도 3에 따른 제1 실시예의 경우, 액티브 영역(AA)은 복수의 화소 영역(PA)을 포함하며, 복수의 화소 영역(PA)은 복수의 행과 복수의 열로 배열된 게이트 라인(320)과 데이터 라인(340)이 교차되어 정의된다.
복수의 데이터 라인(340)은 액티브 영역(AA)의 수직 방향으로 배열되고, 복수의 게이트 라인(320)은 복수의 데이터 라인(340)들과 직교하는 방향으로 배열될 수 있다.
이 경우, 액티브 영역(AA)의 수직 방향은 더미 화소 영역(DPA)이 배치된 액티브 영역(AA)의 상측과 하측을 지나는 방향을 의미한다.
이에 따라 복수의 데이터 라인(340)은 액티브 영역(AA)뿐만 아니라, 액티브 영역(AA)을 사이에 두고 액티브 영역(AA)의 상부 외측과 하부 외측에 배치된 한 쌍의 더미 화소 영역(DPA)을 지나게 된다.
액티브 영역(AA)의 외측, 예를 들어 넌-액티브 영역에는 리드아웃 회로부(140)와 게이트 구동부(120)가 배치될 수 있다.
리드아웃 회로부(140)는 데이터 라인(340)을 통해 광 감지 화소(P)로부터 검출 신호를 리드아웃하고, 게이트 구동부(120)는 게이트 라인(320)을 통해 광 감지 화소에 스캔 신호를 공급할 수 있다.
각각의 화소 영역(PA)은 광 감지 화소를 포함하며, 각각의 광 감지 화소는 PIN 다이오드(230) 및 PIN 다이오드(230)와 전기적으로 연결되는 박막 트랜지스터(220)를 포함한다.
더미 화소 영역(DPA)에는 화소 영역(PA)과 유사한 패턴을 갖는 복수의 더미 광 감지 화소들이 배치될 수 있다.
각각의 더미 광 감지 화소는 더미 PIN 다이오드(230D)와 더미 박막 트랜지스터(220D)를 포함할 수 있다.
이 경우, 더미 PIN 다이오드(230D)와 더미 박막 트랜지스터(220D)는 서로 전기적으로 연결되지 않도록 형성되어 더미 화소 영역(DPA)의 더미 감지 화소는 실질적으로 구동되지 않을 수 있다.
더미 광 감지 화소의 형성 패턴은 이에 한정되지 않으며, 더미 PIN 다이오드(230D)와 더미 박막 트랜지스터(220D)가 서로 연결될 수도 있다.
다만, 이 경우에는 더미 PIN 다이오드(230D) 자체에서 전기적인 연결이 끊어져 있거나, 더미 박막 트랜지스터(220D) 자체에서 전기적인 연결이 끊어진 패턴을 가질 수 있다.
즉, 더미 화소 영역(DPA)의 더미 광 감지 화소는 실질적으로 구동이 되지 않도록 형성될 수 있는 것으로, 구체적인 형성 패턴은 특별히 한정되지 않는다.
더미 화소 영역(DPA)은 더미 화소 영역(DPA)을 지나는 더미 게이트 라인(320D)을 포함한다.
더미 게이트 라인(320D)은 데이터 라인(340)과 수직한 방향으로 배치된다. 따라서 더미 게이트 라인(320D)은 게이트 라인(320)과 평행하게 배치된다.
앞서 설명한 바와 같이 게이트 라인(320)은 게이트 구동부(120)로부터 스캔 신호를 받아 광 감지 화소에 스캔 신호를 공급할 수 있지만, 더미 게이트 라인(320D)은 게이트 구동부(120)로부터 스캔 신호를 받아 더미 광 감지 화소에 스캔 신호를 공급하지 않을 수 있다.
예를 들어, 더미 게이트 라인(320D)은 게이트 구동부(120)와 전기적으로 연결되지 않을 수 있으며, 연결이 된다고 하더라도 더미 게이트 라인(320D)에는 별도의 스캔 신호가 공급되지 않을 수 있다.
한편, 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 폭(w12)은 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭(w11)보다 작을 수 있다.
즉, 하나의 데이터 라인(340)이라 하더라도 전체적으로 일정한 폭을 갖는 것이 아니라, 액티브 영역(AA)과 더미 화소 영역(DPA)의 경계를 기준으로 폭이 변경될 수 있다.
다만, 데이터 라인(340)의 폭이 변경되는 지점은 액티브 영역(AA)과 더미 화소 영역(DPA)의 경계선과 일치하는 것은 아니며, 경계선의 부근에서 폭이 점차적으로 증가하거나 감소할 수도 있다.
그리고, 더미 게이트 라인(320D)의 폭(w14)은 게이트 라인(320)의 폭(w13)보다 작을 수 있다.
이 경우, 하나의 더미 게이트 라인(320D)과 하나의 게이트 라인(320)은 각각 전체적으로 일정한 폭을 가질 수 있다.
이와 같이, 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 폭(w12) 및 더미 게이트 라인(320D)의 폭(w14)을 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭(w11) 및 게이트 라인(320)의 폭(w13)보다 좁게 형성함으로써, 공정 중에 발생되는 정전기를 액티브 영역(AA)이 아닌 더미 화소 영역(DPA)으로 최대한 유도할 수 있다.
정전기는 디지털 엑스레이 검출기 패널 내에서 게이트 라인(320)과 데이터 라인(340)이 서로 중첩되는 구간이 가장 얇은 부분, 즉 두 라인간의 캐패시턴스(Capacitance)가 가장 낮은 부분에서 집중적으로 발생한다.
따라서, 제1 실시예에 따르면 정전기가 액티브 영역(AA)이 아닌 폭이 좁은 데이터 라인(340)과 더미 게이트 라인(320D)이 교차하는 더미 화소 영역(DPA)에서 집중적으로 발생하도록 유도할 수 있다.
따라서, 정전기로 인한 라인들 간의 단락이 발생되는 경우 액티브 영역(AA)이 아니라 더미 화소 영역(DPA)에서 라인들 간의 단락이 발생하기 때문에, 라인 결함의 문제가 발생하지 않을 수 있다.
또한, 더미 화소 영역(DPA)의 경우 디지털 엑스레이 검출기의 화면으로 표시되지 않기 때문에, 더미 화소 영역(DPA)에서 라인들 간의 단락이 발생한다고 하더라도 화면에 흑점이 발생하지 않을 수 있다.
한편, 도 4에 따른 제2 실시예의 경우, 더미 게이트 라인(320D)은 데이터 라인(340)과 교차하는 영역에서 복수의 더미 게이트 분기 라인(321D)들로 분기될 수 있다.
이 경우, 더미 게이트 분기 라인(321D)의 폭(w15)은 더미 게이트 라인(320D)의 폭(w14)보다 작게 형성될 수 있다.
구체적으로 더미 게이트 분기 라인(321D)은 2개 이상의 더미 게이트 분기 라인(321D)으로 분기될 수 있으며, 각각의 분기된 더미 게이트 분기 라인(321D)들의 폭(w15)은 서로 동일할 수 있다.
분기된 더미 게이트 분기 라인(321D)들의 폭(w15)이 서로 동일한 경우, 정전기가 유도되어 단락이 발생하는 순서는 특별히 정해지지 않을 수 있다.
그러나, 이에 한정되지는 않으며, 각각의 분기된 더미 게이트 분기 라인(321D)들의 폭(w15)은 서로 다르게 형성될 수도 있다. 각각의 분기된 더미 게이트 분기 라인(321D)들의 폭(w15)이 서로 다르게 형성된 경우, 상대적으로 보다 작은 폭을 가지는 더미 게이트 분기 라인(321D)에서 단락이 발생할 수 있다.
즉, 분기된 더미 게이트 분기 라인(321D)들의 폭(w15)이 서로 다른 경우, 상대적으로 보다 작은 폭을 가지는 더미 게이트 분기 라인(321D)에서 단락이 먼저 발생한 이후에, 다음으로 상대적으로 보다 큰 폭을 가지는 더미 게이트 분기 라인(321D)에서 단락이 발생할 수 있다.
더미 게이트 라인(320D)이 더미 게이트 라인(320D)보다도 폭이 더 작은 복수의 더미 게이트 분기 라인(321D)으로 분기되는 경우, 더미 게이트 분기 라인(321D)과 데이터 라인(340)과의 교차 영역에서 두 라인 간의 캐패시턴스는 더욱 더 낮아지게 된다.
따라서, 제2 실시예에 따르면 정전기가 액티브 영역(AA)이 아닌 데이터 라인(340)과 복수의 더미 게이트 분기 라인(321D)이 교차하는 더미 화소 영역(DPA)에서 집중적으로 발생하도록 유도할 수 있다.
특히, 제2 실시예의 경우 더미 게이트 라인(320D)보다도 폭이 좁은 복수의 더미 게이트 분기 라인(321D)으로 세분화되기 때문에, 더미 게이트 분기 라인(321D)과 데이터 라인(340)과의 교차 영역에서 두 라인 간의 캐패시턴스는 더욱 더 낮아지게 된다.
그리고, 복수의 더미 게이트 분기 라인(321D)으로 분기되는 경우 전체 캐패시턴스의 양에 대한 손실을 최소화할 수 있어, 교차 영역에서 정전기를 발생시킬 수 있는 전체 버퍼양의 손실을 최소화할 수 있다.
뿐만 아니라, 복수의 더미 게이트 분기 라인(321D)으로 분기되는 경우 데이터 라인(340)과 중첩되는 더미 게이트 분기 라인(321D)의 개수가 증가하게 되는 바, 정전기를 유도하여 더미 게이트 분기 라인(321D)에서 단락이 발생될 수 있는 기회 및 확률을 높일 수 있다.
아울러, 복수로 형성되는 더미 게이트 분기 라인(321D)의 개수가 크게 증가하여, 전체 더미 게이트 분기 라인(321D)들의 폭(w15)의 합이 더미 게이트 라인(320D)의 폭(w14)보다 커지는 경우, 복수의 더미 게이트 분기 라인(321D)들이 데이터 라인(340)과 중첩되는 영역도 크게 증가할 수 있다.
이에 따라, 정전기를 유도하여 더미 게이트 분기 라인(321D)에서 단락이 발생될 수 있는 기회 및 확률을 더욱 더 높일 수 있다.
또한, 하나의 더미 게이트 분기 라인(321D)이 집중된 정전기에 의해서 번(burn) 현상이 발생하여 전기전도도가 낮아진다고 하더라도, 더미 게이트 분기 라인(321D)이 복수로 형성되기 때문에 남아 있는 다른 더미 게이트 분기 라인(321D)으로 정전기가 계속 유입될 수 있다.
아울러, 더미 게이트 라인(320D)의 경우 신호가 흐르지 않는 라인이기 때문에 복수의 더미 게이트 분기 라인(321D)들에 모두 번(burn) 현상이 발생되어도 디지털 엑스레이 검출기의 구동에 역할을 미치지 않는 바, 복수의 더미 게이트 분기 라인(321D)들이 최대한 작은 폭을 갖도록 함으로써 정전기를 효과적으로 유도할 수 있다.
한편, 도 5에 따른 제3 실시예의 경우, 데이터 라인(340)은 더미 게이트 라인(320D)과 교차하는 영역에서 복수의 데이터 분기 라인(343)으로 분기될 수 있다.
이 경우, 복수의 데이터 분기 라인(343)들의 폭은 서로 다르게 형성될 수 있다.
구체적으로, 복수의 데이터 분기 라인(343)들 중에서 적어도 하나의 폭은 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭보다 작게 형성될 수 있다.
또한, 복수의 데이터 분기 라인(343)들 중에서 적어도 하나의 폭은 더미 화소 영역(DPA)을 지나는 상기 데이터 라인(340)의 폭보다 작게 형성될 수 있다.
예를 들어, 복수의 데이터 분기 라인(343)은 제1 데이터 분기 라인(343a)과 제2 데이터 분기 라인(343b)으로 분기될 수 있다.
도 5에서는 2개의 데이터 분기 라인(343)으로 설명하였지만 이에 한정되는 것은 아니며, 복수의 데이터 분기 라인(343)은 2개 이상의 데이터 분기 라인(343)으로 분기될 수 있다.
이 경우 제1 데이터 분기 라인(343a)의 폭(w16)은 제2 데이터 분기 라인(343b)의 폭(w17)보다 크게 형성할 수 있다. 즉, 제2 데이터 분기 라인(343b)의 폭(w17)은 제1 데이터 분기 라인(343a)의 폭(w16)보다 작게 형성할 수 있다.
또한, 제2 데이터 분기 라인(343b)의 폭(w17)은 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭(w11)보다도 작게 형성되며, 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 폭(w12)보다도 작게 형성될 수 있다.
한편, 제1 데이터 분기 라인(343a)의 폭(w16)은 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭(w11) 또는 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 폭(w12)과 동일하게 형성될 수 있지만, 이에 한정되는 것은 아니다.
이와 같이, 데이터 라인(340)이 더미 게이트 라인(320D)과 교차하는 영역에서 서로 다른 폭을 갖는 복수의 데이터 분기 라인(343)으로 분기됨으로써, 상대적으로 폭이 작은 데이터 분기 라인(343)으로 정전기가 집중되도록 할 수 있다.
예를 들어, 상대적으로 폭이 작은 제2 데이터 분기 라인(343b)으로 정전기가 집중되는 경우 번(burn) 현상이 발생하여 제2 데이터 분기 라인(343b)의 전기 전도도가 매우 낮아짐에 따라 제2 데이터 분기 라인(343b)으로는 신호가 흐르지 않게 된다.
하지만, 폭이 상대적으로 두꺼운 제1 데이터 분기 라인(343a)의 경우 저항이 낮아 높은 전기 전도도를 갖기 때문에 제1 데이터 분기 라인(343a)을 통해 정상적인 신호가 흐를 수 있다.
따라서, 제2 데이터 분기 라인(343b)이 정전기를 유도하는 역할을 하고, 제1 데이터 분기 라인(343a)이 신호를 정상적으로 전달하는 역할을 할 수 있어, 제2 데이터 분기 라인(343b)의 번 현상 발생 여부는 디지털 엑스레이 검출기의 구동에 영향을 미치지 않게 된다.
또한, 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 경우 액티브 영역(AA)으로부터의 신호를 정상적으로 전달해야 하기 때문에, 제1 데이터 분기 라인(343a)의 폭(w16)은 액티브 영역(AA)을 지나는 데이터 라인(340)의 폭(w11) 또는 더미 화소 영역(DPA)을 지나는 데이터 라인(340)의 폭(w12)과 동일하게 형성하여, 리드아웃 신호가 리드아웃 회로부(140)로 정상적으로 전달될 수 있도록 할 수 있다.
한편, 도 6에 도시된 바와 같이, 본 명세서의 다른 일 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판(100)은 액티브 영역(AA) 및 액티브 영역(AA)을 사이에 두고 액티브 영역(AA)의 일 외측과 타 외측에 배치되는 한 쌍의 더미(Dummy) 화소 영역(PA)을 포함한다.
디지털 엑스레이 검출기용 어레이 기판(100)은 액티브 영역(AA)과 액티브 영역(AA) 주위를 둘러싸도록 배치되는 넌-액티브 영역을 포함한다.
액티브 영역(AA)은 복수의 화소 영역(PA)을 포함한다.
넌-액티브 영역에는 화소 영역(PA)에 있는 광 감지 화소들과 연결되는 데이터 구동부, 리드아웃 회로부(140)와 같은 기타 패드 관련 구성들이 배치될 수 있다.
또한, 넌-액티브 영역에는 더미 화소 영역(DPA)이 배치되는데 본 명세서의 일 실시예와 같이 액티브 영역(AA)의 일 외측과 타 외측, 구체적으로는 액티브 영역(AA)의 좌측과 우측을 따라 더미 화소 영역(DPA)이 배치될 수 있다.
더미 화소 영역(DPA)은 화소 영역(PA)과 유사한 패턴을 갖되 실질적으로는 디지털 엑스레이 검출기의 구동에 기여하지 않는 더미 영역을 의미한다.
이하에서 설명하는 제4 실시예 내지 제6 실시예는 동일한 액티브 영역(AA)과 더미 화소 영역(DPA)의 배치 형태를 가질 수 있으며, 각각의 실시예에 대해서는 도 7 내지 도 9를 참조하여 구체적으로 설명하도록 한다.
도 7에 따른 제4 실시예의 경우, 액티브 영역(AA)은 복수의 화소 영역(PA)을 포함하여, 복수의 화소 영역(PA)은 복수의 행과 복수의 열로 배열된 게이트 라인(320)과 데이터 라인(340)이 교차되어 정의된다.
복수의 데이터 라인(340)은 액티브 영역(AA)의 수직 방향으로 배열되고, 복수의 게이트 라인(320)은 복수의 데이터 라인(340)들과 직교하는 방향으로 배열될 수 있다.
이 경우, 액티브 영역(AA)의 수직 방향은 더미 화소 영역(DPA)이 배치되지 않은 액티브 영역(AA)의 상측과 하측을 지나는 방향을 의미한다.
이에 따라 복수의 게이트 라인(320)은 액티브 영역(AA)뿐만 아니라, 액티브 영역(AA)을 사이에 두고 액티브 영역(AA)의 좌측과 우측에 배치된 한 쌍의 더미 화소 영역(DPA)을 지나게 된다.
더미 화소 영역(DPA)은 더미 화소 영역(DPA)을 지나는 더미 데이터 라인(340D)을 포함한다.
더미 데이터 라인(340D)은 게이트 라인(320)과 수직한 방향으로 배치된다. 따라서 더미 데이터 라인(340D)은 데이터 라인(340)과 평행하게 배치된다.
앞서 설명한 바와 같이 데이터 라인(340)은 광 감지 화소로부터의 검출 신호를 리드아웃 회로부(140)로 전달할 수 있지만, 더미 데이터 라인(340D)은 리드아웃 회로부(140)에 별도의 검출 신호를 전달하지 않을 수 있다.
예를 들어, 더미 데이터 라인(340D)은 리드아웃 회로부(140)와 전기적으로 연결되지 않을 수 있으며, 연결이 된다고 하더라도 더미 데이터 라인(340D)을 통해 별도의 리드아웃 검출 신호가 전달되지 않을 수 있다.
한편, 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 폭(w22)은 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭(w21)보다 좁다.
즉, 하나의 게이트 라인(320)이라 하더라도 전체적으로 일정한 폭을 갖는 것이 아니라, 액티브 영역(AA)과 더미 화소 영역(DPA)의 경계를 기준으로 폭이 변경될 수 있다.
다만, 게이트 라인(320)의 폭이 변경되는 지점은 액티브 영역(AA)과 더미 화소 영역(DPA)의 경계선과 일치하는 것은 아니며, 경계선의 부근에서 폭이 점차적으로 증가하거나 감소할 수도 있다.
그리고, 더미 데이터 라인(340D)의 폭(w24)은 데이터 라인(340)의 폭(w23)보다 좁다.
이 경우, 하나의 더미 데이터 라인(340D)과 하나의 데이터 라인(340)은 각각 전체적으로 일정한 폭을 가질 수 있다.
이와 같이, 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 폭(w22) 및 더미 데이터 라인(340D)의 폭(w24)을 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭(w21) 및 데이터 라인(340)의 폭(w23)보다 좁게 형성함으로써, 공정 중에 발생되는 정전기를 액티브 영역(AA)이 아닌 더미 화소 영역(DPA)으로 최대한 유도할 수 있다.
정전기는 디지털 엑스레이 검출기 패널 내에서 데이터 라인(340)과 게이트 라인(320)이 서로 중첩되는 구간이 가장 얇은 부분, 즉 두 라인간의 캐패시턴스(Capacitance)가 가장 낮은 부분에서 집중적으로 발생한다.
따라서, 제4 실시예에 따르면 정전기가 액티브 영역(AA)이 아닌 폭이 좁은 게이트 라인(320)과 더미 데이터 라인(340D)이 교차하는 더미 화소 영역(DPA)에서 집중적으로 발생하도록 유도할 수 있다.
따라서, 정전기로 인한 라인들 간의 단락이 발생되는 경우 액티브 영역(AA)이 아니라 더미 화소 영역(DPA)에서 라인들 간의 단락이 발생하기 때문에, 라인 결함의 문제가 발생하지 않을 수 있다.
또한, 더미 화소 영역(DPA)의 경우 디지털 엑스레이 검출기의 화면으로 표시되지 않기 때문에, 더미 화소 영역(DPA)에서 라인들 간의 단락이 발생한다고 하더라도 화면에 흑점이 발생하지 않을 수 있다.
한편, 도 8에 따른 제5 실시예의 경우, 더미 데이터 라인(340D)은 게이트 라인(320)과 교차하는 영역에서 복수의 더미 데이터 분기 라인(341D)들로 분기될 수 있다.
이 경우, 더미 데이터 분기 라인(341D)의 폭(w25)은 더미 데이터 라인(340D)의 폭(w24)보다 작게 형성될 수 있다.
구체적으로 더미 데이터 분기 라인(341D)은 2개 이상의 더미 데이터 분기 라인(341D)으로 분기될 수 있으며, 각각의 분기된 더미 데이터 분기 라인(341D)들의 폭(w25)은 서로 동일할 수 있다.
분기된 더미 데이터 분기 라인(341D)들의 폭(w25)이 서로 동일한 경우, 정전기가 유도되어 단락이 발생하는 순서는 특별히 정해지지 않을 수 있다.
그러나, 이에 한정되지는 않으며, 더미 데이터 분기 라인(341D)들의 폭(w25)은 서로 다르게 형성될 수도 있다. 각각의 분기된 더미 데이터 분기 라인(341D)들의 폭(w25)이 서로 다르게 형성된 경우, 상대적으로 보다 작은 폭을 가지는 더미 데이터 분기 라인(341D)에서 단락이 발생할 수 있다.
즉, 분기된 더미 데이터 분기 라인(341D)들의 폭(w25)이 서로 다른 경우, 상대적으로 보다 작은 폭을 가지는 더미 데이터 분기 라인(341D)에서 단락이 먼저 발생한 이후에, 다음으로 상대적으로 보다 큰 폭을 가지는 더미 데이터 분기 라인(341D)에서 단락이 발생할 수 있다.
더미 데이터 라인(340D)이 더미 데이터 라인(340D)보다도 폭이 더 작은 복수의 더미 데이터 분기 라인(341D)으로 분기되는 경우, 더미 데이터 분기 라인(341D)과 게이트 라인(320)과의 교차 영역에서 두 라인 간의 캐패시턴스는 더욱 더 낮아지게 된다.
따라서, 제5 실시예에 따르면 정전기가 액티브 영역(AA)이 아닌 게이트 라인(320)과 복수의 더미 데이터 분기 라인(341D)이 교차하는 더미 화소 영역(DPA)에서 집중적으로 발생하도록 유도할 수 있다.
특히, 제5 실시예의 경우 더미 데이터 라인(340D)보다도 폭이 작은 복수의 더미 데이터 분기 라인(341D)으로 세분화되기 때문에, 더미 데이터 분기 라인(341D)과 게이트 라인(320)과의 교차 영역에서 두 라인 간의 캐패시턴스는 더욱 더 낮아지게 된다.
그리고, 복수의 더미 데이터 분기 라인(341D)으로 분기되는 경우 전체 캐패시턴스의 양에 대한 손실은 최소화할 수 있어, 교차 영역에서 정전기를 발생시킬 수 있는 전체 버퍼양의 손실을 최소화할 수 있다.
뿐만 아니라, 복수의 더미 데이터 분기 라인(341D)으로 분기되는 경우 게이트 라인(320)과 중첩되는 더미 데이터 분기 라인(341D)의 개수가 증가하게 되는 바, 정전기를 유도하여 더미 데이터 분기 라인(341D)에서 단락이 발생될 수 있는 기회 및 확률을 높일 수 있다.
아울러, 복수로 형성되는 더미 데이터 분기 라인(341D)의 개수가 크게 증가하여, 전체 더미 데이터 분기 라인(341D)들의 폭(w25)의 합이 더미 데이터 라인(340D)의 폭(w24)보다 커지는 경우, 복수의 더미 데이터 분기 라인(341D)들이 게이트 라인(320)과 중첩되는 영역도 크게 증가할 수 있다.
이에 따라, 정전기를 유도하여 더미 데이터 분기 라인(341D)에서 단락이 발생될 수 있는 기회 및 확률을 더욱 더 높일 수 있다.
또한, 하나의 더미 데이터 분기 라인(341D)이 집중된 정전기에 의해서 번(burn) 현상이 발생하여 전기전도도가 낮아진다고 하더라도, 더미 데이터 분기 라인(341D)이 복수로 형성되기 때문에 남아 있는 다른 더미 데이터 분기 라인(341D)으로 계속 정전기가 유입될 수 있다.
아울러, 더미 데이터 라인(340D)의 경우 신호가 흐르지 않는 라인이기 때문에 복수의 더미 데이터 분기 라인(341D)들에 모두 번(burn) 현상이 발생되어도 디지털 엑스레이 검출기의 구동에 역할을 미치지 않는 바, 복수의 더미 데이터 분기 라인(341D)들이 최대한 좁고 동일한 폭을 갖도록 함으로써 정전기를 효과적으로 유도할 수 있다.
한편, 도 9에 따른 제6 실시예의 경우, 게이트 라인(320)은 더미 데이터 라인(340D)과 교차하는 영역에서 복수의 게이트 분기 라인(323)으로 분기될 수 있다.
이 경우, 복수의 게이트 분기 라인(323)들의 폭은 서로 다르게 형성될 수 있다.
구체적으로, 복수의 게이트 분기 라인(323)들 중에서 적어도 하나의 폭은 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭보다 작게 형성될 수 있다.
또한, 복수의 게이트 분기 라인(323)들 중에서 적어도 하나의 폭은 더미 화소 영역(DPA)을 지나는 상기 게이트 라인(320)의 폭보다 작게 형성될 수 있다.
예를 들어, 복수의 게이트 분기 라인(323)은 제1 게이트 분기 라인(323a)과 제2 게이트 분기 라인(323b)으로 분기될 수 있다.
도 9에서는 2개의 게이트 분기 라인(323)으로 설명하였지만 이에 한정되는 것은 아니며, 복수의 게이트 분기 라인(323)은 2개 이상의 게이트 분기 라인(323)으로 분기될 수 있다.
이 경우 제1 게이트 분기 라인(323a)의 폭(w26)은 제2 게이트 분기 라인(323b)의 폭(w27)보다 크게 형성할 수 있다. 즉, 제2 게이트 분기 라인(323b)의 폭(w27)은 제1 게이트 분기 라인(323a)의 폭(w26)보다 작게 형성할 수 있다.
또한, 제2 게이트 분기 라인(323b)의 폭(w27)은 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭(w21)보다도 작게 형성되며, 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 폭(w22)보다도 작게 형성될 수 있다.
한편, 제1 게이트 분기 라인(323a)의 폭(w26)은 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭(w21) 또는 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 폭(w22)과 동일하게 형성될 수 있지만, 이에 한정되는 것은 아니다.
이와 같이, 게이트 라인(320)이 더미 데이터 라인(340D)과 교차하는 영역에서 서로 다른 폭을 갖는 복수의 게이트 분기 라인(323)으로 분기됨으로써, 상대적으로 폭이 작은 게이트 분기 라인(323)으로 정전기가 집중되도록 할 수 있다.
예를 들어, 상대적으로 폭이 작은 제2 게이트 분기 라인(323b)으로 정전기가 집중되는 경우 번(burn) 현상이 발생하여 제2 게이트 분기 라인(323b)의 전기 전도도가 매우 낮아짐에 따라 제2 게이트 분기 라인(323b)으로는 신호가 흐르지 않게 된다.
하지만, 폭이 상대적으로 두꺼운 제1 게이트 분기 라인(323a)의 경우 저항이 낮아 높은 전기 전도도를 갖기 때문에 제1 게이트 분기 라인(323a)을 통해 정상적인 신호가 흐를 수 있다.
따라서, 제2 게이트 분기 라인(323b)이 정전기를 유도하는 역할을 하고, 제1 게이트 분기 라인(323a)이 신호를 정상적으로 전달하는 역할을 할 수 있어, 제2 게이트 분기 라인(323b)의 번 현상 발생 여부는 디지털 엑스레이 검출기의 구동에 영향을 미치지 않게 된다.
또한, 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 경우 액티브 영역(AA)에 신호를 정상적으로 전달해야 하기 때문에, 제1 게이트 분기 라인(323a)의 폭(w26)은 액티브 영역(AA)을 지나는 게이트 라인(320)의 폭(w21) 또는 더미 화소 영역(DPA)을 지나는 게이트 라인(320)의 폭(w22)과 동일하게 형성하여, 스캔 신호가 액티브 영역(AA)에 정상적으로 전달될 수 있도록 할 수 있다.
도 11은 디지털 엑스레이 검출기의 화면에 있어서, 데이터 라인(340)의 라인 결함과 게이트 라인(320)과 데이터 라인(340)의 단락이 나타나는 것을 도시한 것이다.
디지털 엑스레이 검출기의 화면에서 데이터 라인(340)의 라인 결함이 발생되는 영역은 하얗게 표시되고, 게이트 라인(320)과 데이터 라인(340)의 단락이 되는 영역은 검정색으로 표시될 수 있다.
이와 관련하여, 본 명세서의 실시예에 따르면, 정전기가 액티브 영역(AA)이 아닌 더미 화소 영역(DPA)의 더미 게이트 라인(320D) 또는 더미 데이터 라인(340D)으로 유도하고, 게이트 라인(320)과 데이터 라인(340)에 정전기가 유도되어도 디지털 엑스레이 검출기의 구동에 미치는 영향을 최소화함에 따라, 공정 중에 발생되는 정전기에 의한 라인 결함 또는 블록 휘도 편차 불량을 최소화할 수 있다.
특히, 본 명세서의 실시예에 따르면, 정전기에 의해 발생되는 라인 결함이나 게이트 라인(320)과 데이터 라인(340)의 단락이 화면에 표시되는 액티브 영역(AA)이 아니라 더미 화소 영역(DPA)에서 발생될 수 있기 때문에, 디지털 엑스레이 검출기의 구동 및 실제 표시 화면에 정전기가 영향을 미치지 않게 할 수 있다.
도 10은 본 명세서의 실시예에 따른 하나의 화소 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 단면도이다.
본 명세서의 실시예에 따른 디지털 엑스레이 검출기(200)는 베이스 기판(210)을 포함한다.
베이스 기판(210)은 유리 재질의 기판을 사용할 수 있지만 이에 한정되는 것은 아니며, 플렉서블(Flexible) 디지털 엑스레이 검출기에 적용되는 경우 유연성 성질을 갖는 폴리이미드(Polyimide) 재질의 기판을 사용할 수도 있다.
베이스 기판(210)의 액티브 영역(AA)은 복수의 화소 영역(PA)들을 포함한다.
하나의 화소 당 각각의 박막 트랜지스터(220)와 PIN 다이오드(230)가 대응되도록 배치되어, 복수의 화소 영역(PA)을 갖는 어레이 기판에는 복수의 박막 트랜지스터(220)와 복수의 PIN 다이오드(230)가 형성될 수 있다.
이하에서는 하나의 화소에 대응되는 박막 트랜지스터(220)와 PIN 다이오드(230)를 기준으로 설명을 하도록 하며, 인접한 화소에도 동일하게 적용될 수 있다.
베이스 기판(210) 상에는 제1 전극(225a), 제2 전극(225b), 게이트 전극(221) 및 액티브층(223)을 포함하는 박막 트랜지스터(220)가 형성된다.
베이스 기판(210)과 박막 트랜지스터(220) 사이에는 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 무기물로 이루어질 수 있으며, 다층의 멀티 버퍼층으로 형성될 수도 있다.
게이트 전극(221)은 게이트 라인(320)으로부터 연장되어 형성될 수 있으며, 게이트 라인(320)과 게이트 전극(221)이 일치되어 게이트 전극(221)은 게이트 라인(320) 내에 형성될 수도 있다.
게이트 전극(221) 상에는 게이트 절연층(222)이 형성되며, 게이트 절연층(222) 상에는 액티브층(223)이 형성될 수 있다.
액티브층(223)은 IGZO(Indium Gallium Zinc Oxide)와 같은 산화물(Oxide) 반도체 물질로 형성될 수 있지만 이에 한정되는 것은 아니며, 저온 폴리 실리콘(Low Temperature Polycrystalline Silicon: LTPS)이나 비정질 실리콘(a-Si)으로 형성될 수도 있다.
액티브층(223) 상에는 액티브층(223)의 일단과 타단에 각각 연결되도록 제1 전극(225a)과 제2 전극(225b)이 형성될 수 있다.
이 경우 제1 전극(225a)은 데이터 라인(340)으로부터 분기되어 형성될 수 있으며, 드레인 전극이 될 수 있다.
제2 전극(225b)은 제1 전극(225a)과 동일한 층에 이격되어 형성되며, PIN 다이오드(230)와 연결되는 소스 전극이 될 수 있다.
액티브층(223), 제1 전극(225a) 및 제2 전극(225b) 상에는 절연층인 제1 패시베이션층(226)이 형성될 수 있다.
제1 패시베이션층(226) 상에는 PIN 다이오드(230)가 형성되어 하부의 박막 트랜지스터(220)와 연결된다. PIN 다이오드(230)는 화소 영역(PA)에 배치될 수 있다.
PIN 다이오드(230)는 박막 트랜지스터(220)와 연결되는 하부 전극(231), 하부 전극(231) 상에 있는 PIN 층(232) 및 PIN 층(232) 상에 있는 상부 전극(233)을 포함할 수 있다.
하부 전극(231)은 PIN 다이오드(230)에 있어서 화소 전극의 역할을 할 수 있다.
하부 전극(231)은 제1 패시베이션층(226)의 컨택홀인 제1 컨택홀(226h)을 통해 박막 트랜지스터(220)의 제2 전극(225b)과 접촉하도록 연결되어, 박막 트랜지스터(220)는 PIN 다이오드(230)와 연결될 수 있다.
하부 전극(231) 상에는 신틸레이터(Scintillator)를 통해 엑스레이에서 변환된 가시광을 전기적인 신호로 변환하는 PIN 층(232)이 형성될 수 있다.
PIN 층(232)은 n형 불순물이 포함된 n형 반도체층, 진성(Intrinsic) 반도체층 및 p형 불순물이 포함된 p형 반도체층이 하부 전극(231)에서부터 차례대로 적층되어 형성될 수 있다.
진성 반도체층은 n형 반도체층 및 p형 반도체층보다 상대적으로 두껍게 형성될 수 있다. PIN 층(232)은 엑스레이 소스로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질을 포함하도록 이루어지며, 예를 들어 a-Se, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge와 같은 물질들을 포함할 수 있다.
PIN 층(232) 상에는 상부 전극(233)이 형성될 수 있다. 상부 전극(233)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명한 산화물 중 하나 이상의 물질로 이루어져 PIN 다이오드(230)의 필 팩터(Fill Factor)를 향상시킬 수 있다.
PIN 다이오드(230) 상에는 절연층인 제2 패시베이션층(235)이 형성될 수 있다.
PIN 다이오드(230) 상의 제2 패시베이션층(235) 상에는 바이어스 전극(243)이 형성될 수 있다. 바이어스 전극(243)은 제2 패시베이션층(235)의 컨택홀을 통해서 PIN 다이오드(230)의 상부 전극(233)과 연결되어, PIN 다이오드(230)에 바이어스 전압을 인가해줄 수 있다.
바이어스 전극(243)은 데이터 라인(340)과 평행하게 배열된 바이어스 배선(BL)으로부터 분기되어 형성될 수 있다.
바이어스 전극(243) 상에는 평탄화층(245)이 형성되어 PIN 다이오드(230)를 포함한 베이스 기판(210) 전면을 덮도록 형성될 수 있다. 평탄화층(245)은 PAC(Photo Acryl)과 같은 유기물로 이루어질 수 있으나 이에 한정되는 것은 아니다.
평탄화층(245) 상에는 PIN 다이오드(230)를 덮도록 신틸레이터층(Scintillator layer, 260)이 형성될 수 있다.
구체적으로 신틸레이터층(260)은 박막 트랜지스터(220)와 PIN 다이오드(230) 상에 박막 트랜지스터(220)와 PIN 다이오드(230)를 덮도록 형성될 수 있다.
신틸레이터층(260)은 복수의 주상 결정상들을 갖도록 수직 방향으로 성장되어, 복수의 신틸레이터 주상 결정들이 나란히 배열되는 형태로 형성될 수 있지만 이에 한정되는 것은 아니다. 신틸레이터는 요오드화 세슘(CsI)과 같은 물질로 이루어질 수 있지만 이에 한정되는 것은 아니다.
본 명세서에 따른 디지털 엑스레이 검출기(200)는 다음과 같이 작동한다.
디지털 엑스레이 검출기(200)에 조사된 엑스레이는 신틸레이터층(260)에서 가시광선 영역의 광으로 변환된다. 가시광선 영역의 광은 PIN 다이오드(230)의 PIN 층(232)에서 전자 신호로 변환이 된다.
구체적으로는 PIN 층(232)에 가시광선 영역의 광이 조사되면 진성 반도체층이 n형 반도체층과 p형 반도체층에 의해 공핍(Depletion)이 되어 내부에 전기장이 발생하게 된다. 그리고 광에 의해 생성되는 정공과 전자가 전기장에 의해 드리프트(Drift)되어 각각 p형 반도체층과 n형 반도체층에서 수집된다.
PIN 다이오드(230)는 가시광선 영역의 광을 전자 신호인 검출 신호로 변환하여 박막 트랜지스터(220)에 전달하게 된다. 이렇게 전달된 검출 신호는 박막 트랜지스터(220)와 연결된 데이터 라인(340)을 거쳐서 영상 신호로 표시되게 된다.
이상과 같이 설명한 본 명세서의 일 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판은 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역 및 상기 액티브 영역을 사이에 두고 상기 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 게이트 라인이 지나는 복수의 더미 화소 영역을 포함한다.
이 경우, 상기 데이터 라인은 상기 액티브 영역과 상기 더미 화소 영역을 지나되, 상기 더미 화소 영역을 지나는 상기 데이터 라인의 폭은 상기 액티브 영역을 지나는 상기 데이터 라인의 폭보다 좁고, 상기 더미 게이트 라인은 상기 게이트 라인과 평행하게 배치되되, 상기 더미 게이트 라인의 폭은 상기 게이트 라인의 폭보다 좁다.
상기 더미 게이트 라인은 상기 데이터 라인과 교차하는 영역에서 복수의 더미 게이트 분기 라인들로 분기된다.
이 경우, 상기 더미 게이트 분기 라인의 폭은 상기 더미 게이트 라인의 폭보다 좁다. 또한, 상기 복수의 더미 게이트 분기 라인들의 폭은 서로 동일하다.
상기 데이터 라인은 상기 더미 게이트 라인과 교차하는 영역에서 복수의 데이터 분기 라인으로 분기된다.
이 경우, 상기 복수의 데이터 분기 라인들의 폭은 서로 다르다.
또한, 상기 복수의 데이터 분기 라인들 중에서 적어도 하나의 폭은 상기 액티브 영역을 지나는 상기 데이터 라인의 폭보다 좁고, 상기 더미 화소 영역을 지나는 상기 데이터 라인의 폭보다 좁다.
각각의 상기 화소 영역은 광 감지 화소를 포함하되, 각각의 상기 광 감지 화소는 PIN 다이오드 및 상기 PIN 다이오드와 전기적으로 연결되는 박막 트랜지스터를 포함한다.
상기 액티브 영역 외측에 배치된 리드아웃 회로부와 게이트 구동부를 포함하고, 상기 리드아웃 회로부는 상기 데이터 라인을 통해 상기 광 감지 화소로부터 검출 신호를 리드아웃하고, 상기 게이트 구동부는 상기 게이트 라인을 통해 상기 광 감지 화소에 스캔 신호를 공급한다.
또한, 본 명세서의 일 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판은 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역 및 상기 액티브 영역을 사이에 두고 상기 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 데이터 라인이 지나는 복수의 더미 화소 영역을 포함한다.
이 경우, 상기 게이트 라인은 상기 액티브 영역과 상기 더미 화소 영역을 지나되, 상기 더미 화소 영역을 지나는 상기 게이트 라인의 폭은 상기 액티브 영역을 지나는 상기 게이트 라인의 폭보다 좁고, 상기 더미 데이터 라인은 상기 데이터 라인과 평행하게 배치되되, 상기 더미 데이터 라인의 폭은 상기 데이터 라인의 폭보다 좁다.
상기 더미 데이터 라인은 상기 게이트 라인과 교차하는 영역에서 복수의 더미 데이터 분기 라인들로 분기된다.
이 경우, 상기 더미 데이터 분기 라인의 폭은 상기 더미 데이터 라인의 폭보다 좁다. 또한, 상기 복수의 더미 데이터 분기 라인들의 폭은 서로 동일하다.
상기 게이트 라인은 상기 더미 데이터 라인과 교차하는 영역에서 복수의 게이트 분기 라인으로 분기된다.
이 경우, 상기 복수의 게이트 분기 라인들의 폭은 서로 다르다.
또한, 상기 복수의 게이트 분기 라인들 중에서 적어도 하나의 폭은 상기 액티브 영역을 지나는 상기 게이트 라인의 폭보다 좁고, 상기 더미 화소 영역을 지나는 상기 게이트 라인의 폭보다 좁다.
각각의 상기 화소 영역은 광 감지 화소를 포함하되, 각각의 상기 광 감지 화소는 PIN 다이오드 및 상기 PIN 다이오드와 전기적으로 연결되는 박막 트랜지스터를 포함한다.
상기 액티브 영역 외측에 배치된 리드아웃 회로부와 게이트 구동부를 포함하고, 상기 리드아웃 회로부는 상기 데이터 라인을 통해 상기 광 감지 화소로부터 검출 신호를 리드아웃하고, 상기 게이트 구동부는 상기 게이트 라인을 통해 상기 광 감지 화소에 스캔 신호를 공급한다.
본 명세서의 일 실시예에 따른 디지털 엑스레이 검출기는 본 명세서의 일 실시예에 따른 디지털 엑스레이 검출기용 어레이 기판 및 상기 어레이 기판 상의 상기 액티브 영역을 덮도록 배치된 신틸레이터층을 포함한다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 디지털 엑스레이 검출기용 어레이 기판
110 : 박막 트랜지스터 어레이 120 : 게이트 구동부
130 : 바이어스 공급부 140 : 리드아웃 회로부
150 : 타이밍 제어부
320: 게이트 라인 320D: 더미 게이트 라인
321D: 더미 게이트 분기 라인 323 : 게이트 분기 라인
323a: 제1 게이트 분기 라인 323b: 제2 게이트 분기 라인
340: 데이터 라인 340D: 더미 데이터 라인
341D: 더미 데이터 분기 라인 343 : 데이터 분기 라인
343a: 제1 데이터 분기 라인 343b: 제2 데이터 분기 라인
200 : 디지털 엑스레이 검출기 210 : 베이스 기판
220 : 박막 트랜지스터 220D: 더미 박막 트랜지스터
221 : 게이트 전극 222 : 게이트 절연층
223 : 액티브층 225a : 제1 전극
225b : 제2 전극 226 : 제1 패시베이션층
226h : 제1 컨택홀 230 : PIN 다이오드
230D: 더미 PIN 다이오드 231 : 하부 전극
232 : PIN 층 233: 상부 전극
235 : 제2 패시베이션층 243 : 바이어스 전극
245 : 평탄화층 260 : 신틸레이터층
AA : 액티브 영역 DPA : 더미 화소 영역

Claims (21)

  1. 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역; 및
    상기 액티브 영역을 사이에 두고 상기 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 게이트 라인이 지나는 복수의 더미 화소 영역; 을 포함하며,
    상기 데이터 라인은 상기 액티브 영역과 상기 더미 화소 영역을 지나되, 상기 더미 화소 영역을 지나는 상기 데이터 라인의 폭은 상기 액티브 영역을 지나는 상기 데이터 라인의 폭보다 좁고,
    상기 더미 게이트 라인은 상기 게이트 라인과 평행하게 배치되되, 상기 더미 게이트 라인의 폭은 상기 게이트 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  2. 제1항에 있어서,
    상기 더미 게이트 라인은 상기 데이터 라인과 교차하는 영역에서 복수의 더미 게이트 분기 라인들로 분기되는 디지털 엑스레이 검출기용 어레이 기판.
  3. 제2항에 있어서,
    상기 더미 게이트 분기 라인의 폭은 상기 더미 게이트 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  4. 제2항에 있어서,
    상기 복수의 더미 게이트 분기 라인들의 폭은 서로 동일한 디지털 엑스레이 검출기용 어레이 기판.
  5. 제1항에 있어서,
    상기 데이터 라인은 상기 더미 게이트 라인과 교차하는 영역에서 복수의 데이터 분기 라인으로 분기되는 디지털 엑스레이 검출기용 어레이 기판.
  6. 제5항에 있어서,
    상기 복수의 데이터 분기 라인들의 폭은 서로 다른 디지털 엑스레이 검출기용 어레이 기판.
  7. 제6항에 있어서,
    상기 복수의 데이터 분기 라인들 중에서 적어도 하나의 폭은 상기 액티브 영역을 지나는 상기 데이터 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  8. 제6항에 있어서,
    상기 복수의 데이터 분기 라인들 중에서 적어도 하나의 폭은 상기 더미 화소 영역을 지나는 상기 데이터 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  9. 제1항에 있어서,
    각각의 상기 화소 영역은 광 감지 화소를 포함하되,
    각각의 상기 광 감지 화소는 PIN 다이오드 및 상기 PIN 다이오드와 전기적으로 연결되는 박막 트랜지스터를 포함하는 디지털 엑스레이 검출기용 어레이 기판.
  10. 제9항에 있어서,
    상기 액티브 영역 외측에 배치된 리드아웃 회로부와 게이트 구동부를 포함하고,
    상기 리드아웃 회로부는 상기 데이터 라인을 통해 상기 광 감지 화소로부터 검출 신호를 리드아웃하고,
    상기 게이트 구동부는 상기 게이트 라인을 통해 상기 광 감지 화소에 스캔 신호를 공급하는 디지털 엑스레이 검출기용 어레이 기판.
  11. 복수의 행과 복수의 열로 배열된 게이트 라인과 데이터 라인이 교차되어 정의되는 복수의 화소 영역을 포함하는 액티브 영역; 및
    상기 액티브 영역을 사이에 두고 상기 액티브 영역의 일 외측과 타 외측에 배치되고, 더미 데이터 라인이 지나는 복수의 더미 화소 영역; 을 포함하며,
    상기 게이트 라인은 상기 액티브 영역과 상기 더미 화소 영역을 지나되, 상기 더미 화소 영역을 지나는 상기 게이트 라인의 폭은 상기 액티브 영역을 지나는 상기 게이트 라인의 폭보다 좁고,
    상기 더미 데이터 라인은 상기 데이터 라인과 평행하게 배치되되, 상기 더미 데이터 라인의 폭은 상기 데이터 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  12. 제11항에 있어서,
    상기 더미 데이터 라인은 상기 게이트 라인과 교차하는 영역에서 복수의 더미 데이터 분기 라인들로 분기되는 디지털 엑스레이 검출기용 어레이 기판.
  13. 제12항에 있어서,
    상기 더미 데이터 분기 라인의 폭은 상기 더미 데이터 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  14. 제12항에 있어서,
    상기 복수의 더미 데이터 분기 라인들의 폭은 서로 동일한 디지털 엑스레이 검출기용 어레이 기판.
  15. 제11항에 있어서,
    상기 게이트 라인은 상기 더미 데이터 라인과 교차하는 영역에서 복수의 게이트 분기 라인으로 분기되는 디지털 엑스레이 검출기용 어레이 기판.
  16. 제15항에 있어서,
    상기 복수의 게이트 분기 라인들의 폭은 서로 다른 디지털 엑스레이 검출기용 어레이 기판.
  17. 제16항에 있어서,
    상기 복수의 게이트 분기 라인들 중에서 적어도 하나의 폭은 상기 액티브 영역을 지나는 상기 게이트 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  18. 제16항에 있어서,
    상기 복수의 게이트 분기 라인들 중에서 적어도 하나의 폭은 상기 더미 화소 영역을 지나는 상기 게이트 라인의 폭보다 좁은 디지털 엑스레이 검출기용 어레이 기판.
  19. 제11항에 있어서,
    각각의 상기 화소 영역은 광 감지 화소를 포함하되,
    각각의 상기 광 감지 화소는 PIN 다이오드 및 상기 PIN 다이오드와 전기적으로 연결되는 박막 트랜지스터를 포함하는 디지털 엑스레이 검출기용 어레이 기판.
  20. 제19항에 있어서,
    상기 액티브 영역 외측에 배치된 리드아웃 회로부와 게이트 구동부를 포함하고,
    상기 리드아웃 회로부는 상기 데이터 라인을 통해 상기 광 감지 화소로부터 검출 신호를 리드아웃하고,
    상기 게이트 구동부는 상기 게이트 라인을 통해 상기 광 감지 화소에 스캔 신호를 공급하는 디지털 엑스레이 검출기용 어레이 기판.
  21. 제1항 내지 제20항 중 어느 한 항에 따른 디지털 엑스레이 검출기용 어레이 기판; 및
    상기 어레이 기판 상의 상기 액티브 영역을 덮도록 배치된 신틸레이터층; 을 포함하는 디지털 엑스레이 검출기.
KR1020200183757A 2020-12-24 2020-12-24 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기 KR20220092211A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200183757A KR20220092211A (ko) 2020-12-24 2020-12-24 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
US17/542,574 US20220210345A1 (en) 2020-12-24 2021-12-06 Array substrate for digital x-ray detector, and digital x-ray detector including the same
CN202111527826.XA CN114678442A (zh) 2020-12-24 2021-12-14 用于数字x射线检测仪的阵列基板和包含其的数字x射线检测仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183757A KR20220092211A (ko) 2020-12-24 2020-12-24 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Publications (1)

Publication Number Publication Date
KR20220092211A true KR20220092211A (ko) 2022-07-01

Family

ID=82069906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183757A KR20220092211A (ko) 2020-12-24 2020-12-24 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Country Status (3)

Country Link
US (1) US20220210345A1 (ko)
KR (1) KR20220092211A (ko)
CN (1) CN114678442A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302625B2 (ja) * 1997-08-07 2002-07-15 シャープ株式会社 液晶表示装置
JP2002040481A (ja) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> 表示装置、その製造方法、及び配線基板
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
JP4697524B2 (ja) * 2005-03-30 2011-06-08 ソニー株式会社 アクティブマトリクス型液晶表示装置
JP6004560B2 (ja) * 2011-10-06 2016-10-12 株式会社ジャパンディスプレイ 表示装置
CN104253134B (zh) * 2013-06-28 2017-11-10 上海天马微电子有限公司 一种像素单元静电防护结构及图像传感器
JP2016057344A (ja) * 2014-09-05 2016-04-21 株式会社ジャパンディスプレイ 表示装置
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
KR102538750B1 (ko) * 2016-11-29 2023-06-02 엘지디스플레이 주식회사 액정 표시장치
CN108766327B (zh) * 2018-05-14 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN114678442A (zh) 2022-06-28
US20220210345A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US7985954B2 (en) X-ray detection panel and X-ray detector
US8044362B2 (en) Array substrate for X-ray detector, method of manufacturing the same, X-ray detector having the same installed therein, and method of manufacturing X-ray detector
KR20140067559A (ko) 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판
KR20190079416A (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기
KR20190079418A (ko) 디지털 엑스레이 검출기 패널과 이를 포함하는 엑스레이 시스템
CN110034207A (zh) 数字x射线检测器的阵列基板和数字x射线检测器
KR101084265B1 (ko) 엑스레이 검출기
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
US20120104530A1 (en) Substrate for display panel, and display device
KR20180060769A (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
EP3188223B1 (en) Array substrate for an x-ray detector and x-ray detector comprising the same
KR102670832B1 (ko) 디지털 엑스레이 검출장치
US11269089B2 (en) Digital X-ray detector
KR20210070780A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
KR20220092211A (ko) 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
US11430826B2 (en) Thin film transistor array substrate for digital x-ray detector device and digital x-ray detector device including the same
KR20210071569A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
KR102619971B1 (ko) 디지털 엑스레이 검출장치 및 그 제조방법
KR20220065426A (ko) 디지털 엑스레이 검출기
KR102649830B1 (ko) 디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치
KR20220047052A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기
KR20230099425A (ko) 디지털 엑스레이 검출기용 패널
KR102631651B1 (ko) 필팩터가 향상된 디지털 엑스레이 검출장치
KR20240100855A (ko) 디지털 엑스레이 검출장치
KR20210079974A (ko) Pin 다이오드와 그 제조 방법 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal