KR20220091688A - 표시 패널, 표시 장치, 및 표시 장치의 제조방법 - Google Patents

표시 패널, 표시 장치, 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20220091688A
KR20220091688A KR1020200182420A KR20200182420A KR20220091688A KR 20220091688 A KR20220091688 A KR 20220091688A KR 1020200182420 A KR1020200182420 A KR 1020200182420A KR 20200182420 A KR20200182420 A KR 20200182420A KR 20220091688 A KR20220091688 A KR 20220091688A
Authority
KR
South Korea
Prior art keywords
substrate
layer
area
base layer
concave portion
Prior art date
Application number
KR1020200182420A
Other languages
English (en)
Inventor
김동원
김상우
김용석
이규정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200182420A priority Critical patent/KR20220091688A/ko
Priority to US17/391,049 priority patent/US11849628B2/en
Priority to CN202111327003.2A priority patent/CN114664887A/zh
Publication of KR20220091688A publication Critical patent/KR20220091688A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/0096—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3225—
    • H01L51/003—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H01L2227/323—
    • H01L2227/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 관통부를 구비한 표시 패널에 있어서, 상기 관통부를 사이에 두고 서로 이격된 제1영역 및 제2영역을 포함하는 기판; 및 상기 기판 상에 배치되며, 상기 제1영역과 중첩하는 제1표시요소 및 상기 제2영역과 중첩하는 제2표시요소를 포함하는 표시요소;를 포함하고, 상기 제1영역의 가장자리인 상기 기판의 제1측면 및 상기 제2영역의 가장자리인 상기 기판의 제2측면은 상기 관통부의 적어도 일부를 정의하고, 상기 표시요소와 마주보는 상기 기판의 상면에서 상기 제1측면 및 상기 제2측면 사이의 거리는 상기 기판의 상면과 반대되는 상기 기판의 하면에서 상기 제1측면 및 상기 제2측면 사이의 거리보다 작은, 표시 패널을 개시한다.

Description

표시 패널, 표시 장치, 및 표시 장치의 제조방법{DISPLAY PANEL, DISPLAY DEVICE, AND METHOD OF THE DISPLAY DEVICE}
본 발명은 표시 패널, 표시 장치, 및 표시 장치의 제조방법에 관한 것이다.
이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있다. 이동용 전자 기기로는 모바일 폰과 같은 소형 전자 기기 이외에도 최근 들어 태블릿 PC가 널리 사용되고 있다. 이와 같은 전자 기기는 다양한 기능, 예를 들어, 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 표시 장치를 포함할 수 있다.
최근에는 구부러지거나, 접거나, 롤(Roll) 형상으로 말 수 있는 유연한 표시 장치들이 연구 및 개발되고 있다. 더 나아가 다양한 형태로의 변화가 가능한 스트레처블(Stretchable) 표시 장치 또는 모퉁이(corner)에서 구부러지며 화상을 표시할 수 있는 표시 장치에 대한 연구개발이 활발히 진행되고 있다.
또한, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 예를 들어, 또는 이미지를 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치의 연구가 계속되고 있다.
본 발명의 실시예들은 표시 패널의 유연성을 높이며, 신뢰성이 향상된 표시 패널, 표시 장치, 및 표시 장치에 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 관통부를 구비한 표시 패널에 있어서, 상기 관통부를 사이에 두고 서로 이격된 제1영역 및 제2영역을 포함하는 기판; 및 상기 기판 상에 배치되며, 상기 제1영역과 중첩하는 제1표시요소 및 상기 제2영역과 중첩하는 제2표시요소를 포함하는 표시요소;를 포함하고, 상기 제1영역의 가장자리인 상기 기판의 제1측면 및 상기 제2영역의 가장자리인 상기 기판의 제2측면은 상기 관통부의 적어도 일부를 정의하고, 상기 표시요소와 마주보는 상기 기판의 상면에서 상기 제1측면 및 상기 제2측면 사이의 거리는 상기 기판의 상면과 반대되는 상기 기판의 하면에서 상기 제1측면 및 상기 제2측면 사이의 거리보다 작은, 표시 패널을 개시한다.
일 실시예에 있어서, 상기 기판은 제1베이스층 및 상기 제1베이스층 상에 배치된 제1배리어층을 포함하고, 상기 제1측면 및 상기 제2측면은 상기 제1베이스층의 경사진 제1경사면 및 상기 제1베이스층의 경사진 제2경사면을 각각 포함할 수 있다.
일 실시예에 있어서, 상기 제1베이스층은, 상기 표시요소와 마주보는 제1베이스층의 상면, 상기 제1베이스층의 상면과 반대되며 상기 제1경사면과 연결된 제1베이스층의 하면, 및 상기 제1베이스층의 상면 및 상기 제1경사면과 연결되고 상기 제1경사면 및 상기 제1베이스층의 상면과 교차하는 제1면을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1베이스층은, 상기 표시요소와 마주보는 제1베이스층의 상면 및 상기 제1베이스층의 상면과 반대되며, 상기 제1경사면과 연결된 제1베이스층의 하면을 포함하고, 상기 제1경사면은 상기 제1베이스층의 상면과 연결될 수 있다.
일 실시예에 있어서, 상기 기판은 제1배리어층을 덮는 제2베이스층 및 제2배리어층을 더 포함하고, 상기 제2베이스층은 상기 제1베이스층과 적어도 일부와 접촉할 수 있다.
일 실시예에 있어서, 상기 제1베이스층은 상기 제1영역과 중첩하는 제1베이스패턴 및 상기 제2영역과 중첩하며 상기 제1베이스패턴과 이격된 제2베이스패턴을 포함하고, 상기 제1배리어층은 상기 제1베이스패턴 상에 배치된 제1배리어패턴 및 상기 제1베이스층 상에 배치되며 상기 제1배리어패턴과 이격된 제2배리어패턴을 포함하고, 상기 제1배리어패턴 및 상기 제2배리어패턴 사이의 최단거리는 상기 제1베이스패턴 및 상기 제2베이스패턴 사이의 최단거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제1경사면 및 상기 제2경사면 사이의 거리는 상기 기판의 하면으로부터 상기 기판의 상면으로의 방향으로 감소할 수 있다.
일 실시예에 있어서, 상기 표시요소를 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 봉지층;을 더 포함하고, 상기 적어도 하나의 유기봉지층은 상기 관통부를 기준으로 분리될 수 있다.
일 실시예에 있어서, 상기 제1영역은 제1중심영역, 상기 제1중심영역으로부터 제1방향으로 연장된 제1연결영역, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2연결영역을 포함하고, 상기 제1연결영역 및 상기 제2연결영역 중 어느 하나는 상기 제1중심영역으로부터 제2영역으로 연장될 수 있다.
일 실시예에 있어서, 상기 기판은 전면표시영역, 상기 전면표시영역으로부터 제1방향으로 연장된 제1측면표시영역, 상기 전면표시영역으로부터 상기 제1방향과 교차하는 제2방향으로 연장된 제2측면표시영역, 및 상기 제1측면표시영역 및 상기 제2측면표시영역 사이에 배치된 코너표시영역을 포함하고, 상기 제1영역 및 상기 제2영역은 상기 코너표시영역과 적어도 일부 중첩하고, 상기 제1영역 및 상기 제2영역은 상기 전면표시영역으로부터 멀어지는 방향으로 연장될 수 있다.
본 발명의 다른 실시예는, 투과영역을 포함하는 컴포넌트영역 및 상기 컴포넌트영역을 적어도 일부 둘러싸는 표시영역을 포함하는 기판; 상기 컴포넌트영역 상에 배치되며, 상기 투과영역과 이격된 표시요소; 및 상기 컴포넌트영역과 중첩하는 컴포넌트;를 포함하고, 상기 기판은 제1베이스층 및 상기 제1베이스층 상에 배치된 제1배리어층을 포함하며, 상기 제1베이스층은 상기 투과영역과 중첩하며 상기 컴포넌트와 마주보는 그루브를 정의하는 경사면을 포함하고, 상기 그루브에서 상기 제1베이스층의 두께는 상기 표시영역에서 상기 제1베이스층의 두께보다 작은, 표시 장치를 개시한다.
본 발명의 또 다른 실시예는, 제1오목부 및 제2오목부를 구비한 지지기판을 준비하는 단계; 상기 지지기판 상에 상기 제1오목부 및 상기 제2오목부와 중첩하는 기판을 형성하는 단계; 상기 제1오목부와 중첩하는 제1화소전극 및 상기 제2오목부와 중첩하는 제2화소전극을 상기 기판 상에 형성하는 단계; 및 상기 지지기판으로부터 상기 기판을 탈착시키는 단계;를 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 기판을 형성하는 단계는, 상기 제1오목부 및 상기 제2오목부를 채우는 제1베이스층을 형성하는 단계 및 상기 제1베이스층 상에 제1배리어층을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1베이스층을 적어도 일부 제거하여 상기 제1오목부에 배치된 제1베이스패턴 및 상기 제2오목부에 배치되며 상기 제1베이스패턴과 이격된 제2베이스패턴을 형성하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1배리어층을 형성하는 단계는, 상기 제1배리어층은 제1오목부와 중첩하는 제1배리어패턴 및 상기 제2오목부와 중첩하고 상기 제1배리어패턴과 이격된 제2배리어패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1베이스층과 접촉하도록 제2베이스층을 형성하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 지지기판을 준비하는 단계는, 상기 지지기판의 상면에 상기 제1오목부 및 상기 제2오목부를 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1오목부 및 상기 제2오목부 사이에 배치된 지지기판의 제1상면과 중첩하는 상기 기판의 일부를 제거하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1오목부는 제1중심부, 상기 제1중심부로부터 제1방향으로 연장된 제1연결부, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2연결부를 포함하고, 상기 제1연결부 및 상기 제2연결부 중 어느 하나는 상기 제1중심부로부터 상기 제2오목부로 연장될 수 있다.
일 실시예에 있어서, 상기 지지기판은 상기 제1오목부 및 상기 제2오목부와 일체로 구비된 전면오목부를 더 구비하며, 상기 제1오목부 및 상기 제2오목부는 상기 전면오목부로부터 멀어지는 방향으로 연장될 수 있다.
상기한 바와 같이 본 발명의 실시예인 표시 패널은 관통부를 정의하는 제1측면 및 제2측면을 포함하여 유연할 수 있으며, 기판의 상면에서 제1측면 및 제2측면 사이의 거리가 기판의 하면에서 제1측면 및 제2측면 사이의 거리보다 작아 신뢰성이 향상될 수 있다.
또한, 본 발명의 일 실시예인 표시 장치는 그루브에서 제1베이스층의 두께가 표시영역에서 제1베이스층의 두께보다 얇아 투과영역의 광투과율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예인 표시 장치의 제조방법은 제1오목부 및 제2오목부가 구비된 지지기판 상에 제1오목부 및 제2오목부와 중첩하는 기판을 형성하여 신뢰성이 향상된 표시 장치를 제조할 수 있다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 2a는 본 발명의 제2실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 2b는 본 발명의 제3실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 3a 내지 도 3d는 본 발명의 제4실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 4는 본 발명의 제5실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 5a 내지 도 5c는 본 발명의 제6실시예에 따른 기판의 제조방법을 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 패널을 확대하여 개략적으로 나타낸 확대도이다.
도 7c는 본 발명의 일 실시예에 다른 표시 패널을 제1방향 및 제2방향으로 연신된 것을 나타낸 평면도이다.
도 8은 표시 패널에 적용될 수 있는 화소회로를 개략적으로 나타낸 등가회로도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 평면도이다.
도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 16a 내지 도 16c는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 모퉁이를 확대한 확대도이다.
도 19는 본 발명의 일 실시예에 따른 바디영역 및 연장영역을 개략적으로 나타낸 평면도이다.
도 20은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 단면도이다.
도 21a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 평면도이다.
도 21b 내지 도 21d는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다.
도 22는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 23은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
표시 장치는 기판 상에 다층막을 형성하여 제조될 수 있다. 이러한 표시 장치의 기판은 필요에 따라 다양한 두께를 구비할 필요가 있다. 예를 들어, 기판을 절개할 필요가 있을 때, 기판의 일부분을 얇은 두께를 가지도록 제조한 후 얇은 부분을 제거하여 기판을 절개할 수 있다. 이러한 경우, 기판 중 얇은 부분이 제거되므로 기판을 식각하여 제거하는데 걸리는 시간이 줄어들 수 있다. 다른 예로, 이미지를 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치의 경우, 컴포넌트영역 중 빛을 투과시키는 투과영역의 광투과율을 높일 필요가 있다. 이러한 경우, 투과영역에 해당하는 기판의 두께를 얇게 만들어 투과영역의 광투과율을 높일 수 있다. 이하 다양한 두께를 가지는 기판을 형성하는 방법에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다.
도 1a를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 지지기판(SS)은 지지기판(SS)의 상면(SSUS) 및 지지기판(SS)의 하면(SSLS)을 포함할 수 있다. 지지기판(SS)의 하면(SSLS)은 지지기판(SS)의 상면(SSUS)과 반대되는 면일 수 있다. 지지기판(SS)은 제조된 표시 패널을 지지할 수 있을 정도의 경도와 강성을 갖는 물질로, 예를 들어, 글래스재를 포함할 수 있다.
제1오목부(CCP1) 및 제2오목부(CCP2)는 지지기판(SS)의 상면(SSUS)에 구비될 수 있다. 제1오목부(CCP1) 및 제2오목부(CCP2)는 지지기판(SS)의 상면(SSUS)으로부터 지지기판(SS)의 하면(SSLS)으로의 방향으로 파여진 형상일 수 있다. 일 실시예에서, 제1오목부(CCP1)는 지지기판(SS)의 경사진 측면으로 정의될 수 있다. 일 실시예에서, 제2오목부(CCP2)는 지지기판(SS)의 경사진 측면으로 정의될 수 있다.
일 실시예에서, 제1오목부(CCP1) 및 제2오목부(CCP2)는 서로 이격될 수 있다. 이러한 경우, 제1오목부(CCP1) 및 제2오목부(CCP2) 사이에 지지기판(SS)의 제1상면(SSUS1)을 정의할 수 있다.
일 실시예에서, 평탄한 지지기판(SS)의 상면(SSUS)에 제1오목부(CCP1) 및 제2오목부(CCP2)를 형성할 수 있다. 예를 들어, 지지기판(SS)의 상면(SSUS)에 레이저를 조사하여 제1오목부(CCP1) 및 제2오목부(CCP2)를 형성할 수 있다. 다른 예로, 지지기판(SS)의 상면(SSUS)을 식각하여 제1오목부(CCP1) 및 제2오목부(CCP2)를 형성할 수 있다. 상기 식각은 습식 식각일 수 있다. 또 다른 예로, 지지기판(SS)의 상면(SSUS)에 레이저를 조사한 후, 지지기판(SS)의 상면(SSUS)을 식각하여 제1오목부(CCP1) 및 제2오목부(CCP2)를 형성할 수 있다.
도 1b를 참조하면, 지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판을 형성할 수 있다. 일 실시예에서, 제1베이스층(100a)은 지지기판(SS) 상에 형성될 수 있다. 제1베이스층(100a)은 제1오목부(CCP1) 및 제2오목부(CCP2)를 채울 수 있다. 따라서, 제1베이스층(100a)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩할 수 있다.
일 실시예에서, 제1베이스층(100a)은 제1오목부(CCP1) 제2오목부(CCP2) 사이에 정의된 지지기판(SS)의 제1상면(SSUS1)에도 형성될 수 있다. 제1베이스층(100a)은 제1오목부(CCP1), 지지기판(SS)의 제1상면(SSUS1), 및 제2오목부(CCP2)에 연속적으로 배치될 수 있다.
제1베이스층(100a)의 상면은 평탄할 수 있다. 일 실시예에서, 제1오목부(CCP1)에서 제1베이스층(100a)의 두께는 지지기판(SS)의 제1상면(SSUS1)에서 제1베이스층(100a)의 두께보다 클 수 있다.
제1베이스층(100a)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다. 제1영역(AR1)은 제1오목부(CCP1)와 중첩하는 영역일 수 있다. 제1영역(AR1)은 가장자리 영역으로서 제1외측영역(ER1)을 포함할 수 있다. 제1외측영역(ER1)에서 제1베이스층(100a)은 제1경사면(ICS1)을 포함할 수 있다. 제1경사면(ICS1)은 경사질 수 있다. 도 1b에서는 제1경사면(ICS1)이 일정한 기울기로 경사진 것을 도시하고 있으나, 다른 실시예에서, 제1경사면(ICS1)은 완만하게 경사지거나 급격하게 경사질 수도 있다. 제1베이스층(100a)은 제1영역(AR1)에서 지지기판(SS)의 상면(SSUS)으로부터 지지기판(SS)의 하면(SSLS)으로의 방향으로 폭이 감소할 수 있다.
제2영역(AR2)은 제2오목부(CCP2)와 중첩하는 영역일 수 있다. 제2영역(AR2)은 가장자리 영역으로서 제2외측영역(ER2)을 포함할 수 있다. 제2외측영역(ER2)에서 제1베이스층(100a)은 제2경사면(ICS2)을 포함할 수 있다. 제2경사면(ICS2)은 경사질 수 있다. 도 1b에서는 제2경사면(ICS2)이 일정한 기울기로 경사진 것을 도시하고 있으나, 다른 실시예에서, 제2경사면(ICS2)은 완만하게 경사지거나 급격하게 경사질 수도 있다. 제1베이스층(100a)은 제2영역(AR2)에서 지지기판(SS)의 상면(SSUS)으로부터 지지기판(SS)의 하면(SSLS)으로의 방향으로 폭이 감소할 수 있다.
일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2) 사이의 거리는 지지기판(SS)의 제1상면(SSUS1)으로부터 지지기판(SS)의 하면(SSLS)으로의 방향으로 증가할 수 있다.
제1베이스층(100a)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate), 투명폴리이미드(Colorless Polyimide, CPI)등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 실록산 계열의 물질을 포함할 수 있다.
도 1c를 참조하면, 제1배리어층(100b)을 제1베이스층(100a) 상에 형성할 수 있다. 제1배리어층(100b)은 제1베이스층(100a) 상에 배치될 수 있다. 제1배리어층(100b)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON) 등과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
이와 같이 제1실시예에 따른 기판(100)은 제1베이스층(100a) 및 제1배리어층(100b)을 포함할 수 있다. 지지기판(SS)은 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비하므로, 기판(100)의 두께는 영역별로 상이할 수 있다. 예를 들어, 제1영역(AR1)에서 기판(100)의 두께(100t1)는 제1영역(AR1) 및 제2영역(AR2) 사이에서 기판(100)의 두께(100t2)보다 클 수 있다. 이를 다시 말하면, 제1오목부(CCP1)에서 기판(100)의 두께(100t1)는 지지기판(SS)의 제1상면(SSUS1)에서 기판(100)의 두께(100t2)보다 클 수 있다.
도 2a는 본 발명의 제2실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다. 도 2b는 본 발명의 제3실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다. 도 2a 및 도 2b에 있어서, 도 1a 내지 도 1c와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 2a를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 그 다음, 지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다.
일 실시예에서, 제1베이스층(100a)은 지지기판(SS) 상에 형성될 수 있으며, 제1배리어층(100b)이 제1베이스층(100a) 상에 형성될 수 있다.
그 다음, 제2베이스층(100c)이 제1배리어층(100b) 상에 형성될 수 있다. 제2베이스층(100c)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate), 투명폴리이미드(Colorless Polyimide, CPI)등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제2베이스층(100c)은 실록산 계열의 물질을 포함할 수 있다.
그 다음, 제2배리어층(100d)이 제2베이스층(100c) 상에 형성될 수 있다. 제2배리어층(100d)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON) 등과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
이와 같이 제2실시예에 따른 기판(100)은 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다.
도 2b를 참조하면, 제3베이스층(100e)이 제2배리어층(100d) 상에 형성될 수 있다. 제3베이스층(100e)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate), 투명폴리이미드(Colorless Polyimide) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제3베이스층(100e)은 실록산 계열의 물질을 포함할 수 있다.
그 다음, 제3배리어층(100f)이 제3베이스층(100e) 상에 형성될 수 있다. 제3배리어층(100f)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON) 등과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
따라서, 제3실시예에 따른 기판(100)은 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 제2배리어층(100d), 제3베이스층(100e), 및 제3배리어층(100f)을 포함할 수 있다.
이와 같이 기판(100)은 유기물질을 포함하는 베이스층 및 무기물질을 포함하는 배리어층이 교번적으로 적층되어 형성될 수 있다. 즉, 기판(100)은 복수의 베이스층 및 복수의 배리어층이 교번적으로 적층되어 형성될 수 있다.
도 3a 내지 도 3d는 본 발명의 제4실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다. 도 3a 내지 도 3d에 있어서, 도 1a 내지 도 1c와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 3a 내지 도 3d를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 그 다음, 지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다.
도 3a를 참조하면, 제1베이스층(100a)은 지지기판(SS) 상에 형성될 수 있다. 제1베이스층(100a)은 제1오목부(CCP1) 및 제2오목부(CCP2)를 채울 수 있다.
도 3b를 참조하면, 제1베이스층(100a)을 적어도 일부 제거할 수 있다. 일 실시예에서, 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)을 형성할 수 있다. 제1베이스패턴(100aP1)은 제1오목부(CCP1)에 배치될 수 있다. 제2베이스패턴(100aP2)은 제2오목부(CCP2)에 배치될 수 있다. 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)은 서로 이격될 수 있다.
지지기판(SS)의 제1상면(SSUS1)은 외부로 노출될 수 있다. 즉, 제1베이스층(100a)의 적어도 일부가 제거되어 지지기판(SS)의 제1상면(SSUS1)이 외부로 노출될 수 있다.
제1베이스층(100a)의 일면이 연마되어 제1베이스층(100a)의 적어도 일부가 제거될 수 있다. 이러한 경우, 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 중 적어도 하나의 상면은 지지기판(SS)의 상면(SSUS)과 동일한 방향으로 연장될 수 있다. 일 실시예에서, 제1베이스층(100a)의 일면은 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)될 수 있다.
도 3c를 참조하면, 제1배리어층(100b)을 제1베이스층(100a) 상에 형성할 수 있다. 제1배리어층(100b)은 서로 이격된 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)을 포함할 수 있다. 제1배리어패턴(100bP1)은 제1영역(AR1)에 중첩하도록 형성될 수 있다. 제1배리어패턴(100bP1)은 제1오목부(CCP1)에 중첩할 수 있다. 일 실시예에서, 제1배리어패턴(100bP1)은 제1외측영역(ER1)과 중첩할 수 있고, 제1외측영역(ER1)으로부터 지지기판(SS)의 제1상면(SSUS1)으로 연장될 수 있다.
제2배리어패턴(100bP2)은 제2영역(AR2)에 중첩하도록 형성될 수 있다. 제2배리어패턴(100bP2)은 제2오목부(CCP2)에 중첩할 수 있다. 일 실시예에서, 제2배리어패턴(100bP2)은 제2외측영역(ER2)과 중첩할 수 있고, 제2외측영역(ER2)으로부터 지지기판(SS)의 제1상면(SSUS1)으로 연장될 수 있다.
일 실시예에서, 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이의 최단거리(dis1)는 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 사이의 최단거리(dis2)보다 작을 수 있다. 일 실시예에서, 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 사이의 최단거리(dis2)는 지지기판(SS)의 제1상면(SSUS1)의 너비로 정의될 수 있다.
도 3d를 참조하면, 제2베이스층(100c)이 제1배리어층(100b) 상에 형성될 수 있다. 제2베이스층(100c)은 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 및 지지기판(SS)의 제1상면(SSUS1) 상에 형성될 수 있다. 제2베이스층(100c)은 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이를 채울 수 있다. 따라서, 제2베이스층(100c)은 제1베이스층(100a)과 분리될 수 있다. 제4실시예에 따른 기판(100)은 제1베이스층(100a) 및 제2베이스층(100c)을 통해 외부 이물질의 침투를 방지 또는 감소시킬 수 있다.
제2배리어층(100d)은 제2베이스층(100c) 상에 형성될 수 있다. 그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
도 4는 본 발명의 제5실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다. 도 4에 있어서, 도 3a 내지 도 3c와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 4를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 그 다음, 지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다.
제1베이스층(100a)은 지지기판(SS) 상에 형성될 수 있다. 그 다음, 제1베이스층(100a)을 적어도 일부 제거하여 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)을 형성할 수 있다. 그 다음, 서로 이격된 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)을 포함하는 제1배리어층(100b)을 형성할 수 있다. 그 다음, 제2베이스층(100c)을 제1배리어층(100b) 상에 형성할 수 있으며, 제2배리어층(100d)을 제2베이스층(100c) 상에 형성할 수 있다.
그 다음, 제3베이스층(100e)이 제2배리어층(100d) 상에 형성될 수 있다. 그 다음, 제3배리어층(100f)이 제3베이스층(100e) 상에 형성될 수 있다. 그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
이와 같이 기판(100)은 유기물질을 포함하는 베이스층 및 무기물질을 포함하는 배리어층이 교번적으로 적층되어 형성될 수 있다. 즉, 기판(100)은 복수의 베이스층 및 복수의 배리어층이 교번적으로 적층되어 형성될 수 있다.
도 5a 내지 도 5c는 본 발명의 제6실시예에 따른 기판(100)의 제조방법을 도시한 단면도이다. 도 5a 내지 도 5c에 있어서, 도 3a 내지 도 3c와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 5a 내지 도 5c를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 그 다음, 지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다.
도 5a를 참조하면, 제1베이스층(100a)은 지지기판(SS) 상에 형성될 수 있다. 제1베이스층(100a)은 제1오목부(CCP1) 및 제2오목부(CCP2)를 채울 수 있다. 그 다음, 제1베이스층(100a)을 적어도 일부 제거하여 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)을 형성할 수 있다.
도 5b를 참조하면, 제1배리어층(100b)을 제1베이스층(100a) 상에 형성할 수 있다. 제1배리어층(100b)은 서로 이격된 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)을 포함할 수 있다. 제1배리어패턴(100bP1)은 제1영역(AR1)에 중첩하도록 형성될 수 있다. 제1배리어패턴(100bP1)은 제1오목부(CCP1)에 중첩할 수 있다. 일 실시예에서, 제1배리어패턴(100bP1)은 지지기판(SS)의 제1상면(SSUS1)과 이격될 수 있다. 제1배리어패턴(100bP1)은 지지기판(SS)의 제1상면(SSUS1)과 중첩하지 않을 수 있다. 일 실시예에서, 제1배리어패턴(100bP1)은 제1외측영역(ER1)과 이격될 수 있다. 따라서, 제1베이스패턴(100aP1)의 일부는 외부로 노출될 수 있다.
제2배리어패턴(100bP2)은 제2영역(AR2)에 중첩하도록 형성될 수 있다. 제2배리어패턴(100bP2)은 제2오목부(CCP2)에 중첩할 수 있다. 일 실시예에서, 제2배리어패턴(100bP2)은 지지기판(SS)의 제1상면(SSUS1)과 이격될 수 있다. 제2배리어패턴(100bP2)은 지지기판(SS)의 제1상면(SSUS1)과 중첩하지 않을 수 있다. 일 실시예에서, 제2배리어패턴(100bP2)은 제2외측영역(ER2)과 이격될 수 있다. 따라서, 제2베이스패턴(100aP2)의 일부는 외부로 노출될 수 있다.
일 실시예에서, 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이의 최단거리(dis1)는 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 사이의 최단거리(dis2)보다 클 수 있다.
도 5c를 참조하면, 제2베이스층(100c)이 제1배리어층(100b) 상에 형성될 수 있다. 제2베이스층(100c)은 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 및 지지기판(SS)의 제1상면(SSUS1) 상에 형성될 수 있다. 제2베이스층(100c)은 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이를 채울 수 있다. 제2베이스층(100c)은 제1베이스층(100a)과 접촉할 수 있다. 제6실시예에 따른 기판(100)은 유기물질을 포함하는 제1베이스층(100a) 및 유기물질을 포함하는 제2베이스층(100c)이 서로 접촉하므로, 접착력이 향상될 수 있다.
그 다음, 기판(100)을 지지기판(SS)으로부터 탈착시킬 수 있다.
상기와 같은 기판(100)은 다양한 형태로의 변화가 가능한 스트레쳐블(stretchable) 표시 장치를 제조하는데 사용될 수 있다. 또는 상기와 같은 기판(100)은 모퉁이(corner)에서 구부러지면서 화상을 표시할 수 있는 표시 장치를 제조하는데 사용될 수 있다. 또는 상기와 같은 기판(100)은 이미지를 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치를 제조하는데 사용될 수 있다. 이하 상세히 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 6을 참조하면, 표시 장치(1)는 표시 패널(10) 및 커버 윈도우(20)를 포함할 수 있다. 커버 윈도우(20)는 표시 패널(10) 상에 배치될 수 있다.
표시 패널(10)은 화상을 표시할 수 있다. 표시 패널(10)은 복수의 화소들을 포함할 수 있으며, 표시 패널(10)은 복수의 화소들을 이용하여 화상을 표시할 수 있다.
복수의 화소들은 각각 표시요소를 포함할 수 있다. 표시 패널(10)은 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널일 수 있다. 또는, 발광 다이오드(LED)를 이용하는 발광 다이오드 표시 패널일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨질소(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널일 수 있다. 또는, 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(10)이 표시요소로써 유기발광다이오드를 이용하는 유기 발광 표시 패널인 경우를 중심으로 상세히 설명하기로 한다.
커버 윈도우(20)는 표시 패널(10)을 보호할 수 있다. 일 실시예에서, 커버 윈도우(20)는 크랙(crack) 등의 발생없이 외력에 따라 용이하게 휘면서 표시 패널(10)을 보호할 수 있다. 커버 윈도우(20)는 광학 투명 접착제(Optically clear adhesive, OCA) 필름과 같은 투명 접착 부재에 의해 표시 패널(10)에 부착될 수 있다.
커버 윈도우(20)는 유리, 사파이어, 또는 플라스틱을 포함할 수 있다. 커버 윈도우(20)는 예를 들어, 초박형 유리(Ultra Thin Glass, UTG), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다. 일 실시예에서, 커버 윈도우(20)는 유리 기판의 일면에 가요성이 있는 고분자 층이 배치된 구조를 갖는 것일 수 있고, 또는, 고분자층으로만 구성된 것일 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 도시한 평면도이다. 도 7b는 본 발명의 일 실시예에 따른 표시 패널을 확대하여 개략적으로 나타낸 확대도이다. 도 7c는 본 발명의 일 실시예에 다른 표시 패널을 제1방향 및 제2방향으로 연신된 것을 나타낸 평면도이다. 도 7b 및 도 7c는 도 7a의 A 부분을 확대한 확대도이다.
도 7a를 참조하면, 표시 패널(10)은 기판(100) 및 기판(100) 상에 배치된 다층막을 포함할 수 있다. 기판(100)은 제1실시예 내지 제6실시예 중 어느 하나에 따른 기판(100)을 적용할 수 있다.
도 7b를 참조하면, 표시 패널은 관통부(PNP)를 구비할 수 있다. 관통부(PNP)는 표시 패널의 상면 및 표시 패널의 하면을 관통할 수 있다. 따라서, 관통부(PNP)에서는 기판(100) 및 기판(100) 상의 다층막이 배치되지 않을 수 있다. 표시 패널이 관통부(PNP)를 구비함으로써, 표시 패널의 유연성을 향상시킬 수 있다.
표시 패널은 기판(100) 및 기판(100) 상에 배치된 화소(PX)를 포함할 수 있다. 기판(100)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다. 제1영역(AR1) 및 제2영역(AR2)은 서로 이격될 수 있다. 제1영역(AR1) 및 제2영역(AR2)은 제1이격거리(d1) 또는 제2이격거리(d2)로 이격될 수 있다.
제1영역(AR1)은 가장자리 영역으로서 제1외측영역(ER1)을 포함할 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리를 따라 연장될 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리인 제1측면(RS1)을 포함할 수 있다.
제2영역(AR2)은 가장자리 영역으로서 제2외측영역(ER2)을 포함할 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리를 따라 연장될 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리인 제2측면(RS2)을 포함할 수 있다.
일 실시예에서, 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면 및 제2경사면을 각각 포함할 수 있다. 이에 대해서는 후술하기로 한다.
제1영역(AR1) 및 제2영역(AR2)은 각각 복수개로 구비될 수 있다. 복수의 제1영역(AR1)들 및 복수의 제2영역(AR2)들은 제1방향 및 제2방향을 따라 반복 배치된 격자 패턴을 이룰 수 있다. 여기서 제1방향과 제2방향은 서로 교차하는 방향일 수 있다. 예를 들어, 제1방향 및 제2방향은 서로 예각을 이룰 수 있다. 다른 예로, 제1방향과 제2방향은 서로 둔각을 이루거나, 직각을 이룰 수 있다. 이하에서는, 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 및 -y 방향)이 서로 직각을 이루는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격될 수 있다. 다른 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격될 수 있다.
제1영역(AR1) 및 제2영역(AR2)은 관통부(PNP)를 사이에 두고 이격될 수 있다. 일 실시예에서, 제1영역(AR1) 및 제2영역(AR2) 사이에는 표시 패널의 구성요소가 배치되지 않을 수 있다.
제1영역(AR1) 및 제2영역(AR2)은 각각 중심영역 및 연결영역을 포함할 수 있다. 연결영역은 이웃하는 중심영역들을 사이에서 연장될 수 있다. 일 실시예에서, 각각의 중심영역은 4개의 연결영역들과 연결될 수 있다. 하나의 중심영역에 연결된 4개의 연결영역들은 서로 다른 방향으로 연장되며, 각각의 연결영역은 전술한 하나의 중심영역과 인접하게 배치된 다른 중심영역과 연결될 수 있다.
일 실시예에서, 제1영역(AR1)은 제1중심영역(CR1), 제1연결영역(CNR1), 및 제2연결영역(CNR2)을 포함할 수 있다. 제1연결영역(CNR1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제2연결영역(CNR2)은 제1방향과 교차하는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제1중심영역(CR1), 제1연결영역(CNR1), 및 제2연결영역(CNR2)은 일체로 구비될 수 있다.
일 실시예에서, 제2영역(AR2)은 제2중심영역(CR2), 제3연결영역(CNR3), 및 제4연결영역(CNR4)을 포함할 수 있다. 제3연결영역(CNR3)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제4연결영역(CNR4)은 제1방향과 교차하는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제2중심영역(CR2), 제3연결영역(CNR3), 및 제4연결영역(CNR4)은 일체로 구비될 수 있다.
제1연결영역(CNR1) 및 제2연결영역(CNR2) 중 어느 하나는 제1중심영역(CR1)으로부터 제2영역(AR2)으로 연장될 수 있다. 일 실시예에서, 제1연결영역(CNR1)은 제2중심영역(CR2)으로 연장될 수 있다. 이러한 경우, 제1연결영역(CNR1) 및 제3연결영역(CNR3)은 서로 만날 수 있으며, 일체로 구비될 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 일 실시예에서, 제1중심영역(CR1)의 측면(CRS1), 제1연결영역(CNR1)의 측면(CNRS1), 및 제3연결영역(CNR3)의 측면(CNRS3), 및 제2중심영역(CR2)의 측면(CRS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 일 실시예에서, 제2연결영역(CNR2)의 측면(CNRS2), 제1중심영역(CR1)의 측면(CRS1), 제1연결영역(CNR1)의 측면(CNRS1), 제3연결영역(CNR3)의 측면(CNRS3), 제2중심영역(CR2)의 측면(CRS2), 및 제4연결영역(CNR4)의 측면(CNRS4)은 관통부(PNP)의 적어도 일부를 정의할 수 있다.
하나의 중심영역 및 이로부터 연장된 연결영역들의 일부를 하나의 기본 유닛(basic unit, U)으로 정의할 수 있다. 기본 유닛(U)은 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 반복적으로 배치될 수 있으며, 기판(100)은 반복 배치된 기본 유닛(U)들이 서로 연결되어 구비된 것으로 이해할 수 있다. 서로 인접한 두 개의 기본 유닛(U)들은 서로 대칭일 수 있다. 예를 들어, 도 7b에서 좌우방향으로 인접한 두 개의 기본 유닛(U)들은 이들 사이에 위치하며 y 방향과 나란한 대칭축을 기준으로 좌우 대칭일 수 있다. 유사하게, 도 7b에서 상하방향으로 인접한 두 개의 기본 유닛(U)들은 이들 사이에 위치하며 x 방향과 나란한 대칭축을 기준으로 상하 대칭일 수 있다.
복수의 기본 유닛(U)들 중 서로 인접한 기본 유닛(U)들, 예를 들어, 도 7b에 도시된 네 개의 기본 유닛(U)들은 그들 사이에 폐곡선(CL)을 형성하는데, 폐곡선(CL)은 빈 공간인 이격영역(V)을 정의할 수 있다. 이격영역(V)은 복수의 중심영역의 가장자리들 및 복수의 연결영역들의 가장자리들로 이루어진 폐곡선(CL)으로 정의될 수 있다. 각 이격영역(V)은 각각 기판(100)의 상면 및 하면을 관통할 수 있다. 이격영역(V)은 표시 패널의 관통부(PNP)와 중첩할 수 있다.
일 실시예에서, 제2중심영역(CR2)의 측면(CRS2)과 제3연결영역(CNR3)의 측면(CNRS3) 사이의 각도(θ)는 예각일 수 있다. 기판(100)을 잡아당기는 외력이 작용하는 경우, 도 7c에 도시된 바와 같이 제2중심영역(CR2)의 측면(CRS2)과 제3연결영역(CNR3)의 측면(CNRS3) 사이의 각도(θ', θ'> θ)는 증가할 수 있고 이격영역(V')의 면적 또는 형상이 변경될 수 있으며, 중심영역의 위치도 변경될 수 있다.
외력이 작용하는 경우, 각도(θ')의 변경, 이격영역(V')의 면적 증가 및/또는 형상 변형을 통해, 각각의 중심영역은 소정의 각도로 회전할 수 있다. 중심영역 각각의 회전에 의해 중심영역 간의 간격, 예를 들어 제1이격거리(d1') 및 제2이격거리(d2')는 위치별로 상이할 수 있다.
기판(100)을 잡아당기는 외력이 작용하는 경우, 응력(stress)은 제2중심영역(CR2)의 측면(CRS2)과 제3연결영역(CNR3)의 측면(CNRS3)에 집중될 수 있으므로, 기판(100)의 손상을 방지하기 위해 이격영역(V)을 정의하는 폐곡선(CL)은 곡선을 포함할 수 있다.
화소(PX)는 제1영역(AR1) 및 제2영역(AR2)과 적어도 일부 중첩할 수 있다. 일 실시예에서, 각각의 화소(PX)는 각각의 중심영역과 적어도 일부 중첩할 수 있다.
일 실시예에서, 화소(PX)는 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함할 수 있다. 다른 실시예에서, 화소(PX)는 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb), 및 백색 부화소를 포함할 수 있다. 이하에서는, 각각의 제1영역(AR1) 및 제2영역(AR2)과 중첩하는 화소(PX)가 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 부화소는 표시요소로서 유기발광다이오드를 이용하여 소정의 색상의 빛을 방출할 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 후술할 화소정의막의 개구에 의해 정의될 수 있다. 유기발광다이오드는 예를 들어, 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
연결배선(미도시)은 제1연결영역(CNR1) 내지 제4연결영역(CNR4)에 배치될 수 있으며, 제1중심영역(CR1) 및 제2중심영역(CR2)에 배치된 화소(PX)로 전원이나 신호 등을 공급할 수 있다.
도 8은 표시 패널에 적용될 수 있는 화소회로(PC)를 개략적으로 나타낸 등가회로도이다.
도 8을 참조하면, 화소회로(PC)는 표시요소, 예를 들어 유기발광다이오드(OLED)와 연결될 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 그리고, 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 8은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 화소회로(PC)는 3개, 4개, 5개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 9는 도 7b의 B-B'선에 따른 표시 패널(10)의 단면이다.
도 9를 참조하면, 표시 패널(10)은 관통부(PNP)를 구비할 수 있다. 관통부(PNP)에는 표시 패널(10)의 구성요소들이 배치되지 않을 수 있다. 관통부(PNP)는 표시 패널(10)의 구성요소들의 가장자리로 정의될 수 있다. 예를 들어, 관통부(PNP)는 기판(100)의 가장자리로 정의될 수 있다.
표시 패널(10)은 기판(100), 버퍼층(111), 화소회로(PC), 절연층(IL), 표시요소로서 유기발광다이오드(OLED), 및 봉지층(300)을 포함할 수 있다. 기판(100)은 관통부(PNP)를 사이에 두고 서로 이격된 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 일 실시예에서, 서로 마주보는 제1측면(RS1) 및 제2측면(RS2) 사이를 기판(100)의 이격영역(V)으로 정의할 수 있다. 이격영역(V)은 관통부(PNP)와 중첩할 수 있다.
기판(100)은 유기발광다이오드(OLED)와 마주보는 상면(100US) 및 상면(100US)과 반대되는 하면(100LS)을 포함할 수 있다. 기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다. 제1간격(int1)은 기판(100)의 상면(100US)과 제1측면(RS1)이 만나는 제1지점(100P1)부터 기판(100)의 상면(100US)과 제2측면(RS2)이 만나는 제2지점(100P2)까지의 간격일 수 있다. 제2간격(int2)은 기판(100)의 하면(100LS)과 제1측면(RS1)이 만나는 제3지점(100P3)부터 기판(100)의 하면(100LS)과 제2측면(RS2)이 만나는 제4지점(100P4)까지의 간격일 수 있다.
기판(100)은 베이스층 및 베이스층 상에 배리어층을 포함할 수 있다. 일 실시예에서, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비할 수 있다.
제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 제1경사면(ICS1)은 제1영역(AR1)의 가장자리 영역인 제1외측영역(ER1)과 중첩할 수 있다. 제2경사면(ICS2)은 제2영역(AR2)의 가장자리 영역인 제2외측영역(ER2)과 중첩할 수 있다.
일 실시예에서, 제1경사면(ICS1)은 제1영역(AR1)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 제2경사면(ICS2)은 제2영역(AR2)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2) 사이의 거리는 기판(100)의 하면(100LS)으로부터 기판(100)의 상면(100US)으로의 방향으로 감소할 수 있다. 즉, 기판(100)은 관통부(PNP)를 기준으로 역테이퍼 형상을 구비할 수 있다. 이하에서는 제2영역(AR2)은 제1영역(AR1)과 유사하므로, 제1영역(AR1)을 중심으로 상세히 설명하기로 한다.
제1베이스층(100a)은 제1베이스층(100a)의 상면(100aUS), 제1베이스층(100a)의 하면(100aLS), 제1경사면(ICS1), 및 제1베이스층(100a)의 제1면(SS1)을 포함할 수 있다.
제1베이스층(100a)의 상면(100aUS)은 유기발광다이오드(OLED)와 마주볼 수 있다. 제1베이스층(100a)의 하면(100aLS)은 제1베이스층(100a)의 상면(100aUS)과 반대되는 면일 수 있다. 제1경사면(ICS1)은 제1베이스층(100a)의 하면(100aLS)과 만날 수 있다.
제1베이스층(100a)의 제1면(SS1)은 제1경사면(ICS1) 및 제1베이스층(100a)의 상면(100aUS)과 교차할 수 있다. 제1베이스층(100a)의 제1면(SS1)은 제1베이스층(100a)의 상면(100aUS) 및 제1경사면(ICS1)과 만날 수 있다. 예를 들어, 제1베이스층(100a)의 제1면(SS1)의 일측은 제1베이스층(100a)의 상면(100aUS)과 만나고, 제1베이스층(100a)의 제1면(SS1)의 타측은 제1경사면(ICS1)과 만날 수 있다. 제1베이스층(100a)의 제1면(SS1)은 식각 공정으로 형성된 면일 수 있다.
제1베이스층(100a) 및 제2베이스층(100c) 중 적어도 하나는 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate), 투명폴리이미드(Colorless Polyimide) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제1베이스층(100a) 및 제2베이스층(100c) 중 적어도 하나는 실록산 계열의 물질을 포함할 수 있다.
제1배리어층(100b) 및 제2배리어층(100d)은 외부 이물질의 침투를 방지하는 배리어층으로, 실리콘질화물(SiNX), 실리콘산화물(SiO2), 및/또는 실리콘산질화물(SiON) 등과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다. 일 실시예에서, 버퍼층(111)은 생략될 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)는 버퍼층(111) 상에 배치될 수 있다. 구동 박막트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 스위칭 박막트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
절연층(IL)은 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 제1무기층(PVX1), 제1유기절연층(115), 제2유기절연층(116), 및 제2무기층(PVX2)을 포함할 수 있다.
제1반도체층(Act1)은 버퍼층(111) 상에 배치될 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다.
제1게이트전극(GE1)은 채널영역과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이의 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnO)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113)은 제1게이트전극(GE1)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 제1게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnO) 등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113) 상부에는 상부 전극(CE2)이 배치될 수 있다. 상부 전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이 때, 제2게이트절연층(113)을 사이에 두고 중첩하는 구동 박막트랜지스터(T1)의 제1게이트전극(GE1) 및 상부 전극(CE2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 구동 박막트랜지스터(T1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 구동 박막트랜지스터(T1)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)와 중첩되지 않도록 형성될 수도 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(114)은 상부 전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnO) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1드레인전극(DE1) 및 제1소스전극(SE1)은 각각 층간절연층(114) 상에 위치할 수 있다. 제1드레인전극(DE1) 및 제1소스전극(SE1)은 전도성이 좋은 재료를 포함할 수 있다. 제1드레인전극(DE1) 및 제1소스전극(SE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제1드레인전극(DE1) 및 제1소스전극(SE1)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2반도체층(Act2), 제2게이트전극(GE2), 제2드레인전극(DE2), 및 제2소스전극(SE2)은 각각 제1반도체층(Act1), 제1게이트전극(GE1), 제1드레인전극(DE1), 및 제1소스전극(SE1)과 유사하므로 상세한 설명은 생략하기로 한다.
제1유기절연층(115)은 제1드레인전극(DE1) 및 제1소스전극(SE1)을 덮으며 배치될 수 있다. 제1유기절연층(115)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
연결전극(CM)은 제1유기절연층(115) 상에 배치될 수 있다. 이 때, 연결전극(CM)은 제1유기절연층(115)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 연결될 수 있다. 연결전극(CM)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제2유기절연층(116)은 연결전극(CM)을 덮으며 배치될 수 있다. 제2유기절연층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제1유기절연층(115) 및 제2유기절연층(116)은 홀(HL)을 구비할 수 있다. 일 실시예에서, 홀(HL)은 제1유기절연층(115)의 홀 및 제2유기절연층(116)의 홀이 중첩되어 구비될 수 있다. 다른 실시예에서, 홀(HL)은 제2유기절연층(116)에 구비될 수 있다. 이러한 경우, 제1유기절연층(115)의 상면은 제2유기절연층(116)의 홀에 의해 노출될 수 있다. 이하에서는, 홀(HL)이 제1유기절연층(115) 및 제2유기절연층(116)에 구비되는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 제1무기층(PVX1)은 층간절연층(114) 및 제1유기절연층(115) 사이에 배치될 수 있다. 제1무기층(PVX1)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 덮을 수 있다. 일 실시예에서, 제1무기층(PVX1)은 제1소스전극(SE1) 또는 제1드레인전극(DE1)이 연결전극(CM)과 전기적으로 연결되도록 컨택홀을 구비할 수 있다.
다른 실시예에서, 제1무기층(PVX1)은 제1유기절연층(115) 및 제2유기절연층(116) 사이에 배치될 수 있다. 이러한 경우, 제1무기층(PVX1)은 연결전극(CM)을 덮을 수 있다. 제1무기층(PVX1)의 적어도 일부는 홀(HL)에 의해 노출될 수 있다. 제1무기층(PVX1)은 실리콘질화물(SiNX) 및/또는 실리콘산화물(SiO2) 등의 무기물질을 포함하는 단일막 또는 다층막일 수 있다.
유기발광다이오드(OLED)는 제2유기절연층(116) 상에 배치될 수 있다. 유기발광다이오드(OLED)는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 포함할 수 있다. 제1유기발광다이오드(OLED1)는 제1표시요소로서 제1영역(AR1)과 중첩할 수 있다. 제2유기발광다이오드(OLED2)는 제2표시요소로서 제2영역(AR2)과 중첩할 수 있다.
제1유기발광다이오드(OLED1)는 제1화소전극(211A), 중간층(212), 및 대향전극(213)을 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제2화소전극(211B), 중간층(212), 및 대향전극(213)을 포함할 수 있다. 제1화소전극(211A) 및 제2화소전극(211B)은 각각 제2유기절연층(116)의 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
제1화소전극(211A) 및 제2화소전극(211B)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1화소전극(211A) 및 제2화소전극(211B)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1화소전극(211A) 및 제2화소전극(211B)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
제1화소전극(211A) 및 제2화소전극(211B) 상에는 제1화소전극(211A)의 중앙부 및 제2화소전극(211B)의 중앙부를 각각 노출하는 개구(118OP)를 갖는 화소정의막(118)이 배치될 수 있다. 화소정의막(118)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 개구(118OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예컨대, 개구(118OP)의 폭이 발광영역의 폭에 해당할 수 있다. 또한, 개구(118OP)의 폭은 부화소의 폭에 해당될 수 있다.
화소정의막(118) 상에는 중간층(212)이 배치될 수 있다. 중간층(212)은 화소정의막(118)의 개구(118OP)에 배치된 발광층(212b)을 포함할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
발광층(212b)의 아래와 위에는 각각 제1기능층(212a) 및 제2기능층(212c)이 배치될 수 있다. 제1기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(212c)은 발광층(212b) 위에 배치되는 구성요소로서, 선택적(optional)일 수 있다. 제2기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(212a) 및/또는 제2기능층(212c)은 후술할 대향전극(213)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 대향전극(213) 상에는 캡핑층(미도시)이 더 배치될 수 있다. 캡핑층은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다.
유기발광다이오드(OLED) 및 제2유기절연층(116) 사이에는 제2무기층(PVX2)이 배치될 수 있다. 제2무기층(PVX2)은 제2유기절연층(116) 상에서 서로 이격된 복수개의 무기패턴들을 포함할 수 있다. 제2무기층(PVX2)은 홀(HL)의 중심 방향으로 돌출된 돌출팁(PT)을 가질 수 있다. 따라서, 돌출팁(PT)의 하부면은 홀(HL)에서 노출될 수 있다. 즉, 홀(HL)은 언더컷(undercut) 구조를 가질 수 있다. 제2무기층(PVX2)은 실리콘질화물(SiNX) 및/또는 실리콘산화물(SiO2) 등의 무기물질을 포함하는 단일막 또는 다층막일 수 있다.
홀(HL) 및 제2무기층(PVX2)의 돌출팁(PT)은 제1기능층(212a) 및 제2기능층(212c)을 단절시키기 위한 구조일 수 있다. 일 실시예에서, 제1기능층(212a), 제2기능층(212c), 및 대향전극(213)은 기판(100) 전면에 형성될 수 있다. 이러한 경우, 제1기능층(212a) 및 제2기능층(212c)은 유기 물질을 포함할 수 있고, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 통해 외부의 산소 또는 수분 등이 관통부(PNP)로부터 제1영역(AR1) 및/또는 제2영역(AR2)으로 유입될 수 있다. 이러한 산소 또는 수분은 유기발광다이오드(OLED)를 손상시킬 수 있다. 홀(HL) 및 제2무기층(PVX2)의 돌출팁(PT)은 제1기능층(212a) 및 제2기능층(212c)을 단절시킬 수 있으며, 분리된 제1기능층패턴 및 제2기능층패턴이 홀(HL) 내부에 배치될 수 있다. 따라서, 관통부(PNP)로부터 유기발광다이오드(OLED)로의 수분 또는 산소 유입을 방지할 수 있으며, 유기발광다이오드(OLED)의 손상을 방지할 수 있다.
제1댐부(DAM1) 및 제2댐부(DAM2)는 제2무기층(PVX2) 상에 배치될 수 있다. 제1댐부(DAM1) 및 제2댐부(DAM2)는 제2무기층(PVX2)으로부터 기판(100)의 두께 방향으로 돌출될 수 있다. 제1댐부(DAM1) 및 제2댐부(DAM2)는 관통부(PNP)와 인접하게 배치될 수 있다.
제1댐부(DAM1)는 관통부(PNP) 및 제1유기발광다이오드(OLED1) 사이에 배치될 수 있다. 일 실시예에서, 제1댐부(DAM1)는 제1유기발광다이오드(OLED1)를 둘러쌀 수 있다. 제1댐부(DAM1)는 홀(HL)보다 관통부(PNP)에 가깝게 배치될 수 있다. 제1댐부(DAM1)는 제1패턴층(118D1) 및 제1상부패턴층(119D1)을 포함할 수 있다. 일 실시예에서, 제1패턴층(118D1)은 화소정의막(118)과 동일한 물질을 포함할 수 있다. 제1상부패턴층(119D1)은 유기절연물 및/또는 무기절연물을 포함할 수 있다.
제2댐부(DAM2)는 관통부(PNP) 및 제2유기발광다이오드(OLED2) 사이에 배치될 수 있다. 일 실시예에서, 제2댐부(DAM2)는 제2유기발광다이오드(OLED2)를 둘러쌀 수 있다. 제2댐부(DAM2)는 홀(HL)보다 관통부(PNP)에 가깝게 배치될 수 있다. 제2댐부(DAM2)는 제2패턴층(118D2) 및 제2상부패턴층(119D2)을 포함할 수 있다. 일 실시예에서, 제2패턴층(118D2)은 화소정의막(118) 및 제1패턴층(118D1)과 동일한 물질을 포함할 수 있다. 화소정의막(118), 제1패턴층(118D1), 및 제2패턴층(118D2)은 동시에 형성될 수 있다. 제2상부패턴층(119D2)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 제2상부패턴층(119D2)은 제1상부패턴층(119D1)과 동일한 물질을 포함할 수 있다.
봉지층(300)은 대향전극(213) 상에 배치될 수 있다. 일 실시예에 있어서, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 도 9는 봉지층(300)이 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는 것을 도시한다.
제1무기봉지층(310)은 유기발광다이오드(OLED)를 덮을 수 있다. 제1무기봉지층(310)은 기판(100)을 전체적으로 그리고 연속적으로 덮을 수 있다. 제1무기봉지층(310)은 제1유기발광다이오드(OLED1), 홀(HL), 제1댐부(DAM1), 제2댐부(DAM2), 제2유기발광다이오드(OLED2)를 덮을 수 있다. 제1무기봉지층(310)은 제2무기층(PVX2)의 돌출팁(PT)과 컨택될 수 있다. 제1무기봉지층(310)은 제1무기층(PVX1)과 컨택될 수 있다. 따라서, 수분 또는 산소가 관통부(PNP)로부터 유기물질을 포함하는 층을 통해 유기발광다이오드(OLED)로 유입되는 것을 방지할 수 있다.
유기봉지층(320)은 제1무기봉지층(310) 상에 배치될 수 있다. 유기봉지층(320)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)와 중첩할 수 있으며, 유기봉지층(320)은 홀(HL)을 채울 수 있다. 일 실시예에서, 유기봉지층(320)은 관통부(PNP)를 기준으로 분리될 수 있다. 제1댐부(DAM1) 및 제2댐부(DAM2)는 제2무기층(PVX2)의 상면으로부터 기판(100)의 두께 방향으로 돌출되므로, 유기봉지층(320)의 흐름을 제어할 수 있다.
제2무기봉지층(330)은 유기봉지층(320)을 덮을 수 있다. 제2무기봉지층(330)은 기판(100)을 전체적으로 그리고 연속적으로 덮을 수 있다. 제2무기봉지층(330)은 제1댐부(DAM1) 및 제2댐부(DAM2) 상에서 제1무기봉지층(310)과 컨택될 수 있다. 따라서, 유기봉지층(320)은 제1댐부(DAM1) 및 제2댐부(DAM2)에 의해 분리될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 징크산화물(ZnO), 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
봉지층(300) 상에는 도시하지는 않았으나, 터치전극층이 배치될 수 있으며, 터치전극층 상에는 광학기능층이 배치될 수 있다. 터치전극층은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 광학기능층은 외부로부터 표시 장치를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학기능층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 광학기능층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치의 부화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학기능층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
상기 터치전극층 및 광학기능층 사이에는 접착 부재가 배치될 수 있다. 상기 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 상기 접착 부재는 감압성 접착제(pressure sensitive adhesive, PSA)일 수 있다.
본 실시예에서, 표시 패널(10)에는 관통부(PNP)가 정의될 수 있으며, 표시 패널(10)의 유연성을 향상시킬 수 있다. 관통부(PNP)는 제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)으로 정의될 수 있다.
본 실시예에서, 제1간격(int1)은 제2간격(int2)보다 작을 수 있다. 또한, 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 따라서, 기판(100)은 지지기판(미도시)로부터 용이하게 탈착될 수 있으며, 표시 패널(10)의 신뢰성이 향상될 수 있다.
표시 패널(10)의 관통부(PNP)를 형성하기 위해서, 표시 패널(10)의 제조할 때 이격영역(V)에 형성된 구성요소들을 제거할 필요가 있다. 예를 들어, 기판(100) 및 절연층(IL) 중 이격영역(V)과 중첩하는 부분을 각각 식각으로 제거할 수 있다. 기판(100)의 두께가 모두 동일하다면, 이격영역(V)에서 식각되는 기판(100)의 양이 많아질 수 있고 공정 시간이 길어질 수 있다. 본 발명의 실시예는 제1간격(int1)은 제2간격(int2)보다 작을 수 있고, 기판(100)이 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비하고 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 최소화시킬 수 있으며, 표시 패널(10)의 공정 시간을 줄일 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 평면도이다. 도 10b 내지 도 10e는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 10b 내지 도 10e는 도 10a의 C-C'선에 따른 지지기판(SS) 및 지지기판(SS) 상에 형성된 다층막을 나타낸 단면도이다.
도 10a를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 일 실시예에서, 제1오목부(CCP1) 및 제2오목부(CCP2)는 각각 복수개로 구비될 수 있다. 복수의 제1오목부(CCP1)들 및 복수의 제2오목부(CCP2)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 각각 반복 배치된 격자 패턴을 이룰 수 있다.
일 실시예에서, 제1오목부(CCP1) 및 제2오목부(CCP2)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격될 수 있다. 다른 실시예에서, 제1오목부(CCP1) 및 제2오목부(CCP2)는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격될 수 있다.
제1오목부(CCP1) 및 제2오목부(CCP2)는 각각 중심부 및 연결부를 포함할 수 있다. 연결부는 이웃하는 중심부 사이에서 연장될 수 있다. 일 실시예에서, 각각의 중심부는 4개의 연결부들과 연결될 수 있다. 하나의 중심부에 연결된 4개의 연결부들은 서로 다른 방향으로 연장되며, 각각의 연결부는 전술한 하나의 중심부와 인접하게 배치된 다른 중심부와 연결될 수 있다.
일 실시예에서, 제1오목부(CCP1)는 제1중심부(CP1), 제1연결부(CNP1), 및 제2연결부(CNP2)를 포함할 수 있다. 제1연결부(CNP1)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제2연결부(CNP2)는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제1중심부(CP1), 제1연결부(CNP1), 및 제2연결부(CNP2)는 일체로 구비될 수 있다.
일 실시예에서, 제2오목부(CCP2)는 제2중심부(CP2), 제3연결부(CNP3), 및 제4연결부(CNP4)를 포함할 수 있다. 제3연결부(CNP3)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 제4연결부(CNP4)는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제2중심부(CP2), 제3연결부(CNP3), 및 제4연결부(CNP4)는 일체로 구비될 수 있다.
제1연결부(CNP1) 및 제2연결부(CNP2) 중 어느 하나는 제1중심부(CP1)로부터 제2오목부(CCP2)로 연장될 수 있다. 일 실시예에서, 제1연결부(CNP1)는 제2중심부(CP2)로 연장될 수 있다. 이러한 경우, 제1연결부(CNP1) 및 제3연결부(CNP3)는 서로 만날 수 있으며, 일체로 구비될 수 있다.
지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다. 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 이격영역(V)을 포함할 수 있다. 제1영역(AR1)은 제1오목부(CCP1)와 중첩할 수 있다. 제1영역(AR1)은 가장자리 영역으로서 제1외측영역(ER1)을 포함할 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리를 따라 연장될 수 있다. 제1외측영역(ER1)은 이격영역(V)과 만날 수 있다.
제2영역(AR2)은 제2오목부(CCP2)와 중첩할 수 있다. 제2영역(AR2)은 가장자리 영역으로서 제2외측영역(ER2)을 포함할 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리를 따라 연장될 수 있다. 제2외측영역(ER2)은 이격영역(V)과 만날 수 있다.
도 10b를 참조하면, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 기판(100)은 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)일 수 있다. 다른 실시예에서, 기판(100)은 도 1a 내지 도 1c를 참조하여 설명한 제1실시예에 따른 기판(100)일 수 있다. 또 다른 실시예에서, 기판(100)은 도 2b를 참조하여 설명한 제3실시예에 따른 기판(100)일 수 있다. 이하에서는, 기판(100)이 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)인 경우를 중심으로 상세히 설명하기로 한다.
제2배리어층(100d) 상에 버퍼층(111), 절연층(IL), 및 화소회로(PC)를 형성할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
절연층(IL)은 이격영역(V)에서 분리될 수 있다. 일 실시예에서, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114)은 각각 이격영역(V)과 중첩하는 홀들을 구비할 수 있다.
제1무기층(PVX1) 상에 제1유기절연층(115), 연결전극(CM), 제2유기절연층(116)을 형성할 수 있다. 일 실시예에서, 제1유기절연층(115) 및 제2유기절연층(116)은 이격영역(V)에서 분리될 수 있다. 다른 실시예에서, 제1유기절연층(115) 및 제2유기절연층(116) 중 적어도 하나는 이격영역(V)과 중첩하도록 형성될 수 있다.
제2유기절연층(116) 상에 제2무기층(PVX2)을 형성할 수 있다. 제2무기층(PVX2)은 제2유기절연층(116) 상에서 서로 이격되도록 형성될 수 있다.
제2무기층(PVX2) 상에 제1화소전극(211A) 및 제2화소전극(211B)을 형성할 수 있다. 제1화소전극(211A)은 제1영역(AR1) 상에 배치될 수 있다. 제1화소전극(211A)은 제1오목부(CCP1)와 중첩할 수 있다. 제2화소전극(211B)은 제2영역(AR2) 상에 배치될 수 있다. 제2화소전극(211B)은 제2오목부(CCP2)와 중첩할 수 있다. 제1화소전극(211A) 및 제2화소전극(211B)은 기판(100) 상에 형성되며, 서로 이격될 수 있다.
그 다음, 화소정의막(118), 제1패턴층(118D1), 및 제2패턴층(118D2)을 형성할 수 있다. 화소정의막(118)은 각각 제1화소전극(211A)의 가장자리 및 제2화소전극(211B)의 가장자리를 덮으며 형성될 수 있다. 화소정의막(118)은 각각 제1화소전극(211A)의 중앙부분 및 제2화소전극(211B)의 중앙부분을 노출시키는 개구(118OP)를 구비할 수 있다.
화소정의막(118), 제1패턴층(118D1), 및 제2패턴층(118D2)은 동시에 형성될 수 있다. 일 실시예에서, 기판(100) 상에 전체적으로 유기층을 형성한 후, 패터닝하여 화소정의막(118), 제1패턴층(118D1), 및 제2패턴층(118D2)을 형성할 수 있다. 이러한 경우, 화소정의막(118), 제1패턴층(118D1), 및 제2패턴층(118D2)은 동일한 물질을 포함할 수 있다.
제1패턴층(118D1) 및 제2패턴층(118D2) 상에 각각 제1상부패턴층(119D1) 및 제2상부패턴층(119D2)을 형성할 수 있다. 일 실시예에서, 기판(100) 상에 전체적으로 유기층을 형성한 후, 패터닝하여 제1상부패턴층(119D1) 및 제2상부패턴층(119D2)을 형성할 수 있다. 이러한 경우, 제1상부패턴층(119D1) 및 제2상부패턴층(119D2)은 동일한 물질을 포함할 수 있다.
제1패턴층(118D1) 및 제1상부패턴층(119D1)은 제1댐부(DAM1)를 형성할 수 있으며, 제2패턴층(118D2) 및 제2상부패턴층(119D2)은 제2댐부(DAM2)를 형성할 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 기판(100)의 두께는 영역별로 상이할 수 있다. 예를 들어, 제1영역(AR1)에서 기판(100)의 두께(100t1)는 제1영역(AR1) 및 제2영역(AR2) 사이에서 기판(100)의 두께(100t2)보다 클 수 있다.
도 10c를 참조하면, 지지기판(SS)의 제1상면(SSUS1)과 중첩하는 기판(100)의 일부를 제거할 수 있다. 즉, 이격영역(V)과 중첩하는 기판(100)의 일부를 제거할 수 있다. 따라서, 지지기판(SS)의 제1상면(SSUS1)은 외부로 노출될 수 있다. 즉, 관통부(PNP)가 형성될 수 있다. 제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 일 실시예에서, 기판(100)은 식각 공정으로 제거될 수 있다. 식각 공정은 예를 들어, 건식 식각 공정일 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 줄일 수 있다. 예를 들어, 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 식각되는 기판(100)의 양을 줄일 수 있으며, 표시 패널 및/또는 표시 장치의 공정 시간을 줄일 수 있다.
일 실시예에서, 제1유기절연층(115) 및 제2유기절연층(116)에 홀(HL)을 형성할 수 있다. 일 실시예에서, 제2무기층(PVX2)의 하부에 배치된 제2유기절연층(116)은 오버에칭될 수 있다. 따라서, 제1유기절연층(115) 및 제2유기절연층(116)에 언더컷(undercut) 구조가 형성될 수 있다. 이러한 경우, 제2무기층(PVX2)의 단부의 하면은 노출될 수 있다. 즉, 홀(HL)과 중첩하는 제2무기층(PVX2)의 돌출팁(PT)의 하부면이 노출될 수 있다.
도 10d를 참조하면, 기판(100) 상에 중간층(212) 및 대향전극(213)을 형성할 수 있다. 따라서, 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 형성할 수 있다. 제2무기층(PVX2)은 홀(HL)의 중심 방향으로 돌출된 돌출팁(PT)을 구비하고 있으므로, 제1기능층(212a), 제2기능층(212c), 및 대향전극(213)은 홀(HL)을 기준으로 단절될 수 있다. 또한, 제2무기층(PVX2)의 돌출팁(PT)의 하부면은 제1기능층(212a), 제2기능층(212c), 및 대향전극(213)과 컨택되지 않을 수 있다. 따라서, 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 통해 외부의 수분 및 이물질이 유기발광다이오드(OLED)로 유입되는 것을 방지 또는 감소시킬 수 있으며, 표시 패널의 신뢰성을 향상시킬 수 있다.
그 다음, 봉지층(300)을 형성할 수 있다.
일 실시예에서, 유기발광다이오드(OLED)를 덮는 제1무기봉지층(310)을 형성할 수 있다. 제1무기봉지층(310)은 기판(100)을 전체적으로 그리고 연속적으로 덮도록 형성될 수 있다. 제1무기봉지층(310)은 제1유기발광다이오드(OLED1), 홀(HL), 제1댐부(DAM1), 제2댐부(DAM2), 제2유기발광다이오드(OLED2)를 덮을 수 있다. 제1무기봉지층(310)은 제2무기층(PVX2)의 돌출팁(PT)과 컨택될 수 있다. 제1무기봉지층(310)은 제1무기층(PVX1)과 컨택될 수 있다. 따라서, 수분 또는 산소가 관통부(PNP)로부터 유기물질을 포함하는 층을 통해 유기발광다이오드(OLED)로 유입되는 것을 방지할 수 있다.
그 다음, 제1무기봉지층(310) 상에 유기봉지층(320)을 형성할 수 있다. 유기봉지층(320)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)와 중첩할 수 있으며, 유기봉지층(320)은 홀(HL)을 채울 수 있다. 일 실시예에서, 유기봉지층(320)은 관통부(PNP)를 기준으로 분리될 수 있다.
그 다음, 유기봉지층(320)을 덮는 제2무기봉지층(330)을 형성할 수 있다. 제2무기봉지층(330)은 기판(100)을 전체적으로 그리고 연속적으로 덮도록 형성될 수 있다. 제2무기봉지층(330)은 제1댐부(DAM1) 및 제2댐부(DAM2) 상에서 제1무기봉지층(310)과 컨택될 수 있다. 따라서, 유기봉지층(320)은 제1댐부(DAM1) 및 제2댐부(DAM2)에 의해 분리될 수 있다.
그 다음, 봉지층(300) 상에 터치전극층 및/또는 광학기능층이 형성될 수 있다. 터치전극층 및/또는 광학기능층을 형성할 때, 포토레지스트를 봉지층(300) 상에 형성하고, 노광하고, 현상하는 공정이 진행될 수 있다. 이러한 공정은 관통부(PNP)가 형성된 후에 진행될 수 있다. 따라서, 상기 포토레지스트가 도포될 때 제1영역(AR1) 및 제2영역(AR2)뿐만 아니라, 이격영역(V)에도 도포될 수 있다. 이격영역(V)에 도포된 포토레지스트는 현상 공정으로 제거될 수 있는데, 봉지층(300)의 상면으로부터 지지기판(SS)의 상면(SSUS)까지로 정의되는 관통부(PNP)의 깊이로 인해 공정 난이도가 증가할 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1영역(AR1)과 중첩하는 제1오목부(CCP1) 및 제2영역(AR2)과 중첩하는 제2오목부(CCP2)를 구비할 수 있다. 따라서, 관통부(PNP)의 깊이를 봉지층(300)의 상면으로부터 지지기판(SS)의 제1상면(SSUS1)까지로 정의할 수 있다.
지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비하지 않는 경우와 비교하였을 때, 지지기판(SS)의 상면(SSUS)으로부터 봉지층(300)의 상면의 높이를 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 낮출 수 있다. 따라서, 관통부(PNP)의 깊이로 인한 공정 난이도를 낮출 수 있다. 이러한 효과는 봉지층(300) 상에 포토레지스트를 형성하는 경우를 중심으로 설명하였으나, 봉지층(300) 상에 형성되는 유기막을 패터닝하는 경우에도 유사하게 공정 난이도를 낮출 수 있다.
도 10e를 참조하면, 지지기판(SS)으로부터 기판(100)을 탈착시킬 수 있다. 일 실시예에서, 기판(100)에 레이저를 조사하는 레이저 탈착 방식(Laser Release)에 따라 기판(100)을 지지기판(SS)으로부터 분리시킬 수 있다. 레이저는 지지기판(SS)의 하면(SSLS)에서 지지기판(SS)의 상면(SSUS)으로의 방향으로 조사될 수 있다. 따라서, 레이저는 지지기판(SS)의 상면(SSUS)과 마주보는 기판(100)의 하면(100LS)을 향해 조사될 수 있다. 레이저는 예를 들어, 파장이 308nm인 엑시머 레이저, 파장이 343nm, 또는 파장이 355nm인 고체 UV레이저 등을 사용할 수 있다.
기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다. 제1간격(int1)은 기판(100)의 상면(100US)과 제1측면(RS1)이 만나는 제1지점(100P1)부터 기판(100)의 상면(100US)과 제2측면(RS2)이 만나는 제2지점(100P2)까지의 간격일 수 있다. 제2간격(int2)은 기판(100)의 하면(100LS)과 제1측면(RS1)이 만나는 제3지점(100P3)부터 기판(100)의 하면(100LS)과 제2측면(RS2)이 만나는 제4지점(100P4)까지의 간격일 수 있다. 또한, 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 따라서, 기판(100)은 지지기판(미도시)로부터 용이하게 탈착될 수 있다.
그 다음, 커버 윈도우가 봉지층(300) 상에 배치될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 11은 도 7b의 B-B'선에 따른 표시 패널(10)의 단면이다. 도 11에 있어서, 도 9와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 11을 참조하면, 표시 패널(10)은 관통부(PNP)를 구비할 수 있다. 표시 패널(10)은 기판(100), 버퍼층(111), 화소회로(PC), 절연층(IL), 표시요소로서 유기발광다이오드(OLED), 및 봉지층(300)을 포함할 수 있다. 기판(100)은 관통부(PNP)를 사이에 두고 서로 이격된 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다.
기판(100)은 유기발광다이오드(OLED)와 마주보는 상면(100US) 및 상면(100US)과 반대되는 하면(100LS)을 포함할 수 있다. 기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다.
기판(100)은 베이스층 및 베이스층 상에 배리어층을 포함할 수 있다. 일 실시예에서, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비할 수 있다.
제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 제1경사면(ICS1)은 제1영역(AR1)의 가장자리 영역인 제1외측영역(ER1)과 중첩할 수 있다. 제2경사면(ICS2)은 제2영역(AR2)의 가장자리 영역인 제2외측영역(ER2)과 중첩할 수 있다.
일 실시예에서, 제1경사면(ICS1)은 제1영역(AR1)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 제2경사면(ICS2)은 제2영역(AR2)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2) 사이의 거리는 기판(100)의 하면(100LS)으로부터 기판(100)의 상면(100US)으로의 방향으로 감소할 수 있다. 즉, 기판(100)은 관통부(PNP)를 기준으로 역테이퍼 형상을 구비할 수 있다. 이하에서는 제2영역(AR2)은 제1영역(AR1)과 유사하므로, 제1영역(AR1)을 중심으로 상세히 설명하기로 한다.
제1베이스층(100a)은 제1베이스층(100a)의 상면(100aUS), 제1베이스층(100a)의 하면(100aLS), 및 제1경사면(ICS1)을 포함할 수 있다.
제1베이스층(100a)의 상면(100aUS)은 유기발광다이오드(OLED)와 마주볼 수 있다. 제1베이스층(100a)의 하면(100aLS)은 제1베이스층(100a)의 상면(100aUS)과 반대되는 면일 수 있다.
제1경사면(ICS1)은 제1베이스층(100a)의 하면(100aLS)과 만날 수 있다. 또한, 제1경사면(ICS1)은 제1베이스층(100a)의 상면(100aUS)과 만날 수 있다.
제1베이스층(100a)은 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)을 포함할 수 있다. 제1베이스패턴(100aP1)은 제1영역(AR1)과 중첩할 수 있다. 제2베이스패턴(100aP2)은 제2영역(AR2)과 중첩할 수 있다. 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)은 서로 이격될 수 있다.
제1배리어층(100b)은 서로 이격된 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)을 포함할 수 있다. 제1배리어패턴(100bP1)은 제1베이스패턴(100aP1) 상에 배치될 수 있다. 제2배리어패턴(100bP2)은 제2베이스패턴(100aP2) 상에 배치될 수 있다.
일 실시예에서, 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이의 최단거리(dis1)는 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 사이의 최단거리(dis2)보다 작을 수 있다. 따라서, 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)은 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)로부터 유기발광다이오드(OLED)로 외부 이물질의 침투하는 것을 방지 또는 감소시킬 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 12는 도 10a의 C-C'선에 따른 지지기판(SS) 및 지지기판(SS) 상에 형성된 다층막을 나타낸 단면도이다. 도 12에 있어서, 도 10b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 12를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있으며, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하도록 형성될 수 있다.
기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 기판(100)은 도 3a 내지 도 3d를 참조하여 설명한 제4실시예에 따른 기판(100)일 수 있다. 다른 실시예에서, 기판(100)은 도 5를 참조하여 설명한 제5실시예에 따른 기판(100)일 수 있다. 이하에서는 기판(100)이 도 3a 내지 도 3d를 참조하여 설명한 제4실시예에 따른 기판(100)인 경우를 중심으로 상세히 설명하기로 한다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 줄일 수 있다. 예를 들어, 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 식각되는 기판(100)의 양을 줄일 수 있다. 특히, 이격영역(V)에서 제2베이스층(100c) 및 제2배리어층(100d)만을 식각하면, 지지기판(SS)의 제1상면(SSUS1)이 노출될 수 있다. 따라서, 표시 패널 및/또는 표시 장치의 공정 시간을 줄일 수 있다.
이후 진행되는 표시 장치의 제조방법은 도 10b 내지 도 10e를 참조하여 설명한 실시예와 유사하므로 상세한 설명은 생략하기로 한다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 단면도이다. 도 13은 도 7b의 B-B'선에 따른 표시 패널(10)의 단면이다. 도 13에 있어서, 도 9와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 13을 참조하면, 표시 패널(10)은 관통부(PNP)를 구비할 수 있다. 표시 패널(10)은 기판(100), 버퍼층(111), 화소회로(PC), 절연층(IL), 표시요소로서 유기발광다이오드(OLED), 및 봉지층(300)을 포함할 수 있다. 기판(100)은 관통부(PNP)를 사이에 두고 서로 이격된 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다.
기판(100)은 유기발광다이오드(OLED)와 마주보는 상면(100US) 및 상면(100US)과 반대되는 하면(100LS)을 포함할 수 있다. 기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다.
기판(100)은 베이스층 및 베이스층 상에 배리어층을 포함할 수 있다. 일 실시예에서, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비할 수 있다.
제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 제1경사면(ICS1)은 제1영역(AR1)의 가장자리 영역인 제1외측영역(ER1)과 중첩할 수 있다. 제2경사면(ICS2)은 제2영역(AR2)의 가장자리 영역인 제2외측영역(ER2)과 중첩할 수 있다.
기판(100)은 유기발광다이오드(OLED)와 마주보는 상면(100US) 및 상면(100US)과 반대되는 하면(100LS)을 포함할 수 있다. 일 실시예에서, 제1경사면(ICS1)은 제1영역(AR1)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 제2경사면(ICS2)은 제2영역(AR2)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2) 사이의 거리는 기판(100)의 하면(100LS)으로부터 기판(100)의 상면(100US)으로의 방향으로 감소할 수 있다. 즉, 기판(100)은 관통부(PNP)를 기준으로 역테이퍼 형상을 구비할 수 있다. 이하에서는 제2영역(AR2)은 제1영역(AR1)과 유사하므로, 제1영역(AR1)을 중심으로 상세히 설명하기로 한다.
제1베이스층(100a)은 제1베이스층(100a)의 상면(100aUS), 제1베이스층(100a)의 하면(100aLS), 및 제1경사면(ICS1)을 포함할 수 있다.
제1베이스층(100a)의 상면(100aUS)은 유기발광다이오드(OLED)와 마주볼 수 있다. 제1베이스층(100a)의 하면(100aLS)은 제1베이스층(100a)의 상면(100aUS)과 반대되는 면일 수 있다.
제1경사면(ICS1)은 제1베이스층(100a)의 하면(100aLS)과 만날 수 있다. 또한, 제1경사면(ICS1)은 제1베이스층(100a)의 상면(100aUS)과 만날 수 있다.
제1베이스층(100a)은 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)을 포함할 수 있다. 제1베이스패턴(100aP1)은 제1영역(AR1)과 중첩할 수 있다. 제2베이스패턴(100aP2)은 제2영역(AR2)과 중첩할 수 있다. 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)은 서로 이격될 수 있다.
제1배리어층(100b)은 서로 이격된 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2)을 포함할 수 있다. 제1배리어패턴(100bP1)은 제1베이스패턴(100aP1) 상에 배치될 수 있다. 제2배리어패턴(100bP2)은 제2베이스패턴(100aP2) 상에 배치될 수 있다.
일 실시예에서, 제1배리어패턴(100bP1)은 제1외측영역(ER1)과 이격될 수 있다. 일 실시예에서, 제2배리어패턴(100bP2)은 제2외측영역(ER2)과 이격될 수 있다.
일 실시예에서, 제1배리어패턴(100bP1) 및 제2배리어패턴(100bP2) 사이의 최단거리(dis1)는 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2) 사이의 최단거리(dis2)보다 클 수 있다.
제2베이스층(100c)은 제1베이스층(100a)과 적어도 일부 접촉할 수 있다. 일 실시예에서, 제2베이스층(100c)은 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)과 각각 접촉할 수 있다. 따라서, 기판(100)은 유기물질을 포함하는 제1베이스층(100a) 및 유기물질을 포함하는 제2베이스층(100c)이 서로 접촉하므로, 접착력이 향상될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 14는 도 10a의 C-C'선에 따른 지지기판(SS) 및 지지기판(SS) 상에 형성된 다층막을 나타낸 단면도이다. 도 14에 있어서, 도 10b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 14를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있으며, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하도록 형성될 수 있다.
기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 기판(100)은 도 5a 내지 도 5c를 참조하여 설명한 제6실시예에 따른 기판(100)일 수 있다.
제2베이스층(100c)은 제1베이스층(100a)과 적어도 일부 접촉할 수 있다. 일 실시예에서, 제2베이스층(100c)은 제1베이스패턴(100aP1) 및 제2베이스패턴(100aP2)과 각각 접촉할 수 있다. 따라서, 기판(100)은 유기물질을 포함하는 제1베이스층(100a) 및 유기물질을 포함하는 제2베이스층(100c)이 서로 접촉하므로, 접착력이 향상될 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 줄일 수 있다. 예를 들어, 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 식각되는 기판(100)의 양을 줄일 수 있다. 특히, 이격영역(V)에서 제2베이스층(100c) 및 제2배리어층(100d)만을 식각하면, 지지기판(SS)의 제1상면(SSUS1)이 노출될 수 있다. 따라서, 표시 패널 및/또는 표시 장치의 공정 시간을 줄일 수 있다.
이후 진행되는 표시 장치의 제조방법은 도 10b 내지 도 10e를 참조하여 설명한 실시예에 유사하므로 상세한 설명은 생략하기로 한다.
도 15는 본 발명의 일 실시예에 따른 표시 장치(2)를 개략적으로 도시한 사시도이다. 도 16a 내지 도 16c는 본 발명의 일 실시예에 따른 표시 장치(2)를 개략적으로 도시한 단면도이다. 도 16a는 표시 장치(2)에서 도 15의 x 방향으로의 단면을 도시한 것이다. 도 16b는 표시 장치(2)에서 도 15의 y 방향으로의 단면을 도시한 것이다. 도 16c는 표시 장치(2)에서 전면표시영역(FDA) 양측에 코너표시영역(CDA)이 배치된 단면을 도시한 것이다.
도 15와 도 16a 내지 도 16c를 참조하면, 표시 장치(2)는 제1방향(예를 들어, x 방향 또는 -x 방향)의 단변과 제2방향(예를 들어, y 방향 또는 -y 방향)의 장변을 가질 수 있다. 다른 실시예에서, 표시 장치(2)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 변의 길이와 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 변의 길이는 동일할 수 있다. 또 다른 실시예에서, 표시 장치(2)는 제1방향(예를 들어, x 방향 또는 -x 방향)의 장변 및 제2방향(예를 들어, y 방향 또는 -y 방향)의 단변을 가질 수 있다.
제1방향(예를 들어, x 방향 또는 -x 방향)의 단변과 제2방향(예를 들어, y 방향 또는 -y 방향)의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성될 수 있다.
표시 장치(2)는 표시 패널(10-1) 및 커버 윈도우(20-1)를 포함할 수 있다. 커버 윈도우(20-1)는 표시 패널(10-1) 상에 배치될 수 있다. 도 15의 커버 윈도우(20-1)는 도 6의 커버 윈도우(20)와 유사하므로 상세한 설명은 생략하기로 한다.
표시 패널(10-1)은 화상을 표시하는 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있으며, 이러한 복수의 화소(PX)들을 통해 화상을 표시할 수 있다.
표시영역(DA)은 전면표시영역(FDA), 측면표시영역(SDA), 코너표시영역(CDA) 및 중간표시영역(MDA)을 포함할 수 있다. 각 표시영역(DA)에 배치된 복수의 화소(PX)들은 화상을 표시할 수 있다.
전면표시영역(FDA)은 편평한 표시영역으로, 표시요소를 구비한 제1화소(PX1)가 배치될 수 있다. 일 실시예에서, 전면표시영역(FDA)은 대부분의 이미지를 제공할 수 있다.
측면표시영역(SDA)은 표시요소를 구비한 화소(PX)가 배치될 수 있다. 따라서, 측면표시영역(SDA)은 화상을 표시할 수 있다. 일 실시예에서, 측면표시영역(SDA)은 제1측면표시영역(SDA1), 제2측면표시영역(SDA2), 제3측면표시영역(SDA3), 및 제4측면표시영역(SDA4)을 포함할 수 있다. 일부 실시예에서, 제1측면표시영역(SDA1), 제2측면표시영역(SDA2), 제3측면표시영역(SDA3), 및 제4측면표시영역(SDA4) 중 적어도 하나는 생략될 수 있다.
제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)은 전면표시영역(FDA)과 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연결될 수 있다. 예를 들어, 제1측면표시영역(SDA1)은 전면표시영역(FDA)으로부터 -x 방향으로 연결되고, 제3측면표시영역(SDA3)은 전면표시영역(FDA)으로부터 x 방향으로 연결될 수 있다.
제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)은 곡률반지름을 가지며 구부러질 수 있다. 일 실시예에서, 제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)이 각각 가지는 곡률반지름은 서로 상이할 수 있다. 다른 실시예에서, 제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)이 각각 가지는 곡률반지름은 동일할 수 있다. 이하에서는, 제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)이 각각 가지는 곡률반지름이 제1곡률반지름(R1)으로 동일한 경우를 중심으로 상세히 설명하기로 한다. 또한, 제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)은 동일 유사하므로, 제1측면표시영역(SDA1)을 중심으로 상세히 설명하기로 한다.
제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)은 전면표시영역(FDA)과 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연결될 수 있다. 예를 들어, 제2측면표시영역(SDA2)은 전면표시영역(FDA)으로부터 -y 방향으로 연결되고, 제4측면표시영역(SDA4)은 전면표시영역(FDA)으로부터 y 방향으로 연결될 수 있다.
제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)은 곡률반지름을 가지며 구부러질 수 있다. 일 실시예에서, 제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)이 각각 가지는 곡률반지름은 서로 상이할 수 있다. 다른 실시예에서, 제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)이 각각 가지는 곡률반지름은 동일할 수 있다. 이하에서는, 제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)이 각각 가지는 곡률반지름이 제2곡률반지름(R2)으로 동일한 경우를 중심으로 상세히 설명하기로 한다. 또한, 제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)은 동일 유사하므로, 제2측면표시영역(SDA2)을 중심으로 상세히 설명하기로 한다.
일 실시예에서, 제1측면표시영역(SDA1)의 제1곡률반지름(R1)은 제2측면표시영역(SDA2)의 제2곡률반지름(R2)과 상이할 수 있다. 다른 실시예에서, 제1측면표시영역(SDA1)의 제1곡률반지름(R1)은 제2측면표시영역(SDA2)의 제2곡률반지름(R2)과 동일할 수 있다. 이하에서는, 제1곡률반지름(R1)이 제2곡률반지름(R2)보다 작은 경우를 중심으로 상세히 설명하기로 한다.
코너표시영역(CDA)은 표시 장치(2) 및/또는 표시 패널(10-1)의 모퉁이(corner, CN)에 배치되어 구부러질 수 있다. 즉, 코너표시영역(CDA)은 모퉁이(CN)에 대응하여 배치될 수 있다. 여기서 모퉁이(CN)는 표시 장치(2) 및/또는 표시 패널(10-1)의 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단변 및 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 장변이 만나는 부분일 수 있다. 코너표시영역(CDA)은 이웃하는 측면표시영역(SDA) 사이에 배치될 수 있다. 예를 들어, 코너표시영역(CDA)은 제1측면표시영역(SDA1) 및 제2측면표시영역(SDA2) 사이에 배치될 수 있다. 또는, 코너표시영역(CDA)은 제2측면표시영역(SDA2) 및 제3측면표시영역(SDA3) 사이, 또는, 제3측면표시영역(SDA3) 및 제4측면표시영역(SDA4) 사이, 또는, 제4측면표시영역(SDA4) 및 제1측면표시영역(SDA1) 사이에 배치될 수 있다. 따라서, 측면표시영역(SDA) 및 코너표시영역(CDA)은 전면표시영역(FDA)을 적어도 일부 둘러싸며, 구부러질 수 있다.
코너표시영역(CDA)에는 표시요소를 포함하는 제2화소(PX2)가 배치될 수 있다. 따라서, 코너표시영역(CDA)은 화상을 표시할 수 있다.
제1측면표시영역(SDA1)의 제1곡률반지름(R1) 및 제2측면표시영역(SDA2)의 제2곡률반지름(R2)이 상이한 경우, 코너표시영역(CDA)에서의 곡률반지름은 점차 변경될 수 있다. 일 실시예에서, 제1측면표시영역(SDA1)의 제1곡률반지름(R1)이 제2측면표시영역(SDA2)의 제2곡률반지름(R2)보다 작은 경우, 코너표시영역(CDA)의 곡률반지름은 제1측면표시영역(SDA1)으로부터 제2측면표시영역(SDA2)로의 방향으로 점차 증가할 수 있다. 예를 들어, 코너표시영역(CDA)의 제3곡률반지름(R3)은 제1곡률반지름(R1)보다 크고, 제2곡률반지름(R2)보다 작을 수 있다.
중간표시영역(MDA)은 코너표시영역(CDA) 및 전면표시영역(FDA)의 사이에 배치될 수 있다. 일 실시예에서, 중간표시영역(MDA)은 측면표시영역(SDA) 및 코너표시영역(CDA) 사이에서 연장될 수 있다. 예를 들어, 중간표시영역(MDA)은 제1측면표시영역(SDA1)과 코너표시영역(CDA) 사이에서 연장될 수 있다. 또한, 중간표시영역(MDA)은 제2측면표시영역(SDA2) 및 코너표시영역(CDA) 사이에서 연장될 수 있다.
중간표시영역(MDA)은 제3화소(PX3)를 포함할 수 있다. 또한, 일 실시예에서, 중간표시영역(MDA)에는 전기적 신호를 제공하기 위한 구동회로 및/또는 전압을 제공하기 위한 전압배선이 배치될 수 있으며, 제3화소(PX3)는 구동회로 및/또는 전원배선과 중첩될 수 있다. 이러한 경우, 제3화소(PX3)의 표시요소는 상기 구동회로 및/또는 상기 전원배선의 상부에 배치될 수 있다. 일부 실시예에서, 구동회로 및/또는 전원배선은 주변영역(PA)에 배치되고, 제3화소(PX3)는 구동회로 또는 전원배선과 중첩되지 않을 수 있다.
표시 장치(2)는 전면표시영역(FDA)뿐만 아니라, 측면표시영역(SDA), 코너표시영역(CDA), 및 중간표시영역(MDA)에서도 이미지를 표시할 수 있다. 따라서, 표시 장치(2) 중 표시영역(DA)이 차지하는 비중이 늘어날 수 있다. 또한, 표시 장치(2)는 코너에서 구부러지며, 이미지를 표시하는 코너표시영역(CDA)을 포함함으로써, 심미감이 향상될 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 패널(10-1)을 개략적으로 나타낸 평면도이다. 도 17은 표시 패널(10-1)의 코너표시영역(CDA)이 구부러지기 전의 형상으로, 표시 패널(10-1)이 펴진(unbend) 형상을 개략적으로 나타낸 평면도이다.
도 17을 참조하면, 표시 패널(10-1)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 복수의 화소(PX)들이 화상을 표시하는 영역이며, 주변영역(PA)은 표시영역(DA)을 적어도 일부 둘러싸는 영역이다. 일 실시예에서, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 표시영역(DA)은 전면표시영역(FDA), 측면표시영역(SDA), 코너표시영역(CDA), 및 중간표시영역(MDA)을 포함할 수 있다.
표시 패널(10-1)은 기판(100) 및 기판(100) 상에 배치되는 다층막을 포함할 수 있다. 이 때, 기판(100) 및/또는 상기 다층막에 표시영역(DA) 및 주변영역(PA)을 정의할 수 있다. 즉, 기판(100) 및/또는 상기 다층막은 전면표시영역(FDA), 측면표시영역(SDA), 코너표시영역(CDA), 중간표시영역(MDA), 및 주변영역(PA)을 포함한다고 할 수 있다. 이하에서는 기판(100)에 전면표시영역(FDA), 측면표시영역(SDA), 코너표시영역(CDA), 중간표시영역(MDA), 및 주변영역(PA)이 정의되는 경우를 중심으로 상세히 설명하기로 한다.
주변영역(PA)은 이미지를 제공하지 않는 영역으로 비표시영역일 수 있다. 주변영역(PA)에는 화소(PX)들에 전기적 신호를 제공하기 위한 구동회로(DC), 또는 전원을 제공하기 위한 전원배선 등이 배치될 수 있다. 예를 들어, 구동회로(DC)는 스캔선(SL)을 통해 각 화소(PX)에 스캔신호를 제공하는 스캔 구동회로일 수 있다. 또는 데이터선(DL)을 통해 각 화소(PX)에 데이터신호를 제공하는 데이터 구동회로(미도시)일 수 있다. 일 실시예에서, 데이터 구동회로는 표시 패널(10)의 일 측변에 인접하게 배치될 수 있다. 예를 들어, 주변영역(PA) 중 데이터 구동회로는 제1측면표시영역(SDA1)에 대응하여 배치될 수 있다.
주변영역(PA)은 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부(미도시)를 포함할 수 있다. 패드부는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(Flexible Printed Circuit Board, FPCB)과 전기적으로 연결될 수 있다. 플렉서블 인쇄회로기판은 컨트롤러와 패드부를 전기적으로 연결할 수 있으며, 컨트롤러부터 전달된 신호 또는 전원을 공급할 수 있다. 일부 실시예에서, 상기 데이터 구동회로는 플렉서블 인쇄회로기판에 배치될 수 있다.
전면표시영역(FDA)에는 표시요소를 구비한 제1화소(PX1)가 배치될 수 있다. 전면표시영역(FDA)은 편평한 부분일 수 있다. 일 실시예에서, 전면표시영역(FDA)은 대부분의 이미지를 제공할 수 있다.
측면표시영역(SDA)은 표시요소를 구비한 화소(PX)가 배치될 수 있으며, 구부러질 수 있다. 즉, 측면표시영역(SDA)은 도 15을 참조하여 설명한 바와 같이, 전면표시영역(FDA)으로부터 구부러지는 영역일 수 있다. 측면표시영역(SDA)은 제1측면표시영역(SDA1), 제2측면표시영역(SDA2), 제3측면표시영역(SDA3), 및 제4측면표시영역(SDA4)을 포함할 수 있다.
제1측면표시영역(SDA1) 및 제3측면표시영역(SDA3)은 전면표시영역(FDA)으로부터 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 또한, 제2측면표시영역(SDA2) 및 제4측면표시영역(SDA4)은 전면표시영역(FDA)으로부터 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다.
코너표시영역(CDA)은 표시 패널(10-1)의 모퉁이(corner, CN)에 배치될 수 있다. 여기서 표시 패널(10-1)의 모퉁이(CN)는 표시 패널(10)의 가장자리 중 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 단변 및 표시 패널(10-1)의 가장자리 중 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 장변이 만나는 부분일 수 있다.
코너표시영역(CDA)은 이웃하는 측면표시영역(SDA) 사이에 배치될 수 있다. 예를 들어, 코너표시영역(CDA)은 제1측면표시영역(SDA1) 및 제2측면표시영역(SDA2) 사이에 배치될 수 있다. 또는, 코너표시영역(CDA)은 제2측면표시영역(SDA2) 및 제3측면표시영역(SDA3) 사이, 또는, 제3측면표시영역(SDA3) 및 제4측면표시영역(SDA4) 사이, 또는, 제4측면표시영역(SDA4) 및 제1측면표시영역(SDA1) 사이에 배치될 수 있다.
코너표시영역(CDA)은 전면표시영역(FDA)의 적어도 일부를 둘러쌀 수 있다. 예를 들어, 코너표시영역(CDA)은 제1측면표시영역(SDA1) 및 제2측면표시영역(SDA2) 사이에 배치되어 전면표시영역(FDA)을 적어도 일부 둘러쌀 수 있다.
코너표시영역(CDA)은 표시요소를 구비한 제2화소(PX2)가 배치될 수 있으며, 구부러질 수 있다. 즉, 코너표시영역(CDA)은 도 15를 참조하여 설명한 바와 같이, 모퉁이(CN)에 대응하여 배치되면서, 전면표시영역(FDA)으로부터 구부러지는 영역일 수 있다.
중간표시영역(MDA)은 전면표시영역(FDA) 및 코너표시영역(CDA) 사이에 배치될 수 있다. 일 실시예에서, 중간표시영역(MDA)은 측면표시영역(SDA) 및 코너표시영역(CDA) 사이에서 연장될 수 있다. 예를 들어, 중간표시영역(MDA)은 제1측면표시영역(SDA1)과 코너표시영역(CDA) 사이 및/또는 제2측면표시영역(SDA2) 및 코너표시영역(CDA) 사이에서 연장될 수 있다. 일 실시예에서, 중간표시영역(MDA)은 구부러질 수 있다.
중간표시영역(MDA)에는 표시요소를 구비한 제3화소(PX3)가 배치될 수 있다. 또한 일 실시예에서, 전기적 신호를 제공하기 위한 구동회로(DC) 또는 전압을 제공하기 위한 전원배선(미도시)이 중간표시영역(MDA)에도 배치될 수 있다. 일 실시예에서, 구동회로(DC)는 중간표시영역(MDA) 및/또는 주변영역(PA)을 따라 배치될 수 있다. 이러한 경우, 중간표시영역(MDA)에 배치되는 제3화소(PX3)는 구동회로(DC) 또는 상기 전원배선과 중첩할 수 있다. 다른 실시예에서, 제3화소(PX3)는 구동회로(DC) 또는 상기 전원배선과 중첩하지 않을 수 있다. 이러한 경우, 구동회로(DC)는 주변영역(PA)을 따라 배치될 수 있다.
측면표시영역(SDA), 코너표시영역(CDA), 및 중간표시영역(MDA) 중 적어도 하나는 구부러질 수 있다. 이러한 경우, 측면표시영역(SDA) 중 제1측면표시영역(SDA1)이 제1곡률반지름을 가지고 구부러지고, 측면표시영역(SDA) 중 제2측면표시영역(SDA2)이 제2곡률반지름을 가지고 구부러질 수 있다. 제1곡률반지름이 제2곡률반지름보다 작은 경우, 코너표시영역(CDA)이 구부러지는 곡률반지름은 제1측면표시영역(SDA1)으로부터 제2측면표시영역(SDA2)로의 방향으로 점차 증가할 수 있다.
코너표시영역(CDA)이 구부러졌을 때, 코너표시영역(CDA)에는 인장 변형(tensile strain)보다 압축 변형(compressive strain)이 더 크게 발생할 수 있다. 이러한 경우, 코너표시영역(CDA)에는 수축 가능한 기판 및 다층막 구조가 적용될 필요가 있다. 따라서, 코너표시영역(CDA)에 배치되는 다층막의 적층구조 또는 기판(100)의 형상은 전면표시영역(FDA)에 배치되는 다층막의 적층구조 또는 기판(100)의 형상과 상이할 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 패널의 모퉁이(CN)를 확대한 확대도이다. 도 18은 도 17의 D 부분에 대한 확대도이다. 도 18에 있어서, 도 17과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 18을 참조하면, 표시 패널은 모퉁이(CN)를 포함할 수 있다. 이 때, 기판(100)은 전면표시영역(FDA), 제1측면표시영역(SDA1), 제2측면표시영역(SDA2), 코너표시영역(CDA), 중간표시영역(MDA), 및 주변영역(PA)을 포함할 수 있다. 코너표시영역(CDA)은 표시 패널의 모퉁이(CN)에 배치될 수 있다. 또한, 코너표시영역(CDA)은 전면표시영역(FDA) 및 주변영역(PA) 사이에 배치될 수 있다. 중간표시영역(MDA)은 코너표시영역(CDA) 및 전면표시영역(FDA) 사이에 배치될 수 있다.
전면표시영역(FDA) 상에는 제1화소(PX1)가 배치될 수 있다. 코너표시영역(CDA) 상에는 제2화소(PX2)가 배치될 수 있다. 중간표시영역(MDA) 상에는 구동회로(DC) 및 구동회로(DC)와 중첩하는 제3화소(PX3)가 배치될 수 있다. 일부 실시예에서, 구동회로(DC)는 생략될 수 있다.
기판(100)은 코너표시영역(CDA)과 적어도 일부 중첩하는 복수의 연장영역(LA)들을 포함할 수 있다. 복수의 연장영역(LA)들은 전면표시영역(FDA)으로부터 멀어지는 방향으로 각각 연장될 수 있다. 이를 다시 말하면, 기판(100)은 바디영역(BA) 및 연장영역(LA)을 포함할 수 있다. 바디영역(BA)은 전면표시영역(FDA), 제1측면표시영역(SDA1), 제2측면표시영역(SDA2), 및 중간표시영역(MDA)과 중첩할 수 있다.
복수의 연장영역(LA)들은 바디영역(BA)으로부터 멀어지는 방향으로 각각 연장될 수 있다. 일 실시예에서, 복수의 연장영역(LA)들은 코너표시영역(CDA) 및 주변영역(PA)과 중첩할 수 있다. 이러한 경우, 제2화소(PX2)는 연장영역(LA) 상에 배치될 수 있다. 복수의 제2화소(PX2)들은 연장영역(LA)의 연장 방향을 따라 나란히 배치될 수 있다.
인접한 복수의 연장영역(LA)들 사이에는 관통부(PNP)가 정의될 수 있다. 관통부(PNP)는 표시 패널을 관통할 수 있다. 모퉁이(CN)에서 코너표시영역(CDA)이 구부러질 때, 코너표시영역(CDA)은 인장 변형(tensile strain)보다 압축 변형(compressive strain)이 더 크게 발생할 수 있다. 인접한 복수의 연장영역(LA)들 사이에는 관통부(PNP)가 정의되어 있으므로, 복수의 연장영역(LA)들은 수축할 수 있다. 따라서, 코너표시영역(CDA)이 구부러질 때 표시 패널은 손상없이 구부러질 수 있다.
도 19는 본 발명의 일 실시예에 따른 바디영역(BA) 및 연장영역(LA)을 개략적으로 나타낸 평면도이다.
도 19를 참조하면, 표시 패널은 기판 및 기판 상에 배치된 화소를 포함할 수 있다. 기판(100)은 전면표시영역으로부터 멀어지는 방향으로 연장된 복수의 연장영역(LA)들을 포함할 수 있다. 이를 다시 말하면, 기판(100)은 바디영역(BA) 및 연장영역(LA)을 포함할 수 있다. 바디영역(BA)은 중간표시영역(MDA)과 중첩할 수 있다.
복수의 연장영역(LA)들은 바디영역(BA)으로부터 멀어지는 방향으로 각각 연장될 수 있다. 연장영역(LA)은 전면표시영역으로부터 멀어지는 방향으로 연장될 수 있다. 연장영역(LA)은 코너표시영역(CDA)과 적어도 일부 중첩할 수 있다.
연장영역(LA)은 연장방향(EDR)을 따라 연장될 수 있다. 일 실시예에서, 연장방향(EDR)은 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)과 교차하는 방향일 수 있다.
연장영역(LA)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다. 일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 코너표시영역(CDA)과 적어도 일부 중첩할 수 있다.
일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 전면표시영역으로부터 멀어지는 방향으로 연장될 수 있다. 일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 중간표시영역(MDA) 및/또는 바디영역(BA)으로부터 멀어지는 방향으로 연장될 수 있다.
일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 각각 상이한 방향으로 연장될 수 있다. 다른 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 동일한 방향으로 연장될 수 있다. 이하에서는 제1영역(AR1) 및 제2영역(AR2)이 동일한 연장방향(EDR)로 연장되는 경우를 중심으로 상세히 설명하기로 한다.
제1영역(AR1) 및 제2영역(AR2)은 수직방향(VDR)으로 이격될 수 있다. 일 실시예에서, 수직방향(VDR)은 연장방향(EDR)과 직교하는 방향일 수 있다.
제1영역(AR1)은 가장자리 영역으로서 제1외측영역(ER1)을 포함할 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리를 따라 연장될 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리인 제1측면(RS1)을 포함할 수 있다.
제2영역(AR2)은 가장자리 영역으로서 제2외측영역(ER2)을 포함할 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리를 따라 연장될 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리인 제2측면(RS2)을 포함할 수 있다. 일 실시예에서, 제1측면(RS1) 및 제2측면(RS2)은 서로 마주볼 수 있다.
일 실시예에서, 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면 및 제2경사면을 각각 포함할 수 있다. 이에 대해서는 후술하기로 한다.
제1영역(AR1) 및 제2영역(AR2)은 관통부(PNP)를 사이에 두고 이격될 수 있다. 일 실시예에서, 제1영역(AR1) 및 제2영역(AR2) 사이에는 표시 패널의 구성요소가 배치되지 않을 수 있다. 즉, 제1영역(AR1) 및 제2영역(AR2) 사이에는 기판의 이격영역(V)이 정의될 수 있다. 이격영역(V)은 관통부(PNP)와 중첩할 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 또한, 제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 이격영역(V)을 정의할 수 있다.
코너표시영역(CDA)에는 제2화소(PX2)가 배치될 수 있다. 일 실시예에서, 제2화소(PX2)는 연장영역(LA)의 연장방향(EDR)을 따라 나란히 배치될 수 있다.
중간표시영역(MDA)에는 제3화소(PX3)가 복수개로 배치될 수 있다. 일 실시예에서, 복수의 제3화소(PX3)들은 연장영역(LA)의 연장방향(EDR)을 따라 나란히 배치될 수 있다. 이러한 경우, 복수의 제3화소(PX3)들은 복수의 제2화소(PX2)들과 나란히 배치될 수 있다.
제2화소(PX2) 및 제3화소(PX3)는 각각 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함할 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 각각 적색광, 녹색광, 및 청색광을 방출할 수 있다.
제2화소(PX2)의 부화소 배치 구조 및 제3화소(PX3)의 부화소 배치 구조는 S-스트라이프(stirpe) 구조로 구비될 수 있다. 제2화소(PX2) 및 제3화소(PX3)는 각각 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)를 포함할 수 있다.
제1열(1l)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 배치되고, 인접한 제2열(2l)에는 녹색 부화소(Pg)가 배치될 수 있다. 이 때, 적색 부화소(Pr) 및 청색 부화소(Pb)는 사각형 형상으로 배치되며, 녹색 부화소(Pg)는 수직방향(VDR)으로 장변을 갖는 사각형 형상으로 배치될 수 있다. 이를 다시 말하면, 적색 부화소(Pr)의 변 및 청색 부화소(Pb)의 변은 녹색 부화소(Pg)의 장변과 서로 마주보도록 배치된다고 할 수 있다. 일 실시예에서, 연장방향(EDR)과 수직한 수직방향(VDR)으로 적색 부화소(Pr)의 변의 길이는 수직방향(VDR)으로 청색 부화소(Pb)의 변의 길이보다 작을 수 있다.
다른 실시예에서, 제2화소(PX2)의 부화소 배치 구조 및 제3화소(PX3)의 부화소 배치 구조는 펜타일(pentile) 타입일 수 있다. 또 다른 실시예에서, 제2화소(PX2)의 부화소 배치 구조 및 제3화소(PX3)의 부화소 배치 구조는 스트라이프(stripe) 타입일 수 있다.
도 20은 본 발명의 일 실시예에 따른 표시 패널(10-1)을 개략적으로 도시한 단면도이다. 도 20은 도 19의 E-E'선에 따른 표시 패널(10-1)의 단면이다. 도 20에 있어서, 도 9와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 20을 참조하면, 표시 패널(10-1)은 관통부(PNP)를 구비할 수 있다. 관통부(PNP)에는 표시 패널(10-1)의 구성요소들이 배치되지 않을 수 있다. 관통부(PNP)는 표시 패널(10-1)의 구성요소들의 가장자리로 정의될 수 있다. 예를 들어, 관통부(PNP)는 기판(100)의 가장자리로 정의될 수 있다.
표시 패널(10-1)은 기판(100), 버퍼층(111), 화소회로(PC), 절연층(IL), 표시요소로서 유기발광다이오드(OLED), 및 봉지층(300)을 포함할 수 있다. 기판(100)은 관통부(PNP)를 사이에 두고 서로 이격된 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다.
제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다. 일 실시예에서, 서로 마주보는 제1측면(RS1) 및 제2측면(RS2) 사이를 기판(100)의 이격영역(V)으로 정의할 수 있다. 이격영역(V)은 관통부(PNP)와 중첩할 수 있다.
기판(100)은 유기발광다이오드(OLED)와 마주보는 상면(100US) 및 상면(100US)과 반대되는 하면(100LS)을 포함할 수 있다. 기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다. 제1간격(int1)은 기판(100)의 상면(100US)과 제1측면(RS1)이 만나는 제1지점(100P1)부터 기판(100)의 상면(100US)과 제2측면(RS2)이 만나는 제2지점(100P2)까지의 간격일 수 있다. 제2간격(int2)은 기판(100)의 하면(100LS)과 제1측면(RS1)이 만나는 제3지점(100P3)부터 기판(100)의 하면(100LS)과 제2측면(RS2)이 만나는 제4지점(100P4)까지의 간격일 수 있다.
기판(100)은 베이스층 및 베이스층 상에 배리어층을 포함할 수 있다. 일 실시예에서, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비할 수 있다.
제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 제1경사면(ICS1)은 제1영역(AR1)의 가장자리 영역인 제1외측영역(ER1)과 중첩할 수 있다. 제2경사면(ICS2)은 제2영역(AR2)의 가장자리 영역인 제2외측영역(ER2)과 중첩할 수 있다.
일 실시예에서, 제1경사면(ICS1)은 제1영역(AR1)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 제2경사면(ICS2)은 제2영역(AR2)에서 기판(100)의 하면(100LS)과 연결될 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2) 사이의 거리는 기판(100)의 하면(100LS)으로부터 기판(100)의 상면(100US)으로의 방향으로 감소할 수 있다. 즉, 기판(100)은 관통부(PNP)를 기준으로 역테이퍼 형상을 구비할 수 있다.
제1베이스층(100a)은 제1베이스층(100a)의 상면(100aUS), 제1베이스층(100a)의 하면(100aLS), 제1경사면(ICS1), 및 제1베이스층(100a)의 제1면(SS1)을 포함할 수 있다.
제1베이스층(100a)의 상면(100aUS)은 유기발광다이오드(OLED)와 마주볼 수 있다. 제1베이스층(100a)의 하면(100aLS)은 제1베이스층(100a)의 상면(100aUS)과 반대되는 면일 수 있다. 제1경사면(ICS1)은 제1베이스층(100a)의 하면(100aLS)과 만날 수 있다.
제1베이스층(100a)의 제1면(SS1)은 제1경사면(ICS1) 및 제1베이스층(100a)의 상면(100aUS)과 교차할 수 있다. 제1베이스층(100a)의 제1면(SS1)은 제1베이스층(100a)의 상면(100aUS) 및 제1경사면(ICS1)과 만날 수 있다. 예를 들어, 제1베이스층(100a)의 제1면(SS1)의 일측은 제1베이스층(100a)의 상면(100aUS)과 만나고, 제1베이스층(100a)의 제1면(SS1)의 타측은 제1경사면(ICS1)과 만날 수 있다. 제1베이스층(100a)의 제1면(SS1)은 식각 공정으로 형성된 면일 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
절연층(IL)은 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 제1무기층(PVX1), 제1유기절연층(115), 제2유기절연층(116), 및 제2무기층(PVX2)을 포함할 수 있다.
유기발광다이오드(OLED)는 제2유기절연층(116) 상에 배치될 수 있다. 유기발광다이오드(OLED)는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 포함할 수 있다. 제1유기발광다이오드(OLED1)는 제1표시요소로서 제1영역(AR1)과 중첩할 수 있다. 제2유기발광다이오드(OLED2)는 제2표시요소로서 제2영역(AR2)과 중첩할 수 있다.
제1유기발광다이오드(OLED1)는 제1화소전극(211A), 중간층(212), 및 대향전극(213)을 포함할 수 있다. 제2유기발광다이오드(OLED2)는 제2화소전극(211B), 중간층(212), 및 대향전극(213)을 포함할 수 있다.
제1무기봉지층(310)은 유기발광다이오드(OLED)를 덮을 수 있다. 제1무기봉지층(310)은 기판(100)을 전체적으로 그리고 연속적으로 덮을 수 있다. 제1무기봉지층(310)은 제1유기발광다이오드(OLED1), 홀(HL), 제1댐부(DAM1), 제2댐부(DAM2), 제2유기발광다이오드(OLED2)를 덮을 수 있다. 제1무기봉지층(310)은 제2무기층(PVX2)의 돌출팁(PT)과 컨택될 수 있다. 제1무기봉지층(310)은 제1무기층(PVX1)과 컨택될 수 있다. 따라서, 수분 또는 산소가 관통부(PNP)로부터 유기물질을 포함하는 층을 통해 유기발광다이오드(OLED)로 유입되는 것을 방지할 수 있다.
유기봉지층(320)은 제1무기봉지층(310) 상에 배치될 수 있다. 유기봉지층(320)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)와 중첩할 수 있으며, 유기봉지층(320)은 홀(HL)을 채울 수 있다. 일 실시예에서, 유기봉지층(320)은 관통부(PNP)를 기준으로 분리될 수 있다. 제1댐부(DAM1) 및 제2댐부(DAM2)는 제2무기층(PVX2)의 상면으로부터 기판(100)의 두께 방향으로 돌출되므로, 유기봉지층(320)의 흐름을 제어할 수 있다.
제2무기봉지층(330)은 유기봉지층(320)을 덮을 수 있다. 제2무기봉지층(330)은 기판(100)을 전체적으로 그리고 연속적으로 덮을 수 있다. 제2무기봉지층(330)은 제1댐부(DAM1) 및 제2댐부(DAM2) 상에서 제1무기봉지층(310)과 컨택될 수 있다. 따라서, 유기봉지층(320)은 제1댐부(DAM1) 및 제2댐부(DAM2)에 의해 분리될 수 있다.
본 실시예에서, 표시 패널(10-1)에는 관통부(PNP)가 정의될 수 있으며, 표시 패널(10-1)의 유연성을 향상시킬 수 있다. 관통부(PNP)는 제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)으로 정의될 수 있다. 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다.
본 발명의 실시예는 본 발명의 실시예는 제1간격(int1)은 제2간격(int2)보다 작을 수 있고, 기판(100)이 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비하고 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 최소화시킬 수 있으며, 표시 패널(10)의 공정 시간을 줄일 수 있다.
도 21a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 평면도이다. 도 21b 내지 도 21d는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 도시한 단면도이다. 도 21b 내지 도 21d는 도 21a의 F-F'선에 다른 지지기판(SS) 및 지지기판(SS) 상에 형성된 다층막을 나타내는 단면도이다. 도 21a 내지 도 21d에 있어서, 도 10a 내지 도 10e와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 21a를 참조하면, 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비한 지지기판(SS)을 준비할 수 있다. 또한, 지지기판(SS)은 전면오목부(FCCP)를 더 구비할 수 있다. 전면오목부(FCCP)는 제1오목부(CCP1) 및 제2오목부(CCP2)와 일체로 구비될 수 있다. 제1오목부(CCP1) 및 제2오목부(CCP2)는 전면오목부(FCCP)로부터 멀어지는 방향으로 연장될 수 있다.
지지기판(SS) 상에 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하는 기판(100)을 형성할 수 있다. 기판(100)은 바디영역(BA), 제1영역(AR1), 제2영역(AR2), 및 이격영역(V)을 포함할 수 있다. 바디영역(BA)은 전면오목부(FCCP)와 중첩할 수 있다.
제1영역(AR1)은 제1오목부(CCP1)와 중첩할 수 있다. 제1영역(AR1)은 가장자리 영역인 제1외측영역(ER1)을 포함할 수 있다. 제1외측영역(ER1)은 제1영역(AR1)의 가장자리를 따라 연장될 수 있다. 제1외측영역(ER1)은 이격영역(V)과 만날 수 있다.
제2영역(AR2)은 제2오목부(CCP2)와 중첩할 수 있다. 제2영역(AR2)은 가장자리 영역인 제2외측영역(ER2)을 포함할 수 있다. 제2외측영역(ER2)은 제2영역(AR2)의 가장자리를 따라 연장될 수 있다. 제2외측영역(ER2)은 이격영역(V)과 만날 수 있다.
도 21b를 참조하면, 기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 기판(100)은 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)일 수 있다. 다른 실시예에서, 기판(100)은 도 1a 내지 도 1c를 참조하여 설명한 제1실시예에 따른 기판(100), 도 2b를 참조하여 설명한 제3실시예에 따른 기판(100), 도 3a 내지 도 3d를 참조하여 설명한 제4실시예에 따른 기판(100), 도 5를 참조하여 설명한 제5실시예에 따른 기판(100), 및 도 5a 내지 도 5c를 참조하여 설명한 제6실시예에 따른 기판(100) 중 하나일 수 있다. 이하에서는 기판(100)이 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)인 경우를 중심으로 상세히 설명하기로 한다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 기판(100)의 두께는 영역별로 상이할 수 있다. 예를 들어, 제1영역(AR1)에서 기판(100)의 두께(100t1)는 제1영역(AR1) 및 제2영역(AR2) 사이에서 기판(100)의 두께(100t2)보다 클 수 있다.
도 21c를 참조하면, 지지기판(SS)의 제1상면(SSUS1)과 중첩하는 기판(100)의 일부를 제거할 수 있다. 즉, 이격영역(V)과 중첩하는 기판(100)의 일부를 제거할 수 있다. 따라서, 지지기판(SS)의 제1상면(SSUS1)은 외부로 노출될 수 있다.
지지기판(SS)의 제1상면(SSUS1)과 중첩하는 기판(100)의 일부를 제거될 때, 관통부(PNP)가 형성될 수 있다. 제1영역(AR1)의 가장자리인 기판(100)의 제1측면(RS1) 및 제2영역(AR2)의 가장자리인 기판(100)의 제2측면(RS2)은 관통부(PNP)의 적어도 일부를 정의할 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비할 수 있고, 기판(100)은 제1오목부(CCP1) 및 제2오목부(CCP2)와 중첩하게 형성될 수 있다. 따라서, 이격영역(V)에서 식각되는 기판(100)의 양을 줄일 수 있다. 예를 들어, 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 식각되는 기판(100)의 양을 줄일 수 있으며, 표시 패널 및/또는 표시 장치의 공정 시간을 줄일 수 있다.
그 다음, 기판(100) 상에 중간층(212) 및 대향전극(213)을 형성할 수 있다. 따라서, 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 형성할 수 있다. 그 다음, 봉지층(300)을 형성할 수 있다.
본 발명의 실시예는 지지기판(SS)이 제1영역(AR1)과 중첩하는 제1오목부(CCP1) 및 제2영역(AR2)과 중첩하는 제2오목부(CCP2)를 구비할 수 있다. 따라서, 관통부(PNP)의 깊이를 봉지층(300)의 상면으로부터 지지기판(SS)의 제1상면(SSUS1)까지로 정의할 수 있다.
지지기판(SS)이 제1오목부(CCP1) 및 제2오목부(CCP2)를 구비하지 않는 경우와 비교하였을 때, 지지기판(SS)의 상면(SSUS)으로부터 봉지층(300)의 상면의 높이를 제1오목부(CCP1) 및/또는 제2오목부(CCP2)의 깊이(SSdp)만큼 낮출 수 있다. 따라서, 관통부(PNP)의 깊이로 인한 공정 난이도를 낮출 수 있다.
그 다음, 지지기판(SS)으로부터 기판(100)을 탈착시킬 수 있다. 일 실시예에서, 기판(100)에 레이저를 조사하는 레이저 탈착 방식(Laser Release)에 따라 기판(100)을 지지기판(SS)으로부터 분리시킬 수 있다.
기판(100)의 상면(100US)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제1간격(int1)은 기판(100)의 하면(100LS)에서 제1측면(RS1) 및 제2측면(RS2) 사이의 제2간격(int2)보다 작을 수 있다. 또한, 제1측면(RS1) 및 제2측면(RS2)은 경사진 제1경사면(ICS1) 및 제2경사면(ICS2)을 각각 포함할 수 있다. 따라서, 기판(100)은 지지기판(미도시)로부터 용이하게 탈착될 수 있다.
도 21d를 참조하면, 제조된 표시 패널(10-1)을 구부릴 수 있다. 구체적으로, 제조된 표시 패널(10-1)의 모퉁이(CN)와 중첩하는 코너표시영역(CDA)을 구부릴 수 있다. 일 실시예에서, 코너표시영역(CDA)은 제3곡률반지름(R3)을 구비할 수 있다. 일 실시예에서, 코너표시영역(CDA)은 제조된 표시 패널(10-1) 하부에 가이드 필름을 배치하고, 진공 상태에서 구부릴 수 있다. 일 실시예에서, 코너표시영역(CDA)은 열 성형 방식으로 구부릴 수 있다.
그 다음, 상기와 같이 제조된 표시 패널(10-1) 상에 커버 윈도우(20-1)를 배치할 수 있다. 그리고, 제조된 표시 패널(10-1)을 커버 윈도우(20-1)에 합착시킬 수 있다. 일 실시예에서, 제조된 표시 패널(10-1)은 커버 윈도우(20-1)와 광학 투명 접착제(미도시)로 연결될 수 있다. 제조된 표시 패널(10-1)은 커버 윈도우(20-1)에 라미네이션(Lamination) 공정으로 합착될 수 있다. 따라서, 커버 윈도우(20-1)를 코너표시영역(CDA) 상에 배치할 수 있다.
도 22 본 발명의 일 실시예에 따른 표시 장치(3)를 개략적으로 도시한 사시도이다. 도 22 있어서, 도 15와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 22 참조하면, 표시 장치(3)는 표시 패널(10-2)을 포함할 수 있다. 표시 패널(10-2)은 컴포넌트영역(CA), 표시영역(DA), 및 주변영역(PA)을 포함할 수 있다.
컴포넌트영역(CA)은 이미지를 구현하며 컴포넌트(미도시)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 화소(Pa)와 복수의 투과영역(TA)들이 배치될 수 있다. 보조 화소(Pa)는 보조 표시요소를 포함할 수 있다. 일 실시예에서, 보조 화소(Pa)는 인접한 복수의 투과영역(TA)들 사이에 배치될 수 있다.
표시영역(DA)은 이미지를 구현할 수 있다. 표시영역(DA)은 컴포넌트영역(CA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 표시영역(DA)은 컴포넌트영역(CA)을 전체적으로 둘러쌀 수 있다. 표시영역(DA)에는 메인 화소(Pm)가 배치될 수 있다. 메인 화소(Pm)는 메인 표시요소를 포함할 수 있다. 일 실시예에서, 표시영역(DA)에는 복수의 메인 화소(Pm)들이 배치될 수 있다.
도 23은 본 발명의 일 실시예에 따른 표시 장치(3)를 개략적으로 도시한 단면도이다.
도 23을 참조하면, 표시 장치(3)는 표시 패널(10-2), 커버 윈도우(20-2), 및 컴포넌트(30)를 포함할 수 있다.
표시 패널(10-2)은 기판(100) 및 기판(100) 상에 배치되는 다층막을 포함할 수 있다. 일 실시예에서, 표시 패널(10-2)은 기판(100), 하부금속층(BML), 버퍼층(111), 절연층(IL), 봉지층(300), 터치전극층(400), 광학기능층(500)을 포함할 수 있다.
기판(100) 및/또는 상기 다층막에 표시영역(DA) 및 컴포넌트영역(CA)을 정의할 수 있다. 즉, 기판(100) 및/또는 상기 다층막은 표시영역(DA) 및 컴포넌트영역(CA)을 포함할 수 있다. 이하에서는 기판(100)에 표시영역(DA) 및 컴포넌트영역(CA)이 정의되는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 기판(100)은 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)일 수 있다. 다른 실시예에서, 기판(100)은 도 1a 내지 도 1c를 참조하여 설명한 제1실시예에 따른 기판(100), 도 2b를 참조하여 설명한 제3실시예에 따른 기판(100), 도 3a 내지 도 3d를 참조하여 설명한 제4실시예에 따른 기판(100), 도 5를 참조하여 설명한 제5실시예에 따른 기판(100), 및 도 5a 내지 도 5c를 참조하여 설명한 제6실시예에 따른 기판(100) 중 하나일 수 있다. 이하에서는 기판(100)이 도 2a를 참조하여 설명한 제2실시예에 따른 기판(100)인 경우를 중심으로 상세히 설명하기로 한다.
기판(100)은 차례로 적층된 제1베이스층(100a), 제1배리어층(100b), 제2베이스층(100c), 및 제2배리어층(100d)을 포함할 수 있다. 일 실시예에서, 제1베이스층(100a)은 제1경사면(ICS1) 및 제2경사면(ICS2)을 구비할 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2)은 그루브(GV)를 정의할 수 있다. 따라서, 기판(100)의 두께는 영역별로 상이할 수 있다. 예를 들어, 그루브(GV)에서 기판(100)의 두께(100t2)는 표시영역(DA)에서 기판(100)의 두께(100t1)보다 작을 수 있다.
표시영역(DA) 상에는 메인 화소(Pm)가 배치될 수 있다. 메인 화소(Pm)는 메인 화소회로(PCm) 및 이와 연결된 메인 유기발광다이오드(OLEDm)를 포함할 수 있다. 메인 화소회로(PCm)는 적어도 하나의 메인 박막트랜지스터(TFTm)를 포함할 수 있다.
컴포넌트영역(CA)은 복수의 투과영역(TA)들을 포함할 수 있으며, 인접한 복수의 투과영역(TA)들 사이에는 보조 화소(Pa)가 배치될 수 있다. 보조 화소(Pa)는 보조 화소회로(PCa) 및 이와 연결된 보조 유기발광다이오드(OLEDa)를 포함할 수 있다. 보조 화소회로(PCa)는 적어도 하나의 보조 박막트랜지스터(TFTa)를 포함할 수 있다. 즉, 보조 유기발광다이오드(OLEDa)는 컴포넌트영역(CA) 상에 배치되고, 투과영역(TA)과 이격될 수 있다.
복수의 투과영역(TA)들은 컴포넌트(30)와 중첩할 수 있다. 도 23는 하나의 투과영역(TA)만을 도시하였다. 복수의 투과영역(TA)들은 컴포넌트(30)로부터 방출되는 빛/신호나 컴포넌트(30)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
일 실시예에서, 그루브(GV)는 투과영역(TA)과 중첩할 수 있으며, 컴포넌트(30)와 마주볼 수 있다. 일 실시예에서, 제1경사면(ICS1) 및 제2경사면(ICS2)은 컴포넌트(30)와 마주볼 수 있다. 따라서, 그루브(GV)에서 제1베이스층(100a)의 두께가 표시영역(DA)에서 제1베이스층(100a)의 두께보다 작으므로, 투과영역(TA)에서 광투과율이 향상될 수 있다.
하부금속층(BML)은 컴포넌트영역(CA)에 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFTa)의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFTa)에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 도 23에서는 하부금속층(BML)이 기판(100) 상에 배치된 것을 도시하고 있지만, 일부 실시예에서, 하부금속층(BML)은 기판(100)에 삽입될 수 있다.
봉지층(300)은 보조 유기발광다이오드(OLEDa) 및 메인 유기발광다이오드(OLEDm)를 덮을 수 있다. 일 실시예에서, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnO), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
다른 실시예에서, 봉지층(300)은 기판(100) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(100)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘(silicone) 등을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질을 포함할 수 있다.
터치전극층(400)은 봉지층(300) 상에 배치될 수 있다. 터치전극층(400)은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 센싱할 수 있다.
광학기능층(500)은 터치전극층(400) 상에 배치될 수 있다. 광학기능층(500)은 외부로부터 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다.
일 실시예에서, 광학기능층(500)은 복수의 투과영역(TA)들에 중첩하는 개구(500OP)를 구비할 수 있다. 이에 따라 복수의 투과영역(TA)들의 광투과율이 향상될 수 있다. 복수의 투과영역(TA)들에 중첩하는 개구(500OP)에는 광투명수지(OCR, Optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
커버 윈도우(20-2)는 표시 패널(10-2) 상에 배치될 수 있다. 커버 윈도우(20-2)는 광학 투명 접착제(OCA) 필름과 같은 투명 접착 부재에 의해 표시 패널(10-2)에 부착될 수 있다. 도 23의 커버 윈도우(20-2)는 도 6의 커버 윈도우(20)와 유사하므로 상세한 설명은 생략하기로 한다.
컴포넌트(30)는 컴포넌트영역(CA)과 중첩할 수 있다. 컴포넌트(30)는 전자요소를 포함할 수 있다. 예를 들어, 컴포넌트(30)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
int1, int2: 제1간격, 제2간격
ICS1, ICS2: 제1경사면, 제2경사면
SS1: 제1면
AR1, AR2: 제1영역, 제2영역
CCP1, CCP2: 제1오목부, 제2오목부
ER1, ER2: 제1외측영역, 제2외측영역
RS1, RS2: 제1측면, 제2측면
SDA1, SDA2: 제1측면표시영역, 제2측면표시영역
CR1, CR2: 제1중심영역, 제2중심영역
CNR1, CNR2: 제1연결영역, 제2연결영역
1, 2, 3: 표시 장치
10, 10-1, 10-2: 표시 패널
20, 20-1, 20-2: 커버 윈도우
30: 컴포넌트
100: 기판
100a, 100b: 제1베이스층, 제1배리어층
100bP1, 100bP2: 제1배리어패턴, 제2배리어패턴
100aP1, 100aP2: 제1베이스패턴, 제2베이스패턴
211A, 211A: 제1화소전극, 제2화소전극
300: 봉지층
310, 330: 제1무기봉지층, 제2무기봉지층
320: 유기봉지층

Claims (20)

  1. 관통부를 구비한 표시 패널에 있어서,
    상기 관통부를 사이에 두고 서로 이격된 제1영역 및 제2영역을 포함하는 기판; 및
    상기 기판 상에 배치되며, 상기 제1영역과 중첩하는 제1표시요소 및 상기 제2영역과 중첩하는 제2표시요소를 포함하는 표시요소;를 포함하고,
    상기 제1영역의 가장자리인 상기 기판의 제1측면 및 상기 제2영역의 가장자리인 상기 기판의 제2측면은 상기 관통부의 적어도 일부를 정의하고,
    상기 표시요소와 마주보는 상기 기판의 상면에서 상기 제1측면 및 상기 제2측면 사이의 간격은 상기 기판의 상면과 반대되는 상기 기판의 하면에서 상기 제1측면 및 상기 제2측면 사이의 간격보다 작은, 표시 패널.
  2. 제1항에 있어서,
    상기 기판은 제1베이스층 및 상기 제1베이스층 상에 배치된 제1배리어층을 포함하고,
    상기 제1측면 및 상기 제2측면은 상기 제1베이스층의 경사진 제1경사면 및 상기 제1베이스층의 경사진 제2경사면을 각각 포함하는, 표시 패널.
  3. 제2항에 있어서,
    상기 제1베이스층은,
    상기 표시요소와 마주보는 제1베이스층의 상면, 상기 제1베이스층의 상면과 반대되며 상기 제1경사면과 연결된 제1베이스층의 하면, 및 상기 제1베이스층의 상면 및 상기 제1경사면과 연결되고 상기 제1경사면 및 상기 제1베이스층의 상면과 교차하는 제1면을 더 포함하는, 표시 패널.
  4. 제2항에 있어서,
    상기 제1베이스층은,
    상기 표시요소와 마주보는 제1베이스층의 상면 및 상기 제1베이스층의 상면과 반대되며, 상기 제1경사면과 연결된 제1베이스층의 하면을 포함하고,
    상기 제1경사면은 상기 제1베이스층의 상면과 연결된, 표시 패널.
  5. 제2항에 있어서,
    상기 기판은 제1배리어층을 덮는 제2베이스층 및 제2배리어층을 더 포함하고,
    상기 제2베이스층은 상기 제1베이스층과 적어도 일부와 접촉하는, 표시 패널.
  6. 제2항에 있어서,
    상기 제1베이스층은 상기 제1영역과 중첩하는 제1베이스패턴 및 상기 제2영역과 중첩하며 상기 제1베이스패턴과 이격된 제2베이스패턴을 포함하고,
    상기 제1배리어층은 상기 제1베이스패턴 상에 배치된 제1배리어패턴 및 상기 제1베이스층 상에 배치되며 상기 제1배리어패턴과 이격된 제2배리어패턴을 포함하고,
    상기 제1배리어패턴 및 상기 제2배리어패턴 사이의 최단거리는 상기 제1베이스패턴 및 상기 제2베이스패턴 사이의 최단거리보다 작은, 표시 패널.
  7. 제2항에 있어서,
    상기 제1경사면 및 상기 제2경사면 사이의 거리는 상기 제1베이스층의 하면으로부터 상기 제1베이스층의 상면으로의 방향으로 감소하는, 표시 패널.
  8. 제1항에 있어서,
    상기 표시요소를 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 봉지층;을 더 포함하고,
    상기 적어도 하나의 유기봉지층은 상기 관통부를 기준으로 분리된, 표시 패널.
  9. 제1항에 있어서,
    상기 제1영역은 제1중심영역, 상기 제1중심영역으로부터 제1방향으로 연장된 제1연결영역, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2연결영역을 포함하고,
    상기 제1연결영역 및 상기 제2연결영역 중 어느 하나는 상기 제1중심영역으로부터 제2영역으로 연장된, 표시 패널.
  10. 제1항에 있어서,
    상기 기판은 전면표시영역, 상기 전면표시영역으로부터 제1방향으로 연장된 제1측면표시영역, 상기 전면표시영역으로부터 상기 제1방향과 교차하는 제2방향으로 연장된 제2측면표시영역, 및 상기 제1측면표시영역 및 상기 제2측면표시영역 사이에 배치된 코너표시영역을 포함하고,
    상기 제1영역 및 상기 제2영역은 상기 코너표시영역과 적어도 일부 중첩하고,
    상기 제1영역 및 상기 제2영역은 상기 전면표시영역으로부터 멀어지는 방향으로 연장된, 표시 패널.
  11. 투과영역을 포함하는 컴포넌트영역 및 상기 컴포넌트영역을 적어도 일부 둘러싸는 표시영역을 포함하는 기판;
    상기 컴포넌트영역 상에 배치되며, 상기 투과영역과 이격된 표시요소; 및
    상기 컴포넌트영역과 중첩하는 컴포넌트;를 포함하고,
    상기 기판은 제1베이스층 및 상기 제1베이스층 상에 배치된 제1배리어층을 포함하며,
    상기 제1베이스층은 상기 투과영역과 중첩하며 상기 컴포넌트와 마주보는 그루브를 정의하는 경사면을 포함하고,
    상기 그루브에서 상기 제1베이스층의 두께는 상기 표시영역에서 상기 제1베이스층의 두께보다 작은, 표시 장치.
  12. 제1오목부 및 제2오목부를 구비한 지지기판을 준비하는 단계;
    상기 지지기판 상에 상기 제1오목부 및 상기 제2오목부와 중첩하는 기판을 형성하는 단계;
    상기 제1오목부와 중첩하는 제1화소전극 및 상기 제2오목부와 중첩하는 제2화소전극을 상기 기판 상에 형성하는 단계; 및
    상기 지지기판으로부터 상기 기판을 탈착시키는 단계;를 포함하는, 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 기판을 형성하는 단계는,
    상기 제1오목부 및 상기 제2오목부를 채우는 제1베이스층을 형성하는 단계 및
    상기 제1베이스층 상에 제1배리어층을 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  14. 제13항에 있어서,
    상기 제1베이스층을 적어도 일부 제거하여 상기 제1오목부에 배치된 제1베이스패턴 및 상기 제2오목부에 배치되며 상기 제1베이스패턴과 이격된 제2베이스패턴을 형성하는 단계;를 더 포함하는, 표시 장치의 제조방법.
  15. 제14항에 있어서,
    상기 제1배리어층을 형성하는 단계는,
    상기 제1배리어층은 제1오목부와 중첩하는 제1배리어패턴 및 상기 제2오목부와 중첩하고 상기 제1배리어패턴과 이격된 제2배리어패턴을 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  16. 제15항에 있어서,
    상기 제1베이스층과 접촉하도록 제2베이스층을 형성하는 단계;를 더 포함하는, 표시 장치의 제조방법.
  17. 제12항에 있어서,
    상기 지지기판을 준비하는 단계는,
    상기 지지기판의 상면에 상기 제1오목부 및 상기 제2오목부를 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  18. 제12항에 있어서,
    상기 제1오목부 및 상기 제2오목부 사이에 배치된 지지기판의 제1상면과 중첩하는 상기 기판의 일부를 제거하는 단계;를 더 포함하는, 표시 장치의 제조방법.
  19. 제12항에 있어서,
    상기 제1오목부는 제1중심부, 상기 제1중심부로부터 제1방향으로 연장된 제1연결부, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2연결부를 포함하고,
    상기 제1연결부 및 상기 제2연결부 중 어느 하나는 상기 제1중심부로부터 상기 제2오목부로 연장된, 표시 장치의 제조방법.
  20. 제12항에 있어서,
    상기 지지기판은 상기 제1오목부 및 상기 제2오목부와 일체로 구비된 전면오목부를 더 구비하며,
    상기 제1오목부 및 상기 제2오목부는 상기 전면오목부로부터 멀어지는 방향으로 연장된, 표시 장치의 제조방법.
KR1020200182420A 2020-12-23 2020-12-23 표시 패널, 표시 장치, 및 표시 장치의 제조방법 KR20220091688A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200182420A KR20220091688A (ko) 2020-12-23 2020-12-23 표시 패널, 표시 장치, 및 표시 장치의 제조방법
US17/391,049 US11849628B2 (en) 2020-12-23 2021-08-02 Display panel, display apparatus, and method of manufacturing display apparatus
CN202111327003.2A CN114664887A (zh) 2020-12-23 2021-11-10 显示面板、显示装置以及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200182420A KR20220091688A (ko) 2020-12-23 2020-12-23 표시 패널, 표시 장치, 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20220091688A true KR20220091688A (ko) 2022-07-01

Family

ID=82021678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200182420A KR20220091688A (ko) 2020-12-23 2020-12-23 표시 패널, 표시 장치, 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US11849628B2 (ko)
KR (1) KR20220091688A (ko)
CN (1) CN114664887A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129232A2 (en) * 2005-05-31 2006-12-07 Koninklijke Philips Electronics N.V. Flexible display device
KR102253531B1 (ko) 2014-07-25 2021-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180021306A (ko) 2016-08-18 2018-03-02 삼성디스플레이 주식회사 표시 패널
CN111293235B (zh) 2020-02-17 2023-04-07 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置

Also Published As

Publication number Publication date
US11849628B2 (en) 2023-12-19
CN114664887A (zh) 2022-06-24
US20220199920A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11581380B2 (en) Foldable display device, rollable display device, and display device
US11683951B2 (en) Display panel and display device
CN113764486A (zh) 显示面板和显示装置
US11749615B2 (en) Display device including alignment pattern
US20220149118A1 (en) Display panel and display apparatus including the same
KR20220060626A (ko) 표시 장치
US20240023390A1 (en) Display panel and display apparatus
KR20220062182A (ko) 표시 패널, 표시 장치, 및 표시 장치의 제조방법
US20230292581A1 (en) Method of manufacturing display apparatus
KR20210144974A (ko) 플렉서블 커버 윈도우 및 폴더블 디스플레이 장치
CN116088234A (zh) 显示面板以及显示装置
KR20220091688A (ko) 표시 패널, 표시 장치, 및 표시 장치의 제조방법
KR20210151634A (ko) 표시 패널 및 표시 장치
KR20220034278A (ko) 표시 패널, 표시 장치, 및 표시 장치의 제조방법
US20220328590A1 (en) Display panel and display device
US20220149303A1 (en) Display panel, display apparatus, and method of manufacturing the display apparatus
US20240179974A1 (en) Bending area structure of display apparatus and method of providing the same
US20220328569A1 (en) Display panel, display device, and method of manufacturing of the display device
US20220216276A1 (en) Display device and method of manufacturing the display device
US20240040900A1 (en) Display panel and display apparatus
US20230269318A1 (en) Protection panel and display apparatus including the same
US20230292583A1 (en) Display panel and display device
US20230165100A1 (en) Display apparatus
US20230006174A1 (en) Display panel and display apparatus
US20230085755A1 (en) Display apparatus and method of manufacturing display apparatus

Legal Events

Date Code Title Description
A201 Request for examination