KR20220091279A - 표시장치 및 그의 제조방법 - Google Patents

표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20220091279A
KR20220091279A KR1020200182629A KR20200182629A KR20220091279A KR 20220091279 A KR20220091279 A KR 20220091279A KR 1020200182629 A KR1020200182629 A KR 1020200182629A KR 20200182629 A KR20200182629 A KR 20200182629A KR 20220091279 A KR20220091279 A KR 20220091279A
Authority
KR
South Korea
Prior art keywords
line
pixel
disposed
gate
lines
Prior art date
Application number
KR1020200182629A
Other languages
English (en)
Inventor
남하늬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200182629A priority Critical patent/KR20220091279A/ko
Publication of KR20220091279A publication Critical patent/KR20220091279A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/3262—
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예에 따르면, 게이트신호를 공급하고, 제1방향으로 연장되는 제1라인과, 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함하는 복수의 게이트 라인, 제1라인과 중첩되게 배치되고 데이터신호를 공급하는 복수의 데이터라인, 제1라인과 중첩되게 배치되고 제1전원을 공급하는 복수의 제1전압라인, 제2라인과 중첩되게 배치되고 제1전원을 공급하고, 제1전압라인과 연결되는 복수의 제1보조전압라인 및 복수의 게이트라인, 복수의 데이터라인 및 복수의 제1전압라인에 연결된 복수의 화소를 포함하는 표시장치를 표시장치 및 그에 제조방법을 제공할 수 있다.

Description

표시장치 및 그의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}
본 발명의 실시예들은 표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display device), 전계발광 표시장치(ELD; Electroluminescence Display device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
그리고, 전계발광 표시장치(ELD)는 퀀텀닷(QD: Quantum Dot)을 포함하는 퀀텀닷 발광표시장치(Quantum-dot Light Emitting Display device), 무기 발광 표시장치(Inorganic Light Emitting Display device), 및 유기 발광표시 장치(Organic Light Emitting Display device) 등을 포함할 수 있다.
상기의 표시장치 중 전계발광 표시장치는 응답속도, 시야각, 색재현성 등이 매우 우수하게 구현될 수 있다. 또한, 두께가 얇게 구현될 수 있는 장점이 있다.
전계발광표시장치는 복수의 화소가 매트릭스 형태로 배치되어 영상을 표시할 수 있다. 최근에는 고해상도와 대면적을 갖는 전계발광표시장치가 개발되고 있다.
하지만, 전계발광표시장치는 각각의 화소에 전류를 공급하여 영상을 표시하게 되는데, 전계발광표시장치가 대면적을 갖는 경우 전류가 공급되는 배선의 길이가 길어져 구동전압이 낮아지게 되고 이로 인하여 화질이 저하되는 문제가 발생하게 되었다. 이에 본 명세서의 발명자들은 대면적을 갖더라도 구동전압이 낮아지는 것을 최소화하여 화질 저하가 발생되지 않는 표시장치 및 그의 제조방법을 발명하였다.
이하에서 설명하게 될 본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는 게이트신호를 공급하고, 제1방향으로 연장되는 제1라인과, 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함하는 복수의 게이트 라인, 제1라인과 중첩되게 배치되고 데이터신호를 공급하는 복수의 데이터라인, 제1라인과 중첩되게 배치되고 제1전원을 공급하는 복수의 제1전압라인, 제2라인과 중첩되게 배치되고 제1전원을 공급하고, 제1전압라인과 연결되는 복수의 제1보조전압라인 및 복수의 게이트라인, 복수의 데이터라인 및 복수의 제1전압라인에 연결된 복수의 화소를 포함하는 표시장치를 포함할 수 있다.
상기의 표시장치에서, 복수의 화소는 하나의 게이트 라인에 연결되고 제1방향으로 인접하게 배치되어 있는 제1화소와 제2화소를 포함하고, 제2라인은 제1화소와 제2화소 사이 영역과 중첩되게 배치될 수 있다.
또한, 본 명세서의 실시예에 따른 표시장치는 제1화소와 제2화소를 포함하고, 제2화소는 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 사선에 대응하여 배치되는 복수의 화소, 게이트신호를 공급하고, 제1화소와 제2화소 사이에서 사선으로 연장되는 복수의 게이트 라인, 데이터신호를 공급하고, 복수의 게이트라인과 교차하는 복수의 데이터라인 및 제1전원을 공급하고, 복수의 게이트라인과 교차하는 복수의 제1전압라인을 포함할 수 있다.
상기의 표시장치에서, 상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함할 수 있다.
또한, 상기 제1화소와 제2화소 사이에 보조전압라인이 배치될 수 있다.
또한, 상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 제2방향으로 연장되는 제2라인을 포함하고, 상기 보조전압라인은 제2라인과 중첩되게 배치되는 제1보조전압라인과 제2보조전압라인을 포함할 수 있다.
또한, 본 명세서의 실시예에 따른 표시장치의 제조방법은 기판 상에 제1방향과, 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 복수의 게이트라인을 배치하는 단계 및 기판 상에 복수의 게이트 라인에서 제2방향으로 연장되는 라인과 중첩되게 배치되는 보조전압라인을 배치하는 단계를 포함하는 표시장치의 제조방법을 포함할 수 있다.
상기의 표시장치의 제조방법에서 상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함하고, 보조전압라인은 상기 제2라인과 중첩되게 배치될 수 있다.
상기 복수의 게이트 라인은 제1방향과 제2기울기를 갖는 제3방향으로 연장되는 제3라인을 더 포함하고, 제3라인은 제2라인과 제1라인 사이에 배치될 수 있다.
본 명세서의 실시예들에 의하면, 휘도 저하를 방지함으로써, 표시장치의 화질이 개선될 수 있는 효과가 있다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.
도 2는 도 1에 도시된 화소의 제1실시예를 나타내는 회로도이다.
도 3a와 도 3b는 본 발명의 실시예들에 따른 표시장치에서 하나의 게이트라인의 연장되는 형상을 나타내는 개념도이다.
도 4는 도 2에 도시된 제1트랜지스터와 발광소자의 연결관계를 나타내는 단면도이다.
도 5와 도 6은 본 발명의 실시예들에 다른 표시장치에서 게이트 라인이 배치되어 있는 것을 나타내는 평면도이다.
도 7은 본 발명의 실시예들에 따른 표시장치에서 제1화소와 제2화소가 배치되어 있는 것을 나타내는 개념도이다
도 8은 본 발명의 실시예들에 따른 표시장치에서 화소의 배치를 나타내는 평면도이다.
도 9는 본 발명의 실시예들에 따른 표시장치에 채용된 표시패널을 나타내는 평면도이다.
도 10은 본 발명의 실시예들에 따른 표시장치의 제조방법을 나타내는 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 구조도이다.
도 1을 참조하면, 표시장치(100)는 표시패널(110), 데이터 드라이버 회로(120), 게이트 드라이버 회로(130) 및 타이밍 컨트롤러(140)를 포함할 수 있다.
표시패널(110)은 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 표시패널(110) 내에서 매트릭스 형태로 배치될 수 있지만, 이에 한정되는 것은 아니다. 복수의 화소(101)는 각각 적색, 녹색 또는 청색의 빛을 발광할 수 있다. 하지만, 각각의 화소에서 발광하는 빛의 색은 이에 한정되는 것은 아니다. 또한, 표시패널(110)은 사각형의 형상인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
표시패널(110)에는 복수의 게이트라인(GL1 내지 GLn)과 복수의 데이터라인(DL1 내지 DLm)이 배치되고, 게이트 라인(GL1 내지 GLn)과 데이터라인(DL1 내지 DLm)에 복수의 화소(101)가 연결될 수 있다. 각 화소(101)는 게이트라인(GL1 내지 GLn)을 통해 전달되는 게이트신호에 대응하여 데이터라인(DL1 내지 DLm)을 통해 전달되는 데이터신호를 전달받을 수 있다.
데이터 드라이버 회로(120)는 복수의 데이터라인(DL1 내지 DLm)과 연결되어 데이터라인(DL1 내지 DLm)을 통해 데이터신호를 화소(101)에 전달할 수 있다. 여기서, 데이터 드라이버 회로(120)는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
게이트 드라이버 회로(130)는 복수의 게이트라인(GL1 내지 GLn)과 연결되고 복수의 게이트라인(GL1 내지 GLn)을 통해 게이트신호를 복수의 화소(101)에 공급할 수 있다.
또한, 게이트 드라이버 회로(130)는 복수의 발광제어라인(EML1 내지 EMLn)과 연결되고 복수의 발광제어라인(EML1 내지 EMLn)을 통해 발광제어신호를 복수의 화소(101)에 공급할 수 있다.
여기서, 게이트 드라이버 회로(130)는 표시패널(110)의 일측에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 표시패널(110)의 양측에 배치될 수 있다. 또한, 표시장치(100)는 별도의 게이트 드라이버 회로를 포함하지 않고 표시패널(110) 내에서 게이트신호 발생회로의 형태로 배치될 수 있다. 게이트신호 발생회로의 형태로 게이트 드라이버 회로(130)가 표시장치(100)에 포함되는 경우에는 게이트 드라이버 회로(130)는 표시패널(110)에 복수의 화소가 형성되는 과정에서 표시패널(110) 상에 형성될 수 있다.
타이밍 컨트롤러(140)는 데이터 드라이버 회로(120)와 게이트 드라이버 회로(130)를 제어할 수 있다. 타이밍 컨트롤러(140)는 영상신호(RGB)와 데이터제어신호(DCS)를 데이터 드라이버 회로(120)에 공급하고 게이트제어신호(GCS)를 게이트 드라이버 회로(130)에 공급할 수 있다.
도 2는 도 1에 도시된 화소의 실시예를 나타내는 회로도이다.
도 2를 참조하면, 화소(101)는 구동전류를 공급하는 화소회로와, 구동전류를 공급받아 빛을 발광하는 발광소자(ED)를 포함할 수 있다.
화소회로는 제1트랜지스터(M1), 제2트랜지스터(M2) 및 캐패시터(Cst)를 포함할 수 있다. 그리고, 발광소자(ED)는 애노드전극, 캐소드 전극 및 애노드전극과 캐소드 전극 사이에 배치되며 전류가 흐르면 빛을 발광하는 발광층을 포함할 수 있다. 발광층은 유기물질, 무기물질 및 퀀텀닷(Quantaum Dot) 물질 중 적어도 하나일 수 있다.
제1트랜지스터(M1)는 제1전극이 제1전원(EVDD)을 공급하는 제1전원라인(VL)에 연결되고 제2전극이 제1노드(N1)에 연결될 수 있다. 또한, 제1트랜지스터(M1)는 게이트전극이 제2노드(N1)에 연결될 수 있다. 제1트랜지스터(M1)는 제2노드(N2)에 인가된 전압에 대응하여 제1노드(N1)로 구동전류가 흐르게 할 수 있다.
제2트랜지스터(M2)는 제1전극이 데이터라인(DL)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 또한, 제2트랜지스터(M2)는 게이트 전극이 게이트라인(GL)에 연결될 수 있다. 제2트랜지스터(M2)는 게이트라인(GL)을 통해 전달되는 게이트신호(GATE)에 대응하여 데이터라인(DL)에 흐르는 데이터신호(Vdata)를 제2노드(N2)에 전달할 수 있다.
캐패시터(Cst)는 제1전극이 제1노드(N1)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 캐패시터(Cst)는 제1노드(N1)에 인가된 전압을 유지할 수 있다.
상기와 같이 구성된 화소(101)에서 제1트랜지스터(M1) 및 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1트랜지스터(M1) 및 제2트랜스터(M2)의 제1전극과 제2전극은 각각 드레인전극과 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 3a와 도 3b는 본 발명의 실시예들에 따른 표시장치에서 하나의 게이트라인의 연장되는 형상을 나타내는 개념도이다.
도 3a를 참조하면, 게이트라인(GL)은 제1방향(F1)으로 연장되는 제1라인(GL11)과, 제1방향(F1)과 제1기울기(θ1)를 갖고 제2방향(F2)으로 연장되는 제2라인(GL12)을 포함할 수 있다. 또한, 도 3b를 참조하면, 게이트 라인(GL)은 같이, 제1방향(F1)으로 연장되는 제1라인(GL21)과, 제1방향(F1)과 제1기울기(θ1)를 갖고 제2방향(F2)으로 연장되는 제2라인(GL22)과 제1방향(F1)과 제2기울기(θ2)를 갖고 제3방향(F3)으로 연장되는 제3라인(GL23)을 포함할 수 있다.
여기서, 도 3b에서 제1라인(GL21) 뒤에 제2라인(GL22) 또는 제3라인(GL23)가 배치되는 것으로 도시되어 있지만, 이는 예시적인 것으로, 하나의 게이트 라인(GL)에서 제1라인(GL21)과 제2라인(GL22)이 여러 번 반복된 후 제1라인(GL21)과 제3라인(GL23)가 여러 번 반복될 수 있다.
도 4는 도 2에 도시된 제1트랜지스터와 발광소자의 연결관계를 나타내는 단면도이다.
도 4를 참조하면, 기판(411) 상에 버퍼층(412)이 배치되고 버퍼층(412) 상에 액티브층(413)이 배치될 수 있다. 버퍼층(412)는 무기막일 수 있다. 또한, 버퍼층(412)는 복수의 층이 중첩되어 있을 수 있다. 액티브층(413)은 산화물 반도체 또는 비정질 실리콘을 포함할 수 있다. 액티브층(413) 상에 게이트 절연막(414)이 배치되고, 게이트 절연막(414) 상에서 액티브층(413)과 중첩되는 위치에 게이트전극(415)이 배치될 수 있다.
그리고, 게이트 전극(415) 상에 제1절연막(416)이 배치되고 제1절연막(416)상에 드레인 전극(417a)과 소스 전극(417b)이 배치될 수 있다. 드레인 전극(417a)과 소스 전극(417b)은 각각 컨텍홀을 통해 액티브층(413)에 접촉할 수 있다.
그리고, 드레인 전극(417a)과 소스 전극(417b) 상에 제1층간절연막(418)과 제2층간절연막(419)이 적층되어 배치되고 제2층간절연막(419) 상에 애노드전극(421)이 배치될 수 있다. 애노드전극(421)은 컨텍홀을 통해 소스전극(417b)과 접촉할 수 있다.
제2층간절연막(419) 상에 뱅크(420)가 배치될 수 있다. 뱅크(420)는 애노드전극(421)이 노출될 수 있게 배치될 수 있다. 그리고, 애노드전극(421) 상에 발광층(422)이 배치되고 발광층(422)과 뱅크(420) 상에 캐소드전극(423)이 배치될 수 있다. 여기서, 발광층(422)는 뱅크(420) 사이에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 발광층(422)은 뱅크(420)의 상부에서 뱅크(420)와 중첩되도록 배치될 수 있다.
따라서, 애노드전극(421) 상에 발광층(422)이 배치되고 발광층(422) 상에 캐소드전극(423)이 배치됨으로써, 기판(411) 상에 도 2에 도시된 발광소자(ED)가 배치될 수 있다. 그리고, 발광소자(ED)는 캐소드전극과 중첩되고 소정의 면적을 갖는 발광면을 구비할 수 있다.
도 5와 도 6은 본 발명의 실시예들에 다른 표시장치에서 게이트 라인이 배치되어 있는 것을 나타내는 평면도이다.
도 5와 도 6을 참조하면, 기판(411)은 표시영역(110a)과 비표시영역(110b)을 포함할 수 있다. 표시영역(110a)에는 화소(101)가 배치될 수 있다. 그리고, 표시영역(110a)에서 게이트 라인(GL)은 제1방향(F1)과 제2방향(F2)을 교번적으로 갖도록 연장되거나 제1방향(F1), 제2방향(F2), 제3방향(F3)을 교번적으로 갖도록 연장될 수 있다.
그리고, 비표시영역(110b)에 각각 게이트 신호를 공급하는 게이트 드라이버 회로(130a,130b)가 배치될 수 있다. 게이트 드라이버 회로(130a,130b)는 기판(411) 상에 화소(101)가 형성될 때 같이 형성될 수 있다.
게이트 라인(GL)이 도 5에 도시되어 있는 것과 같이 배치되어 있으면, 게이트 라인(GL)의 연장 방향으로 인해 표시영역(110a)의 좌측과 우측에 각각 배치되어 있는 게이트 드라이버 회로(130a,130b)의 위치는 서로 비대칭적일 수 있다.
또한, 하나의 게이트 라인(GL)이 제1라인(G11), 제2라인(G12)을 포함하는 경우에, 복수의 화소는 게이트 라인(GL)이 연장되는 방향에 대응하여 제2방향(F2)을 갖는 사선으로 배치될 수 있다.
그리고, 게이트 라인(GL)이 도 6에 도시되어 있는 것과 같이 배치되어 있으면, 표시영역(110a)의 좌측과 우측에 각각 배치되어 있는 게이트 드라이버 회로(130a,130b)의 위치는 서로 대칭적일 수 있다.
또한, 하나의 게이트 라인(GL)이 제1라인(G21), 제2라인(G22) 및 제3라인(G23)을 포함하는 경우에, 복수의 화소는 게이트 라인(GL)이 연장되는 방향에 대응하여 제2방향(F2)을 갖는 사선으로 배치되거나 제3방향(F3)을 갖는 사선으로 배치될 수 있다.
도 7은 본 발명의 실시예들에 따른 표시장치에서 제1화소와 제2화소가 배치되어 있는 것을 나타내는 개념도이다.
도 7을 참조하면, 제1화소(101a)와 제2화소(101b)는 각각 발광소자(201)와, 발광소자(201)에 구동전류를 공급하는 화소회로(202)를 포함할 수 있다. 또한, 제1화소(101a)의 우측에 데이터라인(DL)과 제1전압라인(VL)이 배치되고, 제1화소(101a)와 제2화소(101b)의 사이에 데이터라인(DL)과제1전압라인(VL)이 배치될 수 있다. 그리고, 제1화소(101a)와 제2화소(101b)의 하부에 제1방향(F1)과 제2방향(F2)이 교번적으로 나타나도록 연장되는 게이트 라인(GL)이 배치될 수 있다. 따라서, 게이트라인(GL)은 제2방향(F2)을 갖는 사선으로 연장될 수 있다.
제1화소(101a)와 제2화소(101b)의 각 화소회로(202)는 데이터 라인(DL), 제1전압라인(VL), 게이트 라인(GL)에 연결되어 데이터신호(Vdata), 게이트신호(GATE), 제1전압(EVDD)을 공급받을 수 있다.
제1화소(101a)와 제2화소(101b)는 게이트라인(GL)이 연장되는 방향에 대응하여 제2방향(F2) 방향을 갖는 사선으로 배치될 수 있다.
제1화소(101a)와 제2화소(101b)에서 발광소자는 소정의 면적을 갖고 빛을 발광하는 발광면을 구비할 수 있다. 발광면은 제2전압(EVSS)이 공급되는 캐소드전극을 포함할 수 있다.
게이트 라인(GL)은 도 3a에 도시되어 있는 것과 같이 제1라인(GL11)과 제2라인(GL12)이 교번적으로 나타나 있는데, 제2라인(GL12)는 제1화소(101a)와 제2화소(101b) 사이의 영역과 중첩되게 배치될 수 있다. 또한, 데이터라인(DL), 제1전압라인(VL)은 게이트 라인(GL)의 제1라인(GL11)과 중첩되게 배치될 수 있다.
그리고, 게이트 라인(GL)의 제2라인(GL12)과 중첩되는 위치에 보조 전압라인(sVL1, SVL2)이 배치될 수 있다.
보조 전압라인(sVL1, SVL2)은 제1전압(EVDD)을 공급하는 제1보조전압라인(sVL1)과 제2전압(EVSS)을 공급하는 제2보조전압라인(sVL2)을 포함할 수 있다. 제1보조전압라인(sVL1)이 배치됨으로써, 표시패널(110) 내에서 제1전압(EVSS)이 공급되는 배선의 면적이 증가할 수 있다. 제1전압(EVDD)이 화소(101)에 공급될 때, 제1전원라인(VL)에 전류가 흐르게 되어 제1전압(EVDD)이 낮아지게 될 수 있다.
제1전압(EVDD)이 전압레벨이 낮아지면 발광소자(202)에 공급되는 구동전류의 양이 줄어들게 되어 휘도가 떨어지는 문제가 발생할 수 있는데, 제1보조전압라인(sVL1)에 의해 제1전압(EVDD)이 전압레벨이 낮아지는 것을 억제할 수 있다.
또한, 도 4에 도시되어 있는 것과 같이 표시패널(110)에는 캐소드전극(423)이 배치되어 있고, 캐소드전극(423)은 제2전압(EVSS)를 공급받을 수 있다. 이때, 구동전류가 애노드전극(421)에서 캐소드전극(423)으로 흐르게 되면, 캐소드전극(423)의 전압이 높아지는 문제가 발생할 수 있다. 캐소드전극(423)의 전압이 높아지면 발광소자(202)의 발광효율이 떨어지는 문제가 발생할 수 있다. 하지만, 표시패널(110)이 제2보조전압라인(sVL2)을 포함하고 있으면, 캐소드전극(423)의 전압이 높아지는 문제가 억제될 수 있다.
또한, 게이트라인(GL)은 도 3b에 도시되어 있는 것과 같이 교번적으로 나타나는 제1라인(GL21), 제2라인(GL22), 제3라인(GL23)을 포함할 수 있는데, 제2라인(GL22) 또는 제3라인(GL23)은 제1화소(101a)와 제2화소(101b) 사이의 영역과 중첩되게 배치될 수 있다. 또한, 데이터라인(DL), 제1전압라인(VL)은 게이트 라인(GL)의 제1라인(GL21)과 중첩되게 배치될 수 있다.
여기서, 데이터라인(DL), 제1전압라인(VL), 제1보조전압라인(VL1) 및 제2보조전압라인(VL2)는 서로 다른 폭을 가질 수 있다. 또한, 제1보조전압라인(VL1) 및 제2보조전압라인(VL2)의 폭이 데이터라인(DL), 제1전압라인(VL)의 폭보다 더 넓을 수 있다.
도 8은 본 발명의 실시예들에 따른 표시장치에서 화소의 배치를 나타내는 평면도이다.
도 8을 참조하면, 각 화소는 빛이 발광하는 발광면을 포함하는데, 발광면에서 조사되는 빛의 색에 의해 화소는 적색 화소, 녹색 화소, 청색 화소로 구분될 수 있다. 하지만 화소의 각 발광면에서 조사되는 색은 이에 한정되는 것은 아니다. 여기에서, 하나의 발광면을 하나의 화소로 지칭하였다.
제1적색 화소(R1) 상부에 제1녹색 화소(G1)가 배치되고, 제1적색 화소(R1)와 제1녹색 화소(G1)의 오른쪽에 제1청색 화소(B1)가 배치될 수 있다. 그리고, 제1적색 화소(R1), 제1녹색화소(G1), 제1청색 화소(B1) 중 제1적색 화소(R1)의 발광면의 크기가 가장 작고 제1청색 화소(B1)의 발광면의 크기가 가장 클 수 있다.
또한, 제2적색 화소(R2) 상부에 제2녹색 화소(G2)가 배치되고, 제2적색 화소(R2)와 제2녹색 화소(G2)의 오른쪽에 제2청색 화소(B2)가 배치될 수 있다. 그리고, 제2적색 화소(R2), 제2녹색 화소(G2), 제2청색 화소(B2) 중 제2적색 화소(R2)의 발명면의 크기가 가장 작고 제2청색 화소(B2)의 발광면의 크기가 가장 클 수 있다.
그리고, 제1적색 화소(R1)와 제2적색 화소(R2), 제1녹색 화소(B1)와 제2녹색 화소(B2), 제1청색 화소(B1)와 제2청색 화소(B2)는 동일한 게이트 라인에 연결될 수 있다. 게이트 라인의 배열에 맞춰 제1적색 화소(R1), 제1녹색 화소(B1), 제1청색 화소(B1)보다 제2적색 화소(R2), 제2녹색 화소(G2), 제2청색 화소(B2)가 더 높게 배치될 수 있다.
또한, 인접한 두 개의 화소(예를 들면, 제1적색 화소(R1)과 제2적색 화소(R2))에서, 하나의 화소의 발광면의 상단과 다른 하나의 화소의 발광면의 하단이 일부 중첩될 수 있다.
제1적색 화소(R1), 제1녹색 화소(G1), 제1청색 화소(B1)는 제2적색 화소(R2), 제2녹색 화소(G2), 제2청색 화소(B2)와 사선으로 배치될 수 있다.
도 9는 본 발명의 실시예들에 따른 표시장치에 채용된 표시패널을 나타내는 평면도이다.
도 9를 참조하면, 표시패널(110)의 테두리에는 제2전압(EVSS)을 공급하는 제2전압 배선(900)이 배치될 수 있다. 그리고, 표시패널(110)에는 복수의 제1보조전압라인(sVL1)과 복수의 제2보조전압라인(sVL2)이 일정한 간격을 갖고 배치될 수 있다. 여기서, 제1보조전압라인(sVL1)은 제1전압(EVDD)를 공급하고 복수의 제2보조전압라인(sVL2)은 제2전압(EVDD)를 공급할 수 있다. 또한, 복수의 제2보조전압라인(sVL2)는 표시패널(110)의 테두리에서 제2전압 배선(900)과 연결될 수 있다. 또한, 제1보조전압라인(sVL1)은 제2전압 배선(900)과 중첩되도록 배치되는 제1전압 배선(미도시)과 연결될 수 있다.
그리고, 표시패널(110)에는 제1보조전압라인(sVL1)과 제2보조 라인(sVL2)과 교차하는 복수의 제3보조전압라인(sVL3)이 배치될 수 있다. 복수의 제3보조전압라인(sVL3)은 제1전압(EVDD)를 공급할 수 있다. 여기서, 제3보조전압라인(sVL3)는 직선인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 게이트라인이 연장되는 방향과 동일한 방향으로 연장될 수 있다.
도 9에는 표시패널(110)에 제1보조전압라인(sVL1), 제2보조 라인(sVL2), 제3보조전압라인(sVL3) 및 제2전압 배선(900)이 도시되어 있지만, 이는 설명을 위한 것으로 도 2에 도시되어 있는 제1전압라인(VL), 데이터라인(DL) 및 게이트라인(GL)이 배치되어 있다. 또한, 표시패널(110)에 배치되어 있는 배선은 상기의 배선들에 한정되는 것은 아니다. 그리고, 제3보조전압라인(sVL3)는 제1전압라인(VL) 및/또는 제1보조전압라인(sVL1)과 연결될 수 있다.
도 10은 본 발명의 실시예들에 따른 표시장치의 제조방법을 나타내는 순서도이다.
도 10을 참조하면, 기판(411) 상에 제1방향(F1)과 제2방향(F2)으로 연장되는 게이트라인(GL)을 배치할 수 있다.(S1000) 제2방향(F2)은 제1방향(F1)과 제1기울기(θ1)를 가질 수 있으며 하나의 게이트 라인(GL)은 제1방향(F1)의 방향과 제2방향(F2)이 교차하여 연장될 수 있다. 따라서, 하나의 게이트 라인(GL)은 제1방향(F1)에서 사선 방향으로 연장될 수 있다.
그리고, 하나의 게이트 라인(GL)에는 제1화소(101a)와 제2화소(101b)가 연결될 수 있고, 제2화소(101b)는 제1화소(101a)와 제2방향(F2)을 갖는 사선으로 배치될 수 있다.
게이트 라인(GL)은 양끝단이 게이트 신호를 공급하는 게이트 드라이버 회로(130a,130b)를 포함할 수 있는데, 하나의 게이트 라인(GL)이 제1방향(F1)의 방향과 제2방향(F2)이 교차하여 연장되면, 기판(411)의 테두리 부분에서 게이트 라인(GL)의 높이가 다를 수 있다. 따라서, 기판(411)의 좌측에 배치된 게이트 드라이버 회로(130a)와 우측에 배치된 게이트 드라이버 회로(130b)는 높이 차이가 발생하도록 배치될 수 있다.
그리고, 기판(411) 상에서 게이트 라인(GL) 제1방향(F1), 제2방향(F2), 제3방향(F3)이 교차하여 연장되면, 기판(411)의 테두리 부분에서 게이트 라인(GL)의 높이가 같게 될 수 있다. 따라서, 기판(411)의 좌측에 배치된 게이트 드라이버 회로(130a)와 우측에 배치된 게이트 드라이버 회로(130b)는 높이 차이가 발생하지 않도록 배치될 수 있다.
하나의 게이트 라인(GL)에서 제1방향으로 연장되는 부분을 제1라인이라고 하고 제2방향으로 연장되는 부분을 제2라인이라고 하고 제3방향으로 연장되는 부분을 제3라인이라고 할 수 있다.
그리고, 제2방향(F2)으로 연장되는 게이트라인(GL)과 중첩되도록 제1보조전압라인(sVL1)과 제2보조전압라인(sVL2)을 배치할 수 있다.(S1100) 즉, 제1보조전압라인(sVL1)과 제2보조전압라인(sVL2)이 게이트 라인(GL)에서 제2방향(F2)으로 연장되는 제2라인과 중첩되게 배치될 수 있다. 제1보조전압라인(sVL1)과 제2보조전압라인(sVL2)은 각각 제1전압(EVDD)와 제2전압(EVSS)을 공급할 수 있다.
하나의 게이트 라인(GL)이 제1라인과 제2라인을 포함하는 경우, 제1보조전압라인(sVL1)과 제2보조전압라인(sVL2)은 제2라인과 중첩되게 배치될 수 있다. 따라서, 표시패널(110) 상에 제1전압(EVDD)과 제2전압(EVSS)를 공급하는 배선의 면적이 증가할 수 있다. 이로 인해, 표시장치(100)는 휘도 저하가 억제될 수 있다.
또한, 하나의 게이트 라인(GL)이 제1라인, 제1라인과 제1기울기(θ1)를 갖는 제2라인과 제1라인과 제2기울기(θ2)를 갖는 제3라인을 포함할 수 있다. 이때, 제1보조전압라인(sVL1)과 제2보조전압라인(sVL2)은 제2라인과 제3라인에 중첩되게 배치될 수 있다. 하나의 게이트 라인(GL)이 제1라인, 제2라인 및 제3라인을 포함하는 경우에, 복수의 화소는 제2방향(F2)을 갖는 사선으로 배치되거나 제3방향(F3)을 갖는 사선으로 배치될 수 있다.
하나의 게이트 라인(GL)이 제1라인, 제1라인과 제1기울기(θ1)를 갖는 제2라인과 제1라인과 제2기울기(θ2)를 갖는 제3라인을 포함하게 되면, 기판(411)의 비표시영역(110b)에 배치되어 있는 게이트 드라이버 회로(130a,130b)는 기판(411) 상에서 데이터라인(DL)이 연장되는 방향으로 높이 차이가 발생하지 않게 될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
101: 화소
110: 표시패널
120: 데이터 드라이버 회로
130: 게이트 드라이버 회로
140: 타이밍 컨트롤러

Claims (17)

  1. 게이트신호를 공급하고, 제1방향으로 연장되는 제1라인과, 상기 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함하는 복수의 게이트 라인;
    상기 제1라인과 중첩되게 배치되고 데이터신호를 공급하는 복수의 데이터라인;
    상기 제1라인과 중첩되게 배치되고 제1전원을 공급하는 복수의 제1전압라인;
    상기 제2라인과 중첩되게 배치되고 상기 제1전원을 공급하고, 상기 제1전압라인과 연결되는 복수의 제1보조전압라인; 및
    상기 복수의 게이트라인, 상기 복수의 데이터라인 및 상기 복수의 제1전압라인에 연결된 복수의 화소를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 복수의 화소는 하나의 게이트 라인에 연결되고 상기 제1방향으로 인접하게 배치되어 있는 제1화소와 제2화소를 포함하고,
    상기 제2라인은 상기 제1화소와 상기 제2화소 사이 영역과 중첩되게 배치되는 표시장치.
  3. 제2항에 있어서,
    상기 제1화소와 상기 제2화소는 소정의 면적을 갖고 빛을 발광하는 발광면을 구비하는 발광소자를 각각 포함하고,
    상기 발광면과 중첩되도록 배치되고 제2전압이 공급되는 캐소드전극과, 상기 제2라인과 중첩되는 위치에 배치되는 복수의 보조전압라인을 포함하는 표시장치.
  4. 제1항에 있어서,
    상기 복수의 게이트 라인은 상기 제1방향과 제2기울기를 갖는 제3방향으로 연장되는 제3라인을 더 포함하고, 상기 제3라인은 상기 제2라인과 상기 제1라인 사이에 배치되는 표시장치.
  5. 제2항에 있어서,
    상기 제2화소는 상기 제1화소와 상기 제2방향에 대응하는 사선으로 배치되는 표시장치.
  6. 제2항에 있어서,
    상기 제1화소와 상기 제2화소 중 적어도 하나는,
    제1노드에 공급된 전압에 대응하여 제2노드로 구동전류를 공급하는 공급하는 제1트랜지스터;
    게이트신호에 대응하여 데이터신호를 상기 제2노드에 공급하는 제2트랜지스터;
    상기 제1노드와 상기 제2노드 사이에 배치되는 캐패시터; 및
    상기 제2노드에 공급된 상기 구동전류를 공급받는 발광소자를 포함하는 표시장치.
  7. 제1항에 있어서,
    상기 제1전압라인과 교차하고 상기 제1전압라인과 연결되는 제3보조전압라인을 더 포함하는 표시장치.
  8. 제1화소와 제2화소를 포함하고, 상기 제2화소는 제1방향과 제1기울기는 갖는 제2방향으로 연장되는 사선에 대응하여 배치되는 복수의 화소;
    게이트신호를 공급하고, 상기 제1화소와 상기 제2화소 사이에서 상기 제2방향으로 연장되는 사선 방향으로 연장되는 복수의 게이트 라인;
    데이터신호를 공급하고, 상기 복수의 게이트라인과 교차하는 복수의 데이터라인; 및
    제1전원을 공급하고, 상기 복수의 게이트라인과 교차하는 복수의 제1전압라인을 포함하는 표시장치.
  9. 제8항에 있어서,
    상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 상기 제2방향으로 연장되는 제2라인을 포함하는 표시장치.
  10. 제8항에 있어서,
    상기 제1화소와 상기 제2화소 사이에 배치되는 보조전압라인를 포함하는 표시장치.
  11. 제10항에 있어서,
    상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 상기 제2방향으로 연장되는 제2라인을 포함하고,
    상기 보조전압라인은 상기 제2라인과 중첩되게 배치되는 제1보조전압라인과 제2보조전압라인을 포함하는 표시장치.
  12. 제9항에 있어서,
    상기 복수의 게이트 라인은 상기 제1방향과 제2기울기를 갖는 제3방향으로 연장되는 제3라인을 더 포함하고, 상기 제3라인은 상기 제2라인과 상기 제1라인 사이에 배치되는 표시장치.
  13. 제11항에 있어서,
    상기 제1전압라인과 교차하고 상기 제1전압라인과 연결되는 제3보조전압라인을 더 포함하는 표시장치.
  14. 기판 상에 제1방향과, 상기 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 복수의 게이트라인을 배치하는 단계; 및
    상기 기판 상에 상기 복수의 게이트 라인에서 상기 제2방향으로 연장되는 라인과 중첩되게 배치되는 보조전압라인을 배치하는 단계를 포함하는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 복수의 게이트 라인은 각각 제1방향으로 연장되는 제1라인과, 상기 제1방향과 제1기울기를 갖는 제2방향으로 연장되는 제2라인을 포함하고,
    상기 보조전압라인은 상기 제2라인과 중첩되게 배치되는 표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 복수의 게이트 라인은 상기 제1방향과 제2기울기를 갖는 제3방향으로 연장되는 제3라인을 더 포함하고, 상기 제3라인은 상기 제2라인과 상기 제1라인 사이에 배치되는 표시장치의 제조방법.
  17. 제2항에 있어서,
    상기 복수의 게이트라인에 연결되는 복수의 화소를 포함하고, 상기 복수의 화소는 제1화소와 상기 제1화소와 제2방향을 갖는 사선에 대응하도록 배치되는 제2화소를 포함하는 표시장치의 제조방법.
KR1020200182629A 2020-12-23 2020-12-23 표시장치 및 그의 제조방법 KR20220091279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200182629A KR20220091279A (ko) 2020-12-23 2020-12-23 표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200182629A KR20220091279A (ko) 2020-12-23 2020-12-23 표시장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20220091279A true KR20220091279A (ko) 2022-06-30

Family

ID=82215460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200182629A KR20220091279A (ko) 2020-12-23 2020-12-23 표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20220091279A (ko)

Similar Documents

Publication Publication Date Title
JP5974372B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
US7626199B2 (en) Organic light emitting diode display
US7812797B2 (en) Organic light emitting device
JP6056091B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
WO2013069234A1 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
US20110260951A1 (en) Subpixel arrangement structure of display device
US10998395B2 (en) Organic light-emitting display device
KR102568518B1 (ko) 고 개구율을 갖는 초고해상도 평판 표시장치
KR20170023300A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
US9209227B2 (en) Organic electroluminescence display panel and organic electroluminescence display apparatus
US11716893B2 (en) Display device
KR20200075972A (ko) 표시 장치
JP2008209864A (ja) 有機ｅｌ表示装置
US11282832B2 (en) Display device
CN112599542A (zh) 阵列基板及柔性显示面板
KR20050052309A (ko) 유기 전계 발광 표시 장치
KR20220091279A (ko) 표시장치 및 그의 제조방법
CN110021238B (zh) 显示设备和摄像设备
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
WO2022000179A1 (zh) 显示面板和显示装置
JP2007188853A (ja) 表示装置
US20220397709A1 (en) Display panel, display motherboard, and display device
JP7506774B2 (ja) タッチセンサーを含む表示装置及びその製造方法
CN220368985U (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination