KR20220088697A - 과광량 검지 회로, 수광 소자, 및 전자 기기 - Google Patents

과광량 검지 회로, 수광 소자, 및 전자 기기 Download PDF

Info

Publication number
KR20220088697A
KR20220088697A KR1020227013068A KR20227013068A KR20220088697A KR 20220088697 A KR20220088697 A KR 20220088697A KR 1020227013068 A KR1020227013068 A KR 1020227013068A KR 20227013068 A KR20227013068 A KR 20227013068A KR 20220088697 A KR20220088697 A KR 20220088697A
Authority
KR
South Korea
Prior art keywords
light amount
transistor
potential
signal line
circuit
Prior art date
Application number
KR1020227013068A
Other languages
English (en)
Inventor
준이치로 쿠수다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220088697A publication Critical patent/KR20220088697A/ko

Links

Images

Classifications

    • H04N5/359—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3745—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시에 따른 과광량 검지 회로(1)는 MOS 트랜지스터와 고임피던스 소자(Ca)를 구비한다. MOS 트랜지스터(Mn1)는, 이미지 센서의 수직 신호선(VSL)에 소스가 접속된다. 고임피던스 소자(Ca)는 MOS 트랜지스터(Mn1)의 드레인에 접속된다. 과광량 검지 회로(1)는, 수직 신호선(VSL)의 전위 변동을 MOS 트랜지스터(Mn1)의 게이트 전위에 의해 규정되는 전위에 의해 검지하고, MOS 트랜지스터(Mn1)의 드레인과 고임피던스 소자(Ca)와의 접점의 전위를 과광량의 검지 결과를 나타내는 신호로서 출력한다.

Description

과광량 검지 회로, 수광 소자, 및 전자 기기
본 개시는 과광량 검지 회로, 수광 소자, 및 전자 기기에 관한 것이다.
이미지 센서는, 예를 들면, 태양광 등의 매우 높은 휘도의 광이 입사한 경우에, 본래라면 백색이 되는 화소를 흑색으로 오판정하여, 촬상 화상 중에 태양 흑점이라고 불리는 이상 출력을 생기게 하는 경우가 있다.
이 때문에, 각 촬상 화소로부터 광전 변환된 신호 전하를 판독하는 수직 신호선의 전위와 소정의 임계값을 비교하여 과광량의 수광을 검지하는 비교 회로를 구비한 이미지 센서가 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1: 일본특허공개 제2008-283557호 공보
그러나, 비교 회로에 의해 과광량의 수광을 검지하는 이미지 센서는, 행렬 형상으로 배열되는 촬상 화소의 컬럼마다 비교 회로를 설치할 필요가 있다. 또한, 이상을 검출하기 위해서는 비교 정밀도가 필요해진다. 규모가 큰 비교 회로가 필요해지기 때문에, 회로 규모가 증대된다.
이에, 본 개시에서는, 회로 규모를 증대시키지 않고, 이미지 센서에 의한 과광량의 수광을 고정밀도로 검지할 수 있는 과광량 검지 회로, 수광 소자, 및 전자 기기를 제안한다.
본 개시에 따른 과광량 검지 회로는 MOS 트랜지스터와 고임피던스 소자를 구비한다. MOS 트랜지스터는, 이미지 센서의 수직 신호선에 소스가 접속된다. 고임피던스 소자는 상기 MOS 트랜지스터의 드레인에 접속된다. 과광량 검지 회로는, 상기 수직 신호선의 전위 변동을 상기 MOS 트랜지스터의 게이트 전위에 의해 규정되는 전위에 의해 검지하고, 상기 MOS 트랜지스터의 드레인과 상기 고임피던스 소자와의 접점의 전위를 과광량의 검지 결과를 나타내는 신호로서 출력한다.
도 1은 본 개시에 따른 이미지 센서의 구성의 일례를 나타내는 설명도이다.
도 2는 본 개시에 따른 촬상부의 회로 구성의 일례를 나타내는 설명도이다.
도 3은 본 개시에 따른 AD 변환 회로의 동작 설명도이다.
도 4는 본 개시에 따른 비교기의 회로 구성의 일례를 나타내는 설명도이다.
도 5는 본 개시에 따른 화소부의 과광량 수광시에 있어서의 상태의 설명도이다.
도 6는 본 개시에 따른 과제가 되는 VSL 파형의 설명도이다.
도 7은 본 개시의 비교예에 따른 태양 흑점 대책 회로의 일례를 나타내는 도면이다.
도 8은 본 개시의 비교예에 따른 태양 흑점 대책 회로의 동작 타이밍과 출력 파형을 나타내는 설명도이다.
도 9는 본 개시의 비교예에 따른 클램프 회로를 동작시킨 경우의 전류와 VSL 파형의 변화를 나타내는 설명도이다.
도 10은 본 개시의 비교예에 따른 태양 흑점 대책 회로의 다른 일례를 나타내는 도면이다.
도 11은 본 개시에 따른 과광량 검지 회로의 일례를 나타내는 도면이다.
도 12는 본 개시에 따른 과광량 검지 회로를 동작시킨 경우의 전류와 VSL 파형의 변화를 나타내는 설명도이다.
도 13은 본 개시에 따른 홀 센서에 의한 과광량의 수광을 검지하는 과광량 검지 회로의 일례를 나타내는 도면이다.
도 14는 본 개시에 따른 과광량 검지 회로가 적용되는 수광 소자의 개략 구성을 나타내는 평면 모식도이다.
도 15는 도 14의 B-B'선을 따른 단면 구성을 나타내는 모식도이다.
도 16는 본 개시에 따른 과광량 검지 회로가 적용되는 화소 구조를 나타내는 단면도이다.
도 17은 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 18은 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
도 19는 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 20은 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 21은 본 개시에 따른 기술을 적용한 전자 기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
이하에, 본 개시의 실시형태에 대해 도면에 기초하여 상세하게 설명한다. 한편, 이하의 각 실시형태에 있어서, 동일한 부위에는 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
[1. 이미지 센서의 구성]
먼저, 도 1을 참조하여 본 개시에 따른 과광량 검지 회로가 설치되는 이미지 센서(100)의 구성에 대해 설명한다. 도 1은 본 개시에 따른 이미지 센서(100)의 구성의 일례를 나타내는 설명도이다.
이미지 센서(100)는, 촬상면에 피사체를 결상하고, 그 광을 광전 변환부에 의해 광전 변환하여, 신호 전하를 영상 신호로서 출력하는 장치이다. 도 1에 나타내는 바와 같이, 이미지 센서(100)는, 행렬 형상으로 배열되는 복수의 화소부(10)와, AD 변환 회로(11)를 구비한다.
각 화소부(10)는, 촬상부(12)와, 증폭 트랜지스터(AMP)와, 선택 트랜지스터(SEL)를 구비한다. 화소부(10)의 회로 구성의 일례에 대해서는, 도 2를 참조하여 후술한다. 촬상부(12)는, 입사광을 전자로 광전 변환하는 전자 센서(electron sensor)이다. 촬상부(12)는, 광전 변환한 신호 전하에 따른 전압 진폭의 영상 신호를 증폭 트랜지스터(AMP)에 출력한다.
증폭 트랜지스터(AMP)는, 촬상부(12)로부터 입력되는 영상 신호를 증폭하여 출력한다. 선택 트랜지스터(SEL)는, 일단이 증폭 트랜지스터(AMP)에 접속되고, 타단이 수직 신호선(VSL)에 접속된다.
수직 신호선(VSL)에는, 동일 구성의 복수의 화소부(10)가 접속된다. 이미지 센서(100)는, 선택 트랜지스터(SEL)를 선택함으로써, 복수의 화소부(10) 중에서 1화소를 선택하고, 수직 신호선(VSL)을 통해 AD 변환 회로(11)로 영상 신호를 전파한다.
AD 변환 회로(11)는 컬럼마다 비교기(22)가 설치된다. 이러한 AD 변환 회로(11)의 구성 및 동작의 일례에 대해서는, 도 3을 참조하여 설명한다. AD 변환 회로(11)는, 수직 신호선(VSL)을 통해 입력되는 영상 신호를 CDS(Correlated Double Sampling: 상관 이중 샘플링) 및 ADC(아날로그 디지털 변환)하여, 컬럼마다 설치되는 스위치(SW)를 통해 수평 신호선(HSL)으로 출력한다.
[2. 화소부의 회로 구성 및 동작]
다음으로, 도 2를 참조하여 화소부(10)의 회로 구성 및 동작에 대해 설명한다. 도 2는, 본 개시에 따른 화소부(10)의 회로 구성의 일례를 나타내는 설명도이다. 도 2에 나타내는 바와 같이, 화소부(10)는, 포토다이오드(PD)와, 전송 트랜지스터(TG)와, 플로팅 디퓨전(floating diffusion)(FD)과, 리셋 트랜지스터(RST)와, 증폭 트랜지스터(AMP)와, 선택 트랜지스터(SEL)를 구비한다.
포토다이오드(PD)는, 애노드가 접지(ground)에 접속되고, 캐소드가 전송 트랜지스터(TG)의 소스에 접속된다. 전송 트랜지스터(TG)의 드레인은 플로팅 디퓨전(FD)에 접속된다.
또한, 플로팅 디퓨전(FD)은, 리셋 트랜지스터(RST)의 소스와, 증폭 트랜지스터(AMP)의 게이트에 접속된다. 증폭 트랜지스터(AMP)의 드레인은 전원에 접속된다. 증폭 트랜지스터(AMP)의 소스는, 선택 트랜지스터(SEL)의 드레인에 접속된다. 선택 트랜지스터(SEL)의 소스는, 수직 신호선(VSL)에 접속된다.
화소부(10)는, 촬상을 행하는 경우에, 먼저, 포토다이오드(PD)를 노광한다. 포토다이오드(PD)는, 입사광을 수광량에 따른 신호 전하로 광전 변환하여 축적한다. 그리고, 화소부(10)는, 선택 트랜지스터(SEL)가 선택되면, 리셋 트랜지스터(RST)를 ON으로 하여 플로팅 디퓨전(FD)에 보유된 전하를 클리어한다. 이 동작을 리셋이라고 부른다.
그 후, 화소부(10)는, 리셋 트랜지스터(RST)를 OFF로 하지만, 리셋 트랜지스터(RST)의 전하 주입이나, 펌핑 전하(pumped charge) 등의 영향에 의해, 플로팅 디퓨전(FD)에는 일정량의 전하가 잔존한다. 이하, 이 상태를 P상이라고 부른다.
다음으로, 전송 트랜지스터(TG)를 ON으로 하여, 포토다이오드(PD)에 축적된 신호 전하를 플로팅 디퓨전(FD)으로 전송한다. 이하, 이 상태를 D상이라고 부른다. 플로팅 디퓨전(FD)으로 전송된 신호 전하에 따른 전압은, 증폭 트랜지스터(AMP)의 게이트에 인가된다.
증폭 트랜지스터(AMP)는, 신호 전하를 전하량에 따른 전압 진폭으로 변환한다. 상기 리셋, P상, D상의 각 모드에 있어서 플로팅 디퓨전(FD)에 보유되는 신호 전하에 따른 전압 진폭 전압이, 선택 트랜지스터(SEL)를 통해 수직 신호선(VSL)으로 전파된다.
[3. AD 변환 회로의 동작]
다음으로, 도 3을 참조하여 AD 변환 회로(11)의 구성 및 동작에 대해 설명한다. 도 3은 본 개시에 따른 AD 변환 회로(11)의 동작 설명도이다. 도 3에 나타내는 바와 같이, AD 변환 회로(11)는, DAC(Digital to Analog Converter)(21)와, 비교기(22)와, 카운터(23)와, PLL(Phase Locked Loop 회로)(24)을 구비한다.
DAC(21)는 Ramp파를 생성하여 비교기(22)의 +단자에 입력한다. 비교기(22)의 -단자에는, 수직 신호선(VSL)을 통해 증폭 트랜지스터(AMP)로부터 P상 전위가 인가된다.
P상 개시로부터 Ramp파는 전압 강하를 개시한다. P상 개시 시점에서는 수직 신호선(VSL)을 통해 인가되는 P상 전위의 파형(이하, VSL 파형이라고 하는 경우가 있음)보다, Ramp파가 높은 전위가 되도록 설정된다.
즉, P상 개시로부터 어떤 일정 시간은, Ramp파가 VSL 파형보다 전위가 높고, 비교기(22)의 출력 값(VCO)은 High가 된다. 그 후, Ramp파가 저하되어, VSL 파형의 전위를 하회하면, 비교기(22)의 출력 값(VCO)은 Low로 천이한다. 비교기(22)는, 비교기(22)에 접속되는 카운터(23)에 출력 값(VCO)을 출력한다.
PLL(24)은 기준 클록을 생성하여 카운터(23)로 출력한다. 카운터(23)는, P상 개시로부터, 상기 논리 반전이 일어날 때까지의 시간을 계측한다. AD 변환 회로(11)는, 이 동작에 의해, 아날로그 신호인 VSL 파형의 전압 진폭량을, 디지털 신호인 시간 정보(카운트 값)로 변환한다. AD 변환 회로(11)는, P상 계측 후, 마찬가지로 D상의 계측도 행한다.
[4. 비교기의 구성]
다음으로, 도 4를 참조하여 비교기(22)의 회로 구성 및 동작에 대해 설명한다. 도 4는 본 개시에 따른 비교기(22)의 회로 구성의 일례를 나타내는 설명도이다.
도 4에 나타내는 바와 같이, 비교기(22)는, 차동 입력단을 구성하는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MN2), 커런트 미러 회로를 구성하는 제3 트랜지스터(MP1) 및 제4 트랜지스터(MP2), 전류원(25), 오토 제로 스위치(AZSW), 제1 커패시터(C1), 제2 커패시터(C2)에 의해 구성되는 차동 증폭 회로이다.
여기서, Ramp파와 VSL 파형의 비교 정밀도를 높이기 위해서는, 차동 증폭 회로의 오프셋 전압, 즉 Ramp파의 전위와 VSL파의 전위가 동등한 상태일 때에, 비교기(22)의 출력 값(VCO)은 0인 것이 바람직하다.
그러나, 실제로는, 제1 트랜지스터(MN1), 제2 트랜지스터(MN2), 제3 트랜지스터(MP1), 및 제4 트랜지스터(MP2)의 상대 편차나 DC 동작점 등의 영향에 의해, 오프셋 전압이 생긴다.
비교기(22)는, 도 2에 나타낸 바와 같이 수직 신호선(VSL)마다, 즉 컬럼마다 설치되지만, 수직 신호선(VSL)마다의 오프셋 전압의 편차에 의해, 촬상한 영상에 세로줄 등의 이상이 생기는 경우가 있다. 이 때문에, 오프셋 전압은 캔슬할 필요가 있다.
이에, 비교기(22)에서는, Ramp파가 입력되는 +단자에 기준 전압을 인가하고, VSL 파형이 입력되는 -단자에 P상 전위를 인가한 상태에서 오토 제로 스위치(AZSW)를 ON으로 한다.
그러면, 제1 커패시터(C1)의 제1 트랜지스터(MN1)측 단자에는, 전원 전압(VDD)으로부터 제3 트랜지스터(MP1)의 게이트·소스간 전압(Vgs)만큼 강하한 전압이 인가되고, 타방의 단자에는, +단자로부터 기준 전압이 인가된다. 그리고, 제1 커패시터(C1)는, 그 양쪽단자의 전위차를 보유한다.
또한, 제2 트랜지스터(MN2)의 게이트에는, 제4 트랜지스터(MP2)의 드레인 전류와 제2 트랜지스터(MN2)의 드레인 전류가 동등하게 되도록, 부귀환(negative feedback)이 걸린다.
제2 트랜지스터(MN2)의 게이트 전위는, 상기 부귀환에 의해, 제1 트랜지스터(MN1)의 게이트 전위에, 차동 증폭 회로의 부귀환에 의해 캔슬되지 않고 잔존하는 오프셋 전압이 중첩된 전위가 된다. 이 전위가, 제2 커패시터(C2)의 제2 트랜지스터(MN2)측 단자에 인가되고, 타방의 단자에는, P상 전위가 인가된다. 제2 커패시터(C2)는, 그 양쪽단자의 전위차를 보유한다.
이 상태로 오토 제로 스위치(AZSW)를 OFF로 하면, 제1 트랜지스터(MN1)의 게이트에는, Ramp파의 기준 전위로부터의 변동량이 제1 커패시터(C1)를 통해 인가된다. 한편, 수직 신호선(VSL)측에서는, 제2 트랜지스터(MN2)의 게이트에 P상 전위로부터 오프셋 전압을 뺀 전압이 인가됨으로써 차동 증폭 회로의 오프셋 전압은 상쇄된다. 전술한 비교기(22)의 동작이 오토 제로(AZ)라고 불리는 동작이다.
또한, 비교기(22)는, P상 전위에서 AZ를 행한 후, D상 전위의 비교를 행한다. 즉, 비교기(22)에서는, P상과 D상의 차 전위가 제2 트랜지스터(MN2)의 게이트에 인가됨으로써, 아울러 P상 전위-D상 전위인 CDS도 행하고 있다. 이 AZ, AD 변환, 및 CDS의 일련의 동작이, Single slope ADC라고 불리는 기능이다.
[5. 과제]
다음으로, 도 5 및 도 6을 참조하여, 본 개시의 과제가 되는 현상에 대해 설명한다. 도 5는 본 개시에 따른 화소부(10)의 과광량 수광시에 있어서의 상태의 설명도이다. 도 6는 본 개시에 따른 과제가 되는 VSL 파형의 설명도이다.
한편, 도 5에 있어서의 단면도는, 화소부(10)의 세로 구조를 나타낸다. 또한, 도 5에 있어서의 퍼텐셜도는, 화소부(10)에 있어서의 상태를 나타낸다. 여기서는, 도 5에 나타내는 구성요소 중, 도 2에 나타내는 구성요소와 동일한 구성요소에 대해서는, 도 2에 나타내는 부호와 동일한 부호를 붙임으로써, 중복된 설명을 생략한다.
또한, 도 6에 나타내는 타이밍 차트 AZ가 High 레벨인 기간은, AZ 중의 기간을 나타내고 있다. 타이밍 차트 SEL이 High 레벨인 기간은, 선택 트랜지스터(SEL)가 ON인 기간을 나타내고 있다.
타이밍 차트 RST가 High 레벨인 기간은, 리셋 트랜지스터(RST)가 ON인 기간을 나타내고 있다. 타이밍 차트 TG가 High 레벨인 기간은, 전송 트랜지스터(TG)가 ON인 기간을 나타내고 있다.
또한, 굵은 실선으로 나타내는 VSL은, 과광량 상태가 아닌 고휘도시의 VSL 파형을 나타내고 있다. 점선으로 나타내는 VSL은, 초고휘도의 광이 포토다이오드(PD)에 조사하여, 포토다이오드(PD)에 축적할 수 있는 최대 전하량인 Qs를 초과하는 전하가 생겼을 경우의 VSL 파형을 나타내고 있다. 일점쇄선으로 나타내는 Ramp는, Ramp파를 나타내고 있다.
본 개시에 따른 문제는, 과광량 상태에 있어서의 AZ 기간 동안에 생긴다. 전술한 바와 같이, AZ 기간 동안에 VSL측에는 P상 전위가 인가됨으로써 비교기(22)의 오프셋 전압은 캔슬된다. 그러나, 태양광 등의 강렬한 초고휘도의 광이 포토다이오드(PD)에 입사한 경우, P상 전위에 변화가 생기는 경우가 있다.
구체적으로는, 도 5에 나타내는 바와 같이, 화소부(10)에서는, 메탈 차광막(ML)에 설치되는 개구부로부터 포토다이오드(PD)로 광(SL)이 입사한다. 여기서, 도 5에 나타내는 Qs는, 포토다이오드(PD)에 축적할 수 있는 최대 전하량을 나타낸다. Qfd는, 플로팅 디퓨전(FD)에 축적할 수 있는 최대 전하량을 나타낸다.
도 5의 하부 도면에는, RST 동작이 끝나고 P상일 때의 퍼텐셜을 나타내고 있다. 플로팅 디퓨전(FD)에는, 리셋 트랜지스터(RST)의 전하 주입 등에서 생기는 전하(e-)가 보유되어 있다.
이 상태에 있어서, 포토다이오드(PD)로의 광 조사가 강하며, 광전 변환에 의해 생기는 전하(e-)가 Qs를 초과하면, 전하(e-)가 전송 트랜지스터(TG)의 장벽을 넘어, 플로팅 디퓨전(FD)에 누출되어 버린다.
Qfd를 초과하는 전하(e-)는, 리셋 트랜지스터(RST)를 넘어, 전원 전압(VDD)선에 도달한 후, 정공과 재결합하여 소실된다. 즉, Qfd로 다 써버릴 때까지, 플로팅 디퓨전(FD)에 보유되는 전하(e-)의 양은 계속해서 증가한다.
이러한 변화가 생긴 경우의, 수직 신호선(VSL)의 전위 변동을 도 6에 나타내고 있다. Qs를 초과하지 않는 정도의 광량이 조사된 경우, 굵은 실선으로 나타내는 바와 같이, P상 전위에 변동은 없으므로, 그 전위에서 정상적으로 AZ가 행해진다.
그 후, 전송 트랜지스터(TG)를 ON으로 하여 D상으로 천이하면, 신호 전하가 플로팅 디퓨전(FD)에 전송됨으로써 수직 신호선(VSL)의 전위가 저하되지만, 이 변화량은 도 4에 나타내는 제2 커패시터(C2)를 지나 제2 트랜지스터(MN2)의 게이트에 인가되므로 정상적으로 CDS는 행해진다.
그러나, Qs를 초과하는 광량이 입사한 경우, VSL 전위 이미지의 점선으로 나타내는 바와 같이, 수직 신호선(VSL)의 전위는, 플로팅 디퓨전(FD)의 리셋 종료 직후부터 Qs를 초과한 전하(e-)가 플로팅 디퓨전(FD)에 도달하기 때문에, Qfd로 율속(律速)하는 전위까지 강하한다.
이 때문에, 전송 트랜지스터(TG)를 ON으로 하여 신호 전하를 판독하더라도, Qfd 이상의 전하(e-)는 플로팅 디퓨전(FD)에서는 보유되지 않고, 수직 신호선(VSL)의 전위 변동도 생기지 않는다. 즉, D상으로 천이하더라도, P상과 D상 간의 전위차가 생기지 않는다. 그러나, 비교기(22)는, Qfd 율속으로 전위 강하한 P상 전위에서 AZ가 행해져 버린다.
전술한 바와 같이 P상과 D상 간의 전위차가 없기 때문에, P상에 있어서, Ramp 파형이 강하를 개시하고 나서부터 VSL 파형과 논리 반전할 때까지의 시간과, D상에 있어서, Ramp 파형이 강하를 개시하고 나서부터 VSL 파형과 논리 반전할 때까지의 시간이 동일해진다. 즉, 노광 전후의 입사광의 휘도가 동일한 것으로 판정된다. 그 결과, 태양광에 의해 백색으로 될 화소가, 흑색으로 오판정되어 버린다. 이 현상이, 태양 흑점이라고 불리는 것이다.
[6. 비교예에 따른 태양 흑점 대책 회로]
다음으로, 도 7 및 도 8을 참조하여, 태양 흑점의 발생을 억제하는 본 개시의 비교예에 따른 태양 흑점 대책 회로에 대해 설명한다. 도 7은 본 개시의 비교예에 따른 태양 흑점 대책 회로의 일례를 나타내는 도면이다. 도 8은 본 개시의 비교예에 따른 태양 흑점 대책 회로의 동작 타이밍과 출력 파형을 나타내는 설명도이다.
한편, 여기서는, 도 7에 나타내는 구성요소 중, 도 2에 나타내는 구성요소와 동일한 구성요소에 대해서는, 도 2에 나타내는 부호와 동일한 부호를 붙임으로써, 중복된 설명을 생략한다. 도 7에 나타내는 바와 같이, 비교예에 따른 태양 흑점 대책 회로는, 화소부(10)마다 설치되는 클램프 회로(101)를 구비한다.
클램프 회로(101)는, P채널 MOS(Metal Oxide Semiconductor) 트랜지스터(이하, 「PMOS 트랜지스터」라고 기재함)(MP3)와, N채널 MOS 트랜지스터(이하, 「NMOS 트랜지스터」라고 기재함)(MN3)를 구비한다.
PMOS 트랜지스터(MP3)는, 소스가 전원에 접속되고, 드레인이 NMOS 트랜지스터(MN3)의 드레인에 접속되고, 게이트에 소정의 게이트 전압(XSUNEN)이 인가된다. NMOS 트랜지스터(MN3)는, 소스가 수직 신호선(VSL)에 접속되고, 게이트에 소정의 임계값 전압(Vth3)이 인가된다.
클램프 회로(101)는, AZ 기간 동안, 게이트 전압(XSUNEN)을 Low로 함으로써, PMOS 트랜지스터(MP3)를 ON으로 한다. 과광량의 수광에 의해 플로팅 디퓨전(FD)에 전하가 도달하고, 수직 신호선(VSL)의 전위가 강하한다.
그리고, 수직 신호선(VSL)의 전위가 소정의 임계값 전압(Vth3)에 의해 규정하는 클램프 레벨까지 강하하지 않은 상태에서는, NMOS 트랜지스터(MN3)는 OFF로 되고 있다. 그 후, 수직 신호선(VSL)의 전위가 소정의 임계값 전압(Vth3)에 의해 규정하는 전위까지 강하하면, NMOS 트랜지스터(MN3)가 ON으로 되어 동작을 개시한다.
그리고, NMOS 트랜지스터(MN3)의 게이트 전위가 증폭 트랜지스터(AMP)의 게이트 전위보다 충분히 높아지는 전위까지 수직 신호선(VSL)의 전위가 강하하면, 증폭 트랜지스터(AMP)는 OFF로 된다.
그 이상으로 플로팅 디퓨전(FD)의 전하가 증가하였다 하더라도, 수직 신호선(VSL)의 전위는 강하하지 않는다. 클램프 회로(101)는, 이러한 동작에 의해 수직 신호선(VSL)의 전위를 소정의 임계값 전압(Vth3)에 의해 규정하는 전위로 클램프한다.
클램프 회로(101)는, AZ 종료 후, 게이트 전압(XSUNEN)을 High로 하여 PMOS 트랜지스터(MP3)를 OFF로 함으로써, NMOS 트랜지스터(MN3)를 OFF로 한다. 이에 의해, 증폭 트랜지스터(AMP)가 ON이 되고, 수직 신호선(VSL)의 전위는, 도 9에서 나타내는 바와 같이, 다시 플로팅 디퓨전(FD)의 전하량에 따른 전위가 되도록, 전압 강하한다.
AZ 이후의 전위 변동은, 도 4에 나타내는 제2 커패시터(C2)를 지나, 제2 트랜지스터(MN2)의 게이트의 전위 변동으로서 전달한다. 제2 트랜지스터(MN2)의 게이트 전위가 제1 트랜지스터(MN1)의 게이트 전위보다 충분히 낮아지도록 도 7에 나타내는 소정의 임계값 전압(Vth3)을 설정하여, 비교기(22)의 출력 값(VCO)의 논리 반전이 일어나지 않도록 설정한다.
도 3에 나타내는 카운터(23)에서는, P상 카운트 중에 논리 반전이 생기지 않는 경우, 즉, 카운트 값의 상한까지 카운트한 경우에는, 해당 화소는 태양 흑점이라고 판정하고, 영상 신호를 백색으로 변환한다. 이에 의해, 클램프 회로(101)는, 태양 흑점의 발생을 억제할 수 있다.
그러나, 클램프 회로(101)에는, 이하에 기재하는 문제가 있다. 제1 문제점은, NMOS 트랜지스터(MN3)의 동작 개시 타이밍이, 증폭 트랜지스터(AMP)의 게이트 전압, 즉 플로팅 디퓨전(FD)의 전위(이하 「Vfd」라고 기재함)와, NMOS 트랜지스터(MN3)의 게이트 전압인 임계값 전압(Vth3)의 차가 작아질 때에 생긴다.
여기서, 도 9를 참조하여, 클램프 회로(101)를 동작시킨 경우에, 도 7에 나타내는 회로에 흐르는 전류에 대해 설명한다. 도 9는, 본 개시의 비교예에 따른 클램프 회로(101)를 동작시킨 경우의 전류와 VSL 파형의 변화를 나타내는 설명도이다.
도 9에는, 전술한 전위차(Vfd-Vth3)와, 도 7에 나타내는 증폭 트랜지스터(AMP)가 흘리는 전류(I1), NMOS 트랜지스터(MN3)가 흘리는 전류(I2) 및 수직 신호선(VSL)의 전위 변동 간의 관계를 나타내고 있다.
구체적으로는, 도 9에 있어서의 상부 도면에, 전위차(Vfd-Vth3)의 변화에 따른 전류(I1)의 변화를 실선에 의해 나타내고 있고, 전류(I2)의 변화를 점선에 의해 나타내고 있다. 또한, 도 9에 있어서의 하부 도면에는, 전위차(Vfd-Vth3)의 변화에 따른 수직 신호선(VSL)의 전위 변동을 나타내고 있다.
여기서, 수직 신호선(VSL)의 전위는 하기 식(1)로 표현된다. 또한, 식(1)에 있어서의 증폭 트랜지스터(AMP)의 게이트·소스간 전압(Vgs)(AMP)은, 하기 식(2)로 표현된다. 또한, 도 7에 나타내는 전류(I1, I2, I3)의 사이에는, 하기 식(3)의 관계가 성립한다.
Figure pct00001
Figure pct00002
Figure pct00003
상기 식에 있어서의 전류(I1)는 증폭 트랜지스터(AMP)의 드레인 전류, W/L은 증폭 트랜지스터(AMP)의 종횡비(aspect ratio), μn은 캐리어의 이동도, Cox는 단위면적당의 게이트 용량, Vth는 증폭 트랜지스터(AMP)의 임계값 전압이다.
도 7에 나타내는 증폭 트랜지스터(AMP)와 NMOS 트랜지스터(MN3)는 차동 회로의 구성이 되고, 각 게이트의 전위차에 의해, 전류(I3)의 분류비(splitting ratio)가 변한다. 이 때문에, 각 게이트의 전위차가 작아지면, NMOS 트랜지스터(MN3)가 전류(I2)를 흘려 보내지만, 이에 따라 전류(I1)가 감소한다(식(3) 참조). 그리고, 전류(I1)가 감소하면, 게이트·소스간 전압(Vgs)(AMP)도 감소한다(식(2) 참조).
증폭 트랜지스터(AMP)와 전류(I3)가 흐르는 NMOS 트랜지스터(MN4)로 소스 폴로어(source follower) 구성이 된다. 이 때문에, 전류(I1)가 변동하지 않는 상황, 즉 게이트·소스간 전압(Vgs)(AMP)이 변동하지 않는 경우에 있어서는, 플로팅 디퓨전(FD)의 전위(Vfd)의 변동에 따라 소스 전위도 변동함으로써, 그 선형성은 유지된다.
그러나, 전류(I1)가 변동해 버리면, 그 변동량에 따라 게이트·소스간 전압(Vgs)(AMP)도 변화하여 버리고, 플로팅 디퓨전(FD)의 전위(Vfd)의 변동 이외의 인자가 들어가 버림으로써, 선형성은 무너진다(식(1), 식(2) 참조).
이 때문에, 소스 폴로어로서 사용할 수 있는 전위는, 도 9에 나타내는 A점보다 플로팅 디퓨전(FD)의 전위(Vfd)가 높은 범위뿐이다. 그리고, 수직 신호선(VSL)의 전위가 클램프되는 전위는, 수직 신호선(VSL)의 전위가 더 강하하여, 증폭 트랜지스터(AMP)가 OFF로 되는 도 9에 나타내는 B점이다. 즉, 도 9에 나타내는 A점에서 클램프하고자 하는 수직 신호선(VSL)의 전위 강하가 B점에 그치고, 그 전위만큼, 수직 신호선(VSL)의 출력 D(다이나믹) 레인지가 좁아진다(문제점1).
문제점 1을 해소하는 대책으로서, 예를 들면, 수직 신호선(VSL)의 전압 강하를 비교기(22)와 동등한 비교 회로를 사용하여 검지하는 방법이 있다. 그러나, 문제점 1에 있어서의 불감대(도 9에 나타내는 A점에서부터 B점까지의 범위)를 줄이기 위해서는, 비교기(22)와 동등한 정밀도가 요구되기 때문에, 회로 규모가 커진다. 게다가, 수직 신호선(VSL)의 전압 강하를 검지하는 회로는 컬럼마다 설치할 필요가 있기 때문에, 회로 규모가 더욱 증대되는 문제가 생긴다(문제점 2).
도 7에 나타내는 클램프 회로(101) 이외의 구성에 의해 수직 신호선(VSL)의 전위를 클램프하는 방법으로서, PMOS 트랜지스터의 게이트를 수직 신호선(VSL)에 접속하고, 소스를 전원에 접속하여 PMOS 트랜지스터의 게이트·소스간 전압(Vgs)에서 클램프하는 수법이 있다.
그러나, 이러한 구성의 경우, 클램프 레벨의 조정은 PMOS 트랜지스터의 게이트·소스간 전압(Vgs)으로만 행할 수 있다. 이 경우, 클램프 레벨의 조정은, PMOS 트랜지스터(MP3)의 사이즈의 종횡비로만 행할 수 있으므로, 조정은 곤란하다(문제점 3).
또한, 도 7에서는, 화소부(10)가 전자 센서인 경우를 예로 들어서 설명하였지만, 화소부(10)가 홀 센서인 경우에 있어서도 문제가 생긴다. 구체적으로는, 도 7에 나타내는 클램프 회로(101)는, 화소부(10)가 전자 센서인 경우, 플로팅 디퓨전(FD)의 전위(Vfd)의 강하에 대해 임계값 전압(Vth3)이 상회함으로써, 클램프 동작이 되는 회로이다.
반면, 화소부(10)가 홀 센서인 경우, 과광량이 되면 플로팅 디퓨전(FD)의 전위(Vfd)는 상승해 간다. 이 때문에, 클램프 회로(101)에서는, NMOS 트랜지스터(MN3)에 의해 수직 신호선(VSL)의 전위를 클램프할 수 없다.
또한, 예를 들면, 도 10에 나타내는 검지 회로(102)와 같이, NMOS 트랜지스터(MN3)를 PMOS 트랜지스터(MP3)로 치환하는 것도 용이하게 상정된다. 그러나, 이 구성에서는, 증폭 트랜지스터(AMP)와 PMOS 트랜지스터(MP3)가 저임피던스로 쇼트하는 구성이 되어, 도 10에 굵은 선 화살표로 나타내는 바와 같이 전원과 접지의 사이에 대전류가 흘러 버린다. 따라서, 홀 센서에는 본 개시의 비교예에 따른 클램프 회로(101)는 사용할 수 없다(문제점 4).
[7. 본 개시에 따른 과광량 검지 회로]
이에, 본 개시에 따른 과광량 검지 회로는, 전술한 문제점 1∼4를 해결하여, 회로 규모를 증대시키지 않고, 출력 D 레인지를 좁히지 않고, 이미지 센서에 의한 과광량의 수광을 고정밀도로 검지하는 것을 가능하게 하였다. 다음으로, 도 11을 참조하여, 본 개시에 따른 과광량 검지 회로에 대해 설명한다.
도 11은 본 개시에 따른 과광량 검지 회로(1)의 일례를 나타내는 도면이다. 한편, 여기서는, 도 11에 나타내는 구성요소 중, 도 7에 나타내는 구성요소와 동일한 구성요소에 대해서는, 도 7에 나타내는 부호와 동일한 부호를 붙임으로써, 중복된 설명을 생략한다.
도 11에 나타내는 바와 같이, 과광량 검지 회로(1)는 NMOS 트랜지스터(Mn1)와 커패시터(Ca)에 의해 구성되고, 태양광으로 대표되는 과광량의 수광에 의한, P상 전위의 변동을 검지한다. 한편, 커패시터(Ca)는, 고임피던스 소자라면, 저항으로 치환해도 된다.
NMOS 트랜지스터(Mn1)는, 소스가 이미지 센서의 수직 신호선(VSL)에 접속되고, 드레인이 커패시터(Ca)의 일방의 단자에 접속된다. 커패시터(Ca)의 타방의 단자는, 전원 전압(VDD)선에 접속된다. 또한, NMOS 트랜지스터(Mn1)의 게이트에는, 스위치(SW1)를 통해 소정의 임계값 전압(Vth1)이 인가된다.
여기서, 과광량 검지 회로(1)의 동작에 대해 설명한다. 여기서는, 플로팅 디퓨전(FD)의 리셋이 끝나고, 플로팅 디퓨전(FD)에는 P상 전위가 보유되며 AZ 기간이 된 경우의 동작을 설명한다. 이 때, 과광량 검지 회로(1)에서는, 커패시터(Ca)가 도시하지 않은 회로에 의해 미리 디스차지되고(discharged), P점의 전위는 전원 전압(VDD)을 보유하고 있는 것으로 한다.
화소부(10)의 포토다이오드(PD)에 과광량의 광이 입사하고, 광전 변환되는 신호 전하가 Qs를 초과하여 플로팅 디퓨전(FD)에 도달하면, 플로팅 디퓨전(FD)의 전위는 강하해 간다. 이에 추종하여 수직 신호선(VSL)의 전위도 강하해 간다.
수직 신호선(VSL)의 전위가 NMOS 트랜지스터(Mn1)의 게이트 전위에 의해 규정하는 임계 레벨(threshold level)(이하: 임계값 전압(Vth1)) 이상이라면, NMOS 트랜지스터(Mn1)는 OFF로 되고 있으므로, 커패시터(Ca)는 전원 전압(VDD)을 보유한 채가 된다. 그 후, 수직 신호선(VSL)의 전위가 임계값 전압(Vth1)을 하회하면, NMOS 트랜지스터(Mn1)가 ON으로 되고, 커패시터(Ca)에 전류가 공급된다.
커패시터(Ca)의 전위는, Q=CV=IT의 시정수로 일차 선형으로 강하하는데, NMOS 트랜지스터(Mn1)의 드레인·소스간의 전위차가 없어지는 전위까지 강하하면, NMOS 트랜지스터(Mn1)는 3극관 동작(triode operation)으로 들어가 전류가 감소하고, 최종적으로 전류는 0이 된다.
이와 같이, 과광량 검지 회로(1)는, 화소부(10)가 과광량의 광을 수광하여 수직 신호선(VSL)의 전위가 임계값 전압(Vth1)에 의해 규정되는 전위까지 저하된 경우, 수직 신호선(VSL)의 전위를 그 시점의 전위로 클램프할 수 있다.
이 때, 화소부(10)에 의해 과광량의 광이 수광되면, 커패시터(Ca)와 NMOS 트랜지스터(Mn1)를 접속하는 접속점(P)의 전위가 High 레벨로부터 Low 레벨로 천이한다.
이 때문에, 과광량 검지 회로(1)는, 접속점(P)의 전위를 과광량의 검지 결과로서 과광량 검지 단자로부터 후단 회로로 전달함으로써, P상 전위가 과광량에 의해 변동한 것을 전하고, 이후의 동작은 무시하고 해당 화소의 영상 신호를 백색으로 변환하는 처리를 행하도록 할 수 있다.
또한, 과광량 검지 회로(1)는, AZ 기간 후에, 스위치(SW1)에 의해 NMOS 트랜지스터(Mn1)의 게이트 전위를 접지에 접속하여 검지를 종료하고, 통상 동작으로 되돌린다. 이에 의해, 과광량 검지 회로(1)는, P상, D상 전위를 수직 신호선(VSL)을 통해 전파하는 기간에서는, NMOS 트랜지스터(Mn1)가 OFF로 되어 있기 때문에, P상 전위 변동이 생기지 않는 통상 동작에 있어서도, 그 신호 전송에 영향을 주지 않는다.
한편, 여기서는, 과광량 검지 회로(1)가 화소부(10)에 접속되어 화소부(10)에 의한 과광량의 수광을 검지하는 경우에 대해 설명하였지만, 과광량 검지 회로(1)가 접속되는 화소 회로는, 화소부(10)에 한정되는 것이 아니다. 과광량 검지 회로(1)는, 예를 들면, 메모리 보유형 글로벌 셔터 기능을 갖는 이미지 센서에 접속되는 경우, 이미지 센서에 의한 과광량의 수광을 검지할 수도 있다.
[8. 문제점의 검토]
다음으로, 도 12 및 도 13을 참조하여, 전술한 문제점 1∼4에 대해 검토한다. 도 12는 본 개시에 따른 과광량 검지 회로(1)를 동작시킨 경우의 전류와 VSL 파형의 변화를 나타내는 설명도이다. 도 13은 본 개시에 따른 홀 센서에 의한 과광량의 수광을 검지하는 과광량 검지 회로(1a)의 일례를 나타내는 도면이다.
도 12에는, 전위차(Vfd-Vth1)와, 도 11에 나타내는 증폭 트랜지스터(AMP)가 흘리는 전류(I1), NMOS 트랜지스터(Mn1)가 흘리는 전류(I2)와 수직 신호선(VSL)의 전위 변동의 관계를 나타내고 있다.
구체적으로는, 도 12에 있어서의 상부 도면에, 전위차(Vfd-Vth1)의 변화에 따른 전류(I1)의 변화를 실선에 의해 나타내고 있고, 전류(I2)의 변화를 점선에 의해 나타내고 있다. 또한, 도 12에 있어서의 하부 도면에는, 전위차(Vfd-Vth1)의 변화에 따른 수직 신호선(VSL)의 전위 변동을 나타내고 있다.
문제점 1에 대해, 도 12에 나타내는 바와 같이, NMOS 트랜지스터(Mn1)가 동작하기 시작한 순간의 전류만을 사용하여 논리 반전을 실시하고, 그 후, 전류를 OFF로 하므로, 반전에 있어서의 선형성의 악화는 생기지 않는다. 임계 레벨은 출력 D 레인지의 최대치로 설정할 수 있어, 넓은 출력 D 레인지를 확보할 수 있다.
다음으로, 문제점 2에 대해, 과광량 검지 회로(1)는 NMOS 트랜지스터(Mn1)와 커패시터(Ca)에 의해 구성할 수 있어, 도 7에 나타내는 클램프 회로(101)와 거의 동등한 회로 소자 수이면서, 불감대가 거의 없고, 광범위하고 고정밀도인 검지가 가능해진다. 다음으로, 문제점 3에 대해, NMOS 트랜지스터(Mn1)의 게이트 전위의 설정에 의해, 수직 신호선(VSL)의 전위를 클램프하는 임계 레벨을 자유롭게 조정할 수 있다.
다음으로, 문제점 4에 대해서는, 광전 변환 소자가 홀 센서인 경우, 도 13에 나타내는 바와 같이 검지 소자를 PMOS 트랜지스터(Mp1)로 하면 좋다. 구체적으로는, 광전 변환 소자가 홀 센서인 경우, 과광량 검지 회로(1a)는 PMOS 트랜지스터(Mp1)와 커패시터(Cb)에 의해 구성된다. 한편, 커패시터(Cb)는, 고임피던스 소자라면, 저항으로 치환되어도 된다.
PMOS 트랜지스터(Mp1)는, 소스가 이미지 센서의 수직 신호선(VSL)에 접속되고, 드레인이 커패시터(Cb)의 일방의 단자에 접속된다. 커패시터(Cb)의 타방의 단자는, NMOS 트랜지스터(MN4)의 소스에 접속된다. 또한, PMOS 트랜지스터(Mp1)의 게이트에는, 스위치(SW1)를 통해 소정의 임계값 전압(Vth1)이 인가된다. 이에 의해, 과광량 검지 회로(1a)는, 광전 변환 소자가 홀 센서인 경우, 도 11에 나타내는 과광량 검지 회로(1)와 마찬가지로, 넓은 출력 D 레인지이며 고정밀도인 과광량의 검지가 가능해진다.
또한, 과광량 검지 회로(1, 1a)는, 수직 신호선(VSL)의 전위 변동 그 자체에 기초하여 과광량의 수광을 검지한다. 이 때문에, 과광량 검지 회로(1, 1a)는, 과광량의 광을 수광했는지 여부를 나타내는 이진 값에 대응하는 신호를 과광량의 검지 결과로서 후단의 회로로 출력할 수 있다.
이에, 과광량 검지 회로(1, 1a)는, 과광량의 검지 결과를 나타내는 신호를 카운터(23)에 출력한다. 카운터(23)는, 과광량 검지 회로(1, 1a)로부터 과광량의 수광을 나타내는 신호가 입력되는 경우에, 카운트를 정지한다. 이에 의해, 이미지 센서(100)는, 과광량의 수광이 검지된 화소를 강제적으로 백색으로 함으로써, 태양 흑점의 발생을 방지할 수 있다.
또한, 과광량 검지 회로(1, 1a)는, 과광량의 검지 결과를 나타내는 신호를 과광량 검지 회로(1, 1a)에 접속되는 비교기(22)에 출력한다. 비교기(22)는, 과광량 검지 회로(1, 1a)로부터 과광량의 수광을 나타내는 신호가 입력되는 경우에, 수직 신호선(VSL)의 전위와, Ramp파의 비교를 정지한다. 이에 의해, 이미지 센서(100)는, 과광량의 수광이 검지된 화소를 강제적으로 백색으로 함으로써, 태양 흑점의 발생을 방지할 수 있다.
또한, 과광량 검지 회로(1, 1a)는, 과광량의 수광을 검지한 경우에, 비교기(22)의 +단자에, 수직 신호선(VSL)의 전위 대신에, 광전 변환에서 생기는 전하(e-)가 Qs를 초과하지 않는 정도의 고휘도 광이 수광된 경우에 상당하는 더미 전위 신호를 출력한다. 이에 의해, 이미지 센서(100)는 태양 흑점의 발생을 방지할 수 있다.
[9. 과광량 검지 회로의 적용예]
다음으로, 도 14 및 도 15를 참조하여 본 개시에 따른 과광량 검지 회로가 적용되는 수광 소자에 대해 설명한다. 도 14, 도 15는, 본 개시에 따른 과광량 검지 회로(1, 1a)가 적용되는 수광 소자(110)의 모식적인 구성을 나타낸 것이다. 도 14는 수광 소자(110)의 평면 구성을 나타내고, 도 15는 도 14의 B-B'선을 따른 단면 구성을 나타내고 있다.
이 수광 소자(110)는, 예를 들면 III-V족 반도체 등의 화합물 반도체 재료를 사용한 적외선 센서 등에 적용되는 것이며, 예를 들면, 가시 영역(예를 들면, 380nm 이상 780nm 미만)∼단적외 영역(예를 들면, 780nm 이상 2400nm 미만)의 파장의 광에, 광전 변환 기능을 가지고 있다. 이 수광 소자(110)에는, 예를 들면, 2차원 배치된 복수의 수광 단위 영역(P1)(화소(P1))이 설치되어 있다(도 15).
수광 소자(110)는, 중앙부의 소자 영역(R1)과, 소자 영역(R1)의 외측에 설치되어 소자 영역(R1)을 둘러싸는 주변 영역(R2)을 가지고 있다(도 14). 수광 소자(110)는, 소자 영역(R1)으로부터 주변 영역(R2)에 걸쳐 설치된 도전막(15B)을 가지고 있다. 이 도전막(15B)은, 소자 영역(R1)의 중앙부에 대향하는 영역에 개구를 가지고 있다.
수광 소자(110)는, 소자 기판(30)과, 회로 기판의 일례인 판독 회로 기판(40)의 적층 구조를 가지고 있다(도 15). 소자 기판(30)의 일방의 면은 광입사면(광입사면(S1))이며, 광입사면(S1)과 반대의 면(타방의 면)이, 판독 회로 기판(40)과의 접합면(접합면(S2))이다.
소자 기판(30)은, 판독 회로 기판(40)에 가까운 위치에서부터, 배선층(10W), 제1 전극(31), 반도체층(10S)(제1 반도체층), 제2 전극(15) 및 패시베이션 막(16)을 이 순서로 가지고 있다. 반도체층(10S)의 배선층(10W)과의 대향면 및 단부면(end surface)(측면)은, 절연막(17)에 의해 덮여 있다. 판독 회로 기판(40)은, 이른바 ROIC(Readout integrate circuit)이며, 소자 기판(30)의 접합면(S2)에 접하는 배선층(20W) 및 다층 배선층(22C)과, 이 배선층(20W) 및 다층 배선층(22C)을 사이에 두고 소자 기판(30)에 대향하는 반도체 기판(35)을 가지고 있다.
소자 기판(30)은 소자 영역(R1)에 반도체층(10S)을 가지고 있다. 바꾸어 말하면, 반도체층(10S)이 설치된 영역이, 수광 소자(110)의 소자 영역(R1)이다. 소자 영역(R1) 중, 도전막(15B)으로부터 노출된 영역(도전막(15B)의 개구에 대향하는 영역)이 수광 영역이다. 소자 영역(R1) 중, 도전막(15B)으로 덮인 영역은, OPB(Optical Black) 영역(R1B)이다. OPB 영역(R1B)은, 수광 영역을 둘러싸도록 설치되어 있다. OPB 영역(R1B)은, 흑색 레벨의 화소 신호를 얻기 위해 사용된다. 소자 기판(30)은, 주변 영역(R2)에, 절연막(17)과 함께 매립층(18)을 가지고 있다. 주변 영역(R2)에는, 소자 기판(30)을 관통하여, 판독 회로 기판(40)에 도달하는 구멍(H1, H2)이 설치되어 있다. 수광 소자(110)에서는, 소자 기판(30)의 광입사면(S1)으로부터, 패시베이션 막(16), 제2 전극(15) 및 제2 컨택트층(14)을 통해 반도체층(10S)에 광이 입사하도록 되어 있다. 반도체층(10S)에서 광전 변환된 신호 전하는, 제1 전극(31) 및 배선층(10W)을 통해 이동하여, 판독 회로 기판(40)에서 판독된다. 이하, 각 부의 구성에 대해 설명한다.
배선층(10W)은 소자 영역(R1) 및 주변 영역(R2)에 걸쳐 설치되고, 판독 회로 기판(40)과의 접합면(S2)을 가지고 있다. 수광 소자(110)에서는, 이 소자 기판(30)의 접합면(S2)이 소자 영역(R1) 및 주변 영역(R2)에 설치되고, 예를 들면 소자 영역(R1)의 접합면(S2)과 주변 영역(R2)의 접합면(S2)은, 동일 평면을 구성하고 있다. 후술하는 바와 같이, 수광 소자(110)에서는, 매립층(18)을 설치함으로써 주변 영역(R2)의 접합면(S2)이 형성된다.
배선층(10W)은, 예를 들면 층간 절연막(19A, 19B) 중에, 컨택트 전극(19E) 및 더미 전극(19ED)을 가지고 있다. 예를 들면, 판독 회로 기판(40)측에 층간 절연막(19B)이, 제1 컨택트층(32)측에 층간 절연막(19A)이 배치되고, 이들 층간 절연막(19A, 19B)이 적층하여 설치되어 있다. 층간 절연막(19A, 19B)은, 예를 들면, 무기 절연 재료에 의해 구성되어 있다. 이 무기 절연 재료로서는, 예를 들면, 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화하프늄(HfO2) 등을 들 수 있다. 층간 절연막(19A, 19B)을 동일한 무기 절연 재료에 의해 구성하도록 해도 된다.
컨택트 전극(19E)은, 예를 들면, 소자 영역(R1)에 설치되어 있다. 이 컨택트 전극(19E)은, 제1 전극(31)과 판독 회로 기판(40)을 전기적으로 접속하기 위한 것으로, 소자 영역(R1)에 화소(P1)마다 설치되어 있다. 이웃하는 컨택트 전극(19E)은, 매립층(18) 및 층간 절연막(19A, 19B)에 의해 전기적으로 분리되어 있다. 컨택트 전극(19E)은, 예를 들면 구리(Cu) 패드에 의해 구성되어 있고, 접합면(S2)에 노출되어 있다. 더미 전극(19ED)은, 예를 들면, 주변 영역(R2)에 설치되어 있다. 이 더미 전극(19ED)은, 후술하는 배선층(20W)의 더미 전극(22ED)에 접속되어 있다. 이 더미 전극(19ED) 및 더미 전극(22ED)을 설치함으로써, 주변 영역(R2)의 강도를 향상시키는 것이 가능해진다. 더미 전극(19ED)은, 예를 들면, 컨택트 전극(19E)과 동일 공정으로 형성되어 있다. 더미 전극(19ED)은, 예를 들면 구리(Cu) 패드에 의해 구성되어 있고, 접합면(S2)에 노출되어 있다.
컨택트 전극(19E)과 반도체층(10S)의 사이에 설치된 제1 전극(31)은, 광전 변환층(33)에서 발생한 신호 전하(정공 또는 전자, 이하, 편의상, 신호 전하가 정공인 것으로 하여 설명함)를 판독하기 위한 전압이 공급되는 전극(애노드)이며, 소자 영역(R1)에 화소(P1)마다 설치되어 있다. 제1 전극(31)은, 절연막(17)의 개구를 매립하도록 설치되고, 반도체층(10S)(보다 구체적으로는, 후술하는 확산 영역(32A))에 접하고 있다. 제1 전극(31)은, 예를 들면, 절연막(17)의 개구보다 크고, 제1 전극(31)의 일부는, 매립층(18)에 설치되어 있다. 즉, 제1 전극(31)의 상면(반도체층(10S)측의 면)은, 확산 영역(32A)에 접하고, 제1 전극(31)의 하면 및 측면의 일부는 매립층(18)에 접하고 있다. 이웃하는 제1 전극(31)은, 절연막(17) 및 매립층(18)에 의해 전기적으로 분리되어 있다.
제1 전극(31)은, 예를 들면, 티탄(Ti), 텅스텐(W), 질화티탄(TiN), 백금(Pt), 금(Au), 게르마늄(Ge), 팔라듐(Pd), 아연(Zn), 니켈(Ni) 및 알루미늄(Al) 중 어느 하나의 단체(單體), 또는 그들 중 적어도 1종을 포함하는 합금에 의해 구성되어 있다. 제1 전극(31)은, 이러한 구성 재료의 단일 막이어도 되고, 또는, 2종 이상을 조합시킨 적층 막이어도 된다. 예를 들면, 제1 전극(31)은, 티탄 및 텅스텐의 적층 막에 의해 구성되어 있다. 제1 전극(31)의 두께는, 예를 들면 수십 nm∼수백 nm이다.
반도체층(10S)은, 예를 들면, 배선층(10W)에 가까운 위치로부터, 제1 컨택트층(32), 광전 변환층(33) 및 제2 컨택트층(34)을 포함하고 있다. 제1 컨택트층(32), 광전 변환층(33) 및 제2 컨택트층(34)은, 서로 동일한 평면 형상을 가지며, 각각의 단부면은, 평면에서 보았을 때 동일한 위치에 배치되어 있다.
제1 컨택트층(32)은, 예를 들면, 모든 화소(P1)에 공통으로 설치되고, 절연막(17)과 광전 변환층(33)의 사이에 배치되어 있다. 제1 컨택트층(32)은, 이웃하는 화소(P1)를 전기적으로 분리하기 위한 것이고, 제1 컨택트층(32)에는, 예를 들면 복수의 확산 영역(32A)이 설치되어 있다. 제1 컨택트층(32)에, 광전 변환층(33)을 구성하는 화합물 반도체 재료의 밴드갭(bandgap)보다 큰 밴드갭의 화합물 반도체 재료를 사용함으로써, 암전류를 억제하는 것도 가능해진다. 제1 컨택트층(32)에는, 예를 들면 n형의 InP(인듐 인)을 사용할 수 있다.
제1 컨택트층(32)에 설치된 확산 영역(32A)은, 서로 이격되어 배치되어 있다. 확산 영역(32A)은, 화소(P1)마다 배치되고, 각각의 확산 영역(32A)에 제1 전극(31)이 접속되어 있다. OPB 영역(R1B)에도 확산 영역(32A)이 설치되어 있다. 확산 영역(32A)은, 광전 변환층(33)에서 발생한 신호 전하를 화소(P1)마다 판독하기 위한 것이고, 예를 들면, p형 불순물을 포함하고 있다. p형 불순물로서는, 예를 들면 Zn(아연) 등을 들 수 있다. 이와 같이, 확산 영역(32A)과, 확산 영역(32A) 이외의 제1 컨택트층(32)의 사이에 pn 접합 계면이 형성되고, 이웃하는 화소(P1)가 전기적으로 분리되도록 되어 있다. 확산 영역(32A)은, 예를 들면 제1 컨택트층(32)의 두께 방향으로 설치되고, 광전 변환층(33)의 두께 방향의 일부에도 설치되어 있다.
제1 전극(31)과 제2 전극(15)의 사이, 보다 구체적으로는, 제1 컨택트층(32)과 제2 컨택트층(34)의 사이의 광전 변환층(33)은, 예를 들면, 모든 화소(P1)에 공통으로 설치되어 있다. 이 광전 변환층(33)은, 소정의 파장의 광을 흡수하여, 신호 전하를 발생시키는 것이며, 예를 들면, i형의 III-V족 반도체 등의 화합물 반도체 재료에 의해 구성되어 있다. 광전 변환층(33)을 구성하는 화합물 반도체 재료로서는, 예를 들면, InGaAs(인듐 갈륨 비소), InAsSb(인듐 비소 안티몬), InAs(인듐 비소), InSb(인듐 안티몬) 및 HgCdTe(수은 카드뮴 텔루르) 등을 들 수 있다. Ge(게르마늄)에 의해 광전 변환층(33)을 구성하도록 해도 된다. 광전 변환층(33)에서는, 예를 들면, 가시 영역으로부터 단적외(短赤外, short infrared) 영역의 파장의 광의 광전 변환이 행해지도록 되어 있다.
제2 컨택트층(34)은, 예를 들면, 모든 화소(P1)에 공통으로 설치되어 있다. 이 제2 컨택트층(34)은, 광전 변환층(33)과 제2 전극(15)의 사이에 설치되고, 이들에 접하고 있다. 제2 컨택트층(34)은, 제2 전극(15)으로부터 배출되는 전하가 이동하는 영역이며, 예를 들면, n형의 불순물을 포함하는 화합물 반도체에 의해 구성되어 있다. 제2 컨택트층(34)에는, 예를 들면, n형의 InP(인듐 인)을 사용할 수 있다.
제2 전극(15)은, 예를 들면 각 화소(P1)에 공통 전극으로서, 제2 컨택트층(34) 상(광입사측)에, 제2 컨택트층(34)에 접하도록 설치되어 있다. 제2 전극(15)은, 광전 변환층(33)에서 발생한 전하 중, 신호 전하로서 사용되지 않는 전하를 배출하기 위한 것이다(캐소드). 예를 들면, 정공이, 신호 전하로서 제1 전극(31)으로부터 판독되는 경우에는, 이 제2 전극(15)을 통하여, 예를 들면 전자를 배출할 수 있다. 제2 전극(15)은, 예를 들면 적외선 등의 입사광을 투과 가능한 도전막에 의해 구성되어 있다. 제2 전극(15)에는, 예를 들면, ITO(Indium Tin Oxide) 또는 ITiO(In2O3-TiO2) 등을 사용할 수 있다. 제2 전극(15)은, 예를 들면, 이웃하는 화소(P1)를 구획하도록, 격자 형상으로 설치되어 있어도 된다. 이 제2 전극(15)에는, 광투과성이 낮은 도전 재료를 사용하는 것이 가능하다.
패시베이션 막(16)은, 제2 전극(15)을 광입사면(S1)측으로부터 덮고 있다. 패시베이션 막(16)은, 반사 방지 기능을 가지고 있어도 된다. 패시베이션 막(16)에는, 예를 들면 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화탄탈(Ta2O3) 등을 사용할 수 있다. 패시베이션 막(16)은, OPB 영역(R1B)에 개구(16H)를 가지고 있다. 개구(16H)는, 예를 들면, 수광 영역을 둘러싸는 프레임 형상으로 설치되어 있다(도 1a). 개구(16H)는, 예를 들면 평면에서 보았을 때 사각 형상 또는 원 형상의 구멍이어도 된다. 이 패시베이션 막(16)의 개구(16H)에 의해, 제2 전극(15)에 도전막(15B)이 전기적으로 접속되어 있다.
절연막(17)은, 제1 컨택트층(32)과 매립층(18)의 사이에 설치됨과 함께, 제1 컨택트층(32)의 단부면, 광전 변환층(33)의 단부면, 제2 컨택트층(34)의 단부면 및 제2 전극(15)의 단부면을 덮고, 주변 영역(R2)에서는 패시베이션 막(16)에 접하고 있다. 이 절연막(17)은, 예를 들면, 산화실리콘(SiOX) 또는 산화알루미늄(Al2O3) 등의 산화물을 포함하여 구성되어 있다. 복수의 막으로 이루어지는 적층 구조에 의해 절연막(17)을 구성하도록 해도 된다. 절연막(17)은, 예를 들면 산질화실리콘(SiON), 탄소함유 산화실리콘(SiOC), 질화실리콘(SiN) 및 실리콘 카바이드(SiC) 등의 실리콘(Si)계 절연 재료에 의해 구성하도록 해도 된다. 절연막(17)의 두께는, 예를 들면 수십 nm∼수백 nm이다.
도전막(15B)은, OPB 영역(R1B)으로부터 주변 영역(R2)의 구멍(H1)에 걸쳐 설치되어 있다. 이 도전막(15B)은, OPB 영역(R1B)에 설치된 패시베이션 막(16)의 개구(16H)에서 제2 전극(15)에 접함과 함께, 구멍(H1)을 통해 판독 회로 기판 20의 배선(후술하는 배선(22CB))에 접하고 있다. 이에 의해, 판독 회로 기판(40)으로부터 도전막(15B)을 통해 제2 전극(15)에 전압이 공급되도록 되어 있다. 도전막(15B)은, 이러한 제2 전극(15)에의 전압 공급 경로로서 기능함과 함께, 차광막으로서의 기능을 가지며, OPB 영역(R1B)을 형성한다. 도전막(15B)은, 예를 들면, 텅스텐(W), 알루미늄(Al), 티탄(Ti), 몰리브덴(Mo), 탄탈(Ta) 또는 구리(Cu)를 포함하는 금속 재료에 의해 구성되어 있다. 도전막(15B) 상에 패시베이션 막이 설치되어 있어도 된다.
제2 컨택트층(34)의 단부와 제2 전극(15)의 사이에, 접착층(B)이 설치되어 있어도 된다. 이 접착층(B)은, 후술하는 바와 같이, 수광 소자(110)를 형성할 때에 사용되는 것이며, 반도체층(10S)을 가(假)기판에 접합하는 역할을 맡고 있다. 접착층(B)은, 예를 들면 테트라에톡시실란(TEOS) 또는 산화실리콘(SiO2) 등에 의해 구성되어 있다. 접착층(B)은, 예를 들면, 반도체층(10S)의 단부면보다 폭을 넓혀 설치되고, 반도체층(10S)과 함께, 매립층(18)으로 덮여 있다. 접착층(B)과 매립층(18)의 사이에는, 절연막(17)이 설치되어 있다.
수광 소자(110)에서는, 광전 변환층(33)(포토다이오드(PD))은, 소자 기판(30)에 형성된다. 또한, 전송 트랜지스터(TG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP)와, 선택 트랜지스터(SEL), 과광량 검지 회로(1)가 구비하는 NMOS 트랜지스터(Mn1), 스위치(SW1), 커패시터(Ca), 과광량 검지 회로(1a)가 구비하는 PMOS 트랜지스터(Mp1), 스위치(SW1), 커패시터(Cb)는, 모두 판독 회로 기판(40)에 형성된다.
한편, 판독 회로 기판(40)에 설치하는 이들 전송 트랜지스터(TG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP)와, 선택 트랜지스터(SEL), 과광량 검지 회로(1)가 구비하는 NMOS 트랜지스터(Mn1), 스위치(SW1), 커패시터(Ca), 과광량 검지 회로(1a)가 구비하는 PMOS 트랜지스터(Mp1), 스위치(SW1), 커패시터(Cb)의 소자를, 복수의 기판이나 칩으로 나누어 형성해도 되고, 이들 소자의 일부를 광전 변환층(33)이 형성된 기판에 형성해도 된다.
이와 같이, 과광량 검지 회로(1, 1a)는, 수광 소자(110)에 적용되는 경우에, 판독 회로 기판(40)에 설치된다. 이에 의해, 과광량 검지 회로(1, 1a)는, 수광 소자(110)의 회로 규모를 증대시키지 않고, 이미지 센서에 의한 과광량의 수광을 고정밀도로 검지할 수 있다.
도 16을 참조하여 본 개시에 따른 과광량 검지 회로가 적용되는 화소 구조의 일례에 대해 설명한다. 도 16는 본 개시에 따른 과광량 검지 회로가 적용되는 화소 구조를 나타내는 단면도이다.
회로 기판의 일례인 반도체 기판(60)의 광입사측인 상측에는, 소자 기판이 설치된다. 소자 기판에는, 광전 변환부가 되는 N형의 반도체 박막(41)이, 화소 어레이 영역의 전체면에 형성되어 있다. N형의 반도체 박막(41)은, InGaP, InAlP, InGaAs, InAlAs, 나아가 칼코파이라이트(chalcopyrite) 구조의 화합물 반도체가 사용된다. 칼코파이라이트 구조의 화합물 반도체는, 높은 광흡수 계수와, 넓은 파장 영역에 걸친 높은 감도가 얻어지는 재료이며, 광전 변환용의 N형의 반도체 박막(41)으로서 바람직하게 사용된다. 이러한 칼코파이라이트 구조의 화합물 반도체는, Cu, Al, Ga, In, S, Se 등, IV족 원소의 주위의 원소를 사용하여 구성되고, CuGaInS계 혼정, CuAlGaInS계 혼정, 및 CuAlGaInSSe계 혼정 등이 예시된다.
또한, N형의 반도체 박막(41)의 재료에는, 전술한 화합물 반도체 외에, 아몰퍼스 실리콘(Si), 게르마늄(Ge), 양자점 광전 변환막, 유기 광전 변환막 등을 사용하는 것도 가능하다. 본 실시형태에서는, N형의 반도체 박막(41)으로서, InGaAs의 화합물 반도체가 사용되고 있는 것으로 한다.
N형의 반도체 박막(41)의 반도체 기판(60)측인 하측에는, 화소 전극을 구성하는 고농도의 P형층(42)이, 화소마다 형성되어 있다. 그리고, 화소마다 형성된 고농도의 P형층(42)의 사이에는, 각 화소를 분리하는 화소 분리 영역으로서의 N형층(43)이, 예를 들면, InP 등의 화합물 반도체로 형성되어 있다. 이 N형층(43)은, 화소 분리 영역으로서의 기능 외에, 암전류를 방지하는 역할도 갖는다.
한편, N형의 반도체 박막(41)의 광입사측인 상측에도, 화소 분리 영역으로서 사용한 InP 등의 화합물 반도체를 사용하여, N형의 반도체 박막(41)보다 고농도의 N형층(44)이 형성되어 있다. 이 고농도의 N형층(44)은, N형의 반도체 박막(41)으로 생성된 전하의 역류를 방지하는 배리어층으로서 기능한다. 고농도의 N형층(44)의 재료에는, 예를 들면, InGaAs, InP, InAlAs 등의 화합물 반도체를 사용할 수 있다.
배리어층으로서의 고농도의 N형층(44) 위에는, 반사 방지막(45)이 형성되어 있다. 반사 방지막(45)의 재료에는, 예를 들면, 질화실리콘(SiN), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 산화지르코늄(ZrO2), 산화탄탈(Ta2Ta5), 산화티탄(TiO2) 등을 사용할 수 있다.
고농도의 N형층(44) 또는 반사 방지막(45) 중 어느 일방은, N형의 반도체 박막(41)을 상하에 끼우는 전극 중 상측의 상부 전극으로서도 기능하고, 상부 전극으로서의 고농도의 N형층(44) 또는 반사 방지막(45)에는, 소정의 전압(Va)이 인가된다.
반사 방지막(45) 위에는, 컬러 필터(46) 및 온 칩 렌즈(47)가 더 형성되어 있다. 컬러 필터(46)는, R(적), G(녹), 또는 B(청) 중 어느 하나의 광(파장 광)을 투과시키는 필터이며, 예를 들면, 화소 어레이 영역(3)에 있어서, 이른바 베이어 배열(Bayer array)로 배치되어 있다.
화소 전극을 구성하는 고농도의 P형층(42)과, 화소 분리 영역으로서의 N형층(43)의 하측에는, 패시베이션층(51) 및 절연층(52)이 형성되어 있다. 그리고, 접속 전극(53A 및 53B)과 범프 전극(54)이, 패시베이션층(51) 및 절연층(52)을 관통하도록 형성되어 있다. 접속 전극(53A 및 53B)과 범프 전극(54)은, 화소 전극을 구성하는 고농도의 P형층(42)과, 전하를 축적하는 용량 소자를 전기적으로 접속한다.
과광량 검지 회로(1, 1a)는, 도 16에 나타내는 화소 구조에 적용되는 경우, 회로 기판의 일례인 반도체 기판(60)에 설치된다. 이에 의해, 과광량 검지 회로(1, 1a)는, 도 16에 나타내는 화소 구조의 회로 규모를 증대시키지 않고, 이미지 센서에 의한 과광량의 수광을 고정밀도로 검지할 수 있다.
[10. 내시경 수술 시스템에의 응용예]
본 개시에 따른 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 구체예로서는, 과광량 검지 회로(1, 1a)는, 적외선 수광 소자, 그것을 사용한 촬상 장치, 전자 기기 등에 응용할 수 있다.
과광량 검지 회로(1, 1a)의 용도로서는, 통상의 디지털 카메라나 스마트폰에 탑재되는 카메라 이외에, 감시 카메라, 공장에서의 검사에 사용되는 산업 기기에 적합한 카메라, ToF(Time of Flight) 센서 등의 측거 센서, 적외선 센서 등, 이미징이나 센싱의 다방면에 걸친 용도가 있다. 예를 들면, 본 개시에 따른 기술은, 내시경 수술 시스템에 적용되어도 된다.
도 17은 본 개시에 따른 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 17에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 침대(11133) 상의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 것처럼, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의 그 밖의 시술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경을 이용한 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정 길이의 영역이 환자(11132)의 체강 내로 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 끼워진 개구부가 설치되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 해당 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부로 연장 설치되는 라이트 가이드에 의해 해당 경통의 선단까지 도광되고, 대물 렌즈를 통해 환자(11132)의 체강 내의 관찰 대상을 향해 조사된다. 또한, 내시경(11100)은, 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 설치되어 있으며, 관찰 대상으로부터의 반사광(관찰광)은 해당 광학계에 의해 해당 촬상 소자에 집광된다. 해당 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 해당 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU： Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되며, 내시경(11100) 및 표시 장치(11202)의 동작을 총괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 해당 화상 신호에 기초하는 화상을 표시하기 위한 각종의 화상 처리를 실시한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 해당 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(Light Emitting Diode) 등의 광원으로 구성되고, 시술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력장치(11204)를 통해, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀어 오르게 하기 위해, 기복 튜브(11111)를 통해 해당 체강 내로 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 시술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로부터 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 해당 방법에 따르면, 해당 촬상 소자에 컬러 필터를 설치하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 이른바 흑색 결함 및 노출 과다가 없는 고다이나믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급할 수 있게 구성되어도 된다. 특수광 관찰에서는, 예를 들면, 체조직에 있어서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 높은 콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 이루어진다. 또는, 특수광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 이루어져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하고 해당 체조직으로부터의 형광을 관찰(자가 형광 관찰)하거나, 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국부적으로 주입함과 함께 해당 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 18은, 도 17에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 나타내는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 설치되는 광학계이다. 경통(11101)의 선단으로부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되어, 해당 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 1개(이른바 단판식)이어도 되고, 복수(이른바 다판식)이어도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면, 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 이들이 합성됨으로써 컬러 화상을 얻을 수 있어도 된다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 오른쪽 눈용 및 왼쪽 눈용 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 시술부에 있어서의 생체 조직의 안쪽으로의 깊이를 보다 정확하게 파악하는 것이 가능하게 된다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 설치될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 설치되지 않아도 된다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 바로 뒤에 설치되어도 된다.
구동부(11403)는, 액추에이터에 의해 구성되며, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 해당 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통해 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해서, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광 통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해서 각종의 화상 처리를 실시한다.
제어부(11413)는, 내시경(11100)에 의한 시술부 등의 촬상, 및 시술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 시술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에 있어서의 각종의 물체를 인식해도 된다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함으로써, 겸자 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트(mist) 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 해당 시술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감하는 것이나, 시술자(11131)가 확실히 수술을 진행시키는 것이 가능하게 된다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광섬유, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 이루어지고 있었지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 이루어져도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 가운데, 예를 들면, 내시경(11100)이나, 카메라 헤드(11102)의 촬상부(11402), CCU(11201)의 화상 처리부(11412) 등에 적용될 수 있다. 구체적으로는, 예를 들면, 도 11의 과광량 검지 회로(1)는, 촬상부(10402)에 적용할 수 있다. 촬상부(10402)에 본 개시에 따른 기술을 적용함으로써, 과광량의 영향을 배제함으로써, 보다 선명한 시술부 화상을 얻을 수 있기 때문에, 시술자가 시술부를 확실하게 확인하는 것이 가능해진다.
한편, 여기서는, 일례로서 내시경 수술 시스템에 대해 설명하였지만, 본 개시에 따른 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 된다.
[11. 이동체에의 응용예]
또한, 본 개시에 따른 기술(본 기술)은, 예를 들어 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 19는 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 19에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 19의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 20은 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 20에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101, 12105)에서 취득되는 전방의 화상은, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 20에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 운전자가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 운전자에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 가운데, 예를 들면, 촬상부(12031) 등에 적용될 수 있다. 구체적으로는, 도 11의 과광량 검지 회로(1)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 따른 기술을 적용함으로써, 태양 흑점의 발생을 억제함으로써, 더 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 운전자의 피로를 경감하는 것이 가능해진다.
[12. 전자 기기에의 적용예]
전술한 과광량 검지 회로(1, 1a)는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 장치, 촬상 기능을 갖춘 휴대 전화기, 또는, 촬상 기능을 갖춘 다른 기기와 같은 각종의 전자 기기에 적용할 수 있다.
도 21은 본 개시에 따른 과광량 검지 회로(1, 1a)를 적용한 전자 기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
도 21에 나타내어지는 촬상 장치(201)는, 광학계(202), 셔터 장치(203), 고체 촬상 소자(204), 제어 회로(205), 신호 처리 회로(206), 모니터(207), 및 메모리(208)를 구비하여 구성되고, 정지화상 및 동영상을 촬상 가능하다.
광학계(202)는, 1매 또는 복수 매의 렌즈를 가지고 구성되고, 피사체로부터의 광(입사광)을 고체 촬상 소자(204)로 가이드하여, 고체 촬상 소자(204)의 수광면에 결상시킨다.
셔터 장치(203)는 광학계(202)와 고체 촬상 소자(204)의 사이에 배치되고, 제어 회로(205)의 제어에 따라, 고체 촬상 소자(204)에의 광 조사 기간 및 차광 기간을 제어한다.
고체 촬상 소자(204)는, 전술한 과광량 검지 회로(1, 1a)를 포함하는 패키지에 의해 구성된다. 고체 촬상 소자(204)는, 광학계(202) 및 셔터 장치(203)를 통해 수광면에 결상되는 광에 따라, 일정 기간, 신호 전하를 축적한다. 고체 촬상 소자(204)에 축적된 신호 전하는, 제어 회로(205)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
제어 회로(205)는, 고체 촬상 소자(204)의 전송 동작, 및, 셔터 장치(203)의 셔터 동작을 제어하는 구동 신호를 출력하여, 고체 촬상 소자(204) 및 셔터 장치(203)를 구동한다.
신호 처리 회로(206)는, 고체 촬상 소자(204)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 실시한다. 신호 처리 회로(206)가 신호 처리를 실시함으로써 얻어진 화상(화상 데이터)은, 모니터(207)에 공급되어 표시되거나, 메모리(208)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(201)에 있어서도, 전술한 고체 촬상 소자(204)에, 과광량 검지 회로(1, 1a)가 설치됨으로써, 회로 규모를 증대시키지 않고, 고정밀도로 과광량을 검지할 수 있다.
[13. 효과]
과광량 검지 회로(1, 1a)는, MOS 트랜지스터(Mn1, Mp1)와, 고임피던스 소자인 커패시터(Ca, Cb)를 구비한다. MOS 트랜지스터(Mn1, Mp1)는, 이미지 센서의 수직 신호선(VSL)에 소스가 접속된다. 고임피던스 소자인 커패시터(Ca, Cb)는, MOS 트랜지스터(Mn1, Mp1)의 드레인에 접속된다. 과광량 검지 회로(1, 1a)는, 수직 신호선(VSL)의 전위 변동을 MOS 트랜지스터(Mn1, Mp1)의 게이트 전위인 임계값 전압(Vth1)에 의해 규정되는 전위에 의해 검지하고, MOS 트랜지스터(Mn1, Mp1)의 드레인과 고임피던스 소자와의 접점의 전위를 과광량의 검지 결과를 나타내는 신호로서 출력한다. 이에 의해, 과광량 검지 회로(1, 1a)는, 넓은 D 레인지를 확보하면서, 회로 규모를 증대시키지 않고, 이미지 센서(100)의 과광량을 검지할 수 있다.
고임피던스 소자는 커패시터(Ca, Cb)이다. 이에 의해, 과광량 검지 회로(1, 1a)는, 간이한 구성에 의해, 넓은 D 레인지를 확보하면서, 이미지 센서(100)에 의한 과광량의 수광을 검지할 수 있다.
고임피던스 소자는 저항이다. 이에 의해, 과광량 검지 회로(1, 1a)는, 간이한 구성에 의해, 넓은 D 레인지를 확보하면서, 이미지 센서(100)에 의한 과광량의 수광을 검지할 수 있다.
이미지 센서(100)의 촬상 소자는, 입사광을 전자로 변환하는 전자 센서이다. MOS 트랜지스터는 NMOS 트랜지스터(Mn1)이다. 이에 의해, 과광량 검지 회로(1)는, 전자 센서에 의한 과광량의 수광을 검지할 수 있다.
이미지 센서(100)의 촬상 소자는, 입사광을 정공으로 변환하는 홀 센서이다. MOS 트랜지스터는 PMOS 트랜지스터(Mp1)이다. 이에 의해, 과광량 검지 회로(1a)는, 홀 센서에 의한 과광량의 수광을 검지할 수 있다.
과광량 검지 회로(1, 1a)는, 수직 신호선(VSL)의 전위와 소정의 참조 신호인 Ramp파를 비교하는 비교기(22)의 출력 신호가 입력되는 카운터(23)로, 과광량의 검지 결과를 나타내는 신호를 출력한다. 카운터(23)는, 과광량 검지 회로(1, 1a)로부터 과광량의 광을 수광한 것을 나타내는 신호가 입력되는 경우에, 카운트를 정지한다. 이에 의해, 이미지 센서(100)는 태양 흑점의 발생을 방지할 수 있다.
과광량 검지 회로(1, 1a)는, 수직 신호선(VSL)의 전위와 소정의 참조 신호인 Ramp파를 비교하는 비교기(22)로, 과광량의 검지 결과를 나타내는 신호를 출력한다. 비교기(22)는, 과광량 검지 회로(1, 1a)로부터 과광량의 광을 수광한 것을 나타내는 신호가 입력되는 경우에, 수직 신호선(VSL)의 전위와 Ramp파의 비교를 정지한다. 이에 의해, 이미지 센서(100)는 태양 흑점의 발생을 방지할 수 있다.
과광량 검지 회로(1, 1a)는, 과광량인 경우에, 수직 신호선(VSL)의 전위 대신에 더미 전위 신호를 비교기로 출력한다. 예를 들면, 과광량 검지 회로(1, 1a)는, 과광량의 수광을 검지한 경우에, 비교기(22)의 +단자에, 수직 신호선(VSL)의 전위 대신에, 광전 변환에 의해 생기는 전하(e-)가 Qs를 초과하지 않는 정도의 고휘도 광이 수광된 경우에 상당하는 더미 전위 신호를 출력한다. 이에 의해, 이미지 센서(100)는 태양 흑점의 발생을 방지할 수 있다.
또한, 수광 소자(110)는 소자 기판(30)과 판독 회로 기판(40)을 갖는다. 소자 기판(30)은, 이미지 센서의 광전 변환부가 설치된다. 판독 회로 기판(40)은, 과광량 검지 회로(1, 1a)를 갖는다. 과광량 검지 회로(1, 1a)는, MOS 트랜지스터(Mn1, Mp1)와, 고임피던스 소자인 커패시터(Ca, Cb)를 구비한다. MOS 트랜지스터(Mn1, Mp1)는, 이미지 센서의 수직 신호선(VSL)에 소스가 접속된다. 고임피던스 소자인 커패시터(Ca, Cb)는, MOS 트랜지스터(Mn1, Mp1)의 드레인에 접속된다. 이에 의해, 과광량 검지 회로(1, 1a)는, 넓은 D 레인지를 확보하면서, 회로 규모를 증대시키지 않고, 이미지 센서(100)의 과광량을 검지할 수 있다.
한편, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니고, 또한 다른 효과가 있어도 된다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
이미지 센서의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터와,
상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하고,
상기 수직 신호선의 전위 변동을 상기 MOS 트랜지스터의 게이트 전위에 의해 규정되는 전위에 의해 검지하고, 상기 MOS 트랜지스터의 드레인과 상기 고임피던스 소자와의 접점의 전위를 과광량의 검지 결과를 나타내는 신호로서 출력하는, 과광량 검지 회로.
(2)
상기 고임피던스 소자는 커패시터인, 상기 (1)에 기재된 과광량 검지 회로.
(3)
상기 고임피던스 소자는 저항인, 상기 (1)에 기재된 과광량 검지 회로.
(4)
상기 이미지 센서의 촬상 소자는, 입사광을 전자로 변환하는 전자 센서이며,
상기 MOS 트랜지스터는 N채널 MOS 트랜지스터인, 상기 (1)∼(3) 중 어느 하나에 기재된 과광량 검지 회로.
(5)
상기 이미지 센서의 촬상 소자는, 입사광을 정공으로 변환하는 홀 센서이며,
상기 MOS 트랜지스터는 P채널 MOS 트랜지스터인, 상기 (1)∼(3) 중 어느 하나에 기재된 과광량 검지 회로.
(6)
상기 수직 신호선의 전위와 소정의 참조 신호를 비교하는 비교기의 출력 신호가 입력되는 카운터로, 과광량의 검지 결과를 나타내는 신호를 출력하는, 상기 (1)∼(5) 중 어느 하나에 기재된 과광량 검지 회로.
(7)
상기 수직 신호선의 전위와 소정의 참조 신호를 비교하는 비교기로, 과광량의 검지 결과를 나타내는 신호를 출력하는, 상기 (1)∼(5) 중 어느 하나에 기재된 과광량 검지 회로.
(8)
과광량인 경우에, 상기 수직 신호선의 전위 대신에 더미 전위 신호를 상기 비교기로 출력하는, 상기 (7)에 기재된 과광량 검지 회로.
(9)
광전 변환부가 설치되는 소자 기판과,
회로 기판을 가지며,
상기 회로 기판은,
상기 광전 변환부의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터와,
상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하는 과광량 검지 회로를 갖는 수광 소자.
(10)
상기 회로 기판은,
상기 광전 변환부에 소스가 접속되는 전송 트랜지스터와,
상기 전송 트랜지스터의 드레인에 소스가 접속되는 리셋 트랜지스터와,
상기 전송 트랜지스터의 드레인에 게이트가 접속되는 증폭 트랜지스터를 갖는, 상기 (9)에 기재된 수광 소자.
(11)
상기 증폭 트랜지스터의 소스에 드레인이 접속되는 선택 트랜지스터를 갖는, 상기 (10)에 기재된 수광 소자.
(12)
상기 선택 트랜지스터의 소스에 상기 수직 신호선이 접속되는, 상기 (11)에 기재된 수광 소자.
(13)
상기 선택 트랜지스터의 소스가, 상기 MOS 트랜지스터의 소스와 전기적으로 접속되는, 상기 (12)에 기재된 수광 소자.
(14)
상기 과광량 검지 회로에 접속되는 비교기를 갖는, 상기 (9)∼(13) 중 어느 하나에 기재된 수광 소자.
(15)
상기 비교기에 접속되는 카운터를 갖는, 상기 (14)에 기재된 수광 소자.
(16)
광학계와,
상기 광학계를 통해 입사하는 광을 광전 변환하는 광전 변환부와,
상기 광전 변환부에 의해 광전 변환되는 신호 전하를 신호 처리하는 신호 처리 회로와,
상기 광전 변환부의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터, 및 상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하는 과광량 검지 회로를 갖는 전자 기기.
1, 1a: 과광량 검지 회로
100: 이미지 센서
10: 화소부
11: AD 변환 회로
12: 촬상부
21: DAC
22: 비교기
23: 카운터
24: PLL
Mn1: NMOS 트랜지스터
Mp1: PMOS 트랜지스터
Ca, Cb: 커패시터

Claims (16)

  1. 과광량 검지 회로로서,
    이미지 센서의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터와,
    상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하고,
    상기 수직 신호선의 전위 변동을 상기 MOS 트랜지스터의 게이트 전위에 의해 규정되는 전위에 의해 검지하고, 상기 MOS 트랜지스터의 드레인과 상기 고임피던스 소자와의 접점의 전위를 과광량의 검지 결과를 나타내는 신호로서 출력하는, 과광량 검지 회로.
  2. 제1항에 있어서,
    상기 고임피던스 소자는 커패시터(capacitor)인, 과광량 검지 회로.
  3. 제1항에 있어서,
    상기 고임피던스 소자는 저항인, 과광량 검지 회로.
  4. 제1항에 있어서,
    상기 이미지 센서의 촬상 소자는, 입사광을 전자로 변환하는 전자 센서(electron sensor)이며,
    상기 MOS 트랜지스터는 N채널 MOS 트랜지스터인, 과광량 검지 회로.
  5. 제1항에 있어서,
    상기 이미지 센서의 촬상 소자는, 입사광을 정공으로 변환하는 홀 센서이며,
    상기 MOS 트랜지스터는 P채널 MOS 트랜지스터인, 과광량 검지 회로.
  6. 제1항에 있어서,
    상기 수직 신호선의 전위와 미리 정해진 참조 신호를 비교하는 비교기의 출력 신호가 입력되는 카운터로, 과광량의 검지 결과를 나타내는 신호를 출력하는, 과광량 검지 회로.
  7. 제1항에 있어서,
    상기 수직 신호선의 전위와 미리 정해진 참조 신호를 비교하는 비교기로, 과광량의 검지 결과를 나타내는 신호를 출력하는, 과광량 검지 회로.
  8. 제7항에 있어서,
    과광량인 경우에, 상기 수직 신호선의 전위 대신에 더미 전위 신호를 상기 비교기로 출력하는, 과광량 검지 회로.
  9. 수광 소자로서,
    광전 변환부가 설치되는 소자 기판과,
    회로 기판을 가지며,
    상기 회로 기판은,
    상기 광전 변환부의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터와,
    상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하는 과광량 검지 회로를 갖는, 수광 소자.
  10. 제9항에 있어서,
    상기 회로 기판은,
    상기 광전 변환부에 소스가 접속되는 전송 트랜지스터와,
    상기 전송 트랜지스터의 드레인에 소스가 접속되는 리셋 트랜지스터와,
    상기 전송 트랜지스터의 드레인에 게이트가 접속되는 증폭 트랜지스터를 갖는, 수광 소자.
  11. 제10항에 있어서,
    상기 증폭 트랜지스터의 소스에 드레인이 접속되는 선택 트랜지스터를 갖는, 수광 소자.
  12. 제11항에 있어서,
    상기 선택 트랜지스터의 소스에 상기 수직 신호선이 접속되는, 수광 소자.
  13. 제12항에 있어서,
    상기 선택 트랜지스터의 소스가, 상기 MOS 트랜지스터의 소스와 전기적으로 접속되는, 수광 소자.
  14. 제9항에 있어서,
    상기 과광량 검지 회로에 접속되는 비교기를 갖는, 수광 소자.
  15. 제14항에 있어서,
    상기 비교기에 접속되는 카운터를 갖는, 수광 소자.
  16. 광학계와,
    상기 광학계를 통해 입사하는 광을 광전 변환하는 광전 변환부와,
    상기 광전 변환부에 의해 광전 변환되는 신호 전하를 신호 처리하는 신호 처리 회로와,
    상기 광전 변환부의 수직 신호선에 소스가 접속되는 MOS(Metal Oxide Semiconductor) 트랜지스터, 및 상기 MOS 트랜지스터의 드레인에 접속되는 고임피던스 소자를 구비하는 과광량 검지 회로를 갖는, 전자 기기.
KR1020227013068A 2019-10-31 2020-10-22 과광량 검지 회로, 수광 소자, 및 전자 기기 KR20220088697A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-199430 2019-10-31
JP2019199430 2019-10-31
PCT/JP2020/039681 WO2021085290A1 (ja) 2019-10-31 2020-10-22 過光量検知回路、受光素子、および電子機器

Publications (1)

Publication Number Publication Date
KR20220088697A true KR20220088697A (ko) 2022-06-28

Family

ID=75714498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227013068A KR20220088697A (ko) 2019-10-31 2020-10-22 과광량 검지 회로, 수광 소자, 및 전자 기기

Country Status (7)

Country Link
US (1) US12022216B2 (ko)
EP (1) EP4054176A4 (ko)
JP (1) JPWO2021085290A1 (ko)
KR (1) KR20220088697A (ko)
CN (1) CN114586339A (ko)
TW (1) TW202135517A (ko)
WO (1) WO2021085290A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115128534B (zh) * 2022-06-28 2023-12-05 苏州纳芯微电子股份有限公司 电流传感器空洞缺陷的检测方法及检测***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283557A (ja) 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042070A (en) * 1990-10-01 1991-08-20 Ford Motor Company Automatically configured audio system
US7522201B2 (en) * 2005-01-31 2009-04-21 Aptina Imaging Corporation Method and apparatus for detecting failed reset in pixels of an imager
JP4529834B2 (ja) 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5080794B2 (ja) * 2006-01-17 2012-11-21 パナソニック株式会社 固体撮像装置およびカメラ
JP5682638B2 (ja) * 2013-01-15 2015-03-11 株式会社ニコン 撮像素子
DE102013108824A1 (de) 2013-08-14 2015-02-19 Huf Hülsbeck & Fürst Gmbh & Co. Kg Sensoranordnung zur Erfassung von Bediengesten an Fahrzeugen
US9380232B2 (en) * 2014-02-20 2016-06-28 Semiconductor Components Industries, Llc Image sensors with anti-eclipse circuitry
JP2019057873A (ja) 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
JP7292135B2 (ja) * 2019-07-09 2023-06-16 キヤノン株式会社 撮像素子及び撮像装置
EP3764637B1 (en) * 2019-07-11 2023-08-02 Teledyne Dalsa B.V. Image sensor and imaging system comprising the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283557A (ja) 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置

Also Published As

Publication number Publication date
WO2021085290A1 (ja) 2021-05-06
JPWO2021085290A1 (ko) 2021-05-06
US20220360725A1 (en) 2022-11-10
EP4054176A4 (en) 2023-01-18
US12022216B2 (en) 2024-06-25
CN114586339A (zh) 2022-06-03
TW202135517A (zh) 2021-09-16
EP4054176A1 (en) 2022-09-07

Similar Documents

Publication Publication Date Title
KR102653046B1 (ko) 수광 소자 및 전자 기기
CN111656769B (zh) 固体摄像器件和摄像装置
CN111373540B (zh) 光电转换元件和固态摄像装置
CN115023946A (zh) 光接收元件、光学装置和电子设备
KR20220124161A (ko) 고체 촬상 장치, 촬상 장치 및 촬상 시스템
US20220394207A1 (en) Solid-state imaging device and electronic device
KR20210092725A (ko) 고체 촬상 장치 및 전자 기기
CN116325163A (zh) 固态成像装置和电子设备
KR20190131482A (ko) 고체 촬상 소자, 전자 기기, 및 제조 방법
KR20210075075A (ko) 촬상 소자 및 전자 기기
KR20220088697A (ko) 과광량 검지 회로, 수광 소자, 및 전자 기기
US20230007202A1 (en) Semiconductor device, imaging element, and electronic device
US11838670B2 (en) Imaging element and imaging apparatus
WO2023100725A1 (ja) 光検出装置、電子機器及び光検出システム
US20220417458A1 (en) Solid-state imaging device and electronic device
TWI846824B (zh) 攝像元件及攝像裝置
US20230300479A1 (en) Solid-state imaging device and electronic device
WO2024111280A1 (ja) 光検出装置および電子機器
WO2023223801A1 (ja) 光電変換素子および光検出装置ならびに電子機器
CN110291636B (zh) 成像器件和电子装置
KR20230073188A (ko) 고체 촬상 장치 및 전자 기기
KR20240112900A (ko) 광 검출 장치, 전자 기기 및 광 검출 시스템
JP2022172951A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination