KR20220076082A - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR20220076082A
KR20220076082A KR1020200164875A KR20200164875A KR20220076082A KR 20220076082 A KR20220076082 A KR 20220076082A KR 1020200164875 A KR1020200164875 A KR 1020200164875A KR 20200164875 A KR20200164875 A KR 20200164875A KR 20220076082 A KR20220076082 A KR 20220076082A
Authority
KR
South Korea
Prior art keywords
bank
electrode
conductive
layer
connection pattern
Prior art date
Application number
KR1020200164875A
Other languages
English (en)
Inventor
곽진아
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200164875A priority Critical patent/KR20220076082A/ko
Priority to US17/521,114 priority patent/US11917847B2/en
Publication of KR20220076082A publication Critical patent/KR20220076082A/ko

Links

Images

Classifications

    • H01L51/5225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3276—
    • H01L51/5072—
    • H01L51/5092—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과; 상기 연결 패턴과 상기 제2 전극 사이의 전도성 뱅크를 포함하며, 상기 제2 전극은 상기 전도성 뱅크의 측면과 접촉한다.
이에 따라, 용액 공정으로 발광층 형성 시, 노즐 간 편차를 최소화하고, 연결 패턴을 통해 제2 전극을 보조 전극에 연결하여 제2 전극의 저항을 낮출 수 있으며, 전도성 뱅크에 의해 제2 전극과 연결 패턴의 전기적 접촉 특성을 향상시킬 수 있다.

Description

전계발광 표시장치{Electroluminescent Display Device}
본 발명은 전계발광 표시장치에 관한 것으로, 특히, 대면적 및 고해상도를 갖는 전계발광 표시장치에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
전계발광 표시장치는 적, 녹, 청색 부화소로 구성된 다수의 화소를 포함하며, 적, 녹, 청색 부화소를 선택적으로 발광시켜 다양한 컬러 영상을 표시한다.
적, 녹, 청색 부화소는 각각 적, 녹, 청색 발광층을 포함하며, 일반적으로 각 발광층은 미세 금속 마스크(fine metal mask)를 이용하여 발광물질을 선택적으로 증착하는 진공 열 증착(vacuum thermal evaporation) 공정을 통해 형성된다.
그러나, 이러한 증착 공정은 마스크 구비 등에 의해 제조 비용을 증가시키며, 마스크의 제작 편차와, 처짐, 쉐도우 효과(shadow effect) 등에 의해 대면적 및 고해상도 표시장치에 적용하기 어려운 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 대면적 및 고해상도를 갖는 전계발광 표시장치를 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮으며, 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과; 상기 연결 패턴과 상기 제2 전극 사이의 전도성 뱅크를 포함하며, 상기 제2 전극은 상기 전도성 뱅크의 측면과 접촉한다.
상기 전도성 뱅크의 측면은 상기 뱅크의 측면보다 큰 경사각을 가진다.
상기 전도성 뱅크의 측면은 85도 내지 95도의 경사각을 가진다.
상기 제2 전극은 상기 전도성 뱅크의 측면에서 단선된다.
상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 전도성 뱅크는 상기 보조 컨택홀의 일부에 대응하여 형성된다.
상기 전도성 뱅크는 상기 뱅크의 측면과 접촉한다.
상기 전도성 뱅크는 102 내지 105 S/cm 이상의 전기 전도도를 가지는 전도성 고분자나 금속이 도핑된 전도성 고분자로 이루어진다.
상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하며, 상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고, 상기 전자보조층은 일부가 상기 뱅크와 상기 제2 전극 사이에 위치하며, 상기 전도성 뱅크의 측면과 접촉한다.
상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결된다.
상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함한다.
상기 전도성 뱅크의 일부는 상기 제1 뱅크와 상기 제2 뱅크 사이에 위치한다.
상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어진다.
일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어진다.
본 발명에서는, 각 부화소의 발광층을 용액 공정에 의해 형성함으로써, 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 동일 색의 부화소 간의 발광층이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층의 두께를 균일하게 할 수 있다. 이에 따라, 얼룩(mura)을 방지하여 표시장치의 화질 저하를 막을 수 있다.
게다가, 연결 패턴을 통해 제2 전극을 보조 전극에 연결하여 제2 전극의 저항을 낮출 수 있으며, 제2 전극과 연결 패턴 사이에 전도성 뱅크를 형성하여, 제2 전극과 연결 패턴 간의 전기적 접촉 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도이다.
도 3은 도 2의 I-I'선에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 4는 도 3의 A1영역을 확대한 개략적인 단면도이다.
도 5a 내지 도 5d는 도 3의 A1영역을 확대 도시한 개략적인 평면도의 다양한 실시예이다.
도 6은 도 2의 I-I'선에 대응하는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 7은 도 6의 A2영역을 확대한 개략적인 단면도이다.
도 8a 내지 도 8d는 도 6의 A2영역을 확대 도시한 개략적인 평면도의 다양한 실시예이다.
도 9는 본 발명의 다른 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도이다.
도 10은 도 9의 II - II'선에 대응하는 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 11은 도 10의 A3영역을 확대한 개략적인 단면도이다.
도 12는 도 9의 II - II'선에 대응하는 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 13은 도 12의 A4영역을 확대한 개략적인 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다.
본 발명의 실시예에 따른 전계발광 표시장치는 영상을 표시하기 위해 다수의 화소(pixel)를 포함하고, 각 화소는 적, 녹, 청색 부화소(sub pixels)를 포함하며, 각 부화소에 해당하는 화소영역은 도 1과 같은 구성을 가질 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 전계발광 표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다.
보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(Td)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 드레인 전극에 연결된다.
이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 화소영역(P)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 박막트랜지스터와 커패시터가 더 추가될 수도 있다.
즉, 전계발광 표시장치에서는, 데이터 신호가 구동 박막트랜지스터(Td)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(Td)가 턴-온 된 상태를 유지하는데, 이러한 데이터 신호의 장시간 인가에 의하여 구동 박막트랜지스터(Td)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(Td)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 전계발광 표시장치의 화소영역(P)은 동일한 데이터 신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 전계발광 표시장치의 화질이 저하된다.
따라서, 이러한 구동 박막트랜지스터(Td)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 화소영역(P)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.
본 발명의 실시예에 따른 전계발광 표시장치에서, 발광다이오드(De)는 제1 전극과 발광층 및 제2 전극을 포함한다. 제1 전극과 발광층 및 제2 전극은 기판 상에 순차적으로 형성될 수 있으며, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 기판과 제1 전극 사이에 형성될 수 있다. 이러한 본 발명의 실시예에 따른 전계발광 표시장치는 발광다이오드(De)의 발광층으로부터의 빛이 기판과 반대 방향, 즉, 제2 전극을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
그런데, 빛을 투과시키기 위해, 제2 전극은 금속 물질로 비교적 얇은 두께를 가지도록 형성되거나, 투명 도전 물질로 형성되어야 한다. 이에 따라, 제2 전극의 저항이 높아지게 되며, 이러한 저항에 의해 전압 강하가 발생하게 되어 휘도 불균일의 문제가 발생할 수 있다.
따라서, 본 발명은 제2 전극의 저항을 낮추기 위해, 제2 전극을 보조 전극과 전기적으로 연결한다. 이때, 제2 전극과 보조 전극은 연결 패턴을 통해 전기적으로 연결되는데, 연결 패턴과 제2 전극 사이의 접촉 저항을 줄여 전기적 접촉 특성을 향상시키기 위해, 연결 패턴과 제2 전극 사이에 전도성 뱅크를 형성한다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도로, 뱅크 구성을 중심으로 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치의 한 화소는 적, 녹, 청색 부화소(R, G, B)를 포함한다. 적, 녹, 청색 부화소(R, G, B)의 각각은 도 1의 화소영역(P)의 회로 구성을 가질 수 있다.
이때, 적, 녹, 청색 부화소(R, G, B)는 도면 상의 가로 방향인 제1 방향(X 방향)을 따라 순차적으로 위치하며, 제1 방향(X 방향)에 수직한 제2 방향(Y 방향)을 따라 동일 색의 부화소(R, G, B)가 위치한다. 여기서, 적, 녹, 청색 부화소(R, G, B)는 사각형 형태를 가지는 것으로 도시하였으나, 이에 제한되지 않으며, 적, 녹, 청색 부화소(R, G, B)는 모서리가 곡선형태의 사각형이나 타원형 등 다양한 모양을 가질 수 있다.
적, 녹, 청색 부화소(R, G, B)는 서로 다른 면적을 가질 수 있다. 이러한 적, 녹, 청색 부화소(R, G, B)의 면적은 각 부화소에 구비되는 발광다이오드의 수명을 고려하여 결정된다. 일례로, 녹색 부화소(G)의 면적은 적색 부화소(R)의 면적보다 크고, 청색 부화소(B)의 면적보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다. 이와 달리, 적, 녹, 청색 부화소(R, G, B)의 면적은 동일할 수도 있다.
이러한 적, 녹, 청색 부화소(R, G, B)는 뱅크(172, 174)에 의해 정의될 수 있다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
보다 상세하게, 제1 뱅크(172)는 인접한 동일 색의 부화소(R, G, B) 사이 및 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다. 이러한 제1 뱅크(172)는 각 부화소(R, G, B)를 둘러싸도록 형성될 수 있다.
이와 달리, 제1 뱅크(172)는 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 생략되어 있을 수 있다. 즉, 제1 뱅크(172)는 제1 방향(X 방향)으로 연장되어 제2 방향(Y 방향)을 따라 인접한 부화소(R, G, B) 사이에만 위치할 수 있다.
다음, 제1 뱅크(172) 상부에 제2 뱅크(174)가 형성된다. 제2 뱅크(174)는 동일 색의 부화소(R, G, B) 열에 대응하여 개구부(174a)를 가지며, 제1 방향(X 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다.
이에 따라, 개구부(174a)는 제2 방향(Y 방향)을 따라 연장되며, 제2 방향(Y 방향)의 길이는 제1 방향(X 방향)의 길이, 즉, 폭보다 길다. 이러한 개구부(174a)는 제1 방향(X 방향)에 평행한 단변을 가지며, 제2 방향(Y 방향)에 평행한 장변을 가진다. 이때, 제1 방향(X 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가질 수 있다.
또한, 제2 뱅크(174)의 적어도 일측은 제1 방향(X 방향)을 따라 연장된 연장부(174c)를 가질 수 있다. 이때, 연장부(174c)는 제2 방향(Y 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에 위치하며, 제1 뱅크(172)와 중첩할 수 있다. 이러한 연장부(174c)는 제1 방향(X 방향)을 따라 제2 뱅크(174) 사이의 거리를 줄임으로써, 발광층 형성을 위한 용액 공정 시, 용액의 흐름을 제어하여 보다 균일한 발광층이 형성되도록 한다.
연장부(174c)의 크기는 각 부화소(R, G, B)의 면적에 따라 달라질 수 있다.
한편, 제1 뱅크(172)와 제2 뱅크(174)는 적어도 하나의 연장부(174c)에 대응하여 각각 제1 및 제2 보조 컨택홀(172b, 174b)을 가진다.
여기서, 제1 및 제2 보조 컨택홀(172b, 174b)은 적, 녹, 청색 부화소(R, G, B)를 포함하는 하나의 화소에 대응하여 하나씩 형성될 수 있다. 이때, 제1 및 제2 보조 컨택홀(172b, 174b)은 가장 큰 면적을 가지는 부화소(R, G, B)에 인접하여 형성될 수 있다. 일례로, 제1 및 제2 보조 컨택홀(172b, 174b)은 제2 방향(Y 방향)을 따라 인접한 청색 부화소(B) 사이에 위치하는 연장부(174c)에 대응하여 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 위치 및 개수는 달라질 수 있다.
도시하지 않았지만, 이러한 제1 및 제2 보조 컨택홀(172b, 174b)이 형성된 연장부(174c)에 대응하여 보조 전극과 연결 패턴이 형성되고, 연결 패턴은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다. 또한, 연결 패턴과 제2 전극 사이에는 전도성 뱅크가 형성된다. 이에 따라, 발광다이오드의 제2 전극은 연결 패턴을 통해 보조 전극과 전기적으로 연결되며, 전도성 뱅크에 의해 연결 패턴과 제2 전극 사이의 접촉 저항을 줄일 수 있다.
이러한 본 발명의 실시예에 따른 전계발광 표시장치의 구체적 구성에 대해 도면을 참조하여 상세히 설명한다.
<제1 실시예>
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 2의 I-I'선에 대응하는 단면을 도시한다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)에서는, 기판(100) 상부에 금속과 같은 제1 도전성 물질로 차광 패턴(112)과 제1 보조 전극(114)이 형성된다. 기판(100)은 유리 기판이나 플라스틱 기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
차광 패턴(112)과 제1 보조 전극(114)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 차광 패턴(112)과 제1 보조 전극(114)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
한편, 제1 보조 전극(114)은 평면에서 기판(100)에 평행한 제1 방향(X 방향) 및/또는 제2 방향(Y 방향)으로 연장될 수 있다. 일례로, 제1 보조 전극(114)은 제1 방향(X 방향)을 따라 연장되어 제1 방향(X 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 또는, 제1 보조 전극(114)은 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)을 따라 연장되어 제2 방향(Y 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 이와 달리, 제1 보조 전극(114)은 제1 및 제2 방향(Y 방향)을 따라 연장되어 격자 구조(lattice structure)를 가질 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
차광 패턴(112) 및 제1 보조 전극(114) 상부에는 버퍼층(120)이 실질적으로 기판(100) 전면에 형성된다. 버퍼층(120)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
여기서, 버퍼층(120)은 차광 패턴(112) 상부에 버퍼 홀(120a)을 가지며, 차광 패턴(112)의 상면은 버퍼 홀(120a)을 통해 부분적으로 노출된다.
버퍼층(120) 상부에는 패터닝된 반도체층(122)과 커패시터 전극(124)이 형성된다. 반도체층(122)과 커패시터 전극(124)은 차광 패턴(112) 상부에 서로 이격되어 위치한다. 차광패턴(112)은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다.
반도체층(122)과 커패시터 전극(124)은 다결정 실리콘으로 이루어질 수 있으며, 반도체층(122)의 양 가장자리 및 커패시터 전극(124)에는 불순물이 도핑되어 있을 수 있다. 이와 달리, 반도체층(122)과 커패시터 전극(124)은 산화물 반도체 물질로 이루어질 수도 있다.
반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130) 및 금속과 같은 제2 도전성 물질로 이루어진 게이트 전극(132)이 순차적으로 형성된다. 게이트 절연막(130)과 게이트 전극(132)은 반도체층(122)의 중앙에 대응하여 위치한다.
게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 여기서, 반도체층(122)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성되는 것이 바람직하다.
또한, 게이트 전극(132)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 게이트 전극(132)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
도시한 바와 같이, 게이트 절연막(130)은 게이트 전극(132)과 동일한 모양으로 패턴될 수 있다. 이때, 게이트 절연막(130)의 폭이 게이트 전극(132)의 폭보다 넓을 수 있으며, 이에 따라, 게이트 절연막(130)의 상면 가장자리는 노출될 수 있다. 이와 달리, 게이트 절연막(130)의 폭은 게이트 전극(132)의 폭과 동일할 수도 있다.
또는, 게이트 절연막(130)은 패턴되지 않고, 실질적으로 기판(100) 전면에 형성될 수도 있다.
한편, 게이트 전극(132)과 동일 물질로 동일 층에 게이트 배선(도시하지 않음)이 더 형성될 수 있다. 게이트 배선은 제1 방향(X 방향)으로 연장되어 형성될 수 있으며, 제1 보조 전극(114)이 제1 방향(X 방향)으로 연장될 경우, 게이트 배선과 제1 보조 전극(114)은 서로 평행할 수 있다.
게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 실질적으로 기판(100) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 층간 절연막(140)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수도 있다.
층간 절연막(140)은 제1, 제2, 제3, 제4 컨택홀(140a, 140b, 140c, 140d)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 반도체층(122)의 양 가장자리를 각각 노출한다. 제3 컨택홀(140c)은 차광 패턴(112)의 상면 일부를 노출하며, 버퍼 홀(120a) 내에 위치한다. 이와 달리, 버퍼 홀(120a)이 생략되고, 제3 컨택홀(140c)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 차광 패턴(112)의 상면 일부를 노출할 수도 있다. 제4 컨택홀(140d)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 제1 보조 전극(114)의 상면 일부를 노출한다.
층간 절연막(140) 상부에는 금속과 같은 제3 도전성 물질로 이루어진 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)이 형성된다. 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다. 이와 달리, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 삼중층 구조를 가질 수도 있다.
소스 및 드레인 전극(142, 144)은 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양 가장자리와 접촉한다. 또한, 드레인 전극(144)은 제3 컨택홀(140c)을 통해 차광 패턴(112)과 접촉하며, 커패시터 전극(124)과 중첩한다. 커패시터 전극(124)은 차광 패턴(112) 및 드레인 전극(144)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다.
한편, 제2 보조 전극(146)은 제1 보조 전극(114)과 중첩하며, 제4 컨택홀(140d)을 통해 제1 보조 전극(114)과 접촉한다. 이러한 제2 보조 전극(146)은 제2 방향(Y 방향)을 따라 연장되어 제2 방향(Y 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
또한, 층간 절연막(140) 상부에는 제3 도전성 물질로 데이터 배선(도시하지 않음)과 고전위 배선(도시하지 않음)이 더 형성될 수 있다. 데이터 배선과 고전위 배선은 제2 방향(Y 방향)을 따라 연장되어 형성될 수 있다. 이에 따라, 데이터 배선과 고전위 배선 및 제2 보조 전극(146)은 서로 평행할 수 있다.
반도체층(122)과 게이트 전극(132) 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(142, 144)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터(T)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 물질 또는 비정질 실리콘으로 이루어질 수 있다.
여기서, 박막트랜지스터(T)는 도 1의 구동 박막트랜지스터(Td)에 해당하며, 도시하지 않았지만, 이러한 박막트랜지스터(T)와 동일한 구성을 갖는 스위칭 박막트랜지스터(도 1의 Ts)가 더 형성될 수 있다.
소스 및 드레인 전극(142, 144)과 제2 보조 전극(146) 상부에는 절연물질로 이루어진 보호층(150)이 실질적으로 기판(100) 전면에 형성된다. 보호층(150)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다.
다음, 보호층(150) 상부에는 절연물질로 오버코트층(155)이 실질적으로 기판(100) 전면에 형성된다. 오버코트층(155)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다. 이러한 오버코트층(155)은 하부막에 의한 단차를 없애며, 실질적으로 평탄한 상면을 가진다.
여기서, 보호층(150)과 오버코트층(155) 중 하나는 생략될 수도 있는데, 일례로, 보호층(150)이 생략될 수 있으며, 이에 제한되지 않는다.
오버코트층(155)은 보호층(150)과 함께 드레인 전극(144)을 노출하는 드레인 컨택홀(155a)을 가진다. 또한, 오버코트층(155)은 보호층(150)과 함께 제2 보조 전극(146)을 노출하는 제5 컨택홀(155b)을 가진다.
오버코트층(155) 상부에는 비교적 높은 일함수를 가지는 제1 전극(160)이 형성된다. 제1 전극(160)은 드레인 컨택홀(155a)을 통해 드레인 전극(144)과 접촉한다.
제1 전극(160)은 제1층(160a)과 제2층(160b)을 포함하고, 제2층(160b)이 제1층(160a)과 기판(100) 사이, 보다 상세하게는, 제1층(160a)과 오버코트층(155) 사이에 위치한다.
제1층(160a)은 비교적 일함수(work function)가 높은 도전성 물질로 이루어지며, 일례로, 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. 제2층(160b)은 비교적 반사율이 높은 금속 물질로 이루어지며, 일례로, 은(Ag)으로 이루어질 수 있다. 이러한 제1층(160a)의 일함수는 제2층(160b)의 일함수보다 높다.
여기서, 제2층(160b)의 두께는 제1층(160a)의 두께보다 두꺼울 수 있다. 일례로, 제2층(160b)의 두께는 80~100 nm이고, 제1층(160a)의 두께는 10~80 nm일 수 있으며, 이에 제한되지 않는다.
또한, 제1 전극(160)은 제2층(160b)과 오버코트층(155) 사이에 제3층(160c)을 더 포함할 수 있다. 이러한 제3층(160c)은 제2층(160b)과 오버코트층(155) 사이의 접착(adhesion) 특성을 개선하기 위한 것으로, 생략될 수도 있다. 일례로, 제3층(160c)은 ITO나 IZO와 같은 투명 도전성 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
이러한 제3층(160c)의 두께는 제1층(160a)의 두께보다 작고, 제2층(160b)의 두께보다 작거나 같을 수 있다. 일례로, 제3층(160c)의 두께는 10 nm일 수 있으며, 이에 제한되지 않는다.
또한, 오버코트층(155) 상부에는 제1 전극(160)과 동일 물질로 연결 패턴(162)이 형성된다. 이에 따라, 연결 패턴(162)은 제1, 제2, 제3층(162a, 162b, 162c)을 포함할 수 있다. 이때, 제2층(162b)은 제1층(162a)과 제3층(162c) 사이에 위치하고, 제3층(162c)은 제2층(162b)과 기판(100) 사이, 보다 상세하게는, 제2층(162b)과 오버코트층(155) 사이에 위치한다. 연결 패턴(162)은 제5 컨택홀(155b)을 통해 제2 보조 전극(146)과 접촉한다.
한편, 앞서 언급한 바와 같이, 제1 전극(160)의 제3층(160c)이 생략되어 제1 전극(160)이 이중층으로 이루어질 경우, 연결 패턴(162)의 제3층(162c)도 생략되어 연결 패턴(162)은 이중층 구조를 가진다.
제1 전극(160) 상부에는 절연물질로 뱅크(172, 174)가 형성된다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
보다 상세하게, 제1 뱅크(172)는 제1 전극(160)의 가장자리와 중첩하고, 제1 전극(160)의 가장자리를 덮으며, 제1 전극(160)의 중앙부를 노출한다. 이러한 제1 뱅크(172)는 제1 전극(160)의 가장자리와 접촉한다. 또한, 제1 뱅크(172)는 연결 패턴(162) 상부에도 형성되어 연결 패턴(162)의 가장자리를 덮으며, 연결 패턴(162)의 중앙부를 노출하는 제1 보조 컨택홀(172b)을 가진다.
이러한 제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
제1 뱅크(172) 상부에는 제2 뱅크(174)가 형성된다. 이때, 제2 뱅크(174)의 적어도 상면은 소수성이며, 제2 뱅크(174)의 측면은 소수성 또는 친수성일 수 있다.
제2 뱅크(174)는 제1 전극(160)의 중앙부를 노출하는 개구부(174a)를 가진다. 앞서 언급한 바와 같이, 제2 뱅크(174)는 인접한 다른 색의 부화소 사이에 형성되고, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성될 수 있다.
제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지고 제1 뱅크(172) 상부에 위치하며, 제1 뱅크(172)의 가장자리를 노출한다. 또한, 제2 뱅크(174)의 두께는 제1 뱅크(172)의 두께보다 두꺼울 수 있다.
한편, 앞서 언급한 바와 같이, 인접한 서로 다른 색의 부화소 사이에서 제1 뱅크(172)는 생략될 수 있으며, 이 경우, 제2 뱅크(174)는 제1 전극(160)의 가장자리와 접촉할 수 있다.
이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다.
또한, 제2 뱅크(174)는 제1 보조 컨택홀(172b)에 대응하여 제2 보조 컨택홀(174b)을 가지며, 연결 패턴(162)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다.
한편, 도시하지 않은 제1 전극(160)의 다른 가장자리 상부에는 제1 뱅크(172)만이 위치할 수 있다.
도 3에서는 제1 뱅크(172)와 제2 뱅크(174)가 다른 물질로 분리되어 형성되어 있으나, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다. 일례로, 상면이 소수성인 유기층을 기판(100) 전면에 형성한 다음, 투과부와 차단부 및 반투과부를 포함하는 하프톤 마스크를 이용하여 이를 패터닝함으로써, 서로 다른 폭과 두께를 갖는 제1 뱅크(172)와 제2 뱅크(174)를 형성할 수도 있다.
또한, 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하는 제1 및 제2 뱅크(172, 174)의 적어도 일 측면에는, 연결 패턴(162)과 접촉하는 전도성 뱅크(200)가 형성되며, 이에 대해 추후 상세히 설명한다.
제1 및 제2 뱅크(172, 174)를 통해 노출된 제1 전극(160) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1 전극(160) 상부로부터 순차적으로 위치하는 제1 전하보조층(182)과, 발광물질층(light-emitting material layer)(184), 그리고 제2 전하보조층(186)을 포함할 수 있다. 발광물질층(184)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(182)은 정공보조층(hole auxiliary layer)일 수 있으며, 정공보조층은 정공주입층(hole injecting layer: HIL)과 정공수송층(hole transporting layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(186)은 전자보조층(electron auxiliary layer)일 수 있으며, 전자보조층은 전자주입층(electron injecting layer: EIL)과 전자수송층(electron transporting layer: ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
여기서, 제1 전하보조층(182)과 발광물질층(184)의 각각은 용액 공정을 통해 형성될 수 있다. 이에 따라, 공정을 단순화하고 대면적 및 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성되므로, 동일 색의 부화소 열에 대응하는 각 화소영역에 서로 다른 노즐을 통해 적하된 용액은 서로 연결되며, 이러한 용액을 건조하여 제1 전하보조층(182)과 발광물질층(184)을 형성한다. 이로 인해, 제1 전하보조층(182)과 발광물질층(184)의 각각은, 동일 색의 부화소 열에 대응하는 인접한 화소영역에서 서로 연결되어 일체로 형성된다. 따라서, 노즐 간의 적하량 편차를 최소화하며, 각 화소영역에 형성되는 박막 두께를 균일하게 할 수 있다.
이때, 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도는 차이가 있다. 즉, 제2 뱅크(174) 근처에서 용매의 증발 속도가 다른 부분에서보다 빠르며, 이에 따라, 제2 뱅크(174)와 인접한 부분에서 제1 전하보조층(182)과 발광물질층(184)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
반면, 제2 전하보조층(186)은 열 증착 공정(thermal evaporation process)을 통해 형성될 수 있다. 이에 따라, 제2 전하보조층(186)은 실질적으로 기판(100) 전면에 형성될 수 있다. 즉, 제2 전하보조층(186)은 제2 뱅크(174)의 상면과 측면에도 형성될 수 있으며, 연결 패턴(162) 상부에도 형성될 수 있다.
발광층(180) 상부, 구체적으로, 제2 전하 보조층(186) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 실질적으로 기판(100) 전면에 형성된다. 여기서, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다.
이와 달리, 제2 전극(190)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)나 IZO와 같은 투명 도전성 물질로 형성될 수도 있다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
이때, 각 화소영역의 발광다이오드(De)는 방출하는 빛의 파장에 따라 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
한편, 도시하지 않았지만, 제2 전극(190) 상부의 실질적으로 기판(100) 전면에는 캐핑층(capping layer)이 형성될 수 있다. 이러한 캐핑층은 비교적 높은 굴절률을 가지는 절연물질로 형성될 수 있으며, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 전계발광 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층은 유기막이나 무기막의 단일막 또는 유기/무기 적층막의 형태로 이루어질 수 있다.
앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
그런데, 빛을 투과시키기 위해, 제2 전극(190)은 금속 물질로 비교적 얇은 두께를 가지도록 형성되거나, 투명 도전 물질로 형성되어 제2 전극(190)의 저항이 높아지게 된다. 따라서, 제2 전극(190)의 저항을 낮추기 위해, 본 발명의 제2 전극(190)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다. 여기서, 제1 및 제2 보조 전극(114, 146) 중 하나는 생략될 수도 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 열 증착 공정을 통해 형성되는 제2 전하보조층(186)이 위치하는데, 이러한 제2 전하보조층(186)은 절연 특성을 가져 저항으로 작용하므로 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하된다. 또한, 각 화소영역의 제1 및 제2 보조 컨택홀(172b, 174b)에 작용하는 저항의 크기가 달라 화소영역 간 발광 편차를 유발한다. 게다가, 제1 전극(160)과 연결 패턴(162)이 은(Ag)을 포함할 경우, 제2 전극(190)과 연결 패턴(162) 사이의 높은 저항으로 인해, 은(Ag)이 용출되는 문제가 발생할 수 있다.
그러나, 본 발명에서는 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하는 제1 및 제2 뱅크(172, 174)의 적어도 일 측면에 전도성 뱅크(200)를 형성하여, 전도성 뱅크(200)가 연결 패턴(162) 및 제2 전극(190)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시키고, 각 화소영역에서의 발광을 균일하게 할 수 있다.
이에 대해, 도 4를 참조하여 보다 상세히 설명한다.
도 4는 도 3의 A1영역을 확대한 개략적인 단면도로, 제2 전극과 보조 전극의 연결 구조를 도시한다.
도 4에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 보조 컨택홀(172b, 174b)이 연결 패턴(162)을 노출하고, 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되며, 연결 패턴(162)과 제2 전하보조층(186) 사이에 전도성 뱅크(200)가 형성된다.
보다 상세하게, 연결 패턴(162) 상부에 제1 보조 컨택홀(172b)을 갖는 제1 뱅크(172)와 제2 보조 컨택홀(174b)을 갖는 제2 뱅크(174)가 순차적으로 형성되고, 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)이 노출된다.
다음, 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하여 제1 및 제2 뱅크(172, 174) 상부에 전도성 뱅크(200)가 형성된다. 이러한 전도성 뱅크(200)는 제1 및 제2 뱅크(172, 174)를 형성한 후 형성될 수 있다.
전도성 뱅크(200)는 연결 패턴(162)과 접촉하고, 제1 및 제2 뱅크(172, 174)의 측면을 덮으며 접촉한다. 이때, 전도성 뱅크(200)는 제2 뱅크(174)의 측면 일부와 접촉한다. 여기서, 제1 뱅크(172)의 상면은 제2 보조 컨택홀(174b)을 통해 노출되며, 전도성 뱅크(200)는 제1 뱅크(172)의 상면과도 접촉할 수 있다.
이와 달리, 전도성 뱅크(200)는 제2 뱅크(174)의 측면과 이격될 수도 있다. 이 경우, 전도성 뱅크(200)는 제1 뱅크(172)의 상면과 이격될 수도 있다.
전도성 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성된다. 이러한 전도성 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
전도성 뱅크(200)는 102 S/cm 이상의 전기 전도도(electrical conductivity)를 가지는 전도성 고분자(conductive polymer)나 금속이 도핑된 전도성 고분자로 이루어진다. 여기서, 전도성 고분자나 금속이 도핑된 전도성 고분자의 전기 전도도는 102 내지 105 S/cm일 수 있다.
이러한 전도성 고분자는 피롤(pyrrole), 아세틸렌(Acetylene), 아닐린(aniline), 싸이오펜(Thiophene), 셀레노펜(selenophene), 텔루로펜(tellurophene), 페닐렌(phenylene), 페닐렌 설파이드(phenylene Sulfide), 페닐렌 바이닐렌(phenylene vinylene), 퓨란(furan) 및 이들의 유도체로부터 선택될 수 있다. 이때, 전도성 고분자는 알킬기(alkyl group), 페닐렌기(phenylene group), 나프탈렌기(Naphthalene group), 에터기(ether group), 에스터기(ester group), 아마이드기(amide group)의 치환기를 가질 수 있다.
또한, 전도성 고분자에 도핑되는 금속은 구리(Cu), 철(Fe), 리튬(Li), 은(Ag), 이테르븀(Yb), 갈륨(Ga) 또는 셀레늄(Se)일 수 있다.
이어, 노출된 연결 패턴(162)과 전도성 뱅크(200) 및 제2 뱅크(174) 상부에는 제2 전하보조층(186)과 제2 전극(190)이 순차적으로 형성된다.
여기서, 전도성 뱅크(200)의 측면은 비교적 큰 경사각을 가지므로, 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(200) 측면에서 단선되어, 전도성 뱅크(200) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 분리되며, 전도성 뱅크(200)의 측면에는 제2 전하보조층(186)과 제2 전극(190)이 형성되지 않고 노출된다. 따라서, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(200)의 측면과 직접 접촉한다.
이에 따라, 제2 전극(190)은 전도성 뱅크(200)를 통해 연결 패턴(162)과 전기적으로 연결되며, 화살표로 도시한 바와 같이, 제2 전극(190)은 전도성 뱅크(200) 및 연결 패턴(162)을 통해 제2 보조 전극(146)과 전기적으로 연결된다. 이때, 제2 전극(190)이 전도성 뱅크(200)와 직접 접촉하고, 전도성 뱅크(200)는 연결 패턴(162)과 직접 접촉하므로, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 전도성 뱅크(200)의 측면의 경사각은 제1 및 제2 뱅크(172, 174)의 측면의 경사각보다 크다. 즉, 전도성 뱅크(200)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a1)을 갖고, 제1 뱅크(172)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(a2)을 가지며, 제2 뱅크(174)의 측면은 기판(100)에 평행한 제1 뱅크(172)의 상면에 대해 제3 경사각(a3)을 가진다. 여기서, 제1 경사각(a1)이 제2 경사각(a2) 및 제3 경사각(a3)보다 크다. 이때, 제3 경사각(a3)은 제2 경사각(a2)보다 작을 수 있으며, 본 발명은 이에 제한되지 않는다.
이러한 전도성 뱅크(200)의 측면의 제1 경사각(a1)은 85도 내지 95도인 것이 바람직하다. 제1 경사각(a1)이 85도보다 작으면, 전도성 뱅크(200)의 측면에서 제2 전하보조층(186)과 제2 전극(190)이 단선되지 않고 형성되므로, 전도성 뱅크(200) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 연결된다. 따라서, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(200)와 직접 접촉하지 않게 된다. 또한, 제1 경사각(a1)이 95도보다 크면, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(200)의 측면과 이격되므로, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(200)와 직접 접촉하지 않게 된다.
이러한 전도성 뱅크(200)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 전도성 뱅크(200)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 전도성 뱅크(200)의 높이는 1 ㎛ 내지 3 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)에서는 발광층(180)의 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(190)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되어 저항이 높아지게 되는데, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하는 전도성 뱅크(200)를 형성하여 제2 전극(190)과 연결 패턴(162)을 전기적으로 연결함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
앞서 언급한 바와 같이, 전도성 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성되며, 이러한 전도성 뱅크(200)는 다양한 평면 구조를 가질 수 있다.
도 5a 내지 도 5d는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 전도성 뱅크의 다양한 평면 구조를 도시한 도면으로, 도 3의 A1영역을 확대 도시한 개략적인 평면도이다.
도 5a 내지 도 5d에 도시한 바와 같이, 연결 패턴(162)은 제1 및 제2 뱅크(172, 174)의 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출되고, 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 전도성 뱅크(200)가 형성된다.
여기서, 제1 및 제2 보조 컨택홀(172b, 174b)은 직사각형의 평면 구조를 가지는 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 이와 달리, 제1 및 제2 보조 컨택홀(172b, 174b)은 원형이나 타원형 또는 직사각형 이외의 다각형 등의 다양한 평면 구조를 가질 수도 있다. 또는, 제1 및 제2 보조 컨택홀(172b, 174b)은 곡면의 모서리를 가지는 다각형 구조를 가질 수도 있다.
또한, 전도성 뱅크(200)는 직사각형 형태를 가지는 것으로 도시되었으나, 본 발명은 이에 제한되지 않으며, 전도성 뱅크(200)는 다양한 형태를 가질 수 있다.
도 5a에 도시한 바와 같이, 전도성 뱅크(200a)는 제1 및 제2 보조 컨택홀(172b, 174b)의 일 측에만 형성될 수 있다. 도 5a의 전도성 뱅크(200a)는 제1 및 제2 보조 컨택홀(172b, 174b)의 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측이나 하측 또는 좌측에 형성될 수도 있다. 이러한 도 5a의 구조는 간단하여 형성이 용이하고 다양한 구성에 적용될 수 있다.
또는, 도 5b에 도시한 바와 같이, 전도성 뱅크(200b)는 제1 및 제2 보조 컨택홀(172b, 174b)의 인접한 두 측에 형성될 수 있다. 도 5b의 전도성 뱅크(200b)는 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 좌측, 좌측과 하측, 또는 하측과 우측에 형성될 수도 있다. 이러한 도 5b의 구조는, 도 5a의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(200d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다.
또는, 도 5c에 도시한 바와 같이, 전도성 뱅크(200c)는 제1 및 제2 보조 컨택홀(172b, 174b)의 마주 대하는 두 측에 형성될 수 있다. 도 5c의 전도성 뱅크(200c)는 제1 및 제2 보조 컨택홀(172b, 174b)의 좌측과 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측에 형성될 수도 있다. 이러한 도 5c의 구조는, 도 5b의 구조와 마찬가지로, 도 5a의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(200d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다.
또는, 도 5d에 도시한 바와 같이, 전도성 뱅크(200d)는 제1 및 제2 보조 컨택홀(172b, 174b)의 세 측에 형성될 수 있다. 도 5d의 전도성 뱅크(200d)는 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측 및 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측 및 좌측, 좌측과 우측 및 상측, 또는 좌측과 우측 및 하측에 형성될 수도 있다. 이러한 도 5d의 구조는, 도 5a 내지 5c의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(200d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다. 또한, 해상도가 높아질수록 제1 및 제2 보조 컨택홀(172b, 174b)의 크기가 작아지게 되는데, 도 5d의 구조는 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(200d)의 접촉 면적이 비교적 크므로, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 일정 수준으로 유지할 수 있기 때문에, 고해상도 표시장치의 적용에 유리하다. 이와 같이, 본원발명의 제1 실시예에 따른 전도성 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성된다. 이때, 전도성 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)의 일부에 대응하여 형성되는 것이 바람직하다.
앞선 본 발명의 제1 실시예에서는, 제1 및 제2 뱅크(172, 174)를 형성한 후, 전도성 뱅크(200)를 형성하였으나, 전도성 뱅크는 제1 및 제2 뱅크(172, 174) 사이에 형성될 수도 있다. 즉, 제1 뱅크(172)를 형성한 다음 전도성 뱅크를 형성하고, 이어 제2 뱅크(174)를 형성할 수도 있다. 이러한 본 발명의 제2 실시예에 대하여 도면을 참조하여 설명한다.
<제2 실시예>
도 6은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 2의 I-I'선에 대응하는 단면을 도시한다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는 전도성 뱅크를 제외하면 제1 실시예와 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전계발광 표시장치(2000)에서는, 기판(100) 상에 박막트랜지스터(T)가 형성되고, 박막트랜지스터(T) 상부에 순차적으로 형성된 제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 발광다이오드(De)의 발광층(180)으로부터의 빛은 제2 전극(190)을 통해 외부로 출력된다.
이를 위해, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금과 같은 금속 물질로 이루어지고 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가질 수 있다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다. 이와 달리, 제2 전극(190)은 IGO나 IZO와 같은 투명 도전성 물질로 형성될 수 있다.
이러한 제2 전극(190)은 제1 및 제2 뱅크(172, 174)의 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 열 증착 공정을 통해 형성되는 제2 전하보조층(186)이 위치하는데, 이러한 제2 전하보조층(186)은 절연 특성을 가지므로, 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하된다. 따라서, 제2 전극(190)과 연결 패턴(162)의 접촉 특성을 향상시키기 위해, 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하는 제1 및 제2 뱅크(172, 174)의 적어도 일 측면에 전도성 뱅크(300)를 형성하여, 전도성 뱅크(300)가 연결 패턴(162) 및 제2 전극(190)과 직접 접촉하도록 한다.
이에 대해, 도 7을 참조하여 보다 상세히 설명한다.
도 7은 도 6의 A2영역을 확대한 개략적인 단면도로, 제2 전극과 보조 전극의 연결 구조를 도시한다.
도 7에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 보조 컨택홀(172b, 174b)이 연결 패턴(162)을 노출하고, 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되며, 연결 패턴(162)과 제2 전하보조층(186) 사이에 전도성 뱅크(300)가 형성된다.
보다 상세하게, 연결 패턴(162) 상부에 제1 보조 컨택홀(172b)을 갖는 제1 뱅크(172)가 형성되고, 제1 보조 컨택홀(172b)에 대응하여 제1 뱅크(172) 상부에 전도성 뱅크(300)가 형성된다. 제1 뱅크(172)와 전도성 뱅크(300) 상부에 제1 보조 컨택홀(172b)에 대응하여 제2 보조 컨택홀(174b)을 갖는 제2 뱅크(174)가 형성되며, 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)이 노출된다.
전도성 뱅크(300)는 연결 패턴(162)과 접촉하고, 전도성 뱅크(300)의 일단은 제1 및 제2 뱅크(172, 174) 사이에 위치한다. 이에 따라, 전도성 뱅크(300)는 제1 뱅크(172)의 측면과 상면을 덮으며 접촉하고, 제2 뱅크(174)는 전도성 뱅크(300)의 측면과 상면을 덮으며 접촉한다.
전도성 뱅크(300)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성된다. 이러한 전도성 뱅크(300)는 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
전도성 뱅크(300)는 102 S/cm 이상의 전기 전도도(electrical conductivity)를 가지는 전도성 고분자(conductive polymer)나 금속이 도핑된 전도성 고분자로 이루어진다. 여기서, 전도성 고분자나 금속이 도핑된 전도성 고분자의 전기 전도도는 102 내지 105 S/cm일 수 있다.
이러한 전도성 고분자는 피롤(pyrrole), 아세틸렌(Acetylene), 아닐린(aniline), 싸이오펜(Thiophene), 셀레노펜(selenophene), 텔루로펜(tellurophene), 페닐렌(phenylene), 페닐렌 설파이드(phenylene Sulfide), 페닐렌 바이닐렌(phenylene vinylene), 퓨란(furan) 및 이들의 유도체로부터 선택될 수 있다. 이때, 전도성 고분자는 알킬기(alkyl group), 페닐렌기(phenylene group), 나프탈렌기(Naphthalene group), 에터기(ether group), 에스터기(ester group), 아마이드기(amide group)의 치환기를 가질 수 있다.
또한, 전도성 고분자에 도핑되는 금속은 구리(Cu), 철(Fe), 리튬(Li), 은(Ag), 이테르븀(Yb), 갈륨(Ga) 또는 셀레늄(Se)일 수 있다.
이어, 노출된 연결 패턴(162)과 전도성 뱅크(300) 및 제2 뱅크(174) 상부에는 제2 전하보조층(186)과 제2 전극(190)이 순차적으로 형성된다.
여기서, 전도성 뱅크(300)의 측면은 비교적 큰 경사각을 가지므로, 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(300) 측면에서 단선되어, 전도성 뱅크(300) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 분리되며, 전도성 뱅크(300)의 측면에는 제2 전하보조층(186)과 제2 전극(190)이 형성되지 않고 노출된다. 따라서, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(300)의 측면과 직접 접촉한다.
이에 따라, 제2 전극(190)은 전도성 뱅크(300)를 통해 연결 패턴(162)과 전기적으로 연결되며, 화살표로 도시한 바와 같이, 제2 전극(190)은 전도성 뱅크(300) 및 연결 패턴(162)을 통해 제2 보조 전극(146)과 전기적으로 연결된다. 이때, 제2 전극(190)이 전도성 뱅크(300)와 직접 접촉하고, 전도성 뱅크(300)는 연결 패턴(162)과 직접 접촉하므로, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 전도성 뱅크(300)의 측면의 경사각은 제1 및 제2 뱅크(172, 174)의 측면의 경사각보다 크다. 즉, 전도성 뱅크(300)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a1)을 갖고, 제1 뱅크(172)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(a2)을 가지며, 제2 뱅크(174)의 측면은 기판(100)에 평행한 전도성 뱅크(300)의 상면에 대해 제3 경사각(a3)을 가진다. 여기서, 제1 경사각(a1)이 제2 경사각(a2) 및 제3 경사각(a3)보다 크다. 이때, 제3 경사각(a3)은 제2 경사각(a2)보다 작을 수 있으며, 본 발명은 이에 제한되지 않는다.
이러한 전도성 뱅크(300)의 측면의 제1 경사각(a1)은 85도 내지 95도인 것이 바람직하다. 제1 경사각(a1)이 85도보다 작으면, 전도성 뱅크(300)의 측면에서 제2 전하보조층(186)과 제2 전극(190)이 단선되지 않고 형성되므로, 전도성 뱅크(300) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 연결된다. 따라서, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(300)와 직접 접촉하지 않게 된다. 또한, 제1 경사각(a1)이 95도보다 크면, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(300)의 측면과 이격되므로, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(300)와 직접 접촉하지 않게 된다.
이러한 전도성 뱅크(300)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 전도성 뱅크(300)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 전도성 뱅크(300)의 높이는 1 ㎛ 내지 3 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제2 실시예에 따른 전계발광 표시장치(2000)에서는 발광층(180)의 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제2 실시예에 따른 전계발광 표시장치(2000)는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(190)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되어 저항이 높아지게 되는데, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하는 전도성 뱅크(300)를 형성하여 제2 전극(190)과 연결 패턴(162)을 전기적으로 연결함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
앞서 언급한 바와 같이, 전도성 뱅크(300)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성되며, 이러한 전도성 뱅크(300)는 다양한 평면 구조를 가질 수 있다.
도 8a 내지 도 8d는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 전도성 뱅크의 다양한 평면 구조를 도시한 도면으로, 도 6의 A2영역을 확대 도시한 개략적인 평면도이다.
도 8a 내지 도 8d에 도시한 바와 같이, 연결 패턴(162)은 제1 및 제2 뱅크(172, 174)의 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출되고, 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 전도성 뱅크(300)가 형성되며, 전도성 뱅크(300)의 일부 가장자리는 제1 및 제2 뱅크(172, 174) 사이에 위치한다.
여기서, 제1 및 제2 보조 컨택홀(172b, 174b)은 직사각형의 평면 구조를 가지는 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 이와 달리, 제1 및 제2 보조 컨택홀(172b, 174b)은 원형이나 타원형 또는 직사각형 이외의 다각형 등의 다양한 평면 구조를 가질 수도 있다. 또는, 제1 및 제2 보조 컨택홀(172b, 174b)은 모서리가 곡선형태의 다각형 구조를 가질 수도 있다.
또한, 전도성 뱅크(300)는 직사각형 형태를 가지는 것으로 도시되었으나, 본 발명은 이에 제한되지 않으며, 전도성 뱅크(300)는 다양한 형태를 가질 수 있다.
도 8a에 도시한 바와 같이, 전도성 뱅크(300a)는 제1 및 제2 보조 컨택홀(172b, 174b)의 일 측에만 형성될 수 있다. 도 8a의 전도성 뱅크(300a)는 제1 및 제2 보조 컨택홀(172b, 174b)의 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측이나 하측 또는 좌측에 형성될 수도 있다. 이러한 도 8a의 구조는 간단하여 형성이 용이하고 다양한 구성에 적용될 수 있다.
또는, 도 8b에 도시한 바와 같이, 전도성 뱅크(300b)는 제1 및 제2 보조 컨택홀(172b, 174b)의 인접한 두 측에 형성될 수 있다. 도 8b의 전도성 뱅크(300b)는 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 좌측, 좌측과 하측, 또는 하측과 우측에 형성될 수도 있다. 이러한 도 8b의 구조는, 도 8a의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(300d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다.
또는, 도 8c에 도시한 바와 같이, 전도성 뱅크(300c)는 제1 및 제2 보조 컨택홀(172b, 174b)의 마주 대하는 두 측에 형성될 수 있다. 도 8c의 전도성 뱅크(300c)는 제1 및 제2 보조 컨택홀(172b, 174b)의 좌측과 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측에 형성될 수도 있다. 이러한 도 8c의 구조는, 도 8b의 구조와 마찬가지로, 도 8a의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(300d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다.
또는, 도 8d에 도시한 바와 같이, 전도성 뱅크(300d)는 제1 및 제2 보조 컨택홀(172b, 174b)의 세 측에 형성될 수 있다. 도 8d의 전도성 뱅크(300d)는 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측 및 우측에 형성된 것으로 도시되었으나, 이에 제한되지 않으며, 제1 및 제2 보조 컨택홀(172b, 174b)의 상측과 하측 및 좌측, 좌측과 우측 및 상측, 또는 좌측과 우측 및 하측에 형성될 수도 있다. 이러한 도 8d의 구조는, 도 8a 내지 8c의 구조에 비해 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(300d)의 접촉 면적이 증가하게 되므로, 제2 전극(190)과 연결 패턴(162) 간의 오믹 접촉에 유리하다. 또한, 해상도가 높아질수록 제1 및 제2 보조 컨택홀(172b, 174b)의 크기가 작아지게 되는데, 도 8d의 구조는 연결 패턴(162) 및 제2 전극(190)과의 전도성 뱅크(300d)의 접촉 면적이 비교적 크므로, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 일정 수준으로 유지할 수 있기 때문에, 고해상도 표시장치의 적용에 유리하다.
이와 같이, 본원발명의 제2 실시예에 따른 전도성 뱅크(300)는 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측에 형성된다. 이때, 전도성 뱅크(300)는 제1 및 제2 보조 컨택홀(172b, 174b)의 일부에 대응하여 형성되는 것이 바람직하다.
앞선 본 발명의 실시예에서는, 전도성 뱅크가 이중 뱅크 구조에 적용되는 구성에 대하여 설명하였으나, 전도성 뱅크는 단일 뱅크 구조에 적용될 수도 있다. 이러한 단일 뱅크 구조를 포함하는 본 발명의 다른 실시예에 대하여 도면을 참조하여 설명한다.
도 9는 본 발명의 다른 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도로, 뱅크 구성을 중심으로 도시한 도면이다.
도 9에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 전계발광 표시장치의 한 화소는 적, 녹, 청색 부화소(R, G, B)를 포함한다. 적, 녹, 청색 부화소(R, G, B)의 각각은 도 1의 화소영역(P)의 회로 구성을 가질 수 있다.
이때, 적, 녹, 청색 부화소(R, G, B)는 도면 상의 가로 방향인 제1 방향(X 방향)을 따라 순차적으로 위치하며, 제1 방향(X 방향)에 수직한 제2 방향(Y 방향)을 따라 동일 색의 부화소(R, G, B)가 위치한다. 그러나, 본 발명은 이에 제한되지 않으며, 제2 방향(Y 방향)을 따라 다른 색의 부화소(R, G, B)가 위치할 수 있다. 일례로, 제1 및 제2 방향(Y 방향)과 교차하는 제3 방향을 따라 동일 색의 부화소(R, G, B)가 위치할 수 있다.
여기서, 적, 녹, 청색 부화소(R, G, B)는 모서리가 곡선형태의 사각형 형태를 가지는 것으로 도시하였으나, 이에 제한되지 않으며, 적, 녹, 청색 부화소(R, G, B)는 모서리가 직선형태의 사각형이나 타원형 등 다양한 모양을 가질 수 있다.
적, 녹, 청색 부화소(R, G, B)는 동일 면적을 가질 수 있다. 그러나, 본 발명은 이에 제한되지 않는다. 이와 달리, 각 부화소에 구비되는 발광다이오드의 수명을 고려하여 적, 녹, 청색 부화소(R, G, B)는 서로 다른 면적을 가질 수 있다. 일례로, 녹색 부화소(G)의 면적은 적색 부화소(R)의 면적보다 크고, 청색 부화소(B)의 면적보다 작을 수 있다.
이러한 적, 녹, 청색 부화소(R, G, B)는 뱅크(374)에 의해 정의될 수 있다. 이러한 뱅크(374)는 소수성 뱅크일 수 있다.
소수성 뱅크(374)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 소수성 뱅크(374)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다.
여기서, 소수성 뱅크(374)의 적어도 상면은 소수성이며, 소수성 뱅크(374)의 측면은 소수성 또는 친수성일 수 있다.
이러한 소수성 뱅크(374)는 제1 방향(X 방향)을 따라 인접한 다른 색의 부화소(R, G, B) 사이 및 제2 방향(Y 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에 위치하며, 각 부화소(R, G, B)를 둘러싸도록 형성된다. 이에 따라, 소수성 뱅크(374)는 각 부화소(R, G, B)에 대응하여 개구부(374a)를 가진다.
또한, 소수성 뱅크(374)는 보조 컨택홀(374b)을 가진다. 보조 컨택홀(374b)은 하나의 화소에 대응하여 하나씩 형성될 있다. 그러나, 본 발명은 이에 제한되지 않으며, 보조 컨택홀(374b)의 개수는 달라질 수 있다. 이때, 보조 컨택홀(374b)은 제1 및 제2 방향(X 및 Y 방향)과 교차하는 제3 방향을 따라 인접한 청색 및 적색 부화소(B, R) 사이 및 제1 및 제2 방향(X 및 Y 방향)과 교차하는 제4 방향을 따라 인접한 청색 및 적색 부화소(B, R) 사이에 위치할 수 있다. 이에 따라, 보조 컨택홀(374b)은 두 개의 청색 부화소(B)와 두 개의 적색 부화소(R)에 의해 둘러싸일 수 있다. 그러나, 그러나, 본 발명은 이에 제한되지 않으며, 보조 컨택홀(374b)의 위치는 변경될 수 있다.
도시하지 않았지만, 보조 컨택홀(374b)에 대응하여 보조 전극과 연결 패턴이 형성되고, 연결 패턴은 보조 컨택홀(374b)을 통해 노출된다. 또한, 연결 패턴과 제2 전극 사이에는 전도성 뱅크가 형성된다. 이에 따라, 발광다이오드의 제2 전극은 연결 패턴을 통해 보조 전극과 전기적으로 연결되며, 전도성 뱅크에 의해 연결 패턴과 제2 전극 사이의 접촉 저항을 줄일 수 있다.
이러한 본 발명의 다른 실시예에 따른 전계발광 표시장치의 구체적 구성에 대해 도면을 참조하여 상세히 설명한다.
<제3 실시예>
도 10은 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 9의 II - II'선에 대응하는 단면을 도시한다. 본 발명의 제3 실시예에 따른 전계발광 표시장치는 단일 구조의 뱅크와 전도성 뱅크를 제외하면 제1 실시예와 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 10에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 전계발광 표시장치(3000)에서는, 기판(100) 상에 박막트랜지스터(T)가 형성되고, 박막트랜지스터(T) 상부에 순차적으로 형성된 제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 발광다이오드(De)의 발광층(180)으로부터의 빛은 제2 전극(190)을 통해 외부로 출력된다.
이를 위해, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금과 같은 금속 물질로 이루어지고 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가질 수 있다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다. 이와 달리, 제2 전극(190)은 IGO나 IZO와 같은 투명 도전성 물질로 형성될 수 있다.
이러한 제2 전극(190)은 소수성 뱅크(374)의 보조 컨택홀(374b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 열 증착 공정을 통해 형성되는 제2 전하보조층(186)이 위치하는데, 이러한 제2 전하보조층(186)은 절연 특성을 가지므로, 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하된다. 따라서, 제2 전극(190)과 연결 패턴(162)의 접촉 특성을 향상시키기 위해, 보조 컨택홀(374b)에 대응하는 소수성 뱅크(374)의 적어도 일 측면에 전도성 뱅크(400)를 형성하여, 전도성 뱅크(400)가 연결 패턴(162) 및 제2 전극(190)과 직접 접촉하도록 한다.
이에 대해, 도 11을 참조하여 보다 상세히 설명한다.
도 11은 도 10의 A3영역을 확대한 개략적인 단면도로, 제2 전극과 보조 전극의 연결 구조를 도시한다.
도 11에 도시한 바와 같이, 소수성 뱅크(374)의 보조 컨택홀(374b)이 연결 패턴(162)을 노출하고, 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되며, 연결 패턴(162)과 제2 전하보조층(186) 사이에 전도성 뱅크(400)가 형성된다.
보다 상세하게, 연결 패턴(162) 상부에 보조 컨택홀(374b)을 갖는 소수성 뱅크(374)가 형성되고, 보조 컨택홀(374b)을 통해 연결 패턴(162)이 노출된다.
다음, 보조 컨택홀(374b)에 대응하여 소수성 뱅크(374) 상부에 전도성 뱅크(400)가 형성된다. 이러한 전도성 뱅크(400)는 소수성 뱅크(374) 형성 후 형성될 수 있다.
전도성 뱅크(400)는 연결 패턴(162)과 접촉하고, 소수성 뱅크(374)의 측면을 덮으며 접촉한다. 이때, 전도성 뱅크(400)는 소수성 뱅크(374)의 측면 일부와 접촉한다.
전도성 뱅크(400)는 보조 컨택홀(374b)의 적어도 일측에 형성된다. 이러한 전도성 뱅크(400)는 보조 컨택홀(374b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
전도성 뱅크(400)는 102 S/cm 이상의 전기 전도도(electrical conductivity)를 가지는 전도성 고분자(conductive polymer)나 금속이 도핑된 전도성 고분자로 이루어진다. 여기서, 전도성 고분자나 금속이 도핑된 전도성 고분자의 전기 전도도는 102 내지 105 S/cm일 수 있다.
이러한 전도성 고분자는 피롤(pyrrole), 아세틸렌(Acetylene), 아닐린(aniline), 싸이오펜(Thiophene), 셀레노펜(selenophene), 텔루로펜(tellurophene), 페닐렌(phenylene), 페닐렌 설파이드(phenylene Sulfide), 페닐렌 바이닐렌(phenylene vinylene), 퓨란(furan) 및 이들의 유도체로부터 선택될 수 있다. 이때, 전도성 고분자는 알킬기(alkyl group), 페닐렌기(phenylene group), 나프탈렌기(Naphthalene group), 에터기(ether group), 에스터기(ester group), 아마이드기(amide group)의 치환기를 가질 수 있다.
또한, 전도성 고분자에 도핑되는 금속은 구리(Cu), 철(Fe), 리튬(Li), 은(Ag), 이테르븀(Yb), 갈륨(Ga) 또는 셀레늄(Se)일 수 있다.
이어, 노출된 연결 패턴(162)과 전도성 뱅크(400) 및 소수성 뱅크(374) 상부에는 제2 전하보조층(186)과 제2 전극(190)이 순차적으로 형성된다.
여기서, 전도성 뱅크(400)의 측면은 비교적 큰 경사각을 가지므로, 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(400) 측면에서 단선되어, 전도성 뱅크(400) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 분리되며, 전도성 뱅크(400)의 측면에는 제2 전하보조층(186)과 제2 전극(190)이 형성되지 않고 노출된다. 따라서, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(400)의 측면과 직접 접촉한다.
이에 따라, 제2 전극(190)은 전도성 뱅크(400)를 통해 연결 패턴(162)과 전기적으로 연결되며, 화살표로 도시한 바와 같이, 제2 전극(190)은 전도성 뱅크(400) 및 연결 패턴(162)을 통해 제2 보조 전극(146)과 전기적으로 연결된다. 이때, 제2 전극(190)이 전도성 뱅크(400)와 직접 접촉하고, 전도성 뱅크(400)는 연결 패턴(162)과 직접 접촉하므로, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 전도성 뱅크(400)의 측면의 경사각은 소수성 뱅크(374)의 측면의 경사각보다 크다. 즉, 전도성 뱅크(400)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(b1)을 갖고, 소수성 뱅크(374)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b2)을 가진다. 여기서, 제1 경사각(b1)이 제2 경사각(b2)보다 크다.
이러한 전도성 뱅크(400)의 측면의 제1 경사각(b1)은 85도 내지 95도인 것이 바람직하다. 제1 경사각(b1)이 85도보다 작으면, 전도성 뱅크(400)의 측면에서 제2 전하보조층(186)과 제2 전극(190)이 단선되지 않고 형성되므로, 전도성 뱅크(400) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 연결된다. 따라서, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(400)와 직접 접촉하지 않게 된다. 또한, 제1 경사각(b1)이 95도보다 크면, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(400)의 측면과 이격되므로, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(400)와 직접 접촉하지 않게 된다.
이러한 전도성 뱅크(400)의 높이, 즉, 연결 패턴(162)의 상면으로부터 소수성 뱅크(374)와 접촉하는 전도성 뱅크(400)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 전도성 뱅크(400)의 높이는 1 ㎛ 내지 3 ㎛일 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 전도성 뱅크(400)는 보조 컨택홀(374b)의 적어도 일측에 형성되며, 다양한 평면 구조를 가질 수 있다. 이러한 전도성 뱅크(400)는, 도 5a 내지 도 5d에 도시된 제1 실시예에 따른 전계발광 표시장치의 전도성 뱅크(200)와 실질적으로 동일한 평면 구조를 가질 수 있다. 이때, 전도성 뱅크(400)는 제 보조 컨택홀(374b)의 일부에 대응하여 형성되는 것이 바람직하다.
앞선 본 발명의 제3 실시예에서는, 소수성 뱅크(374)를 형성한 후, 전도성 뱅크(400)를 형성하였으나, 전도성 뱅크는 소수성 뱅크(374)를 형성하기 전에 형성될 수도 있다. 즉, 전도성 뱅크를 형성한 다음, 소수성 뱅크(374)를 형성할 수도 있다. 이러한 본 발명의 제4 실시예에 대하여 도면을 참조하여 설명한다.
<제4 실시예>
도 12는 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 9의 II - II'선에 대응하는 단면을 도시한다. 본 발명의 제4 실시예에 따른 전계발광 표시장치는 단일 구조의 뱅크와 전도성 뱅크를 제외하면 제1 실시예와 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 12에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 전계발광 표시장치(4000)에서는, 기판(100) 상에 박막트랜지스터(T)가 형성되고, 박막트랜지스터(T) 상부에 순차적으로 형성된 제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 발광다이오드(De)의 발광층(180)으로부터의 빛은 제2 전극(190)을 통해 외부로 출력된다.
이를 위해, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금과 같은 금속 물질로 이루어지고 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가질 수 있다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다. 이와 달리, 제2 전극(190)은 IGO나 IZO와 같은 투명 도전성 물질로 형성될 수 있다.
이러한 제2 전극(190)은 소수성 뱅크(374)의 보조 컨택홀(374b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 열 증착 공정을 통해 형성되는 제2 전하보조층(186)이 위치하는데, 이러한 제2 전하보조층(186)은 절연 특성을 가지므로, 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하된다. 따라서, 제2 전극(190)과 연결 패턴(162)의 접촉 특성을 향상시키기 위해, 보조 컨택홀(374b)에 대응하는 소수성 뱅크(374)의 적어도 일 측면에 전도성 뱅크(500)를 형성하여, 전도성 뱅크(500)가 연결 패턴(162) 및 제2 전극(190)과 직접 접촉하도록 한다.
이에 대해, 도 13을 참조하여 보다 상세히 설명한다.
도 13은 도 12의 A4영역을 확대한 개략적인 단면도로, 제2 전극과 보조 전극의 연결 구조를 도시한다.
도 13에 도시한 바와 같이, 소수성 뱅크(374)의 보조 컨택홀(374b)이 연결 패턴(162)을 노출하고, 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되며, 연결 패턴(162)과 제2 전하보조층(186) 사이에 전도성 뱅크(500)가 형성된다.
보다 상세하게, 연결 패턴(162) 상부에 전도성 뱅크(500)가 형성된다. 전도성 뱅크(500)는 연결 패턴(162)의 일부를 노출한다.
다음, 연결 패턴(162)과 전도성 뱅크(500) 상부에 소수성 뱅크(374)가 형성된다. 소수성 뱅크(374)는 연결 패턴(162)과 전도성 뱅크(500)의 가장자리를 덮는다. 소수성 뱅크(374)는 보조 컨택홀(374b)을 가지며, 보조 컨택홀(374b)을 통해 연결 패턴(162)과 전도성 뱅크(500)를 노출한다.
전도성 뱅크(500)는 연결 패턴(162)과 접촉하고, 전도성 뱅크(500)의 일단은 연결 패턴(162)과 소수성 뱅크(374) 사이에 위치한다. 이에 따라, 소수성 뱅크(374)는 전도성 뱅크(500)의 상면과 측면을 덮으며 접촉한다.
이러한 전도성 뱅크(500)는 보조 컨택홀(374b)의 적어도 일측에 대응하여 형성된다.
전도성 뱅크(500)는 102 S/cm 이상의 전기 전도도(electrical conductivity)를 가지는 전도성 고분자(conductive polymer)나 금속이 도핑된 전도성 고분자로 이루어진다. 여기서, 전도성 고분자나 금속이 도핑된 전도성 고분자의 전기 전도도는 102 내지 105 S/cm일 수 있다.
이러한 전도성 고분자는 피롤(pyrrole), 아세틸렌(Acetylene), 아닐린(aniline), 싸이오펜(Thiophene), 셀레노펜(selenophene), 텔루로펜(tellurophene), 페닐렌(phenylene), 페닐렌 설파이드(phenylene Sulfide), 페닐렌 바이닐렌(phenylene vinylene), 퓨란(furan) 및 이들의 유도체로부터 선택될 수 있다. 이때, 전도성 고분자는 알킬기(alkyl group), 페닐렌기(phenylene group), 나프탈렌기(Naphthalene group), 에터기(ether group), 에스터기(ester group), 아마이드기(amide group)의 치환기를 가질 수 있다.
또한, 전도성 고분자에 도핑되는 금속은 구리(Cu), 철(Fe), 리튬(Li), 은(Ag), 이테르븀(Yb), 갈륨(Ga) 또는 셀레늄(Se)일 수 있다.
이어, 노출된 연결 패턴(162)과 전도성 뱅크(500) 및 소수성 뱅크(374) 상부에는 제2 전하보조층(186)과 제2 전극(190)이 순차적으로 형성된다.
여기서, 전도성 뱅크(500)의 측면은 비교적 큰 경사각을 가지므로, 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(500) 측면에서 단선되어, 전도성 뱅크(500) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 분리되며, 전도성 뱅크(500)의 측면에는 제2 전하보조층(186)과 제2 전극(190)이 형성되지 않고 노출된다. 따라서, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(500)의 측면과 직접 접촉한다.
이에 따라, 제2 전극(190)은 전도성 뱅크(500)를 통해 연결 패턴(162)과 전기적으로 연결되며, 화살표로 도시한 바와 같이, 제2 전극(190)은 전도성 뱅크(500) 및 연결 패턴(162)을 통해 제2 보조 전극(146)과 전기적으로 연결된다. 이때, 제2 전극(190)이 전도성 뱅크(500)와 직접 접촉하고, 전도성 뱅크(500)는 연결 패턴(162)과 직접 접촉하므로, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 전도성 뱅크(500)의 측면의 경사각은 소수성 뱅크(374)의 측면의 경사각보다 크다. 즉, 전도성 뱅크(500)의 측면은 기판(100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(b1)을 갖고, 소수성 뱅크(374)의 측면은 기판(100)에 평행한 전도성 뱅크(500)의 상면에 대해 제2 경사각(b2)을 가진다. 여기서, 제1 경사각(b1)이 제2 경사각(b2)보다 크다.
이러한 전도성 뱅크(500)의 측면의 제1 경사각(b1)은 85도 내지 95도인 것이 바람직하다. 제1 경사각(b1)이 85도보다 작으면, 전도성 뱅크(500)의 측면에서 제2 전하보조층(186)과 제2 전극(190)이 단선되지 않고 형성되므로, 전도성 뱅크(500) 상면의 제2 전하보조층(186)과 제2 전극(190)은 연결 패턴(162) 상부의 제2 전하보조층(186) 및 제2 전극(190)과 연결된다. 따라서, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(500)와 직접 접촉하지 않게 된다. 또한, 제1 경사각(b1)이 95도보다 크면, 연결 패턴(162) 상부의 제2 전하보조층(186)과 제2 전극(190)은 전도성 뱅크(500)의 측면과 이격되므로, 연결 패턴(162) 상부의 제2 전극(190)은 전도성 뱅크(500)와 직접 접촉하지 않게 된다.
이러한 전도성 뱅크(500)의 높이, 즉, 연결 패턴(162)의 상면으로부터 소수성 뱅크(374)와 접촉하는 전도성 뱅크(500)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 전도성 뱅크(500)의 높이는 1 ㎛ 내지 3 ㎛일 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 전도성 뱅크(500)는 보조 컨택홀(374b)의 적어도 일측에 형성되며, 다양한 평면 구조를 가질 수 있다. 이러한 전도성 뱅크(500)는, 도 8a 내지 도 8d에 도시된 제2 실시예에 따른 전계발광 표시장치의 전도성 뱅크(300)와 실질적으로 동일한 평면 구조를 가질 수 있다. 이때, 전도성 뱅크(500)는 제 보조 컨택홀(374b)의 일부에 대응하여 형성되는 것이 바람직하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
R, G, B: 적, 녹, 청색 부화소 100: 기판
160: 제1 전극 162: 연결 패턴
172: 제1 뱅크 172b: 제1 보조 컨택홀
174: 제2 뱅크 174a: 개구부
174b: 제2 보조 컨택홀 180: 발광층
190: 제2 전극 De: 발광다이오드
200, 300, 400, 500: 전도성 뱅크

Claims (12)

  1. 기판과;
    상기 기판 상부의 제1 전극과;
    상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과;
    상기 제1 전극과 상기 연결 패턴의 가장자리를 덮으며, 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 뱅크와;
    상기 제1 전극 상부의 발광층과;
    상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과;
    상기 연결 패턴과 상기 제2 전극 사이의 전도성 뱅크
    를 포함하며,
    상기 제2 전극은 상기 전도성 뱅크의 측면과 접촉하는 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 전도성 뱅크의 측면은 상기 뱅크의 측면보다 큰 경사각을 가지는 전계발광 표시장치.
  3. 제2항에 있어서,
    상기 전도성 뱅크의 측면은 85도 내지 95도의 경사각을 가지는 전계발광 표시장치.
  4. 제1항에 있어서,
    상기 제2 전극은 상기 전도성 뱅크의 측면에서 단선되는 전계발광 표시장치.
  5. 제1항에 있어서,
    상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 전도성 뱅크는 상기 보조 컨택홀의 일부에 대응하여 형성되는 전계발광 표시장치.
  6. 제1항에 있어서,
    상기 전도성 뱅크는 상기 뱅크의 측면과 접촉하는 전계발광 표시장치.
  7. 제1항에 있어서,
    상기 전도성 뱅크는 102 내지 105 S/cm 이상의 전기 전도도를 가지는 전도성 고분자나 금속이 도핑된 전도성 고분자로 이루어지는 전계발광 표시장치.
  8. 제1항에 있어서,
    상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하며,
    상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고,
    상기 전자보조층은 일부가 상기 뱅크와 상기 제2 전극 사이에 위치하며, 상기 전도성 뱅크의 측면과 접촉하는 전계발광 표시장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결되는 전계발광 표시장치.

  10. 제1항에 있어서,
    상기 전도성 뱅크의 일부는 상기 제1 뱅크와 상기 제2 뱅크 사이에 위치하는 전계발광 표시장치.
  11. 제1항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어지는 전계발광 표시장치.
  12. 제11항에 있어서,
    일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어지는 전계발광 표시장치.
KR1020200164875A 2020-11-30 2020-11-30 전계발광 표시장치 KR20220076082A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200164875A KR20220076082A (ko) 2020-11-30 2020-11-30 전계발광 표시장치
US17/521,114 US11917847B2 (en) 2020-11-30 2021-11-08 Electroluminescent display device including a conductive bank disposed between a second electrode and a connection pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200164875A KR20220076082A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20220076082A true KR20220076082A (ko) 2022-06-08

Family

ID=81751816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164875A KR20220076082A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Country Status (2)

Country Link
US (1) US11917847B2 (ko)
KR (1) KR20220076082A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240121992A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980780B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102638296B1 (ko) * 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
US11917847B2 (en) 2024-02-27
US20220173352A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US11398535B2 (en) Electroluminescent display device with bank between same color sub-pixels
US11605681B2 (en) Electroluminescent display device
CN111326549B (zh) 电致发光显示装置及其制造方法
CN111384111B (zh) 电致发光显示装置
US11903235B2 (en) Transparent display device
US11594701B2 (en) Electroluminescent display device and method of manufacturing the same
US11864440B2 (en) Electroluminescent display device
US11839108B2 (en) Transparent display device
US11658205B2 (en) Electroluminescent display device
US11917847B2 (en) Electroluminescent display device including a conductive bank disposed between a second electrode and a connection pattern
KR20210072451A (ko) 전계발광 표시장치
KR20210083679A (ko) 전계발광 표시장치
JP7451657B2 (ja) 電界発光表示装置およびその製造方法
US11825693B2 (en) Transparent display device
JP7308244B2 (ja) 電界発光表示装置
KR20230089304A (ko) 발광 표시장치
KR20220076294A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination