JP7451657B2 - 電界発光表示装置およびその製造方法 - Google Patents

電界発光表示装置およびその製造方法 Download PDF

Info

Publication number
JP7451657B2
JP7451657B2 JP2022187944A JP2022187944A JP7451657B2 JP 7451657 B2 JP7451657 B2 JP 7451657B2 JP 2022187944 A JP2022187944 A JP 2022187944A JP 2022187944 A JP2022187944 A JP 2022187944A JP 7451657 B2 JP7451657 B2 JP 7451657B2
Authority
JP
Japan
Prior art keywords
bank
layer
auxiliary
electrode
connection pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022187944A
Other languages
English (en)
Other versions
JP2023085220A (ja
Inventor
ガンヒョン キム，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023085220A publication Critical patent/JP2023085220A/ja
Application granted granted Critical
Publication of JP7451657B2 publication Critical patent/JP7451657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電界発光表示装置、およびその製造方法に関する。
フラットパネル表示装置の１つである電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）は、自己発光型であるため、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）に比べ、視野角などに優れており、バックライトが不要であることから、軽量・薄型が可能である上に、消費電力の面でも有利である。
また、電界発光表示装置は、直流低電圧による駆動が可能であり、応答速度が速く、構成要素が全て固体であるため、外部からの衝撃に強く、使用温度の範囲も広い。特に、製造コストが安価であるというメリットがある。
電界発光表示装置は、赤・緑・青色の副画素で構成される複数の画素を含み、赤・緑・青色の副画素を選択的に発光させ、多様なカラー映像を表示する。
赤・緑・青色の副画素は、それぞれ赤・緑・青色の発光層を含み、一般的に各発光層は、ファインメタルマスクを用いて発光物質を選択的に蒸着する真空熱蒸着（ｖａｃｕｕｍ ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）工程を経て形成される。
ところが、かかる蒸着工程は、マスク準備などのため、製造コストが増加する。また、マスク製造におけるばらつき、たわみ、そして影の影響などにより、大面積および高解像度の表示装置への適用が困難である。
本発明は、かかる問題を解決するために提示されたものであって、大面積および高解像度の電界発光表示装置、並びにその製造方法を提供することを目的とする。
前述した目的を達成するため、本発明の電界発光表示装置は、基板と、前記基板の上部の第１電極と、前記基板の上部に、前記第１電極と同じ物質で形成される接続パターンと、前記第１電極および前記接続パターンの端部を覆うバンクと、前記バンクの上部の補助バンクと、前記第１電極の上部の発光層と、前記発光層、前記バンクおよび前記補助バンクの上部に位置し、前記接続パターンに接触する第２電極とを含み、前記補助バンクは、その側面が逆傾斜となっており、前記発光層は正孔補助層、発光物質層および電子補助層を含み、前記電子補助層は、前記接続パターンを露出する開口を有し、前記第２電極は前記開口を介し、前記接続パターンに接触する。
前記第２電極は、前記補助バンクの側面に接触する。
前記補助バンクの側面は、前記基板に対し、１２０度より大きく、１５０度より小さい逆傾斜角度を持つ。
前記補助バンクは、１．５μｍより大きく、２．０μｍより小さい厚さを持つ。
前記バンクは、前記接続パターンを露出するコンタクトホールを有し、前記コンタクトホールと前記補助バンクとの間において前記バンクの上面が露出される。
前記第２電極は、前記コンタクトホールと前記補助バンクとの間において露出された前記バンクの上面に接触する。
前記正孔補助層と前記発光物質層のそれぞれは、少なくとも一側面が前記バンクにより取り囲まれ、前記電子補助層は、前記バンク、前記補助バンクおよび前記接続パターンの上部に位置し、前記補助バンクの上部の前記電子補助層は、前記バンクの上部の電子補助層および前記接続パターンの上部の電子補助層とは分離されている。
本発明の電界発光表示装置は、前記基板と前記第１電極との間に少なくとも１つの薄膜トランジスタをさらに含み、前記第１電極は、前記少なくとも１つの薄膜トランジスタと接続される。
前記バンクは、親水性の第１バンクと疎水性の第２バンクを含む。
前記第１バンクと前記第２バンクは、一体に形成される。
一方向に沿って隣接する画素領域の発光層は、互いに接続され、一体に形成される。
本発明の電界発光表示装置の製造方法は、基板の上部に第１電極および接続パターンを形成する段階と、前記第１電極および前記接続パターンの上部にバンクを形成する段階と、前記バンクの上部に、逆傾斜した側壁を有する補助バンクを形成する段階と、前記第１電極の上部に発光層を形成する段階と、前記発光層、前記バンクおよび前記補助バンクの上部に、前記接続パターンに接触する第２電極を形成する段階とを含む。
前記発光層を形成する段階は、正孔補助層を形成する段階と、発光物質層を形成する段階と、電子補助層を形成する段階とを含み、前記正孔補助層と前記発光物質層のそれぞれは、少なくとも一側面が前記バンクにより取り囲まれ、前記電子補助層は、前記バンク、前記補助バンクおよび前記接続パターンの上部に位置し、前記補助バンクの上部の前記電子補助層は、前記バンクの上部の電子補助層および前記接続パターンの上部の電子補助層とは分離されている。
本発明の電界発光表示装置の製造方法は、前記電子補助層を形成する段階と前記第２電極を形成する段階との間に、有機溶剤により前記電子補助層の一部を除去し、前記接続パターンを露出する開口を形成する段階をさらに含み、前記第２電極を形成する段階は、前記開口を介し、前記接続パターンに接触する前記第２電極を形成する段階を含む。
前記第１電極と前記接続パターンは、同じ工程段階で同時に形成され、同じ物質からなる。
前記発光層を形成する段階は、発光物質層を形成する段階と、前記発光物質層の上部に電荷補助層を形成する段階と、前記電荷補助層内に開口を形成し、前記接続パターンを露出する段階とを含み、前記第２電極を形成する段階は、前記開口内において前記接続パターンに接触する前記第２電極を形成する段階を含む。
本発明のさらに他の電界発光表示装置は、基板の上部に位置し、物質層の第１部分を含む第１電極と、前記基板の上部に位置し、前記物質層の第２部分を含む接続パターンと、前記第１電極の少なくとも一部と前記接続パターンの少なくとも一部との間に位置するバンクと、前記バンクの上部に位置し、逆傾斜した側面を有する補助バンクと、前記第１電極の上部に位置する発光物質層と、前記発光物質層、前記バンクおよび前記補助バンクの上部に位置する第２電極とを含む。
前記補助バンクは、逆テーパ状の絶縁物質構造を含み、前記物質層は、導電物質層を含み、前記バンクは、前記物質層の第１部分と前記物質層の第２部分との間に位置する。
前記導電物質層は、酸化インジウムスズを含む。
本発明のさらに他の電界発光表示装置は、画素領域において前記発光物質層の上部に位置し、前記発光物質層に接触し、接触領域において前記接続パターンの上部に位置し、前記接続パターンに接触する電荷補助層と、前記接触領域において前記電荷補助層内の開口をさらに含み、前記第２電極は、前記接触領域において前記接続パターンに直接接続される。
前記電荷補助層は、電子注入層と電子輸送層のうち、１つを含む。
本発明のさらに他の電界発光表示装置は、前記発光物質層と前記第２電極との間に位置する電荷補助層をさらに含む。
前記第２電極は、前記電荷補助層内の開口を介し、前記接続パターンに接触する。
本発明は、各副画素の発光層の少なくとも一部を溶液工程により形成することで、マスクを省略し、製造コストを減らすことができ、大面積および高解像度の表示装置を実現することができる。
また、同色の副画素同士の発光層が互いに接続され、一体に形成されるようにすることで、ノズル間における滴下量のばらつきを最小化することができ、各副画素に形成される発光層の厚さを均一にすることができる。その結果、ムラを防止し、表示装置の画質低下を防ぐことができる。
さらに、接続パターンを介し、第２電極を補助電極に接続させることで、第２電極の抵抗を下げることができる。
また、バンクの上部に、逆傾斜した側面を有する補助パターンを形成することで、第２電極と接続パターンを直接接触させ、第２電極と接続パターンとの間の電気的接触特性を向上させることができる。
本発明の実施例に係る電界発光表示装置における１つの画素領域を示す回路図である。 本発明の第１実施例に係る電界発光表示装置における１つの画素を概略的に示す平面図である。 本発明の第１実施例に係る電界発光表示装置を概略的に示す断面図である。 図３のＡ１領域を拡大して示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図である。 本発明の第２実施例に係る電界発光表示装置における１つの画素を概略的に示す平面図である。 本発明の第２実施例に係る電界発光表示装置を概略的に示す断面図である。
以下、図面を参照し、本発明の実施例に係る電界発光表示装置について詳細に説明する。
本発明の実施例にかかる電界発光表示装置は、映像を表示するため、複数の画素（ｐｉｘｅｌ）を含む。各画素は、赤・緑・青色の副画素（ｓｕｂ ｐｉｘｅｌ）を含み、各副画素に対応する画素領域は、図１に示すような構成を有することができる。
図１は、本発明の実施例に係る電界発光表示装置における１つの画素領域を示す回路図である。
図１に示すように、本発明の電界発光表示装置は、互いに交差して画素領域Ｐを画定するゲート配線ＧＬおよびデータ配線ＤＬを含み、各画素領域Ｐにはスイッチング薄膜トランジスタＴｓと駆動薄膜トランジスタＴｄ、ストレージキャパシタＣｓｔ、そして発光ダイオードＤｅが形成される。
さらに詳細に説明すると、スイッチング薄膜トランジスタＴｓのゲート電極はゲート配線ＧＬに接続され、ソース電極はデータ配線ＤＬに接続される。駆動薄膜トランジスタＴｄのゲート電極は、スイッチング薄膜トランジスタＴｓのドレイン電極に接続され、ソース電極は高電位電圧ＶＤＤ（例えば、１．５Ｖまたは３．３Ｖ）に接続される。発光ダイオードＤｅのアノードは駆動薄膜トランジスタＴｄのドレイン電極に接続され、カソードは低電位電圧ＶＳＳ（例えば、０Ｖ）に接続される。ストレージキャパシタＣｓｔは、駆動薄膜トランジスタＴｄのゲート電極およびドレイン電極に接続される。
かかる電界発光表示装置が映像を表示する動作について説明すると、ゲート配線ＧＬを介して印加されたゲート信号に応じ、スイッチング薄膜トランジスタＴｓがオンする。このとき、データ配線ＤＬに印加されたデータ信号がスイッチング薄膜トランジスタＴｓを介し、駆動薄膜トランジスタＴｄのゲート電極およびストレージキャパシタＣｓｔの一電極に印加される。
駆動薄膜トランジスタＴｄは、データ信号に応じてオンし、発光ダイオードＤｅを流れる電流を制御し、映像を表示する。発光ダイオードＤｅは、駆動薄膜トランジスタＴｄを介して供給される高電位電圧ＶＤＤの電流により発光する。
すなわち、発光ダイオードＤｅを流れる電流の量はデータ信号の大きさに比例し、発光ダイオードＤｅからの光の強度は、発光ダイオードＤｅを流れる電流の量に比例するため、画素領域Ｐはデータ信号の大きさに応じて異なる階調を表示し、その結果、電界発光表示装置は、映像を表示する。
ストレージキャパシタＣｓｔは、データ信号に対応する電荷を１フレームの間に維持し、発光ダイオードＤｅを流れる電流の量を一定にすることで、発光ダイオードＤｅが表示する階調を一定に維持させる役割を果たす。
一方、画素領域Ｐには、スイッチング薄膜トランジスタＴｓおよび駆動薄膜トランジスタＴｄ、そしてストレージキャパシタＣｓｔの他に、別の薄膜トランジスタとキャパシタをさらに設けることができる。
電界発光表示装置では、データ信号が駆動薄膜トランジスタＴｄのゲート電極に印加され、発光ダイオードＤｅが発光し、階調を表示する相対的に長時間、駆動薄膜トランジスタＴｄがオン状態を維持するが、このようなデータ信号の長時間印加により、駆動薄膜トランジスタＴｄは劣化し得る。そのため、駆動薄膜トランジスタＴｄの移動度（ｍｏｂｉｌｉｔｙ）および／または閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：Ｖｔｈ）が変わり、電界発光表示装置の画素領域Ｐは、同じデータ信号に対し、異なる階調を表示することになり、その結果、輝度のばらつきが生じ、電界発光表示装置の画質が低下する。
したがって、かかる駆動薄膜トランジスタＴｄの移動度、および／または閾値電圧の変化を補償するため、各画素領域Ｐに電圧変化を感知するための少なくとも１つのセンシング薄膜トランジスタ、および／またはキャパシタをさらに設けることができる。センシング薄膜トランジスタ、および／またはキャパシタは、基準電圧を印加し、センシング電圧を出力するための基準配線に接続することができる。
本発明の実施例に係る電界発光表示装置における発光ダイオードＤｅは、第１電極、発光層、および第２電極を含む。第１電極、発光層、および第２電極は、基板上に順次形成することができ、スイッチング薄膜トランジスタＴｓ、駆動薄膜トランジスタＴｄ、およびストレージキャパシタＣｓｔは、基板と第１電極との間に形成することができる。このような本発明の実施例に係る電界発光表示装置は、発光ダイオードＤｅの発光層からの光が基板とは反対方向、すなわち、第２電極を介し、外部へ出射するトップエミッション型であり得る。トップエミッション型は、同じ面積のボトムエミッション型に比べ、より広い発光領域を有し得るため、輝度を向上させ、消費電力を低下させることができる。
ところが、光を透過させるため、第２電極は、金属物質で比較的に薄い厚さに形成するか、または透明導電性物質で形成しなければならない。そのため、第２電極の抵抗が増加し、それにより電圧が降下して輝度のばらつきが生じ得る。
したがって、本発明は、第２電極の抵抗を低下させるべく、第２電極を補助電極と電気的に接続させる。このとき、第２電極と補助電極は、接続パターンを介し、電気的に接続されるが、接続パターンと第２電極との間の接触抵抗を減らし、電気的接触特性を向上させるため、接続パターンと第２電極との間の有機膜を除去する。
第１実施例
図２は、本発明の第１実施例に係る電界発光表示装置における１つの画素を概略的に示す平面図であって、バンクの構成を中心に示している。
図２に示すように、本発明の第１実施例に係る電界発光表示装置における１つの画素は、赤・緑・青色の副画素Ｒ、Ｇ、Ｂを含む。赤・緑・青色の副画素Ｒ、Ｇ、Ｂのそれぞれは、図１に示す画素領域Ｐの回路構成を有することができる。
赤・緑・青色の副画素Ｒ、Ｇ、Ｂは、図面上の横方向である第１方向（Ｘ軸方向）に沿って順次位置し、第１方向（Ｘ軸方向）に垂直な第２方向（Ｙ軸方向）に沿って、同色の副画素Ｒ、Ｇ、Ｂが位置する。ここで、赤・緑・青色の副画素Ｒ、Ｇ、Ｂは、角のある矩形になっているが、これに限定されるものではなく、角が丸みを帯びた矩形や楕円形など、様々な形状を有することができる。
ここで、赤・緑・青色の副画素Ｒ、Ｇ、Ｂは、それぞれの面積が同一であってもよく、互いに異なってもよい。赤・緑・青色の副画素Ｒ、Ｇ、Ｂの面積は、各副画素に設けられた発光ダイオードの寿命を考慮し、決定される。例えば、緑色の副画素Ｇの面積は、赤色の副画素Ｒの面積より大きく、青色の副画素Ｂの面積より小さくてもよい。しかしながら、本発明がこれに限定されるものではない。
かかる赤・緑・青色の副画素Ｒ、Ｇ、Ｂは、バンク１７２、１７４によって画定することができる。バンク１７２、１７４は、親水性の第１バンク１７２と疎水性の第２バンク１７４を含むことができる。
より詳細に説明すると、第１バンク１７２は、隣接する同色の副画素Ｒ、Ｇ、Ｂの間、および隣接する異色の副画素Ｒ、Ｇ、Ｂの間に位置する。かかる第１バンク１７２は各副画素Ｒ、Ｇ、Ｂを取り囲むよう、形成することができる。
あるいは、第１バンク１７２は、隣接する異色の副画素Ｒ、Ｇ、Ｂの間において省略してもよい。すなわち、第１バンク１７２は、第１方向（Ｘ軸方向）に延伸し、第２方向（Ｙ軸方向）に沿って隣接する同色の副画素Ｒ、Ｇ、Ｂの間のみに位置してもよい。
次に、第１バンク１７２の上部に第２バンク１７４が形成される。第２バンク１７４は、同色の副画素Ｒ、Ｇ、Ｂ列に対応して開口部１７４ａを有し、第１方向（Ｘ軸方向）に沿って隣接する異色の副画素Ｒ、Ｇ、Ｂの間に位置する。
したがって、開口部１７４ａは第２方向（Ｙ軸方向）に沿って延伸し、第２方向（Ｙ軸方向）の長さは第１方向（Ｘ軸方向）の長さ、すなわち、幅より長い。かかる開口部１７４ａは、第１方向（Ｘ軸方向）に平行な短辺と、第２方向（Ｙ軸方向）に平行な長辺を有する。このとき、第１方向（Ｘ軸方向）に沿って隣接する異色の副画素Ｒ、Ｇ、Ｂの間において、第２バンク１７４は、第１バンク１７２よりその幅が狭くてもよい。
また、第２方向（Ｙ軸方向）に沿って隣接する同色の副画素Ｒ、Ｇ、Ｂの間において、第２バンク１７４は、第１方向（Ｘ軸方向）に沿って延伸した延長部１７４ｃを有することができる。例えば、延長部１７４ｃは、第２方向（Ｙ軸方向）に沿って隣接する赤色の副画素Ｒ間に位置し、第１バンク１７２と重なってもよい。延長部１７４ｃの位置はこれに制限されるものではなく、第２方向（Ｙ軸方向）に沿って隣接する緑色の副画素Ｇ間、または第２方向（Ｙ軸方向）に沿って隣接する青色の副画素Ｂ間に位置してもよい。
一方、第１バンク１７２と第２バンク１７４は、延長部１７４ｃに対応し、それぞれ第１補助コンタクトホール１７２ｂ、第２補助コンタクトホール１７４ｂを有する。
図２に示していないが、かかる第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂが形成された延長部１７４ｃに対応し、補助電極および接続パターンが形成され、接続パターンは、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂを介し、露出される。したがって、発光ダイオードの第２電極は、接続パターンを介して補助電極と電気的に接続される。
また、第２バンク１７４の上部、すなわち、延長部１７４ｃの上部には、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂに対応し、補助バンク２００が形成される。補助バンク２００は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂを取り囲み、第２バンク１７４の上面を露出させる。
かかる補助バンク２００はリング状であって、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂと実質的に同じ平面形状を有する。すなわち、図２に示すように、平面視において、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂが矩形状である場合、補助バンク２００は矩形のリング状である。
あるいは、平面視において、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂが円形状である場合、補助バンク２００は円形のリング状である。
本発明の第１実施例に係る電界発光表示装置は、補助バンク２００を利用し、接続パターンと第２電極との間の有機膜を除去することで、第２電極と接続パターンを直接接触させ、接続パターンと第２電極との間の電気的接触特性を向上させることができる。
かかる本発明の第１実施例に係る電界発光表示装置の構成について図面を参照し、詳細に説明する。
図３は、本発明の第１実施例に係る電界発光表示装置を概略的に示す断面図であって、図２のＩ‐Ｉ’線に沿った断面を示す。図２を共に参照し、説明する。
図３に示すように、本発明の第１実施例に係る電界発光表示装置１０００において、基板１００の上部には、金属のような第１導電性物質からなる遮光パターン１１２および第１補助電極１１４が形成される。基板１００はガラス基板であってもよく、プラスチック基板であってもよい。例えば、プラスチック基板としてポリイミドを用いることができるが、これに限定されるものではない。
遮光パターン１１２および第１補助電極１１４は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはこれらの合金のうち、少なくとも１つを用いて、単層、または多層に形成することができる。例えば、遮光パターン１１２および第１補助電極１１４は、モリブデン・チタン合金（ＭｏＴｉ）の下部層と、銅（Ｃｕ）の上部層を含む二層構造にすることができ、上部層が下部層より厚くてもよい。
一方、第１補助電極１１４は、基板１００に平行な平面において、第１方向（Ｘ軸方向）および／または第２方向（Ｙ軸方向）に延伸することができる。例えば、第１補助電極１１４を第１方向（Ｘ軸方向）に沿って延伸し、第１方向（Ｘ軸方向）に沿って配列された複数の画素領域に対応するよう形成することができる。また、第１補助電極１１４を第１方向（Ｘ軸方向）と交差する第２方向（Ｙ軸方向）に沿って延伸し、第２方向（Ｙ軸方向）に沿って配列された複数の画素領域に対応するよう形成することができる。あるいは、第１補助電極１１４を、第１方向（Ｘ軸方向）および第２方向（Ｙ軸方向）に沿って延伸し、格子構造にすることもできる。しかしながら、本発明がこれに限定されるものではない。
遮光パターン１１２および第１補助電極１１４の上部に、バッファー層１２０が実質的に基板１００の全面に形成される。バッファー層１２０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）のような無機絶縁物質から、単層、または多層に形成することができる。
ここで、バッファー層１２０は、遮光パターン１１２の上部にバッファーホール１２０ａを有し、遮光パターン１１２の上面はバッファーホール１２０ａを介し、部分的に露出される。
バッファー層１２０の上部には、パターニングされた半導体層１２２およびキャパシタ電極１２４が形成される。半導体層１２２およびキャパシタ電極１２４は、遮光パターン１１２の上部に互いに離間して位置する。遮光パターン１１２は半導体層１２２に入射する光を遮断し、半導体層１２２が光によって劣化することを防止する。
半導体層１２２およびキャパシタ電極１２４は多結晶シリコンからなり、半導体層１２２の両端部およびキャパシタ電極１２４に不純物がドープされることがある。あるいは、半導体層１２２およびキャパシタ電極１２４は、酸化物半導体物質からなってもよい。
半導体層１２２の上部には、絶縁物質からなるゲート絶縁膜１３０および金属のような第２導電性物質からなるゲート電極１３２が順次形成される。ゲート絶縁膜１３０およびゲート電極１３２は、半導体層１２２の中央に対応して位置する。
ゲート絶縁膜１３０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）のような無機絶縁物質から形成することができる。半導体層１２２が酸化物半導体物質からなる場合、ゲート絶縁膜１３０は、酸化シリコンＳｉＯ２から形成することが好ましい。
また、ゲート電極１３２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはこれらの合金のうち、少なくとも１つを用いて、単層、または多層に形成することができる。例えば、ゲート電極１３２は、モリブデン・チタン合金（ＭｏＴｉ）の下部層と、銅（Ｃｕ）の上部層を含む二層構造にすることができ、上部層が下部層より厚くてもよい。
図３に示すように、ゲート絶縁膜１３０は、ゲート電極１３２と同じ形状にパターニングすることができる。このとき、ゲート絶縁膜１３０の幅がゲート電極１３２の幅より広くてもよい。その結果、ゲート絶縁膜１３０の上面端部が露出され得る。あるいは、ゲート絶縁膜１３０の幅はゲート電極１３２の幅と同じであってもよい。
または、ゲート絶縁膜１３０はパターニングされず、実質的に基板１００の全面に形成されてもよい。
一方、ゲート電極１３２と同じ層において同じ物質により、ゲート配線（不図示）をさらに形成することができる。ゲート配線は、第１方向（Ｘ軸方向）に延伸して形成することができ、第１補助電極１１４が第１方向（Ｘ軸方向）に延伸した場合、ゲート配線と第１補助電極１１４は、互いに平行になり得る。
実質的に基板１００の全面に亘り、絶縁物質からなる層間絶縁膜１４０がゲート電極１３２の上部に形成される。層間絶縁膜１４０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）のような無機絶縁物質から形成することができる。あるいは、層間絶縁膜１４０は、フォトアクリルやベンゾシクロブテンのような有機絶縁物質で形成することもできる。
層間絶縁膜１４０は、第１、第２、第３、第４コンタクトホール１４０ａ、１４０ｂ、１４０ｃ、１４０ｄを有する。第１コンタクトホール１４０ａと第２コンタクトホール１４０ｂは、半導体層１２２の両端部をそれぞれ露出させる。第３コンタクトホール１４０ｃは、遮光パターン１１２の上面の一部を露出させ、バッファーホール１２０ａ内に位置する。あるいは、バッファーホール１２０ａが省略され、第３コンタクトホール１４０ｃが、層間絶縁膜１４０のみならず、バッファー層１２０内にも形成され、遮光パターン１１２の上面の一部を露出させることもできる。第４コンタクトホール１４０ｄは、層間絶縁膜１４０のみならず、バッファー層１２０内にも形成され、第１補助電極１１４の上面の一部を露出させる。
層間絶縁膜１４０の上部には、金属のような第３導電性物質からなるソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６が形成される。ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはこれらの合金のうち、少なくとも１つを用いて、単層、または多層に形成することができる。例えば、ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６は、モリブデン・チタン合金（ＭｏＴｉ）の下部層と、銅（Ｃｕ）の上部層を含む二層構造にすることができ、上部層が下部層より厚くてもよい。あるいは、ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６は三層構造にすることもできる。
ソース電極１４２とドレイン電極１４４は、それぞれ第１コンタクトホール１４０ａ、第２コンタクトホール１４０ｂを介し、半導体層１２２の両端部に接触する。また、ドレイン電極１４４は、第３コンタクトホール１４０ｃを介して遮光パターン１１２に接触し、キャパシタ電極１２４と重なる。キャパシタ電極１２４は、遮光パターン１１２およびドレイン電極１４４と重なり、ストレージキャパシタを構成する。
一方、第２補助電極１４６は第１補助電極１１４と重なり、第４コンタクトホール１４０ｄを介し、第１補助電極１１４に接触する。このような第２補助電極１４６は第２方向（Ｙ軸方向）に沿って延伸し、第２方向（Ｙ軸方向）に沿って配列された複数の画素領域に対応するよう形成することができる。しかしながら、本発明がこれに限定されるものではない。
また、層間絶縁膜１４０の上部には、第３導電性物質からなるデータ配線（不図示）および高電位配線（不図示）をさらに形成することができる。データ配線および高電位配線は、第２方向（Ｙ軸方向）に沿って延伸するように形成することができる。その結果、データ配線、高電位配線、および第２補助電極１４６は、互いに平行であり得る。
半導体層１２２、ゲート電極１３２、そしてソース電極１４２およびドレイン電極１４４は、薄膜トランジスタＴを構成する。ここで、薄膜トランジスタＴは、半導体層１２２の一側面、すなわち、半導体層１２２の上部にゲート電極１３２、ソース電極１４２およびドレイン電極１４４が位置するコプラナー構造であり得る。
あるいは、薄膜トランジスタＴは、半導体層の下部にゲート電極が位置し、半導体層の上部にソース電極およびドレイン電極が位置する逆スタガード構造であってもよい。この場合、半導体層は、酸化物半導体物質、または非晶質シリコンから形成することができる。
ここで、薄膜トランジスタＴは、図１の駆動薄膜トランジスタＴｄに相当し、図に示していないが、かかる薄膜トランジスタＴと同じ構成のスイッチング薄膜トランジスタ（図１のＴｓ）をさらに形成することができる。
実質的に基板１００の全面に亘り、絶縁物質からなる保護層１５０が、ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６の上部に形成される。保護層１５０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）のような無機絶縁物質から形成することができる。
次に、実質的に基板１００の全面に亘り、絶縁物質からなるオーバーコート層１５５が保護層１５０の上部に形成される。オーバーコート層１５５はフォトアクリルやベンゾシクロブテンのような有機絶縁物質で形成することができる。かかるオーバーコート層１５５は下部膜による段差を解消し、実質的に平坦な上面を有する。
ここで、保護層１５０とオーバーコート層１５５のうち、一方を省略することができる。例えば、保護層１５０を省略することができるが、これに限定されるものではない。
オーバーコート層１５５は、保護層１５０と共にドレイン電極１４４を露出するドレインコンタクトホール１５５ａを有する。また、オーバーコート層１５５は、保護層１５０と共に第２補助電極１４６を露出する第５コンタクトホール１５５ｂを有する。
オーバーコート層１５５の上部には、比較的に高い仕事関数を有する第１電極１６０が形成される。第１電極１６０は、ドレインコンタクトホール１５５ａを介し、ドレイン電極１４４に接触する。
第１電極１６０は、第１層１６０ａおよび第２層１６０ｂを含み、第２層１６０ｂは第１層１６０ａと基板１００との間、より詳細には第１層１６０ａとオーバーコート層１５５との間に位置する。
第１層１６０ａは、比較的に高い仕事関数を有する導電性物質からなり、例えば、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）や酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のような透明導電性物質で形成することができる。第２層１６０ｂは、比較的に高い反射率を有する金属物質からなり、例えば、銀（Ａｇ）やアルミニウム（Ａｌ）で形成することができる。かかる第１層１６０ａの仕事関数は、第２層１６０ｂの仕事関数より高い。
ここで、第２層１６０ｂは、第１層１６０ａより厚くてもよい。例えば、第２層１６０ｂの厚さは８０ｎｍ～１００ｎｍであり、第１層１６０ａの厚さは１０ｎｍ～８０ｎｍであり得るが、これに限定されるものではない。
また、第１電極１６０は、第２層１６０ｂとオーバーコート層１５５との間に第３層１６０ｃをさらに含むことができる。すなわち、第１電極１６０を三層構造にすることができる。
例えば、第３層１６０ｃは、ＩＴＯやＩＺＯのような透明導電性物質で形成することができるが、これに限定されるものではない。
かかる第３層１６０ｃの厚さは、第２層１６０ｂの厚さより小さく、第１層１６０ａの厚さより小さいか等しくあり得る。例えば、第３層１６０ｃの厚さは１０ｎｍであり得るが、これに限定されるものではない。
かかる第３層１６０ｃは、第２層１６０ｂとオーバーコート層１５５との間の接着特性を改善するためのものであって、省略することもできる。その結果、第１電極１６０は二層構造を有することができる。
また、オーバーコート層１５５の上部に、第１電極１６０と同じ物質からなる接続パターン１６２が形成される。したがって、接続パターン１６２は、第１、第２、第３層１６２ａ、１６２ｂ、１６２ｃを含むことができる。このとき、第２層１６２ｂは、第１層１６２ａと第３層１６２ｃとの間に位置し、第３層１６２ｃは、第２層１６２ｂと基板１００との間、より詳細には第２層１６２ｂとオーバーコート層１５５との間に位置する。接続パターン１６２は、第５コンタクトホール１５５ｂを介し、第２補助電極１４６に接触する。
一方、前述したように、第１電極１６０の第３層１６０ｃが省略され、第１電極１６０が二層構造となる場合、接続パターン１６２の第３層１６２ｃも省略され、接続パターン１６２は二層構造となる。
第１電極１６０の上部には、絶縁物質からなるバンク１７２、１７４が形成される。バンク１７２、１７４は、親水性の第１バンク１７２と疎水性の第２バンク１７４を含む。
さらに詳細に説明すると、第１バンク１７２は、第１電極１６０の端部と重なって第１電極１６０の端部を覆い、第１電極１６０の中央部を露出させる。かかる第１バンク１７２は、第１電極１６０の端部に接触する。また、第１バンク１７２は、接続パターン１６２の上部にも形成され、接続パターン１６２の端部を覆い、接続パターン１６２の中央部を露出する第１補助コンタクトホール１７２ｂを有する。
かかる第１バンク１７２は、親水性を示す物質、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）のような無機絶縁物質から形成することができる。あるいは、第１バンク１７２は、ポリイミドで形成することもできる。
第１バンク１７２の上部には、第２バンク１７４が形成される。このとき、第２バンク１７４の少なくとも上面は疎水性であり、第２バンク１７４の側面は疎水性、または親水性であり得る。
第２バンク１７４は、第１電極１６０の中央部を露出する開口部１７４ａを有する。前述した通り、第２バンク１７４は、隣接する異色の副画素間に形成し、第２バンク１７４の開口部１７４ａは、同色の副画素列に対応して形成することができる。
第２バンク１７４は、第１バンク１７２よりその幅が狭く、第１バンク１７２の上部に位置し、第１バンク１７２の端部を露出させる。また、第２バンク１７４は、第１バンク１７２より厚くてもよい。例えば、第２バンク１７４の厚さは１μｍ～２μｍであり得るが、これに限定されるものではない。
一方、前述したように、隣接する異色の副画素間において、第１バンク１７２を省略することができる。この場合、第２バンク１７４は、第１電極１６０の端部と重なり、接触することができる。
かかる第２バンク１７４は、疎水性の有機絶縁物質で形成することができる。あるいは、第２バンク１７４は、親水性の有機絶縁物質で形成し、疎水性処理を施すこともできる。
また、第２バンク１７４は、第１補助コンタクトホール１７２ｂに対応して第２補助コンタクトホール１７４ｂを有し、接続パターン１６２は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂを介し、露出される。ここで、第２補助コンタクトホール１７４ｂの面積および幅が、第１補助コンタクトホール１７２ｂの面積および幅より広くてもよい。
一方、図に示していない第１電極１６０の他端の上部には、第１バンク１７２のみを配置することができる。
また、図３には、第１バンク１７２と第２バンク１７４とが異なる物質で分離形成されているが、親水性の第１バンク１７２と疎水性の第２バンク１７４を同一物質で一体に形成することもできる。例えば、上面が疎水性を示す有機層を基板１００の全面に形成した後、透過部と遮断部、そして半透過部を含むハーフトーンマスクを使用し、パターニングすることで、幅と厚さが互いに異なる第１バンク１７２および第２バンク１７４を形成することもできる。
接続パターン１６２に対応する第２バンク１７４の上部には補助バンク２００が形成される。補助バンク２００はその側面が逆傾斜となっており、補助バンク２００と第２補助コンタクトホール１７４ｂとの間において第２バンク１７４の上面が露出される。かかる補助バンク２００について、後述する。
次に、露出された第１電極１６０、第２バンク１７４および補助バンク２００の上部には発光層１８０が形成される。発光層１８０は、第１電極１６０の上部に順次位置する第１電荷補助層１８２と、発光物質層１８４、そして第２電荷補助層１８６を含むことができる。発光物質層１８４は、赤・緑・青色の発光物質のうち、いずれか１つからなり得るが、これに限定されるものではない。かかる発光物質は、燐光化合物、または蛍光化合物のような有機発光物質であってもよく、量子ドットのような無機発光物質であってもよい。
第１電荷補助層１８２は、正孔補助層（Ｈｏｌｅ Ａｕｘｉｌｉａｒｙ Ｌａｙｅｒ）であり得る。そして、正孔補助層は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＨＩＬ）と正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ：ＨＴＬ）のうち、少なくとも１つを含むことができる。また、第２電荷補助層１８６は、電子補助層（Ｅｌｅｃｔｒｏｎ Ａｕｘｉｌｉａｒｙ Ｌａｙｅｒ）であり得る。そして、電子補助層は、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＥＩＬ）と電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ：ＥＴＬ）のうち、少なくとも１つを含むことができる。かかる第１電荷補助層１８２および第２電荷補助層１８６は、有機膜を含む。しかしながら、本発明がこれに限定されるものではない。
ここで、第１電荷補助層１８２と発光物質層１８４のそれぞれは、溶液工程により形成することができる。したがって、工程を単純化し、大面積および高解像度の表示装置を提供することができる。溶液工程には、スピンコート法やインクジェットプリント法、スクリーンプリント法を利用することができるが、これに限定されるものではない。かかる第１電荷補助層１８２と発光物質層１８４は、開口部１７４ａ内にのみ形成され、第１電荷補助層１８２と発光物質層１８４のそれぞれは、少なくとも一側面を第１バンク１７２および第２バンク１７４により取り囲むことができる。
前述した通り、第２バンク１７４の開口部１７４ａは、同色の副画素列に対応して形成されるため、異なるノズルを介し、同色の副画素列に対応する各画素領域に滴下した溶液は互いに繋がる。該溶液を乾燥させ、第１電荷補助層１８２および発光物質層１８４を形成する。その結果、第１電荷補助層１８２と発光物質層１８４のそれぞれは、同色の副画素列に対応する隣接する画素領域において互いに接続され、一体に形成される。したがって、ノズル間における滴下量のばらつきを最小化し、各画素領域に形成される薄膜の厚さを均一にすることができる。
溶液が乾燥するとき、第２バンク１７４に隣接する部分と、他の部分とでは溶媒の蒸発速度に差がある。すなわち、第２バンク１７４付近の方が他の部分に比べ、溶媒の蒸発速度が速く、その結果、第２バンク１７４に隣接する部分において、第１電荷補助層１８２および発光物質層１８４の高さは、第２バンク１７４に近づくほど高くなる。
一方、第２電荷補助層１８６は、熱蒸着工程により形成することができる。したがって、第２電荷補助層１８６は、実質的に基板１００の全面に形成することができる。すなわち、第２電荷補助層１８６は、開口部１７４ａ内だけではなく、第２バンク１７４の上部にも形成することができ、接続パターン１６２の上部にも形成することができる。このとき、接続パターン１６２の上部の第２電荷補助層１８６は、接続パターン１６２を露出する開口１８６ａを有し、その開口１８６ａは、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ内に位置する。第２電荷補助層１８６の開口１８６ａは、補助バンク２００を利用して形成される。
開口１８６ａは、図４に示すように、接触領域に形成される。接触領域において第２補助電極１４６、接続パターン１６２、そして第２電極は互いに電気的に接触する。また、一部の実施例において、第２電荷補助層１８６は、図４に示すように、かかる接触領域において接続パターン１６２に物理的にも直接接触する。一方、第２電荷補助層１８６は、補助バンク２００の上部にも形成される。補助バンク２００の上部の第２電荷補助層１８６は、第２バンク１７４の上部の第２電荷補助層１８６および接続パターン１６２の上部の第２電荷補助層１８６とは分離されている。このとき、補助バンク２００の側面および補助バンク２００に隣接する第２バンク１７４の上面には第２電荷補助層１８６が形成されない。これについて後述する。
続いて、発光層１８０の上部には、比較的に低い仕事関数を有する導電性物質からなる第２電極１９０が実質的に基板１００の全面に形成される。具体的に第２電極１９０は、第２電荷補助層１８６の上部に形成され、第２電荷補助層１８６が形成されない第２バンク１７４の上面および補助バンク２００の側面にも形成される。その結果、第２電極１９０は、第２バンク１７４の上面および補助バンク２００の側面に接触する。
ここで、第２電極１９０は、アルミニウム（Ａｌ）やマグネシウム（Ｍｇ）、銀（Ａｇ）、またはこれらの合金で形成することができる。このとき、第２電極１９０は、発光層１８０からの光が透過できるよう、その厚さが相対的に薄い。例えば、第２電極１９０の厚さは、５ｎｍ～１０ｎｍであり得るが、これに限定されるものではない。
あるいは、第２電極１９０は、酸化インジウムガリウム（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ：ＩＧＯ）やＩＺＯのような透明導電性物質で形成することもできる。
かかる第２電極１９０は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂを介し、接続パターン１６２と電気的に接続される。したがって、第２電極１９０は、接続パターン１６２を介し、第１補助電極１１４および第２補助電極１４６と電気的に接続される。
このとき、第２電極１９０と接続パターン１６２との間には第２電荷補助層１８６が位置するが、有機膜を含む第２電荷補助層１８６は絶縁特性を持ち、抵抗として作用するため、第２電極１９０と接続パターン１６２との間の接触特性が低下し得る。
しかしながら、本発明では、接続パターン１６２を露出する開口１８６ａを第２電荷補助層１８６に形成することで、第２電極１９０が開口１８６ａを介し、接続パターン１６２に直接接触するため、第２電極１９０と接続パターン１６２との間の接触特性を向上させることができる。
第１電極１６０、発光層１８０、および第２電極１９０は、発光ダイオードＤｅを構成する。ここで、第１電極１６０はアノードとして働き、第２電極１９０はカソードとして働くことができるが、これに限定されるものではない。
前述したように、本発明の第１実施例に係る電界発光表示装置１０００は、発光ダイオードＤｅの発光層１８０からの光が基板１００とは反対方向、すなわち、第２電極１９０を通して外部へ出射するトップエミッション型であり得る。
このとき、各画素領域の発光ダイオードＤｅは、放出する光の波長に応じ、マイクロキャビティ効果に該当する素子の厚さを有することができ、その結果、光効率を高めることができる。
一方、図に示していないが、実質的に基板１００の全面に亘り、第２電極１９０の上部にキャッピング層を形成することができる。キャッピング層は、比較的に屈折率の高い絶縁物質で形成することができる。キャッピング層に沿って移動する光の波長が表面プラズマ共振により増幅するため、ピークの強度が増加し、トップエミッション型の電界発光表示装置における光効率を向上させることができる。例えば、キャッピング層は、有機膜や無機膜の単一膜にしてもよく、有機無機積層膜にしてもよい。
このように、本発明の第１実施例に係る電界発光表示装置１０００では、発光層１８０の一部を溶液工程により形成することで、ファインメタルマスクを省略し、製造コストを低減することができ、大面積および高解像度の表示装置を実現することができる。
また、本発明の第１実施例に係る電界発光表示装置１０００は、トップエミッション型を採用することで、輝度を向上させ、消費電力を減らすことができる。ここで、第２電極１９０は、光を透過させるため、比較的に薄い厚さに形成される。あるいは、透明導電性物質で形成される。その結果、その抵抗が高くなるが、接続パターン１６２を介し、第２電極１９０を第１補助電極１１４および第２補助電極１４６と接続させることにより、第２電極１９０の抵抗を低下させることができる。
このとき、補助バンク２００を利用して第２電荷補助層１８６に開口１８６ａを形成し、第２電極１９０を接続パターン１６２に直接接触させることで、第２電極１９０と接続パターン１６２との間の接触特性を向上させることができる。
一方、第１補助電極１１４と第２補助電極１４６のうち、一方を省略することもできる。
かかる本発明の第１実施例に係る補助バンク２００、第２電荷補助層１８６および第２電極１９０の構成について、図４を参照し、詳細に説明する。
図４は、図３のＡ１領域を拡大して示す断面図である。
図４に示すように、接続パターン１６２に対応する第２バンク１７４の上部には、補助バンク２００が形成される。補助バンク２００は絶縁物質からなり、例えば、ポリイミド系やアクリル系のレジストからなり得る。
かかる補助バンク２００は、第２電荷補助層１８６に開口１８６ａを形成する際に用いられるものであって、第２電荷補助層１８６を断線させ、疎水性の第２バンク１７４の上面を露出させ、第２電極１９０は繋がるようにしなければならない。
このとき、露出される第２バンク１７４の上面の幅ｗ１は、５μｍ～８μｍであることが好ましく、そのため、補助バンク２００は所定の厚さおよび逆傾斜した側面を有する。すなわち、補助バンク２００の上面は、その下面より幅が広く、面積が大きい。また、補助バンク２００の側面は、基板（図３の１００）の平行な面に対し、９０度より大きい逆傾斜角度ａ１を有する。したがって、補助バンク２００は、円錐のように下方に行くほど細くなり、下端でさらに小さくなる。
補助バンク２００の厚さが厚いほど、また逆傾斜角度ａ１が大きいほど、カバレジ特性が低く、膜が断線し得る。
一般的に、蒸着材料の蒸着速度が速いほどカバレジ特性が低く、蒸着材料の厚さが小さいほどカバレジ特性が低いが、有機膜を含む第２電荷補助層１８６は、金属や透明導電性物質からなる第２電極１９０よりカバレジ特性が低い。
例えば、第２電荷補助層１８６の厚さは、２０ｎｍ～２５ｎｍであり得る。また、第２電極１９０の厚さは、１０ｎｍ～１５ｎｍであり得る。
したがって、第２電荷補助層１８６を断線させ、第２電極１９０は繋がるように形成するため、補助バンク２００の厚さは１．５μｍより大きく、２．０μｍより小さいことが好ましい。補助バンク２００の厚さが１．５μｍ以下であると、第２電荷補助層１８６が断線しないため、第２バンク１７４の上面を露出させることができない。また、補助バンク２００の厚さが２．０ｍ以上であると、第２電極１９０が断線し、第２電極１９０に電圧を供給することができなくなる。
また、補助バンク２００の逆傾斜角度ａ１は、１２０度より大きく、１５０度より小さいことが好ましい。逆傾斜角度ａ１が１２０度以下であると、第２電荷補助層１８６が断線しないため、第２バンク１７４の上面を露出させることができない。また、逆傾斜角度ａ１が１５０度以上であると、第２電極１９０が断線し、第２電極１９０に電圧を供給することができなくなる。
一方、第１バンク１７２および第２バンク１７４は、正傾斜角度の側面を有することができる。すなわち、第１バンク１７２および第２バンク１７４の側面は、基板（図３の１００）の平行な面に対し、９０度より小さい傾斜角を有する。
かかる補助バンク２００の側面には、実質的に第２電荷補助層１８６が形成されないため、補助バンク２００の上部に形成される第２電荷補助層１８６は、接続パターン１６２の上部に形成される第２電荷補助層１８６とは断線した状態となり、第２バンク１７４の上面を露出させる。ここで、第２電荷補助層１８６は、補助バンク２００の側面において上側一部にのみ形成される。
一方、第２電荷補助層１８６は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ内に接続パターン１６２を露出する開口１８６ａを有するが、かかる開口１８６ａは、補助バンク２００および露出される第２バンク１７４を利用し、形成される。
続いて、実質的に基板（図３の１００）の全面に亘り、第２電荷補助層１８６の上部には第２電極１９０が形成される。第２電極１９０は、補助バンク２００の側面および第２バンク１７４の上面にも形成され、補助バンク２００の側面および第２バンク１７４の上面に接触する。このとき、補助バンク２００の側面において、第２電極１９０の厚さは下部に行くほど、すなわち、第２バンク１７４に近づくほど薄くなり得る。
かかる第２電極１９０は、開口１８６ａを介して露出された接続パターン１６２に直接接触する。その結果、第２電極１９０と接続パターン１６２との間の接触特性を向上させることができる。
かかる本発明の第１実施例に係る電界発光表示装置１０００の製造方法について図面を参照し、詳細に説明する。
図５ａないし図５ｇは、本発明の第１実施例に係る電界発光表示装置の製造過程を概略的に示す断面図であり、図２のＩ‐Ｉ’線に対応する。
図５ａに示すように、基板１００の上部に第１導電性物質を蒸着し、第１マスク工程によりパターニングすることで、遮光パターン１１２および第１補助電極１１４を形成する。
次に、遮光パターン１１２および第１補助電極１１４の上部に無機絶縁物質を蒸着し、実質的に基板１００の全面にバッファー層１２０を形成し、第２マスク工程によりバッファー層１２０をパターニングすることで、遮光パターン１１２の上面を部分的に露出するバッファーホール１２０ａを形成する。
次に、バッファー層１２０の上部に半導体物質を蒸着し、第３マスク工程によりパターニングすることで、半導体層１２２およびキャパシタ電極１２４を形成する。半導体層１２２およびキャパシタ電極１２４は、遮光パターン１１２の上部に互いに離間して位置する。
ここで、半導体物質は多結晶シリコンであり、半導体層１２２の両端部およびキャパシタ電極１２４に不純物をドープする段階を行うことができる。あるいは、半導体物質は、酸化物半導体物質であってもよい。
次に、半導体層１２２およびキャパシタ電極１２４の上部に、無機絶縁物質および第２導電性物質を順次蒸着し、第４マスク工程によりパターニングすることで、ゲート絶縁膜１３０およびゲート電極１３２を形成する。ゲート絶縁膜１３０およびゲート電極１３２は、半導体層１２２の中央に対応して位置する。
続いて、ゲート電極１３２および第１パッド電極１３４の上部に無機絶縁物質を蒸着、または有機絶縁物質を塗布し、実質的に基板１００の全面に層間絶縁膜１４０を形成し、第５マスク工程によりパターニングすることで、第１、第２、第３、第４コンタクトホール１４０ａ、１４０ｂ、１４０ｃ、１４０ｄを形成する。このとき、バッファー層１２０を選択的に除去することができる。
第１コンタクトホール１４０ａと第２コンタクトホール１４０ｂは、半導体層１２２の両端部をそれぞれ露出させ、第３コンタクトホール１４０ｃは、バッファーホール１２０ａに対応し、遮光パターン１１２の上面の一部を露出させる。ここで、バッファーホール１２０ａは省略され得る。また、第３コンタクトホール１４０ｃは、層間絶縁膜１４０のみならず、バッファー層１２０内にも形成され、遮光パターン１１２の上面の一部を露出させることもできる。この場合、第２マスク工程は省略される。また、第４コンタクトホール１４０ｄは、層間絶縁膜１４０のみならず、バッファー層１２０内にも形成され、第１補助電極１１４の上面の一部を露出させる。
次に、層間絶縁膜１４０の上部に第３導電性物質を蒸着し、第６マスク工程によりパターニングすることで、ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６を形成する。
ソース電極１４２とドレイン電極１４４は、それぞれ第１コンタクトホール１４０ａと第２コンタクトホール１４０ｂを介し、半導体層１２２の両端部に接触する。また、ドレイン電極１４４は、第３コンタクトホール１４０ｃを介し、遮光パターン１１２に接触し、キャパシタ電極１２４と重なる。
一方、第２補助電極１４６は、第４コンタクトホール１４０ｄを介し、第１補助電極１１４に接触する。
次に、ソース電極１４２およびドレイン電極１４４、そして第２補助電極１４６の上部に無機絶縁物質を蒸着して保護層１５０を形成し、保護層１５０の上部に有機絶縁物質を塗布してオーバーコート層１５５を形成する。続いて、第７マスク工程によりオーバーコート層１５５および保護層１５０をパターニングし、ドレインコンタクトホール１５５ａおよび第５コンタクトホール１５５ｂを形成する。
ドレインコンタクトホール１５５ａはドレイン電極１４４の一部を露出させ、第５コンタクトホール１５５ｂは第２補助電極１４６の一部を露出させる。
ここで、保護層１５０およびオーバーコート層１５５は、同じマスク工程によりパターニングすることになっているが、互いに別のマスク工程によりパターニングすることもできる。
次に、オーバーコート層１５５の上部に第１、第２、第３導電層（不図示）を順次蒸着し、第８マスク工程によりパターニングすることで、第１電極１６０および接続パターン１６２を形成する。
ここで、第１導電層および第３導電層は、ＩＴＯやＩＺＯからなり得る。また、第２導電層は銀（Aｇ）やアルミニウム（Ａｌ）、モリブデン（Ｍｏ）からなり得る。
第１電極１６０と接続パターン１６２のそれぞれは、第１層１６０ａ、１６２ａ、第２層１６０ｂ、１６２ｂ、そして第３層１６０ｃ、１６２ｃを含む。第２層１６０ｂ、１６２ｂが第１層１６０ａ、１６２ａと第３層１６０ｃ、１６２ｃとの間に位置し、第３層１６０ｃ、１６２ｃが第２層１６０ｂ、１６２ｂとオーバーコート層１５５との間に位置する。
第１電極１６０はドレインコンタクトホール１５５ａを介し、ドレイン電極１４４に接触し、接続パターン１６２は、第５コンタクトホール１５５ｂを介し、第２補助電極１４６に接触する。
次に、第１電極１６０および接続パターン１６２の上部に絶縁物質を蒸着、または塗布し、１回、または２回のマスク工程によりパターニングすることで、第１電極および接続パターン１６２を露出するバンク１７２、１７４を形成する。バンク１７２、１７４は、親水性の第１バンク１７２と疎水性の第２バンク１７４を含む。
第１バンク１７２は第１電極１６０の端部を覆いながら第１電極１６０の中央部を露出させ、第２バンク１７４は第１電極１６０の中央部を露出する開口部１７４ａを有する。また、第１バンク１７２と第２バンク１７４は、それぞれ接続パターン１６２を露出する第１補助コンタクトホール１７２ｂと第２補助コンタクトホール１７４ｂを有する。
第１バンク１７２は親水性を示し、第２バンク１７４の少なくとも上面は疎水性を示す。
次に、図５ｂに示すように、接続パターン１６２に対応する第２バンク１７４の上部に絶縁物質からなる補助バンク２００を形成する。補助バンク２００は第２補助コンタクトホール１７４ｂと離間し、第２補助コンタクトホール１７４ｂを取り囲み、その側面は逆傾斜となっている。場合により、補助バンク２００は、逆テーパ状の１つ以上の絶縁物質構造を含むことができる。補助バンク２００と第２補助コンタクトホール１７４ｂとの間において、疎水性の第２バンク１７４の上面が露出される。補助バンク２００は親水性を有することができる。
補助バンク２００と第２補助コンタクトホール１７４ｂとの間において露出される第２バンク１７４の上面の幅（図４のｗ１）は、５μｍ～８μｍであることが好ましく、補助バンク２００の厚さは、１．５μｍより大きく、２．０μｍより小さいことが好ましく、補助バンク２００の側面の逆傾斜角度（図４のａ１）は、１２０度より大きく、１５０より小さいことが好ましい。
図５ｃに示すように、開口部１７４ａを介して露出された第１電極１６０の上部に第１溶液を滴下し、乾燥させ、第１電荷補助層１８２を形成する。第１電荷補助層１８２の少なくとも一側面は第２バンク１７４により取り囲まれ、第１溶液が乾燥するとき、第２バンク１７４に隣接する部分と、その他の部分における溶媒の蒸発速度差により、第２バンク１７４に隣接する部分において、第２バンク１７４に近づくほど第１電荷補助層１８２の高さが高くなる。かかる第１電荷補助層１８２は、正孔注入層（ＨＩＬ）および／または正孔輸送層（ＨＴＬ）を含むことができる。
続いて、第１電荷補助層１８２の上部に第２溶液を滴下し、乾燥させ、発光物質層１８４を形成する。発光物質層１８４の少なくとも一側面は、第２バンク１７４により取り囲まれ、第２溶液が乾燥するとき、第２バンク１７４に隣接する部分と、その他の部分における溶媒の蒸発速度差により、第２バンク１７４に隣接する部分において、第２バンク１７４に近づくほど発光物質層１８４の高さが高くなる。
次に、図５ｄに示すように、発光物質層１８４の上部に有機物質、および／または無機物質を蒸着し、第２電荷補助層１８６を形成する。第２電荷補助層１８６は、実質的に基板１００の全面に形成される。したがって、第２電荷補助層１８６は、第２バンク１７４の上部と接続パターン１６２の上部、そして補助バンク２００の上部にも形成される。このとき、側面が逆傾斜となっている補助バンク２００により、実質的に補助バンク２００の側面および補助バンク２００に隣接する第２バンク１７４の上面には第２電荷補助層１８６が形成されないため、補助バンク２００と第２補助コンタクトホール１７４ｂとの間の第２バンク１７４の上面が露出され、補助バンク２００の上部の第２電荷補助層１８６は、接続パターン１６２の上部の第２電荷補助層１８６と断線する。かかる第２電荷補助層１８６は、電荷注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ：ＥＩＬ）、および／または電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ：ＥＴＬ）を含むことができる。
第１電荷補助層１８２、発光物質層１８４、および第２電荷補助層１８６は、発光層１８０を構成する。
次に、図５ｅに示すように、噴射装置２１３を利用し、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ内に有機溶剤２１２を塗布する。この有機溶剤２１２は、第２電荷補助層１８６の有機膜を溶解し、部分的に除去するためのものであって、ベンゼン環を含むエーテル系、またはエステル系であり得る。
このとき、露出される第２バンク１７４の上面が疎水性を示すため、塗布した有機溶剤２１２は実質的に第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ内の第２電荷補助層１８６の上部にのみ位置することになる。
もし、補助バンク２００がなければ、第２バンク１７４の上面は第２電荷補助層１８６により覆われるが、第２電荷補助層１８６は親水性を示すため、有機溶剤２１２は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ内の第２電荷補助層１８６の上部にのみ位置するように塗布することができない。すなわち、有機溶剤２１２は、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂ以外の領域にまで塗布され、第２電荷補助層１８６を部分的に除去することができない。これは、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂの面積が相対的に小さい高解像度の表示装置においてさらに問題となる。
次に、図５ｆに示すように、有機溶剤（図５ｅの２１２）を乾燥させることで、第２電荷補助層１８６を部分的に除去し、接続パターン１６２を露出する開口１８６ａを形成する。
このとき、コーヒーステイン効果、またはコーヒーリング効果により、実質的に第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂの中央に開口１８６ａを形成することができる。コーヒーステイン効果、またはコーヒーリング効果とは、凸状の球形をした液体が乾燥するとき、縁部と中央部では蒸発速度が異なるため、中央部より縁部で蒸発がさらに速く進み、粒子が縁部に蓄積する現象である。有機溶剤（図５ｅの２１２）で溶解された第２電荷補助層１８６の粒子は、コーヒーステイン効果、またはコーヒーリング効果により、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂの縁部に蓄積し、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂの中央部には蓄積しない。したがって、開口１８６ａは、実質的に第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂの中央に形成される。
次に、図５ｇに示すように、開口１８６ａを有する第２電荷補助層１８６の上部に金属のような導電性物質を蒸着し、第２電極１９０を形成する。第２電極１９０は、実質的に基板１００の全面に形成される。したがって、第２電極１９０は、補助バンク２００の上部にも形成され、補助バンク２００の側面にも形成される。
また、第２電極１９０は、接続パターン１６２の上部にも形成され、第１補助コンタクトホール１７２ｂおよび第２補助コンタクトホール１７４ｂを介し、接続パターン１６２と電気的に接続される。このとき、接続パターン１６２は、第２電荷補助層１８６の開口１８６ａを介して露出されるので、第２電極１９０は開口１８６ａを介し、接続パターン１６２に直接接触する。
第１電極１６０、発光層１８０、および第２電極１９０は、発光ダイオードＤｅを構成する。ここで、第１電極１６０はアノードとして働き、第２電極１９０はカソードとして働くことができる。
前述した通り、本発明の第１実施例に係る電界発光表示装置１０００では、第２バンク１７４の上部に、逆傾斜した側面を有する補助バンク２００を形成し、第２バンク１７４の上面を露出させ、有機溶剤２１２を用いて接続パターン１６２の上部の第２電荷補助層１８６を部分的に除去し、第２電極１９０と接続パターン１６２を直接接触させることで、第２電極１９０と接続パターン１６２との間の電気的接触特性を改善させることができる。
本発明の第１実施例では、補助バンク２００が第１バンク１７２および第２バンク１７４を含む二重バンク構造に適用した構成について説明したが、本発明の補助バンク２００は単一バンク構造に適用することもできる。
第２実施例
図６は、本発明の第２実施例に係る電界発光表示装置における１つの画素を概略的に示す平面図であって、バンクの構成を中心に示す。図７は、本発明の第２実施例に係る電界発光表示装置を概略的に示す断面図であって、図６のＩＩ‐ＩＩ’線に対応する断面を示す。本発明の第２実施例に係る電界発光表示装置は、バンクの構造を除けば、実質的に第１実施例の構造と同一である。同一構成には同一符号を付し、その説明は省略、または簡略にする。
図６および図７に示すように、本発明の第２実施例に係る電界発光表示装置２０００において、バンク３７４は、第１方向（Ｘ軸方向）に沿って隣接する異色の副画素Ｒ、Ｇ、Ｂの間、および第２方向（Ｙ軸方向）に沿って隣接する同色の副画素Ｒ、Ｇ、Ｂの間に形成され、赤・緑・青色の副画素Ｒ、Ｇ、Ｂのそれぞれに対応する開口部３７４ａを有する。
バンク３７４は、第１電極１６０の端部を覆い、開口部３７４ａを介して第１電極１６０の中央部を露出させる。
また、バンク３７４は、接続パターン１６２の端部を覆い、接続パターン１６２の中央部を露出する補助コンタクトホール３７４ｂを有する。補助コンタクトホール３７４ｂは、第２方向（Ｙ軸方向）に沿って隣接する赤色の副画素Ｒ間に形成することができる。
かかるバンク３７４は、少なくともその上面３７４１が疎水性を示し、側面は疎水性を示してもよく、親水性を示してもよい。また、バンク３７４の厚さは、１μｍ～２μｍであり得るが、これに限定されるものではない。
補助コンタクトホール３７４ｂに対応し、バンク３７４の上部には補助バンク２００が形成される。補助バンク２００は補助コンタクトホール３７４ｂにより取り囲まれ、疎水性のバンク３７４の上面３７４１を露出させる。かかる補助バンク２００は、その側面が逆傾斜となっている。
このとき、補助バンク２００と補助コンタクトホール３７４ｂとの間において露出されるバンク３７４の上面３７４１の幅は、５μｍ～８μｍであることが好ましい。また、補助バンク２００の厚さは、１．５μｍより大きく、２．０μｍより小さいことが好ましく、補助バンク２００の側面は、１２０度より大きく、１５０度より小さい逆傾斜角度を有することが好ましい。
以上、本発明の好適な実施例を参照して説明したが、当該技術分野の通常の技術者であれば、特許請求の範囲に記載された本発明の技術的な思想および領域から逸脱しない範囲内で本発明を様々に修正、および変更可能であることを理解できるであろう。
Ｒ、Ｇ、Ｂ…赤・緑・青色の副画素、１００…基板、１６０…第１電極、１６２…接続パターン、１７２…第１バンク、１７４…第２バンク、１７４ａ…開口部、１７２ｂ…第１補助コンタクトホール、１７４ｂ…第２補助コンタクトホール、１７４ｃ…延長部、１８０…発光層、１８２…第１電荷補助層、１８４…発光物質層、１８６…第２電荷補助層、１８６ａ…開口、１９０…第２電極、Ｄｅ…発光ダイオード、２００…補助バンク

Claims (18)

  1. 基板と、
    前記基板の上部の第１電極と、
    前記基板の上部に、前記第１電極と同じ物質で形成される接続パターンと、
    前記第１電極および前記接続パターンの端部を覆うバンクと、
    前記バンクの上部の補助バンクと、
    前記第１電極の上部の発光層と、
    前記発光層、前記バンクおよび前記補助バンクの上部に位置し、前記接続パターンに接触する第２電極とを含み、
    前記補助バンクは、その側面が逆傾斜となっており、
    前記発光層は正孔補助層、発光物質層および電子補助層を含み、前記電子補助層は、前記接続パターンの上部にも延在し、前記接続パターンを露出する開口を有し、前記第２電極は前記開口を介し、前記接続パターンに接触し、
    前記バンクは、前記接続パターンを露出するコンタクトホールを有し、前記コンタクトホールと前記補助バンクとの間において前記バンクの上面に前記電子補助層が形成されない、
    電界発光表示装置。
  2. 前記第２電極は、前記補助バンクの側面に接触する、請求項１に記載の電界発光表示装置。
  3. 前記補助バンクの側面は、前記基板に対し、１２０度より大きく、１５０度より小さい逆傾斜角度を持つ、請求項１に記載の電界発光表示装置。
  4. 前記補助バンクは、１．５μｍより大きく、２．０μｍより小さい厚さを持つ、請求項３に記載の電界発光表示装置。
  5. 前記補助バンクは、前記バンクの上面と接触し、前記バンクの側面から離れている、請求項１に記載の電界発光表示装置。
  6. 前記第２電極は、前記コンタクトホールと前記補助バンクとの間において前記バンクの上面に接触する、請求項５に記載の電界発光表示装置。
  7. 前記正孔補助層と前記発光物質層のそれぞれは、少なくとも一側面が前記バンクにより取り囲まれ、
    前記電子補助層は、前記バンク、前記補助バンクおよび前記接続パターンの上部に位置し、前記補助バンクの上部の前記電子補助層は、前記バンクの上部の電子補助層および前記接続パターンの上部の電子補助層とは分離されている、請求項１から請求項６のいずれか１項に記載の電界発光表示装置。
  8. 前記基板と前記第１電極との間に少なくとも１つの薄膜トランジスタをさらに含み、前記第１電極は、前記少なくとも１つの薄膜トランジスタと接続される、請求項１から請求項６のいずれか１項に記載の電界発光表示装置。
  9. 前記バンクは、親水性の第１バンクと疎水性の第２バンクとを含む、請求項１から請求項６のいずれか１項に記載の電界発光表示装置。
  10. 前記第１バンクと前記第２バンクは、一体に形成される、請求項９に記載の電界発光表示装置。
  11. 一方向に沿って隣接する画素領域の発光層は、互いに一体として接続される、請求項９に記載の電界発光表示装置。
  12. 電界発光表示装置を製造する方法であって、
    基板の上部に第１電極および接続パターンを形成する段階と、
    前記第１電極および前記接続パターンの上部にバンクを形成する段階と、
    前記バンクの上部に位置する、逆傾斜した側壁を有する補助バンクを形成する段階と、
    前記第１電極の上部に発光層を形成する段階と、
    前記発光層、前記バンクおよび前記補助バンクの上部に、前記接続パターンに接触する第２電極を形成する段階とを含み、
    前記発光層を形成する段階は、正孔補助層を形成する段階と、発光物質層を形成する段階と、電子補助層を形成する段階とを含み、
    前記正孔補助層と前記発光物質層のそれぞれは、少なくとも一側面が前記バンクにより取り囲まれ、
    前記電子補助層は、前記バンク、前記補助バンクおよび前記接続パターンの上部に位置し、前記補助バンクの上部の電子補助層は、前記バンクの上部の電子補助層および前記接続パターンの上部の電子補助層とは分離されており、
    前記方法は、前記電子補助層を形成する段階と前記第２電極を形成する段階との間に、有機溶剤により前記電子補助層の一部を除去し、前記接続パターンを露出する開口を形成する段階をさらに含み、
    前記第２電極を形成する段階は、前記開口を介し、前記接続パターンに接触する前記第２電極を形成する段階を含む、
    方法。
  13. 前記第１電極と前記接続パターンは、同じ工程段階で同時に形成され、同じ物質からなる、請求項１２に記載の方法。
  14. 基板の上部に位置し、物質層の第１部分を含む第１電極と、
    前記基板の上部に位置し、前記物質層の第２部分を含む接続パターンと、
    前記第１電極の少なくとも一部と前記接続パターンの少なくとも一部との間に位置するバンクと、
    前記バンクの上部に位置し、逆傾斜した側面を有する補助バンクと、
    前記第１電極の上部に位置する発光物質層と、
    前記発光物質層、前記バンクおよび前記補助バンクの上部に位置する第２電極と、
    画素領域において前記発光物質層の上部に位置し、前記発光物質層に接触し、接触領域において前記接続パターンの上部に位置し、前記接続パターンに接触する電荷補助層と、
    前記接触領域において前記電荷補助層内の開口と、
    を含み、
    前記第２電極は、前記接触領域において前記接続パターンに直接接続され、
    前記接触領域と前記補助バンクとの間において前記バンクの上面に前記電荷補助層が形成されない、
    電界発光表示装置。
  15. 前記補助バンクは、逆テーパ状の絶縁物質構造を含み、
    前記物質層は、導電物質層を含み、
    前記バンクは、前記物質層の第１部分と前記物質層の第２部分との間に位置する、請求項１４に記載の電界発光表示装置。
  16. 前記導電物質層は、酸化インジウムスズを含む、請求項１５に記載の電界発光表示装置。
  17. 前記電荷補助層は、電子注入層と電子輸送層のうち、１つを含む、請求項１４に記載の電界発光表示装置。
  18. 前記補助バンクは、前記バンクの上面と接触し、前記バンクの側面から離れている、請求項１４に記載の電界発光表示装置。
JP2022187944A 2021-12-08 2022-11-25 電界発光表示装置およびその製造方法 Active JP7451657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0174585 2021-12-08
KR1020210174585A KR20230086182A (ko) 2021-12-08 2021-12-08 전계발광 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2023085220A JP2023085220A (ja) 2023-06-20
JP7451657B2 true JP7451657B2 (ja) 2024-03-18

Family

ID=86607319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022187944A Active JP7451657B2 (ja) 2021-12-08 2022-11-25 電界発光表示装置およびその製造方法

Country Status (4)

Country Link
US (1) US20230180531A1 (ja)
JP (1) JP7451657B2 (ja)
KR (1) KR20230086182A (ja)
CN (1) CN116249399A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216250A (ja) 2010-03-31 2011-10-27 Sumitomo Chemical Co Ltd 有機ｅｌ素子用基板の製造方法
US20160079325A1 (en) 2014-09-17 2016-03-17 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160093680A1 (en) 2014-09-26 2016-03-31 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2019110115A (ja) 2017-12-15 2019-07-04 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、および、その製造方法
JP2020030933A (ja) 2018-08-22 2020-02-27 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216250A (ja) 2010-03-31 2011-10-27 Sumitomo Chemical Co Ltd 有機ｅｌ素子用基板の製造方法
US20160079325A1 (en) 2014-09-17 2016-03-17 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US20160093680A1 (en) 2014-09-26 2016-03-31 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2019110115A (ja) 2017-12-15 2019-07-04 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、および、その製造方法
JP2020030933A (ja) 2018-08-22 2020-02-27 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法

Also Published As

Publication number Publication date
KR20230086182A (ko) 2023-06-15
CN116249399A (zh) 2023-06-09
US20230180531A1 (en) 2023-06-08
JP2023085220A (ja) 2023-06-20

Similar Documents

Publication Publication Date Title
US11398535B2 (en) Electroluminescent display device with bank between same color sub-pixels
JP6868676B2 (ja) 電界発光表示装置およびその製造方法
US11605681B2 (en) Electroluminescent display device
EP3832731B1 (en) Electroluminescent display device and method of manufacturing the same
US11903235B2 (en) Transparent display device
JP7410918B2 (ja) 透明表示装置
US11864440B2 (en) Electroluminescent display device
US11917847B2 (en) Electroluminescent display device including a conductive bank disposed between a second electrode and a connection pattern
JP7451657B2 (ja) 電界発光表示装置およびその製造方法
JP7308244B2 (ja) 電界発光表示装置
JP7308251B2 (ja) 電界発光表示装置
KR20210083679A (ko) 전계발광 표시장치
KR20230089304A (ko) 발광 표시장치
KR20220076294A (ko) 전계발광 표시장치
KR20220081130A (ko) 투명표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R150 Certificate of patent or registration of utility model

Ref document number: 7451657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150