KR20220031796A - 표시 패널 및 이를 구비하는 표시 장치 - Google Patents

표시 패널 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20220031796A
KR20220031796A KR1020200112545A KR20200112545A KR20220031796A KR 20220031796 A KR20220031796 A KR 20220031796A KR 1020200112545 A KR1020200112545 A KR 1020200112545A KR 20200112545 A KR20200112545 A KR 20200112545A KR 20220031796 A KR20220031796 A KR 20220031796A
Authority
KR
South Korea
Prior art keywords
area
pixel
disposed
sub
component
Prior art date
Application number
KR1020200112545A
Other languages
English (en)
Inventor
복승룡
박옥경
손영란
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200112545A priority Critical patent/KR20220031796A/ko
Priority to US17/207,420 priority patent/US11711953B2/en
Priority to CN202110791662.5A priority patent/CN114141820A/zh
Publication of KR20220031796A publication Critical patent/KR20220031796A/ko
Priority to US18/358,009 priority patent/US20230371332A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3218—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/3223—
    • H01L27/3225—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 패널에 있어서, 메인표시영역, 제1 컴포넌트영역, 제2 컴포넌트영역, 및 주변영역을 포함하는 기판; 상기 메인표시영역 상에 배치되는 제1 부화소와 상기 제1 부화소와 연결되는 제1 화소회로; 상기 제1 컴포넌트영역 상에 배치되는 제2 부화소; 상기 제2 부화소와 이격되어 배치되는 제2 화소회로; 및 상기 제2 부화소와 상기 제2 화소회로를 연결하는 연결배선;을 구비하는, 표시 패널이 제공된다.

Description

표시 패널 및 이를 구비하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 표시 패널 및 이를 구비하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시 패널에 있어서, 메인표시영역, 제1 컴포넌트영역, 제2 컴포넌트영역, 및 주변영역을 포함하는 기판; 상기 메인표시영역 상에 배치되는 제1 부화소와 상기 제1 부화소와 연결되는 제1 화소회로; 상기 제1 컴포넌트영역 상에 배치되는 제2 부화소; 상기 제2 부화소와 이격되어 배치되는 제2 화소회로; 및 상기 제2 부화소와 상기 제2 화소회로를 연결하는 연결배선;을 구비하는, 표시 패널이 제공된다.
본 실시예에 있어서, 상기 제2 화소회로는 상기 주변영역에 위치할 수 있다.
본 실시예에 있어서, 상기 연결배선은 투명 전도성 물질로 구비될 수 있다.
본 실시예에 있어서, 상기 연결배선과 상기 제2 화소회로를 연결하는 추가 연결배선을 더 포함하고, 상기 추가 연결배선은 상기 연결배선과 다른 물질로 구비될 수 있다.
본 실시예에 있어서, 상기 제1 부화소와 상기 제2 부화소는 동일한 색을 방출하며, 상기 제2 부화소의 크기는 상기 제1 부화소의 크기보다 클 수 있다.
본 실시예에 있어서, 상기 제2 화소회로는 상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 배치되는 제3 부화소를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제3 부화소는 상기 주변영역에 배치된 제3 화소회로와 연결될 수 있다.
본 실시예에 있어서, 제1 방향으로 연장되는 메인 스캔선; 및 상기 메인 스캔선과 연결되는 스캔 연결선;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 스캔 연결선은 상기 제1 컴포넌트영역의 일측을 둘러쌀 수 있다.
본 실시예에 있어서, 상기 스캔 연결선은 주변영역에 배치될 수 있다.
본 실시예에 있어서, 상기 제1 부화소는, 제1 화소전극, 및 제1 발광층을 포함하고, 상기 제2 부화소는 제2 화소전극, 및 제2 발광층을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 발광층과 상기 제2 발광층 상에 대향전극; 및 상기 대향전극 상에 배치되는 상부층;을 더 포함하고, 상기 대향전극의 끝단과 상기 상부층의 끝단이 일치할 수 있다.
본 실시예에 있어서, 상기 제1 화소전극 또는 상기 제2 화소전극과 상기 연결배선은 동일한 공정으로 형성될 수 있다.
본 실시예에 있어서, 상기 제1 컴포넌트영역 상에 배치되는 하부금속층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 주변영역 또는 상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 배치되는 더미 부화소를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 제3 컴포넌트영역을 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 표시 장치에 있어서, 메인표시영역, 제1 컴포넌트영역, 제2 컴포넌트영역, 및 주변영역을 포함하는 기판을 포함하는 표시 패널; 및 상기 표시 패널의 하부에서 상기 제1 컴포넌트영역에 대응되도록 배치되는 제1 컴포넌트; 상기 표시 패널의 하부에서 상기 제2 컴포넌트영역에 대응되도록 배치되는 제2 컴포넌트;를 구비하고, 상기 표시 패널은, 상기 메인표시영역 상에 배치되는 제1 부화소와 상기 제1 부화소와 연결되는 제1 화소회로; 상기 제1 컴포넌트영역 상에 배치되는 제2 부화소; 상기 제2 부화소와 이격되어 배치되는 제2 화소회로; 및 상기 제2 부화소와 상기 제2 화소회로를 연결하는 연결배선;을 더 포함하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 제1 컴포넌트, 및 상기 제2 컴포넌트는 근접 센서, 조도 센서, RGB 센서, 적외선 센서, 지문인식 센서, 초음파 센서, 광 센서, 마이크로폰, 환경 센서, 화학 센서, 및 레이더 센서 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 제3 컴포넌트영역을 더 포함하고, 상기 제3 컴포넌트영역에 대응되도록 배치되는 제3 컴포넌트를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시 패널 및 이를 구비하는 표시 장치의, 컴포넌트영역에는 화소회로가 배치되지 않는 바, 보다 넓은 투과영역을 확보하여 투과율을 개선할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2a, 및 도 2b는 일 실시예에 따른 표시 장치(1)의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 3a 및 도 3b는 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도들이다.
도 4는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 5는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 6은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 7는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 8은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 9는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 10은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 11는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 12는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 13은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 14는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 15는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 16은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 17은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 18은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 19는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 20은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 21은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 22는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도로, 메인표시영역, 제1 컴포넌트영역, 및 주변영역의 일부를 개략적으로 도시한 단면도이다.
도 23은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 24는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 25는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 26은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 27a 내지 도 27d는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 단면도들이다.
도 28, 및 도 29는 일 실시예에 따른 표시 장치가 이용되는 모습을 도시한 사시도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함할 수 있다. 표시영역(DA)은 제1 컴포넌트영역(CA1)과, 제1 컴포넌트영역(CA1)을 적어도 부분적으로 둘러싸는 메인표시영역(MDA)을 포함할 수 있다. 즉, 제1 컴포넌트영역(CA1)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이할 수 있다. 주변영역(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
일 실시예에서, 도 1은 메인표시영역(MDA)의 내에 2개의 컴포넌트영역(CA1, CA2)이 위치하는 것을 도시한다. 일 실시예에서, 표시 장치(1)는 3개 이상의 컴포넌트영역들을 가질 수 있고, 복수 개의 컴포넌트영역들의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트영역이 배치된 것으로 도시하고 있으나, 컴포넌트영역은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시 장치(1)는 메인표시영역(MDA)에 배치된 제1 부화소(P1)들과 제1 컴포넌트영역(CA1)에 배치된 제2 부화소(P2)들을 이용하여 이미지를 제공할 수 있다. 일 실시예에서, 제2 컴포넌트영역(CA2)에는 부화소가 배치되지 않을 수 있다. 일 실시예에서, 제2 컴포넌트영역(CA2)에도 부화소가 배치될 수도 있다.
제1 컴포넌트영역(CA1)에는 도 2a를 참조하여 후술하는 것과 같이, 제1 컴포넌트영역(CA1)에 대응하여 표시 패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 근접 센서, 조도 센서, RGB 센서, 적외선 센서, 지문인식 센서, 초음파 센서, 광 센서, 마이크로폰, 환경 센서, 화학 센서, 및 레이더 센서 중 적어도 하나를 포함할 수 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 제1 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 일 실시예에서, 제1 컴포넌트영역(CA1)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
제2 컴포넌트영역(CA2)에도 제2 컴포넌트영역(CA2)에 대응하여 표시 패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다.
일 실시예에서, 부화소가 구비되는 제1 컴포넌트영역(CA1)의 하부에는 카메라 등의 광 센서가 배치되고, 부화소가 구비되지 않는 제2 컴포넌트영역(CA2)의 하부에는 레이더 센서 등 고해상도 용 센서가 배치될 수 있다.
제1 컴포넌트영역(CA1)에는 제2 부화소(P2)들이 배치될 수 있다. 제2 부화소(P2)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제1 컴포넌트영역(CA1)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 제1 컴포넌트영역(CA1)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2 부화소(P2)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 제1 부화소(P1)들의 수에 비해 적을 수 있다.
도시되지는 않았으나, 제2 컴포넌트영역(CA2)에도 제2 부화소(P2)들이 배치될 수도 있다. 제2 부화소(P2)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제2 컴포넌트영역(CA2)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 제2 컴포넌트영역(CA2)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2 부화소(P2)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 제1 부화소(P1)들의 수에 비해 적을 수 있다.
도 2a, 및 도 2b는 일 실시예에 따른 표시 장치(1)의 단면의 일부를 개략적으로 도시하는 단면도들이다.
도 2a를 참조하면, 표시 장치(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시 패널(10)의 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 제1 컴포넌트영역(CA1) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)을 포함할 수 있다. 표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100)의 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다. 일 실시예에서, 표시 패널(10)에 포함된 기판(100)이 제1 컴포넌트영역(CA1) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)을 포함한다고 이해할 수도 있다.
표시층(DISL)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층(PCL), 표시요소인 유기발광다이오드(OLED, OLED')를 포함하는 표시요소층(EDL), 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 제1 화소회로(PC1), 및 이와 연결된 메인 유기발광다이오드(OLED)가 배치될 수 있다. 제1 화소회로(PC1)는 적어도 하나의 박막트랜지스터(TFT)를 포함하며, 메인 유기발광다이오드(OLED)의 발광을 제어할 수 있다. 제1 부화소(P1)는 메인 유기발광다이오드(OLED)의 발광에 의해서 구현될 수 있다.
표시 패널(10)의 제1 컴포넌트영역(CA1)에는 보조 유기발광다이오드(OLED')가 배치되어 제2 부화소(P2)를 구현할 수 있다. 일 실시예에서, 보조 유기발광다이오드(OLED')를 구동하는 제2 화소회로(PC2)는 제1 컴포넌트영역(CA1)에 배치되지 않고, 비표시영역인 주변영역(DPA)에 배치될 수 있다. 일 실시예에서, 제2 화소회로(PC2)는 메인표시영역(MDA)에 배치되거나, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2, 도 1)의 사이에 배치될 수 있는 등 다양한 위치에 배치될 수 있다. 즉, 제2 화소회로(PC2)는 보조 유기발광다이오드(OLED')와 비중첩되도록 배치될 수 있다.
제2 화소회로(PC2)는 적어도 하나의 보조 박막트랜지스터(TFT')를 포함하며, 연결배선(TWL)에 의해서 보조 유기발광다이오드(OLED')와 전기적으로 연결될 수 있다. 연결배선(TWL)은 투명 전도성 물질로 구비될 수 있다. 제2 화소회로(PC2)는 보조 유기발광다이오드(OLED')의 발광을 제어할 수 있다. 제2 부화소(P2)는 보조 유기발광다이오드(OLED')의 발광에 의해서 구현될 수 있다. 제1 컴포넌트영역(CA1) 중 보조 유기발광다이오드(OLED')가 배치되는 영역을 보조표시영역(ADA)라 할 수 있다.
또한, 제1 컴포넌트영역(CA1)에서 표시요소인 보조 유기발광다이오드(OLED')가 배치되지 않는 영역을 투과영역(TA)이라 할 수 있다. 투과영역(TA)은 제1 컴포넌트영역(CA1)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조표시영역(ADA)과 투과영역(TA)은 제1 컴포넌트영역(CA1)에서 교번적으로 배치될 수 있다. 제2 화소회로(PC2)와 보조 유기발광다이오드(OLED)를 연결하는 연결배선(TWL)은 투과영역(TA)에 배치될 수 있다. 연결배선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있는 바, 투과영역(TA)에 연결배선(TWL)이 배치된다고 하더라도, 투과영역(TA)의 투과율은 확보될 수 있다.
제1 컴포넌트영역(CA1)에 제2 화소회로(PC2)가 배치되지 않는 바, 투과영역(TA)의 면적이 확보될 수 있어 광 투과율이 보다 향상될 수 있다.
표시요소층(EDL)은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2a에 도시된 바와 같이 적어도 하나의 무기막층 및 적어도 하나의 유기막층을 포함할 수 있다. 일 실시예에서, 박막봉지층(TFEL)은 제1 무기막층(131), 및 제2 무기막층(133) 및 이들 사이의 유기막층(132)을 포함할 수 있다.
제1 무기막층(131), 및 제2 무기막층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기막층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 무기막층(131), 유기막층(132) 및 제2 무기막층(133)은 메인표시영역(MDA) 및 제1 컴포넌트영역(CA1)을 커버하도록 일체로 형성될 수 있다. 또한, 도시되지는 않았으나, 제1 무기막층(131), 유기막층(132) 및 제2 무기막층(133)은 제2 컴포넌트영역(CA2, 도 1)을 커버할 수도 있다.
표시요소층(EDL)이 밀봉기판(미도시)으로 밀봉되는 경우, 밀봉기판은 표시요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예에서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광 투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 제1 컴포넌트영역(CA1)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)가 구비됨으로써, 제1 컴포넌트영역(CA1)의 광 투과율이 향상될 수 있다. 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트 또는 폴리이미드로 구비될 수 있다. 도시되지는 않았으나, 패널 보호 부재(PB)는 제2 컴포넌트영역(CA2, 도 1)에 대응되는 개구를 구비할 수도 있다. 패널 보호 부재(PB)에 개구(PB_OP)가 구비됨으로써, 제2 컴포넌트영역(CA2)의 광 투과율이 향상될 수 있다.
제1 컴포넌트영역(CA1)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 제1 컴포넌트영역(CA1)의 면적과 일치하지 않을 수 있다.
또한, 제1 컴포넌트영역(CA1)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40)는 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2a에서는 제1 컴포넌트영역(CA1)의 보조 유기발광다이오드(OLED')의 하부에 하부금속층(bottom metal layer, BML)이 배치되어 있지 않으나, 도 2b와 같이, 표시 장치(1)는 보조 유기발광다이오드(OLED')와 중첩되며 배치되는 하부금속층(BML)을 포함할 수 있다.
하부금속층(BML)은 기판(100)과 보조 유기발광다이오드(OLED') 사이에서, 보조 유기발광다이오드(OLED')와 중첩되도록 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 유기발광다이오드(OLED')에 도달하는 것을 차단할 수 있다. 한편, 하부금속층(BML)은 제1 컴포넌트영역(CA1) 전체에 대응하도록 형성되고, 투과영역(TA)에 대응하는 하부-홀을 포함하도록 구비될 수 있다. 이 경우, 하부-홀은 다각형, 원형, 또는 비정형 형상 등 다양한 형상으로 구비되어 외부 광의 회절 특성을 조절하는 역할을 할 수 있다.
도 3a 및 도 3b는 도 1의 표시 장치에 포함될 수 있는 표시 패널을 개략적으로 나타내는 평면도들이다.
도 3a를 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치될 수 있다. 기판(100)은 표시영역(DA), 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함할 수 있다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이 되는 제1 컴포넌트영역(CA1)을 포함할 수 있다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지를 형성할 수도 있다.. 또한, 기판(100)은 제2 컴포넌트영역(CA)을 포함할 수 있다. 제2 컴포넌트영역(CA) 역시 투과영역(TA)을 포함할 수 있다. 일 실시예에서, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)은 제1 방향(x 방향)으로 이격되며, 배치될 수 있다. 일 실시예에서, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)은 제1 방향(x 방향)과 교차하는 제2 방향(y 방향)으로 이격되며, 배치될 수도 있다.
메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있다. 제1 부화소(P1)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 제1 부화소(P1)를 구동하는 제1 화소회로(PC1)는 메인표시영역(MDA)에 배치되며, 제1 화소회로(PC1)는 제1 부화소(P1)와 중첩되어 배치될 수 있다. 각각의 제1 부화소(P1)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
제1 컴포넌트영역(CA1)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 메인표시영역(MDA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 제1 컴포넌트영역(CA1)에는 제2 부화소(P2)들이 배치될 수 있다. 제2 부화소(P2)들은 각각 유기발광다이오드와 같은 표시요소로 구현될 수 있다. 제2 부화소(P2)를 구동하는 제2 화소회로(PC2)는 제1 컴포넌트영역(CA1)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 제1 컴포넌트영역(CA1)이 메인표시영역(MDA)의 상측에 배치되는 경우, 제2 화소회로(PC2)는 주변영역(DPA)의 상측에 배치될 수 있다. 제2 화소회로(PC2)와 제2 부화소(P2)를 구현하는 표시요소는 제2 방향(y 방향)으로 연장되는 연결배선(TWL)에 의해 연결될 수 있다.
각각의 제2 부화소(P2)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 제1 컴포넌트영역(CA1)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 제1 컴포넌트영역(CA1)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 제2 부화소(P2)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 제2 부화소(P2)들과 격자 형태로 배치될 수도 있다.
제2 컴포넌트영역(CA2)은 제1 컴포넌트영역(CA1)과 제1 방향(x 방향)으로 이격되며 배치될 수 있다. 일 실시예에서 제2 컴포넌트영역(CA2)에는 제2 부화소(P2)들이 배치되지 않을 수 있다. 일 실시예에서 제2 컴포넌트영역(CA2)에는 제2 부화소(P2)들이 배치될 수도 있다. 제2 컴포넌트영역(CA2)은 투과영역(TA)을 포함할 수 있다.
제1 컴포넌트영역(CA1)은 투과영역(TA)을 갖기에, 제1 컴포넌트영역(CA1)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 제1 컴포넌트영역(CA1)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 제1 컴포넌트영역(CA1)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(P1, P2)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11), 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 제1 부화소(P1)들을 구동하는 제1 화소회로(PC1)들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 발광제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 제1 부화소(P1)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW), 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 제1 화소회로(PC1)들에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소(P1, P2)들의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 제1 방향(x 방향)으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 3a에서는 컴포넌트영역(CA1, CA2)이 두 개인 경우를 도시하고 있으나, 컴포넌트영역(CA1, CA2)은 두 개 이상으로 구비될 수 있다. 이 경우, 복수의 컴포넌트영역은 서로 이격되어 배치되며, 각각의 컴포넌트영역에 대응되도록 카메라 또는 센서들이 선택적으로 배치될 수도 있다.
일 실시예에서, 컴포넌트영역(CA1, CA2)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일 실시예에서, 컴포넌트영역(CA1, CA2)은 팔각형으로 구비될 수 있다. 컴포넌트영역(CA1, CA2)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 컴포넌트영역(CA1, CA2)은 메인표시영역(MDA)에 의해서 둘러싸일 수 있다.
또한, 도 3a에 있어서, 제2 화소회로(PC2)는 제1 컴포넌트영역(CA1)과 제2 방향(y 방향)으로 이격되며, 주변영역(DPA) 상에 배치된 것으로 도시되어 있으나, 본 발명이 이에 한정되지 않는다. 도 3b에 도시된 바와 같이, 제2 화소회로(PC2)는 제1 컴포넌트영역(CA1)과 대각선 방향으로 이격되며, 주변영역(DPA) 상에 배치될 수 있다. 일 실시예에서, 연결배선(TWL)은 추가 연결배선(TWL')을 통해서 제2 화소회로(PC2)와 연결될 수 있다. 이 경우, 연결배선(TWL)은 제1 컴포넌트영역(CA1)에 배치될 수 있으며, 추가 연결배선(TWL')은 주변영역(DPA)에 배치될 수 있다. 연결배선(TWL)은 투명 전도성 물질로 구비될 수 있으며, 추가 연결배선(TWL')은 전도성이 높은 금속으로 구비될 수 있다. 일 실시예에서, 추가 연결배선(TWL')은 연결배선(TWL)과 동일한 층에 배치될 수 있다. 일 실시예에서, 추가 연결배선(TWL')은 연결배선(TWL)과 다른 층에 배치되어 콘택홀을 통해서 연결될 수 있다.
도시되지는 않았으나, 제2 컴포넌트영역(CA2)에 제2 부화소(P2)들이 배치되는 경우, 이에 대응되는 제2 화소회로(PC2)가 제2 컴포넌트영역(CA2)과 인접한 주변영역(DPA)에 배치될 수 있다.
도 4는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 구체적으로, 도 4는 제1 컴포넌트영역(CA1), 제2 컴포넌트영역(CA2), 그 주변의 메인표시영역(MDA), 및 주변영역(DPA)의 일부를 도시한다.
도 4를 참조하면, 메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 제1 부화소(P1)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
도 4에서는 제1 부화소(P1)들이 사각형 형상으로 구비된 것으로 도시되어 있으나, 이는 설명, 및 도시의 편의를 위한 것으로서, 제1 부화소(P1)들은 팬타일 매트릭스(Pentile Matrix) 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인표시영역(MDA)에서 제1 화소회로(PC1)들은 제1 부화소(P1)들과 중첩되어 배치될 수 있으며, 제1 화소회로(PC1)들은 제1 방향(x 방향), 및 제2 방향(y 방향)을 따라 배치될 수 있다. 본 명세서에서 제1 화소회로(PC1)라 함은 하나의 제1 부화소(P1)를 구현하는 화소회로의 단위를 의미한다.
제1 컴포넌트영역(CA1)에는 제2 부화소(P2)들이 배치될 수 있다. 제2 부화소(P2)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
제1 컴포넌트영역(CA1)에 배치된 제2 부화소(P2)들의 단위 면적당 개수는 메인표시영역(MDA)에 배치된 제1 부화소(P1)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 제2 부화소(P2)들의 개수와 제1 부화소(P1)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 제1 컴포넌트영역(CA1)의 해상도는 메인표시영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다.
제1 컴포넌트영역(CA1)에 배치된 제2 부화소(P2)들은 다양한 형상으로 배치될 수 있다. 제2 부화소(P2)들은 일부 제2 부화소(P2)들이 모여 화소그룹을 형성하 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 제2 부화소(P2)들 간의 거리는 제1 부화소(P1)들 간의 거리와 동일할 수 있다.
또는, 도 4에 도시된 바와 같이, 제2 부화소(P2)들은 제1 컴포넌트영역(CA1) 내에서 분산되어 배치될 수 있다. 즉, 제2 부화소(P2)들 간에 거리는 제1 부화소(P1)들 간의 거리에 비해 클 수 있다. 한편, 제1 컴포넌트영역(CA1)에서 제2 부화소(P2)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
제2 부화소(P2)들의 발광을 구현하는 제2 화소회로(PC2)들은 주변영역(DPA)에 배치될 수 있다. 제2 화소회로(PC2)들이 제1 컴포넌트영역(CA1)에 배치되지 않는 바, 제1 컴포넌트영역(CA1)은 보다 넓은 투과영역(TA)을 확보할 수 있다. 또한, 제2 화소회로(PC2)에 정전압 및 신호들을 인가하는 배선들도 제1 컴포넌트영역(CA1)에 배치되지 않는 바, 제2 부화소(P2)들의 배치는 배선들의 배치를 고려하지 않고 자유롭게 배치될 수 있다.
제2 화소회로(PC2)들은 연결배선(TWL)들에 의해서 제2 부화소(P2)들과 연결될 수 있다. 연결배선(TWL)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 연결배선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결배선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)과 같은 도전성 산화물을 포함할 수 있다.
연결배선(TWL)이 제2 부화소(P2)와 연결된다고 함은, 연결배선(TWL)이 제2 부화소(P2)를 구현하는 표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다.
일 실시예에서, 제2 컴포넌트영역(CA2)에는 제1 컴포넌트영역(CA1)과 달리 부화소들이 배치되지 않을 수 있다. 제2 컴포넌트영역(CA2)은 투과영역(TA)을 포함할 수 있다. 예컨대, 투과영역(TA)은 개구영역으로 이해될 수 있다. 제2 컴포넌트영역(CA2)의 투과영역(TA)은 기판(100), 및 기판(100) 상에 배치된 구성요소의 적어도 일부를 제거함으로써 형성될 수 있다. 일 실시예에서, 제2 컴포넌트영역(CA2)에도 제1 컴포넌트영역(CA1)과 같이 제2 부화소(P2)들이 배치될 수도 있다. 제2 컴포넌트영역(CA2)에 제2 부화소(P2)들이 배치되는 경우, 투과영역(TA)의 크기가 감소할 수 있다.
제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 제3 부화소(P3)들이 배치될 수 있다. 제3 부화소(P3)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일 실시예에서, 제3 부화소(P3)들의 발광을 구현하는 제3 화소회로(PC3)들은 주변영역(DPA)에 배치될 수 있다. 제3 부화소(P3)를 구동하는 제3 화소회로(PC3)들이 주변영역(DPA)에 배치되는 바, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 면적이 감소되어 표시 장치의 시인성이 향상될 수 있다.
제3 화소회로(PC3)들은 연결배선(TWL)들에 의해서 제3 부화소(P3)들과 연결될 수 있다. 일 실시예에서, 연결배선(TWL)은 투명한 전도성 물질로 구비될 수 있다. 일 실시예에서, 연결배선(TWL)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 중 적어도 하나를 포함할 수 있다.
연결배선(TWL)이 제3 부화소(P3)와 연결된다고 함은, 연결배선(TWL)이 제3 부화소(P3)를 구현하는 표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다.
일 실시예에서, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 제3 부화소(P3)가 배치되되, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)과 인접한 위치에는 적은 개수의 제3 부화소(P3)가 배치될 수 있다. 즉, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 중심에서 제1 컴포넌트영역(CA1) 또는 제2 컴포넌트영역(CA2)의 경계로 갈수록 배치되는 제3 부화소(P3)의 개수가 감소할 수 있다. 이를 통해, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)과 제1 컴포넌트영역(CA1) 또는 제2 컴포넌트영역(CA2)과 인접한 영역의 화소 밀도를 차별화 함으로써, 표시 장치의 시인성을 향상시킬 수 있다.
스캔선(SL)은 제1 화소회로(PC1)들에 연결되는 메인 스캔선(SLm)과 제2 화소회로(PC2)들에 연결되는 보조 스캔선(SLa)을 포함할 수 있다. 메인 스캔선(SLm)은 제1 방향(x 방향)으로 연장되어, 동일한 행에 배치된 제1 화소회로(PC1)들과 연결될 수 있다. 메인 스캔선(SLm)은 컴포넌트영역(CA1, CA2)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 컴포넌트영역(CA1, CA2)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 제1 컴포넌트영역(CA1)의 좌측에 배치된 메인 스캔선(SLm)은 제1 스캔 구동회로(SDRV2, 도 3a)로부터 신호를 전달 받고, 제2 컴포넌트영역(CA2)의 우측에 배치된 메인 스캔선(SLm)은 제2 스캔 구동회로(SDRV2, 도 3a)로 부터 신호를 전달 받을 수 있다.
보조 스캔선(SLa)은 제2 부화소(P2)들을 구동하는 제2 화소회로(PC2)와 연결될 수 있다. 메인 스캔선(SLm)과 보조 스캔선(SLa)은 스캔 연결선(SWL)으로 연결되어, 동일한 행에 배치된 메인 부화소(Pm)와 보조 부화소(Pa)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
스캔 연결선(SWL)은 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 다른 층에 배치되어, 스캔 연결선(SWL)은 콘택홀들을 통해서 메인 스캔선(SLm) 및 보조 스캔선(SLa)과 각각 연결될 수 있다. 스캔 연결선(SWL)은 주변영역(DPA)에 배치될 수 있다.
일 실시예에서, 제3 부화소(P3)를 구동하는 제3 화소회로(PC3)가 주변영역(DPA)에 배치되는 바, 보조 스캔선(SLa)은 제3 부화소(P3)를 구동하는 제3 화소회로(PC3)와 연결될 수 있다. 일 실시예에서, 보조 스캔선(SLa)이 아닌 메인 스캔선(SLm)이 제3 화소회로(PC3)와 연결될 수도 있다.
데이터선(DL)은 제1 화소회로(PC1)들에 연결되는 메인 데이터선(DLm)과 제2 화소회로(PC2)들에 연결되는 보조 데이터선(DLa)을 포함할 수 있다. 메인 데이터선(DLm)은 제2 방향(y 방향)으로 연장되어, 동일한 열에 배치된 제1 화소회로(PC1)들과 연결될 수 있다. 보조 데이터선(DLa)은 제2 방향(y 방향)으로 연장되어, 동일한 열에 배치된 제2 화소회로(PC2)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 제1 컴포넌트영역(CA1)을 사이에 두고 이격되어 배치될 수 있다. 메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터 연결선(DWL)으로 연결되어, 동일한 열에 배치된 제1 부화소(P1)와 제2 부화소(P2)를 구동하는 화소회로들에는 동일한 신호가 인가될 수 있다.
데이터 연결선(DWL)은 제1 컴포넌트영역(CA1)을 우회하도록 배치될 수 있다. 데이터 연결선(DWL)은 메인표시영역(MDA)에 배치된 제1 화소회로(PC1)들과 중첩되어 배치될 수 있다. 데이터 연결선(DWL)이 메인표시영역(MDA)에 배치됨에 따라, 데이터 연결선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터 연결선(DWL)은 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 다른 층에 배치되어, 데이터 연결선(DWL)은 콘택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 4에서는 연결배선(TWL)이 주변영역(DPA)에서부터 제1 컴포넌트영역(CA1)의 제2 부화소(P2)들까지 일체로 구비된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도 3b에서 설명한 바와 같이, 연결배선(TWL)은 추가 연결배선을 통해서 제2 화소회로(PC2)들에 연결될 수 있다.
도 5는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 5의 실시예는 주변영역에 더미 부화소(DP)가 더 배치된다는 점에서 도 4의 실시예와 차이가 있다. 도 5에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 5를 참조하면, 주변영역(DPA)에는 더미 부화소(DP)가 더 배치될 수 있다. 더미 부화소(DP)는 보조 스캔선(SLa)과 연결될 수 있다. 이때, 더미 부화소(DP)는 실제 신호들이 인가되나, 발광은 되지 않는 부화소일 수 있다. 더미 부화소(DP)의 구체적인 구조에 대해서는 후술하기로 한다.
컴포넌트영역(CA1, CA2)에는 화소회로가 배치되지 않는 바, 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 신호선들은 많은 개수의 화소회로를 통과하지만, 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 신호선들은 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 신호선들에 비해 적은 수의 화소회로를 통과할 수 있다. 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 신호선들이 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 신호선들에 비해 적은 개수의 화소회로를 통과함으로써, 신호의 딜레이(Delay)가 발생하여 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 부화소와 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 부화소 간에 휘도 차이가 발생하는 경우가 존재하였다.
일 실시예에서, 제1 컴포넌트영역(CA1)에 배치된 제2 부화소(P2)를 구동하는 제2 화소회로(PC2)와 인접한 위치에 더미 부화소(DP)를 배치함으로써, 신호 딜레이가 발생하는 것을 방지하여 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 부화소와 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 부화소 간에 휘도 차이가 발생하는 것을 방지 또는 최소화할 수 있다.
도 6은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 6의 실시예는 제1 컴포넌트영역과 제2 컴포넌트영역 사이에 부화소들이 배치되지 않는 점에서 도 4의 실시예와 차이가 있다. 도 6에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 6을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 7은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 7의 실시예는 제2 부화소를 구동하는 제2 화소회로가 제1 컴포넌트영역과 제2 컴포넌트영역 사이에 배치된다는 점에서 도 4의 실시예와 차이가 있다. 도 7에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 7을 참조하면, 제1 컴포넌트영역(CA1)에 배치된 제2 부화소(P2)들을 구동하는 제2 화소회로(PC2)들은 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 배치될 수 있다. 제2 화소회로(PC2)와 제2 부화소(P2)를 구현하는 표시요소는 제1 방향(x 방향), 및/또는 제2 방향(y 방향)으로 연장되는 연결배선(TWL)에 의해 연결될 수 있다. 제2 화소회로(PC2)들이 제1 컴포넌트영역(CA1)에 배치되지 않는 바, 제1 컴포넌트영역(CA1)은 보다 넓은 투과영역(TA)을 확보할 수 있다.
일 실시예에서, 제1 스캔 구동회로(SDRV1, 도 3a)에서 출력되는 스캔 신호 중 일부는 메인 스캔선(SLm)을 통해 제1 화소회로(PC1)에 인가될 수 있다. 메인 스캔선(SLm)은 제1 방향(x 방향)으로 연장되되, 제1 컴포넌트영역(CA1)의 일측을 우회하는 스캔 연결선(SWL)과 연결될 수 있다. 스캔 연결선(SWL)은 제1 컴포넌트영역(CA1)의 일측의 가장자리를 둘러싸며 우회할 수 있다. 스캔 연결선(SWL)은 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에서 보조 스캔선(SLa)과 연결되어 제2 화소회로(PC2)에 스캔 신호가 전달될 수 있다. 이를 통해, 동일한 행에 배치된 화소회로(PC1, PC2)에는 동일한 행의 스캔 신호가 인가될 수 있다.
제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 제3 부화소(P3)가 배치될 수 있다. 제3 부화소(P3)를 구동하는 제3 화소회로(PC3) 역시 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 배치되며, 제3 화소회로(PC3)는 제3 부화소(P3)와 중첩되어 배치될 수 있다.
도 8은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 8의 실시예는 제2 부화소를 구동하는 제2 화소회로가 제1 컴포넌트영역과 제2 컴포넌트영역 사이에 배치된다는 점에서 도 4의 실시예와 차이가 있고, 스캔 연결선(SWL)이 주변영역(DPA)에 배치된다는 점에서 도 7의 실시예와 차이가 있다. 도 8에 있어서, 도 4, 및 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 8을 참조하면, 제1 스캔 구동회로(SDRV1, 도 3a)에서 출력되는 스캔 신호 중 일부는 메인 스캔선(SLm)을 통해 제1 화소회로(PC1)에 인가될 수 있다. 메인 스캔선(SLm)은 제1 방향(x 방향)으로 연장되되, 주변영역(DPA)에 배치된 스캔 연결선(SWL)과 연결될 수 있다. 스캔 연결선(SWL)은 주변영역(DPA)에 배치되되, 메인 스캔선(SLm)과 보조 스캔선(SLa)을 연결할 수 있다. 스캔 연결선(SWL)은 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에서 보조 스캔선(SLa)과 연결되어 제2 화소회로(PC2)에 스캔 신호가 전달될 수 있다. 이를 통해, 동일한 행에 배치된 화소회로(PC1, PC2)에는 동일한 행의 스캔 신호가 인가될 수 있다.
도 9는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 9의 실시예는 제1 컴포넌트영역과 제2 컴포넌트영역 사이에 더미 부화소가 배치된다는 점에서 도 7의 실시예와 차이가 있다. 도 9에 있어서, 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 9를 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 사이에는 더미 부화소(DP)가 배치될 수 있다. 전술한 바와 같이, 더미 부화소(DP)는 실제 신호들이 인가되나, 발광은 되지 않는 부화소일 수 있다.
제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 사이에는 더미 부화소(DP)가 배치됨으로써, 신호 딜레이가 발생하는 것을 방지하여 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 부화소와 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 부화소 간에 휘도 차이가 발생하는 것을 방지 또는 최소화할 수 있다.
도 10은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 10의 실시예는 제1 컴포넌트영역과 제2 컴포넌트영역 사이에 부화소가 배치되지 않는 점에서 도 7의 실시예와 차이가 있다. 도 10에 있어서, 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 10을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 11은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 11을 참조하면, 표시영역(DA)은 메인표시영역(MDA), 제1 컴포넌트영역(CA1), 및 제2 컴포넌트영역(CA2)을 포함할 수 있다. 메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있고, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에는 제2 부화소(P2)들이 배치될 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)에는 제3 부화소(P3)들이 배치될 수 있다.
메인표시영역(MDA)에 배치되는 부화소들의 밀도에 비해 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 배치되는 부화소들이 밀도가 적으므로, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 광 투과율이 메인표시영역(MDA)의 광 투과율보다 높을 수 있다.
도 12는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 12의 실시예는 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 배치된 부화소가 메인표시영역(MDA)에 배치된 부화소 보다 크게 구비된다는 점에서 도 11의 실시예와 차이가 있다. 도 12에 있어서, 도 11과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 12를 참조하면, 표시영역(DA)은 메인표시영역(MDA), 제1 컴포넌트영역(CA1), 및 제2 컴포넌트영역(CA2)을 포함할 수 있다. 메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있고, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에는 제2 부화소(P2)들이 배치될 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)에는 제3 부화소(P3)들이 배치될 수 있다.
일 실시예에서, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 배치된 제2 부화소(P2)가 메인표시영역(MDA)에 배치된 제1 부화소(P1)보다 크게 구비될 수 있다. 보다 구체적으로, 메인표시영역(MDA)에 배치된 제1 부화소(P1)가 제1 면적(1A)으로 구비되고, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 배치된 제2 부화소(P2)가 상기 제1 면적(1A)보다 큰 제2 면적(2A)으로 구비될 수 있다.
제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 배치된 제2 부화소(P2)가 메인표시영역(MDA)에 배치된 제1 부화소(P1)에 비해 크게 구비됨으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 시인성을 향상시킬 수 있다.
일 실시예에서, 제2 컴포넌트영역(CA2)에 배치된 제2 부화소(P2)들은 생략될 수도 있다.
도 13은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 13의 실시예는 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않는 점에서 도 11의 실시예와 차이가 있다. 도 13에 있어서, 도 11과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 13을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 14는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 14의 실시예는 제2 컴포넌트영역(CA2)에 부화소가 배치되지 않는 점에서 도 11의 실시예와 차이가 있다. 도 14에 있어서, 도 11과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 14를 참조하면, 표시영역(DA)은 메인표시영역(MDA), 및 제1 컴포넌트영역(CA1)을 포함할 수 있다. 메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있고, 제1 컴포넌트영역(CA1)에는 제2 부화소(P2)들이 배치될 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)에는 제3 부화소(P3)들이 배치될 수 있다.
제2 컴포넌트영역(CA2)에는 부화소들이 배치되지 않을 수 있다. 제2 컴포넌트영역(CA2)에 부화소들이 배치되지 않음으로써, 제2 컴포넌트영역(CA2)의 광 투과율은 제1 컴포넌트영역(CA1)의 광 투과율보다 높을 수 있다.
일 실시예에서, 제1 컴포넌트영역(CA1)에는 제1 컴포넌트영역(CA1)에 대응되도록 카메라가 배치될 수 있고, 제1 컴포넌트영역(CA1)보다 광 투과율이 높은 제2 컴포넌트영역(CA2)에는 3D IR 센서, 레이더 센서 등 고해상도가 요구되는 센서들이 배치될 수 있다.
도 15는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 15의 실시예는 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않는 점에서 도 14의 실시예와 차이가 있다. 도 15에 있어서, 도 14과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 15를 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 16은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 16의 실시예는 제1 컴포넌트영역(CA1)에 부화소가 배치되지 않는 점에서 도 14의 실시예와 차이가 있다. 도 16에 있어서, 도 14와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 16을 참조하면, 메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)에는 제3 부화소(P3)들이 배치될 수 있다.
제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에는 부화소들이 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 부화소들이 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 광 투과율이 향상될 수 있다.
일 실시예에서, 광 투과율이 향상된 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)에 대응되도록 3D IR 센서, 레이더 센서 등 고해상도가 요구되는 센서들이 배치될 수 있다.
도 17은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 17의 실시예는 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않는 점에서 도 16의 실시예와 차이가 있다. 도 17에 있어서, 도 16과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 17을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 18은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 18을 참조하면, 표시 패널은 메인표시영역(MDA), 제1 컴포넌트영역(CA1), 제2 컴포넌트영역(CA2), 및 제3 컴포넌트영역(CA3)을 포함할 수 있다. 제1 컴포넌트영역(CA1), 제2 컴포넌트영역(CA2), 및 제3 컴포넌트영역(CA3)은 서로 제1 방향(x 방향)으로 이격되며 배치될 수 있다.
표시영역(DA)은 메인표시영역(MDA), 및 제1 컴포넌트영역(CA1)을 포함할 수 있다. 즉, 제1 컴포넌트영역(CA1)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다.
메인표시영역(MDA)에는 제1 부화소(P1)들이 배치될 수 있고, 제1 컴포넌트영역(CA1)에는 제2 부화소(P2)가 배치될 수 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이의 메인표시영역(MDA)에는 제3 부화소(P3)가 배치될 수 있고, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3) 사이에는 제4 부화소(P4)가 배치될 수 있다.
일 실시예에서, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3)에는 부화소들이 배치되지 않을 수 있다. 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3)에 부화소들이 배치되지 않음으로써, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3)의 광 투과율이 향상될 수 있다. 따라서, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3)에 대응되도록 표시 패널의 하부에 고해상도가 요구되는 센서들이 배치될 수 있다.
도시되지는 않았으나, 일 실시예에서, 제2 컴포넌트영역(CA2) 또는 제3 컴포넌트영역(CA3)에는 부화소들이 배치될 수 있다. 제2 컴포넌트영역(CA2) 또는 제3 컴포넌트영역(CA3)에 부화소들이 배치됨으로써, 표시 패널의 시인성을 향상시킬 수 있다.
도 19는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 19의 실시예는 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3) 사이에 부화소가 배치되지 않는 점에서 도 18의 실시예와 차이가 있다. 도 19에 있어서, 도 18과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 19를 참조하면, 일 실시예에서, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3) 사이에는 부화소가 배치되지 않을 수 있다. 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3) 사이에 부화소가 배치되지 않음으로써, 제2 컴포넌트영역(CA2)과 제3 컴포넌트영역(CA3)이 보다 가깝게 구비될 수 있다.
도시되지는 않았으나, 일 실시예에서, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소가 배치되지 않을 수도 있다. 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에 부화소가 배치되지 않음으로써, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)이 보다 가깝게 구비될 수 있다.
도 20은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 20의 실시예는 제3 컴포넌트영역(CA3)이 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 대각선 방향에 위치한 다는 점에서 도 18의 실시예와 차이가 있다. 도 20에 있어서, 도 18과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 20을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)은 서로 제1 방향(x 방향)으로 이격되어 배치될 수 있다. 제3 컴포넌트영역(CA3)은 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)으로부터 각각 대각선 방향으로 이격되며 배치될 수 있다. 예컨대, 제1 컴포넌트영역(CA1), 제2 컴포넌트영역(CA2), 및 제3 컴포넌트영역(CA3)은 역삼각형 형상으로 구비될 수 있다.
일 실시예에서, 제1 컴포넌트영역(CA1)에는 제1 컴포넌트영역(CA1)에 대응되도록 카메라가 배치될 수 있고, 제1 컴포넌트영역(CA1)보다 광 투과율이 높은 제2 컴포넌트영역(CA2), 및 제3 컴포넌트영역(CA3)에는 3D IR 센서, 레이더 센서 등 고해상도가 요구되는 센서들이 배치될 수 있다.
도시되지는 않았으나, 일 실시예에서, 제2 컴포넌트영역(CA2), 및/또는 제3 컴포넌트영역(CA3)에 부화소들이 배치될 수도 있다. 또한, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이에는 부화소들이 배치될 수도 있다.
도 21은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 21의 실시예는 제4 컴포넌트영역(CA4)이 더 배치된다는 점에서 도 20의 실시예와 차이가 있다. 도 21에 있어서, 도 20과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 21을 참조하면, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)은 서로 제1 방향(x 방향)으로 이격되어 배치될 수 있고, 제3 컴포넌트영역(CA3)과 제4 컴포넌트영역(CA4)은 서로 제1 방향(x 방향)으로 이격되어 배치될 수 있다.
제3 컴포넌트영역(CA3)은 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2)의 대각선 방향에 위치할 수 있고, 제4 컴포넌트영역(CA4)은 제2 컴포넌트영역(CA2)의 대각선 방향에 위치할 수 있다. 예컨대, 제1 컴포넌트영역(CA1), 제2 컴포넌트영역(CA2), 제3 컴포넌트영역(CA3), 및 제4 컴포넌트영역(CA4)은 마름모 형상으로 구비될 수 있다.
일 실시예에서, 제1 컴포넌트영역(CA1)에는 제1 컴포넌트영역(CA1)에 대응되도록 카메라가 배치될 수 있고, 제1 컴포넌트영역(CA1)보다 광 투과율이 높은 제2 컴포넌트영역(CA2), 내지 제4 컴포넌트영역(CA4)에는 3D IR 센서, 레이더 센서 등 고해상도가 요구되는 센서들이 배치될 수 있다.
일 실시예에서, 제2 컴포넌트영역(CA2), 제3 컴포넌트영역(CA3), 및/또는 제4 컴포넌트영역(CA4)에 부화소들이 배치될 수도 있다. 또한, 제1 컴포넌트영역(CA1)과 제2 컴포넌트영역(CA2) 사이, 및 제3 컴포넌트영역(CA3)과 제4 컴포넌트영역(CA4) 사이에는 부화소들이 배치될 수도 있다.
도 22는 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 메인표시영역(MDA), 제1 컴포넌트영역(CA1), 및 주변영역(DPA)의 일부를 개략적으로 도시한 단면도이다.
도 22를 참조하면, 메인표시영역(MDA)에는 제1 부화소(P1)가 배치될 수 있고, 제1 컴포넌트영역(CA1)은 제2 부화소(P2), 및 투과영역(TA)을 구비할 수 있다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 제1 화소회로(PC1) 및 제1 화소회로(PC1)와 연결된 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 제1 컴포넌트영역(CA1)에는 보조 유기발광다이오드(OLED')가 배치될 수 있다. 주변영역(DPA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 제2 화소회로(PC2)가 배치될 수 있다. 한편, 제1 컴포넌트영역(CA1)과 주변영역(DPA)에는 제2 화소회로(PC2)와 보조 유기발광다이오드(OLED')를 연결하는 연결배선(TWL)이 배치될 수 있다.
일 실시예에서, 표시 요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 일 실시예에서, 표시 요소로써 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 표시요소층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PC1, PC2), 제1 절연층(112), 제2 절연층(113), 제3 절연층(115), 및 평탄화층(117)을 포함할 수 있다. 제1 화소회로(PC1)는 메인 박막트랜지스터(TFT) 및 메인 스토리지 커패시터(Cst)를 포함할 수 있으며, 제2 화소회로(PC2)는 보조 박막트랜지스터(TFT') 및 보조 스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFT), 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1 반도체층(A1), 제1 게이트전극(G1), 제1 소스전극(S1), 및 제1 드레인전극(D1)을 포함할 수 있다. 메인 박막트랜지스터(TFT)는 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 메인 박막트랜지스터(TFT)와 유사한 구성을 가지는 바, 메인 박막트랜지스터(TFT)에 대한 설명으로 보조 박막트랜지스터(TFT')의 설명을 갈음한다.
일 실시예에서, 제1 반도체층(A1)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 일 실시예에서, 제1 반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 일 실시예에서, 제1 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1 반도체층(A1)은 채널영역과 불순물이 도핑된 소스영역 및 드레인영역을 포함할 수 있다.
제1 반도체층(A1)을 덮도록 제1 절연층(112)이 구비될 수 있다. 제1 절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1 절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(112) 상부에는 상기 제1 반도체층(A1)과 중첩되도록 제1 게이트전극(G1)이 배치될 수 있다. 제1 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 실시예에서, 제1 게이트전극(G1)은 몰리브덴(Mo) 단층일 수 있다.
제2 절연층(113)은 상기 제1 게이트전극(G1)을 덮도록 구비될 수 있다. 제2 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제2 절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 상부전극(CE2) 및 보조 스토리지 커패시터(Cst')의 상부전극(CE2')이 배치될 수 있다.
메인표시영역(MDA)에서 메인 스토리지 커패시터(Cst)의 상부전극(CE2)은 그 아래에 배치된 제1 게이트전극(G1)과 중첩될 수 있다. 제2 절연층(113)을 사이에 두고 중첩되는 제1 게이트전극(G1) 및 상부전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 일 실시예에서, 제1 게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 하부전극(CE1)일 수 있다. 일 실시예에서, 제1 게이트전극(G1)과 하부전극(CE1)은 독립된 별개의 구성요소로 구비될 수도 있다.
주변영역(DPA)에서 보조 스토리지 커패시터(Cst')의 상부전극(CE2')은 그 하부의 보조 박막트랜지스터(TFT')의 게이트전극과 중첩될 수 있다. 보조 박막트랜지스터(TFT')의 게이트전극은 보조 스토리지 커패시터(Cst')의 제1 하부전극(CE1a)일 수 있다. 보조 스토리지 커패시터(Cst')는 제1 하부전극(CE1a)과 동일층에 배치된 제2 하부전극(CE1b)을 더 포함할 수 있다. 보조 스토리지 커패시터(Cst')의 상부전극(CE2')은 제1 하부전극(CE1a), 및 제2 하부전극(CE1b)과 중첩될 수 있다. 제1 하부전극(CE1a)과 제2 하부전극(CE1b)은 전기적으로 연결될 수 있다. 이러한 구성에 의해서 보조 스토리지 커패시터(Cst')의 정전 용량은 메인 스토리지 커패시터(Cst)의 정전 용량보다 크게 구비될 수 있다.
상부전극(CE2, CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3 절연층(115)은 상기 상부전극(CE2, CE2')을 덮도록 형성될 수 있다. 제3 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 제3 절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 소스전극(S1), 및 제1 드레인전극(D1)은 제3 절연층(115) 상에 배치될 수 있다. 제1 소스전극(S1) 및 제1 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 제1 소스전극(S1)과 제1 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제3 절연층(115) 상부에는 제2 화소회로(PC2)와 연결된 연결배선(TWL)이 배치될 수 있다. 연결배선(TWL)은 주변영역(DPA)에서부터 컴포넌트영역(CA)까지 연장되어 배치되어 보조 유기발광다이오드(OLED')와 제2 화소회로(PC2)를 연결할 수 있다. 또한, 제3 절연층(115) 상부에는 데이터선(DL)이 배치될 수 있다.
일 실시예에서, 연결배선(TWL)은 추가 연결배선(TWL')과 연결될 수 있다. 추가 연결배선(TWL')은 주변영역(DPA)에 배치되어 제2 화소회로(PC2), 예컨대, 보조 박막트랜지스터(TFT')와 연결될 수 있다. 연결배선(TWL)은 컴포넌트영역(CA)의 투과영역(TA)에 배치될 수 있다. 연결배선(TWL)은 추가 연결배선(TWL')과 동일한 층에 배치되되, 추가 연결배선(TWL')과 다른 물질로 구비될 수 있다. 연결배선(TWL)의 끝단은 추가 연결배선(TWL')의 끝단을 덮도록 구비될 수 있다.
추가 연결배선(TWL')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 추가 연결배선(TWL')은 데이터선(DL)과 동일한 물질로 구비될 수 있다.
연결배선(TWL)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 연결배선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결배선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
추가 연결배선(TWL')은 연결배선(TWL) 보다 도전율이 높게 구비될 수 있다. 추가 연결배선(TWL')은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 연결배선(TWL)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다.
일 실시예에서, 추가 연결배선(TWL')은 생략될 수도 있다. 이경우, 연결배선(TWL)이 직접 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
제1 소스전극(S1), 제1 드레인전극(D1), 및 연결배선(TWL)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1 화소전극(121), 및 제2 화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 평탄화층(117)은 제1 평탄화층(117a) 및 제2 평탄화층(117b)으로 구비될 수 있다. 이에 따라, 제1 평탄화층(117a)과 제2 평탄화층(117b) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다. 제1 평탄화층(117a) 상부에는 연결전극(CM, CM'), 및 데이터 연결선(DWL)이 배치될 수 있다.
이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(117a)은 화소회로(PC1, PC2)를 덮도록 배치될 수 있다. 제2 평탄화층(117b)은 상기 제1 평탄화층(117a) 상에 배치되며, 화소전극(121, 121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제2 평탄화층(117b) 상에는 유기발광다이오드(OLED, OLED')가 배치될 수 있다. 유기발광다이오드(OLED, OLED')의 화소전극(121, 121')은 제1 평탄화층(117a) 상에 배치된 연결전극(CM, CM')을 통해서 화소회로(PC1, PC2)와 연결될 수 있다.
제1 화소전극(121)과 제2 화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1 화소전극(121)과 제2 화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1 화소전극(121)과 제2 화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1 화소전극(121)과 제2 화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
도 22에는 연결배선(TWL)과 제1 화소전극(121), 및 제2 화소전극(121')이 상이한 층에 배치된 것으로 도시되어 있으나, 연결배선(TWL)과 제1 화소전극(121), 및 제2 화소전극(121')은 동일한 층에 배치될 수도 있다. 연결배선(TWL)과 제1 화소전극(121), 및 제2 화소전극(121')이 동일한 층에 배치되는 경우, 하프 톤 마스크를 이용하여 연결배선(TWL)과 제1 화소전극(121), 및 제2 화소전극(121')을 동일한 공정에서 형성할 수 있다.
예를 들어, ITO/Ag/ITO를 순서대로 적층한 후, 연결배선(TWL)이 형성될 부분에는 하프 톤 마스크를 이용함으로써, 제1 화소전극(121), 및 제2 화소전극(121')은 ITO/Ag/ITO가 적층된 구조로 구비될 수 있고, 연결배선(TWL)은 ITO로 구비될 수 있다. 이를 통해, 연결배선(TWL)은 투명하게 구비되되, 연결배선(TWL)의 저항을 감소시킬 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 제1 화소전극(121), 및 제2 화소전극(121') 각각의 가장자리를 덮으며, 제1 화소전극(121) 및 제2 화소전극(121')의 적어도 일부를 노출시키는 제1 개구(OP1), 및 제2 개구(OP2)를 구비할 수 있다. 상기 제1 개구(OP1) 및 제2 개구(OP2)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(P1, P2)의 크기 및 형상이 정의될 수 있다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써, 화소전극(121, 121')의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)의 제1 개구(OP1), 및 제2 개구(OP2)의 내부에는 제1 화소전극(121), 및 제2 화소전극(121')에 각각 대응되도록 형성된 제1 발광층(122b) 및 제2 발광층(122b')이 배치될 수 있다. 제1 발광층(122b)과 제2 발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1 발광층(122b)과 제2 발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1 기능층(122a) 및/또는 제2 기능층(122c)을 포함할 수 있다. 제1 기능층(122a) 또는 제2 기능층(122c)은 생략될 수 있다.
제1 기능층(122a)은 제1 발광층(122b)과 제2 발광층(122b')의 하부에 배치될 수 있다. 제1 기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1 기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1 기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1 기능층(122a)은 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(122c)은 상기 제1 발광층(122b) 및 제2 발광층(122b') 상부에 배치될 수 있다. 제2 기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2 기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2 기능층(122c)은 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2 기능층(122c) 상부에는 대향전극(123)이 배치될 수 있다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일 실시예에서,, 대향전극(123)은 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다. 일 실시예에서,, 대향전극(123)은 패터닝되어 제2 기능층(122c) 상에 형성될 수 있다. 예를 들어, 대향전극(123)을 형성하는 물질을 기판(100) 전면에 형성한 후, 투과영역(TA)에 대응되는 부분을 레이저 리프트 오프(laser lift off)를 통해 제거하여, 대향전극(123)을 패터닝할 수 있고, MSP(metal self patterning) 공법을 통해 대향전극을 패터닝 할 수 있으며, FMM(fine metal mask)을 이용하여 대향전극(123)을 증착하는 방식을 통해 대향전극(123)을 패터닝할 수 있다.
메인표시영역(MDA)에 형성된 제1 화소전극(121)으로부터 대향전극(123)까지의 층들은 메인 유기발광다이오드(OLED)를 이룰 수 있다. 제1 컴포넌트영역(CA1)에 형성된 제2 화소전극(121')으로부터 대향전극(123)까지의 층들은 보조 유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOXNY)과 같은 무기 절연물을 포함할 수 있다.
도 23은 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도이다. 도 23에 있어서 도 22와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 23을 참조하면, 표시 패널(10)은 메인표시영역(MDA), 제1 컴포넌트영역(CA1), 및 주변영역(DPA)을 포함할 수 있다. 메인표시영역(MDA)에는 제1 부화소(P1)가 배치되고, 제1 컴포넌트영역(CA1)은 제2 부화소(P2), 및 투과영역(TA)을 구비할 수 있다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 제1 화소회로(PC1) 및 제1 화소회로(PC1)와 연결된 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 제1 컴포넌트영역(CA1)에는 보조 유기발광다이오드(OLED')가 배치될 수 있다. 주변영역(DPA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 제2 화소회로(PC2)가 배치될 수 있다. 한편, 컴포넌트영역(CA)과 주변영역(DPA)에는 제2 화소회로(PC2)와 보조 유기발광다이오드(OLED')를 연결하는 연결배선(TWL)이 배치될 수 있다.
일 실시예에서, 표시 패널(10)의 무기절연층(IL)은 컴포넌트영역(CA)에 대응하는 홀을 구비할 수 있다.
예컨대, 제1 절연층(112), 제2 절연층(113), 및 제3 절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 무기절연층(IL)은 투과영역(TA)에 대응되는 제1 홀(H1)을 가질 수 있다. 제1 홀(H1)은 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 제1 홀(H1)은 컴포넌트영역(CA)에 대응되도록 형성된 제1 절연층(112)의 개구, 제2 절연층(113)의 개구, 및 제3 절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제1 홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
일 실시예에서, 연결배선(TWL)은 제1 홀(H1) 내부에 구비될 수 있다. 연결배선(TWL)은 컴포넌트영역(CA)에서 버퍼층(111) 상에 배치될 수 있다. 이러한 연결배선(TWL)은 제1 평탄화층(117a) 상에 배치된 추가 연결배선(TWL')과 콘택홀을 통해서 연결되며, 이러한 추가 연결배선(TWL')을 통해서 제2 화소회로(PC2)와 연결될 수 있다. 연결배선(TWL)의 타단은 연결전극(CM')과 콘택홀을 통해 연결되어, 연결배선(TWL)은 연결전극(CM')에 의해서 제2 화소전극(121')과 연결될 수 있다.
도 24는 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도이다. 도 24에 있어서 도 22와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 24를 참조하면, 표시 패널(10)의 무기절연층(IL)은 제1 컴포넌트영역(CA1)에 대응되는 그루브(GR)를 구비할 수 있다. 예컨대, 제1 절연층(112), 제2 절연층(113), 및 제3 절연층(115)을 통칭하여 무기절연층(IL)이라고 하면, 제1 절연층(112), 및 제2 절연층(113)은 컴포넌트영역(CA)에 걸쳐 연속적으로 배치되며, 제3 절연층(115)은 컴포넌트영역(CA)에 대응되는 개구(115a)를 가질 수 있다. 또는 도시된 바와 달리, 제1 절연층(112) 또는 제2 절연층(113)도 컴포넌트영역(CA)에 대응되는 개구를 구비할 수 있다. 이에 따라, 무기절연층(IL) 중 일부가 제거된 그루브(GR)가 구비될 수 있다. 이러한 그루브(GR)는 무기절연층(IL)을 형성하는 층들 중에서 실리콘질화물(SiNX)이 포함된 층이 제거되어 구비될 수 있다. 실리콘질화물(SiNX)은 반사율이 높기에, 실리콘질화물(SiNX)이 포함된 층을 제거함으로써 컴포넌트영역(CA)의 투과율을 향상시킬 수 있다.
일 실시예에서, 연결배선(TWL)은 그루브(GR) 내부에서 제2 절연층(113) 상에 배치될 수 있다. 연결배선(TWL)은 제1 평탄화층(117a) 상에 배치된 추가 연결배선(TWL')을 통해 제2 화소회로(PC2)와 연결될 수 있다.
도 25는 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도이다. 구체적으로, 도 25는 투과영역(TA) 상의 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 레이저 리프트 오프(laser lift off)를 통해 제거하는 공정을 설명하기 위해 도시한 도면이다.
도 25를 참조하면, 기판(100)은 제1 베이스층(101), 제1 배리어층(102), 제2 베이스층(103), 및 제2 배리어층(104)을 포함할 수 있다. 제1 베이스층(101)과 제2 베이스층(103)은 고내열성을 가진 고분자 수지로 이루어질 수 있다. 예컨대, 제1 베이스층(101)과 제2 베이스층(103)은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트, 폴리아릴렌에테르술폰으로 이루어진 그룹으로부터 선택되는 하나 이상의 물질을 포함할 수 있다. 특히, 제1 베이스층(101)과 제2 베이스층(103)은 폴리이미드로 구비될 수 있다. 제1 배리어층(102), 및 제2 배리어층(104)은 질화실리콘(SiNx), 실리콘산화물(SiOX), 알루미늄산화물(Al2O3), 및 산화지르코늄(Zr2O3) 중 하나의 물질을 포함할 수 있다. 제1 배리어층(102), 및 제2 배리어층(104)은 외기의 침투를 차단할 수 있다.
기판(100) 상에는 하부금속층(BML)이 배치될 수 있다. 예컨대, 제2 배리어층(104) 상에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML) 상에는 순차적으로 버퍼층(111), 제1 절연층(112), 제2 절연층(113), 제3 절연층(115), 평탄화층(117)이 배치될 수 있다. 절연층들, 및 평탄화층들 사이에는 박막트랜지스터가 배치될 수도 있다.
평탄화층(117) 상에는 제2 화소전극(121'), 화소정의막(119)이 배치될 수 있고, 제2 화소전극(121') 상에는 제1 기능층(122a)과 제2 기능층(122c)을 포함하는 유기 기능층(122e), 대향전극(123), 및 상부층(150)이 배치될 수 있다.
일 실시예에서, 희생층(125)을 이용하여 투과영역(TA) 상에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 제거할 수 있다. 구체적으로, 하부금속층(BML)을 마스크로 이용하여 희생층(125)과 함께 투과영역(TA) 상에 형성된 유기 기능층(122e), 대향전극(123), 및 상부층(150)을 레이저 리프트 오프(laser lift off)를 통해 제거할 수 있다. 대향전극(123)의 끝단(123a)은 희생층(125)의 끝단(125a), 유기 기능층(122e)의 끝단(122ea), 및 상부층(150)의 끝단(150a) 중 적어도 하나와 일치할 수 있다. 이때, 희생층(125)은 제2 화소전극(121')을 형성하는데 이용되는 은(Ag)으로 구비될 수 있고, 하부금속층(BML)의 두께는 2,000 옹스트롬(Å) 내지 3,000 옹스트롬(Å)일 수 있다.
도 26은 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 도 26의 실시예는 더미 부화소(DP)에 인가되는 신호선이 지그재그 형상으로 구비된다는 점에서 도 5의 실시예와 차이가 있다. 도 26에 있어서, 도 5와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 26을 참조하면, 더미 부화소(DP)에 인가되는 신호선은 지그재그 형상으로 구비될 수 있다. 보다 구체적으로, 더미 부화소(DP)에 인가되는 보조 스캔선(SLa)은 지그재그 형상으로 구비될 수 있다.
더미 부화소(DP)에 인가되는 신호선이 지그재그 형상으로 구비됨으로써, 신호 딜레이가 발생하는 것을 방지하여 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치되지 않는 부화소와 컴포넌트영역(CA1, CA2)과 동일한 행 또는 열에 배치된 부화소 간에 휘도 차이가 발생하는 것을 방지 또는 최소화할 수 있다.
도 27a 내지 도 27d는 일 실시예에 따른 표시 패널의 일부 영역을 나타낸 개략적인 단면도들이다. 구체적으로, 도 27a 내지 도 27d는 더미 부화소(DP)의 적층 구조를 설명하기 위한 단면도들이다.
도 27a를 참조하면, 더미 부화소(DP)는 더미 박막트랜지스터(DTFT), 및 더미 스토리지 커패시터(DCst)를 포함할 수 있다. 더미 박막트랜지스터(DTFT)는 더미 반도체층(DA), 더미 게이트전극(DG), 더미 드레인전극(DD), 및 더미 소스전극(DS)을 포함할 수 있다. 더미 스토리지 커패시터(DCst)는 더미 하부전극(144), 및 더미 상부전극(146)을 포함할 수 있다. 또한, 더미 부화소(DP)는 하부금속층(BML)과 연결된 더미 구동전압(DELVDD), 및 상기 더미 드레인전극(DD) 또는 더미 소스전극(DS)과 연결된 더미 연결전극(DCM)을 포함할 수 있다.
더미 부화소(DP)는 더미 연결전극(DCM) 상에 배치된 더미 화소전극(D210), 및 더미 발광층(D122b)을 포함할 수 있다. 다만, 더미 부화소(DP)의 더미 연결전극(DCM)과 더미 화소전극(D210)은 전기적으로 연결되지 않을 수 있다.
따라서, 더미 연결전극(DCM)과 더미 화소전극(D210)이 전기적으로 연결되어 있지 않으므로, 더미 부화소(DP)에 실제 신호들이 인가되어도, 더미 부화소(DP)는 발광하지 않을 수 있다.
도 27a에서는 더미 부화소(DP)가 더미 박막트랜지스터(DTFT), 더미 스토리지 커패시터(DCst), 더미 화소전극(D210), 및 더미 발광층(D122b)을 포함하지만, 도 27b에 도시된 바와 같이 더미 부화소(DP)는 도 27a에 도시된 구조에 있어서, 더미 화소전극(D210)을 포함하지 않는 구조로 구비될 수 있고, 도 27c에 도시된 바와 같이 더미 부화소(DP)는 도 27a에 도시된 구조에 있어서, 더미 화소전극(D210), 및 더미 발광층(D122b)을 포함하지 않는 구조로 구비될 수 있으며, 도 27d에 도시된 바와 같이 더미 부화소(DP)는 도 27a에 도시된 구조에 있어서, 더미 발광층(D122b)을 포함하지 않는 구조로 구비될 수도 있다.
도 28, 및 도 29는 일 실시예에 따른 표시 장치가 이용되는 모습을 도시한 사시도들이다. 구체적으로 도 28, 및 도 29은 표시 장치가 자동차에 포함된 모습을 도시한 사시도이다.
도 28을 참조하면, 일 실시예에 따른 표시 장치(1)는 자동차용 표시 장치로 이용될 수 있다. 예를 들어, 표시 장치(1)에는 제1 부화소들이 배치되는 메인표시영역(MDA)과 제2부화소들이 배치된 제1 컴포넌트영역(CA1)을 포함하는 표시영역(DA)이 구비될 수 있고, 기어 변속기, 음향조절버튼, 비상 깜박이 버튼 등의 위치에는 부화소가 배치되지 않은 제2 컴포넌트영역(CA2)이 구비될 수 있다. 이때, 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)에는 부화소들이 구비되므로, 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)은 각각 또는 함께 이미지를 디스플레이할 수 있다. 예를 들면, 메인표시영역(MDA)은 네비게이션 화면을 디스플레이할 수있고, 제1 컴포넌트영역(CA1)은 메인표시영역(MDA)의 일측에 구비되어 메인표시영역(MDA)과 함께 네비게이션 화면을 디스플레이할 수 있다. 또한, 메인표시영역(MDA)과 제1 컴포넌트영역(CA1)은 네비게이션 화면 뿐만 아니라, 날씨, 버튼, 자동차 내/외부 환경 등을 각각 또는 함께 디스플레이할 수 있다.
이때, 제1 컴포넌트영역(CA1)의 하부에는 카메라 등의 컴포넌트가 배치될 수 있고, 제2 컴포넌트영역(CA2)의 하부에는 고해상도가 요구되는 센서들이 배치될 수 있다.
도 29를 참조하면, 자동차의 계기판은 디지털 계기판으로 구비될 수 있다. 디지털 계기판은 표시영역(DA)을 포함하는 표시 장치(1)로 구비되어 이미지를 통해 사용자에게 차량의 속도, 현재 상태 등에 대한 정보를 제공할 수 있다.
일 실시예에서, 표시 장치(1)는 이미지를 디스플레이하는 표시영역(DA)을 포함할 수 있다.표시영역(DA)은 메인표시영역(MDA), 및 그 하부에 카메라 등이 배치된 제1 컴포넌트영역(CA1)을 포함할 수 있다.
표시 장치(1)는 제1 컴포넌트영역(CA1)의 하부에 배치된 카메라를 통해 운전자 또는 동승자의 얼굴 형태, 기분, 표정 등을 인식할 수 있다.
또한, 표시 장치(1)는 그 하부에 3D 이미지 용 센서 등이 배치된 제2 컴포넌트영역(CA2)을 포함할 수 있다. 표시 장치는 제2 컴포넌트영역(CA2)에 배치된 3D 이미지 용 센서를 통해 3D 이미지를 출력할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
MDA: 메인표시영역
CA1: 제1 컴포넌트영역
CA2: 제2 컴포넌트영역
1: 표시 장치
10: 표시 패널
40: 컴포넌트
100: 기판

Claims (20)

  1. 표시 패널에 있어서,
    메인표시영역, 제1 컴포넌트영역, 제2 컴포넌트영역, 및 주변영역을 포함하는 기판;
    상기 메인표시영역 상에 배치되는 제1 부화소와 상기 제1 부화소와 연결되는 제1 화소회로;
    상기 제1 컴포넌트영역 상에 배치되는 제2 부화소;
    상기 제2 부화소와 이격되어 배치되는 제2 화소회로; 및
    상기 제2 부화소와 상기 제2 화소회로를 연결하는 연결배선;
    을 구비하는, 표시 패널.
  2. 제1항에 있어서,
    상기 제2 화소회로는 상기 주변영역에 위치하는, 표시 패널.
  3. 제1항에 있어서,
    상기 연결배선은 투명 전도성 물질로 구비되는, 표시 패널.
  4. 제3항에 있어서,
    상기 연결배선과 상기 제2 화소회로를 연결하는 추가 연결배선을 더 포함하고, 상기 추가 연결배선은 상기 연결배선과 다른 물질로 구비되는, 표시 패널.
  5. 제1항에 있어서,
    상기 제1 부화소와 상기 제2 부화소는 동일한 색을 방출하며,
    상기 제2 부화소의 크기는 상기 제1 부화소의 크기보다 큰, 표시 패널.
  6. 제1항에 있어서,
    상기 제2 화소회로는 상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 위치하는, 표시 패널.
  7. 제1항에 있어서,
    상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 배치되는 제3 부화소를 더 포함하는, 표시 패널.
  8. 제7항에 있어서,
    상기 제3 부화소는 상기 주변영역에 배치된 제3 화소회로와 연결되는, 표시 패널.
  9. 제1항에 있어서,
    제1 방향으로 연장되는 메인 스캔선; 및
    상기 메인 스캔선과 연결되는 스캔 연결선;을 더 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 스캔 연결선은 상기 제1 컴포넌트영역의 일측을 둘러싸는, 표시 패널.
  11. 제9항에 있어서,
    상기 스캔 연결선은 주변영역에 배치되는, 표시 패널.
  12. 제1항에 있어서,
    상기 제1 부화소는, 제1 화소전극, 및 제1 발광층을 포함하고, 상기 제2 부화소는 제2 화소전극, 및 제2 발광층을 포함하는, 표시 패널.
  13. 제12항에 있어서,
    상기 제1 발광층과 상기 제2 발광층 상에 대향전극; 및
    상기 대향전극 상에 배치되는 상부층;을 더 포함하고,
    상기 대향전극의 끝단과 상기 상부층의 끝단이 일치하는, 표시 패널.
  14. 제12항에 있어서,
    상기 제1 화소전극 또는 상기 제2 화소전극과 상기 연결배선은 동일한 공정으로 형성되는, 표시 패널.
  15. 제1항에 있어서,
    상기 제1 컴포넌트영역 상에 배치되는 하부금속층을 더 포함하는, 표시 패널.
  16. 제15항에 있어서,
    상기 주변영역 또는 상기 제1 컴포넌트영역과 상기 제2 컴포넌트영역 사이에 배치되는 더미 부화소를 더 포함하는, 표시 패널.
  17. 제1항에 있어서,
    상기 기판은 제3 컴포넌트영역을 더 포함하는, 표시 패널.
  18. 표시 장치에 있어서,
    메인표시영역, 제1 컴포넌트영역, 제2 컴포넌트영역, 및 주변영역을 포함하는 기판을 포함하는 표시 패널; 및
    상기 표시 패널의 하부에서 상기 제1 컴포넌트영역에 대응되도록 배치되는 제1 컴포넌트;
    상기 표시 패널의 하부에서 상기 제2 컴포넌트영역에 대응되도록 배치되는 제2 컴포넌트;를 구비하고,
    상기 표시 패널은,
    상기 메인표시영역 상에 배치되는 제1 부화소와 상기 제1 부화소와 연결되는 제1 화소회로;
    상기 제1 컴포넌트영역 상에 배치되는 제2 부화소;
    상기 제2 부화소와 이격되어 배치되는 제2 화소회로; 및
    상기 제2 부화소와 상기 제2 화소회로를 연결하는 연결배선;
    을 더 포함하는, 표시 장치.
  19. 제18항에 있어서,
    상기 제1 컴포넌트, 및 상기 제2 컴포넌트는 근접 센서, 조도 센서, RGB 센서, 적외선 센서, 지문인식 센서, 초음파 센서, 광 센서, 마이크로폰, 환경 센서, 화학 센서, 및 레이더 센서 중 적어도 하나를 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 기판은 제3 컴포넌트영역을 더 포함하고, 상기 제3 컴포넌트영역에 대응되도록 배치되는 제3 컴포넌트를 더 포함하는, 표시 장치.
KR1020200112545A 2020-09-03 2020-09-03 표시 패널 및 이를 구비하는 표시 장치 KR20220031796A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200112545A KR20220031796A (ko) 2020-09-03 2020-09-03 표시 패널 및 이를 구비하는 표시 장치
US17/207,420 US11711953B2 (en) 2020-09-03 2021-03-19 Display panel and display apparatus including the same
CN202110791662.5A CN114141820A (zh) 2020-09-03 2021-07-13 显示面板和包括该显示面板的显示设备
US18/358,009 US20230371332A1 (en) 2020-09-03 2023-07-24 Display panel and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200112545A KR20220031796A (ko) 2020-09-03 2020-09-03 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220031796A true KR20220031796A (ko) 2022-03-14

Family

ID=80358833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200112545A KR20220031796A (ko) 2020-09-03 2020-09-03 표시 패널 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (2) US11711953B2 (ko)
KR (1) KR20220031796A (ko)
CN (1) CN114141820A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210515985U (zh) * 2019-11-21 2020-05-12 昆山国显光电有限公司 显示基板、显示面板及显示装置
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20230139933A (ko) * 2022-03-28 2023-10-06 삼성디스플레이 주식회사 표시장치
EP4395503A1 (en) * 2022-12-30 2024-07-03 LG Display Co., Ltd. Display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108170B1 (ko) 2010-03-15 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR101407587B1 (ko) 2011-06-02 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102059940B1 (ko) 2012-11-29 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI490829B (zh) 2013-01-11 2015-07-01 Au Optronics Corp 顯示面板與顯示裝置
KR20180046229A (ko) * 2016-10-27 2018-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
CN108010947B (zh) * 2017-11-29 2021-01-08 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
KR102635542B1 (ko) 2018-07-06 2024-02-13 삼성디스플레이 주식회사 디스플레이 장치
CN109037298B (zh) * 2018-08-15 2021-06-29 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109087938B (zh) 2018-09-21 2020-11-13 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
KR20200066502A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR20200066471A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
CN109840475A (zh) 2018-12-28 2019-06-04 深圳奥比中光科技有限公司 人脸识别方法及电子设备
KR20200108212A (ko) * 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 패널
KR20200115888A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN109979391B (zh) 2019-04-28 2021-05-11 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN110379356B (zh) 2019-08-29 2022-04-22 武汉天马微电子有限公司 显示面板及显示装置
CN110649180B (zh) 2019-09-30 2021-10-26 武汉天马微电子有限公司 一种显示面板的制作方法、显示面板和显示装置
KR20210081572A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
CN111028692A (zh) 2019-12-26 2020-04-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN115117140A (zh) 2019-12-30 2022-09-27 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20220069048A1 (en) 2022-03-03
US11711953B2 (en) 2023-07-25
CN114141820A (zh) 2022-03-04
US20230371332A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
KR20220031796A (ko) 표시 패널 및 이를 구비하는 표시 장치
US11974481B2 (en) Display panel and display apparatus including the same
US20240057386A1 (en) Display panel and display apparatus including the same
CN114078926A (zh) 显示面板及包括其的显示设备
US12022696B2 (en) Display device
CN113889511A (zh) 显示设备和制造该显示设备的方法
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
US20220399429A1 (en) Display panel and display apparatus including the same
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
US20220208866A1 (en) Display panel and display apparatus including the same
US20220149144A1 (en) Display apparatus
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN114078913A (zh) 显示面板和包括该显示面板的显示装置
CN220915670U (zh) 显示面板
CN218483164U (zh) 显示面板和显示设备
US20220190063A1 (en) Display panel and display apparatus including the same
KR20220095399A (ko) 표시 장치 및 그 제조 방법
KR20230016766A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220045602A (ko) 디스플레이 장치
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination