KR20220063793A - 표시패널 및 이를 구비하는 표시장치 - Google Patents

표시패널 및 이를 구비하는 표시장치 Download PDF

Info

Publication number
KR20220063793A
KR20220063793A KR1020200148611A KR20200148611A KR20220063793A KR 20220063793 A KR20220063793 A KR 20220063793A KR 1020200148611 A KR1020200148611 A KR 1020200148611A KR 20200148611 A KR20200148611 A KR 20200148611A KR 20220063793 A KR20220063793 A KR 20220063793A
Authority
KR
South Korea
Prior art keywords
disposed
layer
insulating layer
pixel electrode
organic insulating
Prior art date
Application number
KR1020200148611A
Other languages
English (en)
Inventor
박귀현
심동환
한세희
홍성진
박형근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200148611A priority Critical patent/KR20220063793A/ko
Priority to US17/443,593 priority patent/US20220149129A1/en
Priority to CN202111312609.9A priority patent/CN114464653A/zh
Publication of KR20220063793A publication Critical patent/KR20220063793A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3225—
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/5206—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판; 상기 기판 상에서 제1영역에 배치된 제1화소전극; 상기 기판 상에서 상기 제1영역에 배치되고, 상기 제1화소전극에 연결된 제1화소회로; 상기 기판 상에서 제2영역에 배치된 제2화소전극; 상기 기판 상에서 제3영역에 배치되고, 상기 제2화소전극에 연결된 제2화소회로; 및 상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치되고, 상기 제2화소전극에 중첩된 절연패턴인 불투명층;을 포함하는 표시패널을 개시한다.

Description

표시패널 및 이를 구비하는 표시장치{DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 표시패널 및 이를 구비하는 표시장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시패널 및 이를 구비하는 표시장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지가 디스플레이될 수 있도록 표시영역이 확장된 표시패널 및 이를 구비하는 표시장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시패널은, 제1영역, 상기 제1영역보다 해상도가 낮은 제2영역, 및 제3영역을 포함하고, 기판; 상기 기판 상에서 상기 제1영역에 배치된 제1화소전극; 상기 기판 상에서 상기 제1영역에 배치되고, 상기 제1화소전극에 연결된 제1화소회로; 상기 기판 상에서 상기 제2영역에 배치된 제2화소전극; 상기 기판 상에서 상기 제3영역에 배치되고, 상기 제2화소전극에 연결된 제2화소회로; 및 상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치되고, 상기 제2화소전극에 중첩된 절연패턴인 불투명층;을 포함한다.
상기 표시패널은, 상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 적층된 제1유기절연층과, 상기 제1유기절연층 상의 제2유기절연층;을 더 포함할 수 있다.
상기 불투명층은 상기 제2유기절연층과 상기 제2화소전극 사이에 배치될 수 있다.
상기 불투명층의 상부면은 상기 제2화소전극에 접촉하고, 상기 불투명층의 하부면은 상기 제2유기절연층에 접촉할 수 있다.
상기 제2유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고, 상기 불투명층은 상기 제2유기절연층의 리세스 내에 배치될 수 있다.
상기 불투명층은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치될 수 있다.
상기 제1유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고, 상기 불투명층은 상기 제1유기절연층의 리세스 내에 배치될 수 있다.
상기 제1유기절연층은 상기 제1유기절연층을 관통하고 상기 제2화소전극에 대응하는 홀을 구비하고, 상기 불투명층은 상기 제1유기절연층의 홀에 배치될 수 있다.
상기 표시패널은, 상기 제2영역에서 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함할 수 있다.
상기 표시패널은, 상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함할 수 있다.
상기 표시패널은, 상기 제2영역에서 상기 기판과 상기 제1유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함할 수 있다.
상기 표시패널은, 상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함할 수 있다.
상기 표시패널은, 상기 제1영역의 상기 제1화소회로와 상기 제3영역의 상기 제2화소회로를 덮고, 상기 제2영역에 대응하는 홀을 구비한 제1유기절연층; 및 상기 제1영역과 상기 제3영역에서 상기 제1유기절연층 상부에 배치되고, 상기 제2영역에서 상기 제1유기절연층의 홀을 채우며 상기 기판과 상기 제2화소전극 사이에 배치된 제2유기절연층;을 더 포함할 수 있다.
상기 불투명층은 상기 제2영역에서 상기 기판과 상기 제2유기절연층 사이에 배치될 수 있다.
상기 표시패널은, 상기 제2영역에서 상기 기판과 상기 제2유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함하고, 상기 불투명층은 상기 제1연결선의 적어도 일부를 덮을 수 있다.
상기 표시패널은, 상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 제1표시요소가 배치된 제1영역, 제2표시요소가 배치된 제2영역, 및 제3영역을 포함하는 표시패널; 및 상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하고, 상기 표시패널이, 기판; 상기 기판 상에서 상기 제2영역에 배치되고, 상기 제2표시요소를 구성하는 제2화소전극; 상기 기판 상에서 상기 제3영역에 배치되고, 상기 제2화소전극에 연결된 제2화소회로; 상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치된 유기절연층; 및 상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치되고, 상기 제2화소전극에 중첩된 절연패턴인 불투명층;을 포함한다.
상기 유기절연층은, 상기 기판과 상기 제2화소전극 사이에 적층된 제1유기절연층과, 상기 제1유기절연층 상의 제2유기절연층을 포함할 수 있다.
상기 불투명층은 상기 제2유기절연층과 상기 제2화소전극 사이에 배치될 수 있다.
상기 제2유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고, 상기 불투명층은 상기 제2유기절연층의 리세스 내에 배치될 수 있다.
상기 불투명층은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치될 수 있다.
상기 제1유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고, 상기 불투명층은 상기 제1유기절연층의 리세스 내에 배치될 수 있다.
상기 제1유기절연층은 상기 제1유기절연층을 관통하고 상기 제2화소전극에 대응하는 홀을 구비하고, 상기 불투명층은 상기 제1유기절연층의 홀에 배치될 수 있다.
상기 유기절연층은, 상기 제3영역의 상기 제2화소회로를 덮고, 상기 제2영역에 대응하는 홀을 구비한 제1유기절연층; 및 상기 제3영역에서 상기 제1유기절연층 상부에 배치되고, 상기 제2영역에서 상기 제1유기절연층의 홀을 채우며 상기 기판과 상기 제2화소전극 사이에 배치된 제2유기절연층;을 포함하고, 상기 불투명층은 상기 기판과 상기 제2유기절연층 사이에 배치될 수 있다.
상기한 바와 같이, 본 실시예들에 의한 표시패널 및 표시장치는, 컴포넌트영역에는 화소회로가 배치되지 않는 바, 보다 넓은 투과영역을 확보하여 투과율을 개선할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 2a 및 도 2b는 실시예들에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 3a 및 도 3b는 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 4는 일 실시예에 따른 화소회로의 등가회로도이다.
도 5는 실시예들에 따른 표시패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 6a 및 도 6b는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다.
도 7은 도 6a에 도시된 실시예에 따른 제2화소전극 및 불투명층을 개략적으로 도시한 평면도이다.
도 8a 내지 도 8c는 도 6a에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 9는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도이다.
도 10은 도 9에 도시된 실시예에 따른 제2화소전극 및 불투명층을 개략적으로 도시한 평면도이다.
도 11a 내지 도 11c는 도 9에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 12 및 도 14는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다.
도 13a 내지 도 13d는 도 12에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 15 및 도 17은 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다.
도 16a 내지 도 16d는 도 15에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 18 및 도 20은 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다.
도 19a 내지 도 19c는 도 18에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 21 및 도 22는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 배선이 "제1방향 또는 제2방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1방향 또는 제2방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, 제1구성요소가 제2구성요소에 "중첩"한다는 제1구성요소가 제2구성요소의 위 또는 아래에 위치함을 의미한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측의 주변영역(DPA)을 포함할 수 있다. 표시영역(DA)은 컴포넌트영역(제2영역)(CA)과, 컴포넌트영역(CA)을 적어도 부분적으로 둘러싸는 메인표시영역(제1영역)(MDA)을 포함할 수 있다. 즉, 컴포넌트영역(DA)과 메인표시영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변영역(제3영역)(DPA)은 표시요소들이 배치되지 않은 일종의 비표시영역일 수 있다. 표시영역(DA)은 주변영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
일 실시예에 따른 표시장치는 접거나 휘어질 수 있는 표시장치일 수 있다. 표시장치는 다양한 형상으로 마련될 수 있으며, 예를 들어, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 마련될 수 있다. 표시장치가 직사각형의 판상으로 마련되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위해 단변의 연장 방향을 x 방향, 장변의 연장 방향을 y 방향, 장변과 단변의 연장 방향에 수직한 방향을 z 방향으로 표시하였다.
본 발명의 일 실시예에 따른 표시장치의 형상은 전술한 형상에 한정되지 않으며, 다양한 형상을 가질 수 있다. 예를 들어 표시장치는 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 표시장치가 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
도 1은 메인표시영역(MDA)의 내에 하나의 컴포넌트영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 표시장치(1)는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 표시장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인표시영역(MDA)의 상측(+y 방향) 중앙에 컴포넌트영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트영역(CA)은 사각형인 메인표시영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
표시장치(1)는 메인표시영역(MDA)에 배치된 복수의 제1부화소(Pm)(메인 부화소)들과 컴포넌트영역(CA)에 배치된 복수의 제2부화소(Pa)(보조 부화소)들을 이용하여 이미지를 제공할 수 있다.
컴포넌트영역(CA)에는 도 2a 및 도 2b를 참조하여 후술하는 것과 같이, 컴포넌트영역(CA)에 대응하여 표시패널의 하부에 전자요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시패널 및 이를 구비하는 표시장치의 경우, 컴포넌트영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 복수의 제2부화소(Pa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트영역(CA)에서 디스플레이 되는 이미지는 보조 이미지로, 메인표시영역(MDA)에서 디스플레이 되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트영역(CA)은 빛 및 음향이 투과할 수 있는 투과영역(TA)을 구비하며, 투과영역(TA) 상에 부화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 제2부화소(Pa)들의 수가 메인표시영역(MDA)에 단위 면적 당 배치되는 제1부화소(Pm)들의 수에 비해 적을 수 있다.
도 2a 및 도 2b는 실시예들에 따른 표시장치의 단면의 일부를 개략적으로 도시하는 단면도이다.
도 2a를 참조하면, 표시장치(1)는 표시패널(10) 및 상기 표시패널(10)과 중첩 배치된 컴포넌트(40)를 포함할 수 있다. 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)을 포함할 수 있다. 표시패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널보호부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막트랜지스터(TFT)를 포함하는 회로층(PCL), 표시요소인 발광소자(light emitting element, EDm, EDa), 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이 및 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시패널(10)의 메인표시영역(MDA)에는 제1화소회로(PCm)(메인 화소회로) 및 이와 연결된 제1발광소자(EDm)(메인 발광소자)가 배치될 수 있다. 제1화소회로(PCm)는 적어도 하나의 박막트랜지스터(TFT)를 포함하며, 제1발광소자(EDm)의 발광을 제어할 수 있다. 제1부화소(Pm)는 제1발광소자(EDm)의 발광에 의해서 구현될 수 있다.
표시패널(10)의 컴포넌트영역(CA)에는 제2발광소자(EDa)(보조 발광소자)가 배치되어 제2부화소(Pa)를 구현할 수 있다. 본 실시예에서, 제2화소회로(PCa)(보조 화소회로)는 컴포넌트영역(CA)에 배치되지 않고, 비표시영역인 주변영역(DPA)에 배치될 수 있다. 다른 실시예로서, 제2화소회로(PCa)는 메인표시영역(MDA)의 일부에 배치되거나, 메인표시영역(MDA)과 컴포넌트영역(CA)의 사이에 배치될 수 있는 등 다양한 변형이 가능할 수 있다. 즉, 제2화소회로(PCa)는 제2발광소자(EDa)와 비중첩되도록 배치될 수 있다.
제2화소회로(PCa)는 적어도 하나의 박막트랜지스터(TFT)를 포함하며, 연결선(TWL)에 의해서 제2발광소자(EDa)와 전기적으로 연결될 수 있다. 연결선(TWL)은 투명 전도성 물질로 구비될 수 있다. 제2화소회로(PCa)는 제2발광소자(EDa)의 발광을 제어할 수 있다. 제2부화소(Pa)는 제2발광소자(EDa)의 발광에 의해서 구현될 수 있다. 컴포넌트영역(CA) 중 제2발광소자(EDa)가 배치되는 영역을 보조화소영역(ADA)이라 할 수 있다.
또한, 컴포넌트영역(CA)에서 표시요소인 제2발광소자(EDa)가 배치되지 않는 영역을 투과영역(TA)이라 할 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 또는 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조화소영역(ADA)과 투과영역(TA)은 컴포넌트영역(CA)에서 교번적으로 배치될 수 있다. 제2화소회로(PCa)와 제2발광소자(EDa)를 연결하는 연결선(TWL)은 투과영역(TA)에 배치될 수 있다. 연결선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있는 바, 투과영역(TA)에 연결선(TWL)이 배치된다고 하더라도, 투과영역(TA)의 투과율은 확보될 수 있다.
본 실시예에서는, 컴포넌트영역(CA)에 제2화소회로(PCa)가 배치되지 않는 바, 투과영역(TA)의 면적이 확보될 수 있어 광 투과율이 보다 향상될 수 있다.
본 실시예에서는, 컴포넌트영역(CA)에 흡광층인 불투명층(SHL)을 배치할 수 있다. 불투명층(SHL)은 컴포넌트영역(CA)에 배치된 반사층 하부에 배치될 수 있다. 불투명층(SHL)은 반사층 바로 하부에 반사층과 접촉하게 배치될 수도 있고, 반사층과 불투명층(SHL) 사이에 절연층(들)이 구비될 수도 있다. 컴포넌트영역(CA)에서 불투명층(SHL)과 기판(100) 사이에는 반사층이 존재하지 않는다. 여기서, 반사층은 반사율이 일정값 이상이고, 투과율이 일정값 이하인 층일 수 있다. 일 실시예에서, 컴포넌트영역(CA)에 배치된 반사층은 제2발광소자(EDa)를 구성하는 화소전극(예컨대, 애노드)일 수 있다.
컴포넌트(40)인 카메라의 렌즈에서 반사된 광이 컴포넌트영역(CA)에 배치된 제2발광소자(EDa)를 구성하는 화소전극에 의해 반사되어 다시 카메라로 입사됨에 따라 카메라의 이미지에 고스트(Ghost) 현상 및 플레어(Flare) 현상이 발생할 수 있다. 본 실시예에서는, 불투명층(SHL)을 보조화소영역(ADA)에 대응하는 위치에서 기판(100)과 화소전극 사이에 배치할 수 있다. 이에 따라 화소전극으로 입사되는 광을 흡수하고, 화소전극에 의한 광반사를 차단함으로써, 카메라 이미지의 고스트 현상 및 플레어 현상을 최소화할 수 있다.
회로층(PCL) 및 표시요소는 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 2a에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 커버하도록 일체로 형성될 수 있다.
밀봉부재(ENCM)가 밀봉기판(미도시)인 경우, 밀봉기판은 표시요소를 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판과 표시요소 사이에는 갭이 존재할 수 있다. 밀봉기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 터치 배선들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사방지층을 포함할 수 있다. 반사방지층은 외부에서 표시장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
일부 실시예에서, 광학기능층(OFL)은 반사방지층 상부에 다층 구조를 더 포함할 수 있다. 다층 구조는 제1층 및 제1층 상의 제2층을 포함할 수 있다. 제1층 및 제2층은 유기 절연 물질을 포함할 수 있으며, 서로 상이한 굴절률을 가질 수 있다. 예컨대, 제2층의 굴절률은 제1층의 굴절률보다 클 수 있다.
표시패널(10) 상부에는 커버 윈도우(미도시)가 배치되어, 표시패널(10)을 보호할 수 있다. 광학기능층(OFL)은 커버 윈도우에 광학 투명 접착제로 부착되거나, 터치스크린층(TSL)에 광학 투명 접착제로 부착될 수 있다.
패널보호부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널보호부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널보호부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다. 패널보호부재(PB)는 폴리에틸렌테레프탈레이트(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널보호부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트영역(CA)에는 복수의 컴포넌트(40)들이 배치될 수 있다. 복수의 컴포넌트(40)들은 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40)들은 카메라(촬상소자), 태양전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2a에서는 주변영역(DPA)에 배치된 제2화소회로(PCa)의 하부에 하부금속층(bottom metal layer, BML)이 배치되고 있지 않으나, 도 2b와 같이, 일 실시예에 따른 표시장치(1)는 제2화소회로(PCa)의 하부에 하부금속층(BML)을 포함할 수 있다. 하부금속층(BML)은 기판(100)과 제2화소회로(PCa) 사이에서, 제2화소회로(PCa)와 중첩되도록 배치될 수 있다. 하부금속층(BML)은 외부 광이 제2화소회로(PCa)에 도달하는 것을 차단할 수 있다.
도 3a 및 도 3b는 도 1의 표시장치에 포함될 수 있는 표시패널을 개략적으로 나타내는 평면도이다.
도 3a를 참조하면, 표시패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이 되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이 되는 컴포넌트영역(CA)을 포함할 수 있다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치된다. 제1부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 제1부화소(Pm)를 구동하는 제1화소회로(PCm)는 메인표시영역(MDA)에 배치되며, 제1화소회로(PCm)는 제1부화소(Pm)와 중첩되어 배치될 수 있다. 각 제1부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치된다. 복수의 제2부화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소에 의해서 구현될 수 있다. 제2부화소(Pa)를 구동하는 제2화소회로(PCa)는 컴포넌트영역(CA)과 가까운 주변영역(DPA)에 배치될 수 있다. 예컨대, 컴포넌트영역(CA)이 표시영역(DA)의 상측에 배치되는 경우, 제2화소회로(PCa)는 상측 주변영역(DPA)에 배치될 수 있다. 제2화소회로(PCa)와 제2부화소(Pa)를 구현하는 표시요소는 y 방향으로 연장되는 연결선(TWL)에 의해 연결될 수 있다. 각 제2부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수의 제2부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수의 제2부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
제1 및 제2부화소들(Pm, Pa)을 구동하는 제1 및 제2화소회로들(PCm, PCa) 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 내지 제4스캔구동회로들(SDRV1 내지 SDRV4), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1스캔구동회로(SDRV1)와 제2스캔구동회로(SDRV2)는 메인표시영역(MDA)을 사이에 두고 마주하며, 기판(100)의 좌측 주변영역(DPA)과 우측 주변영역(DPA)에 각각 위치할 수 있다. 제1스캔구동회로(SDRV1)는 메인 스캔선(SLm)을 통해 제1부화소(Pm)들을 구동하는 제1화소회로(PCm)들 각각에 스캔신호를 인가할 수 있다. 제1스캔구동회로(SDRV1)는 메인 발광제어선(ELm)을 통해 제1화소회로(PCm)들 각각에 발광제어신호를 인가할 수 있다. 제2스캔구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1스캔구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1스캔구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 제1부화소(Pm)들의 제1화소회로(PCm)들 중 일부는 제1스캔구동회로(SDRV1)에 전기적으로 연결될 수 있고, 나머지는 제2스캔구동회로(SDRV2)에 전기적으로 연결될 수 있다.
제3스캔구동회로(SDRV3)와 제4스캔구동회로(SDRV4)는 제2화소회로(PCa)를 사이에 두고 마주하며, 기판(100)의 상측 주변영역(DPA)의 좌우에 각각 위치할 수 있다. 제3스캔구동회로(SDRV3)와 제4스캔구동회로(SDRV4)는 보조 스캔선(SLa)을 통해 컴포넌트영역(CA)의 제2부화소(Pa)들을 구동하는 제2화소회로(PCa)들 각각에 스캔신호를 인가할 수 있다. 제3스캔구동회로(SDRV3)는 보조 발광제어선(ELa)을 통해 제2화소회로(PCa)들 각각에 발광제어신호를 인가할 수 있다. 제2부화소(Pa)들의 제2화소회로(PCa)들 중 일부는 제3스캔구동회로(SDRV3)에 전기적으로 연결될 수 있고, 나머지는 제4스캔구동회로(SDRV4)에 전기적으로 연결될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 내지 제4스캔구동회로들(SDRV1 내지 SDRV4)에 전달하는 제어신호를 생성할 수 있다. 표시 구동부(32)는 데이터신호를 생성하며, 생성된 데이터신호는 팬아웃선(FW) 및 팬아웃선(FW)과 연결된 메인 데이터선(DLm)을 통해 메인 화소회로(PCm)들에 전달될 수 있다.
표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 제1 및 제2부화소들(Pm, Pa)의 제1 및 제2화소회로들(PCm, PCa)에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 3a에서는 컴포넌트영역(CA)이 하나인 경우를 도시하고 있으나, 컴포넌트영역(CA)은 복수로 구비될 수 있다. 이 경우, 복수의 컴포넌트영역(CA)들은 서로 이격되어 배치되며, 하나의 컴포넌트영역(CA)에 대응하여 제1카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 제2카메라가 배치될 수 있다. 또는, 하나의 컴포넌트영역(CA)에 대응하여 카메라가 배치되고, 다른 컴포넌트영역(CA)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 컴포넌트영역(CA)들의 형상 및 크기는 서로 다르게 구비될 수 있다.
한편, 컴포넌트영역(CA)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일부 실시예에서, 컴포넌트영역(CA)은 팔각형으로 구비될 수 있다. 컴포넌트영역(CA)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 컴포넌트영역(CA)은 메인표시영역(MDA)에 의해서 둘러싸일 수 있다.
또한, 도 3a에 있어서, 제2화소회로(PCa)는 컴포넌트영역(CA)의 외측변에 인접하게 배치되고 있으나, 본 발명은 이에 한정되지 않는다. 도 3b에 도시된 바와 같이, 제2화소회로(PCa)는 메인표시영역(MDA)의 외측변에 인접하게 배치될 수 있다. 일부 실시예에서, 연결선(TWL)은 추가 연결선(TWL')을 통해서 제2화소회로(PCa)와 연결될 수 있다. 이 경우, 연결선(TWL)은 컴포넌트영역(CA)에 배치될 수 있으며, 추가 연결선(TWL')은 주변영역(DPA)에 배치될 수 있다. 연결선(TWL)은 투명 전도성 물질로 구비될 수 있으며, 추가 연결선(TWL')은 전도성이 높은 금속으로 구비될 수 있다. 일부 실시예에서, 추가 연결선(TWL')은 연결선(TWL)과 동일한 층에 배치될 수 있다. 다른 실시예로, 추가 연결선(TWL')은 연결선(TWL)과 다른 층에 배치되어 콘택홀을 통해서 연결될 수 있다.
제2화소회로(PCa)와 제2부화소(Pa)를 구현하는 표시요소가 연결선(TWL) 및 추가 연결선(TWL')을 통해서 연결되는 경우, 연결선(TWL) 및 추가 연결선(TWL')은 각각 제1연결선 및 제2연결선으로 구분하여 칭할 수 있다.
도 4는 일 실시예에 따른 화소회로의 등가회로도이다. 도 4는 제1화소회로(PCm) 및/또는 제2화소회로(PCa)의 등가회로도일 수 있다. 이하 설명의 편의를 위해 화소회로(PC)로 칭하여 설명한다.
도 4를 참조하면, 화소회로(PC)는 제1트랜지스터(구동 박막트랜지스터)(T1), 제2트랜지스터(스위칭 박막트랜지스터)(T2), 제3트랜지스터(보상 박막트랜지스터)(T3), 제4트랜지스터(제1초기화 박막트랜지스터)(T4), 제5트랜지스터(제1발광제어 박막트랜지스터)(T5), 제6트랜지스터(제2발광제어 박막트랜지스터)(T6), 제7트랜지스터(제2초기화 박막트랜지스터)(T7) 및 커패시터(Cst)를 포함할 수 있다.
도 4에서는, 화소회로(PC)마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
제1트랜지스터(T1)의 드레인전극은 제6트랜지스터(T6)를 경유하여 표시요소인 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급할 수 있다.
제2트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 제2트랜지스터(T2)의 드레인전극은 제1트랜지스터(T1)의 소스전극과 연결되어 있으면서 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
제2트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 제3트랜지스터(T3)의 소스전극은 제1트랜지스터(T1)의 드레인전극과 연결되어 있으면서 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제트랜지스터(T3)의 드레인전극은 커패시터(Cst)의 제1전극, 제4트랜지스터(T4)의 소스전극 및 제1트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제3트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴온(turn on)되어 제1트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 제1트랜지스터(T1)를 다이오드 연결(diode-connection)시킴으로써, 제1트랜지스터(T1)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제4트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제4트랜지스터(T4)의 소스전극은 커패시터(Cst)의 제1전극, 제3트랜지스터(T3)의 드레인전극 및 제1트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제4트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴온 되어 초기화전압(Vint)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5트랜지스터(T5)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 제5트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 제5트랜지스터(T5)의 드레인전극은 제1트랜지스터(T1)의 소스전극 및 제2트랜지스터(T2)의 드레인전극과 연결되어 있다.
제6트랜지스터(T6)의 게이트전극은 발광제어선(EL)과 연결될 수 있다. 제6트랜지스터(T6)의 소스전극은 제1트랜지스터(T1)의 드레인전극 및 제3트랜지스터(T3)의 소스전극과 연결될 수 있다. 제6트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴온 되어 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제7트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제7트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제7트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제7트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴온 되어 유기발광다이오드(ED)의 화소전극을 초기화시킬 수 있다.
도 4에서는, 제4트랜지스터(T4)와 제7트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제4트랜지스터(T4) 및 제7트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
커패시터(Cst)의 제2전극은 구동전압선(PL)과 연결될 수 있다. 커패시터(Cst)의 제1전극은 제1트랜지스터(T1)의 게이트전극, 제3트랜지스터(T3)의 드레인전극 및, 제4트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 4를 참조하여 설명한 트랜지스터 및 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 5는 실시예들에 따른 표시패널의 일부 영역을 나타낸 개략적인 평면 배치도이다. 구체적으로, 도 5는 컴포넌트영역(CA), 그 주변의 메인표시영역(MDA), 및 주변영역(DPA)의 일부를 도시한다.
도 5를 참조하면, 메인표시영역(MDA)에는 복수의 제1부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 표시요소에 의해 발광하는 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다. 복수의 제1부화소(Pm)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
일부 실시예에서, 메인표시영역(MDA)에 배치된 제1부화소(Pm)는 제1색 부화소(Pr), 제2색 부화소(Pg), 제3색 부화소(Pb)를 포함할 수 있다. 제1색 부화소(Pr), 제2색 부화소(Pg), 및 제3색 부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다. 제1부화소(Pm)들은 펜타일 구조로 배치될 수 있다.
예컨대, 제2색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1, 제3꼭지점에는 제1색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4꼭지점에 제3색 부화소(Pb)가 배치될 수 있다. 제2색 부화소(Pg)의 크기는 제1색 부화소(Pr) 및 제3색 부화소(Pb) 보다 작을 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소들을 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 5에서는 복수의 제1부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수의 제1부화소(Pm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인표시영역(MDA)에서 제1화소회로(PCm)들은 제1부화소(Pm)들과 중첩되어 배치될 수 있으며, 제1화소회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 제1화소회로(PCm)라 함은 하나의 제1부화소(Pm)를 구동하는 화소회로의 단위를 의미한다.
컴포넌트영역(CA)에는 복수의 제2부화소(Pa)들이 배치될 수 있다. 복수의 제2부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다. 제2부화소(Pa)들은 서로 다른 색을 내는 제1색 부화소(Pr'), 제2색 부화소(Pr'), 및 제3색 부화소(Pb')를 포함할 수 있다. 제1색 부화소(Pr'), 제2색 부화소(Pr'), 및 제3색 부화소(Pb')는 각각 적색, 녹색, 청색을 구현할 수 있다.
컴포넌트영역(CA)에 배치된 제2부화소(Pa)들의 단위 면적당 개수는 메인표시영역(MDA)에 배치된 제1부화소(Pm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 제2부화소(Pa)들의 개수와 제1부화소(Pm)들의 개수는 1:2, 1:4, 1:8, 1:9의 비율로 구비될 수 있다. 즉, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9일 수 있다. 도 5에서는 컴포넌트영역(CA)의 해상도가 메인표시영역(MDA)의 해상도의 1/8인 경우를 도시하고 있다.
컴포턴트영역(CA)에 배치된 제2부화소(Pa)들은 다양한 형상으로 배치될 수 있다. 제2부화소(Pa)들은 화소그룹 단위로 배치될 수 있으며, 화소그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소그룹 내에 배치된 제2부화소(Pa)들 간의 거리는 제1부화소(Pm)들 간의 거리와 동일 할 수 있다.
또는, 도 5에 도시된 바와 같이, 제2부화소(Pa)들은 컴포넌트영역(CA) 내에서 분산되어 배치될 수 있다. 즉, 제2부화소(Pa)들 간의 거리는 제1부화소(Pm)들 간의 거리에 비해 클 수 있다. 한편, 컴포넌트영역(CA)에서 제2부화소(Pa)들이 배치되지 않은 영역은 광 투과율이 높은 투과영역(TA)이라 할 수 있다.
제2부화소(Pa)들의 발광을 제어하는 제2화소회로(PCa)들은 주변영역(DPA)에 배치될 수 있다. 제2화소회로(PCa)들은 컴포넌트영역(CA)에 배치되지 않는 바, 컴포넌트영역(CA)은 보다 넓은 투과영역(TA)을 확보할 수 있다. 또한, 제2화소회로(PCa)에 정전압 및 신호들을 인가하는 전압선들 및 신호선들도 컴포넌트영역(CA)에 배치되지 않는 바, 제2부화소(Pa)들의 배치는 배선들의 배치를 고려하지 않고 자유롭게 배치될 수 있다.
제2화소회로(PCa)들은 주변영역(DPA)에서 서로 이격되어 배치된 제1화소회로영역(PCA1)과 제2화소회로영역(PCA2)에 나누어 배치될 수 있다. 예컨대, 제2부화소(Pa)들 중 컴포넌트영역(CA)의 좌측에 배치된 제2부화소(Pa)들을 구동하는 제2화소회로(PCa)들은 제1화소회로영역(PCA1)에 배치될 수 있으며, 제2부화소(Pa)들 중 컴포넌트영역(CA)의 우측에 배치된 제2부화소(Pa)들을 구동하는 제2화소회로(PCa)들은 제2화소회로영역(PCA2)에 배치될 수 있다.
제1화소회로영역(PCA1) 및 제2화소회로영역(PCA2)는 컴포넌트영역(CA)의 일측에 대응하여 배치되지 않고, 메인표시영역(MDA)의 외측변에 인접하게 배치될 수 있다. 즉, 제1화소회로영역(PCA1) 및 제2화소회로영역(PCA2)은 컴포넌트영역(CA) 보다 메인표시영역(MDA)에 더 인접하게 배치될 수 있다. 제1화소회로영역(PCA1)과 제2화소회로영역(PCA2)은 컴포넌트영역(CA)의 x 방향으로의 폭 정도의 간격으로 이격되어 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1화소회로영역(PCA1) 및 제2화소회로영역(PCA2)은 컴포넌트영역(CA)의 외측변에 인접하게 배치될 수도 있음은 물론이다.
제2화소회로(PCa)들은 연결선(TWL)들 및 추가 연결선(TWL')들에 의해서 제2부화소(Pa)들과 연결될 수 있다. 연결선(TWL)은 컴포넌트영역(CA)에 배치되며, 투명한 전도성 물질로 구비될수 있다. 예컨대, 연결선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
추가 연결선(TWL')은 주변영역(DPA)에 배치되어 제2화소회로(PCa)와 연결된 배선일 수 있다. 추가 연결선(TWL')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 추가 연결선(TWL')은 컴포넌트영역(CA)의 가장자리 근처에서 연결선(TWL)과 접속될 수 있다.
연결선(TWL) 및 추가 연결선(TWL')이 제2부화소(Pa)와 연결된다고 함은, 연결선(TWL) 및 추가 연결선(TWL')이 제2부화소(Pa)를 구현하는 표시요소의 화소전극과 전기적으로 연결됨을 의미할 수 있다.
추가 연결선(TWL')과 연결선(TWL)은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 추가 연결선(TWL')과 연결선(TWL)이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다.
추가 연결선(TWL')은 연결선(TWL) 보다 도전율이 높게 구비될 수 있다. 추가 연결선(TWL')은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 연결선(TWL)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다. 이에 따라, 연결선(TWL)의 저항값을 최소화할 수 있다.
스캔선(SL)은 제1화소회로(PCm)에 연결되는 메인 스캔선(SLm)과 제2화소회로(PCa)에 연결되는 보조 스캔선(SLa)을 포함할 수 있다.
메인 스캔선(SLm)은 메인표시영역(MDA)에서 x 방향으로 연장되어, 동일한 행에 배치된 메인 화소회로(PCm)들과 연결될 수 있다. 메인 스캔선(SLm)은 컴포넌트영역(CA)에는 배치되지 않을 수 있다. 즉, 메인 스캔선(SLm)은 컴포넌트영역(CA)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 컴포넌트영역(CA)의 좌측에 배치된 메인 스캔선(SLm)은 제1스캔구동회로(SDRV1, 도 3a 참조)로부터 스캔신호를 전달 받고, 컴포넌트영역(CA)의 우측에 배치된 메인 스캔선(SLm)은 제2스캔구동회로(SDRV2, 도 3a 참조)로 부터 스캔신호를 전달 받을 수 있다.
보조 스캔선(SLa)은 주변영역(DPA)에서 x 방향으로 연장되어, 동일한 행에 배치된 제2화소회로(PCa)들과 연결될 수 있다. 보조 스캔선(SLa)은 단선되어 구비될 수 있다. 이 경우, 컴포넌트영역(CA)의 좌측에 배치된 보조 스캔선(SLa)은 제3스캔구동회로(SDRV3, 도 3a 참조)로부터 스캔신호를 전달 받고, 컴포넌트영역(CA)의 우측에 배치된 보조 스캔선(SLa)은 제4스캔구동회로(SDRV4, 도 3a 참조)로부터 스캔신호를 전달 받을 수 있다.
데이터선(DL)은 제1화소회로(PCm)에 연결되는 메인 데이터선(DLm)과 제2화소회로(PCa)에 연결되는 보조 데이터선(DLa)을 포함할 수 있다. 메인 데이터선(DLm)은 y 방향으로 연장되어, 동일한 열에 배치된 제1화소회로(PCm)들과 연결될 수 있다. 보조 데이터선(DLa)은 y 방향으로 연장되어, 동일한 열에 배치된 제2화소회로(PCa)들과 연결될 수 있다.
메인 데이터선(DLm)과 보조 데이터선(DLa)은 데이터 연결선(DWL)에 의해서 연결되어, 동일한 열에 배치된 제1부화소(Pm)와 제2부화소(Pa)를 구동하는 제1화소회로(PCm)와 제2화소회로(PCa)는 동일 팬아웃선(FW)을 통해 데이터신호를 전달받을 수 있다. 데이터 연결선(DWL)은 컴포넌트영역(CA)을 우회하도록 배치될 수 있다. 데이터 연결선(DWL)은 메인표시영역(MDA)에 배치된 제1화소회로(PCm)들과 중첩되어 배치될 수 있다. 데이터 연결선(DWL)이 메인표시영역(MDA)에 배치됨에 따라, 데이터 연결선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터 연결선(DWL)은 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 다른 층에 배치되어, 데이터 연결선(DWL)은 콘택홀들을 통해서 메인 데이터선(DLm) 및 보조 데이터선(DLa)과 각각 연결될 수 있다.
도 6a 및 도 6b는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다. 도 6a 및 도 6b는 표시패널의 메인표시영역(MDA), 컴포넌트영역(CA) 및 주변영역(DPA)의 일부를 개략적으로 도시한 단면도들이다. 도 7은 도 6a에 도시된 실시예에 따른 제2화소전극 및 불투명층을 개략적으로 도시한 평면도이다. 도 8a 내지 도 8c는 도 6a에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다.
도 6a를 참조하면, 메인표시영역(MDA)에는 제1부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 제2부화소(Pa)가 배치된다. 컴포넌트영역(CA)은 투과영역(TA)을 구비한다. 메인표시영역(MDA)에는 박막트랜지스터(TFT)와 커패시터(Cst)를 포함하는 제1화소회로(PCm) 및 제1화소회로(PCm)와 연결된 제1표시요소로서 제1유기발광다이오드(OLED)가 배치될 수 있다. 컴포넌트영역(CA)에는 제2표시요소로서 제2유기발광다이오드(OLED')가 배치될 수 있다. 주변영역(DPA)에는 박막트랜지스터(TFT)와 커패시터(Cst)를 포함하는 제2화소회로(PCa)가 배치될 수 있다. 한편, 컴포넌트영역(CA)에는 제2화소회로(PCa)와 제2유기발광다이오드(OLED')를 연결하는 연결선(TWL)이 배치될 수 있다. 도 6a에 도시된 박막트랜지스터(TFT)는 도 4에 도시된 트랜지스터들 중 하나의 예시일 수 있다.
본 실시예에서는 표시요소로서 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로서 무기발광소자, 또는 양자점발광소자가 채용될 수 있다.
이하, 표시패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 표시요소층(EDL)이 적층되어 구비될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 제1 및 제2화소회로들(PCm, PCa), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 및 평탄화층(117)을 포함할 수 있다. 제1화소회로(PCm)와 제2화소회로(PCa)는 각각 박막트랜지스터(TFT) 및 커패시터(Cst)를 포함할 수 있다.
버퍼층(111) 상부에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(AL), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함한다. 제1화소회로(PCm)의 박막트랜지스터(TFT)는 제1유기발광다이오드(OLED)와 연결되어 제1유기발광다이오드(OLED)를 구동할 수 있다. 제2화소회로(PCa)의 박막트랜지스터(TFT)는 제2유기발광다이오드(OLED')와 연결되어 제2유기발광다이오드(OLED')를 구동할 수 있다. 제2화소회로(PCa)의 박막트랜지스터(TFT)는 제1화소회로(PCm)의 박막트랜지스터(TFT)와 유사한 구성을 가지는 바, 상세한 설명은 생략한다.
반도체층(AL)은 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(AL)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 반도체층(AL)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(AL)은 불순물이 도핑된 소스영역 및 드레인영역과, 소스영역과 드레인영역 사이의 채널영역을 포함할 수 있다.
반도체층(AL)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 반도체층(AL)의 채널영역과 중첩되도록 게이트전극(GE)이 배치된다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(GE)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 커패시터(Cst)의 상부전극(CE2)이 배치될 수 있다. 커패시터(Cst)의 상부전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(GE) 및 상부전극(CE2)은 커패시터(Cst)를 이룰 수 있다. 게이트전극(GE)은 커패시터(Cst)의 하부 전극(CE1)일 수 있다.
상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상부전극(CE2)을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
층간절연층(115) 상에 소스전극(SE) 및 드레인전극(DE)이 배치될 수 있다. 층간절연층(115) 상부에는 데이터선(DL)이 더 배치될 수 있다. 데이터선(DL)은 메인 데이터선(DLm)과 보조 데이터선(DLa)을 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE), 데이터선(DL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(SE)과 드레인전극(DE), 데이터선(DL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스전극(SE)과 드레인전극(DE)은 무기절연층(IIL)에 형성된 컨택홀들에 의해 반도체층(AL)의 소스영역과 드레인영역에 각각 연결될 수 있다. 일 실시예에서, 반도체층(AL)의 소스영역과 드레인영역이 각각 박막트랜지스터(TFT)의 소스전극(SE)과 드레인전극(DE)의 일부로 포함될 수 있다.
표시패널(10)의 무기절연층(IIL)은 컴포넌트영역(CA)에 대응하는 홀을 구비할 수 있다. 예컨대, 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(115)을 통칭하여 무기절연층(IIL)이라고 하면, 무기절연층(IIL)은 컴포넌트영역(CA)에 대응하는 제1홀(H1)을 가질 수 있다. 제1홀(H1)은 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 제1홀(H1)은 컴포넌트영역(CA)에 대응되도록 형성된 제1게이트절연층(112)의 개구, 제2게이트절연층(113)의 개구 및 층간절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제1홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
소스전극(SE), 드레인전극(DE) 및 데이터선(DL)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 일 실시예에서, 평탄화층(117)은 제1유기절연층인 제1평탄화층(117a) 및 제2유기절연층인 제2평탄화층(117b)으로 구비될 수 있다. 이에 따라, 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다.
제1평탄화층(117a) 및 제2평탄화층(117b)은 각각 광 투과율 및 평탄도가 높은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다. 또는, 제1평탄화층(117a) 및 제2평탄화층(117b)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 또는, 제1평탄화층(117a) 및 제2평탄화층(117b)은 각각 감광성 폴리이미드(PSPI, photosensitive polyimide), 폴리카보네이트(PC) 등을 포함할 수 있다.
일 실시예에서, 연결선(TWL) 상부에는 연결선(TWL)과 굴절률 차이가 작은 유기절연층을 배치할 수 있다. 예컨대, 제1평탄화층(117a)은 실록산계 유기물질을 포함하고, 제2평탄화층(117b)은 감광성 폴리이미드를 포함할 수 있다.
제1평탄화층(117a)은 메인표시영역(MDA)과 주변영역(PA)에서 제1 및 제2화소회로들(PCm, PCa)을 덮도록 배치될 수 있다. 제1평탄화층(117a)은 컴포넌트영역(CA)에서 무기절연층(IIL)의 제1홀(H1)을 채우며 버퍼층(111) 상부에 배치될 수 있다. 제2평탄화층(117b)은 제1평탄화층(117a) 상에 배치되며, 제1 및 제2화소전극들(121, 121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
제1평탄화층(117a) 상부에는 연결전극(CM), 연결선(TWL) 및 데이터 연결선(DWL)이 배치될 수 있다.
연결선(TWL)은 컴포넌트영역(CA)에 배치되어 제2유기발광다이오드(OLED')에 연결될 수 있다. 연결선(TWL)은 주변영역(DPA)에 배치된 추가 연결선(TWL', 도 5)과 연결될 수 있다. 추가 연결선(TWL')은 제2화소회로(PCa), 예컨대, 박막트랜지스터(TFT)와 연결될 수 있다. 일 실시예에서, 추가 연결선(TWL')은 연결선(TWL)과 동일한 층, 예컨대 제1평탄화층(117a) 상부에 배치되되, 연결선(TWL)과 다른 물질로 구비될 수 있다. 이 경우 연결선(TWL)은 추가 연결선(TWL')과 직접 컨택하여 연결될 수 있다. 다른 실시예에서, 추가 연결선(TWL')은 데이터선(DL)과 동일한 층, 예컨대 층간절연층(115) 상부에 배치되고, 데이터선(DL)과 동일한 물질로 구비될 수 있다. 이 경우 연결선(TWL)은 콘택홀을 통해서 추가 연결선(TWL')과 연결될 수 있다.
연결선(TWL)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 연결선(TWL)은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)로 구비될 수 있다. 연결선(TWL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 연결선(TWL)은 투과율 50% 이상의 투명한 전도성 산화물을 포함할 수 있다.
추가 연결선(TWL')은 연결선(TWL) 보다 도전율이 높게 구비될 수 있다. 추가 연결선(TWL')은 주변영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 연결선(TWL)보다 광 투과율은 낮지만 도전율이 높은 물질로 채용할 수 있다. 추가 연결선(TWL')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2평탄화층(117b) 상에는 제1 및 제2유기발광다이오드(OLED, OLED')가 배치된다. 제1유기발광다이오드(OLED)의 제1화소전극(121)은 제1평탄화층(117a) 상에 배치된 연결전극(CM)을 통해서 제1화소회로(PCm)와 연결될 수 있다. 제2유기발광다이오드(OLED')의 제2화소전극(121')은 제1평탄화층(117a) 상에 배치된 연결선(TWL)을 통해서 제2화소회로(PCa)와 연결될 수 있다. 컴포넌트영역(CA)에서 기판(100)과 제2화소전극(121') 사이에 제1평탄화층(117a)과 제2평탄화층(117b)이 적층 배치될 수 있다.
제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
컴포넌트영역(CA)에서 제2평탄화층(117b) 상부에 불투명층(SHL)이 배치될 수 있다. 불투명층(SHL)은 제2화소전극(121')에 대응하여 제2화소전극(121')과 기판(100) 사이에 배치된 절연패턴으로서, 플로팅 층(float layer)일 수 있다. 불투명층(SHL)은 적어도 제2화소전극(121')에서 화소정의막(119)에 의해 노출되는 영역에 대응하여 배치될 수 있다.
불투명층(SHL)은 광학밀도(Optical Density, OD)가 1 이상인 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 일 실시예에서, 불투명층(SHL)은 카본, 카본블랙, 다이아몬드상 카본(Diamond like carbon), 블랙 아크릴, 블랙 매트릭스 등의 불투명 절연 물질을 포함할 수 있다. 다른 실시예에서, 불투명층(SHL)은 유색 안료(pigment), 예컨대 블랙, 또는 다른 색상의 안료를 포함할 수 있다. 예컨대, 불투명층(SHL)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 안료를 포함할 수 있다. 또는, 불투명층(SHL)은 카도(cardo)계 바인더 수지 및 락탐계 블랙 안료(lactam black pigment)와 청색 안료의 혼합물을 포함할 수 있다. 다른 실시예에서, 불투명층(SHL)은 몰리브덴(Mo)/몰리브덴산화물(MoOx)을 포함할 수 있다.
불투명층(SHL)은 광반사율이 5.5% 이하일 수 있다. 불투명층(SHL)은 0.2㎛ 이상의 두께를 가질 수 있다.
도 7에 도시된 바와 같이, 불투명층(SHL)은 제2화소전극(121')보다 소정 사이즈 작은 사이즈 이상일 수 있다. 예컨대, 불투명층(SHL)의 가장자리와 제2화소전극(121')의 가장자리 간의 간격(D)은 최대 4㎛일 수 있다. 예컨대, 제2화소전극(121')이 12㎛×12㎛인 경우, 불투명층(SHL)은 8㎛×8㎛ 이상의 사이즈를 가질 수 있다. 불투명층(SHL)은 제2화소전극(121')의 형상에 대응하는 형상을 가질 수 있다.
불투명층(SHL)은 제2평탄화층(117b)과 제2화소전극(121') 사이에 배치될 수 있다. 불투명층(SHL)의 상부면은 제2화소전극(121')의 하부면에 접촉하고, 불투명층(SHL)의 하부면은 제2평탄화층(117b)의 상부면과 접촉할 수 있다.
도 7에서 제2화소전극(121')과 불투명층(SHL)이 사각형으로 도시되어 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 제2화소전극(121')과 불투명층(SHL)은 원형 또는 원형에 가까운 다각형일 수 있다.
도 8a에 도시된 바와 같이, 연결선(TWL)은 기판(100)과 제2평탄화층(117b) 사이, 또는 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배치될 수 있다.
제1평탄화층(117a) 상부에 연결선(TWL)이 형성되고, 연결선(TWL) 상부에 제2평탄화층(117b)이 배치될 수 있다. 제2평탄화층(117b)에는 연결선(TWL)의 일부를 노출하는 컨택홀(CH)이 형성될 수 있다. 이때 메인표시영역(MDA)에는 연결전극(CM)의 일부를 노출하는 컨택홀이 형성될 수 있다.
도 8b에 도시된 바와 같이, 제2평탄화층(117b) 상부에 불투명층(SHL)이 제2화소전극(121')에 대응하는 위치에 제2화소전극(121')과 유사한 형상의 패턴으로 형성될 수 있다. 불투명층(SHL)은 제2평탄화층(117b)의 컨택홀(CH)에 중첩하지 않게 구비될 수 있다.
도 8c에 도시된 바와 같이, 불투명층(SHL)이 제2평탄화층(117b)과 제2화소전극(121') 사이에 배치될 수 있다.
제2화소전극(121')이 불투명층(SHL) 상부에 형성되며 컨택홀(CH)을 통해 연결선(TWL)과 연결될 수 있다. 이때, 메인표시영역(MDA)에는 제1화소전극(121)이 제2평탄화층(117b) 상부에 형성되며 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
다시 도 6a를 참조하면, 화소정의층(119)은 평탄화층(117) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 일부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 제1개구(OP1) 및 제2개구(OP2)는 제1화소전극(121)과 연결전극(CM)을 연결하는 컨택홀의 위치 및 제2화소전극(121')과 연결선(TWL)을 연결하는 컨택홀(CH)의 위치와 중첩하지 않을 수 있다. 즉, 화소정의층(119)은 제1화소전극(121)과 연결전극(CM)을 연결하는 컨택홀 및 제2화소전극(121')과 연결선(TWL)을 연결하는 컨택홀(CH)에 중첩하며 이들을 커버하도록 배치될 수 있다. 제1개구(OP1) 및 제2개구(OP2)에 의해서 제1 및 제2유기발광다이오드(OLED, OLED')의 발광영역, 즉, 제1 및 제2부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의층(119)은 제1 및 제2화소전극들(121, 121')의 가장자리와 제1 및 제2화소전극들(121, 121') 상부의 대향전극(123) 간의 거리를 증가시킴으로써 제1 및 제2화소전극들(121, 121')의 가장자리에서 아크(arc) 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의층(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 기능층(122e)이 배치될 수 있다. 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 제1 및 제2유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 제1유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 제2유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절률이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘산화물(SiO2), 실리콘질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
도 6a에서 연결선(TWL)은 제1평탄화층(117a) 상부에 구비되고 있으나, 다른 실시예에서, 도 6b에 도시된 바와 같이 연결선(TWL)은 제1홀(H1) 내부에 구비될 수 있다. 연결선(TWL)은 컴포넌트영역(CA)에서 버퍼층(111) 상에 배치될 수 있다.
도 6b를 참조하면, 연결선(TWL)은 기판(100)과 제1평탄화층(117a) 사이, 또는 버퍼층(111)과 제1평탄화층(117a) 사이에 배치될 수 있다. 연결선(TWL)은 제1평탄화층(117a) 상에 배치된 연결전극(CM')과 콘택홀을 통해 연결되어, 연결전극(CM')에 의해서 제2화소전극(121')과 연결될 수 있다. 연결선(TWL)은 주변영역(DPA)에 배치된 추가 연결선(TWL')과 콘택홀을 통해서 연결되며, 추가 연결선(TWL')을 통해서 제2화소회로(PCa)와 연결될 수 있다. 이 경우, 연결선(TWL) 바로 상부의 제1평탄화층(117a)은 감광성 폴리이미드를 포함하고, 제2평탄화층(117a)은 실록산계 유기물질을 포함할 수 있다.
도 9는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도이다. 도 10은 도 9에 도시된 실시예에 따른 제2화소전극 및 불투명층을 개략적으로 도시한 평면도이다. 도 11a 내지 도 11c는 도 9에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다. 도 9에 있어서 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 9를 참조하면, 컴포넌트영역(CA)에서 제2평탄화층(117b) 상부에 불투명층(SHL)이 배치될 수 있다. 도 10에 도시된 바와 같이, 불투명층(SHL)은 제2화소전극(121')보다 큰 사이즈를 가질 수 있다.
도 11a에 도시된 바와 같이, 제1평탄화층(117a) 상부에 연결선(TWL)이 형성되고, 연결선(TWL) 상부에 제2평탄화층(117b)이 배치될 수 있다. 제2평탄화층(117b) 상부에 불투명 유기물을 포함하는 유기절연층(SHL')이 배치될 수 있다.
도 11b에 도시된 바와 같이, 제2평탄화층(117b)과 유기절연층(SHL')에 연결선(TWL)의 일부를 노출하는 컨택홀(CH')이 형성될 수 있다. 이때 메인표시영역(MDA)에는 연결전극(CM)의 일부를 노출하는 컨택홀이 형성될 수 있다. 제2평탄화층(117b)에 형성된 컨택홀(CH1)과 유기절연층(SHL')에 형성된 컨택홀(CH2)은 중첩할 수 있다. 유기절연층(SHL')에 컨택홀(CH2)이 형성될 때 유기절연층(SHL')이 패터닝되어 불투명층(SHL)이 형성될 수 있다. 불투명층(SHL)은 제2화소전극(121')에 대응하는 위치에 제2화소전극(121')과 유사한 형상의 패턴으로 형성될 수 있다.
도 11c에 도시된 바와 같이, 제2화소전극(121')이 불투명층(SHL) 상부에 형성되며 컨택홀(CH')을 통해 연결선(TWL)과 연결될 수 있다. 이때, 메인표시영역(MDA)에는 제1화소전극(121)이 제2평탄화층(117b) 상부에 형성되며 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
도 9의 실시예에서 연결선(TWL)은 제1평탄화층(117a) 상부에 배치되나, 도 6b에 도시된 바와 같이, 연결선(TWL)은 제1홀(H1) 내부, 즉 버퍼층(111) 상부에 배치되고, 제1평탄화층(117a) 상부의 연결전극(CM')에 연결될 수도 있다.
도 12 및 도 14는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다. 도 13a 내지 도 13d는 도 12에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다. 도 12 및 도 14에 있어서, 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 12를 참조하면, 컴포넌트영역(CA)에서 제2평탄화층(117b) 상부에 불투명층(SHL)이 배치될 수 있다. 즉, 불투명층(SHL)은 제2평탄화층(117b)과 제2화소전극(121') 사이에 배치될 수 있다. 제2평탄화층(117b)은 제2화소전극(121')에 대응하는 위치에 불투명층(SHL)을 수용하는 리세스(REC1)를 구비하고, 불투명층(SHL)은 제2평탄화층(117b)의 리세스(REC1) 내에 배치될 수 있다. 불투명층(SHL) 상부에 제2화소전극(121')이 배치되고, 제2화소전극(121')은 컨택홀(CH)을 통해 제1평탄화층(117a) 상부의 연결선(TWL)에 연결될 수 있다.
도 13a에 도시된 바와 같이, 연결선(TWL)은 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배치될 수 있다.
제1평탄화층(117a) 상부에 연결선(TWL)이 형성되고, 연결선(TWL) 상부에 제2평탄화층(117b)이 배치될 수 있다. 제2평탄화층(117b)은 제2화소전극(121')에 대응하는 위치에 리세스(REC1)를 구비할 수 있다. 하프톤 마스크를 이용하여 제2평탄화층(117b)에 리세스(REC1)를 형성함으로써, 제2평탄화층(117b)은 서로 다른 두께를 갖는 영역들, 즉 제1두께(TH1)를 갖는 영역과 제1두께(TH1)보다 낮은 제2두께(TH2)를 갖는 영역을 가질 수 있다. 리세스(REC1)는 제2화소전극(121')에 대응하는 위치에 제2화소전극(121')과 유사한 형상으로 형성될 수 있다.
도 13b에 도시된 바와 같이, 제2평탄화층(117b)에 연결선(TWL)의 일부를 노출하는 컨택홀(CH)이 형성될 수 있다. 이때 메인표시영역(MDA)에는 연결전극(CM)의 일부를 노출하는 컨택홀이 형성될 수 있다.
도 13c에 도시된 바와 같이, 제2평탄화층(117b)의 리세스(REC1) 내에 차광성 유기물을 채움으로써 불투명층(SHL)이 형성될 수 있다. 불투명층(SHL)의 상부면과 제2평탄화층(117b)의 제1두께(TH1)를 갖는 영역의 상부면은 일치할 수 있다.
도 13d에 도시된 바와 같이, 제2화소전극(121')이 불투명층(SHL)과 제2평탄화층(117b) 상부에 형성되며 컨택홀(CH)을 통해 연결선(TWL)과 연결될 수 있다. 이때, 메인표시영역(MDA)에는 제1화소전극(121)이 제2평탄화층(117b) 상부에 형성되며 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
도 12에 도시된 실시예에서 제2평탄화층(117b)의 리세스(REC1)의 사이즈 및 불투명층(SHL)의 사이즈는 제2화소전극(121')의 사이즈보다 작으나, 다른 실시예에서, 도 14에 도시된 바와 같이, 제2평탄화층(117b)의 리세스(REC1)의 사이즈 및 불투명층(SHL)의 사이즈는 제2화소전극(121')의 사이즈 이상일 수 있다. 이 경우, 제2화소전극(121')은 제2평탄화층(117b)에 형성된 컨택홀(CH1)과 불투명층(SHL)에 형성된 컨택홀(CH2)을 통해 연결선(TWL)과 연결될 수 있다. 불투명층(SHL)에 형성된 컨택홀(CH2)은 제2평탄화층(117b)에 형성된 컨택홀(CH1)에 중첩할 수 있다.
도 12 및 도 14의 실시예들에서 연결선(TWL)은 제1평탄화층(117a) 상부에 배치되나, 도 6b에 도시된 바와 같이, 연결선(TWL)은 제1홀(H1) 내부, 즉 버퍼층(111)과 제1평탄화층(117a) 사이에 배치되고, 제1평탄화층(117a) 상부의 연결전극(CM')에 연결될 수도 있다.
도 15 및 도 17은 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다. 도 16a 내지 도 16d는 도 15에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다. 도 15 및 도 17에 있어서, 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 15를 참조하면, 컴포넌트영역(CA)에서 제1평탄화층(117a) 상부에 불투명층(SHL)이 배치될 수 있다. 불투명층(SHL)은 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배치될 수 있다. 제1평탄화층(117a)은 불투명층(SHL)을 수용하는 리세스(REC2)를 구비하고, 불투명층(SHL)은 제1평탄화층(117a)의 리세스(REC2) 내에 구비될 수 있다. 불투명층(SHL) 상부에 연결선(TWL)이 배치되고, 연결선(TWL) 상부에 제2평탄화층(117b)이 배치될 수 있다. 연결선(TWL)의 일부는 불투명층(SHL) 바로 상부에 배치되고, 나머지 일부는 제1평탄화층(117a) 바로 상부에 배치될 수 있다. 제2평탄화층(117b)은 연결선(TWL), 불투명층(SHL), 제1평탄화층(117a) 상부에 이들을 덮도록 배치될 수 있다. 제2평탄화층(117b) 상부에 제2화소전극(121')이 배치되고, 제2화소전극(121')은 컨택홀(CH)을 통해 연결선(TWL)에 연결될 수 있다. 도 15의 실시예는 불투명층(SHL)이 제2화소전극(121')에 의한 광 반사와 연결선(TWL)에 의한 광 반사까지 차단할 수 있다.
도 16a에 도시된 바와 같이, 버퍼층(111) 상부에 제1평탄화층(117a)이 형성되고, 제1평탄화층(117a)은 제2화소전극(121')에 대응하는 위치에 리세스(REC2)를 구비할 수 있다. 하프톤 마스크를 이용하여 제1평탄화층(117a)에 리세스(REC2)를 형성함으로써, 제1평탄화층(117a)은 서로 다른 두께를 갖는 영역들, 즉 제3두께(TH3)를 갖는 영역과 제3두께(TH3)보다 낮은 제4두께(TH4)를 갖는 영역을 가질 수 있다. 리세스(REC2)는 제2화소전극(121')에 대응하는 위치에 제2화소전극(121')과 유사한 형상으로 형성될 수 있다.
도 16b에 도시된 바와 같이, 제1평탄화층(117a)의 리세스(REC2) 내에 차광성 유기물을 채움으로써 불투명층(SHL)이 형성될 수 있다. 불투명층(SHL)의 상부면과 제1평탄화층(117a)의 제3두께(TH3)를 갖는 영역의 상부면은 일치할 수 있다.
도 16c에 도시된 바와 같이, 불투명층(SHL) 상부에 연결선(TWL)이 형성되고, 연결선(TWL) 상부에 제2평탄화층(117b)이 배치될 수 있다. 제2평탄화층(117b)에 연결선(TWL)의 일부를 노출하는 컨택홀(CH)이 형성될 수 있다. 이때 메인표시영역(MDA)에는 연결전극(CM)의 일부를 노출하는 컨택홀이 형성될 수 있다.
도 16d에 도시된 바와 같이, 제2화소전극(121')이 제2평탄화층(117b) 상부에 형성되며 컨택홀(CH)을 통해 연결선(TWL)과 연결될 수 있다. 이때, 메인표시영역(MDA)에는 제1화소전극(121)이 제2평탄화층(117b) 상부에 형성되며 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
다른 실시예에서, 도 17에 도시된 바와 같이, 제1평탄화층(117a)에 리세스(REC2) 대신, 제2화소전극(121')에 대응하는 위치에 제1평탄화층(117a)을 관통하며 버퍼층(111)의 일부를 노출하는 홀(H2)을 형성할 수 있다. 그리고, 홀(H2) 내에 홀(H2)을 채우며 불투명층(SHL)이 형성될 수 있다. 홀(H2)은 메인표시영역(MDA) 및 주변영역(DPA)에서 제1평탄화층(117a)에 컨택홀을 형성하는 공정에서 함께 형성될 수 있다. 연결선(TWL)의 일부는 불투명층(SHL) 바로 상부에 배치되고, 나머지 일부는 제1평탄화층(117a) 바로 상부에 배치될 수 있다. 제2평탄화층(117b)은 연결선(TWL), 불투명층(SHL), 제1평탄화층(117a) 상부에 이들을 덮도록 배치될 수 있다.
도 15 및 도 17의 실시예들에서 연결선(TWL)은 불투명층(117a) 상부에 배치되나, 도 6b에 도시된 바와 같이, 연결선(TWL)은 제1홀(H1) 내부, 즉 버퍼층(111) 상부에 배치되고, 제1평탄화층(117a) 상부의 연결전극(CM')에 연결될 수도 있다.
도 18 및 도 20은 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다. 도 19a 내지 도 19c는 도 18에 도시된 실시예에 따른 제2화소전극 및 불투명층을 형성하는 공정을 개략적으로 도시한 단면도들이다. 도 18 및 도 20에 있어서, 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 18을 참조하면, 컴포넌트영역(CA)에서 제1평탄화층(117a) 상부에 연결선(TWL)과 불투명층(SHL)이 배치될 수 있다. 불투명층(SHL)은 제2화소전극(121')에 대응하는 위치에 구비될 수 있다. 연결선(TWL) 및 불투명층(SHL) 상부에 제2평탄화층(117b)이 배치될 수 있다.
불투명층(SHL)은 연결선(TWL)의 적어도 일부를 덮을 수 있다. 즉, 연결선(TWL)의 일부는 제1평탄화층(117a)과 불투명층(SHL) 사이에 배치되고, 일부는 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배치될 수 있다.
제2평탄화층(117b) 상부에 제2화소전극(121')이 배치되고, 제2화소전극(121')은 컨택홀(CH)을 통해 연결선(TWL)에 연결될 수 있다.
도 19a에 도시된 바와 같이, 버퍼층(111) 상부에 제1평탄화층(117a)이 형성되고, 제1평탄화층(117a) 상부에 연결선(TWL)이 형성될 수 있다. 다음으로, 제1평탄화층(117a) 상부에는 제2화소전극(121')에 대응하는 위치에 불투명층(SHL)이 형성될 수 있다. 불투명층(SHL)의 일부는 연결선(TWL)에서 제2화소전극(121')에 중첩하는 영역의 일부를 덮을 수 있다. 예컨대, 불투명층(SHL)은 연결선(TWL)에서 추후 제2평탄화층(117b)에 형성될 컨택홀(CH)에 의해 노출될 영역 외의 영역을 덮도록 배치될 수 있다.
도 19b에 도시된 바와 같이, 제1평탄화층(117a) 상부에 연결선(TWL)과 불투명층(SHL)을 덮으며 제2평탄화층(177b)이 배치될 수 있다. 제2평탄화층(117b)에 연결선(TWL)의 일부를 노출하는 컨택홀(CH)이 형성될 수 있다. 이때 메인표시영역(MDA)에는 연결전극(CM)의 일부를 노출하는 컨택홀이 형성될 수 있다.
도 19c에 도시된 바와 같이, 제2화소전극(121')이 제2평탄화층(117b) 상부에 형성되며 컨택홀(CH)을 통해 연결선(TWL)과 연결될 수 있다. 이때, 메인표시영역(MDA)에는 제1화소전극(121)이 제2평탄화층(117b) 상부에 형성되며 컨택홀을 통해 연결전극(CM)과 연결될 수 있다.
도 18에 도시된 실시예에서 불투명층(SHL)의 사이즈는 제2화소전극(121')의 사이즈보다 작으나, 다른 실시예에서, 도 20에 도시된 바와 같이, 불투명층(SHL)의 사이즈는 제2화소전극(121')의 사이즈 이상일 수 있다. 이 경우, 불투명층(SHL)은 연결선(TWL)에서 제2화소전극(121')에 중첩하는 영역을 모두 덮을 수 있다. 제2화소전극(121')은 제2평탄화층(117b)에 형성된 컨택홀(CH1)과 불투명층(SHL)에 형성된 컨택홀(CH2)을 통해 연결선(TWL)과 연결될 수 있다. 제2평탄화층(117b)에 형성된 컨택홀(CH1)은 불투명층(SHL)에 형성된 컨택홀(CH2)에 중첩할 수 있다.
도 18 및 도 20의 실시예들에서 연결선(TWL)은 불투명층(117a) 상부에 배치되나, 도 6b에 도시된 바와 같이, 연결선(TWL)은 제1홀(H1) 내부, 즉 버퍼층(111) 상부에 배치되고, 제1평탄화층(117a) 상부의 연결전극(CM')에 연결될 수도 있다. 이 경우 불투명층(SHL)은 연결전극(CM')에서 제2화소전극(121')에 중첩하는 영역의 일부 또는 전부를 덮을 수 있다.
도 21 및 도 22는 일 실시예에 따른 표시패널의 일부를 나타낸 개략적인 단면도들이다. 도 21 및 도 22에 있어서, 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 21 및 도 22에 도시된 실시예들은, 제1평탄화층(117a)이 컴포넌트영역(CA)에 대응하는 제2홀(H2)을 구비하고, 연결선(TWL) 및 불투명층(SHL)이 제2홀(H2) 내부에 구비된 실시예이다. 여기서, 제1평탄화층(117a)은 전술한 불투명층(SHL)의 물질과 동일한 물질을 포함할 수 있다.
컴포넌트영역(CA)에서, 연결선(TWL)은 버퍼층(111) 상에 배치되고, 불투명층(SHL)은 제2화소전극(121')에 대응하는 위치에 버퍼층(111)과 제2평탄화층(117b) 사이에 배치될 수 있다. 버퍼층(111) 상부에 연결선(TWL)이 형성된 후, 연결선(TWL)의 일부 또는 전부를 덮으며 연결선(TWL) 상부에 불투명층(SHL)이 형성될 수 있다. 제2평탄화층(117b)은 제1평탄화층(117a)의 제2홀(H2)을 채우며, 노출된 버퍼층(111), 연결선(TWL) 및 불투명층(SHL)을 덮도록 배치될 수 있다. 즉, 연결선(TWL)의 일부는 버퍼층(111)과 제1평탄화층(117a) 사이에 배치되고, 일부는 버퍼층(111)과 불투명층(SHL) 사이에 배치될 수 있다.
메인표시영역(MDA)과 주변영역(PA)에는 제1평탄화층(117a) 상부에 제2평탄화층(117b)이 배치될 수 있다.
불투명층(SHL)은 기판(100) 상부의 제1평탄화층(117a)에 제2홀(H2)이 형성될 때, 컴포넌트영역(CA)에서 제2홀(H2) 내의 제1평탄화층(117a)의 일부를 패터닝하여 잔존시킴으로써 형성될 수 있다. 본 실시예들은 앞선 실시예들에 비해, 평탄화층(117) 형성 공정과 별도인 불투명층(SHL) 형성 공정이 생략될 수 있다.
연결선(TWL)은 제2평탄화층(117b)에 형성된 콘택홀을 통해 제2화소전극(121')과 연결될 수 있다. 연결선(TWL)은 추가 연결선(TWL')과 콘택홀을 통해서 연결되며, 추가 연결선(TWL')을 통해서 제2화소회로(PCa)와 연결될 수 있다. 불투명층(SHL)은 도 21에 도시된 바와 같이 연결선(TWL)에서 제2화소전극(121')에 중첩하는 영역의 일부를 덮을 수도 있고, 도 22에 도시된 바와 같이 연결선(TWL)에서 제2화소전극(121')에 중첩하는 영역을 모두 덮을 수 있다.
본 발명의 실시예들은 컴포넌트영역(CA)에서 불투명층(SHL)이 반사층인 제2화소전극(121')과 기판(100) 사이에 배치됨으로써, 불투명층(SHL)과 기판(100) 사이에는 반사층이 존재하지 않고, 반사율이 일정 수준 이하인 투명한 전도성 물질의 연결선(TWL)과 투명한 유기층/무기층만 존재할 수 있다. 이에 따라 컴포넌트영역(CA)에서의 반사층에 의한 광 반사를 최소화할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
MDA: 메인표시영역
CA: 컴포넌트영역
DPA: 주변영역
DWL: 데이터 연결선
TWL: 연결선
TWL': 추가 연결선
PCm: 제1화소회로
PCa: 제2화소회로
Pm: 제1부화소
Pa: 제2부화소
SHL: 불투명층

Claims (24)

  1. 제1영역, 상기 제1영역보다 해상도가 낮은 제2영역, 및 제3영역을 포함하는 표시패널에 있어서,
    기판;
    상기 기판 상에서 상기 제1영역에 배치된 제1화소전극;
    상기 기판 상에서 상기 제1영역에 배치되고, 상기 제1화소전극에 연결된 제1화소회로;
    상기 기판 상에서 상기 제2영역에 배치된 제2화소전극;
    상기 기판 상에서 상기 제3영역에 배치되고, 상기 제2화소전극에 연결된 제2화소회로; 및
    상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치되고, 상기 제2화소전극에 중첩된 절연패턴인 불투명층;을 포함하는 표시패널.
  2. 제1항에 있어서,
    상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 적층된 제1유기절연층과, 상기 제1유기절연층 상의 제2유기절연층;을 더 포함하는 표시패널.
  3. 제2항에 있어서,
    상기 불투명층은 상기 제2유기절연층과 상기 제2화소전극 사이에 배치된, 표시패널.
  4. 제3항에 있어서,
    상기 불투명층의 상부면은 상기 제2화소전극에 접촉하고,
    상기 불투명층의 하부면은 상기 제2유기절연층에 접촉하는, 표시패널.
  5. 제3항에 있어서,
    상기 제2유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고,
    상기 불투명층은 상기 제2유기절연층의 리세스 내에 배치된, 표시패널.
  6. 제2항에 있어서,
    상기 불투명층은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된, 표시패널.
  7. 제6항에 있어서,
    상기 제1유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고,
    상기 불투명층은 상기 제1유기절연층의 리세스 내에 배치된, 표시패널.
  8. 제2항에 있어서,
    상기 제1유기절연층은 상기 제1유기절연층을 관통하고 상기 제2화소전극에 대응하는 홀을 구비하고,
    상기 불투명층은 상기 제1유기절연층의 홀에 배치된, 표시패널.
  9. 제2항에 있어서,
    상기 제2영역에서 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함하는 표시패널.
  10. 제9항에 있어서,
    상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함하는 표시패널.
  11. 제2항에 있어서,
    상기 제2영역에서 상기 기판과 상기 제1유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함하는 표시패널.
  12. 제11항에 있어서,
    상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함하는 표시패널.
  13. 제1항에 있어서,
    상기 제1영역의 상기 제1화소회로와 상기 제3영역의 상기 제2화소회로를 덮고, 상기 제2영역에 대응하는 홀을 구비한 제1유기절연층; 및
    상기 제1영역과 상기 제3영역에서 상기 제1유기절연층 상부에 배치되고, 상기 제2영역에서 상기 제1유기절연층의 홀을 채우며 상기 기판과 상기 제2화소전극 사이에 배치된 제2유기절연층;을 더 포함하는, 표시패널.
  14. 제13항에 있어서,
    상기 불투명층은 상기 제2영역에서 상기 기판과 상기 제2유기절연층 사이에 배치된, 표시패널.
  15. 제14항에 있어서,
    상기 제2영역에서 상기 기판과 상기 제2유기절연층 사이에 배치되고, 상기 제2화소전극과 상기 제2화소회로를 연결하는 제1연결선;을 더 포함하고,
    상기 불투명층은 상기 제1연결선의 적어도 일부를 덮는, 표시패널.
  16. 제15항에 있어서,
    상기 제3영역에 배치되고, 상기 제1연결선과 상기 제2화소회로를 연결하는 제2연결선;을 더 포함하는 표시패널.
  17. 표시장치에 있어서,
    제1표시요소가 배치된 제1영역, 제2표시요소가 배치된 제2영역, 및 제3영역을 포함하는 표시패널; 및
    상기 표시패널의 하부에서 상기 제2영역에 대응하도록 배치된 컴포넌트;를 포함하고, 상기 표시패널이,
    기판;
    상기 기판 상에서 상기 제2영역에 배치되고, 상기 제2표시요소를 구성하는 제2화소전극;
    상기 기판 상에서 상기 제3영역에 배치되고, 상기 제2화소전극에 연결된 제2화소회로;
    상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치된 유기절연층; 및
    상기 제2영역에서 상기 기판과 상기 제2화소전극 사이에 배치되고, 상기 제2화소전극에 중첩된 절연패턴인 불투명층;을 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 유기절연층은, 상기 기판과 상기 제2화소전극 사이에 적층된 제1유기절연층과, 상기 제1유기절연층 상의 제2유기절연층을 포함하는, 표시장치.
  19. 제18항에 있어서,
    상기 불투명층은 상기 제2유기절연층과 상기 제2화소전극 사이에 배치된, 표시장치.
  20. 제18항에 있어서,
    상기 제2유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고,
    상기 불투명층은 상기 제2유기절연층의 리세스 내에 배치된, 표시장치.
  21. 제18항에 있어서,
    상기 불투명층은 상기 제1유기절연층과 상기 제2유기절연층 사이에 배치된, 표시장치.
  22. 제18항에 있어서,
    상기 제1유기절연층은 상기 제2화소전극에 대응하는 리세스를 구비하고,
    상기 불투명층은 상기 제1유기절연층의 리세스 내에 배치된, 표시장치.
  23. 제18항에 있어서,
    상기 제1유기절연층은 상기 제1유기절연층을 관통하고 상기 제2화소전극에 대응하는 홀을 구비하고,
    상기 불투명층은 상기 제1유기절연층의 홀에 배치된, 표시장치.
  24. 제17항에 있어서,
    상기 유기절연층은,
    상기 제3영역의 상기 제2화소회로를 덮고, 상기 제2영역에 대응하는 홀을 구비한 제1유기절연층; 및
    상기 제3영역에서 상기 제1유기절연층 상부에 배치되고, 상기 제2영역에서 상기 제1유기절연층의 홀을 채우며 상기 기판과 상기 제2화소전극 사이에 배치된 제2유기절연층;을 포함하고,
    상기 불투명층은 상기 기판과 상기 제2유기절연층 사이에 배치된, 표시장치.
KR1020200148611A 2020-11-09 2020-11-09 표시패널 및 이를 구비하는 표시장치 KR20220063793A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200148611A KR20220063793A (ko) 2020-11-09 2020-11-09 표시패널 및 이를 구비하는 표시장치
US17/443,593 US20220149129A1 (en) 2020-11-09 2021-07-27 Display panel and display apparatus including the same
CN202111312609.9A CN114464653A (zh) 2020-11-09 2021-11-08 显示面板和包括该显示面板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148611A KR20220063793A (ko) 2020-11-09 2020-11-09 표시패널 및 이를 구비하는 표시장치

Publications (1)

Publication Number Publication Date
KR20220063793A true KR20220063793A (ko) 2022-05-18

Family

ID=81405732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148611A KR20220063793A (ko) 2020-11-09 2020-11-09 표시패널 및 이를 구비하는 표시장치

Country Status (3)

Country Link
US (1) US20220149129A1 (ko)
KR (1) KR20220063793A (ko)
CN (1) CN114464653A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240008993A (ko) * 2022-07-12 2024-01-22 삼성디스플레이 주식회사 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조 방법
TWI831316B (zh) * 2022-08-02 2024-02-01 敦泰電子股份有限公司 光學指紋感測裝置

Also Published As

Publication number Publication date
US20220149129A1 (en) 2022-05-12
CN114464653A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
US11849605B2 (en) Display device having pixel-defining layers
US11844248B2 (en) Display panel and display apparatus including the same
US11793032B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
US11974481B2 (en) Display panel and display apparatus including the same
US20220045160A1 (en) Display panel and display apparatus including the same
US20220149129A1 (en) Display panel and display apparatus including the same
US11800751B2 (en) Display panel and display apparatus including the same
US20230371307A1 (en) Display panel and display apparatus including the same
KR20210102559A (ko) 표시 장치 및 그 제조 방법
US20220208866A1 (en) Display panel and display apparatus including the same
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220166402A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN218483164U (zh) 显示面板和显示设备
US20220285475A1 (en) Display panel and display apparatus including the same
US20230021482A1 (en) Display panel and display apparatus including the same
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220092732A (ko) 디스플레이 장치
KR20230023869A (ko) 디스플레이 장치
CN117596929A (zh) 显示面板和包括显示面板的显示装置
KR20220125902A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination