KR20220026311A - 표시 장치와 이를 포함하는 전자 장치 - Google Patents

표시 장치와 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20220026311A
KR20220026311A KR1020200107184A KR20200107184A KR20220026311A KR 20220026311 A KR20220026311 A KR 20220026311A KR 1020200107184 A KR1020200107184 A KR 1020200107184A KR 20200107184 A KR20200107184 A KR 20200107184A KR 20220026311 A KR20220026311 A KR 20220026311A
Authority
KR
South Korea
Prior art keywords
voltage
pixels
data
gamma
resolution
Prior art date
Application number
KR1020200107184A
Other languages
English (en)
Inventor
유승진
홍현기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200107184A priority Critical patent/KR20220026311A/ko
Priority to US17/372,307 priority patent/US11574602B2/en
Priority to CN202110806552.1A priority patent/CN114120922B/zh
Publication of KR20220026311A publication Critical patent/KR20220026311A/ko
Priority to US17/989,652 priority patent/US11893945B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예에 의한 표시 장치와 이를 포함하는 전자 장치가 개시된다. 실시예에 따른 표시 장치는 화면의 제1 영역 내에 제1 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제1 데이터 라인 그룹; 상기 화면의 제2 영역 내에 제1 해상도로 배치된 픽셀들과 상기 제1 해상도보다 낮은 제2 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제2 데이터 라인 그룹; 제1 기준 전압을 분압하여 감마 보상 전압을 출력하는 제1 감마 보상전압 발생부; 제2 기준 전압을 분압하여 해상도별로 상이한 감마 보상 전압을 출력하는 제2 감마 보상전압 발생부; 상기 제1 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제1 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제1 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제1 데이터 구동부; 및 상기 제2 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제2 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제2 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제2 데이터 구동부를 포함한다.

Description

표시 장치와 이를 포함하는 전자 장치{DISPLAY DEVICE AND ELECTRIC DEVICE INCLUDING THE SAME}
본 발명은 표시 장치와 이를 포함하는 전자 장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
모바일 기기기의 멀티 미디어 기능이 향상되고 있다. 예를 들어, 스마트 폰에 카메라가 기본으로 내장되고 있고 카메라의 해상도가 기존의 디지털 카메라 수준으로 높아지고 있는 추세에 있다. 그런데, 스마트 폰의 전방 카메라는 화면 디자인을 제한하여 화면 디자인을 어렵게 하고 있다. 카메라가 차지하는 공간을 줄이기 위하여 노치(notch) 또는 펀치홀(punch hole)을 포함한 화면 디자인이 스마트 폰에 채택된 바 있지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(Full-screen display)를 구현할 수 없었다.
풀 스크린 디스플레이를 구현하기 위하여, 표시패널의 화면 내에 저해상도 픽셀들이 배치된 센싱 영역을 마련하고, 표시패널의 아래에 센싱 영역과 대향하는 위치에 카메라를 배치하는 방안이 제안되고 있다. 화면 내의 센싱 영역은 영상을 표시하는 투명 디스플레이로 동작한다. 이러한 센싱 영역은 픽셀들로 인하여 투과율이 저하되고 휘도가 낮은 문제가 있다.
저해상도 픽셀들과 고해상도 픽셀들 간의 밝기 및 색감차 개선을 위해 영역별 광학 보상이 필요하다. 영역별 광학 보상은 아날로그 감마를 고정하고 이를 디지털 감마로 보정하는 것이다. 구동 전압이 큰 센싱 영역을 기준으로 아날로그 감마를 높게 설정해야 하는데, 디스플레이 영역의 실제 구동 데이터 비트의 손실이 발생된다. 아날로그 감마만을 이용하여 모든 영역의 감마 보정이 가능한 방법이 필요하다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 센싱 영영을 가지는 풀 스크린 디스플레이의 화질을 균일하게 할 수 있는 표시 장치와 이를 포함하는 전자 장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 표시 장치는 화면의 제1 영역 내에 제1 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제1 데이터 라인 그룹; 상기 화면의 제2 영역 내에 제1 해상도로 배치된 픽셀들과 상기 제1 해상도보다 낮은 제2 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제2 데이터 라인 그룹; 제1 기준 전압을 분압하여 감마 보상 전압을 출력하는 제1 감마 보상전압 발생부; 제2 기준 전압을 분압하여 해상도별로 상이한 감마 보상 전압을 출력하는 제2 감마 보상전압 발생부; 상기 제1 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제1 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제1 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제1 데이터 구동부; 및 상기 제2 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제2 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제2 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제2 데이터 구동부를 포함한다.
본 발명은 센싱 영영을 가지는 풀 스크린 디스플레이의 화질을 균일하게 할 수 있다.
본 발명은 센싱 영역에 개별적인 아날로그 감마 기준 전압의 설정이 가능할 수 있고, 이로 인해 모든 영역에서 데이터 비트의 손실 없이 구동이 가능할 수 있다.
본 발명은 디스플레이 영역과 센싱 영역의 경계부에서 스캔 시간에 따라 아날로그 감마 기준 전압을 가변시키기 때문에 추가적인 경계부 보상이 가능할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시패널을 개략적으로 보여 주는 단면도이다.
도 2는 디스플레이 영역(DA)의 픽셀 배치의 일 예를 보여 주는 도면이다.
도 3은 제1 센싱 영역(CA)의 픽셀과 투광부의 일 예를 보여 주는 도면이다.
도 4는 본 발명의 실시예에 따른 표시 장치의 전체적인 구성을 보여주는 도면이다.
도 5는 도 4에 도시된 드라이브 IC의 구성을 개략적으로 보여주는 도면이다.
도 6 및 도 7은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다.
도 8은 도 6 및 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다.
도 9 내지 도 12h는 표시패널의 영역별로 감마 기준 전압을 가변하는 예를 보여주는 도면들이다.
도 13a 내지 도 13b는 모바일 기기에 적용되는 드라이브 IC의 구성을 나타내는 도면들이다.
도 14a 내지 도 14b는 표시 장치에 적용되는 드라이브 IC의 구성을 나타내는 도면들이다.
도 15는 실시예에 따른 데이터 구동부의 구성을 개략적으로 보여 주는 블록도이다.
도 16은 실시예에 따른 지문 인식 모듈이 적용된 표시장치를 보여 주는 도면들이다.
도 17은 센싱 영역(SA)의 픽셀과 포토센서의 일 예를 보여 주는 도면이다.
도 18a 내지 도 18b는 도 17에 도시된 제2 센싱 영역의 동작을 보여 주는 도면들이다.
도 19는 실시예에 따른 카메라 모듈과 지문 인식 모듈이 모두 적용된 표시장치를 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
실시예에서는, 화면을 제1 해상도로 배치된 픽셀들을 포함하는 제1 영역과 제1 해상도로 배치된 픽셀들과 제1 해상도보다 낮은 제2 해상도로 배치된 픽셀들을 포함하는 제2 영역으로 구분하고, 제1 영역에는 제1 기준 전압을 분압하여 발생된 제1 감마 보상 전압을 적용하고, 제2 영역에는 해상도별로 제2 기준 전압의 제1 전압 레벨과 제2 전압 레벨을 각각 분압하여 발생된 상이한 제2 감마 보상 전압을 적용하도록 한, 새로운 방안을 제안한다.
이때, 제1 해상도를 고 해상도라 하고, 제2 해상도를 저 해상도라 하면 저 해상도로 픽셀들이 배치되는 영역을 센싱 영역이라 명명한다. 여기서 센싱 영역은 카메라 모듈을 포함하는 제1 센싱 영역과 지문 인식 모듈을 포함하는 제2 센싱 영역 중 적어도 하나의 영역을 포함하되, 반드시 이에 한정되지 않는다. 이러한 센싱 영역은 디스플레이 영역의 해상도보다 낮은 해상도를 갖도록 설계된 영역이다.
도 1은 본 발명의 실시예에 따른 표시패널을 개략적으로 보여 주는 단면도이고, 도 2는 디스플레이 영역(DA)의 픽셀 배치의 일 예를 보여 주는 도면이고, 도 3은 제1 센싱 영역(CA)의 픽셀과 투광부의 일 예를 보여 주는 도면이다. 도 2 및 도 3에서 픽셀들에 연결된 배선은 생략되어 있다.
도 1 및 도 2를 참조하면, 표시패널(100)의 화면은 적어도 고 해상도로 픽셀들이 배치된 디스플레이 영역(DA)과 저 해상도로 픽셀들이 배치된 제1 센싱 영역(CA)을 포함하되, 고 해상도로 배치된 픽셀들을 포함하는 제1 영역(110a)과 고 해상도로 배치된 픽셀들과 저 해상도로 배치된 픽셀들을 포함하는 제2 영역(110b)으로 구분된다. 여기서 고 해상도로 픽셀이 배치된 영역 즉, 고 해상도 영역은 고 PPI(Pixels Per Inch)로 픽셀이 배치된 영역 즉, 고 PPI 영역을 포함하고, 저 해상도로 픽셀이 배치된 영역 즉, 저 해상도 영역은 저 PPI로 픽셀이 배치된 영역 즉, 저 PPI 영역을 포함할 수 있다.
디스플레이 영역(DA)과 제1 센싱 영역(CA)은 픽셀 데이터가 기입되는 픽셀들이 배치된 픽셀 어레이를 포함한다. 제1 센싱 영역(CA)의 단위 면적당 픽셀 수 즉, PPI는 제1 센싱 영역(CA)의 투과율을 확보하기 위하여 디스플레이 영역(DA)의 PPI보다 낮다.
디스플레이 영역(DA)의 픽셀 어레이는 PPI가 높은 복수의 픽셀들이 배치된 픽셀 영역(제1 픽셀 영역)을 포함한다. 제1 센싱 영역(CA)의 픽셀 어레이는 투광부에 의해 이격되어 상대적으로 PPI가 낮은 복수의 픽셀 그룹들이 배치된 픽셀 영역(제2 픽셀 영역)을 포함한다. 제1 센싱 영역(CA)에서 외부 광은 광 투과율이 높은 투광부를 통해 표시패널(100)을 투과하여 표시패널(100) 아래의 촬상소자 모듈에 수광될 수 있다.
디스플레이 영역(DA)과 제1 센싱 영역(CA)이 픽셀들을 포함하기 때문에 입력 영상은 디스플레이 영역(DA)과 제1 센싱 영역(CA) 상에서 재현된다.
디스플레이 영역(DA)과 제1 센싱 영역(CA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 "R 서브 픽셀"이라 함), 녹색(Green, 이하 "G 서브 픽셀"이라 함), 및 청색(Blue, 이하 "B 서브 픽셀"이라 함)을 포함한다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀(이하 "W 서브 픽셀"이라 함)을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로와, 발광 소자(OLED)를 포함할 수 있다.
제1 센싱 영역(CA)은 픽셀들과, 표시패널(100)의 화면 아래에 배치된 촬상소자 모듈을 포함한다. 촬상소자 모듈의 렌즈(30)는 제1 센싱 영역(CA)의 픽셀들은 디스플레이 모드에서 입력 영상의 픽셀 데이터가 기입되어 입력 영상을 표시한다. 촬상소자 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력한다. 촬상소자 모듈의 렌즈는 제1 센싱 영역(CA)과 대향한다. 외부 광은 제1 센싱 영역(CA)을 통해 촬상소자 모듈의 렌즈에 입사되고, 렌즈(30)는 도면에서 생략된 이미지 센서에 광을 집광한다. 촬상소자 모듈은 촬상 모드에서 외부 이미지를 촬상하여 사진 또는 동영상 이미지 데이터를 출력한다.
투과율을 확보하기 위하여, 제1 센싱 영역(CA)에서 제거되는 픽셀들로 인하여 제1 센싱 영역(CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 발명은 제1 센싱 영역(CA)에 저해상도의 픽셀들이 배치되기 때문에 촬상소자 모듈로 인하여 화면의 표시 영역이 제한을 받지 않기 때문에 풀 스크린 디스플레이(Full-screen display)를 구현할 수 있다.
표시패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시패널(100)은 기판 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함한다. 발광 소자층(14) 상에 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 회로층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터와 커패시터 등의 회로 소자를 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층으로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)에서 가시광이 방출된다. 발광 소자층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되고, 컬러 필터 어레이를 더 포함할 수 있다.
발광 소자층(14)은 보호막에 의해 덮일 수 있고, 보호막은 봉지층(encapsulation layer)에 의해 덮일 수 있다. 보호층과 봉지층은 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 겹으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
봉지층 상에 편광판(18)이 접착될 수 있다. 편광판(18)은 표시장치의 야외 시인성을 개선한다. 편광판(18)은 표시패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킨다. 편광판(18)은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다.
본 발명의 표시패널에서, 디스플레이 영역(DA)과 제1 센싱 영역(CA)의 픽셀 영역들 각각은 광 쉴드층을 포함한다. 광 쉴드층은 제1 센싱 영역의 투광부에서 제거되어 투광부를 정의한다. 광 쉴드층은 투광부 영역과 대응하는 개구공을 포함한다. 개구공에서 광 쉴드층이 제거된다. 광 쉴드층은 투광부에 존재하는 금속층을 제거하는 레이저 어블레이션 공정에서 이용되는 레이저 빔의 파장에 대하여 투광부에서 제거되는 금속에 비하여 흡수 계수가 낮은 금속 또는 무기막으로 형성된다.
도 2를 참조하면, 디스플레이 영역(DA)은 매트릭스 형태로 배열된 픽셀들(PIX1, PIX2)을 포함한다. 픽셀들(PIX1, PIX2) 각각은 삼원색의 R, G 및 B 서브 픽셀이 하나의 픽셀로 구성된 리얼 타입 픽셀로 구현될 수 있다. 픽셀들(PIX1, PIX2) 각각은 도면에서 생략된 W 서브 픽셀을 더 포함할 수 있다. 또한, 서브 픽셀 렌더링 알고리즘을 이용하여 두 개의 서브 픽셀이 하나의 픽셀로 구성될 수 있다. 예를 들어, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀들로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀들로 구성될 수 있다. 픽셀들(PIX1, PIX2) 각각에서 부족한 컬러 표현은 이웃한 픽셀들 간에 해당 컬러 데이터들의 평균값으로 보상될 수 있다.
도 3을 참조하면, 제1 센싱 영역(CA)은 소정 거리(D0)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹들(PG) 사이에 배치된 투광부들(AG)을 포함한다. 투광부들(AG)을 통해 외부 광이 촬상소자 모듈의 렌즈로 수광된다. 투광부들(AG)은 최소한의 광손실로 빛이 입사될 수 있도록 금속 없이 투과율이 높은 투명한 매질들을 포함할 수 있다. 다시 말하여, 투광부들(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다. 제1 센싱 영역(CA)의 투과율은 투광부들(AG)이 클수록 높아진다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 두 개의 서브 픽셀들을 포함하고, W 서브픽셀을 더 포함할 수 있다. 도 3의 예에서, 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성된 예이나 이에 한정되지 않는다.
투광부들(AG) 간의 거리(D3)는 픽셀 그룹들(PG) 간의 간격(pitch, D1) 보다 작다. 서브 픽셀들 간의 간격(D2)은 픽셀 그룹들(PG) 간의 간격(D1) 보다 작다.
투광부들(AG)의 형상은 도 3에서 원형으로 예시되었으나, 이에 한정되지 않는다. 예를 들어, 투광부들(AG)은 원형, 타원형, 다각형 등 다양한 형태로 설계될 수 있다. 투광부들(AG)은 화면 내에서 모든 금속층들이 제거된 영역으로 정의될 수 있다.
도 4는 본 발명의 실시예에 따른 표시 장치의 전체적인 구성을 보여주는 도면이고, 도 5는 도 4에 도시된 드라이브 IC의 구성을 개략적으로 보여주는 도면이다.
도 4 및 도 5를 참조하면, 표시장치는 화면 상에 픽셀 어레이가 배치된 표시패널(100)과, 표시패널 구동부 등을 포함한다.
표시패널(100)의 픽셀 어레이는 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배열된 픽셀들(P)을 포함한다. 픽셀 어레이는 도 6 및 도 7에 도시된 VDD 라인(PL1), Vini 라인(PL2), VSS 라인(PL3) 등의 전원 배선들을 더 포함한다.
픽셀 어레이는 도 1과 같이 회로층(12)과 발광 소자층(18)으로 나뉘어질 수 있다. 발광 소자층(18) 위에 터치 센서 어레이가 배치될 수 있다. 픽셀 어레이의 픽셀들 각각은 전술한 바와 같이 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 서브 픽셀들 각각은 회로층(12)에 배치된 픽셀 회로를 포함한다.
표시패널(100)에서 입력 영상이 재현되는 화면은 디스플레이 영역(DA) 및 제1 센싱 영역(CA)을 포함한다.
디스플레이 영역(DA)과 제1 센싱 영역(CA) 각각의 서브 픽셀들은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)에 전류를 공급하는 구동 소자, 구동 소자의 문턱 전압을 샘플링하고 픽셀 회로의 전류 패스(current path)를 스위칭하는 복수의 스위치 소자, 구동 소자의 게이트 전압을 유지하는 커패시터 등을 포함할 수 있다. 픽셀 회로는 발광 소자의 아래에 배치된다.
제1 센싱 영역(CA)은 픽셀 그룹들 사이에 배치된 투광부들(AG)과, 제1 센싱 영역(CA) 아래에 배치된 촬상소자 모듈(400)을 포함한다. 촬상소자 모듈(400)은 촬상 모드에서 제1 센싱 영역(CA)을 통해 입사되는 빛을 이미지 센서를 이용하여 광전변환하고, 이미지 센서로부터 출력된 이미지의 픽셀 데이터를 디지털 데이터로 변환하여 촬상된 이미지 데이터를 출력한다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 픽셀들(P)에 기입한다. 픽셀들(P)은 다수의 서브 픽셀들을 포함한 픽셀 그룹으로 해석될 수 있다.
표시패널 구동부는 픽셀 데이터의 데이터 전압을 데이터 라인들(DL)에 공급하는 데이터 구동부(306)와, 게이트 펄스를 게이트 라인들(GL)에 순차적으로 공급하는 게이트 구동부(120)를 포함한다. 데이터 구동부(306)는 드라이브 IC(300)에 집적될 수 있다. 표시패널 구동부는 도면에서 생략된 터치센서 구동부를 더 포함할 수 있다.
드라이브 IC(300)는 표시패널(100) 상에 접착될 수 있다. 드라이브 IC(300)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터와 타이밍 신호를 입력 받아 픽셀들에 픽셀 데이터의 데이터 전압을 공급하고, 데이터 구동부(306)와 게이트 구동부(120)를 동기시킨다.
드라이브 IC(300)는 데이터 출력 채널들을 통해 데이터 라인들(DL)에 연결되어 데이터 라인들(DL)에 픽셀 데이터의 데이터 전압을 공급한다. 드라이브 IC(300)는 게이트 타이밍 신호 출력 채널들을 통해 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호를 출력할 수 있다. 타이밍 콘트롤러(303)로부터 발생된 게이트 타이밍 신호는 스타트 펄스(Gate start pulse, VST), 시프트 클럭(Gate shift clock, CLK) 등을 포함할 수 있다. 스타트 펄스(VST)와 시프트 클럭(CLK)은 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)한다. 레벨 시프터(307)로부터 출력된 게이트 타이밍 신호(VST, CLK)는 게이트 구동부(120)에 인가되어 게이트 구동부(120)의 시프트 동작을 제어한다.
게이트 구동부(120)는 픽셀 어레이와 함께 표시패널(100)의 회로층에 형성되는 시프트 레지스터(shift register)를 포함할 수 있다. 게이트 구동부(120)의 시프트 레지스터는 타이밍 콘트롤러(303)의 제어 하에 게이트 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 게이트 신호는 스캔 펄스와, 발광 신호의 EM 펄스를 포함할 수 있다. 시프트 레지스터는 스캔 펄스를 출력하는 스캔 구동부와, EM 펄스를 출력하는 EM 구동부를 포함할 수 있다. 도 12에서 GVST와 GCLK은 스캔 구동부에 입력되는 게이트 타이밍 신호이다. EVST와 ECLK은 EM 구동부에 입력되는 게이트 타이밍 신호이다.
드라이브 IC(300)는 호스트 시스템(200), 제1 메모리(301), 및 표시패널(100)에 연결될 수 있다. 드라이브 IC(300)는 데이터 수신 및 연산부(308), 타이밍 콘트롤러(303), 데이터 구동부(306), 감마 보상전압 발생부(305), 전원부(304), 제2 메모리(302) 등을 포함할 수 있다.
데이터 수신 및 연산부(308)는 호스트 시스템(200)으로부터 디지털 신호로 입력된 픽셀 데이터를 수신하는 수신부와, 수신부를 통해 입력된 픽셀 데이터를 처리하여 화질을 향상시키는 데이터 연산부를 포함한다. 데이터 연산부는 압축된 픽셀 데이터를 디코딩(Decoding)하여 복원하는 데이터 복원부와, 미리 설정된 광학 보상값을 픽셀 데이터에 더하는 광학 보상부 등을 포함할 수 있다. 광학 보상값은 제조 공정에서 촬영된 카메라 영상을 바탕으로 측정된 화면의 휘도를 바탕으로 픽셀 데이터 각각의 휘도를 보정하기 위한 값으로 설정될 수 있다.
타이밍 콘트롤러(303)는 호스트 시스템(200)으로부터 수신되는 입력 영상의 픽셀 데이터를 데이터 구동부(306)에 제공한다. 타이밍 콘트롤러(303)는 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 신호와, 데이터 구동부(306)를 제어하기 위한 소스 타이밍 신호를 발생하여 게이트 구동부(120)와 데이터 구동부(306)의 동작 타이밍을 제어한다.
실시예에 따른 타이밍 콘트롤러(303)는 PPI에 따라 기준 전압을 제어하기 위한 기준 전압 제어 신호(CREF)를 발생하여 전원부(304)에 제공한다. 고 PPI로 픽셀들이 배치된 디스플레이 영역과 저 PPI로 픽셀들이 배치된 제1 센싱 영역이 미리 정의되어 있기 때문에 타이밍 콘트롤러(303)는 스캔이 진행되는 동안 스캔 방향에 따라 고 PPI로 배치된 픽셀들과 저 PPI로 배치된 픽셀들에 제공할 기준 전압을 제어할 수 있다.
예컨대, 제2 기준 전압은 제1 전압 레벨과 제2 전압 레벨 사이에서 가변된다.타이밍 콘트롤러(303)는 제2 기준 전압의 제1 전압 레벨을 제2 전압 레벨로 변경하고자 하는 경우 제1 기준 전압 제어 신호를 발생하고, 제2 기준 전압의 제2 전압 레벨을 제1 전압 레벨로 변경하고자 하는 경우 제2 기준 전압 제어 신호를 발생한다.
전원부(304)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이, 게이트 구동부(120), 및 드라이브 IC(300)의 구동에 필요한 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(304)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 기준 전압, 게이트 온 전압(VGL), 게이트 오프 전압(VGH), 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 직류 전원을 발생할 수 있다. 기준 전압은 감마 보상전압 발생부(305)에 공급된다. 기준 전압은 제1 기준 전압과 제2 기준 전압을 포함한다. 제1 기준 전압은 제1 감마 보상전압 발생부(305a)에 공급되고, 제2 기준 전압은 제2 감마 보상전압 발생부(305b)에 공급된다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(307)와 게이트 구동부(120)에 공급된다. 픽셀 구동전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 픽셀 전원은 픽셀들(P)에 공통으로 공급된다. 초기화 전압(Vini)은 픽셀 구동전압(VDD)보다 낮고 발광 소자(OLED)의 문턱 전압 보다 낮은 직류 전압으로 설정되어 픽셀 회로들의 주요 노드들을 초기화하고, 발광 소자(OLED)의 발광을 억제한다.
감마 보상전압 발생부(305)는 전원부(304)로부터 공급된 기준 전압을 분압 회로를 통해 분압하여 계조별 감마 보상전압을 발생한다. 감마 보상 전압은 픽셀 데이터의 계조별로 전압이 설정된 아날로그 전압이다. 감마 보상전압 발생부(305)로부터 출력된 감마 보상 전압은 데이터 구동부(306)에 제공된다.
실시예에 따른 감마 보상전압 발생부(305)는 제1 감마 보상전압 발생부(305a)와 제2 감마 보상전압 발생부(305b)를 포함한다. 제1 감마 보상전압 발생부(305a)는 제1 기준 전압을 입력받아 계조별 제1 감마 보상전압을 발생하고, 제2 감마 보상전압 발생부(305b)는 제2 기준 전압을 입력받아 계조별 제2 감마 보상전압을 발생한다.
이때, 제2 데이터 라인 그룹은 화면의 제2 영역 내에 고 PPI로 배치된 픽셀들과 저 PPI로 배치된 픽셀들에 연결된 데이터 라인들이기 때문에 제2 감마 보상전압 발생부(305b)는 제2 기준 전압을 분압하여 PPI별로 상이한 제2 감마 보상 전압을 발생한다. 예컨대, 제2 감마 보상전압 발생부(305b)는 제2 영역 내 고 PPI에서 제2 기준 전압의 제1 전압 레벨을 분압하여 제2-1 감마 보상 전압을 발생하고, 저 PPI 에서 제2 기준 전압의 제2 전압 레벨을 분압하여 제2-2 감마 보상 전압을 발생한다.
제1 감마 보상전압 발생부(305a)와 제2 감마 보상전압 발생부(305b)는 독립적으로 제어가 가능하다.
데이터 구동부(306)는 디지털-아날로그 변환기(Digital to Analog converter, DAC)를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 감마 보상전압으로 변환하여 데이터 전압을 출력한다. 데이터 구동부(306)로부터 출력된 데이터 전압은 드라이브 IC(300)의 데이터 채널에 연결된 출력 버퍼를 통해 픽셀 어레이의 데이터 라인들(DL)에 공급된다.
실시예에 따른 데이터 구동부(306)는 제1 데이터 구동부(306a)와 제2 데이터 구동부(306b)를 포함한다. 제1 데이터 구동부(306a)와 제2 데이터 구동부(306b)의 채널들 각각은 디지털-아날로그 변환기(DAC)와 출력 버퍼(BUF)를 포함한다. 제1 데이터 구동부(306a)는 디지털-아날로그 변환기를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 제1 감마 보상전압 발생부(305a)로부터 발생된 제1 감마 보상 전압으로 변환하여 데이터 전압을 출력 버터를 통해 픽셀 어레이의 제1 데이터 라인 그룹에 공급한다. 제2 데이터 구동부(306b)는 제2 영역 내 고 PPI로 배치된 픽셀들을 스캔하는 동안 디지털-아날로그 변환기를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 제2 감마 보상전압 발생부(305b)로부터 발생된 제2-1 감마 보상전압으로 변환한 데이터 전압을 출력 버터를 통해 픽셀 어레이의 제2 데이터 라인 그룹에 공급한다. 제2 데이터 구동부(306b)는 제2 영역 내 저 PPI로 배치된 픽셀들을 스캔하는 동안 디지털-아날로그 변환기를 통해 타이밍 콘트롤러(303)로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 제2 감마 보상전압 발생부(305b)로부터 발생된 제2-2 감마 보상전압으로 변환한 데이터 전압을 출력 버터를 통해 픽셀 어레이의 제2 데이터 라인 그룹에 공급한다.
제2 메모리(302)는 드라이브 IC(300)에 전원이 입력될 때 제1 메모리(301)로부터 수신된 보상값, 레지스터 설정 데이터 등을 저장한다. 보상값은 화질 향상을 위한 다양한 알고리즘에 적용될 수 있다. 보상값은 광학 보상값을 포함할 수 있다. 레지스터 설정 데이터는 데이터 구동부(306), 타이밍 콘트롤러(303), 감마 보상전압 발생부(305) 등의 동작을 정의한다. 제1 메모리(301)는 플래시 메모리(Flash memory)를 포함할 수 있다. 제2 메모리(302)는 SRAM(Static RAM)을 포함할 수 있다.
호스트 시스템(200)은 AP(Application Processor)로 구현될 수 있다. 호스트 시스템(200)은 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC(300)에 입력 영상의 픽셀 데이터를 전송할 수 있다. 호스트 시스템(200)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)를 통해 드라이브 IC(300)에 연결될 수 있다.
한편, 표시패널(600)은 플렉시블 디스플레이에 적용 가능한 플렉시블 패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 패널을 감거나 접고 구부리는 방법으로 화면의 크기가 가변될 수 있고 다양한 디자인으로 쉽게 제작될 수 있다. 플렉시블 디스플레이는 롤러블 디스플레이(rollable display), 폴더블 디스플레이(foldable display), 벤더블(bendable) 디스플레이, 슬라이더블 디스플레이(slidable display) 등으로 구현될 수 있다. 플렉시블 패널은 소위 "플라스틱 OLED 패널"로 제작될 수 있다. 플라스틱 OLED 패널은 백 플레이트(Back plate)와, 그 백 플레이트 상에 접착된 유기 박막 필름 상에 픽셀 어레이를 포함할 수 있다. 픽셀 어레이 위에 터치 센서 어레이가 형성될 수 있다.
백 플레이트는 PET(Polyethylene terephthalate) 기판일 수 있다. 유기 박막 필름 상에 픽셀 어레이와 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단할 수 있다. 유기 박막 필름은 PI(Polyimide) 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 회로층(12)과 발광 소자층(14)이 적층될 수 있다.
본 발명의 표시장치에서 회로층(12)에 배치된 픽셀 회로와 게이트 구동부 등은 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 TFT로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 펄스는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
픽셀 회로의 구동 소자는 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 표시장치는 내부 보상 회로와 외부 보상 회로를 포함할 수 있다. 내부 보상 회로는 서브 픽셀들 각각에서 픽셀 회로에 추가되어 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압(Vth) 및/또는 이동도(μ)를 샘플링하고 그 변화를 실시간 보상한다. 외부 보상 회로는 서브 픽셀들 각각에 연결된 센싱 라인을 통해 센싱된 구동 소자의 문턱 전압 및/또는 이동도를 외부의 보상부로 전송한다. 외부 보상 회로의 보상부는 센싱 결과를 반영하여 입력 영상의 픽셀 데이터를 변조함으로써 구동 소자의 전기적 특성 변화를 보상한다. 외부 보상 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.
도 6 및 도 7은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 8은 도 6 및 도 7에 도시된 픽셀 회로의 구동 방법을 보여 주는 도면이다. 본 발명의 픽셀 회로는 도 6 및 도 7에 한정되지 않는다는 것에 주의하여야 한다. 도 6 및 도 7에 도시된 픽셀 회로는 디스플레이 영역(DA)과 제1 센싱 영역(CA)의 픽셀 회로에 동일하게 적용될 수 있다. 본 발명에 적용 가능한 픽셀 회로는 도 13 및 도 14에 도시된 회로로 구현될 수 있으나, 이에 한정되지 않는다.
도 6 내지 도 8을 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.
내부 보상 회로를 이용한 픽셀 회로의 구동 기간은 도 15에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다.
초기화 기간(Tini) 동안, 제N-1 스캔 신호[SCAN(N-1)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N 스캔 신호[SCAN(N)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 샘플링 기간 동안(Tsam), 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 데이터 기입 기간(Twr) 동안, 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 발광 신호[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 발광 기간(Tem)의 적어도 일부 기간 동안 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]와 제N 스캔 신호[SCAN(N)] 각각의 전압이 게이트 오프 전압(VGH)으로 발생된다.
초기화 기간(Tin) 동안, 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 픽셀 회로를 초기화한다. 샘플링 기간(Tsam) 동안, 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)의 문턱 전압이 샘플링되어 커패시터(Cst1)에 저장된다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M1, M2)이 턴-온되어 발광 소자(OLED)가 발광된다. 발광 기간(Tem)은 저 계조의 휘도를 정밀하게 발광 신호[EM(N)]의 듀티비(duty ration)로 정밀하게 표현하기 위하여, 발광 신호[EM(N)]가 게이트 온 저압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 스윙하여 제3 및 제4 스위치 소자들(M1, M2)이 온/오프를 반복할 수 있다.
발광 소자(OLED)는 유기 발광 다이오드로 구현되거나 무기 발광 다이오드로 구현될 수 있다. 이하에서 발광 소자(OLED)가 유기 발광 다이오드로 구현된 예를 설명하기로 한다.
발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
발광 소자(OLED)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(VSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광된다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭된다.
스토리지 커패시터(Cst1)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다. 구동 소자(DT)의 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)이 스토리지 커패시터(Cst1)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth)만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상된다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 스토리지 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H)만 턴-온되기 때문에 대략 1 프레임 기간 동안 오프 상태를 유지하기 때문에 제1 스위치 소자(M1)의 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 도 7에 도시된 바와 같이 두 개의 트랜지스터들(M1a, M1b)가 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제2 스위치 소자(M2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.
제3 스위치 소자(M3)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다.
제4 스위치 소자(M4)는 발광 신호[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 발광 신호[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 도 7에 도시된 바와 같이 두 개의 트랜지스터들(M5a, M5b)가 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류(Ids)를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
초기화 기간(Tini) 동안 도 8에 도시된 바와 같이, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 발광 신호[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화된다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간(Th)이 설정될 수 있다. 홀드 기간(Th)에서 게이트 펄스[SCAN(N-1), SCAN(N), EM(N)]는 이전 상태를 유지한다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 발광 신호[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승된다. 구동 소자(DT)가 턴-오프될 때 게이트 노드 전압(DTG)은 Vdata - |Vth|이다. 이 때, 제1 노드(n)의 전압도 Vdata - |Vth|이다. 샘플링 기간(Tsam)에 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|이다.
발광 기간(Tem) 동안, 발광 신호[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, 저계조 표현력을 개선하기 위하여 발광 신호[EM(N)]가 소정의 듀티비로 온/오프되어 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다. 따라서, 발광 신호[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.
발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 VDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 발광 신호(EM)의 전압 따라 온/오프를 반복한다. 발광 신호[EM(N)]가 게이트 온 전압(VGL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)의 Vgs는 |Vgs| = VDD - (Vdata-|Vth|)이고, 발광 소자(OLED)에 흐르는 전류는 K(VDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.
도 9 내지 도 12h는 표시패널의 영역별로 감마 기준 전압을 가변하는 예를 보여주는 도면들이다.
도 9를 참조하면, 실시예에 따른 표시패널(100)의 화면은 고 해상도로 픽셀들이 배치된 디스플레이 영역(DA)과 저 PPI로 픽셀들이 배치된 제1 센싱 영역(CA)을 포함하되, 고 PPI로 배치된 픽셀들을 포함하는 제1 영역(110a)과 고 PPI로 배치된 픽셀들과 저 PPI로 배치된 픽셀들을 포함하는 제2 영역(110b)으로 구분된다. 표시패널(100)의 픽셀 어레이에 연결되는 데이터 라인들은 제1 영역에 배치된 픽셀들에 연결된 데이터 라인들을 포함하는 제1 데이터 라인 그룹(DL1)과 제2 영역에 배치된 픽셀들에 연결된 데이터 라인들을 포함하는 제2 데이터 라인 그룹(DL2)으로 구분된다. 여기서 제1 영역(110a)과 제2 영역(110b)은 스캔 방향으로 B1, A, B2 구간으로 구분된다.
여기서 제1 데이터 라인 그룹(DL1)은 제1 영역 내 고 PPI로 배치된 픽셀들에 연결된 데이터 라인들을 포함하고, 제2 데이터 라인 그룹(DL2)은 제2 영역 내 고 PPI로 배치된 픽셀들과 저 PPI로 배치된 픽셀들에 연결된 데이터 라인들을 포함한다.
여기서는 제1 센싱 영역이 디스플레이 영역의 중간에 형성된 경우를 일 예로 설명하고 있지만, 반드시 이에 한정되지 않고 다양한 위치에 형성되는 경우도 포함한다.
제1 센싱 영역(CA)의 PPI는 디스플레이 영역(DA)의 PPI에 비해 낮기 때문에 동일한 같은 계조에서 디스플레이 영역(DA)의 픽셀들과 제1 센싱 영역(CA)의 픽셀들을 동일한 데이터 전압의 동적범위(dynamic range)로 구동하면 디스플레이 영역(DA)의 휘도보다 제1 센싱 영역(CA)의 휘도가 낮아질 수 있다. 따라서 실시예에서는 제1 센싱 영역의 픽셀들에 인가되는 데이터 전압의 동적범위를 확장하여 제1 센싱 영역(CA)에서 픽셀들의 휘도를 높이고자 한다.
도 10은 디스플레이 영역의 픽셀들에 인가되는 데이터 전압과 제1 센싱 영역의 픽셀들에 인가되는 데이터 전압을 보여주는 도면이다. 여기서 "PGMA Range"는 감마 보상전압 발생부의 출력 전압 레인지를 나타낸다.
도 10을 참조하면, 디스플레이 영역(DA)보다 제1 센싱 영역(CA)의 PPI가 낮기 때문에 제1 센싱 영역의 픽셀 구동 시, 전원부(304)가 기준 전압을 가변하여 감마 보상전압 발생부(305)에 제공하고, 감마 보상전압 발생부(305)가 가변된 기준 전압을 이용하여 계조별 감마 보상 전압을 발생하고 데이터 구동부(306)가 발생된 계조별 감마 보상 전압을 이용하여 제1 센싱 영역의 픽셀들에 인가되는 데이터 전압의 동적범위를 확장함으로써 고 PPI로 배치된 픽셀들에 인가되는 데이터 전압의 동적범위(DR)보다 저 PPI로 배치된 픽셀들에 인가되는 데이터 전압의 동적범위(DR')가 커지게 된다.
도 9 및 도 11a 내지 도 11b를 참조하면, 제1 데이터 라인 그룹(DL1)은 제1 영역 내 고 PPI로 배치된 픽셀에 연결된 데이터 라인을 포함하기 때문에 전원부(304)는 제1 데이터 라인 그룹(DL1)의 데이터 라인들에 연결된 픽셀들을 스캔하는 동안 제1 기준 전압을 제1 감마 보상전압 발생부(305a)에 공급한다.
도 9 및 도 12a 내지 도 12b를 참조하면, 제2 데이터 라인 그룹(DL2)은 제2 영역 내 고 PPI로 배치된 픽셀에 연결된 데이터 라인과 저 PPI로 배치된 픽셀에 연결된 데이터 라인을 포함하기 때문에 전원부(304)는 PPI별로 상이한 기준 전압을 제2 감마 보상전압 발생부(305b)에 공급한다. 즉, 전원부(304)는 제2 데이터 라인 그룹(DL2)의 데이터 라인들에 연결된 고 PPI로 배치된 픽셀들을 스캔하는 동안 제2 기준 전압을 제2 감마 보상전압 발생부(305b)에 공급하고, 제2 데이터 라인 그룹(DL2)의 데이터 라인들에 연결된 저 PPI로 배치된 픽셀들을 스캔하는 동안 제2 전압 레벨의 제2 기준 전압을 가변하여 제2 감마 보상전압 발생부(305b)에 공급한다. 여기서 제2 기준 전압을 가변한다는 것은 제2 기준 전압의 전압 레벨을 변경한다는 것을 의미한다.
실시예에서는 픽셀 회로를 p 타입 트랜지스터로 구현하는 경우를 일 예로 설명하고 있어, 고계조 데이터 전압의 감마 보상 전압은 역감마(negative gamma)로 구현될 수 있다.
예컨대, 픽셀들의 발광 소자를 구동하는 트랜지스터가 p 채널 MOSFET로 구현되고, 이 트랜지스터의 게이트에 데이터 전압이 인가되면, 역 감마로 감마 보상 전압이 발생되어 픽셀 데이터(RGB)의 계조가 높을수록 감마 보상 전압이 낮아진다.
이때, 제1 기준 전압과 제2 기준 전압은 동적범위가 서로 다르게 설정될 수 있다. 예컨대, 제1 기준 전압의 레인지보다 제2 기준 전압의 동적범위가 크게 설정된다.
실시예에서는 제1 센싱 영역의 경계부에서 시간에 따라 일정한 기울기를 갖도록 아날로그 기준 전압을 가변시켜 추가적으로 촬영 영역의 경계부 보상이 가능할 수 있다.
도 12c 내지 도 12h를 참조하면, 실시예에서 아날로그 기준 전압은 디스플레이 영역(DA)과 제1 센싱 영역(CA)의 경계부에서 시간에 따라 가변되도록 공급될 수 있다. 여기서 아날로그 기준 전압은 경계부에서 시간에 따라 일정한 기울기를 갖는 형태로 공급된다. 경계부에는 제2 기준 전압의 제1 전압 레벨과 제2 전압 레벨 사이의 전압이 공급된다.
예컨대, 기준 전압의 가변이 이루어지는 영역은 디스플레이 영역(DA), 제1 센싱 영역(CA), 디스플레이 영역(DA)과 제1 센싱 영역(CA)을 포함하는 영역일 수 있다.
아날로그 기준 전압이 경계부에서 시간에 따라 일정한 기울기를 갖는다는 것은 경계부와 인접한 픽셀들 즉, 디스플레이 영역 내의 픽셀들이나 제1 센싱 영역 내의 픽셀들에 인가되는 데이터 전압의 동적범위가 점진적으로 확장된다는 것을 의미한다. 따라서 디스플레이 영역과 제1 센싱 영역의 경계부에서 휘도도 점진적으로 높아지게 된다.
도 12d를 참조하면, 아날로그 기준 전압은 제2 영역 내 고 PPI로 픽셀들이 배치된 구간(B1, B2)과 저 PPI로 픽셀들이 배치된 구간(A) 간의 경계 영역에서 점진적으로 가변되는데, 가변되는 경계 영역은 고 PPI로 픽셀들이 배치된 구간(B1, B2) 내의 픽셀들 중 저 PPI로 픽셀들이 배치된 구간(A)과 인접한 픽셀들(PX_B11, PX_B12, PX_B21, PX_B22)을 포함한다.
아날로그 기준 전압은 고 PPI로 픽셀들이 배치된 영역에서 가변된다.
도 12e를 참조하면, 아날로그 기준 전압은 제2 영역 내 고 PPI로 픽셀들이 배치된 구간(B1, B2)과 저 PPI로 픽셀들이 배치된 구간(A) 간의 경계 영역에서 점진적으로 가변되는데, 가변되는 경계 영역은 고 PPI로 픽셀들이 배치된 구간(B1, B2) 내의 픽셀들 중 저 PPI로 픽셀들이 배치된 구간(A)과 인접한 픽셀들(PX_A11, PX_A12, PX_A21, PX_A22)을 포함한다.
아날로그 기준 전압은 저 PPI로 픽셀들이 배치된 영역에서 가변된다.
도 12f를 참조하면, 아날로그 기준 전압은 제2 영역 내 고 PPI로 픽셀들이 배치된 구간(B1, B2)과 저 PPI로 픽셀들이 배치된 구간(A) 간의 경계 영역에서 점진적으로 가변되는데, 가변되는 경계 영역은 고 PPI로 픽셀들이 배치된 구간(B1, B2)과 저 PPI로 픽셀들이 배치된 구간(A) 간에 서로 인접한 픽셀(PX_B11, PX_A11, PX_A21, PXA21)을 포함한다.
아날로그 기준 전압은 고 PPI로 픽셀들과 저 PPI로 픽셀들이 배치된 영역에 걸쳐서 가변된다.
이때, 아날로그 기준 전압이 가변되는 구간이 경계 영역일 수 있지만 반드시 이에 한정되지 않는다. 이러한 경계부 보상은 화상적으로 경계부가 인지되는 것을 완화시키는 것이 목적이기 때문에 실험적인 인지 평가를 통해 최적의 가변 형태를 구할 수 있다. 예컨대, 경계부에서 가변되는 구간이 시작되거나 종료되도록 설계될 수 있을뿐 아니라 일정한 기울기가 아닌 급격하게 증가하거나 단계적으로 증가하는 형태일 수 있다.
이와 같이 제2 데이터 라인 그룹에서는 PPI별로 기준 전압을 가변하는 것이 가능하다. 이를 위해, 실시예에서는 각 데이터 라인 그룹 즉, 제1 데이터 라인 그룹과 제2 데이터 라인 그룹에 연결되는 감마 보상전압 발생부를 별도로 구성한다.
도 12g 내지 도 12h를 참조하면, 실시예에 따른 픽셀 회로를 n 타입 트랜지스터로 구현한 경우 제2 데이터 라인 그룹에 인가되는 기준 전압을 가변하는 예를 보여주고 있다. 고계조 데이터 전압의 감마 보상 전압은 정감마(positive gamma)로 구현될 수 있다.
예컨대, 픽셀들의 발광 소자 즉, OLED를 구동하는 트랜지스터가 n 채널 MOSFET로 구현되고 이 트랜지스터의 게이트에 데이터 전압이 인가되는 경우에, 정 감마로 감마 보상 전압이 발생되어 픽셀 데이터(RGB)의 계조가 높을수록 감마 보상 전압이 높아진다.
이때, 아날로그 기준 전압이 가변되는 구간이 경계부일 수 있지만 반드시 이에 한정되지 않는다.
이러한 전체 계조의 감마 보상 전압을 제공하는 드라이브 IC는 모바일 기기와 TV에 적용된다. 드라이브 IC의 구성은 모바일 기기와 TV에 서로 다른 형태로 적용된다. 모바일 기기에서는 외부 제어에 의해 드라이브 IC의 내부에서 감마 기준 전압을 생성하여 이를 기초로 전체 계조의 보상 전압을 생성하고, TV에서는 외부에서 생성된 감마 기준 전압을 이용하여 드라이브 IC의 내부에서 전체 계조의 보상 전압을 생성한다. 이때, 모바일 기기에서는 고계조 데이터 전압을 외부에서 코드를 이용하여 변경하고, TV에서는 고계조 데이터 전압을 외부에서 변경하여 제공하게 된다.
도 13a 내지 도 13b는 모바일 기기에 적용되는 드라이브 IC의 구성을 나타내는 도면들이다.
도 13a를 참조하면, 모바일 기기에 적용되는 드라이브 IC(300)는 내부에 감마 보상전압 발생부(305)가 구성된다. 감마 보상전압 발생부(305)는 기준 전압(VREFL)을 입력 받아 일부 감마 기준 전압(GMA1, GMA8, GMA9)를 발생하는 제1 회로부(51)와, 제1 회로부(51)에 의해 선택된 감마 기준 전압(GMA1, GMA8, GMA9) 이외의 감마 기준 전압(GMA2~GMA7)을 선택하는 발생하는 제2 회로부(52)와, 제1 및 제2 회로부(51, 52)로부터의 감마 기준 전압(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압을 발생하는 제3 회로부(53)를 구비한다.
제1 회로부(51)는 전원부(136)로부터 입력되는 기준 전압(VREFL)을 분압하고, 분압된 전압들로부터 제1 감마 기준 전압, 제8 기준 전압 및 제9 감마 기준 전압들(GMA1, GMA8, GMA9)을 결정한다. 레지스터 설정값들(RGMA1, RGMA8, RGMA9)에 따라 감마 기준 전압들(GMA1, GMA8, GMA9)의 전압 레벨이 조정될 수 있다. 제1 회로부(51)는 제1 분압 회로(RS1), 전압 선택부(MUX11~MUX13), 및 다수의 버퍼들(BUF11~BUF13)을 포함한다.
제1 분압 회로(RS1)는 전원부(136)로부터 감마 기준 전압(VREFL)을 입력 받는다. 제1 분압 회로(RS1)는 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 감마 기준 전압(VREF)을 분압한다.
전압 선택부는 레지스터 설정(RGMA1)에 따라 제1 분압 회로(RS1)에 의해 분압된 전압들로부터 제1 감마 기준 전압(GMA1)을 선택하는 멀티플렉서(MUX11), 레지스터 설정(RGMA8)에 따라 제1 분압 회로(RS1)에 의해 분압된 전압들로부터 제8 감마 기준 전압(GMA8)을 선택하는 멀티플렉서(MUX13), 및 레지스터 설정(RGMA9)에 따라 제1 분압 회로(RS1)에 의해 분압된 전압들로부터 제9 감마 기준 전압(GMA9)을 선택하는 멀티플렉서(MUX12)을 포함한다.
제1 감마 기준 전압(GMA1)은 최상위 감마 보상 전압이다. 제9 감마 기준 전압(GMA9)은 최하위 감마 보상 전압이다. 제8 감마 기준 전압(GM8)은 제9 감마 기준 전압(GMA9) 보다 높은 감마 탭 전압(Gamma tab voltage)이다.
제2 회로부(52)는 제1 회로부(51)로부터 입력되는 제1 감마 기준 전압 및 제8 감마 기준 전압(GMA1, GMA8)을 입력 받아 제1 감마 기준 전압(GMA1)을 분압하여 제2 내지 제8 감마 기준 전압들(GMA2~GMA8)을 결정한다. 레지스터 설정값들(RGMA2~RGMA7)에 따라 감마 기준 전압들(GMA2~GMA7)의 전압 레벨이 조정될 수 있다.
제2 회로부(52)는 제2 분압 회로(RS2), 전압 선택부(MUX21~MUX27), 및 다수의 버퍼들(BUF21~BUF27)을 포함한다.
제2 분압 회로(R21~R26)는 제2-1 내지 제2-6 분압 회로들(R21~R26)으로 나뉘어진다. 제2-1 내지 제2-6 분압 회로들(R21~R26) 각각은 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 입력 전압을 분압한다. 전압 선택부(MUX21~MUX26)는 제2-1 분압 회로(R21)와 제2-1 버퍼(BUF21) 사이에 연결된 제2-1 멀티플렉서(MUX21), 제2-2 분압 회로(R22)와 제2-2 버퍼(BUF22) 사이에 연결된 제2-2 멀티플렉서(MUX22), 제2-3 분압 회로(R23)와 제2-3 버퍼(BUF23) 사이에 연결된 제2-3 멀티플렉서(MUX23), 제4-4 분압 회로(R24)와 제2-4 버퍼(BUF24) 사이에 연결된 제2-4 멀티플렉서(MUX24), 제2-5 분압 회로(R25)와 제2-5 버퍼(BUF25) 사이에 연결된 제2-5 멀티플렉서(MUX25), 및 제2-6 분압 회로(R26)와 제2-1 버퍼(BUF26) 사이에 연결된 제2-6 멀티플렉서(MUX26)를 포함한다.
제2-1 분압 회로(R21)는 제1 감마 기준 전압(GMA1)과 제8 감마 기준 전압(GMA8)을 입력 받아 제1 감마 기준 전압(GMA1)을 분압하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제2-1 멀티플렉서(MUX21)는 레지스터 설정(RGMA2)에 따라 제2-1 분압 회로(R21)에 의해 분압된 전압들 중 어느 하나를 제2 감마 기준 전압(GMA2)으로 선택한다. 제2-1 버퍼(BUF21)는 제2-1 멀티플렉서(MUX21)로부터 입력되는 제2 감마 기준 전압(GMA2)을 제3-1 분압 회로(R31)와 제3-2 분압 회로(R32) 사이의 노드에 공급한다.
제2-2 분압 회로(R22)는 제2 감마 기준 전압(GMA2)과 제8 감마 기준 전압(GMA8)을 입력 받아 제2 감마 기준 전압(GMA2)을 분압하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제2-2 멀티플렉서(MUX22)는 레지스터 설정(RGMA3)에 따라 제2-2 분압 회로(R22)에 의해 분압된 전압들 중 어느 하나를 제3 감마 기준 전압(GMA3)으로 선택한다. 제2-2 버퍼(BUF22)는 제2-2 멀티플렉서(MUX22)로부터 입력되는 제3 감마 기준 전압(GMA3)을 제3-2 분압 회로(R32)와 제3-3 분압 회로(R33) 사이의 노드에 공급한다.
제2-6 분압 회로(RS26)는 제6 감마 기준 전압(GMA6)과 제8 감마 기준 전압(GMA8)을 입력 받아 제6 감마 기준 전압(GMA6)을 분압하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제2-6 멀티플렉서(MUX26)는 레지스터 설정(RGMA7)에 따라 제2-6 분압 회로(RS26)에 의해 분압된 전압들 중 어느 하나를 제7 감마 기준 전압(GMA7)으로 선택한다. 제2-6 버퍼(BUF26)는 제2-6 멀티플렉서(MUX26)로부터 입력되는 제7 감마 기준 전압(GMA7)을 제3-6 분압 회로(R36)와 제3-7 분압 회로(R37) 사이의 노드에 공급한다.
제3 회로부(53)는 감마 기준 전압들(GMA1~GMA9)을 입력 받아 이 감마 기준 전압들(GMA1~GMA9)을 분압하여 입력 영상의 픽셀 데이터에서 표현할 수 있는 전체 계조의 감마 보상 전압들을 출력한다. 제3 회로부(53)는 제3 분압 회로(RS3)를 포함한다.
제3-1 내지 제3-8 분압 회로들(RS31~RS38) 각각은 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 입력 전압을 분압한다. 제3-1 분압 회로(R31)는 제1 감마 기준 전압(GMA1)과 제2 감마 기준 전압(GMA2)을 분압하여 제1 감마 기준 전압(GMA1)과 제2 감마 기준 전압(GMA2) 사이의 계조별 감마 보상 전압들을 출력한다. 제3-2 분압 회로(R32)는 제2 감마 기준 전압(GMA2)과 제3 감마 기준 전압(GMA3)을 분압하여 제2 감마 기준 전압(GMA2)과 제3 감마 기준 전압(GMA3) 사이의 계조별 감마 보상 전압들을 출력한다. 제3-6 분압 회로(R36)는 제6 감마 기준 전압(GMA6)과 제7 감마 기준 전압(GMA7)을 분압하여 제6 감마 기준 전압(GMA6)과 제7 감마 기준 전압(GMA7) 사이의 계조별 감마 보상 전압들을 출력한다. 제3-7 분압 회로(RS37)는 제7 감마 기준 전압(GMA7)과 제8 감마 기준 전압(GMA8)을 분압하여 제7 감마 기준 전압(GMA7)과 제8 감마 기준 전압(GMA8) 사이의 계조별 감마 보상 전압들을 출력한다. 제3-8 분압 회로(R38)는 제8 감마 기준 전압(GMA8)과 제9 감마 기준 전압(GMA9)을 분압하여 제8 감마 기준 전압(GMA8)과 제9 감마 기준 전압(GMA9) 사이의 계조별 감마 보상 전압들을 출력한다.
이때, 픽셀 회로가 p 타입 트랜지스터로 구현되는 경우 감마 기준 전압(VREFH)은 공통으로 이용 가능하고, 픽셀 회로가 n 타입 트랜지스터로 구현되는 경우 감마 기준 전압(VREFL)이 공통으로 이용 가능하다.
도 13b를 참조하면, 실시예에 따른 모바일 기기에 적용되는 드라이브 IC(300)는 내부에 제1 및 제2 데이터 라인 영역에 각각 연결되는 2개의 감마 보상전압 발생부(305)가 구성된다.
실시예에 따른 감마 보상전압 발생부는 도 13에 기술한 감마 보상전압 발생부를 제1 및 제2 데이터 라인 그룹에 각각 연결되도록 구성된 것으로 각 회로 구성 및 그 동작 원리가 실질적으로 동일하기 때문에 이에 대한 상세한 설명을 생략하기로 한다.
여기서, 제1 감마 보상전압 발생부(305a)는 전원부(304)로부터 제1 기준 전압(VREFL1)을 입력 받아 감마 기준 전압을 발생하고 감마 기준 전압을 이용하여 계조별 제1 감마 보상 전압을 발생하고, 제2 감마 보상전압 발생부(305b)는 전원부(304)로부터 제2 기준 전압(VREFL2)을 입력 받아 감마 기준 전압을 발생하고, 감마 기준 전압을 이용하여 PPI별로 상이한 계조별 제2 감마 보상 전압을 발생한다.
제2 감마 보상전압 발생부(305b)는 제2 기준 전압의 제1 전압 레벨을 분압하여 감마 기준 전압을 발생하고, 감마 기준 전압을 이용하여 계조별 제2-1 감마 보상 전압을 발생한다.
제2 감마 보상전압 발생부(305b)는 제2 기준 전압의 제2 전압 레벨을 분압하여 감마 기준 전압을 발생하고, 감마 기준 전압을 이용하여 계조별 제2-2 감마 보상 전압을 발생한다.
도 14a 내지 도 14b는 표시 장치에 적용되는 드라이브 IC의 구성을 나타내는 도면들이다.
도 14a를 참조하면, TV에 적용되는 드라이브 IC(300)는 내부에 감마 보상전압 발생부(305)의 일부가 구성된다. 감마 보상전압 발생부(305)는 기준 전압(VREFL)을 입력 받아 일부 감마 기준 전압(GMA1, GMA8, GMA9)를 발생하는 제1 회로부(51)와, 제1 회로부(51)에 의해 선택된 감마 기준 전압(GMA1, GMA8, GMA9) 이외의 감마 기준 전압(GMA2~GMA7)을 선택하는 발생하는 제2 회로부(52)와, 제1 및 제2 회로부(51, 52)로부터의 감마 기준 전압(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압을 발생하는 제3 회로부(53)를 구비한다.
제1 회로부(51)와 제2 회로부(52)는 드라이브 IC(300)의 외부에 구비되고, 제3 회로부(53)는 드라이브 IC(300)의 내부에 구비된다. 따라서 드라이브 IC(300)의 외부의 제1 회로부(51)와 제2 회로부(52)에서 감마 기준 전압(GMA1~GMA9)을 생성하여 드라이브 IC(300)의 내부의 제3 회로부(53)에 제공하고, 드라이브 IC(300)의 내부의 제3 회로부(53)는 공급된 감마 기준 전압(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압을 발생한다.
도 14b를 참조하면, 실시예에 따른 TV에 적용되는 드라이브 IC(300)는 내부에 제1 및 제2 데이터 라인 그룹에 각각 연결되는 2개의 감마 보상전압 발생부(305a, 305b)가 구성되되, 2개의 감마 보상전압 발생부(305a, 305b)의 제3 회로부(53a, 53b)가 구성된다.
실시예에 따른 감마 보상전압 발생부(305a, 305b)는 도 15에 기술한 감마 보상전압 발생부를 제1 및 제2 데이터 라인 그룹에 각각 연결되도록 구성된 것으로 각 회로 구성 및 그 동작 원리가 실질적으로 동일하기 때문에 이에 대한 상세한 설명을 생략하기로 한다.
여기서, 제1 감마 보상전압 발생부(305a)의 제3 회로부(53a)는 드라이브 IC(300)의 외부에서 감마 기준 전압을 입력받아 계조별 제1 감마 보상 전압을 발생하고, 제2 감마 보상전압 발생부(305b)의 제2 회로부(53b)는 드라이브 IC(300)의 외부에서 감마 기준 전압을 입력받아 PPI별로 상이한 계조별 제2 감마 보상 전압을 발생한다.
제2 감마 보상전압 발생부(305b)는 제2 기준 전압의 제1 전압 레벨을 분압하여 감마 기준 전압을 발생하고, 감마 기준 전압을 이용하여 계조별 제2-1 감마 보상 전압을 발생한다.
제2 감마 보상전압 발생부(305b)는 제2 기준 전압의 제2 전압 레벨을 분압하여 감마 기준 전압을 발생하고, 감마 기준 전압을 이용하여 계조별 제2-2 감마 보상 전압을 발생한다.
도 15는 실시예에 따른 데이터 구동부의 구성을 개략적으로 보여 주는 블록도이다.
도 15를 참조하면, 실시예에 따른 데이터 구동부(306)는 제1 디지털-아날로그 변환기(DAC1), 제2 디지털-아날로그 변환기(DAC2), 제1 출력 버퍼(BUF1), 제2 출력 버퍼(BUF2)를 포함한다. 여기서 데이터 구동부(306)는 제1 데이터 구동부(306a)와 제2 데이터 구동부(306b)를 포함한다. 제1 데이터 구동부(는 제1 감마 보상전압 발생부와 연결되고, 제2 데이터 구동부는 제2 감마 보상전압 발생부와 연결된다.
제1 디지털-아날로그 변환기(DAC1)는 타이밍 콘트롤러로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 제1 감마 보상 전압으로 변환하여 데이터 전압을 출력한다. 제1 출력 버퍼(BUF1)는 제1 디지털-아날로그 변환기(DAC1)의 출력 노드에 연결되어 제1 디지털-아날로그 변환기(DAC1)로부터 출력된 데이터 전압을 픽셀 어레이의 데이터 라인들(DL)에 공급한다.
제2 디지털-아날로그 변환기(DAC2)는 타이밍 콘트롤러로부터 수신된 픽셀 데이터를 포함한 디지털 데이터를 제1 감마 보상 전압으로 변환하여 데이터 전압을 출력하거나 제2 감마 보상 전압으로 변환하여 데이터 전압을 출력한다. 제2 출력 버퍼(BUF2)는 제2 디지털-아날로그 변환기(DAC2)의 출력 노드에 연결되어 제2 디지털-아날로그 변환기(DAC2)로부터 출력된 데이터 전압을 픽셀 어레이의 데이터 라인들(DL)에 공급한다.
도 16은 실시예에 따른 지문 인식 모듈이 적용된 표시장치를 보여 주는 도면이고, 도 17은 센싱 영역(SA)의 픽셀과 포토센서의 일 예를 보여 주는 도면이다.
도 16을 참조하면, 표시장치는 화면 상에 픽셀 어레이가 배치된 표시패널(100)과, 표시패널 구동부 등을 포함한다. 표시패널(100)에서 입력 영상이 재현되는 화면은 디스플레이 영역(DA)와 제2 센싱 영역(SA)을 포함한다.
디스플레이 영역(DA)과 제2 센싱 영역(SA)에서 디스플레이 픽셀의 서브 픽셀들 각각은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)에 전류를 공급하는 구동 소자, 구동 소자의 문턱 전압을 샘플링하고 픽셀 회로의 전류 패스(current path)를 스위칭하는 복수의 스위치 소자, 구동 소자의 게이트 전압을 유지하는 커패시터 등을 포함할 수 있다.
제2 센싱 영역(SA)은 픽셀 데이터가 기입되는 픽셀들과, 이 픽셀들을 사이에 두고 소정 간격으로 이격된 센서 픽셀들(S)들을 포함한다. 센서 픽셀들(S)은 포토센서들과, 포토센서들을 구동하는 포토센서 구동회로를 포함한다. 제2 센싱 영역(SA)의 디스플레이 픽셀들은 디스플레이 모드에서 픽셀 데이터의 데이터 전압에 따라 발광하여 입력 데이터를 표시하는 반면에, 광원 구동 데이터의 전압에 따라 고휘도로 발광되어 지문 인식 모드에서 광원으로 구동된다. 광원 구동 데이터는 입력 영상의 픽셀 데이터와 무관한 데이터이다.
도 17을 참조하면, 제2 센싱 영역(SA)은 소정 거리(D0)만큼 이격된 픽셀 그룹(PG)과, 이웃한 픽셀 그룹들 사이에 배치되고 등간격으로 이격된 포토센서들(S)을 포함한다.
픽셀 그룹(PG)은 하나 또는 두 개의 픽셀이 포함될 수 있다. 픽셀 그룹의 픽셀들 각각은 두 개 내지 네 개의 서브 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹 내의 1 픽셀은 R, G 및 B 서브 픽셀을 포함하거나 두 개의 서브 픽셀들을 포함하고, W 서브픽셀을 더 포함할 수 있다. 제1 픽셀(PIX1)은 R 및 G 서브 픽셀로 구성되고, 제2 픽셀(PIX2)은 B 및 G 서브 픽셀로 구성될 수 있다. 포토센서들(S) 각각은 유기/무기 포토 다이오드를 포함한다. 네 방향(X, Y, Θx 및 Θy) 각각에서 이웃한 포토센서들(S) 간의 거리(D1)는 실질적으로 동일하다. X축과 Y축은 직교되는 2축 방향을 나타낸다. Θx 및 Θy 는 각각 X축 및 Y축을 45°시프트한 경사축 방향을 나타낸다.
도 18a 내지 도 18b는 도 17에 도시된 제2 센싱 영역의 동작을 보여 주는 도면들이다.
도 18a를 참조하면, 제2 센싱 영역(SA)의 픽셀들은 전원 오프(Off) 상태, 대기 모드, 저속 구동시의 비구동 프레임 기간에서 비구동 상태일 수 있다. 비구동 상태에서 픽셀들은 발광하지 않는다. 비구동 상태에서 소비 전력을 줄이기 위하여 포토센서들(S)이 구동되지 않을 수 있다.
도 18b를 참조하면, 제2 센싱 영역(SA)의 픽셀들은 디스플레이 모드에서 픽셀 데이터의 데이터 전압을 충전하고 픽셀 데이터의 계조값에 따른 휘도로 발광될 수 있다. 따라서, 제2 센싱 영역(SA)은 디스플레이 모드에서 입력 영상을 표시할 수 있다.
이처럼 지문 인식 모듈이 적용된 표시장치의 제2 센싱 영역(SA)에는 픽셀 그룹들(PG)과 이웃한 픽셀 그룹들(PG) 사이에 포토 센서들(S)이 배치되고, 입력 영상을 표시하는 디스플레이 모드에서는 픽셀들만이 발광되기 때문에 도 3의 픽셀 그룹(PG)과 이웃한 픽셀 그룹들(PG) 사이에 투광부들(AG)이 배치된 제1 센싱 영역(CA)의 구조와 대응되도록 저 PPI로 픽셀들이 배치됨을 알 수 있다.
따라서, 본 발명에서 제안하는 바와 같이 화면을 고 해상로 배치된 픽셀들을 포함하는 제1 영역과 고 해상도로 배치된 픽셀들과 저 해상도로 배치된 픽셀들을 포함하는 제2 영역으로 구분하고, 제1 영역에는 제1 기준 전압을 분압하여 발생된 제1 감마 보상 전압을 적용하고, 제2 영역에는 해상도별로 제2 기준 전압의 제1 전압 레벨과 제2 전압 레벨을 각각 분압하여 발생된 상이한 제2 감마 보상 전압을 적용하는 것이 가능할 수 있다.
도 19는 실시예에 따른 카메라 모듈과 지문 인식 모듈이 모두 적용된 표시장치를 보여 주는 도면이다.
도 19를 참조하면, 표시장치는 화면 상에 픽셀 어레이가 배치된 표시패널(100)과, 표시패널 구동부 등을 포함한다. 표시패널(100)에서 입력 영상이 재현되는 화면은 디스플레이 영역(DA), 제1 센싱 영역(SA), 및 제2 센싱 영역(CA)을 포함한다.
디스플레이 영역(DA), 제1 센싱 영역(CA), 및 제2 센싱 영역(SA) 각각의 서브 픽셀들은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)에 전류를 공급하는 구동 소자, 구동 소자의 문턱 전압을 샘플링하고 픽셀 회로의 전류 패스(current path)를 스위칭하는 복수의 스위치 소자, 구동 소자의 게이트 전압을 유지하는 커패시터 등을 포함할 수 있다.
제1 센싱 영역(CA)은 픽셀 그룹들 사이에 배치된 투광부들과, 제1 센싱 영역(CA) 아래에 배치된 촬상소자 모듈을 포함한다. 촬상소자 모듈은 촬상 모드에서 제1 센싱 영역(CA)을 통해 입사되는 빛을 이미지 센서를 이용하여 광전변환하고, 이미지 센서로부터 출력된 이미지의 픽셀 데이터를 디지털 데이터로 변환하여 촬상된 이미지 데이터를 출력한다.
제2 센싱 영역(SA)은 픽셀 데이터가 기입되는 픽셀들과, 이 픽셀들을 사이에 두고 소정 간격으로 이격된 센서 픽셀들들을 포함한다. 센서 픽셀들은 포토센서들과, 포토센서들을 구동하는 포토센서 구동회로를 포함한다. 제2 센싱 영역(SA)의 디스플레이 픽셀들은 디스플레이 모드에서 픽셀 데이터의 데이터 전압에 따라 발광하여 입력 데이터를 표시하는 반면에, 광원 구동 데이터의 전압에 따라 고휘도로 발광되어 지문 인식 모드에서 광원으로 구동된다.
이처럼 촬상소자 모듈과 지문인식 모듈이 모두 적용된 표시 장치에도 본 발명의 실시예에 따른 해상도별 상이한 감마 보상 전압을 적용하는 것이 가능할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DA: 디스플레이 영역
CA: 제1 센싱 영역
SA: 제2 센싱 영역
DL1: 제1 데이터 라인 그룹
DL2: 제2 데이터 라인 그룹
100: 표시 패널
110: 제1 영역
120: 제2 영역
120: 게이트 구동부
200: 호스트 시스템
300: 드라이브 IC

Claims (14)

  1. 화면의 제1 영역 내에 제1 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제1 데이터 라인 그룹;
    상기 화면의 제2 영역 내에 제1 해상도로 배치된 픽셀들과 상기 제1 해상도보다 낮은 제2 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제2 데이터 라인 그룹;
    제1 기준 전압을 분압하여 감마 보상 전압을 출력하는 제1 감마 보상전압 발생부;
    제2 기준 전압을 분압하여 해상도별로 상이한 감마 보상 전압을 출력하는 제2 감마 보상전압 발생부;
    상기 제1 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제1 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제1 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제1 데이터 구동부; 및
    상기 제2 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제2 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제2 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제2 데이터 구동부를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제2 감마 보상전압 발생부는,
    상기 제2 영역 내 상기 제1 해상도로 배치된 픽셀들을 스캔하는 동안 상기 제2 기준 전압의 제1 전압 레벨을 분압하여 감마 보상 전압을 출력하고,
    상기 제2 영역 내 상기 제2 해상도로 배치된 픽셀들을 스캔하는 동안 상기 제2 기준 전압의 제2 전압 레벨을 분압하여 감마 보상 전압을 출력하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2 기준 전압은 상기 제2 영역 내 상기 제1 해상도로 배치된 픽셀들과 상기 제2 해상도로 배치된 픽셀들 간의 경계 영역에서 가변되는, 표시 장치.
  4. 제3항에 있어서,
    상기 경계 영역은,
    상기 제1 해상도로 배치된 픽셀들 중 상기 제2 해상도로 배치된 픽셀들과 인접한 픽셀을 포함하는, 표시 장치.
  5. 제3항에 있어서,
    상기 경계 영역은,
    상기 제2 해상도로 배치된 픽셀들 중 상기 제1 해상도로 배치된 픽셀들과 인접한 픽셀을 포함하는, 표시 장치.
  6. 제3항에 있어서,
    상기 경계 영역은,
    상기 제1 해상도로 배치된 픽셀과 상기 제2 해상도로 배치된 픽셀 중 서로 인접한 픽셀을 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1 데이터 구동부의 채널들 각각은, 상기 픽셀 데이터를 상기 제1 감마 보상전압 발생부로부터 발생된 제1 감마 보상 전압으로 변환하여 데이터 전압을 출력하는 제1 디지털-아날로그 변환기와 상기 제1 디지털-아날로그 변환기의 출력 노드에 연결된 제1 출력 버퍼를 포함하고,
    상기 제2 데이터 구동부의 채널들 각각은, 상기 픽셀 데이터를 상기 제2 감마 보상전압 발생부로부터 발생된 상기 제1 감마 보상 전압 또는 상기 제2 감마 보상 전압으로 변환하여 데이터 전압을 출력하는 제2 디지털-아날로그 변환기와 상기 제2 디지털-아날로그 변환기의 출력 노드에 연결된 제2 출력 버퍼를 포함하는, 표시 장치.
  8. 제2항에 있어서,
    상기 제1 기준 전압과 상기 제2 기준 전압을 공급하는 전원부; 및
    제1 전압 레벨 또는 제2 전압 레벨을 갖는 제2 기준 전압을 상기 제2 감마 보상전압 발생부에 공급하도록 제어하기 위한 기준전압 제어신호를 생성하고 상기 기준전압 제어신호를 상기 전원부에 제공하는 타이밍 컨트롤러를 더 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 제2 영역 내 상기 제1 해상도로 배치된 픽셀들을 스캔하는 경우 상기 상기 제1 전압 레벨을 갖는 제2 기준 전압을 공급하기 위한 제1 기준전압 제어신호를 생성하고,
    상기 제2 영역 내 상기 제2 해상도로 배치된 픽셀들을 스캔하는 경우 상기 상기 제2 전압 레벨을 갖는 제2 기준 전압을 공급하기 위한 제2 기준전압 제어신호를 생성하는, 표시 장치.
  10. 제1항에 있어서,
    상기 제1 및 제2 감마 보상전압 발생부는,
    상기 제1 기준 전압 또는 상기 제2 기준 전압을 분압 회로를 통해 분압하고 상기 분압된 전압들로부터 최상위 감마 기준 전압과 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들을 선택하는 제1 회로부;
    상기 일부 감마 기준 전압들을 분압하고 분압된 전압들로부터 나머지 감마 기준 전압들을 선택하는 제2 회로부; 및
    상기 제1 회로부와 상기 제2 회로부로부터 출력된 감마 기준 전압들을 분압하여 계조별 감마 보상 전압들을 출력하는 제3 회로부를 포함하고,
    상기 제1 회로부, 상기 제2 회로부, 상기 제3 회로부는 드라이브 IC에 집적되는, 표시 장치.
  11. 제1항에 있어서,
    상기 제1 및 제2 감마 보상전압 발생부는,
    상기 제1 기준 전압 또는 상기 제2 기준 전압을 분압 회로를 통해 분압하고 상기 분압된 전압들로부터 최상위 감마 기준 전압과 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들을 선택하는 제1 회로부;
    상기 일부 감마 기준 전압들을 분압하고 분압된 전압들로부터 나머지 감마 기준 전압들을 선택하는 제2 회로부; 및
    상기 제1 회로부와 상기 제2 회로부로부터 출력된 감마 기준 전압들을 분압하여 계조별 감마 보상 전압들을 출력하는 제3 회로부를 포함하고,
    상기 제3 회로부는 드라이브 IC에 집적되는, 표시 장치.
  12. 제1항에 있어서,
    상기 제1 해상도로 픽셀이 배치된 영역은 제1 PPI(Pixels Per Inch)로 픽셀이 배치된 영역을 포함하고,
    상기 제2 해상도로 픽셀이 배치된 영역은 상기 제1 PPI보다 낮은 제2 PPI로 픽셀이 배치된 영역을 포함하는, 표시 장치.
  13. 제1항에 있어서,
    상기 제2 해상도로 픽셀이 배치된 영역은, 상기 픽셀들과 카메라 모듈을 포함하는 영역 및 상기 픽셀들과 지문 인식 모듈을 포함하는 영역 중 적어도 하나를 포함하는 영역인, 표시 장치.
  14. 화면의 제1 영역 내에 제1 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제1 데이터 라인 그룹;
    상기 화면의 제2 영역 내에 제1 해상도로 배치된 픽셀들과 상기 제1 해상도보다 낮은 제2 해상도로 배치된 픽셀들에 연결된 데이터 라인들을 포함한 제2 데이터 라인 그룹;
    제1 기준 전압을 분압하여 감마 보상 전압을 출력하는 제1 감마 보상전압 발생부;
    제2 기준 전압을 분압하여 해상도별로 상이한 감마 보상 전압을 출력하는 제2 감마 보상전압 발생부;
    상기 제1 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제1 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제1 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제1 데이터 구동부; 및
    상기 제2 영역의 픽셀들에 기입될 픽셀 데이터를 상기 제2 감마 보상전압 발생부로부터의 감마 보상 전압으로 변환하여 상기 제2 데이터 라인 그룹의 데이터 라인들에 데이터 전압을 출력하는 제2 데이터 구동부를 포함하는, 전자 장치.
KR1020200107184A 2020-08-25 2020-08-25 표시 장치와 이를 포함하는 전자 장치 KR20220026311A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200107184A KR20220026311A (ko) 2020-08-25 2020-08-25 표시 장치와 이를 포함하는 전자 장치
US17/372,307 US11574602B2 (en) 2020-08-25 2021-07-09 Display device and electronic device including the same
CN202110806552.1A CN114120922B (zh) 2020-08-25 2021-07-16 显示装置及包括该显示装置的电子装置
US17/989,652 US11893945B2 (en) 2020-08-25 2022-11-17 Display device and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200107184A KR20220026311A (ko) 2020-08-25 2020-08-25 표시 장치와 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20220026311A true KR20220026311A (ko) 2022-03-04

Family

ID=80357200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200107184A KR20220026311A (ko) 2020-08-25 2020-08-25 표시 장치와 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (2) US11574602B2 (ko)
KR (1) KR20220026311A (ko)
CN (1) CN114120922B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220059684A (ko) * 2020-11-03 2022-05-10 주식회사 엘엑스세미콘 디스플레이패널 구동 장치 및 방법, 그리고, 디스플레이장치
KR20220065953A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시장치
KR20220128549A (ko) * 2021-03-12 2022-09-21 삼성디스플레이 주식회사 데이터 드라이버 및 데이터 드라이버를 포함하는 표시 장치
KR20230008943A (ko) * 2021-07-07 2023-01-17 삼성디스플레이 주식회사 광 투과 영역을 포함하는 표시 장치, 및 전자 기기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370379B1 (ko) * 2014-08-13 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102234713B1 (ko) * 2014-10-22 2021-03-31 엘지디스플레이 주식회사 감마전압 발생회로 및 이를 포함하는 액정표시장치
KR102579138B1 (ko) 2015-11-11 2023-09-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102670088B1 (ko) 2016-05-02 2024-05-28 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102555060B1 (ko) * 2016-09-30 2023-07-17 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
DE102017129795A1 (de) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung
CN108766347A (zh) * 2018-06-13 2018-11-06 京东方科技集团股份有限公司 一种显示面板、其显示方法及显示装置
KR102651651B1 (ko) * 2018-11-09 2024-03-28 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN109658876B (zh) * 2019-02-28 2023-04-11 京东方科技集团股份有限公司 图像显示处理方法及装置、显示装置及存储介质
CN110634434B (zh) * 2019-09-11 2022-08-05 武汉天马微电子有限公司 一种显示面板的驱动方法、其驱动装置及显示装置
CN110767147B (zh) * 2019-10-30 2022-09-09 武汉天马微电子有限公司 一种显示面板的显示方法、显示面板和显示装置
KR20210110434A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치
KR20220059684A (ko) * 2020-11-03 2022-05-10 주식회사 엘엑스세미콘 디스플레이패널 구동 장치 및 방법, 그리고, 디스플레이장치

Also Published As

Publication number Publication date
CN114120922A (zh) 2022-03-01
US11893945B2 (en) 2024-02-06
US11574602B2 (en) 2023-02-07
CN114120922B (zh) 2024-03-29
US20230079387A1 (en) 2023-03-16
US20220068219A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
KR20210158592A (ko) 표시장치와 이를 포함한 모바일 단말기
CN114120922B (zh) 显示装置及包括该显示装置的电子装置
US11551615B2 (en) Display panel and display device including the same
KR20220007009A (ko) 표시장치
CN114360421B (zh) 显示面板及使用该显示面板的显示装置
US11308865B2 (en) Electroluminescent display device
KR20220051619A (ko) 표시패널과 이를 이용한 표시장치
KR20220009562A (ko) 표시장치와 이를 포함한 모바일 단말기
KR20220059697A (ko) 표시패널과 이를 이용한 표시장치
KR20220032283A (ko) 표시패널과 이를 이용한 표시장치
KR20220030778A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20220015112A (ko) 표시장치와 이를 포함한 모바일 단말기
US20230081008A1 (en) Display Panel and Display Device Using the Same
KR102604413B1 (ko) 실시간 보상 회로와 그를 포함한 전계 발광 표시장치
KR20220015111A (ko) 표시장치와 이를 포함한 모바일 단말기
US11830442B2 (en) Gamma voltage generating circuit for use in display device having first and second pixel areas, and display device including the same
US20240212620A1 (en) Display panel and display device including the same
JP7381527B2 (ja) 表示パネル及びこれを用いた表示装置
US20230035356A1 (en) Display device and driving method thereof
CN118230678A (zh) 像素电路和包括该像素电路的显示装置