KR20220023282A - Method of producing stacking structure, stacking structure and touch sensor - Google Patents

Method of producing stacking structure, stacking structure and touch sensor Download PDF

Info

Publication number
KR20220023282A
KR20220023282A KR1020210011359A KR20210011359A KR20220023282A KR 20220023282 A KR20220023282 A KR 20220023282A KR 1020210011359 A KR1020210011359 A KR 1020210011359A KR 20210011359 A KR20210011359 A KR 20210011359A KR 20220023282 A KR20220023282 A KR 20220023282A
Authority
KR
South Korea
Prior art keywords
layer
metal
grid
wrap
disposed
Prior art date
Application number
KR1020210011359A
Other languages
Korean (ko)
Inventor
차이 이-첸
팡 웨이-치아
추 청-훙
샤오 청-친
우 멩-윤
라이 쑤-수안
수 웨이-쳉
Original Assignee
캄브리오스 필름 솔루션스 (샤먼) 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캄브리오스 필름 솔루션스 (샤먼) 코포레이션 filed Critical 캄브리오스 필름 솔루션스 (샤먼) 코포레이션
Publication of KR20220023282A publication Critical patent/KR20220023282A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces

Abstract

A method of producing a stacking structure comprises: a step of providing a substrate; a step of printing a catalyst layer on the substrate by flexography, wherein the catalyst layer includes a grid pattern and a conducting wire pattern connected to the grid pattern; a step of plating a metal layer on the catalyst layer by chemical plating, wherein the metal layer includes a metal grid corresponding in position to the grid pattern of the catalyst layer and a metal conducting wire corresponding in position to the conducting wire pattern of the catalyst layer; and a step of printing a silver nanowire layer on the metal layer by flexography, wherein the silver nanowire layer at least partially overlaps the metal grid. A stacking structure comprises a substrate a catalyst layer a metal layer, and a silver nanowire layer. The method of producing a stacking structure and the stacking structure can be applied to a touch sensor.

Description

적층 구조체를 생성하는 방법, 적층 구조체 및 터치 센서{METHOD OF PRODUCING STACKING STRUCTURE, STACKING STRUCTURE AND TOUCH SENSOR}A method for producing a laminated structure, a laminated structure and a touch sensor

본 개시는 적층 구조체를 생성하는 방법들에 관한 것으로서, 구체적으로는 플렉소그래피(flexography)에 의해 적층 구조체를 생성하는 방법에 관한 것이다. 본 개시는 추가로 적층 구조체들에 관한 것으로서, 구체적으로는 금속 그리드를 갖는 금속 층을 포함하는 적층 구조체에 관한 것이다. 본 개시는 추가로 터치 센서들에 관한 것으로서, 구체적으로는 적층 구조체를 포함하는 터치 센서에 관한 것이다.The present disclosure relates to methods of producing a stacked structure, and more particularly, to a method of producing a stacked structure by flexography. The present disclosure further relates to stacked structures, and specifically to a stacked structure including a metal layer having a metal grid. The present disclosure further relates to touch sensors, and specifically to a touch sensor including a laminate structure.

은 나노와이어 및 금속 층을 포함하는 적층 구조체는 터치 센서에 적용될 수 있다. 적층 구조체를 생성하는 통상적인 방법은, 트레이스 영역(TA) 및 가시 영역(VA)을 획정(define)하기 위하여 구리 및 나노은의 존재 하에서 리소그래피에 의한 일회성 에칭 프로세스를 수행하는 단계를 수반한다. 따라서, 통상적인 적층 구조체는 도 1, 도 2 및 도 3에 도시된 종래 기술에 의해 생성된다. 도 1 및 도 2를 참조하면, 통상적인 적층 구조체(10)는: 기판(11); 기판(11) 상에 배치되는 금속 층(13)으로서, 금속 층(13)은 금속 시트(131) 및 금속 전도성 와이어(132)를 포함하는, 금속 층; 및 금속 층(13) 상에 배치되는 은 나노와이어 층(14)을 포함한다. 도 3에 의해 예시되는 다른 실시예에 있어서, 통상적인 적층 구조체(10)는 기판(11)과 금속 층(13) 사이에 배치되는 촉진(catalyst) 층(12)을 더 포함한다. 통상적인 적층 구조체는: 금속 전도성 와이어(132)를 포함하는 트레이스 영역(TA); 금속 시트(131) 내에 획정되며 금속 전도성 와이어(132)에 근접하여 위치되는 영역을 포함하는 제 1 랩-오버(lap-over) 영역(15); 금속 시트(131) 내에 획정되며 금속 전도성 와이어(132)에 대하여 원위에 위치되는 영역을 포함하는 제 2 랩-오버 영역(16); 및 금속 시트(131)의 하나의 에지에 근접하여 위치되며, 은 나노와이어 층(14)으로 커버되지만 금속 시트(131)로 커버되지 않는 영역을 포함하는 가시 영역(VA)을 포함한다. A stacked structure including silver nanowires and a metal layer may be applied to a touch sensor. A typical method of producing a laminate structure involves performing a one-time etching process by lithography in the presence of copper and nanosilver to define a trace area TA and a visible area VA. Accordingly, a conventional laminate structure is produced by the prior art shown in FIGS. 1, 2 and 3 . 1 and 2 , a typical laminate structure 10 includes: a substrate 11; a metal layer (13) disposed on the substrate (11), the metal layer (13) comprising a metal sheet (131) and a metal conductive wire (132); and a silver nanowire layer 14 disposed on the metal layer 13 . In another embodiment illustrated by FIG. 3 , the conventional laminate structure 10 further includes a catalyst layer 12 disposed between the substrate 11 and the metal layer 13 . A typical laminate structure includes: a trace area (TA) comprising a metal conductive wire (132); a first lap-over region (15) defined within the metal sheet (131) and comprising a region positioned proximate to the metal conductive wire (132); a second wrap-over region (16) defined within the metal sheet (131) and comprising a region located distally with respect to the metal conductive wire (132); and a visible area VA positioned proximate to one edge of the metal sheet 131 and comprising an area covered by the silver nanowire layer 14 but not covered by the metal sheet 131 .

적층 구조체를 생성하는 통상적인 방법에 의해 형성된 적층 구조체에 있어서, 제 1 랩-오버 영역(15) 및 제 2 랩-오버 영역(16) 둘 모두는 온전한(즉, 균일하거나 또는 연속적인) 표면을 갖는 고체 구리로 만들어지며, 생성 프로세스가 복잡하고 비싸다. 따라서, 적층 구조체를 생성하는 신규한 방법, 적층 구조체, 및 터치 센서를 제공할 필요가 있다.In a laminate structure formed by a conventional method for producing a laminate structure, both the first wrap-over region 15 and the second wrap-over region 16 have an intact (ie, uniform or continuous) surface. It is made of solid copper, and the production process is complicated and expensive. Accordingly, there is a need to provide a novel method for producing a laminate structure, a laminate structure, and a touch sensor.

본 개시의 목적은 종래 기술(즉, 복잡하고 비싼 적층 구조체 프로세스를 생성하는 통상적인 방법)의 단점들을 극복하기 위한 관점을 가지고 적층 구조체를 생성하는 신규한 방법, 적층 구조체 및 터치 센서를 제공하는 거이다. It is an object of the present disclosure to provide a novel method of creating a laminate structure, a laminate structure and a touch sensor with a view to overcoming the disadvantages of the prior art (ie, a conventional method of creating a complex and expensive laminate structure process). am.

적어도 이상의 목적을 달성하기 위해, 본 개시는 다음의 단계들을 포함하는 적층 구조체를 생성하는 방법을 제공한다:In order to achieve at least the above object, the present disclosure provides a method of producing a laminate structure comprising the following steps:

기판을 제공하는 단계; providing a substrate;

플렉소그래피에 의해 기판 상에 촉진 층을 프린팅하는 단계로서, 촉진 층은 그리드 패턴 및 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하는, 단계; printing a promotion layer on the substrate by flexography, the promotion layer comprising a grid pattern and a conductive wire pattern connected to the grid pattern;

화학적 도금에 의해 촉진 층 상에 금속 층을 도금하는 단계로서, 금속 층은 촉진 층의 그리드 패턴에 대하여 위치적으로 대응하는 금속 그리드 및 촉진 층의 전도성 와이어 패턴에 위치적으로 대응하는 금속 전도성 와이어를 포함하는, 단계; 및 plating a metal layer on the facilitation layer by chemical plating, wherein the metal layer comprises a metal grid corresponding in position to the grid pattern of the facilitation layer and a metal conductive wire corresponding in position to the conductive wire pattern in the facilitation layer. comprising; and

플렉소그래피에 의해 금속 층 상에 은 나노와이어 층을 프린팅하는 단계로서, 은 나노와이어 층은 적어도 부분적으로 금속 그리드와 중첩하는, 단계.printing a layer of silver nanowires on the metal layer by flexography, wherein the layer of silver nanowires at least partially overlaps the metal grid.

방법과 관련하여, 촉진 층은 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 및/또는 금속 시트들을 포함할 수 있다.With respect to the method, the facilitation layer may include facilitation metal wires, metal particles, metal ions, and/or metal sheets.

방법과 관련하여, 촉진 층은, 전도성이거나 또는 비-전도성이 촉진 층을 형성하기 위하여, 아크릴레이트 및/또는 에폭시 수지와 같은 비-전도성 재료를 포함할 수 있거나, 또는 하이드록시프로필 메틸 셀룰로오스(hydroxypropyl methylcellulose; HPMC), 하이드록시프로필 셀룰로오스(hydroxypropyl cellulose; HPC), 메틸셀룰로오스, 에틸 셀룰로오스, 잔탄 검, 폴리비닐 알코올, 폴리비닐피롤리돈(polyvinylpyrrolidone; PVP), 카르복시 메틸 셀룰로오스, 및 하이드록시에틸 셀룰로오스와 같은 임의의 다른 폴리머를 포함한다.With respect to the method, the facilitation layer may comprise a non-conductive material, such as an acrylate and/or an epoxy resin, or hydroxypropyl methyl cellulose, to form the facilitation layer, which is conductive or non-conductive. methylcellulose; HPMC), hydroxypropyl cellulose (HPC), methylcellulose, ethyl cellulose, xanthan gum, polyvinyl alcohol, polyvinylpyrrolidone (PVP), carboxymethyl cellulose, and hydroxyethyl cellulose any other polymers such as

방법과 관련하여, 금속 층은 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 및/또는 은-납 합금을 포함할 수 있다.With respect to the method, the metal layer may include copper, a copper-nickel alloy, a copper-lead alloy, silver, a silver-nickel alloy, and/or a silver-lead alloy.

방법과 관련하여, 기판은, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET), 사이클릭 올레핀 코폴리머(cyclic olefin copolymer; COP), 무색 폴리이미드(colorless polyimide; CPI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리카보네이트(polycarbonate; PC) 및/또는 폴리에테르설폰(polyethersulfone; PES)을 포함할 수 있다.Regarding the method, the substrate is polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN) , polycarbonate (PC) and/or polyethersulfone (PES).

방법과 관련하여, 은 나노와이어 층은 0.3 μm보다 더 큰 두께일 수 있다.Regarding the method, the silver nanowire layer may have a thickness greater than 0.3 μm.

방법과 관련하여, 은 나노와이어 층과 금속 그리드의 중첩 부분의 투과율(T%)은 90%보다 더 작을 수 있다. Regarding the method, the transmittance (T%) of the overlapping portion of the silver nanowire layer and the metal grid may be less than 90%.

적어도 이상의 목적을 달성하기 위하여, 본 개시는 추가로 하기를 포함하는 적층 구조체를 제공한다:In order to achieve at least the above object, the present disclosure further provides a laminate structure comprising:

기판; Board;

기판 상에 배치되는 촉진 층으로서, 촉진 층은 그리드 패턴 및 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하는, 촉진 층; a promotion layer disposed on the substrate, the promotion layer comprising a grid pattern and a conductive wire pattern coupled to the grid pattern;

촉진 층 상에 배치되는 금속 층으로서, 금속 층은 촉진 층의 그리드 패턴 상에 대응하여 배치되는 금속 그리드 및 촉진 층의 전도성 와이어 패턴 상에 대응하여 배치되는 금속 전도성 와이어를 포함하는, 금속 층; 및 a metal layer disposed on the promotion layer, the metal layer comprising a metal grid correspondingly disposed on the grid pattern of the promotion layer and a metal conductive wire disposed correspondingly on the conductive wire pattern of the promotion layer; and

금속 층 상에 배치되는 은 나노와이어 층으로서, 은 나노와이어 층은 적어도 부분적으로 금속 그리드와 중첩하는, 은 나노와이어 층.A silver nanowire layer disposed on the metal layer, wherein the silver nanowire layer at least partially overlaps the metal grid.

적층 구조체와 관련하여, 촉진 층은 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 및/또는 금속 시트들을 포함한다. With respect to the laminate structure, the facilitation layer includes facilitation metal wires, metal particles, metal ions, and/or metal sheets.

적층 구조체와 관련하여, 촉진 층은 아크릴레이트 및/또는 에폭시 수지를 포함한다. With respect to the laminate structure, the facilitation layer comprises an acrylate and/or an epoxy resin.

적층 구조체와 관련하여, 금속 층은 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 및/또는 은-납 합금을 포함한다. With respect to the laminate structure, the metal layer includes copper, a copper-nickel alloy, a copper-lead alloy, silver, a silver-nickel alloy, and/or a silver-lead alloy.

적층 구조체와 관련하여, 기판은, 폴리에틸렌 테레프탈레이트(PET), 사이클릭 올레핀 코폴리머(COP), 무색 폴리이미드(CPI), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC) 및/또는 폴리에테르설폰(PES)을 포함한다. With respect to the laminate structure, the substrate may be selected from polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN), polycarbonate (PC) and/or polyethersulfone. (PES).

적층 구조체와 관련하여, 은 나노와이어 층은 0.3 μm보다 더 큰 두께를 갖는다. With respect to the laminate structure, the silver nanowire layer has a thickness greater than 0.3 μm.

적층 구조체와 관련하여, 은 나노와이어 층과 금속 그리드의 중첩 부분의 투과율(T%)은 90%보다 더 작다. With respect to the laminate structure, the transmittance (T%) of the overlapping portion of the silver nanowire layer and the metal grid is less than 90%.

적층 구조체와 관련하여, 적층 구조체는: 금속 전도성 와이어가 배치되는 트레이스 영역; 금속 그리드 내에 획정되지만 은 나노와이어 층으로 커버되지 않는 영역을 포함하는 제 1 랩-오버 영역; 금속 그리드 내에 획정되며 은 나노와이어 층으로 커버되는 불투명 구역 및 금속 그리드의 2개의 대향되는 에지들에 근접하여 위치되며 은 나노와이어 층으로 커버되지만 금속 그리드로 커버되지 않는 투명 구역을 포함하는 제 2 랩-오버 영역; 및 금속 그리드의 에지에 근접하여 위치되며 은 나노와이어 층으로 커버되지만 금속 그리드로 커버되지 않는 영역을 포함하는 가시 영역을 포함한다. With respect to the laminate structure, the laminate structure may include: a trace region in which a metal conductive wire is disposed; a first wrap-over region defined within the metal grid but comprising a region not covered with a layer of silver nanowires; a second wrap defined within the metal grid and comprising an opaque region covered with a layer of silver nanowires and a transparent region positioned proximate to two opposing edges of the metal grid and covered with a layer of silver nanowires but not covered with the metal grid - over area; and a visible region positioned proximate to the edge of the metal grid and comprising a region covered by the layer of silver nanowires but not covered by the metal grid.

적층 구조체와 관련하여, 투명 구역은 불투명 구역보다 제 2 랩-오버 영역의 더 작은 비율을 차지하며, 투명 구역은 은 나노와이어 층과 금속 그리드의 중첩 부분의 50% 미만을 차지한다. With respect to the laminate structure, the transparent region occupies a smaller proportion of the second wrap-over region than the opaque region, and the transparent region occupies less than 50% of the overlapping portion of the silver nanowire layer and the metal grid.

적층 구조체와 관련하여, 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 전체 폭은 500 μm보다 더 작으며, 제 1 랩-오버 영역의 폭 대 제 2 랩-오버 영역의 폭의 비율은 0.1 - 10의 범위 내에 속한다. With respect to the laminate structure, the total width of the first lap-over region and the second lap-over region is less than 500 μm, and the ratio of the width of the first lap-over region to the width of the second lap-over region is It falls within the range of 0.1 - 10.

적층 구조체와 관련하여, 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 전체 폭은 0.5 mm - 1.0 mm의 범위 내에 속하며, 제 1 랩-오버 영역의 폭 대 제 2 랩-오버 영역의 폭의 비율은 0.05 - 20의 범위 내에 속한다. With respect to the laminate structure, the overall width of the first lap-over region and the second lap-over region falls within the range of 0.5 mm - 1.0 mm, and the width of the first lap-over region to the width of the second lap-over region The ratio of is in the range of 0.05 - 20.

적층 구조체와 관련하여, 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 전체 폭은 1.0 mm - 1.5 mm의 범위 내에 속하며, 제 1 랩-오버 영역의 폭 대 제 2 랩-오버 영역의 폭의 비율은 0.03 - 30의 범위 내에 속한다. With respect to the laminate structure, the overall width of the first lap-over region and the second lap-over region falls within the range of 1.0 mm - 1.5 mm, and the width of the first lap-over region to the width of the second lap-over region The ratio of 0.03 - falls within the range of 30.

적층 구조체와 관련하여, 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 전체 폭은 1.5 mm - 2.5 mm의 범위 내에 속하며, 제 1 랩-오버 영역의 폭 대 제 2 랩-오버 영역의 폭의 비율은 0.02 - 50의 범위 내에 속한다. With respect to the laminate structure, the overall width of the first lap-over region and the second lap-over region falls within the range of 1.5 mm - 2.5 mm, and the width of the first lap-over region to the width of the second lap-over region The ratio of is in the range of 0.02 - 50.

적층 구조체와 관련하여, 제 1 랩-오버 영역에서, 금속 그리드의 피치는 금속 전도성 와이어의 피치의 0.1 - 10 배이다. With respect to the laminate structure, in the first wrap-over region, the pitch of the metal grid is 0.1 - 10 times the pitch of the metal conductive wire.

적층 구조체와 관련하여, 금속 전도성 와이어는 20 μm의 피치, 10 μm의 라인 폭, 및 10 μm의 라인 간격을 가지며, 제 1 랩-오버 영역 내의 금속 그리드의 피치는 2 μm - 200 μm의 범위 내에 속한다. With respect to the laminate structure, the metal conductive wire has a pitch of 20 μm, a line width of 10 μm, and a line spacing of 10 μm, and the pitch of the metal grid in the first wrap-over region is within the range of 2 μm - 200 μm. belong

적층 구조체와 관련하여, 제 1 랩-오버 영역은 2 μm - 50 μm의 라인 폭 및 2 μm - 10 μm의 라인 간격을 갖는다. With respect to the laminate structure, the first wrap-over region has a line width of 2 μm - 50 μm and a line spacing of 2 μm - 10 μm.

적층 구조체와 관련하여, 제 1 랩-오버 영역 내에서, 금속 그리드는 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm 또는 10 μm/10 μm의 라인 폭/라인 간격을 갖는다. With respect to the laminate structure, in the first wrap-over region, the metal grid has a line width/line spacing of 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm or 10 μm/10 μm.

적층 구조체와 관련하여, 금속 전도성 와이어는 3 μm - 30 μm의 라인 폭 및 3 μm - 30 μm의 라인 간격을 갖는다. With respect to the laminate structure, the metal conductive wire has a line width of 3 μm - 30 μm and a line spacing of 3 μm - 30 μm.

적층 구조체는 추가로: The laminate structure further comprises:

기판 상에 배치되는 결합 패드를 포함하며, 결합 패드는:A bonding pad disposed on the substrate, the bonding pad comprising:

기판 상에 배치되는 결합 촉진 층으로서, 결합 촉진 층은 결합 그리드 패턴을 포함하는, 결합 촉진 층; 및 a bond promoting layer disposed on the substrate, the bond promoting layer comprising a bond grid pattern; and

결합 촉진 층 상에 배치되는 결합 금속 층으로서, 결합 금속 층은 결합 촉진 층의 결합 그리드 패턴 상에 대응하여 배치되는 결합 금속 그리드를 포함하는, 결합 금속 층을 포함한다.A bonding metal layer disposed on the bonding promoting layer, the bonding metal layer comprising a bonding metal grid correspondingly disposed on a bonding grid pattern of the bonding promoting layer.

적어도 이상의 목적을 달성하기 위하여, 본 개시는 추가로 하기를 포함하는 터치 센서를 제공한다:In order to achieve at least the above object, the present disclosure further provides a touch sensor comprising:

적층 구조체; 및 laminated structure; and

적층 구조체의 은 나노와이어 층 상에 배치되는 커버 층.A cover layer disposed on the silver nanowire layer of the laminate structure.

터치 센서는, 추가로:The touch sensor, further:

적층 구조체 내에서 기판 아래에 배치되는 제 2 촉진 층으로서, 제 2 촉진 층은 제 2 그리드 패턴 및 제 2 그리드 패턴에 연결된 제 2 전도성 와이어 패턴을 포함하는, 제 2 촉진 층; a second promotion layer disposed under the substrate in the laminate structure, the second promotion layer comprising a second grid pattern and a second conductive wire pattern connected to the second grid pattern;

제 2 촉진 층 아래에 배치되는 제 2 금속 층으로서, 제 2 금속 층은 제 2 촉진 층의 제 2 그리드 패턴 아래에 대응하여 배치되는 제 2 금속 그리드 및 제 2 촉진 층의 제 2 전도성 와이어 패턴 아래에 대응하여 배치되는 제 2 금속 전도성 와이어를 포함하는, 제 2 금속 층; A second metal layer disposed under a second promotion layer, the second metal layer being below a second conductive wire pattern of the second promotion layer and a second metal grid disposed correspondingly below a second grid pattern of the second promotion layer a second metal layer comprising a second metal conductive wire disposed corresponding to;

제 2 금속 층 아래에 배치되는 제 2 은 나노와이어 층으로서, 제 2 은 나노와이어 층은 적어도 부분적으로 제 2 금속 그리드와 중첩하는, 제 2 은 나노와이어 층; 및 a second silver nanowire layer disposed under the second metal layer, the second silver nanowire layer at least partially overlapping the second metal grid; and

상기 제 2 은 나노와이어 층 아래에 배치되는 제 2 커버 층을 포함한다.and a second cover layer disposed below the second silver nanowire layer.

따라서, 적층 구조체를 생성하는 방법은 적층 구조체 생성 프로세스를 단순화하며, 적층 구조체 및 적층 구조체를 포함하는 더치 센서의 생산 비용을 감소시킨다. Accordingly, the method of producing the laminate structure simplifies the process of creating the laminate structure, and reduces the production cost of the laminate structure and the Dutch sensor including the laminate structure.

본 개시에 따르면, 적층 구조체 및 적층 구조체를 포함하는 터치 센서는 금속 원료들을 절약하며, 적층 구조체 및 적층 구조체를 포함하는 터치 센서의 생산 비용을 감소시킨다. According to the present disclosure, the laminate structure and the touch sensor including the laminate structure save metal raw materials, and reduce the production cost of the laminate structure and the touch sensor including the laminate structure.

도 1은 통상적인 적층 구조체의 개략도이다.
도 2는 통상적인 적층 구조체의 단면도이다.
도 3은 통상적인 적층 구조체의 다른 실시예의 단면도이다.
도 4는 본 개시에 따른 적층 구조체를 생성하는 방법의 순서도이다.
도 5는 플렉소그래피의 개략도이다.
도 6은 본 개시의 실시예 2에 따른 적층 구조체의 개략도이다.
도 7은 본 개시의 실시예 2에 따른 적층 구조체의 단면도이다.
도 8은 본 개시의 실시예 3에 따른 적층 구조체의 개략도이다.
도 9는 본 개시의 실시예 3에 따른 라인 A-A를 따라 취한 적층 구조체의 단면도이다.
도 10은 본 개시의 실시예 3에 따른 라인 B-B를 따라 취한 적층 구조체의 단면도이다.
도 11은 본 개시의 실시예 3에 따른 라인 C-C를 따라 취한 적층 구조체의 단면도이다.
도 12는 본 개시의 실시예 3에 따른 라인 D-D를 따라 취한 적층 구조체의 단면도이다.
도 13은 본 개시의 실시예 4에 따른 터치 센서의 개략도 및 방법의 프로세스 흐름이다.
도 14는 본 개시의 실시예 5에 따른 터치 센서의 개략도 및 방법의 프로세스 흐름이다.1 is a schematic diagram of a conventional laminate structure.
2 is a cross-sectional view of a conventional laminated structure.
3 is a cross-sectional view of another embodiment of a conventional laminate structure.
4 is a flowchart of a method of producing a laminate structure according to the present disclosure.
5 is a schematic diagram of flexography.
6 is a schematic diagram of a laminated structure according to Example 2 of the present disclosure.
7 is a cross-sectional view of a laminated structure according to Example 2 of the present disclosure.
8 is a schematic diagram of a laminated structure according to Example 3 of the present disclosure.
9 is a cross-sectional view of the laminate structure taken along line AA according to Example 3 of the present disclosure.
10 is a cross-sectional view of a laminate structure taken along line BB according to Example 3 of the present disclosure.
11 is a cross-sectional view of the laminated structure taken along line CC according to Example 3 of the present disclosure.
12 is a cross-sectional view of the stacked structure taken along line DD according to Example 3 of the present disclosure.
13 is a schematic diagram of a touch sensor and a process flow of a method according to Embodiment 4 of the present disclosure;
14 is a schematic diagram of a touch sensor and a process flow of a method according to Embodiment 5 of the present disclosure;

본 발명의 구현예가 특정 다음과 같이 특정 실시예들에 의해 예시되며, 따라서 당업자는 본 명세서에 개시되는 내용들에 의해 본 발명의 다른 장점들 및 효과들을 이해할 수 있을 것이다. 본 발명의 또한 다른 실시예들에 의해 구현되거나 또는 적용될 수 있으며, 본 명세서 내의 세부사항들은 또한 다양한 수정들 및 변형들에 대하여 본 발명의 사상으로부터 벗어나지 않고 상이한 도면들 및 애플리케이션들에 기초할 수 있다.The embodiment of the present invention is illustrated by specific examples as follows, so that those skilled in the art will be able to understand other advantages and effects of the present invention from the teachings disclosed herein. The invention may be implemented or applied by other embodiments, and the details herein may also be based on different drawings and applications for various modifications and variations without departing from the spirit of the invention. .

달리 지정되지 않는 한, 이하에서 사용되는 단수 형태들 "일", 및 "상기"는 또한 복수를 의미하는 것으로 해석될 수 있다. Unless otherwise indicated, the singular forms "a" and "the" used hereinafter may also be construed to mean a plural.

달리 지정되지 않는 한, 이하에서 사용되는 접속사 "또는"은 또한 "및/또는"을 의미하는 것으로 해석될 수 있다.Unless otherwise specified, the conjunction "or" used hereinafter may also be construed to mean "and/or".

이하에서 개시되는 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 "폭"은 도 8의 라인 A-A를 따라 취한 제 1 랩-오버 영역 및 제 2 랩-오버 영역의 단면들의 폭을 지칭한다. The “width” of the first lap-over region and the second lap-over region disclosed below refers to the width of the cross-sections of the first lap-over region and the second lap-over region taken along line AA of FIG. 8 . .

이하에서 사용되는 용어 "피치"는 금속 전도성 와이어의 중심 축과 다른 인접한 금속 전도성 와이어의 중심 축 사이의 최단 거리를 지칭하거나 또는 금속 그리드 내의 금속 라인의 중심 축과 다른 인접한 금속 라인의 중심 축 사이의 최단 거리를 지칭한다. As used hereinafter, the term "pitch" refers to the shortest distance between the central axis of a metal conductive wire and the central axis of another adjacent metal conductive wire or between the central axis of a metal line in a metal grid and the central axis of another adjacent metal line. refers to the shortest distance.

이하에서 사용되는 용어 "라인 간격"은 금속 전도성 와이어의 에지와 다른 인접한 금속 전도성 와이어의 에지 사이의 최단 거리를 지칭하거나 또는 금속 그리드 내의 금속 라인의 에지와 금속 그리드 내의 다른 인접한 금속 라인의 에지 사이의 최단 거리를 지칭한다.As used hereinafter, the term “line spacing” refers to the shortest distance between an edge of a metal conductive wire and an edge of another adjacent metal conductive wire or between an edge of a metal line in a metal grid and an edge of another adjacent metal line in a metal grid. refers to the shortest distance.

실시예 1Example 1

도 4는 본 개시의 실시예 1에 따른 적층 구조체를 생성하는 방법(1)의 순서도이다. 도 4에 도시된 바와 같이, 방법(1)은: 기판을 제공하는 단계(S1); 플렉소그래피에 의해 기판 상에 촉진 층을 프린팅하는 단계로서, 촉진 층은 그리드 패턴 및 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하는, 단계(S2); 화학적 도금에 의해 촉진 층 상에 금속 층을 도금하는 단계로서, 금속 층은 촉진 층의 그리드 패턴에 대하여 위치적으로 대응하는 금속 그리드 및 촉진 층의 전도성 와이어 패턴에 위치적으로 대응하는 금속 전도성 와이어를 포함하는, 단계(S3); 및 플렉소그래피에 의해 금속 층 상에 은 나노와이어 층을 프린팅하는 단계로서, 은 나노와이어 층은 적어도 부분적으로 금속 그리드와 중첩하는, 단계(S4)를 포함한다.4 is a flowchart of a method 1 for producing a laminated structure according to Example 1 of the present disclosure. As shown in Fig. 4, the method 1 includes: providing a substrate (S1); printing a facilitation layer on the substrate by flexography, the facilitation layer comprising a grid pattern and a conductive wire pattern connected to the grid pattern (S2); plating a metal layer on the facilitation layer by chemical plating, wherein the metal layer comprises a metal grid corresponding in position to the grid pattern of the facilitation layer and a metal conductive wire corresponding in position to the conductive wire pattern in the facilitation layer. including, step (S3); and printing a layer of silver nanowires on the metal layer by flexography, wherein the layer of silver nanowires at least partially overlaps the metal grid (S4).

이러한 실시예는 단계(S1)에서 기판이 만들어지는 재료를 제한하지 않는다. 예를 들어, 적절한 재료는, 비제한적으로, 폴리에틸렌 테레프탈레이트(PET), 사이클릭 올레핀 코폴리머(COP), 무색 폴리이미드(CPI), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC) 및/또는 폴리에테르설폰(PES)을 포함한다.This embodiment does not limit the material from which the substrate is made in step S1. For example, suitable materials include, but are not limited to, polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN), polycarbonate (PC) and/or polyethersulfone (PES).

이러한 실시예에 있어서, 단계(S2)는 통상적인 플렉소그래피에 의해 기판 상에 촉진 층을 프린팅하는 단계를 수반한다. 이러한 실시예는, 단계(S3)에서 화학적 도금에 의해 촉진 층 상에 금속 층을 도금하는 것이 실현 가능하다면, 촉진 층의 구성을 제한하지 않는다. 예를 들어, 촉진 층은, 비제한적으로, 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 및/또는 금속 시트들을 포함한다. 촉진 층은, 비제한적으로, 아크릴레이트 및/또는 에폭시 수지를 포함한다.In this embodiment, step S2 involves printing a promotion layer on the substrate by conventional flexography. This embodiment does not limit the configuration of the promotion layer, if it is feasible to plate the metal layer on the promotion layer by chemical plating in step S3. For example, the facilitation layer includes, but is not limited to, facilitation metal wires, metal particles, metal ions, and/or metal sheets. Acceleration layers include, but are not limited to, acrylate and/or epoxy resins.

이러한 실시예에 있어서, 단계(S3)는 통상적인 화학적 도금에 의해 촉진 층 상에 금속 층을 도금하는 단계를 수반한다. 이러한 실시예는, 금속 층이 적절한 전기 전도율을 획득한다면, 금속 층의 구성들을 제한하지 않는다. 예를 들어, 금속 층은, 비제한적으로, 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 및/또는 은-납 합금을 포함한다. In this embodiment, step S3 involves plating a metal layer on the facilitation layer by conventional chemical plating. This embodiment does not limit the configurations of the metal layer, provided that the metal layer achieves an appropriate electrical conductivity. For example, metal layers include, but are not limited to, copper, copper-nickel alloys, copper-lead alloys, silver, silver-nickel alloys, and/or silver-lead alloys.

이러한 실시예에 있어서, 단계(S4)는 통상적인 플렉소그래피에 의해 금속 층 상에 은 나노와이어 층을 프린팅하는 단계를 수반한다. 이러한 실시예는, 은 나노와이어 층이 적절한 전기 전도율을 획득한다면, 은 나노와이어 층의 두께를 제한하지 않는다. 예를 들어, 은 나노와이어 층은 0.3 μm보다 더 큰 두께를 갖는다.In this embodiment, step S4 involves printing a layer of silver nanowires on the metal layer by conventional flexography. This embodiment does not limit the thickness of the silver nanowire layer, provided that the silver nanowire layer achieves an appropriate electrical conductivity. For example, the silver nanowire layer has a thickness greater than 0.3 μm.

이러한 실시예에 있어서, 단계(S2)에서 촉진 층은 그리드 패턴 및 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하며, 그 결과, 단계(S3)에서 금속 층은 촉진 층의 그리드 패턴에 대하여 위치적으로 대응하는 금속 그리드 및 촉진 층의 전도성 와이어 패턴에 위치적으로 대응하는 금속 전도성 와이어를 포함하고, 한편 단계(S4)에서 은 나노와이어 층은 적어도 부분적으로 금속 그리드와 중첩한다. 따라서, 이러한 실시예에서 본 방법에 의해 생성되는 적층 구조체는 실시예 2에서 설명되는 구조체를 가지며, 따라서 터치 센서에 적용이 가능하다. In this embodiment, in step S2 the facilitation layer comprises a grid pattern and a conductive wire pattern connected to the grid pattern, so that in step S3 the metal layer corresponds in position to the grid pattern of the facilitation layer. and a metal conductive wire positionally corresponding to the conductive wire pattern of the metal grid and the facilitation layer, while in step S4 the silver nanowire layer at least partially overlaps the metal grid. Accordingly, the laminate structure produced by the present method in this embodiment has the structure described in Embodiment 2, and thus is applicable to a touch sensor.

적층 구조체의 일 실시예에 있어서, (400 nm 내지 700 nm 사이의 파장을 갖는) 가시 광에 대하여 은 나노와이어 층과 금속 그리드의 중첩 부분의 투과율(T%)은 90%보다 더 작다.In one embodiment of the laminate structure, the transmittance (T%) of the overlapping portion of the silver nanowire layer and the metal grid for visible light (having a wavelength between 400 nm and 700 nm) is less than 90%.

도 5는 본 개시의 예시적인 실시예에 따른 단계(S2) 및 단계(S4)에서 사용하기 위한 플렉소그래피를 예시하는 개략도이지만, 본 개시가 이에 한정되지는 않는다. 도 5를 참조하면, 예를 들어, 플렉소그래피는 잉크 디스펜서(dispenser)(2)를 가지고 아닐록스(anilox) 롤러(3) 내로 잉크를 한 방울씩 적용하고, 그런 다음 닥터 블레이드(doctor blade)(4)를 가지고 아닐록스 롤러(3) 밖으로 잔여 잉크를 긁어내는 단계를 수반한다. 그 이후에, 아닐록스 롤러(3) 상의 잉크가 플레이트 실린더(5) 상의 플렉소 플레이트(6)로 전달된다. 마지막으로, 플렉소 플레이트(6) 상의 잉크가 인쇄물(7) 상에 요구되는 패턴을 프린팅하기 위해 인쇄물(7)로 전달된다. 5 is a schematic diagram illustrating flexography for use in steps S2 and S4 according to an exemplary embodiment of the present disclosure, but the present disclosure is not limited thereto. Referring to FIG. 5 , for example, flexography applies ink dropwise into an anilox roller 3 with an ink dispenser 2 , then with a doctor blade (4) and scraping the remaining ink out of the anilox roller (3). After that, the ink on the anilox roller 3 is transferred to the flexo plate 6 on the plate cylinder 5 . Finally, the ink on the flexo plate 6 is transferred to the print 7 to print the desired pattern on the print 7 .

실시예 2Example 2

도 6 및 도 7은 본 개시의 실시예 2에 따른 적층 구조체의 개략도들이다. 도 6 및 도 7에 도시된 바와 같이, 이러한 실시예의 적층 구조체(20)는: 기판(21)(도 6에는 미도시); 기판(21) 상에 배치되는 촉진 층(22)(도 6에는 미도시)으로서, 촉진 층(22)은 그리드 패턴(221) 및 그리드 패턴(221)에 연결된 전도성 와이어 패턴(222)을 포함하는, 촉진 층; 촉진 층(22) 상에 배치되는 금속 층(23)으로서, 금속 층(23)은 촉진 층(22)의 그리드 패턴(221) 상에 대응하여 배치되는 금속 그리드(231) 및 촉진 층(22)의 전도성 와이어 패턴(222) 상에 대응하여 배치되는 금속 전도성 와이어(232)를 포함하는, 금속 층; 및 금속 층(23) 상에 배치되는 은 나노와이어 층(24)으로서, 은 나노와이어 층(24)은 적어도 부분적으로 금속 그리드(231)와 중첩하는, 은 나노와이어 층을 포함한다.6 and 7 are schematic views of a stacked structure according to Example 2 of the present disclosure. 6 and 7, the laminated structure 20 of this embodiment includes: a substrate 21 (not shown in FIG. 6); A facilitation layer 22 (not shown in FIG. 6 ) disposed on a substrate 21 , the facilitation layer 22 comprising a grid pattern 221 and a conductive wire pattern 222 connected to the grid pattern 221 . , facilitation layer; A metal layer (23) disposed on the promotion layer (22), the metal layer (23) being a metal grid (231) and a promotion layer (22) disposed correspondingly on the grid pattern (221) of the promotion layer (22) a metal layer comprising a metal conductive wire 232 disposed correspondingly on the conductive wire pattern 222 of the ; and a silver nanowire layer 24 disposed on the metal layer 23 , the silver nanowire layer 24 at least partially overlapping the metal grid 231 .

이러한 실시예의 적층 구조체(20)는: 금속 전도성 와이어(232)가 배치되는 트레이스 영역(TA); 금속 그리드(231) 내에 획정되지만 은 나노와이어 층(24)으로 커버되지 않는 영역을 포함하는 제 1 랩-오버 영역(25); 금속 그리드(231) 내에 획정되며 은 나노와이어 층(24)으로 커버되는 불투명 구역(27) 및 금속 그리드(231)의 2개의 대향되는 에지들에 근접하여 위치되며 은 나노와이어 층(24)으로 커버되지만 금속 그리드(231)로 커버되지 않는 투명 구역(28)을 포함하는 제 2 랩-오버 영역(26); 및 금속 그리드(231)의 하나의 에지에 근접하여 위치되며 은 나노와이어 층(24)으로 커버되지만 금속 그리드(231)로 커버되지 않는 영역을 포함하는 가시 영역(VA)을 포함한다. The stacked structure 20 of this embodiment includes: a trace area TA in which a metal conductive wire 232 is disposed; a first wrap-over region (25) defined within the metal grid (231) but not covered by a layer of silver nanowires (24); An opaque region 27 defined within the metal grid 231 and covered with a layer of silver nanowires 24 and located proximate to two opposing edges of the metal grid 231 and covered with a layer of silver nanowires 24 . a second wrap-over area 26 comprising a transparent area 28 but not covered by a metal grid 231 ; and a visible area VA located proximate to one edge of the metal grid 231 and comprising an area covered by the silver nanowire layer 24 but not covered by the metal grid 231 .

이러한 실시예의 적층 구조체(20) 내의 기판(21)은, 비제한적으로, 폴리에틸렌 테레프탈레이트(PET), 사이클릭 올레핀 코폴리머(COP), 무색 폴리이미드(CPI), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC) 및/또는 폴리에테르설폰(PES)을 포함하는 재료로 만들어진다.The substrate 21 in the laminate structure 20 of this embodiment includes, but is not limited to, polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN), poly made of a material comprising carbonate (PC) and/or polyethersulfone (PES).

이러한 실시예는, 화학적 도금에 의해 촉진 층(22)이 금속 층(23)으로 도금되는 것이 실현 가능하다면, 적층 구조체(20) 내의 촉진 층(22)의 구성들을 제한하지 않는다. 예를 들어, 촉진 층(22)은, 비제한적으로, 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 및/또는 금속 시트들을 포함한다. 촉진 층(22)은, 비제한적으로, 아크릴레이트 및/또는 에폭시 수지를 포함한다.This embodiment does not limit the configurations of the promotion layer 22 in the laminate structure 20, provided that it is feasible for the promotion layer 22 to be plated with the metal layer 23 by chemical plating. For example, the facilitation layer 22 includes, but is not limited to, facilitation metal wires, metal particles, metal ions, and/or metal sheets. The facilitation layer 22 includes, but is not limited to, an acrylate and/or an epoxy resin.

이러한 실시예는, 금속 층(23)이 적절한 전기 전도율을 획득한다면, 적층 구조체(20) 내의 금속 층(23)의 구성들을 제한하지 않는다. 예를 들어, 금속 층(23)은, 비제한적으로, 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 및/또는 은-납 합금을 포함한다. This embodiment does not limit the configurations of the metal layer 23 in the stacked structure 20 as long as the metal layer 23 obtains an appropriate electrical conductivity. For example, the metal layer 23 includes, but is not limited to, copper, a copper-nickel alloy, a copper-lead alloy, silver, a silver-nickel alloy, and/or a silver-lead alloy.

이러한 실시예는, 은 나노와이어 층(24)이 적절한 전기 전도율을 획득한다면, 적층 구조체(20) 내의 은 나노와이어 층(24)의 두께를 제한하지 않는다. 예를 들어, 은 나노와이어 층(24)은 0.3 μm보다 더 큰 두께를 갖는다.This embodiment does not limit the thickness of the silver nanowire layer 24 in the stacked structure 20 as long as the silver nanowire layer 24 achieves an appropriate electrical conductivity. For example, the silver nanowire layer 24 has a thickness greater than 0.3 μm.

적층 구조체(20)의 일 실시예에 있어서, 가시 광에 대하여 은 나노와이어 층(24)과 금속 그리드(231)의 중첩 부분의 투과율(T%)은 90%보다 더 작다. In one embodiment of the stacked structure 20 , the transmittance (T%) of the overlapping portion of the silver nanowire layer 24 and the metal grid 231 with respect to visible light is less than 90%.

적층 구조체(20)의 일 실시예에 있어서, 투명 구역(28)은 불투명 구역(27)보다 제 2 랩-오버 영역(26)의 더 작은 비율을 차지한다. 적층 구조체(20)의 일 실시예에 있어서, 투명 구역(28)은 은 나노와이어 층(24)과 금속 그리드(231)의 중첩 부분의 50% 미만을 차지한다. In one embodiment of the laminate structure 20 , the transparent region 28 occupies a smaller proportion of the second wrap-over region 26 than the opaque region 27 . In one embodiment of the stacked structure 20 , the transparent region 28 occupies less than 50% of the overlap of the silver nanowire layer 24 and the metal grid 231 .

적층 구조체(20)의 일 실시예에 있어서, 제 1 랩-오버 영역(25) 및 제 2 랩-오버 영역(26)의 전체 폭은 500 μm보다 더 작으며, (트레이스 영역(TA)으로부터 제 2 랩-오버 영역(26)까지 측정되는) 제 1 랩-오버 영역(25)의 폭 대 (제 1 랩-오버 영역(25)으로부터 가시 영역(VA)까지 측정되는) 제 2 랩-오버 영역(26)의 폭의 비율은 0.1 - 10의 범위 내에 속한다.In one embodiment of the stacked structure 20, the total width of the first wrap-over area 25 and the second wrap-over area 26 is less than 500 μm, and (second from the trace area TA) Width of first wrap-over area 25 (measured to 2 lap-over area 26) versus second wrap-over area (measured from first wrap-over area 25 to visible area VA) (26) The ratio of the width falls within the range of 0.1 - 10.

적층 구조체(20)의 일 실시예에 있어서, 제 1 랩-오버 영역(25) 및 제 2 랩-오버 영역(26)의 전체 폭은 0.5 mm - 1.0 mm의 범위 내에 속하며, 제 1 랩-오버 영역(25)의 폭 대 제 2 랩-오버 영역(26)의 폭의 비율은 0.05 - 20의 범위 내에 속한다.In one embodiment of the laminate structure 20 , the overall width of the first wrap-over region 25 and the second wrap-over region 26 is in the range of 0.5 mm - 1.0 mm, and the first wrap-over region is in the range of 0.5 mm - 1.0 mm. The ratio of the width of the region 25 to the width of the second wrap-over region 26 is in the range of 0.05-20.

적층 구조체(20)의 일 실시예에 있어서, 제 1 랩-오버 영역(25) 및 제 2 랩-오버 영역(26)의 전체 폭은 1.0 mm - 1.5 mm의 범위 내에 속하며, 제 1 랩-오버 영역(25)의 폭 대 제 2 랩-오버 영역(26)의 폭의 비율은 0.03 - 30의 범위 내에 속한다.In one embodiment of the laminate structure 20 , the overall width of the first wrap-over region 25 and the second wrap-over region 26 is in the range of 1.0 mm - 1.5 mm, and the first wrap-over region is in the range of 1.0 mm - 1.5 mm. The ratio of the width of the region 25 to the width of the second wrap-over region 26 is in the range of 0.03-30.

적층 구조체(20)의 일 실시예에 있어서, 제 1 랩-오버 영역(25) 및 제 2 랩-오버 영역(26)의 전체 폭은 1.5 mm - 2.5 mm의 범위 내에 속하며, 제 1 랩-오버 영역(25)의 폭 대 제 2 랩-오버 영역(26)의 폭의 비율은 0.02 - 50의 범위 내에 속한다.In one embodiment of the laminate structure 20 , the overall width of the first wrap-over region 25 and the second wrap-over region 26 is in the range of 1.5 mm - 2.5 mm, and the first wrap-over region 25 is in the range of 2.5 mm. The ratio of the width of the region 25 to the width of the second wrap-over region 26 is in the range of 0.02-50.

적층 구조체(20)의 일 실시예에 있어서, 제 1 랩-오버 영역(25)에서, 금속 그리드(231)의 피치는 금속 전도성 와이어(232)의 피치의 0.1 - 10 배이다.In one embodiment of the laminate structure 20 , in the first wrap-over region 25 , the pitch of the metal grids 231 is 0.1 - 10 times the pitch of the metal conductive wires 232 .

적층 구조체(20)의 일 실시예에 있어서, 금속 전도성 와이어(232)는 20 μm의 피치, 10 μm의 라인 폭, 및 10 μm의 라인 간격을 가지며, 제 1 랩-오버 영역(25) 내의 금속 그리드(231)의 피치는 2 μm - 200 μm의 범위 내에 속한다. In one embodiment of the laminate structure 20 , the metal conductive wires 232 have a pitch of 20 μm, a line width of 10 μm, and a line spacing of 10 μm, and the metal in the first wrap-over region 25 is The pitch of the grid 231 falls within the range of 2 μm - 200 μm.

일 실시예에 있어서, 제 1 랩-오버 영역(25)에서, 라인 폭은 2 μm - 50 μm의 범위 내에 속하며, 라인 간격은 2 μm - 10 μm의 범위 내에 속한다. In one embodiment, in the first wrap-over region 25 , the line width falls within the range of 2 μm - 50 μm, and the line spacing falls within the range of 2 μm - 10 μm.

일 실시예에 있어서, 제 1 랩-오버 영역(25) 내의 금속 그리드(231)는 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm 또는 10 μm/10 μm의 라인 폭/라인 간격을 갖는다.In one embodiment, the metal grid 231 in the first wrap-over region 25 has a line width/line of 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm or 10 μm/10 μm. have a gap

적층 구조체(20)의 일 실시예에 있어서, 금속 전도성 와이어(232)는 3 μm - 30 μm의 라인 폭 및 3 μm - 30 μm의 라인 간격을 갖는다. In one embodiment of the laminate structure 20 , the metal conductive wires 232 have a line width of 3 μm - 30 μm and a line spacing of 3 μm - 30 μm.

예를 들어, 이러한 실시예의 적층 구조체(20)는 실시예 1의 방법에 의해 생성되지만, 본 개시가 이에 한정되는 것은 아니다. For example, the laminated structure 20 of this embodiment is produced by the method of the first embodiment, but the present disclosure is not limited thereto.

실시예 3Example 3

도 8, 도 9, 도 10, 도 11 및 도 12는 본 개시의 실시예 3에 따른 적층 구조체(30)의 개략도들이다. 도 8, 도 9, 도 10, 도 11 및 도 12에 도시된 바와 같이, 이러한 실시예의 적층 구조체(30)는: 기판(31)(도 8에는 미도시); 기판(31) 상에 배치되는 촉진 층(32)(도 8에는 미도시)으로서, 촉진 층(32)은 그리드 패턴(321) 및 그리드 패턴(321)에 연결된 전도성 와이어 패턴(322)을 포함하는, 촉진 층; 촉진 층(32) 상에 배치되는 금속 층(33)으로서, 금속 층(33)은 촉진 층(32)의 그리드 패턴(321) 상에 대응하여 배치되는 금속 그리드(331) 및 촉진 층(32)의 전도성 와이어 패턴(322) 상에 대응하여 배치되는 금속 전도성 와이어(332)를 포함하는, 금속 층; 및 금속 층(33) 상에 배치되는 은 나노와이어 층(34)으로서, 은 나노와이어 층(34)은 적어도 부분적으로 금속 그리드(331)와 중첩하는, 은 나노와이어 층을 포함한다. 8, 9, 10, 11, and 12 are schematic views of a stacked structure 30 according to Embodiment 3 of the present disclosure. As shown in Figs. 8, 9, 10, 11 and 12, the laminate structure 30 of this embodiment includes: a substrate 31 (not shown in Fig. 8); A promotion layer 32 (not shown in FIG. 8 ) disposed on a substrate 31 , the promotion layer 32 comprising a grid pattern 321 and a conductive wire pattern 322 connected to the grid pattern 321 . , facilitation layer; A metal layer (33) disposed on the promotion layer (32), the metal layer (33) being a metal grid (331) and a promotion layer (32) disposed correspondingly on the grid pattern (321) of the promotion layer (32) a metal layer, comprising a metal conductive wire 332 disposed correspondingly on the conductive wire pattern 322 of the ; and a silver nanowire layer (34) disposed on the metal layer (33), the silver nanowire layer (34) at least partially overlapping the metal grid (331).

이러한 실시예의 적층 구조체(30)는: 금속 전도성 와이어(332)가 배치되는 트레이스 영역(TA); 금속 그리드(331) 내에 획정되지만 은 나노와이어 층(34)으로 커버되지 않는 영역을 포함하는 제 1 랩-오버 영역(35); 금속 그리드(331) 내에 획정되며 은 나노와이어 층(34)으로 커버되는 불투명 구역(37) 및 금속 그리드(331)의 2개의 대향되는 단부들에 근접하여 위치되며 은 나노와이어 층(34)으로 커버되지만 금속 그리드(331)로 커버되지 않는 투명 구역(38)을 포함하는 제 2 랩-오버 영역(36); 및 금속 그리드(331)의 하나의 에지에 근접하여 위치되며 은 나노와이어 층(34)으로 커버되지만 금속 그리드(331)로 커버되지 않는 영역을 포함하는 가시 영역(VA)을 포함한다. The stacked structure 30 of this embodiment includes: a trace area TA in which a metal conductive wire 332 is disposed; a first wrap-over region 35 comprising an area defined within the metal grid 331 but not covered by the silver nanowire layer 34 ; An opaque region 37 defined within the metal grid 331 and covered with a layer of silver nanowires 34 and located proximate to the two opposing ends of the metal grid 331 and covered with a layer of silver nanowires 34 . a second wrap-over area 36 comprising a transparent area 38 but not covered by a metal grid 331 ; and a visible area VA located proximate to one edge of the metal grid 331 and comprising an area covered by the silver nanowire layer 34 but not covered by the metal grid 331 .

실시예 2와 비교하면, 이러한 실시예는, 적층 구조체(30)가 기판(31) 상에 배치되는 결합 패드(39)를 더 포함한다는 점에서 상이하다. 결합 패드는: 기판(31) 상에 배치되는 결합 촉진 층(32')으로서, 결합 촉진 층(32')은 결합 그리드 패턴(321')을 포함하는, 결합 촉진 층; 및 결합 촉진 층(32') 상에 배치되는 결합 금속 층(33')으로서, 결합 금속 층(33')은 결합 촉진 층(32')의 결합 그리드 패턴(321') 상에 대응하여 배치되는 결합 금속 그리드(331')를 포함하는, 결합 금속 층을 포함한다.Compared with Embodiment 2, this embodiment is different in that the laminate structure 30 further includes a bonding pad 39 disposed on the substrate 31 . The bond pad comprises: a bond promoting layer (32') disposed on the substrate (31), the bond promoting layer (32') comprising a bond grid pattern (321'); and a bonding metal layer 33' disposed on the bonding promoting layer 32', wherein the bonding metal layer 33' is correspondingly disposed on the bonding grid pattern 321' of the bonding promoting layer 32'. a bonding metal layer, including a bonding metal grid 331 ′.

이러한 실시예에 있어서, 결합 패드(39)는 외부 회로와의 연결을 위한 접촉부로서 기능한다.In this embodiment, the bonding pad 39 functions as a contact for connection with an external circuit.

예를 들어, 이러한 실시예의 적층 구조체(30)는 실시예 1의 방법에 의해 생성되지만, 본 개시가 이에 한정되는 것은 아니다. 이러한 실시예에 있어서, 적층 구조체(30)의 촉진 층(32) 및 결합 촉진 층(32') 둘 모두가 단일 플렉서 플레이트 프린팅 단계에서 프린팅되며, 그런 다음 이러한 실시예의 적층 구조체(30)의 금속 층(33) 및 결합 금속 층(33') 둘 모두가 단일 화학적 도금 단계에서 도금된다. For example, the laminate structure 30 of this embodiment is produced by the method of the first embodiment, but the present disclosure is not limited thereto. In this embodiment, both the facilitation layer 32 and the bond facilitation layer 32' of the laminate structure 30 are printed in a single plexer plate printing step, and then the metal of the laminate structure 30 of this embodiment is printed. Both layer 33 and bonding metal layer 33' are plated in a single chemical plating step.

실시예 4Example 4

도 13은 본 개시의 실시예 4에 따른 터치 센서(40')의 개략도 및 방법의 프로세스 흐름이다. 도 13을 참조하면, 이러한 실시예의 터치 센서(40')는 실시예 2의 적층 구조체(40)를 갖는다.13 is a schematic diagram of a touch sensor 40 ′ and a process flow of a method according to Embodiment 4 of the present disclosure. Referring to FIG. 13 , the touch sensor 40 ′ of this embodiment has the stacked structure 40 of the second embodiment.

이러한 실시예의 터치 센서(40') 내의 적층 구조체(40)는: 기판(41); 기판(41) 상에 배치되는 촉진 층(42)으로서, 촉진 층(42)은 그리드 패턴(421) 및 그리드 패턴(421)에 연결된 전도성 와이어 패턴(422)을 포함하는, 촉진 층; 촉진 층(42) 상에 배치되는 금속 층(43)으로서, 금속 층(43)은 촉진 층(42)의 그리드 패턴(421) 상에 대응하여 배치되는 금속 그리드(431) 및 촉진 층(42)의 전도성 와이어 패턴(422) 상에 대응하여 배치되는 금속 전도성 와이어(432)를 포함하는, 금속 층; 및 금속 층(43) 상에 배치되는 은 나노와이어 층(44)으로서, 은 나노와이어 층(44)은 적어도 부분적으로 금속 그리드(431)와 중첩하는, 은 나노와이어 층을 포함한다.The laminate structure 40 in the touch sensor 40' of this embodiment includes: a substrate 41; a promotion layer (42) disposed on a substrate (41), the promotion layer (42) comprising a grid pattern (421) and a conductive wire pattern (422) connected to the grid pattern (421); A metal layer 43 disposed on the promotion layer 42 , the metal layer 43 being a metal grid 431 and a promotion layer 42 disposed correspondingly on the grid pattern 421 of the promotion layer 42 . a metal layer, comprising a metal conductive wire 432 disposed correspondingly on the conductive wire pattern 422 of the ; and a silver nanowire layer 44 disposed on the metal layer 43 , the silver nanowire layer 44 at least partially overlapping the metal grid 431 .

이러한 실시예의 터치 센서(40') 내의 적층 구조체(40)는: 금속 전도성 와이어(432)가 배치되는 트레이스 영역(TA); 금속 그리드(431) 내에 획정되지만 은 나노와이어 층(44)으로 커버되지 않는 영역을 포함하는 제 1 랩-오버 영역(45); 금속 그리드(431) 내에 획정되며 은 나노와이어 층(44)으로 커버되는 불투명 구역 및 금속 그리드(431)의 2개의 대향되는 단부들에 근접하여 위치되며 은 나노와이어 층(44)으로 커버되지만 금속 그리드(431)로 커버되지 않는 투명 구역을 포함하는 제 2 랩-오버 영역(46); 및 금속 그리드(431)의 하나의 에지에 근접하여 위치되며 은 나노와이어 층(44)으로 커버되지만 금속 그리드(431)로 커버되지 않는 영역을 포함하는 가시 영역(VA)을 포함한다.The stacked structure 40 in the touch sensor 40' of this embodiment includes: a trace area TA in which a metal conductive wire 432 is disposed; a first wrap-over region 45 comprising an area defined within the metal grid 431 but not covered by the silver nanowire layer 44; An opaque region defined within the metal grid 431 and covered with a silver nanowire layer 44 and located proximate to the two opposite ends of the metal grid 431 and covered with a silver nanowire layer 44 but covered with a metal grid a second wrap-over area (46) comprising a transparent area not covered by (431); and a visible area VA located proximate to one edge of the metal grid 431 and comprising an area covered by the silver nanowire layer 44 but not covered by the metal grid 431 .

실시예 2와 비교하면, 이러한 실시예는, 터치 센서(40')가 은 나노와이어 층(44) 상에 배치되는 커버 층(47)을 더 포함한다는 점에서 상이하다.Compared to embodiment 2, this embodiment is different in that the touch sensor 40 ′ further includes a cover layer 47 disposed on the silver nanowire layer 44 .

도 13을 참조하면, 이러한 실시예에 있어서, 터치 센서(40')를 생성하는 프로세스 흐름은: 기판(41)을 제공하는 단계; 플렉소그래피에 의해 기판(41) 상에 촉진 층(42)을 프린팅하는 단계로서, 촉진 층(42)은 그리드 패턴(421) 및 그리드 패턴(421)에 연결된 전도성 와이어 패턴(422)을 포함하는, 단계; 화학적 도금에 의해 촉진 층(41) 상에 금속 층(43)을 도금하는 단계로서, 금속 층(43)은 촉진 층(42)의 그리드 패턴(421)에 대하여 위치적으로 대응하는 금속 그리드(431) 및 촉진 층(42)의 전도성 와이어 패턴(422)에 위치적으로 대응하는 금속 전도성 와이어(432)를 포함하는, 단계; 플렉소그래피에 의해 금속(43) 층 상에 은 나노와이어 층(44)을 프린팅하는 단계로서, 은 나노와이어 층(44)은 적어도 부분적으로 금속 그리드(431)와 중첩하는, 단계; 및 은 나노와이어 층(44) 상에 커버 층(47)을 제공하는 단계를 포함한다. Referring to FIG. 13 , in this embodiment, the process flow for creating the touch sensor 40 ′ includes: providing a substrate 41 ; printing a facilitation layer (42) on a substrate (41) by flexography, the facilitation layer (42) comprising a grid pattern (421) and a conductive wire pattern (422) connected to the grid pattern (421) , step; plating a metal layer (43) on the promotion layer (41) by chemical plating, wherein the metal layer (43) positionally corresponds to the grid pattern (421) of the promotion layer (42) ) and a metal conductive wire 432 corresponding in position to the conductive wire pattern 422 of the facilitation layer 42 ; printing a layer of silver nanowires (44) on a layer of metal (43) by flexography, wherein the layer of silver nanowires (44) at least partially overlaps with a grid (431) of metal; and providing a cover layer (47) on the silver nanowire layer (44).

실시예 5Example 5

도 14는 본 개시의 실시예 5에 따른 터치 센서(50')의 개략도 및 방법의 프로세스 흐름이다. 도 14를 참조하면, 이러한 실시예의 터치 센서(50')는 실시예 2의 적층 구조체(50)를 갖는다.14 is a schematic diagram of a touch sensor 50 ′ and a process flow of a method according to Embodiment 5 of the present disclosure. Referring to FIG. 14 , the touch sensor 50 ′ of this embodiment has the stacked structure 50 of the second embodiment.

이러한 실시예의 터치 센서(50') 내의 적층 구조체(50)는: 기판(51); 기판(51) 상에 배치되는 촉진 층(52)으로서, 촉진 층(52)은 그리드 패턴(521) 및 그리드 패턴(521)에 연결된 전도성 와이어 패턴(522)을 포함하는, 촉진 층; 촉진 층(52) 상에 배치되는 금속 층(53)으로서, 금속 층(53)은 촉진 층(52)의 그리드 패턴(521) 상에 대응하여 배치되는 금속 그리드(531) 및 촉진 층(52)의 전도성 와이어 패턴(522) 상에 대응하여 배치되는 금속 전도성 와이어(532)를 포함하는, 금속 층; 및 금속 층(53) 상에 배치되는 은 나노와이어 층(54)으로서, 은 나노와이어 층(54)은 적어도 부분적으로 금속 그리드(531)와 중첩하는, 은 나노와이어 층을 포함한다.The stacked structure 50 in the touch sensor 50' of this embodiment includes: a substrate 51; a promotion layer (52) disposed on a substrate (51), the promotion layer (52) comprising a grid pattern (521) and a conductive wire pattern (522) connected to the grid pattern (521); A metal layer (53) disposed on the promotion layer (52), the metal layer (53) being a metal grid (531) and a promotion layer (52) disposed correspondingly on the grid pattern (521) of the promotion layer (52) a metal layer, comprising a metal conductive wire 532 disposed correspondingly on the conductive wire pattern 522 of the ; and a silver nanowire layer 54 disposed on the metal layer 53 , the silver nanowire layer 54 at least partially overlapping the metal grid 531 .

이러한 실시예의 터치 센서(50') 내의 적층 구조체(50)는: 금속 전도성 와이어(532)가 배치되는 트레이스 영역(TA); 금속 그리드(531) 내에 획정되지만 은 나노와이어 층(54)으로 커버되지 않는 영역을 포함하는 제 1 랩-오버 영역(55); 금속 그리드(531) 내에 획정되며 은 나노와이어 층(54)으로 커버되는 불투명 구역 및 금속 그리드(531)의 2개의 대향되는 단부들에 근접하여 위치되며 은 나노와이어 층(54)으로 커버되지만 금속 그리드(531)로 커버되지 않는 투명 구역을 포함하는 제 2 랩-오버 영역(56); 및 금속 그리드(531)의 하나의 에지에 근접하여 위치되며 은 나노와이어 층(54)으로 커버되지만 금속 그리드(531)로 커버되지 않는 영역을 포함하는 가시 영역(VA)을 포함한다. The stacked structure 50 in the touch sensor 50' of this embodiment includes: a trace area TA in which a metal conductive wire 532 is disposed; a first wrap-over region (55) defined within the metal grid (531) but not covered by the silver nanowire layer (54); An opaque region defined within the metal grid 531 and covered with a layer of silver nanowires 54 and positioned proximate to the two opposite ends of the grid 531 and covered with a layer of silver nanowires 54 but covered with a metal grid a second wrap-over region (56) comprising a transparent area not covered by (531); and a visible area VA located proximate to one edge of the metal grid 531 and comprising an area covered by the silver nanowire layer 54 but not covered by the metal grid 531 .

실시예 2와는 달리, 이러한 실시예는, 터치 센서(50')가 은 나노와이어 층(54) 상에 배치되는 커버 층(57)을 더 포함한다는 점에서 상이하다.Unlike embodiment 2, this embodiment differs in that the touch sensor 50 ′ further comprises a cover layer 57 disposed on the silver nanowire layer 54 .

실시예 4와는 달리, 이러한 실시예는, 터치 센서(50')가: 기판(51) 아래에 배치되는 제 2 촉진 층(52')으로서, 제 2 촉진 층(52')은 제 2 그리드 패턴(521') 및 제 2 그리드 패턴(521')에 연결된 제 2 전도성 와이어 패턴(522')을 포함하는, 제 2 촉진 층; 제 2 촉진 층(52') 아래에 배치되는 제 2 금속 층(53')으로서, 제 2 금속 층(53')은 제 2 촉진 층(52')의 제 2 그리드 패턴(521') 아래에 대응하여 배치되는 제 2 금속 그리드(531') 및 제 2 촉진 층(52')의 제 2 전도성 와이어 패턴(522') 아래에 대응하여 배치되는 제 2 금속 전도성 와이어(532')를 포함하는, 제 2 금속 층; 제 2 금속 층(53') 아래에 배치되는 제 2 은 나노와이어 층(54')으로서, 제 2 은 나노와이어 층(54')은 적어도 부분적으로 제 2 금속 그리드(531')와 중첩하는, 제 2 은 나노와이어 층; 및 상기 제 2 은 나노와이어 층(54') 아래에 배치되는 제 2 커버 층(57')을 포함한다는 점에서 상이하다.Unlike embodiment 4, this embodiment shows that the touch sensor 50' is: a second facilitation layer 52' disposed under a substrate 51, wherein the second facilitation layer 52' has a second grid pattern. a second facilitation layer comprising a second conductive wire pattern (522') connected to (521') and a second grid pattern (521'); A second metal layer 53' disposed below a second promotion layer 52', wherein the second metal layer 53' is disposed below the second grid pattern 521' of the second promotion layer 52'. a correspondingly disposed second metal grid (531') and a correspondingly disposed second metal conductive wire (532') under the second conductive wire pattern (522') of the second facilitation layer (52'); a second metal layer; A second silver nanowire layer (54') disposed below a second metal layer (53'), wherein the second silver nanowire layer (54') at least partially overlaps the second metal grid (531'); a second layer of silver nanowires; and a second cover layer 57' disposed below the second silver nanowire layer 54'.

도 14에 도시된 바와 같이, 이러한 실시예의 터치 센서(50')의 예시적인 프로세스 흐름은: 기판(51)을 제공하는 단계; 플렉소그래피에 의해 기판(51)의 2개의 측면들 상에 동시에 촉진 층(52) 및 제 2 촉진 층(52')을 프린팅하는 단계로서, 촉진 층(52)은 그리드 패턴(521) 및 그리드 패턴(521)에 연결된 전도성 와이어 패턴(522)을 포함하며, 제 2 촉진 층(52')은 제 2 그리드 패턴(521') 및 제 2 그리드 패턴(521')에 연결된 제 2 전도성 와이어 패턴(522')을 포함하는 단계; 화학적 도금에 의해 위로부터 촉진 층(52) 상에 금속 층(53)을 도금하고 아래로부터 제 2 촉진 층(52') 상에 제 2 금속 층(53')을 도금하는 단계로서, 금속 층(53)은 촉진 층(52)의 그리드 패턴(521)에 위치적으로 대응하는 금속 그리드(531) 및 촉진 층(52)의 전도성 와이어 패턴(522)에 위치적으로 대응하는 금속 전도성 와이어(532)를 포함하고, 제 2 금속 층(533)은 제 2 촉진 층(52')의 제 2 그리드 패턴(521')에 위치적으로 대응하는 제 2 금속 그리드(531') 및 제 2 촉진 층(52')의 제 2 전도성 와이어 패턴(522')에 위치적으로 대응하는 제 2 금속 전도성 와이어(532')를 포함하는, 단계; 플렉소그래피에 의해 위로부터 금속 층(53) 상으로 은 나노와이어 층(54)을 프린팅하고 아래로부터 제 2 금속 층(53') 상으로 제 2 은 나노와이어 층(54')을 프린팅하는 단계로서, 제 1 은 나노와이어 층(54)은 적어도 부분적으로 금속 그리드(531)와 중첩하며, 제 2 은 나노와이어 층(54')은 적어도 부분적으로 제 2 금속 그리드(531')와 중첩하는, 단계; 및 은 나노와이어 층(54) 상에 커버 층(57)을 제공하고 제 2 은 나노와이어 층(54') 아래에 제 2 커버 층(57')을 제공하는 단계를 포함한다. As shown in FIG. 14 , an exemplary process flow of the touch sensor 50 ′ of this embodiment includes: providing a substrate 51 ; printing a facilitation layer 52 and a second facilitation layer 52' simultaneously on two sides of a substrate 51 by flexography, wherein the facilitation layer 52 comprises a grid pattern 521 and a grid a conductive wire pattern 522 coupled to a pattern 521, the second facilitation layer 52' comprising a second grid pattern 521' and a second conductive wire pattern coupled to the second grid pattern 521' 522'); plating a metal layer (53) on the promotion layer (52) from above by chemical plating and plating a second metal layer (53') on the second promotion layer (52') from below, the metal layer ( 53 is a metal grid 531 positionally corresponding to the grid pattern 521 of the facilitation layer 52 and a metal conductive wire 532 positionally corresponding to the conductive wire pattern 522 of the facilitation layer 52 . wherein the second metal layer 533 includes a second metal grid 531 ′ and a second promotion layer 52 that positionally correspond to the second grid pattern 521 ′ of the second promotion layer 52 ′. ') comprising a second metal conductive wire (532') positionally corresponding to the second conductive wire pattern (522'); printing a layer of silver nanowires 54 from above onto the metal layer 53 by flexography and a second layer of silver nanowires 54' from below onto the second metal layer 53' by flexography. wherein the first silver nanowire layer 54 at least partially overlaps the metal grid 531 and the second silver nanowire layer 54 ′ at least partially overlaps the second metal grid 531 ′; step; and providing a cover layer 57 on the silver nanowire layer 54 and a second cover layer 57 ′ under the second silver nanowire layer 54 ′.

결론적으로, 본 개시에 따르면, 적층 구조체를 생성하는 방법, 적층 구조체, 및 터치 센서는 적어도 다음의 장점들을 갖는다:In conclusion, according to the present disclosure, a method of producing a laminate structure, a laminate structure, and a touch sensor have at least the following advantages:

본 개시에 따르면, 적층 구조체를 생성하는 방법은, 플렉소그래피에 의해 촉진 층을 프린팅하는 단계, 화학적 도금에 의해 금속 층을 도금하는 단계, 및 플렉소그래피에 의해 은 나노와이어 층을 프린팅하는 단계를 수반하며, 그럼으로써 복잡하고 비싼 임의의 통상적인 리소그래피 및 에칭 프로세스들을 생략한다. 따라서, 적층 구조체를 생성하는 방법이 간단하며, 적층 구조체의 생산 비용의 감소에 도움이 된다. 적층 구조체를 생성하는 방법이 터치 센서 프로세스에 적용될 수 있으며, 따라서 적층 구조체를 포함하는 터치 센서의 생산 비용의 감소에 도움이 된다. According to the present disclosure, a method of producing a laminated structure includes printing a promotion layer by flexography, plating a metal layer by chemical plating, and printing a silver nanowire layer by flexography. , thereby omitting any conventional lithography and etching processes that are complex and expensive. Therefore, the method for producing the laminated structure is simple, and it helps to reduce the production cost of the laminated structure. The method of producing the laminate structure can be applied to a touch sensor process, thus helping to reduce the production cost of a touch sensor including the laminate structure.

본 개시에 따르면, 적층 구조체의 금속 층은 금속 그리드를 가지며, 그 결과 적층 구조체 및 적층 구조체를 포함하는 터치 센서는 제 1 랩-오버 영역 및 제 2 랩-오버 영역에서 고유한 적층 설계들을 갖는다. 통상적인 금속 시트들과 비교하면, 본 개시의 금속 그리드는 더 적은 금속성 원료를 필요로 하며, 따라서 정사각형 터치 센서를 획득하기 위한 적층 구조체 및 적층 구조체를 포함하는 터치 센서의 생산 비용을 감소시킨다.According to the present disclosure, the metal layer of the laminate structure has a metal grid, such that the laminate structure and the touch sensor comprising the laminate structure have unique laminate designs in the first wrap-over area and the second wrap-over area. Compared with conventional metal sheets, the metal grid of the present disclosure requires less metallic raw material, thus reducing the laminate structure for obtaining a square touch sensor and the production cost of the touch sensor including the laminate structure.

본 개시가 특정 실시예들에 의해 설명되었지만, 청구항들에 기술되는 본 개시의 범위 및 사상으로부터 벗어나지 않고 당업자들에 의해 이에 대한 다수의 수정들 및 변형들이 이루어질 수 있다.Although the present disclosure has been described by way of specific embodiments, numerous modifications and variations can be made thereto by those skilled in the art without departing from the scope and spirit of the disclosure as set forth in the claims.

Claims (26)

적층 구조체를 생성하는 방법으로서,
기판을 제공하는 단계;
플렉소그래피(flexography)에 의해 상기 기판 상에 촉진(catalyst) 층을 프린팅하는 단계로서, 상기 촉진 층은 그리드 패턴 및 상기 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하는, 단계;
화학적 도금에 의해 상기 촉진 층 상에 금속 층을 도금하는 단계로서, 상기 금속 층은 상기 촉진 층의 상기 그리드 패턴에 대하여 위치적으로 대응하는 금속 그리드 및 상기 촉진 층의 상기 전도성 와이어 패턴에 위치적으로 대응하는 금속 전도성 와이어를 포함하는, 단계; 및
플렉소그래피에 의해 상기 금속 층 상에 은 나노와이어 층을 프린팅하는 단계로서, 상기 은 나노와이어 층은 적어도 부분적으로 상기 금속 그리드와 중첩하는, 단계를 포함하는, 방법.
A method of producing a laminate structure comprising:
providing a substrate;
printing a catalyst layer on the substrate by flexography, the catalyst layer comprising a grid pattern and a conductive wire pattern connected to the grid pattern;
plating a metal layer on the facilitation layer by chemical plating, wherein the metal layer is positioned on a corresponding metal grid and positionally with respect to the grid pattern of the facilitation layer and the conductive wire pattern of the facilitation layer comprising a corresponding metal conductive wire; and
printing a layer of silver nanowires on the metal layer by flexography, wherein the layer of silver nanowires at least partially overlaps the metal grid.
 청구항 1에 있어서,
상기 촉진 층은 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 또는 금속 시트들 중 적어도 하나를 포함하는, 방법.
The method according to claim 1,
The facilitation layer comprises at least one of facilitation metal wires, metal particles, metal ions, or metal sheets.
 청구항 1에 있어서,
상기 촉진 층은 아크릴레이트 또는 에폭시 수지 중 적어도 하나를 포함하는, 방법.
The method according to claim 1,
wherein the facilitation layer comprises at least one of an acrylate or an epoxy resin.
 청구항 1에 있어서,
상기 금속 층은 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 또는 은-납 합금 중 적어도 하나를 포함하는, 방법.
The method according to claim 1,
wherein the metal layer comprises at least one of copper, a copper-nickel alloy, a copper-lead alloy, silver, a silver-nickel alloy, or a silver-lead alloy.
 청구항 1에 있어서,
상기 기판은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET), 사이클릭 올레핀 코폴리머(cyclic olefin copolymer; COP), 무색 폴리이미드(colorless polyimide; CPI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리카보네이트(polycarbonate; PC) 또는 폴리에테르설폰(polyethersulfone; PES) 중 적어도 하나를 포함하는, 방법.
The method according to claim 1,
The substrate is polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN), polycarbonate (polycarbonate) PC) or polyethersulfone (PES).
 청구항 1에 있어서,
상기 은 나노와이어 층은 0.3 μm보다 더 큰 두께를 갖는, 방법.
The method according to claim 1,
wherein the silver nanowire layer has a thickness greater than 0.3 μm.
 적층 구조체로서,
기판;
상기 기판 상에 배치되는 촉진 층으로서, 상기 촉진 층은 그리드 패턴 및 상기 그리드 패턴에 연결된 전도성 와이어 패턴을 포함하는, 상기 촉진 층;
상기 촉진 층 상에 배치되는 금속 층으로서, 상기 금속 층은 상기 촉진 층의 상기 그리드 패턴 상에 대응하여 배치되는 금속 그리드 및 상기 촉진 층의 상기 전도성 와이어 패턴 상에 대응하여 배치되는 금속 전도성 와이어를 포함하는, 상기 금속 층; 및
상기 금속 층 상에 배치되는 은 나노와이어 층으로서, 상기 은 나노와이어 층은 적어도 부분적으로 상기 금속 그리드와 중첩하는, 상기 은 나노와이어 층을 포함하는, 적층 구조체.
A laminate structure comprising:
Board;
a promotion layer disposed on the substrate, the promotion layer comprising a grid pattern and a conductive wire pattern coupled to the grid pattern;
a metal layer disposed on the promotion layer, the metal layer comprising a metal grid correspondingly disposed on the grid pattern of the promotion layer and a metal conductive wire disposed correspondingly on the conductive wire pattern of the promotion layer which, the metal layer; and
and a silver nanowire layer disposed on the metal layer, the silver nanowire layer at least partially overlapping the metal grid.
 청구항 7에 있어서,
상기 촉진 층은 촉진 금속 와이어들, 금속 입자들, 금속 이온들, 또는 금속 시트들 중 적어도 하나를 포함하는, 적층 구조체.
8. The method of claim 7,
wherein the facilitation layer comprises at least one of facilitation metal wires, metal particles, metal ions, or metal sheets.
 청구항 7에 있어서,
상기 촉진 층은 아크릴레이트 또는 에폭시 수지 중 적어도 하나를 포함하는, 적층 구조체.
8. The method of claim 7,
wherein the facilitation layer comprises at least one of an acrylate or an epoxy resin.
 청구항 7에 있어서,
상기 금속 층은 구리, 구리-니켈 합금, 구리-납 합금, 은, 은-니켈 합금, 또는 은-납 합금 중 적어도 하나를 포함하는, 적층 구조체.
8. The method of claim 7,
The metal layer includes at least one of copper, a copper-nickel alloy, a copper-lead alloy, silver, a silver-nickel alloy, or a silver-lead alloy.
 청구항 7에 있어서,
상기 기판은 폴리에틸렌 테레프탈레이트(PET), 사이클릭 올레핀 코폴리머(COP), 무색 폴리이미드(CPI), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC) 또는 폴리에테르설폰(PES) 중 적어도 하나를 포함하는, 적층 구조체.
8. The method of claim 7,
The substrate comprises at least one of polyethylene terephthalate (PET), cyclic olefin copolymer (COP), colorless polyimide (CPI), polyethylene naphthalate (PEN), polycarbonate (PC) or polyethersulfone (PES). which is a laminated structure.
 청구항 7에 있어서,
상기 은 나노와이어 층은 0.3 μm보다 더 큰 두께를 갖는, 적층 구조체.
8. The method of claim 7,
wherein the silver nanowire layer has a thickness greater than 0.3 μm.
 청구항 7에 있어서,
상기 적층 구조체는,
상기 금속 전도성 와이어가 배치되는 트레이스 영역;
상기 금속 그리드 내에 획정(define)되지만 상기 은 나노와이어 층으로 커버되지 않는 영역을 포함하는 제 1 랩-오버(lap-over) 영역;
상기 금속 그리드 내에 획정되며 상기 은 나노와이어 층으로 커버되는 불투명 구역 및 상기 금속 그리드의 2개의 대향되는 에지들에 근접하여 위치되며 상기 은 나노와이어 층으로 커버되지만 상기 금속 그리드로 커버되지 않는 투명 구역을 포함하는 제 2 랩-오버 영역; 및
상기 금속 그리드의 에지에 근접하여 위치되며 상기 은 나노와이어 층으로 커버되지만 상기 금속 그리드로 커버되지 않는 영역을 포함하는 가시 영역을 포함하는, 적층 구조체.
8. The method of claim 7,
The laminate structure,
a trace region in which the metal conductive wire is disposed;
a first lap-over region comprising a region defined within the metal grid but not covered by the silver nanowire layer;
an opaque region defined within the metal grid and covered by the silver nanowire layer and a transparent region positioned proximate to two opposing edges of the metal grid and covered with the silver nanowire layer but not covered by the metal grid; a second wrap-over area comprising; and
and a visible region positioned proximate to an edge of the metal grid and comprising an area covered by the silver nanowire layer but not covered by the metal grid.
 청구항 13에 있어서,
상기 투명 구역은 상기 불투명 구역보다 상기 제 2 랩-오버 영역의 더 작은 비율을 차지하며, 상기 투명 구역은 상기 은 나노와이어 층과 상기 금속 그리드의 중첩 부분의 50% 미만을 차지하는, 적층 구조체.
14. The method of claim 13,
wherein the transparent region occupies a smaller proportion of the second wrap-over region than the opaque region, and wherein the transparent region occupies less than 50% of the overlapping portion of the silver nanowire layer and the metal grid.
 청구항 13에 있어서,
상기 제 1 랩-오버 영역 및 상기 제 2 랩-오버 영역의 전체 폭은 500 μm보다 더 작으며, 상기 제 1 랩-오버 영역의 폭 대 상기 제 2 랩-오버 영역의 폭의 비율은 0.1 - 10의 범위 내에 속하는, 적층 구조체.
14. The method of claim 13,
the total width of the first wrap-over area and the second wrap-over area is less than 500 μm, and the ratio of the width of the first wrap-over area to the width of the second wrap-over area is 0.1 - 10, the laminated structure.
 청구항 13에 있어서,
상기 제 1 랩-오버 영역 및 상기 제 2 랩-오버 영역의 전체 폭은 0.5 mm - 1.0 mm의 범위 내에 속하며, 상기 제 1 랩-오버 영역의 폭 대 상기 제 2 랩-오버 영역의 폭의 비율은 0.05 - 20의 범위 내에 속하는, 적층 구조체.
14. The method of claim 13,
The total width of the first wrap-over area and the second wrap-over area is in the range of 0.5 mm - 1.0 mm, and a ratio of the width of the first wrap-over area to the width of the second wrap-over area. is within the range of 0.05 - 20, the laminated structure.
 청구항 13에 있어서,
상기 제 1 랩-오버 영역 및 상기 제 2 랩-오버 영역의 전체 폭은 1.0 mm - 1.5 mm의 범위 내에 속하며, 상기 제 1 랩-오버 영역의 폭 대 상기 제 2 랩-오버 영역의 폭의 비율은 0.03 - 30의 범위 내에 속하는, 적층 구조체.
14. The method of claim 13,
The total width of the first wrap-over area and the second wrap-over area is in the range of 1.0 mm - 1.5 mm, and a ratio of the width of the first wrap-over area to the width of the second wrap-over area. is in the range of 0.03 - 30, the laminated structure.
 청구항 13에 있어서,
상기 제 1 랩-오버 영역 및 상기 제 2 랩-오버 영역의 전체 폭은 1.5 mm - 2.5 mm의 범위 내에 속하며, 상기 제 1 랩-오버 영역의 폭 대 상기 제 2 랩-오버 영역의 폭의 비율은 0.02 - 50의 범위 내에 속하는, 적층 구조체.
14. The method of claim 13,
The total width of the first wrap-over area and the second wrap-over area is within the range of 1.5 mm - 2.5 mm, and a ratio of the width of the first wrap-over area to the width of the second wrap-over area. is within the range of 0.02 - 50, the laminated structure.
 청구항 13에 있어서,
상기 제 1 랩-오버 영역에서, 상기 금속 그리드의 피치는 상기 금속 전도성 와이어의 피치의 0.1 - 10 배인, 적층 구조체.
14. The method of claim 13,
In the first wrap-over region, the pitch of the metal grid is 0.1 - 10 times the pitch of the metal conductive wire.
 청구항 13에 있어서,
상기 금속 전도성 와이어는 20 μm의 피치, 10 μm의 라인 폭, 및 10 μm의 라인 간격을 가지며, 상기 제 1 랩-오버 영역 내의 상기 금속 그리드는 2 μm - 200 μm의 피치를 갖는, 적층 구조체.
14. The method of claim 13,
wherein the metal conductive wires have a pitch of 20 μm, a line width of 10 μm, and a line spacing of 10 μm, and the metal grid in the first wrap-over region has a pitch of 2 μm - 200 μm.
 청구항 20에 있어서,
상기 제 1 랩-오버 영역 내의 상기 금속 그리드는 2 μm - 50 μm의 라인 폭 및 2 μm - 10 μm의 라인 간격을 갖는, 적층 구조체.
21. The method of claim 20,
and the metal grid in the first wrap-over region has a line width of 2 μm - 50 μm and a line spacing of 2 μm - 10 μm.
 청구항 21에 있어서,
상기 제 1 랩-오버 영역 내의 상기 금속 그리드는 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm 또는 10 μm/10 μm의 라인 폭/라인 간격을 갖는, 적층 구조체.
22. The method of claim 21,
wherein the metal grid in the first wrap-over region has a line width/line spacing of 40 μm/10 μm, 30 μm/10 μm, 20 μm/10 μm or 10 μm/10 μm.
 청구항 13에 있어서,
상기 금속 전도성 와이어는 3 μm - 30 μm의 라인 폭 및 3 μm - 30 μm의 라인 간격을 갖는, 적층 구조체.
14. The method of claim 13,
The metal conductive wire has a line width of 3 μm - 30 μm and a line spacing of 3 μm - 30 μm.
 청구항 13에 있어서,
상기 적층 구조체는,
기판 상에 배치되는 결합 패드를 더 포함하며, 상기 결합 패드는,
상기 기판 상에 배치되는 결합 촉진 층으로서, 상기 결합 촉진 층은 결합 그리드 패턴을 포함하는, 상기 결합 촉진 층; 및
상기 결합 촉진 층 상에 배치되는 결합 금속 층으로서, 상기 결합 금속 층은 상기 결합 촉진 층의 상기 결합 그리드 패턴 상에 대응하여 배치되는 결합 금속 그리드를 포함하는, 상기 결합 금속 층을 포함하는, 적층 구조체.
14. The method of claim 13,
The laminate structure,
Further comprising a bonding pad disposed on the substrate, the bonding pad comprising:
a bond promoting layer disposed on the substrate, the bond promoting layer comprising a bond grid pattern; and
a bonding metal layer disposed on the bonding promoting layer, the bonding metal layer comprising a bonding metal grid disposed correspondingly on the bonding grid pattern of the bonding promoting layer; .
 터치 센서로서,
청구항 7의 적층 구조체; 및
상기 적층 구조체의 상기 은 나노와이어 층 상에 배치되는 커버 층을 포함하는, 터치 센서.
As a touch sensor,
The laminate structure of claim 7; and
and a cover layer disposed on the silver nanowire layer of the laminate structure.
 청구항 25에 있어서,
상기 터치 센서는,
상기 적층 구조체 내에서 상기 기판 아래에 배치되는 제 2 촉진 층으로서, 상기 제 2 촉진 층은 제 2 그리드 패턴 및 상기 제 2 그리드 패턴에 연결된 제 2 전도성 와이어 패턴을 포함하는, 상기 제 2 촉진 층;
상기 제 2 촉진 층 아래에 배치되는 제 2 금속 층으로서, 상기 제 2 금속 층은 상기 제 2 촉진 층의 상기 제 2 그리드 패턴 아래에 대응하여 배치되는 제 2 금속 그리드 및 상기 제 2 촉진 층의 상기 제 2 전도성 와이어 패턴 아래에 대응하여 배치되는 제 2 금속 전도성 와이어를 포함하는, 상기 제 2 금속 층;
상기 제 2 금속 층 아래에 배치되는 제 2 은 나노와이어 층으로서, 상기 제 2 은 나노와이어 층은 적어도 부분적으로 상기 제 2 금속 그리드와 중첩하는, 상기 제 2 은 나노와이어 층; 및
상기 제 2 은 나노와이어 층 아래에 배치되는 제 2 커버 층을 더 포함하는, 터치 센서.26. The method of claim 25,
The touch sensor is
a second promotion layer disposed under the substrate in the laminate structure, the second promotion layer comprising a second grid pattern and a second conductive wire pattern connected to the second grid pattern;
a second metal layer disposed below the second promotion layer, the second metal layer correspondingly disposed below the second grid pattern of the second promotion layer and a second metal grid disposed below the second grid pattern of the second promotion layer the second metal layer comprising a second metal conductive wire disposed correspondingly under the second conductive wire pattern;
a second layer of silver nanowires disposed below the second metal layer, the second layer of silver nanowires at least partially overlapping the second metal grid; and
and a second cover layer disposed under the second silver nanowire layer.
KR1020210011359A 2020-08-20 2021-01-27 Method of producing stacking structure, stacking structure and touch sensor KR20220023282A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010841514.5 2020-08-20
CN202010841514.5A CN114080114A (en) 2020-08-20 2020-08-20 Preparation method of stacked structure, stacked structure and touch sensor

Publications (1)

Publication Number Publication Date
KR20220023282A true KR20220023282A (en) 2022-03-02

Family

ID=80281655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210011359A KR20220023282A (en) 2020-08-20 2021-01-27 Method of producing stacking structure, stacking structure and touch sensor

Country Status (3)

Country Link
JP (1) JP2022035945A (en)
KR (1) KR20220023282A (en)
CN (1) CN114080114A (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013063183A1 (en) * 2011-10-25 2013-05-02 Unipixel Displays, Inc. Polarizer capacitive touch screen
JP2015069908A (en) * 2013-09-30 2015-04-13 パナソニック株式会社 Conductive structure and method of producing the same
US20150138452A1 (en) * 2013-11-19 2015-05-21 Uni-Pixel Displays, Inc. Touch screen with conductive mesh under polarizer
JP6692634B2 (en) * 2015-12-01 2020-05-13 日本航空電子工業株式会社 Touch panel
CN110221731B (en) * 2018-03-02 2023-03-28 宸鸿光电科技股份有限公司 Direct patterning method of touch panel and touch panel thereof
WO2020079844A1 (en) * 2018-10-19 2020-04-23 日立化成株式会社 Method for producing conductive substrate, and conductive substrate

Also Published As

Publication number Publication date
CN114080114A (en) 2022-02-22
JP2022035945A (en) 2022-03-04

Similar Documents

Publication Publication Date Title
TWI492116B (en) Touch panel and manufacturing method thereof
JP5548428B2 (en) Method for producing transparent conductive film and transparent conductive film
TWI599925B (en) Conductive film
CN102238809A (en) Flexible printed circuit (FPC) hollowed board and manufacturing method thereof
JP2015064756A (en) Method for manufacturing touch panel
TW201523379A (en) Touch panel and method of manufacturing conductive layer for touch panel
US11422647B2 (en) Method of producing stacking structure, stacking structure and touch sensor
KR20220023282A (en) Method of producing stacking structure, stacking structure and touch sensor
JPH11312439A (en) Membrane switch
CN112860091A (en) Touch panel and manufacturing method thereof
TWI736321B (en) Touch panel
TWI745052B (en) Manufacturing method of stacked structure, stacked structure and touch sensor
KR20090024842A (en) Pad for preparing touch panel, method of preparing touch panel using the same and touch panel thereby
JP7152536B2 (en) LAMINATED STRUCTURE MANUFACTURING METHOD, LAMINATED STRUCTURE, AND TOUCH SENSOR
KR20220040350A (en) Stacking structure preparation method, stacking structure, and touch sensor
CN212229613U (en) Touch panel
US11487393B2 (en) Method for preparing stacking structure, stacking structure and touch sensor
TWI763016B (en) Manufacturing method of laminated structure, laminated structure and touch sensor
CN220359425U (en) Film plating circuit board
TWI789634B (en) Fabrication method of laminated structure, laminated structure and touch sensor
KR200477596Y1 (en) Capacitive Touch Screen
CN212992693U (en) Stacking structure and touch sensor
JP6118277B2 (en) Conductive film
CN212486890U (en) Stacking structure and touch sensor
CN107850965B (en) Conductive substrate and method for manufacturing conductive substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application