KR20220006151A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220006151A
KR20220006151A KR1020200083398A KR20200083398A KR20220006151A KR 20220006151 A KR20220006151 A KR 20220006151A KR 1020200083398 A KR1020200083398 A KR 1020200083398A KR 20200083398 A KR20200083398 A KR 20200083398A KR 20220006151 A KR20220006151 A KR 20220006151A
Authority
KR
South Korea
Prior art keywords
opening
adhesive layer
pads
display panel
disposed
Prior art date
Application number
KR1020200083398A
Other languages
English (en)
Inventor
이현아
오선옥
육기경
박찬재
이상덕
한수연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200083398A priority Critical patent/KR20220006151A/ko
Priority to CN202110577366.5A priority patent/CN113921735A/zh
Priority to EP21176771.0A priority patent/EP3937250A1/en
Priority to US17/365,678 priority patent/US11776943B2/en
Publication of KR20220006151A publication Critical patent/KR20220006151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H01L27/3253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32112—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H01L2251/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예는 표시 영역 및 비표시 영역으로 구분되는 표시 패널을 제공할 수 있다. 일 실시예의 표시 패널은 개구가 정의된 기판, 기판 상에 배치된 전자 부품, 비표시 영역에 배치된 복수 개의 패드들, 및 기판과 전자 부품 사이에 배치된 접착층을 포함할 수 있다. 복수 개의 패드들은 개구를 사이에 두고 일 방향으로 이격된 제1 패드, 및 제2 패드를 포함할 수 있다. 일 실시예의 표시 패널은 개구를 통해 접착층의 경화율 측정이 가능하여, 경화율 측정이 간소화되고, 표시 패널의 손상이 방지될 수 있다.

Description

표시 패널 및 이의 제조 방법 {DISPLAY PANEL AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 비전도성 필름을 포함하는 표시 패널 및 이의 제조 방법에 관한 것이다.
표시 장치 등의 전자 장치는 복수의 회로 배선들 및 이들에 연결된 복수의 전자 소자들을 포함하고, 전기적 신호를 인가 받아 동작한다. 복수의 회로 배선들과 전자 소자들을 전기적으로 연결시키기 위하여 접합 부재가 사용되고 있다. 예를 들어, 비전도성 필름(NCF, Non Conductive Film) 등이 표시 장치에 포함된 표시 패널의 패드들과 전자 부품 등을 전기적으로 접속하기 위한 접합 부재로 사용되고 있다.
비전도성 필름은 열에 의해 경화되는 것으로, 비전도성 필름의 경화율 측정 시 표시 패널의 손상이 발생하는 문제점이 있다.
본 발명의 목적은 표시 패널의 손상 없이 접착층의 경화율 측정이 가능한 표시 패널을 제공하는 것이다.
또한, 본 발명의 목적은 접착층의 경화율 측정이 용이한 표시 패널 제조 방법을 제공하는 것이다.
일 실시예는 표시 영역 및 비표시 영역으로 구분되는 표시 패널에 있어서, 개구가 정의된 기판; 상기 기판 상에 배치된 전자 부품; 상기 개구를 사이에 두고 일 방향으로 이격된 제1 패드, 및 제2 패드를 포함하며, 상기 비표시 영역에 배치된 복수 개의 패드들; 및 상기 기판과 상기 전자 부품 사이에 배치된 접착층; 을 포함하는 표시 패널을 제공한다.
상기 개구를 통해 상기 접착층의 하면이 노출될 수 있다.
상기 비표시 영역에 배치된 벤딩부 및 비벤딩부를 포함하고, 상기 비벤딩부와 상기 표시 영역이 중첩하는 상태에서 상기 개구는 상기 표시 영역과 중첩할 수 있다.
상기 제1 패드에 대응하는 제1 범프 및 상기 제2 패드에 대응하는 제2 범프를 포함하며, 상기 제1 범프 및 상기 제2 범프는 상기 전자 부품과 상기 기판 사이에 배치되고, 상기 제1 범프 및 상기 제2 범프는 상기 개구와 비중첩할 수 있다.
평면 상에서 상기 개구는 원 형상이고, 상기 개구의 평균 직경은 10㎛ 이상 1000㎛ 이하일 수 있다.
상기 개구는 복수 개이고, 상기 복수 개의 개구들은 평면 상에서 서로 이격된 것일 수 있다.
평면 상에서 상기 개구는 2개의 장변 및 2개의 단변을 포함하는 사각 형상일 수 있다.
상기 기판 상에 직접 배치되고, 상기 개구와 중첩하는 보조 개구가 정의된 절연층을 포함할 수 있다.
상기 보조 개구는 상기 접착층이 충전된 것일 수 있다.
상기 제1 패드는 상기 제2 패드보다 상기 표시 영역에 인접한 것일 수 있다.
평면 상에서 상기 개구는 상기 제2 패드보다 상기 제1 패드에 더 인접한 것일 수 있다.
평면 상에서 상기 제1 패드와 상기 개구 사이의 제1 이격 거리는 상기 일 방향과 나란하고, 상기 제1 이격 거리는 10 ㎛ 이상 100 ㎛ 이하일 수 있다.
평면 상에서 상기 제2 패드와 상기 개구 사이의 제2 이격 거리는 상기 일 방향과 나란하고, 상기 제2 이격 거리는 300 ㎛ 이상 700 ㎛ 이하일 수 있다.
상기 개구는 상기 접착층으로 충전된 제1 영역 및 상기 제1 영역을 사이에 두고 상기 접착층과 이격된 제2 영역을 포함할 수 있다.
단면 상에서, 상기 표시 패널의 두께 방향과 수직한 상기 개구의 폭은 10㎛ 이상 1000㎛ 이하일 수 있다.
상기 기판 하측에 배치된 보호 필름을 더 포함하고, 상기 보호 필름은 상기 전자 부품과 중첩하는 개구 영역이 정의된 것일 수 있다.
상기 보호 필름의 상기 개구 영역은 상기 개구와 중첩하는 것일 수 있다.
일 실시예는 개구가 정의되고, 복수 개의 제1 패드들 및 상기 개구를 사이에 두고 상기 제1 패드들과 일 방향으로 이격된 복수 개의 제2 패드들이 배치된 기판을 제공하는 단계; 상기 기판 상에 예비 접착층을 제공하는 단계; 상기 예비 접착층 상에 전자 부품을 제공하는 단계; 상기 예비 접착층에 초음파를 제공하여 상기 기판 및 상기 전자 부품을 결합하는 접착층을 형성하는 단계; 및 상기 개구를 통해 상기 접착층의 경화율을 측정하는 단계; 를 포함하는 표시 패널 제조 방법을 제공한다.
상기 개구를 통해 상기 접착층의 하면이 노출되고, 상기 경화율을 측정하는 단계는 상기 개구를 통해 노출된 상기 접착층의 상기 하면의 경화율을 측정하는 것일 수 있다.
상기 예비 접착층은 비전도성이고, 열 개시제를 포함하는 것일 수 있다.
상기 개구는 상기 제1 패드들 및 상기 제2 패드들과 중첩하지 않는 것일 수 있다.
상기 전자 부품 상에 배치되고, 상기 제1 패드들 및 상기 제2 패드들에 각각 대응하는 제1 범프들 및 제2 범프들을 포함하고, 상기 개구는 상기 제1 범프들 및 상기 제2 범프들 사이에 배치되는 것일 수 있다.
일 실시예는 기판에 정의된 개구를 통해 접착층의 경화율 측정이 가능하여, 손상이 방지된 표시 패널을 제공할 수 있다.
일 실시예는 개구가 정의된 기판을 제공하는 단계를 포함하여, 접착층의 경화율 측정이 용이한 표시 패널 제조 방법을 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2a는 일 실시예에 따른 표시 장치를 나타낸 분해 사시도이다.
도 2b은 일 실시예에 따른 표시 장치를 나타낸 분해 사시도이다.
도 3은 도 2b의 I-I'선에 대응하는 부분을 나타낸 단면도이다.
도 4a는 일 실시예의 표시 패널을 나타낸 평면도이다.
도 4b는 도 4a의 AA 영역에 대응하는 부분을 나타낸 도면이다.
도 5a는 일 실시예에 따른 표시 패널 일부를 나타낸 분해 사시도이다.
도 5b는 일 실시예에 따른 표시 패널 일부를 나타낸 분해 사시도이다.
도 6은 도 5a의 II-II'선에 대응하는 부분을 나타낸 단면도이다.
도 7은 일 실시예의 표시 패널 제조 방법을 나타낸 순서도이다.
도 8은 일 실시예의 표시 패널 제조 방법의 일 단계를 개략적으로 나타낸 단면도이다.
도 9는 일 실시예의 표시 패널 제조 방법의 일 단계를 개략적으로 나타낸 단면도이다.
도 10은 일 실시예의 표시 패널 제조 방법의 일 단계를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는, 도면들을 참고하여 본 발명의 일 실시예에 따른 표시 패널 및 이의 제조 방법에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치(DD)를 나타낸 사시도이다. 도 2a 및 도 2b는 일 실시예에 따른 표시 장치(DD)를 나타낸 분해 사시도이다. 도 3은 도 2b의 I-I'선에 대응하는 부분을 나타낸 단면도이다. 도 4a는 일 실시예의 표시 패널(DP)을 나타낸 평면도이다. 도 4b는 도 4a의 AA영역에 대응하는 부분을 나타낸 도면이다. 도 5a 및 도 5b는 각각 일 실시예의 표시 패널(DP) 일부를 나타낸 사시도이다. 도 5b는 본 발명 표시 패널(DP-a)의 다른 실시예를 나타낸 것이다. 도 6은 도 5a의 II-II'선에 대응하는 부분을 나타낸 단면도이다. 보다 상세하게 도 6은 도 5a를 접합하여, 도 5a의 II-II'선에 대응하는 부분을 나타낸 것이다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 또는 카메라 등일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 표시 장치로도 채용될 수 있다. 일 실시예에서, 표시 장치(DD)는 스마트 폰으로 도시되었으며, 이는 예시적인 것이다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제3 방향축(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
본 명세서에서는 설명의 편의를 위하여 제3 방향축(DR3)은 사용자에게 이미지가 제공되는 방향으로 정의된다. 또한, 제1 방향축(DR1)과 제2 방향축(DR2)은 서로 직교하고, 제3 방향축(DR3)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다.
표시 장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 생략될 수 있다.
도 2a 및 도 2b를 참조하면, 표시 장치(DD)는 윈도우(WM), 광학층(POL), 표시 모듈(DM), 및 수납 부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시 모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다. 광학층(POL)은 예를 들어, 편광층을 포함하거나, 또는 컬러 컬러필터층을 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 일 실시예의 표시 장치(DD)에서 광학층(POL)은 생략될 수 있다.
윈도우(WM)는 표시 모듈(DM) 상부에 배치되고, 표시 모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다.
표시 장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다. 비투과 영역(NTA)은 표시 장치(DD)의 비표시 영역(DD-NDA)에 중첩하며, 표시 장치(DD)의 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 비투과 영역(NTA)은 생략될 수도 있다.
표시 모듈(DM)은 윈도우(WM)와 수납 부재(BC) 사이에 배치된다. 표시 모듈(DM)은 표시 패널(DP), 및 입력 감지층(ISU)을 포함한다.
입력 감지층(ISU)은 윈도우(WM)와 표시 패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다.
일 실시예의 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 전자 부품(DC), 및 접착층(NF)을 포함할 수 있다. 또한, 표시 패널(DP)은 기판(SUB) 상에 배치된 회로 기판(PB)을 포함할 수 있다. 기판(SUB)은 개구(ON)가 정의된 것일 수 있다. 접착층(NF)은 기판(SUB)과 전자 부품(DC)을 결합하는 것일 수 있다. 기판(SUB), 접착층(NF), 전자 부품(DC), 및 회로 기판(PB)에 대해서는 이후 보다 상세히 서술한다.
다시 도 2a 및 도 2b를 참조하면, 표시 패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다. 표시 패널(DP)은 제1 비벤딩부(NBA1), 제2 비벤딩부(NBA2), 및 벤딩부(BA)를 포함할 수 있다. 제1 비벤딩부(NBA1)는 표시 패널(DP)의 표시 영역(DP-DA, 도 4a) 및 표시 패널(DP)의 비표시 영역(DP-NDA, 도 4a)에 배치된 것일 수 있다. 제2 비벤딩부(NBA2) 및 벤딩부(BA)는 표시 패널(DP)의 비표시 영역(DP-NDA, 도 4a)에 배치된 것일 수 있다.
벤딩부(BA)는 제1 비벤딩부(NBA1)와 제2 비벤딩부(NBA2) 사이에 배치될 수 있다. 제1 방향축(DR1)이 연장되는 방향과 나란하게 제1 비벤딩부(NBA1), 벤딩부(BA), 및 제2 비벤딩부(NBA2)가 배치된 것일 수 있다. 벤딩부(BA), 및 제2 비벤딩부(NBA2) 각각의 폭은 제1 비벤딩부(NBA1)의 최대 폭보다 작은 것일 수 있다. 제1 비벤딩부(NBA1)의 최대 폭, 벤딩부(BA)의 폭, 및 제2 비벤딩부(NBA2)의 폭은 제2 방향축(DR2)이 연장되는 방향과 나란한 것일 수 있다.
도 2b에서는 도 2a와 달리, 표시 패널(DP)이 벤딩된 상태를 도시하였다. 표시 패널(DP)이 벤딩된 상태에서는 표시 패널(DP)의 제2 비벤딩부(NBA2)와 표시 패널(DP)의 제1 비벤딩부(NBA1)가 중첩할 수 있다. 벤딩부(BA)는 제2 방향축(DR2)이 연장되는 방향과 나란한 벤딩축(BX)을 따라 벤딩될 수 있다. 표시 패널(DP)은 벤딩된 상태로 수납 부재(BC)에 수용되는 것일 수 있다.
도 3은 도 2a에 I-I'선에 대응하는 부분을 나타낸 것이다. 도 3을 참조하면, 기판(SUB) 상에 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)이 순차적으로 적층될 수 있다. 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)은 제3 방향축(DR3)이 연장되는 방향과 나란하게 적층된 것일 수 있다. 봉지층(TFL) 상에는 입력 감지층(ISU)이 배치될 수 있다. 입력 감지층(ISU) 상에는 전술한 광학층(POL), 및 윈도우(WM)가 배치될 수 있다. 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)은 표시 패널(DP)의 표시 영역(DP-DA, 도 4a)과 중첩하도록 기판(SUB) 상에 배치된 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 회로층(DP-CL), 및 봉지층(TFL)은 표시 패널(DP)의 표시 영역(DP-DA), 및 비표시 영역(DP-NDA)과 모두 중첩하도록 기판(SUB) 상에 배치된 것일 수 있다.
한편, 기판(SUB) 상에는 코팅층(CA)이 배치될 수 있다. 코팅층(CA)은 기판(SUB)의 제1 면(S1)상에 배치될 수 있다. 제3 방향축(DR3)을 기준으로, 코팅층(CA)의 두께는 기판(SUB)으로부터 광학층(POL)까지의 두께와 실질적으로 동일한 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 코팅층(CA)의 두께는 기판(SUB)으로부터 광학층(POL)까지의 두께와 상이할 수 있다. 코팅층(CA)은 표시 패널(DP)의 벤딩부(BA)와 중첩하는 것일 수 있다. 또한, 코팅층(CA)은 벤딩부(BA)와 중첩하는 동시에, 제1 비벤딩부(NBA1), 또는 제2 비벤딩부(NBA2)와 일부 중첩하는 것일 수 있다. 코팅층(CA)은 표시 패널(DP)의 벤딩 시, 표시 패널(DP)이 용이하게 벤딩되도록 하고, 표시 패널(DP)의 손상을 방지하는 것일 수 있다. 예를 들어, 코팅층(CA)은 아크릴계 수지를 포함하는 것일 수 있다. 하지만, 이는 예시적인 것이며, 코팅층(CA)에 포함되는 물질은 이에 한정되지 않는다.
기판(SUB)의 제2 면(S2)에는 보호 필름(PM)이 배치될 수 있다. 보호 필름(PM)은 벤딩부(BA)의 크랙을 방지하고, 기판(SUB)의 벤딩을 용이하게 하는 것일 수 있다. 기판(SUB)의 제2 면(S2)과 기판(SUB)의 제1 면(S1)은 제3 방향축(DR3)이 연장되는 방향을 기준으로 서로 이격된 것일 수 있다. 기판(SUB)의 제2 면(S2)은 전술한 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)이 적층된 기판(SUB)의 제1 면(S1)과 마주하는 면일 수 있다.
보호 필름(PM)에는 개구 영역(P-ON1)이 정의될 수 있다. 개구 영역(P-ON1)은 전자 부품(DC)과 중첩하는 것일 수 있다. 단면 상에서, 개구 영역(P-ON1)의 폭은 개구(ON)의 폭보다 큰 것일 수 있다. 개구 영역(P-ON1)의 폭은 전자 부품(DC)의 폭보다 작은 것일 수 있다. 또한, 개구 영역(P-ON1)의 폭은 전자 부품(DC)의 폭보다 큰 것일 수 있다. 이와 달리, 개구 영역(P-ON1)의 폭과 전자 부품(DC)의 폭은 실질적으로 동일할 수 있다. 개구 영역(P-ON1)의 폭과 전자 부품(DC)의 폭은 제1 방향축(DR1)이 연장되는 방향과 나란한 것일 수 있다. 또한, 서브 개구 영역(P-ON2)이 보호 필름(PM)에 정의될 수 있다. 서브 개구 영역(P-ON2)은 표시 패널(DP)의 벤딩부(BA)와 중첩하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 보호 필름(PM)의 서브 개구 영역(P-ON2)은 생략될 수 있다. 서브 개구 영역이 생략되고, 기판(SUB)의 벤딩을 용이하게 하는 패턴을 포함할 수 있다.
표시 소자층(DP-OLED)은 복수 개의 유기 발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막 등을 더 포함할 수 있다. 봉지층(TFL)은 표시 소자층(DP-OLED)을 밀봉할 수 있다. 봉지층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호할 수 있다.
기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 회로층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함할 수 있다. 중간 절연층은 적어도 하나의 중간 무기막, 또는 적어도 하나의 중간 유기막을 포함할 수 있다.
일 실시예의 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 전자 부품(DC), 및 기판(SUB)과 전자 부품(DC) 사이에 배치된 접착층(NF)을 포함할 수 있다. 전자 부품(DC), 및 접착층(NF)은 비표시 영역(DP-NDA)에 중첩하며, 기판(SUB) 상에 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 전자 부품(DC), 및 접착층(NF)은 표시 영역(DP-DA)에 중첩할 수 있다. 전자 부품(DC), 및 접착층(NF)은 비표시 영역(DP-NDA)에 중첩하고, 표시 영역(DP-DA) 일부에 중첩할 수 있다.
일 실시예의 기판(SUB)에는 개구(ON)가 정의될 수 있다. 개구(ON)는 표시 패널(DP)의 비표시 영역(DP-NDA, 도 4a)에 정의된 것일 수 있다. 개구(ON)는 기판(SUB) 상에 적층된 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)과 제3 방향축(DR3)이 연장되는 방향을 기준으로 이격된 것일 수 있다. 회로층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)은 제1 비벤딩부(NBA1)와 중첩하도록 배치된 것일 수 있고, 개구(ON)는 제2 비벤딩부(NBA2)와 중첩하도록 형성된 것일 수 있다.
개구(ON)의 폭(W0)은 제1 방향축(DR1)이 연장되는 방향과 나란한 것일 수 있다. 개구(ON)의 폭(W0)은 제3 방향축(DR3)이 연장되는 방향과 수직한 것일 수 있다. 즉, 개구(ON)의 폭(W0)은 표시 패널(DP)의 두께 방향과 수직한 것일 수 있다. 일 실시예에 따르면, 단면 상에서 개구(ON)의 폭(W0)은 10 ㎛ 이상 1000 ㎛ 이하일 수 있다. 예를 들어, 개구(ON)의 폭(W0)은 10 ㎛ 이상 100 ㎛ 이하일 수 있다. 하지만, 이는 예시적인 것이며, 개구(ON)의 폭의 범위가 이에 한정되는 것은 아니다. 개구(ON)의 폭은 접착층(NF)의 경화율 측정이 가능한 최소 폭일 수 있다.
접착층(NF)은 열에 의해 경화되는 특성을 갖는 것일 수 있다. 접착층(NF)의 경화율에 따라, 기판(SUB)과 전자 부품(DC)의 결합력이 달라질 수 있다. 기판과 전자 부품이 적절하게 결합되지 않을 경우, 표시 패널 구동 시 문제가 발생할 수 있다. 이에 따라, 표시 패널 및 표시 패널을 포함하는 표시 장치의 신뢰성이 저하될 수 있다.
종래에는 접착층의 경화율을 측정하기 위해 기판으로부터 접착층과 전자 부품을 함께 탈착하여, 접착층의 경화율을 측정하였다. 이에 따라 표시 패널의 손상이 발생하였으며, 접착층의 경화율 측정 방법이 용이하지 않았다.
일 실시예의 표시 패널(DP)에서, 접착층(NF)의 경화율은 개구(ON)를 통해 측정될 수 있다. 일 실시예의 표시 패널(DP)에서는, 전자 부품(DC)과 접착층(NF)을 기판(SUB)으로부터 탈착하지 않고, 접착층(NF)의 경화율 측정이 가능할 수 있다. 이에 따라, 표시 패널(DP)의 손상을 방지할 수 있고, 경화율의 측정 방법이 간소화될 수 있다.
도 4a를 참조하면, 표시 패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함할 수 있다. 표시 패널(DP)의 표시 영역(DP-DA)은 도 1에 도시된 표시 장치(DD)의 표시 영역(DD-DA), 또는 도 2a 및 도 2b에 도시된 윈도우(WM)의 투과 영역(TA)에 대응할 수 있다. 표시 패널(DP)의 비표시 영역(DP-NDA)은 도 1에 도시된 표시 장치(DD)의 비표시 영역(DD-NDA), 또는 도 2a 및 도 2b에 도시된 윈도우(WM)의 비투과 영역(NTA)에 대응할 수 있다.
표시 패널(DP)은 구동회로(GDC), 복수 개의 신호 라인들(SGL), 복수 개의 패드들(DP-PD), 복수 개의 연결 패드들(DP-CPD), 및 복수 개의 화소들(PX)을 포함할 수 있다.
화소들(PX)은 표시 패널(DP)의 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호 라인들(SGL), 패드들(DP-PD), 연결 패드들(DP-CPD), 및 화소 구동회로는 회로층(DP-CL, 도 3)에 포함될 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어 신호 라인(CSL)은 주사 구동회로에 제어 신호들을 제공할 수 있다. 신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩할 수 있다.
도 4a를 참조하면, 비표시 영역(DP-NDA)은 칩 영역(NDA-CA) 및 연결 패드 영역(NDA-PA)을 포함할 수 있다. 칩 영역(NDA-CA)에는 패드들(DP-PD)이 배치되고, 연결 패드 영역(NDA-PA)에는 연결 패드들(DP-CPD)이 배치될 수 있다. 칩 영역(NDA-CA)은 도 2a 및 도 2b에 도시된 전자 부품(DC)이 실장되는 영역일 수 있다. 연결 패드 영역(NDA-PA)은 도 2a 및 도 2b에 도시된 회로 기판(PB)의 일 부분이 실장되는 영역일 수 있다. 본 명세서에서, 전자 부품(DC)은 구동칩일 수 있다.
칩 영역(NDA-CA)은 제1 방향축(DR1)이 연장되는 방향을 기준으로, 서로 이격된 제1 패드 영역(SA1) 및 제2 패드 영역(SA2)을 포함한다. 패드들(DP-PD)은 제1 패드 영역(SA1)에 중첩한 제1 패드들(DP-PD1) 및 제2 패드 영역(SA2)에 중첩한 제2 패드들(DP-PD2)을 포함한다. 제1 패드들(DP-PD1)은 제2 패드들(DP-PD2)보다 표시 영역(DP-DA)에 인접한 것일 수 있다. 제1 패드들(DP-PD1)과 제2 패드들(DP-PD2)은 일 방향으로 서로 이격된 것일 수 있다. 제1 패드들(DP-PD1)과 제2 패드들(DP-PD2)은 제1 방향축(DR1)이 연장되는 방향과 나란하게 서로 이격된 것일 수 있다. 제1 패드들(DP-PD1)과 제2 패드들(DP-PD2)은 후술하는 개구(ON)를 사이에 두고 일 방향으로 이격된 것일 수 있다.
제1 패드들(DP-PD1)은 2개의 행으로 배치된 것일 수 있다. 2개의 행은 각각 제2 방향축(DR2)이 연장되는 방향과 나란한 것일 수 있다. 2개의 행 중 하나의 행에서 제1 패드들(DP-PD1)은 제2 방향축(DR2)이 연장되는 방향과 나란하게 배치된 것일 수 있다. 제2 패드들(DP-PD2)은 각각 제2 방향축(DR2)이 연장되는 방향과 나란하게 배치된 것일 수 있다. 제1 패드들(DP-PD1)은 신호 라인들(SGL)에 전기적으로 각각 연결된 출력 패드들에 대응될 수 있다. 제2 패드들(DP-PD2)은 연결 패드들(DP-CPD)에 전기적으로 각각 연결된 입력 패드들에 대응될 수 있다. 하지만, 이는 예시적인 것이며, 출력 패드들에 대응하는 제1 패드들의 수와 입력 패드들에 대응하는 제2 패드들의 수는 각각 이에 한정되지 않는다. 또한, 도 4a, 5a, 및 5b에 도시된 것과 달리, 제1 패드들(DP-PD1)의 배치 형상, 및 제2 패드들(DP-PD2)의 배치 형상은 상이할 수 있다. 예를 들어, 제1 패드들(DP-PD1)은 하나의 행으로 배치되거나, 3개 이상의 행으로 배치될 수 있다.
연결 패드들(DP-CPD)은 제2 방향축(DR2)이 연장되는 방향과 나란하게 배열되고, 연결 패드 영역(NDA-PA)과 중첩하도록 기판(SUB) 상에 배치될 수 있다. 연결 패드들(DP-CPD) 중 일부 패드들은 제2 패드 영역(SA2)에 배치된 제2 패드들(DP-PD2)에 전기적으로 각각 연결되고, 나머지 패드들은 신호 라인들(SGL) 중 대응하는 신호 라인에 전기적으로 연결될 수 있다. 예를 들어, 연결 패드들(DP-CPD) 중 어느 하나의 연결 패드가 제어 신호 라인(CSL)에 연결될 수 있다.
회로 기판(PB)은 연결 패드들(DP-CPD)에 전기적으로 각각 접촉하는 회로 패드들(PB-PD)을 포함한다. 회로 패드들(PB-PD)은 회로 기판(PB)에 정의된 회로 패드 영역(NDA-PCA)에 배치될 수 있다.
일 실시예에 따르면, 개구(ON)는 제1 패드(DP-PD1)와 제2 패드(DP-PD2) 사이에 배치될 수 있다. 본 명세서에서, 제1 패드는 전술한 제1 패드들(DP-PD1) 중 어느 하나의 패드이며, 제2 패드는 전술한 제2 패드들(DP-PD2) 중 어느 하나의 패드이다. 이하에서는, 제1 패드를 제1 패드들(DP-PD1)로, 제2 패드를 제2 패드들(DP-PD2)로 지칭하여 설명한다. 개구(ON)는 패드들(DP-PD)과 중첩하지 않는 것일 수 있다. 개구(ON)는 표시 패널(DP)의 비표시 영역(DP-NDA) 중 패드들(DP-PD)이 배치되지 않은 영역에 정의된 것일 수 있다. 개구(ON)는 제2 패드들(DP-PD2)보다 제1 패드들(DP-PD1)에 상대적으로 가깝게 배치된 것일 수 있다.
도 4b를 참조하면, 개구(ON)와 제1 패드들(DP-PD1) 사이의 제1 이격 거리(L1)는 개구(ON)와 제2 패드들(DP-PD2) 사이의 제2 이격 거리(L2)보다 짧은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 제1 이격 거리(L1)와 제2 이격 거리(L2)는 동일하거나, 제1 이격 거리(L1)가 제2 이격 거리(L2)보다 긴 것일 수 있다. 제1 이격 거리(L1)와 제2 이격 거리(L2)는 각각 제1 방향축(DR1)이 연장되는 방향과 나란한 것일 수 있다. 제1 이격 거리(L1)는 개구(ON)와 제1 패드들(DP-PD1) 사이의 최단 거리일 수 있다. 제2 이격 거리(L2)는 개구(ON)와 제2 패드들(DP-PD2) 사이의 최단 거리일 수 있다.
개구(ON)와 제1 패드들(DP-PD1)사이의 제1 이격 거리(L1)는 10 ㎛ 이상 100 ㎛ 이하일 수 있다. 예를 들어, 제1 이격 거리(L1)는 10㎛ 이상 20 ㎛ 이하일 수 있다. 개구(ON)와 제2 패드들(DP-PD2) 사이의 제2 이격 거리(L2)는 300 ㎛ 이상 700 ㎛ 이하일 수 있다. 예를 들어, 제2 이격 거리(L2)는 500㎛ 이상 700 ㎛ 이하일 수 있다. 하지만, 이는 예시적인 것이며, 개구(ON)와 패드들(DP-PD) 사이의 이격 거리의 범위가 이에 한정되는 것은 아니다.
일 실시예에 따르면, 평면 상에서 개구(ON)는 원 형상일 수 있다. 도 4a 및 도 5a에서는 개구(ON)를 원 형상으로 도시하였다. 개구(ON)가 원 형상인 경우, 개구(ON)의 평균 직경(R0, 도 4b)은 10㎛ 이상 1000㎛ 이하일 수 있다. 예를 들어, 개구(ON)의 평균 직경(R0)은 10㎛ 이상 100㎛ 이하일 수 있다. 하지만, 이는 예시적인 것이며, 개구(ON)의 평균 직경은 이에 한정되지 않는다. 개구(ON)가 원 형상인 경우, 개구(ON)의 평균 직경(R0)과 상술한 개구(ON)의 폭(W0, 도 3)은 동일한 것일 수 있다.
일 실시예에 따르면, 개구(ON)는 복수 개이고, 복수 개의 개구들(ON)은 평면 상에서 서로 이격된 것일 수 있다. 개구(ON)는 2개 이상일 수 있고, 2개 이상의 개구(ON)들은 평면 상에서 서로 이격된 것일 수 있다. 도 4a 및 도 5a에서는 원 형상의 개구들(ON) 3개가 일정 간격을 두고 이격되어 배치된 것으로 도시하였으나, 개구(ON)의 수가 이에 한정되는 것은 아니다.
예를 들어, 개구(ON)는 2개, 또는 4개 이상일 수 있다. 개구가 2개인 경우, 도 4a 및 도 5a에 도시된 3개의 개구(ON) 중 중앙의 개구가 생략되는 것일 수 있다. 복수 개의 개구들은 일정 간격을 두고 이격되어 배치될 수 있다. 또한, 개구가 복수 개인 경우, 각각의 개구 크기 및 개구 형상은 상이할 수 있다.
한편, 일 실시예의 개구(ON-a)는 사각 형상일 수 있다. 도 5b에서는, 도 4a 및 도 5a와 달리, 개구(ON-a)가 2개의 장변 및 2개의 단변을 포함하는 사각 형상인 것으로 도시하였다. 2개의 장변은 복수의 제1 패드들(DP-PD1)이 이격된 방향과 나란한 것일 수 있다. 또한, 2개의 장변은 복수의 제2 패드들(DP-PD2)이 이격된 방향과 나란한 것일 수 있다. 2개의 단변은 제1 패드들(DP-PD1)과 제2 패드들(DP-PD2)이 이격된 방향과 나란한 것일 수 있다. 2개의 장변은 제2 방향축(DR2)이 연장되는 방향과 나란한 것일 수 있고, 2개의 단변은 제1 방향축(DR1)이 연장되는 방향과 나란한 것일 수 있다. 2개의 장변의 길이는 제2 방향축이 연장되는 방향과 나란한 전자 부품(DC)의 장변의 길이보다 짧은 것일 수 있다. 2개의 단변의 길이는 제1 방향축이 연장되는 방향과 나란한 전자 부품(DC)의 단변의 길이보다 짧은 것일 수 있다. 하지만, 이는 예시적인 것이며, 개구의 형상은 이에 한정되지 않는다.
도 6을 참조하면, 개구(ON)는 제1 영역(ON-A1) 및 제2 영역(ON-A2)을 포함하는 것일 수 있다. 일 실시예에 따르면, 제1 영역(ON-A1)은 접착층(NF)에 인접한 것일 수 있다. 제1 영역(ON-A1)은 접착층(NF)과 동일한 물질로 충전된 것일 수 있다. 제2 영역(ON-A2)은 제1 영역(ON-A1)을 사이에 두고 접착층(NF)과 이격된 것일 수 있다. 제2 영역(ON-A2)은, 제1 영역(ON-A1)과 달리 접착층(NF)과 동일한 물질로 충전되지 않은 것일 수 있다. 제2 영역(ON-A2)은 물질로 채워지지 않고, 비어있는 영역일 수 있다.
전자 부품(DC) 상에 범프들(DC-BP1, DC-BP2)이 배치될 수 있다. 전자 부품 (DC) 상에 제1 패드들(DP-PD1)에 대응하는 제1 범프들(DC-BP1) 및 제2 패드들(DP-PD2)에 대응하는 제2 범프들(DC-BP2)이 배치될 수 있다. 제1 패드들(DP-PD1)의 수가 제2 패드들(DP-PD2)의 수보다 많을 경우, 제1 범프들(DC-BP1)의 수가 제2 범프들(DC-BP2)의 수보다 많을 수 있다.
일 실시예의 개구(ON)는 제1 범프들(DC-BP1)과 제2 범프들(DC-BP2) 사이에 배치된 것일 수 있다. 기판(SUB)상에 정의된 개구(ON)는 제1 패드들(DP-PD1)과 제2 패드들(DP-PD2) 사이에 배치된 것일 수 있다. 또한, 제1 패드들(DP-PD1)과 대응하는 제1 범프들(DC-BP1) 및 제2 패드들(DP-PD2)과 대응하는 제2 범프들(DC-BP2) 사이에 배치된 것일 수 있다. 일 실시예의 개구(ON)는 패드들(DP-PD) 및 범프들(DC-BP1, DC-BP2)과 중첩하지 않는 것일 수 있다. 일 실시예의 개구(ON)는 복수 개의 패드들(DP-PD) 사이에서, 패드들이 존재하지 않는 영역에 정의된 것일 수 있다.
다시 도 5a 및 도 5b를 참조하면, 일 실시예의 표시 패널(DP, DP-a)은 기판(SUB), 기판(SUB)상에 배치된 전자 부품(DC), 및 기판(SUB)과 전자 부품(DC) 사이에 배치된 접착층(NF)을 포함할 수 있다. 접착층(NF)은 기판(SUB)과 전자 부품(DC)을 결합하는 것일 수 있다.
일 실시예에 따르면, 접착층(NF)의 하면(NF-DS)이 개구(ON)를 통해 노출될 수 있다. 접착층(NF)은 하면(NF-DS) 및 하면(NF-DS)과 이격된 상면(NF-US)을 포함할 수 있다. 접착층(NF)의 하면(NF-DS)과 접착층(NF)의 상면(NF-US)은 제3 방향축(DR3)이 연장되는 방향을 기준으로 이격된 것일 수 있다.
벤딩되지 않은 상태의 표시 패널(DP, 도 2a)에서 접착층(NF)의 하면(NF-DS)은 상대적으로 표시 장치(DD)의 배면에 인접하고, 접착층(NF)의 상면(NF-US)은 상대적으로 표시 장치(DD)의 전면에 인접한 것일 수 있다. 또한, 표시 패널(DP)이 벤딩된 상태로 수납 부재(BC, 도 2b)에 수용되는 경우, 접착층(NF)의 하면(NF-DS)은 표시 장치(DD)의 전면에 상대적으로 인접하고, 접착층(NF)의 상면(NF-US)은 표시 장치(DD)의 배면에 상대적으로 인접한 것일 수 있다. 표시 패널(DP)이 벤딩된 상태로 수납 부재(BC, 도 2b)에 수용되는 경우, 접착층(NF)의 하면(NF-DS)은 표시 장치(DD)의 표시면(DD-IS)과 중첩하는 것일 수 있다. 접착층(NF)의 상면(NF-US)은 전자 부품(DC)에 인접하고, 접착층(NF)의 하면(NF-DS)은 기판(SUB)에 인접한 것일 수 있다. 이에 따라, 접착층(NF)의 하면(NF-DS)이 기판(SUB)의 개구(ON)를 통해 노출될 수 있다.
일 실시예의 표시 패널(DP)에서, 패드들(DP-PD)과 범프들(DC-BP1, DC-BP2)은 초음파 본딩 방식을 통해, 서로 열 압착될 수 있다. 기판(SUB)과 전자 부품(DC) 사이에 배치된 접착층(NF)은 열에 의해 경화되는 것일 수 있다. 열에 의해 경화된 접착층(NF, 도 6)은 패드들(DP-PD) 및 범프들(DC-BP1, DC-BP2)을 감싸는 것일 수 있다.
접착층의 경화율이 공정 상에서 요구되는 값보다 작을 경우, 기판과 전자 부품이 적절하게 결합되지 않을 수 있다. 공정 상에서 요구되는 값은 표시 패널의 정상적인 구동을 위해 요구되는 값일 수 있다. 접착층의 경화율이 공정 상에서 요구되는 값보다 작을 경우, 기판 상에 배치된 패드들과 전자 부품 상에 배치된 범프들 사이에 들뜸이 발생할 수 있다. 패드들과 범프들 사이에 들뜸이 발생하는 경우, 패드들과 범프들이 전기적으로 접촉되지 못할 수 있다. 이에 따라, 표시 패널의 신뢰성이 저하될 수 있다.
상술한 바와 같이, 일 실시예의 표시 패널(DP, DP-a)에서 접착층(NF)의 경화율은 기판(SUB)의 개구(ON)를 통해 측정될 수 있다. 기판(SUB)의 개구(ON)를 통해 접착층(NF)의 경화율 측정이 가능함에 따라, 기판(SUB) 상에 배치된 패드들(DP-PD)과 전자 부품(DC) 상에 배치된 범프들(DC-BP1, DC-BP2)의 들뜸을 개선할 수 있다. 이에 따라, 표시 패널의 불량 발생이 방지되고, 표시 패널의 신뢰성이 유지될 수 있다.
한편, 기판(SUB) 상에 절연층(SL)이 배치될 수 있다. 절연층(SL)은 배리어층 및/또는 버퍼층을 구성할 수 있다. 도 3 및 도 6에서 절연층(SL)이 단층으로 도시되었으나, 실시예가 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에서 절연층은 다층일 수 있다. 일 실시예에 따르면, 절연층(SL)은 보조 개구(S-ON)를 포함할 수 있다. 보조 개구(S-ON)는 기판(SUB)의 개구(ON)와 중첩하는 것일 수 있다. 보다 상세하게, 보조 개구(S-ON)는 개구(ON)의 제1 영역(ON-A1)과 중첩하는 것일 수 있다. 개구(ON)의 제1 영역(ON-A1)과 동일하게 보조 개구(S-ON)는 접착층(NF)에 인접한 것일 수 있다. 보조 개구(S-ON)는 접착층(NF)과 동일한 물질로 채워진 것일 수 있다.
다시 도 4a, 도 5a 및 도 5b를 참조하면, 표시 패널(DP) 상에 회로 기판(PB)이 배치될 수 있다. 회로 기판(PB)은 기판(SUB)의 일단에 배치되며, 회로층(DP-CL)에 전기적으로 연결될 수 있다. 회로 기판(PB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로 기판(PB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다. 회로 기판(PB)은 표시 패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 타이밍 제어회로는 집적 칩의 형태로 회로 기판(PB)에 실장될 수 있다. 회로 기판(PB)은 입력 감지층(ISU)을 제어하는 입력 감지 회로를 포함할 수 있다.
회로 기판(PB)은 보조 접착층(NF-B)에 의해 기판(SUB)과 결합되는 것일 수 있다. 보조 접착층(NF-B)은 일 실시예의 접착층(NF)과 동일한 특성을 나타내는 것일 수 있다. 보조 접착층(NF-B)은 일 실시예의 접착층(NF)과 동일한 물질로 형성된 것일 수 있다.
일 실시예의 표시 패널(DP, DP-a)은 개구(ON)가 정의된 기판(SUB), 기판(SUB) 상에 배치된 전자 부품(DC), 및 기판(SUB)과 전자 부품(DC) 사이에 배치되는 접착층(NF)을 포함할 수 있다. 접착층(NF)은 기판(SUB)과 전자 부품(DC)을 결합하는 것으로, 접착층(NF)의 경화율은 기판(SUB)의 개구(ON)를 통해 측정될 수 있다. 이에 따라, 표시 패널(DP, DP-a)의 손상이 방지되고, 접착층(NF)의 경화율 측정 방법이 용이한 특성을 나타낼 수 있다.
도 7은 일 실시예의 표시 패널 제조 방법을 나타낸 순서도이다. 도 8 내지 도 10은 각각 일 실시예의 표시 패널 제조 방법의 단계를 개략적으로 나타낸 도면이다. 도 2a 내지 도 6을 참조하여 설명한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대해 자세한 설명은 생략한다.
일 실시예의 표시 패널 제조 방법은 기판(SUB)을 제공하는 단계(S100), 예비 접착층(P-NF)을 제공하는 단계(S200), 전자 부품(DC)을 제공하는 단계(S300), 접착층(NF)을 형성하는 단계(S400), 및 경화율을 측정하는 단계(S500)를 포함할 수 있다. 또한, 일 실시예의 표시 패널 제조 방법은 경화율을 측정하는 단계(S500) 이후에, 기판을 벤딩하는 단계(S600)를 포함할 수 있다.
일 실시예의 표시 패널 제조 방법에서 기판(SUB)을 제공하는 단계(S100)는 제1 패드들(DP-PD1) 및 제2 패드들(DP-PD2)을 포함하고, 개구(ON)가 정의된 기판(SUB)이 제공되는 것일 수 있다. 기판(SUB) 상에 절연층(SL)이 배치될 수 있다. 또한, 기판(SUB)은 기판(SUB) 하측에 보호 필름(PM)이 배치된 상태로 제공되는 것일 수 있다.
예를 들어, 기판(SUB)은 폴리이미드계 수지를 포함할 수 있다. 기판(SUB)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌계 수지, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 및 페릴렌계 수지 중 어느 하나를 포함할 수 있다. 하지만, 이는 예시적인 것이며, 실시예가 이에 한정되지 않는다.
한편, 기판(SUB)의 개구(ON) 및 절연층(SL)의 보조 개구(S-ON)는 레이저를 이용하여 형성된 것일 수 있다. 기판(SUB)에 절연층(SL)이 형성된 이후 레이저를 통해 개구(ON) 및 보조 개구(S-ON)가 동시에 형성된 것일 수 있다. 또는 기판(SUB)에 레이저를 이용하여 개구(ON)를 형성한 이후, 개구(ON) 상에 마스크가 제공될 수 있다. 기판(SUB)의 개구(ON)를 제외한 영역에 절연층(SL)이 배치되도록 마스크가 제공되고, 증착 공정을 통해 절연층(SL)이 형성될 수 있다. 즉, 기판(SUB)의 개구(ON)와 절연층(SL)의 보조 개구(S-ON)가 중첩하도록, 마스크가 제공되는 것일 수 있다. 하지만, 이는 예시적인 것이며, 기판(SUB)의 개구(ON)와 절연층(SL)의 보조 개구(S-ON)를 형성하기 위한 방법은 이에 제한되지 않는다.
이어서, 기판(SUB) 상에 예비 접착층(P-NF)과 전자 부품(DC)이 제공될 수 있다. 전자 부품(DC)은 기판(SUB)에 배치된 제1 패드들(DP-PD1)과 대응하는 제1 범프들(DC-BP1), 및 제2 패드들(DP-PD2)에 대응하는 제2 범프들(DC-BP2)이 배치된 상태로 제공되는 것일 수 있다.
일 실시예의 예비 접착층(P-NF)은 비전도성 성질을 갖는 것일 수 있다. 예비 접착층(P-NF)은 열 개시제를 포함하는 필름 형태의 접착 부재로 제공될 수 있다. 예비 접착층(P-NF)에 초음파를 가하여 기판(SUB)과 전자 부품(DC)을 결합하는 접착층(NF)이 형성될 수 있다.
상술한 바와 같이, 기판(SUB) 상에 배치된 패드들(DP-PD)과 전자 부품(DC) 상에 배치된 범프들(DC-BP1, DC-BP2)은 초음파 본딩 방식을 통해, 서로 열 압착될 수 있다. 기판(SUB)과 전자 부품(DC) 사이에 배치된 예비 접착층(P-NF)은 열에 의해 경화되어 접착층(NF)이 형성될 수 있다. 열에 의해 경화된 접착층(NF)은 패드들(DP-PD) 및 범프들(DC-BP1, DC-BP2)을 감싸는 것일 수 있다.
도 10을 참조하면, 기판(SUB)의 개구(ON)를 통해 접착층(NF)의 경화율이 측정될 수 있다. 경화된 접착층(NF)은 기판(SUB)의 개구(ON)를 통해 일부 노출될 수 있다. 보다 상세하게는 경화된 접착층(NF)의 하면(NF-DS, 도 5a)이 개구(ON)를 통해 일부 노출될 수 있다. 접착층(NF)의 경화율을 측정하기 위해, 푸리에 변환 적외선 분광기(Fourier Transform Infrared Spectrometer, FT-IR)를 이용할 수 있다. 도 10에서는 접착층(NF)의 경화율을 측정하기 위한 도구로 탐침(IR)을 도시하였으나, 이는 예시적인 것이며, 경화율 측정 방법이 이에 한정되는 것은 아니다.
예를 들어, 예비 접착층(P-NF) 및 접착층(NF)에 포함된 관능기(functional group)의 피크(peak)를 측정하여 경화율을 분석할 수 있다. 관능기의 피크는 푸리에 변환 적외선 분광기에 의해 측정될 수 있다. 예비 접착층(P-NF) 상태에서 관능기의 피크를 측정하고, 초음파가 제공된 후, 형성된 접착층(NF) 상태에서 관능기의 피크를 측정할 수 있다. 예비 접착층(P-NF) 상태에서 측정된 피크와 접착층(NF) 상태에서 측정된 피크를 비교하여 경화율을 산출할 수 있다. 또는, 예비 접착층(P-NF) 상태에서 측정된 그래프의 면적과 접착층(NF) 상태에서 측정된 그래프의 면적을 비교하여, 경화율을 산출할 수 있다.
한편, 경화율을 측정한 이후, 표시 패널(DP)이 벤딩될 수 있다. 보다 구체적으로, 표시 패널(DP)에 포함된 기판(SUB)이 벤딩될 수 있다. 도 2b, 및 도 3에 도시된 바와 같이, 표시 패널(DP)에 포함된 기판(SUB)이 벤딩될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 기판(SUB)의 벤딩 단계는 생략될 수 있다.
일 실시예의 표시 패널 제조 방법은 개구가 정의된 기판을 제공하는 단계(S100), 기판 상에 예비 접착층을 제공하는 단계(S200), 예비 접착층 상에 전자 부품을 제공하는 단계(S300), 예비 접착층에 초음파를 제공하여 기판과 전자 부품을 결합하는 접착층을 형성하는 단계(S400), 및 개구를 통해 접착층의 경화율을 측정하는 단계(S500)를 포함할 수 있다. 일 실시예의 표시 패널 제조 방법에 따르면, 개구를 통해 접착층의 경화율을 측정하는 단계를 포함하여, 접착층의 경화율 측정 방법이 간소화될 수 있다. 또한, 접착층과 전자 부품을 기판으로부터 탈착하지 않고, 접착층의 경화율 측정이 가능하여, 표시 패널의 손상이 방지될 수 있다.
일 실시예의 표시 패널은 개구가 정의된 기판, 기판 상에 배치된 전자 부품, 및 기판과 전자 부품 사이에 배치되고, 기판에 배치된 패드들과 중첩하지 않는 접착층을 포함할 수 있다. 일 실시예의 표시 패널에서, 기판의 개구를 통해 접착층의 하면이 노출될 수 있고, 개구를 통해 노출된 접착층의 하면을 통해 접착층의 경화율을 측정할 수 있다. 기판으로부터 접착층 및 전자 부품의 탈착없이, 접착층의 경화율을 측정할 수 있다. 이에 따라, 표시 패널의 손상이 방지되고, 접착층의 경화율 측정이 용이할 수 있다.
일 실시예의 표시 패널 제조 방법은 기판을 제공하는 단계, 기판 상에 예비 접착층 및 전자 부품을 제공하는 단계, 예비 접착층에 초음파를 가하여 접착층을 형성하는 단계, 및 개구를 통해 접착층의 경화율을 측정하는 단계를 포함할 수 있다. 일 실시예에 따르면, 표시 패널 제조 방법은 기판에 정의된 개구를 통해 접착층의 경화율을 측정하는 단계를 포함할 수 있다. 이에 따라, 표시 패널의 손상이 방지되고, 접착층의 경화율 측정 방법이 간소화될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 표시 패널 SUB: 기판
ON: 개구 SL: 절연층

Claims (22)

  1. 표시 영역 및 비표시 영역으로 구분되는 표시 패널에 있어서,
    개구가 정의된 기판;
    상기 기판 상에 배치된 전자 부품;
    상기 개구를 사이에 두고 일 방향으로 이격된 제1 패드, 및 제2 패드를 포함하며, 상기 비표시 영역에 배치된 복수 개의 패드들; 및
    상기 기판과 상기 전자 부품 사이에 배치된 접착층; 을 포함하는 표시 패널.
  2. 제 1항에 있어서,
    상기 개구를 통해 상기 접착층의 하면이 노출되는 표시 패널.
  3. 제 1항에 있어서,
    상기 비표시 영역에 배치된 벤딩부 및 비벤딩부를 포함하고,
    상기 비벤딩부와 상기 표시 영역이 중첩하는 상태에서 상기 개구는 상기 표시 영역과 중첩하는 표시 패널.
  4. 제 1항에 있어서,
    상기 제1 패드에 대응하는 제1 범프 및 상기 제2 패드에 대응하는 제2 범프를 포함하며,
    상기 제1 범프 및 상기 제2 범프는 상기 전자 부품과 상기 기판 사이에 배치되고,
    상기 제1 범프 및 상기 제2 범프는 상기 개구와 비중첩하는 표시 패널.
  5. 제 1항에 있어서,
    평면 상에서 상기 개구는 원 형상이고, 상기 개구의 평균 직경은 10㎛ 이상 1000㎛ 이하인 표시 패널.
  6. 제 1항에 있어서,
    상기 개구는 복수 개이고, 상기 복수 개의 개구들은 평면 상에서 서로 이격된 표시 패널.
  7. 제 1항에 있어서,
    평면 상에서 상기 개구는 2개의 장변 및 2개의 단변을 포함하는 사각 형상인 표시 패널.
  8. 제 1항에 있어서,
    상기 기판 상에 직접 배치되고, 상기 개구와 중첩하는 보조 개구가 정의된 절연층을 포함하는 표시 패널.
  9. 제 8항에 있어서,
    상기 보조 개구는 상기 접착층이 충전된 표시 패널.
  10. 제 1항에 있어서,
    상기 제1 패드는 상기 제2 패드보다 상기 표시 영역에 인접한 표시 패널.
  11. 제 10항에 있어서,
    평면 상에서 상기 개구는 상기 제2 패드보다 상기 제1 패드에 더 인접한 표시 패널.
  12. 제 1항에 있어서,
    평면 상에서 상기 제1 패드와 상기 개구 사이의 제1 이격 거리는 상기 일 방향과 나란하고, 상기 제1 이격 거리는 10 ㎛ 이상 100 ㎛ 이하인 표시 패널.
  13. 제 1항에 있어서,
    평면 상에서 상기 제2 패드와 상기 개구 사이의 제2 이격 거리는 상기 일 방향과 나란하고, 상기 제2 이격 거리는 300 ㎛ 이상 700 ㎛ 이하인 표시 패널.
  14. 제 1항에 있어서,
    상기 개구는 상기 접착층으로 충전된 제1 영역 및 상기 제1 영역을 사이에 두고 상기 접착층과 이격된 제2 영역을 포함하는 표시 패널.
  15. 제 1항에 있어서,
    단면 상에서, 상기 표시 패널의 두께 방향과 수직한 상기 개구의 폭은 10㎛ 이상 1000㎛ 이하인 표시 패널.
  16. 제 1항에 있어서,
    상기 기판의 일면에 배치된 보호 필름을 더 포함하고,
    상기 보호 필름은 상기 전자 부품과 중첩하는 개구 영역이 정의된 표시 패널.
  17. 제 16항에 있어서,
    상기 보호 필름의 상기 개구 영역은 상기 개구와 중첩하는 표시 패널.
  18. 개구가 정의되고, 복수 개의 제1 패드들 및 상기 개구를 사이에 두고 상기 제1 패드들과 일 방향으로 이격된 복수 개의 제2 패드들이 배치된 기판을 제공하는 단계;
    상기 기판 상에 예비 접착층을 제공하는 단계;
    상기 예비 접착층 상에 전자 부품을 제공하는 단계;
    상기 예비 접착층에 초음파를 제공하여 상기 기판 및 상기 전자 부품을 결합하는 접착층을 형성하는 단계; 및
    상기 개구를 통해 상기 접착층의 경화율을 측정하는 단계; 를 포함하는 표시 패널 제조 방법.
  19. 제 18항에 있어서,
    상기 개구를 통해 상기 접착층의 하면이 노출되고,
    상기 경화율을 측정하는 단계는 상기 개구를 통해 노출된 상기 접착층의 상기 하면의 경화율을 측정하는 표시 패널 제조 방법.
  20. 제 18항에 있어서,
    상기 예비 접착층은 비전도성이고, 열 개시제를 포함하는 표시 패널 제조 방법.
  21. 제 18항에 있어서,
    상기 개구는 상기 제1 패드들 및 상기 제2 패드들과 중첩하지 않는 표시 패널 제조 방법.
  22. 제 18항에 있어서,
    상기 전자 부품 상에 배치되고, 상기 제1 패드들 및 상기 제2 패드들에 각각 대응하는 제1 범프들 및 제2 범프들을 포함하고,
    상기 개구는 상기 제1 범프들 및 상기 제2 범프들 사이에 배치되는 표시 패널 제조 방법.
KR1020200083398A 2020-07-07 2020-07-07 표시 패널 및 이의 제조 방법 KR20220006151A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200083398A KR20220006151A (ko) 2020-07-07 2020-07-07 표시 패널 및 이의 제조 방법
CN202110577366.5A CN113921735A (zh) 2020-07-07 2021-05-26 显示面板及其制造方法
EP21176771.0A EP3937250A1 (en) 2020-07-07 2021-05-31 Display panel and manufacturing method for same
US17/365,678 US11776943B2 (en) 2020-07-07 2021-07-01 Display panel and manufacturing method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200083398A KR20220006151A (ko) 2020-07-07 2020-07-07 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220006151A true KR20220006151A (ko) 2022-01-17

Family

ID=76197283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200083398A KR20220006151A (ko) 2020-07-07 2020-07-07 표시 패널 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US11776943B2 (ko)
EP (1) EP3937250A1 (ko)
KR (1) KR20220006151A (ko)
CN (1) CN113921735A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699823B1 (ko) 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
JP2010135513A (ja) 2008-12-03 2010-06-17 Sumitomo Electric Ind Ltd 実装体
KR102657124B1 (ko) 2016-10-20 2024-04-16 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102595102B1 (ko) * 2016-11-01 2023-10-31 삼성디스플레이 주식회사 표시장치
KR102593828B1 (ko) * 2016-11-02 2023-10-26 삼성디스플레이 주식회사 표시 장치
KR102658176B1 (ko) * 2018-04-24 2024-04-18 삼성디스플레이 주식회사 표시장치
KR102555303B1 (ko) * 2018-10-31 2023-07-17 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 휴대용 단말기
KR20200060594A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
CN109658831B (zh) * 2018-12-20 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN113921735A (zh) 2022-01-11
US20220013517A1 (en) 2022-01-13
EP3937250A1 (en) 2022-01-12
US11776943B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
KR102341124B1 (ko) 전자패널, 표시장치, 및 그 제조 방법
US11437441B2 (en) Display panel including vernier mark for aligning conductive adhesive member, electronic apparatus including the same, and method of manufacturing the electronic apparatus
US10811482B2 (en) Display device including a display module with connecting pins
US11150752B2 (en) Display device and portable device including the same
US11183672B2 (en) Display device having first and second adhesive portions
US20150077656A1 (en) Display device and method for manufacturing the same
KR20210149265A (ko) 표시장치 및 이의 제조 방법
US11605695B2 (en) Display device and method for manufacturing the same
KR20210149269A (ko) 표시장치 및 이의 제조 방법
US11132945B2 (en) Display device including a sensor unit disposed on an adhesive member and method for manufacturing the same
KR20220006151A (ko) 표시 패널 및 이의 제조 방법
CN112786651A (zh) 覆盖窗、制造覆盖窗的方法及包括覆盖窗的显示装置
KR20200138583A (ko) 표시 장치 및 그 제조 방법
KR20220003686A (ko) 표시장치
KR20220077316A (ko) 표시 장치 및 표시 장치의 패드 접속 검사 방법
KR20220122843A (ko) 전자 장치
US11552155B2 (en) Method for manufacturing display device
KR20220058784A (ko) 표시장치의 제조 방법
TWI822039B (zh) 電子裝置的製造方法
US20240122011A1 (en) Display device
KR20210090753A (ko) 표시패널, 표시패널의 제조 방법, 및 이를 포함한 표시장치
US11522037B2 (en) Display panel including pads on side surface thereof adjacent connection lines having reduced widths
US20240057414A1 (en) Display device and manufacturing method for the same
US20230247874A1 (en) Display device
KR20210152066A (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal