CN113921735A - 显示面板及其制造方法 - Google Patents

显示面板及其制造方法 Download PDF

Info

Publication number
CN113921735A
CN113921735A CN202110577366.5A CN202110577366A CN113921735A CN 113921735 A CN113921735 A CN 113921735A CN 202110577366 A CN202110577366 A CN 202110577366A CN 113921735 A CN113921735 A CN 113921735A
Authority
CN
China
Prior art keywords
opening
display panel
pad
adhesive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110577366.5A
Other languages
English (en)
Inventor
李贤娥
吴善玉
陆起劲
朴赞宰
李相德
韩秀衍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113921735A publication Critical patent/CN113921735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32112—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及具有显示区域和非显示区域的显示面板及其制造方法。显示面板包括：衬底，具有至少一个第一开口；电子组件，设置在衬底上；多个焊盘，设置在非显示区域中并包括在第一方向上彼此间隔开的第一焊盘和第二焊盘，并且该至少一个第一开口位于第一焊盘与第二焊盘之间；以及粘合层，设置在衬底与电子组件之间，并且与至少一个第一开口重叠。

Description

显示面板及其制造方法
相关申请的交叉引用
本申请要求于2020年7月7日提交的第10-2020-0083398号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用由此并入，如同在本文中完全阐述一样。
技术领域
本发明的示例性实施方式总体上涉及一种显示面板及其制造方法，并且更具体地，涉及一种包括通过衬底的开口暴露的粘合层的显示面板及其制造方法。
背景技术
诸如显示设备的电子设备包括多条电路线和连接至电路线的多个电子元件，并且通过接收电信号来操作。粘合构件用于连接多条电路线和多个电子元件。例如，非导电膜(NCF)已被用作用于连接包括在显示设备中的显示面板的焊盘和电子组件的粘合构件。
非导电膜通过加热固化，并且在制造显示面板期间，测量用作粘合构件的非导电膜的固化率的步骤是必要的。
在本背景技术部分中公开的以上信息仅用于本发明构思的背景技术的理解，并且因此，其可以包括不构成现有技术的信息。
发明内容
申请人认识到测量用作粘合构件的非导电膜的固化率可能损坏显示面板的电子组件。
根据本发明的原理和示例性实施例构造的显示面板及用于制造其的方法能够容易地测量粘合构件的固化率，而不损坏显示面板。例如，显示面板可以包括具有开口的衬底和通过开口暴露的粘合层。固化率可以由通过粘合层的开口***的探针等来测量。
本发明构思的附加特征将在随后的描述中阐述，并且将部分地从描述中显而易见，或者可以通过本发明构思的实践来获知。
根据本发明的一个方面，具有显示区域和非显示区域的显示面板，该显示面板包括：衬底，具有至少一个第一开口；电子组件，设置在衬底上；多个焊盘，设置在非显示区域中并且包括在第一方向上彼此间隔开的第一焊盘和第二焊盘，并且该至少一个第一开口设置在第一焊盘与第二焊盘之间；以及粘合层，设置在衬底与电子组件之间。
粘合层可以具有通过至少一个第一开口暴露的第一表面。
衬底可以包括设置在非显示区域中的可弯曲部分和不可弯曲部分。至少一个第一开口可以在不可弯曲部分和显示区域在其中可以彼此重叠的位置中与显示区域重叠。
显示面板还可以包括与第一焊盘电连接的第一凸块和与第二焊盘电连接的第二凸块。第一凸块和第二凸块可以设置在电子组件与衬底之间，而不与至少一个第一开口重叠。
至少一个第一开口可以具有大致圆形形状，该大致圆形形状具有约等于或大于10μm且等于或小于约1000μm的平均直径。
至少一个第一开口可以包括彼此间隔开的多个开口。
至少一个第一开口可以包括具有由两组大致平行的边限定的大致矩形形状的单个开口。
显示面板还可以包括直接设置在衬底上并且具有与至少一个第一开口重叠的第二开口的绝缘层。
第二开口可以包括与粘合层相同的材料。
第一焊盘可以比第二焊盘更靠近显示区域。
至少一个第一开口可以更靠近第一焊盘而不是第二焊盘。
第一焊盘与至少一个第一开口之间的第一距离可以基本上平行于第一方向，并且第一距离可以约等于或大于10μm并且等于或小于约100μm。
第二焊盘与至少一个第一开口之间的第二距离可以基本上平行于第一方向，并且第二距离可以等于或大于约300μm并且等于或小于约700μm。
至少一个第一开口可以包括第一区域和第二区域，第一区域包括与粘合层相同的材料，第二区域与粘合层间隔开，并且第一区域位于粘合层与第二区域之间。
至少一个第一开口可以在基本上垂直于显示面板的厚度方向的方向上具有宽度，该宽度等于或大于约10μm并且等于或小于约1000μm。
显示面板还可以包括设置在衬底的第一表面上的保护膜。保护膜可以包括与电子组件重叠的第一开口区域。
保护膜的第一开口区域可以与至少一个第一开口重叠。
第一凸块可以与第一焊盘重叠并接触第一焊盘，并且第二凸块可以与第二焊盘重叠并接触第二焊盘。
根据本发明的另一方面，用于制造显示面板的方法，该方法包括以下步骤：设置衬底，该衬底具有至少一个开口以及多个第一焊盘和多个第二焊盘，第二焊盘在第一方向上与第一焊盘间隔开，并且所述至少一个开口设置在第一焊盘与第二焊盘之间；在衬底上设置初步粘合层；在初步粘合层上设置电子组件；通过向初步粘合层施加超声波来形成粘合层，以附接衬底和电子组件；以及通过至少一个开口测量粘合层的固化率。
测量固化率的步骤可以通过测量粘合层的、通过至少一个开口暴露的第一表面的固化率来执行。
初步粘合层可以是非导电的，并且包括热引发剂。
至少一个开口可以形成为不与第一焊盘和第二焊盘重叠。
该方法还可以包括设置分别电连接至第一焊盘和第二焊盘的第一凸块和第二凸块的步骤，第一凸块和第二凸块设置在电子组件上。至少一个开口可以设置在第一凸块与第二凸块之间。
将理解的是，前面的一般描述和以下详细描述两者是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
附图被包括以提供对本发明的进一步理解，并且并入本说明书中且构成本说明书的一部分，附图示出了本发明的示例性实施方式，并且与说明书一起用于解释本发明构思。
图1是根据本发明的原理构造的显示设备的实施方式的立体图。
图2A是包括处于基本上平坦位置中的显示面板的图1的显示设备的分解立体图。
图2B是包括处于弯曲位置中的显示面板的图1的显示设备的分解立体图。
图3是沿着图2B的线I-I'截取的显示设备的剖视图。
图4A是根据本发明的原理构造的显示面板的实施方式的平面图。
图4B是与图4A的区域AA对应的一部分的放大平面图。
图5A是图4A的显示面板的一部分的实施方式的分解立体图。
图5B是图4A的显示面板的一部分的另一实施方式的分解立体图。
图6是沿着图5A的线II-II'截取的剖视图。
图7是根据本发明的原理的显示面板制造方法的实施方式的流程图。
图8至图10是示意性地示出图7的示例性显示面板制造方法的具体步骤的剖视图。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多具体细节以提供对本发明的各种示例性实施方式或实施例的透彻理解。如本文中所使用的，“实施方式”和“实施例”是可互换的词，它们是采用本文中公开的本发明构思中的一个或多个的设备或方法的非限制性示例。然而，显而易见地是可以在没有这些具体细节或具有一个或多个等效布置的情况下实践各种示例性实施方式。在其它情况下，以框图形式示出了公知的结构和设备，以避免不必要地模糊各种示例性实施方式。此外，各种示例性实施方式可以是不同的，但是不必是排他的。例如，在不背离本发明构思的情况下，示例性实施方式的特定形状、配置和特性可以在另一示例性实施方式中使用或实现。
除非另外说明，否则示出的示例性实施方式将理解为提供其中可在实践中实施本发明构思的一些方式的变化的细节的示例性特征。因此，除非另外说明，否则在不背离本发明构思的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独或统称为“元件”)可另外组合、分离、互换和/或重新布置。
在附图中通常提供交叉影线和/或阴影的使用来阐明相邻元件之间的边界。如此，除非说明，否则交叉影线或阴影的存在或不存在两者不传达或指示对具体材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，出于清楚和/或描述性目的，可以夸大元件的尺寸和相对尺寸。当示例性实施方式可以不同地实施时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。此外，相同的参考标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，它可以直接在所述另一元件或层上、直接连接至或联接至所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称作为“直接”在另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1-轴、D2-轴和D3-轴不限于直角坐标系的三个轴(诸如x-轴、y-轴和z-轴)，并且可以以更宽泛的意义解释。例如，D1-轴、D2-轴和D3-轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合，诸如，例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任何组合和所有组合。
尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述性目的，在本文中可以使用诸如“下面”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且由此来描述如附图中所示的一个元件与另一元件(多个元件)的关系。空间相对术语旨在包括除了附图中描绘的定向之外的装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随后被定向在其它元件或特征“之上”。因此，示例性术语“下方”可以包括上方和下方的定向两者。此外，装置可以另外定向(例如，旋转90度或处于其它定向)，并且如此，相应地解释本文中使用的空间相对描述符。
本文中使用的术语是出于描述具体实施方式的目的，而不是旨在进行限制。如本文中所使用的，除非上下文另外清楚地指示，否则单数形式“一(a)”、“一(an)”和“该”旨在也包括复数形式。此外，当在本说明书中使用时，术语“包括(comprise)”、“包括有(comprising)”、“包括(include)”和/或“包括有(including)”指定所述特征、整体、步骤、操作、元件、组件和/或其群组的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还应注意，如本文中所使用的，术语“基本上”、“约”和其它类似术语用作近似的术语，而不用作程度的术语，并且如此，用于解释将由本领域中的普通技术人员认识到的测量值、计算值和/或提供值中的固有偏差。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有由与本公开所属领域中的普通技术人员通常理解的相同的含义。除非在本文中明确如此限定，否则术语(诸如在通常使用的字典中限定的术语)应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释。
图1是根据本发明的原理构造的显示设备的实施方式的立体图。
显示设备DD可以是响应于电信号而被激活的设备。显示设备DD可以包括各种实施方式。例如，显示设备DD可以构成个人计算机、膝上型计算机、个人数字终端、汽车导航单元、智能电话、平板计算机、相机等，或者可以是个人计算机、膝上型计算机、个人数字终端、汽车导航单元、智能电话、平板计算机、相机等的一部分。这些仅作为实施方式示出，并且其它类型的显示设备可以并入本文中所公开的发明构思。在图1中所示的示出的实施方式中，显示设备DD可以用作智能电话。
在图1和以下附图中，第一方向DR1至第三方向DR3、以及由本说明书中描述的第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向是相对的概念，并且因此可以改变到不同的方向。
在本说明书中，为了便于描述，第三方向DR3被限定为其中向用户提供图像的方向。此外，第一方向DR1和第二方向DR2彼此正交，并且第三方向DR3可以是相对于由第一方向DR1和第二方向DR2限定的平面的法线方向。
显示设备DD可以通过显示表面DD-IS显示图像IM。参考图1，显示表面DD-IS包括在其中显示图像IM的显示区域DD-DA和邻近于显示区域DD-DA的非显示区域DD-NDA。非显示区域DD-NDA是其中不显示图像的区域。然而，实施方式不限于此，并且可以省略非显示区域DD-NDA。
图2A是包括处于非弯曲(基本上平坦)位置中的显示面板的图1的显示设备的分解立体图，以及图2B是包括处于弯曲位置中的显示面板的图1的显示设备的分解立体图。图3是沿着图2B的线I-I'截取的显示设备的剖视图。图4A是根据本发明的原理构造的显示面板的实施方式的平面图。
参考图2A和图2B，显示设备DD可以包括窗WM、光学层POL、显示模块DM和容纳构件BC。容纳构件BC可以是盒、支架、外壳等以容纳显示模块DM，并且容纳构件BC联接至窗WM。光学层POL可以包括例如偏振层或滤色层。然而，实施方式不限于此，并且在显示设备DD中，可以省略光学层POL。
窗WM可以设置在显示模块DM上，并将从显示模块DM提供的图像(例如，IM)传输至外部。窗WM包括透射区域TA和非透射区域NTA。透射区域TA可以与显示区域DD-DA重叠，并且可以具有与显示区域DD-DA相对应的形状。
在显示设备DD的显示区域DD-DA上显示的图像IM可以通过窗WM的透射区域TA从外部观看。非透射区域NTA可以与显示设备DD的非显示区域DD-NDA重叠，并且具有与显示设备DD的非显示区域DD-NDA相对应的形状。非透射区域NTA可以是具有比透射区域TA相对更低的透光率的区域。然而，实施方式不限于此，并且也可以省略非透射区域NTA。
显示模块DM设置在窗WM与容纳构件BC之间。显示模块DM包括显示面板DP和输入感测层ISU。
输入感测层ISU可以设置在窗WM与显示面板DP之间。输入感测层ISU检测从外部施加的输入。从外部施加的输入可以以各种形式提供。例如，外部输入包括各种类型的外部输入，诸如用户的身体的一部分、手写笔、光、热或压力。
参考图2A、图2B和图3，显示面板DP可以包括图3的衬底SUB、设置在衬底SUB上的电子组件DC以及图3的粘合层NF。此外，显示面板DP可以包括设置在衬底SUB上的图2A的电路板PB。衬底SUB可以具有如图3中所示的开口ON。粘合层NF可以联接衬底SUB和电子组件DC。稍后将更详细地描述衬底SUB、粘合层NF、电子组件DC和电路板PB。
参考图2A和图2B，显示面板DP可以生成图像(例如，IM)，并将生成的图像(例如，IM)传输至窗WM。显示面板DP可以包括第一不可弯曲(例如，基本上平坦)部分NBA1、第二不可弯曲部分NBA2和可弯曲部分BA。例如，参考图4A，第一不可弯曲部分NBA1可以设置在显示面板DP的显示区域DP-DA中和显示面板DP的非显示区域DP-NDA中。第二不可弯曲部分NBA2和可弯曲部分BA可以设置在显示面板DP的非显示区域DP-NDA中。
可弯曲部分BA可以设置在第一不可弯曲部分NBA1与第二不可弯曲部分NBA2之间。第一不可弯曲部分NBA1、可弯曲部分BA和第二不可弯曲部分NBA2可以在第一方向DR1上并排设置。可弯曲部分BA和第二不可弯曲部分NBA2中的每个的宽度可以小于第一不可弯曲部分NBA1的最大宽度。第一不可弯曲部分NBA1的最大宽度、可弯曲部分BA的宽度和第二不可弯曲部分NBA2的宽度可以基本上平行于第二方向DR2。
在图2B中，与图2A中不同，示出了显示面板DP的弯曲位置。在显示面板DP的弯曲位置中，显示面板DP的第二不可弯曲部分NBA2和显示面板DP的第一不可弯曲部分NBA1可以重叠。可弯曲部分BA可以绕基本上平行于第二方向DR2的可弯曲轴BX弯曲。显示面板DP可以以弯曲位置容纳在容纳构件BC中。
参考图3，电路层DP-CL、显示元件层DP-OLED和封装层TFL可以依次堆叠在衬底SUB上。电路层DP-CL、显示元件层DP-OLED和封装层TFL可以堆叠在第三方向DR3上。输入感测层ISU可以设置在封装层TFL上。上面描述的光学层POL和窗WM可以设置在输入感测层ISU上。电路层DP-CL、显示元件层DP-OLED和封装层TFL可以设置在显示面板DP的图4A的显示区域DP-DA上，并且设置在衬底SUB上，以便与显示面板DP的显示区域DP-DA重叠。然而，实施方式不限于此，并且电路层DP-CL和封装层TFL可以设置在衬底SUB上，以便与显示面板DP的显示区域DP-DA和非显示区域DP-NDA两者重叠。
涂层CA可以设置在衬底SUB上。涂层CA可以设置在衬底SUB的第一表面(例如，上表面)S1上。相对于第三方向DR3，涂层CA的厚度可以与从衬底SUB到光学层POL的厚度基本上相同。然而，实施方式不限于此，并且涂层CA的厚度可以与从衬底SUB到光学层POL的厚度不同。涂层CA可以与显示面板DP的可弯曲部分BA重叠。此外，涂层CA可以与可弯曲部分BA重叠，并且与第一不可弯曲部分NBA1或第二不可弯曲部分NBA2部分地重叠。涂层CA可以导致显示面板DP容易地弯曲并且防止在显示面板DP的弯曲期间对显示面板DP的损坏。例如，涂层CA可以包括丙烯酸树脂。然而，这是示例性描述的，并且包括在涂层CA中的材料不限于此。
保护膜PM可以设置在衬底SUB的第二表面S2(例如，底表面)上。保护膜PM可以防止可弯曲部分BA的破裂，并且有利于衬底SUB的弯曲。衬底SUB的第二表面S2和衬底SUB的第一表面S1可以在第三方向DR3上彼此间隔开。衬底SUB的第二表面S2可以面对衬底SUB的、其上堆叠有电路层DP-CL、显示元件层DP-OLED和封装层TFL的第一表面S1。
保护膜PM可以具有如图3中所示的第一开口区域P-ON1。第一开口区域P-ON1可以与电子组件DC重叠。参考图3，当在剖视图中观察时，第一开口区域P-ON1的宽度可以大于开口ON的宽度W0。
第一开口区域P-ON1的宽度可以小于电子组件DC的宽度。此外，第一开口区域P-ON1的宽度可以大于电子组件DC的宽度。与此不同，第一开口区域P-ON1的宽度和电子组件DC的宽度可以基本上相同。
第一开口区域P-ON1的宽度和电子组件DC的宽度可以基本上平行于第一方向DR1延伸。此外，保护膜PM还可以具有形成为子开口区域的第二开口区域P-ON2。参考图3，第二开口区域P-ON2可以与显示面板DP的可弯曲部分BA重叠。然而，实施方式不限于此，并且可以省略保护膜PM的第二开口区域P-ON2。可以省略第二开口区域P-ON2，并且可以包括有利于衬底SUB的弯曲的图案。
显示元件层DP-OLED可以包括多个有机发光二极管。显示元件层DP-OLED还可以包括像素限定膜等。封装层TFL密封显示元件层DP-OLED。封装层TFL保护显示元件层DP-OLED免受诸如水、氧气或灰尘颗粒的外来物质的影响。
衬底SUB是柔性衬底，并且可以包括塑料衬底、玻璃衬底、金属衬底、有机/无机复合材料衬底等。电路层DP-CL可以包括至少一个中间绝缘层和电路元件。中间绝缘层可以包括至少一个中间无机膜或至少一个中间有机膜。
显示面板DP可以包括衬底SUB、设置在衬底SUB上的电子组件DC、以及设置在衬底SUB与电子组件DC之间的粘合层NF。电子组件DC和粘合层NF可以与图4A的非显示区域DP-NDA重叠，并且设置在衬底SUB上。然而，实施方式不限于此，并且电子组件DC和粘合层NF可以与图4A的显示区域DP-DA重叠。电子组件DC和粘合层NF可以与非显示区域DP-NDA重叠，并且与显示区域DP-DA部分地重叠。
衬底SUB可以具有如图4A中所示的开口ON。参考图4A，开口ON可以限定在显示面板DP的非显示区域DP-NDA中。参考图3，开口ON可以与在第三方向DR3上在衬底SUB上堆叠的电路层DP-CL、显示元件层DP-OLED和封装层TFL间隔开。电路层DP-CL、显示元件层DP-OLED和封装层TFL可以与第一不可弯曲部分NBA1重叠，并且开口ON可以形成为与第二不可弯曲部分NBA2重叠。
参考图3，开口ON的宽度W0可以基本上平行于第一方向DR1。开口ON的宽度W0可以垂直于第三方向DR3延伸。即，开口ON的宽度W0可以垂直于显示面板DP的厚度方向。根据实施方式，当在截面中观察时，开口ON的宽度W0可以是约10μm至1000μm或更小。例如，开口ON的宽度W0可以是约10μm至100μm或更小。然而，这仅是示例，并且开口ON的宽度W0的范围不限于此。开口ON的宽度W0可以是可以用其测量粘合层NF的固化率的最小宽度。
粘合层NF可以通过加热固化。根据粘合层NF的固化率，衬底SUB与电子组件DC之间的联接力可以变化。当衬底和电子组件未适当地联接时，当驱动显示面板时可能出现问题。因此，显示面板和包括该显示面板的显示设备的可靠性可能降低。
在常规技术中，为了测量粘合层的固化率，粘合层和电子组件必须从衬底分离，并且随后测量粘合层的固化率。因此，当去除电子组件和粘合层时，会出现对显示面板的损坏，使得在不负面地影响性能或可靠性的情况下，不容易进行用于测量粘合层的固化率的方法。
然而，在根据本发明的原理构造的显示面板DP中，可以通过开口ON测量粘合层NF的固化率。因此，在显示面板DP中，可以在不从衬底SUB去除电子组件DC和粘合层NF的情况下，测量粘合层NF的固化率。因此，可以防止对显示面板DP的损坏，并且可以简化用于测量固化率的方法。
参考图4A，显示面板DP可以包括显示区域DP-DA和非显示区域DP-NDA。显示面板DP的显示区域DP-DA可以与图1中所示的显示设备DD的显示区域DD-DA相对应或与图2A和图2B中所示的窗WM的透射区域TA相对应。显示面板DP的非显示区域DP-NDA可以与图1中所示的显示设备DD的非显示区域DD-NDA相对应或者与图2A和图2B中所示的窗WM的非透射区域NTA相对应。
显示面板DP可以包括驱动电路GDC、多条信号线SGL、多个焊盘DP-PD、多个连接焊盘DP-CPD和多个像素PX。
像素PX设置在显示面板DP的显示区域DP-DA中。像素PX各自包括有机发光二极管和与其连接的像素驱动电路。驱动电路GDC、信号线SGL、焊盘DP-PD、连接焊盘DP-CPD和像素驱动电路可以包括在图3的电路层DP-CL中。
驱动电路GDC向多条栅极线GL依次输出栅极信号。驱动电路GDC还可以向像素PX输出另一不同的控制信号。驱动电路GDC可以包括通过与像素PX的像素驱动电路相同的工艺(例如，低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个薄膜晶体管。
信号线SGL包括栅极线GL、数据线DL、电源线PL和控制信号线CSL。栅极线GL各自连接至像素PX之中的相应像素，并且数据线DL各自连接至像素PX之中的相应像素。电源线PL连接至像素PX。控制信号线CSL可以向扫描驱动电路提供控制信号。信号线SGL可以与显示区域DP-DA和非显示区域DP-NDA重叠。
参考图4A，非显示区域DP-NDA可以包括芯片区域NDA-CA和连接焊盘区域NDA-PA。焊盘DP-PD可以设置在芯片区域NDA-CA中，以及连接焊盘DP-CPD可以设置在连接焊盘区域NDA-PA中。芯片区域NDA-CA可以是其中安装有图2A和图2B中所示的电子组件DC的区域。连接焊盘区域NDA-PA可以是其中安装有图2A和图2B中所示的电路板PB的一部分的区域。在本说明书中，电子组件DC可以是驱动芯片。
芯片区域NDA-CA包括在第一方向DR1上彼此间隔开的第一焊盘区域SA1和第二焊盘区域SA2。焊盘DP-PD包括与第一焊盘区域SA1重叠的第一焊盘DP-PD1和与第二焊盘区域SA2重叠的第二焊盘DP-PD2。第一焊盘DP-PD1可以比第二焊盘DP-PD2更靠近显示区域DP-DA。第一焊盘DP-PD1和第二焊盘DP-PD2可以在一个方向上彼此间隔开。第一焊盘DP-PD1和第二焊盘DP-PD2可以在第一方向DR1上彼此间隔开。第一焊盘DP-PD1和第二焊盘DP-PD2可以在一个方向上彼此间隔开，以及稍后将描述的开口ON设置在它们之间。
如图4A中所示，第一焊盘DP-PD1可以设置成两行。该两行可以各自基本上平行于第二方向DR2。第一焊盘DP-PD1可以设置在基本上平行于第二方向DR2延伸的两行中的一行中。第二焊盘DP-PD2可以各自基本上平行于第二方向DR2设置。第一焊盘DP-PD1可以与电连接至相应信号线SGL的输出焊盘相对应。第二焊盘DP-PD2可以与电连接至相应连接焊盘DP-CPD的输入焊盘相对应。然而，这仅是示例，并且与输出焊盘相对应的第一焊盘DP-PD1的数量和与输入焊盘相对应的第二焊盘DP-PD2的数量不限于此。此外，如图4A、图5A和图5B中所示，第一焊盘DP-PD1的配置和第二焊盘DP-PD2的配置可以彼此不同。例如，第一焊盘DP-PD1可以设置成单行或者三行或更多行。
连接焊盘DP-CPD可以基本上平行于第二方向DR2设置，并且设置在衬底SUB上，以与连接焊盘区域NDA-PA重叠。连接焊盘DP-CPD中的一些连接焊盘可以电连接至设置在第二焊盘区域SA2中的第二焊盘DP-PD2，并且剩余连接焊盘可以电连接至与信号线SGL相对应的信号线。例如，连接焊盘DP-CPD之中的任一个连接焊盘可以连接至控制信号线CSL。
电路板PB包括与连接焊盘DP-CPD电接触的电路焊盘PB-PD。电路焊盘PB-PD可以设置在限定在电路板PB中的电路焊盘区域NDA-PCA中。
图4B是与图4A的区域AA对应的一部分的放大平面图。
参考图4B，例如，开口ON可以设置在第一焊盘DP-PD1与第二焊盘DP-PD2之间。如本文中所使用的，第一焊盘是第一焊盘DP-PD1中的任一个焊盘，以及第二焊盘是上面描述的第二焊盘DP-PD2中的任一个焊盘。在下文中，将通过被称为第一焊盘DP-PD1来描述第一焊盘，以及将通过被称为第二焊盘DP-PD2来描述第二焊盘。开口ON可以不与焊盘DP-PD重叠。开口ON可以限定在显示面板DP的非显示区域DP-NDA中的其中未设置焊盘DP-PD的区域中。开口ON可以设置成相对靠近第一焊盘DP-PD1而不是第二焊盘DP-PD2。
参考图4B，开口ON与第一焊盘DP-PD1之间的第一间隔距离L1可以小于开口ON与第二焊盘DP-PD2之间的第二间隔距离L2。然而，实施方式不限于此，并且第一间隔距离L1和第二间隔距离L2可以相同，或者第一间隔距离L1可以大于第二间隔距离L2。第一间隔距离L1和第二间隔距离L2可以各自基本上平行于第一方向DR1。第一间隔距离L1可以是开口ON与第一焊盘DP-PD1之间的最短距离。第二间隔距离L2可以是开口ON与第二焊盘DP-PD2之间的最短距离。
开口ON与第一焊盘DP-PD1之间的第一间隔距离L1可以是约10μm至100μm或更小。例如，第一间隔距离L1可以是约10μm至20μm或更小。开口ON与第二焊盘DP-PD2之间的第二间隔距离L2可以是约300μm至700μm或更小。例如，第二间隔距离L2可以是约500μm至700μm或更小。然而，这仅是示例，并且开口ON与焊盘DP-PD1和DP-PD2之间的间隔距离L1和L2的范围不限于此。
根据实施方式，当在平面中观察时，开口ON可以具有大致圆形形状。图4A和图5A示出开口ON为圆形形状。当开口ON具有圆形形状时，开口ON的平均直径R0(图4B)可以是约10μm至1000μm或更小。例如，开口ON的平均直径R0可以是约10μm至100μm或更小。然而，这仅是示例，并且开口ON的平均直径R0不限于此。当开口ON具有圆形形状时，开口ON的平均直径R0可以与上面描述的开口ON的宽度W0(图3)相同。
根据实施方式，开口ON可以设置成多个，并且当在平面中观察时，多个开口ON可以彼此间隔开。可以设置两个或更多个开口ON，并且当在平面中观察时，两个或更多个开口ON可以彼此间隔开。图4A和图5A示出三个圆形开口ON彼此间隔开预定距离，但是开口ON的数量不限于此。
图5A是图4A的显示面板的一部分的实施方式的分解立体图，以及图5B是图4A的显示面板的一部分的另一实施方式的分解立体图。
例如，可以设置两个或四个开口ON。当开口ON的数量为两个时，可以从图4A和图5A中所示的三个开口ON中省略中心开口。多个开口ON可以彼此间隔开预定距离。当设置多个开口ON时，每个开口ON的尺寸和形状可以彼此不同。
开口ON-a可以具有大致矩形形状。与图4A和图5A中不同，图5B示出开口ON-a具有包括两条长边和两条短边的矩形形状。参考图5B，两条长边可以基本上平行于其中多个第一焊盘DP-PD1彼此间隔开的方向(例如，第二方向DR2)。此外，两条长边可以基本上平行于其中多个第二焊盘DP-PD2彼此间隔开的方向(例如，第二方向DR2)。两条短边可以基本上平行于其中第一焊盘DP-PD1和第二焊盘DP-PD2彼此间隔开的方向(例如，第一方向DR1)。两条长边可以基本上平行于第二方向DR2，以及两条短边可以基本上平行于第一方向DR1。两条长边的长度可以小于电子组件DC的长边在第二方向DR2上的长度。两条短边的长度可以小于电子组件DC的短边在第一方向DR1上的长度。然而，这是示例性描述的，并且开口(例如，ON和ON-a)的形状不限于此。
图6是沿着图5A的线II-II'截取的剖视图。
参考图6，开口ON可以包括在厚度方向(即，第三方向DR3)上布置的第一区域ON-A1和第二区域ON-A2。根据实施方式，第一区域ON-A1可以邻近于粘合层NF。第一区域ON-A1可以用与粘合层NF相同的材料填充。第二区域ON-A2可以与粘合层NF间隔开，以及第一区域ON-A1设置在它们之间。与第一区域ON-A1不同，第二区域ON-A2可以不用与粘合层NF相同的材料填充。第二区域ON-A2可以是未用材料填充而是空区域的区域。
参考图3和图6，凸块DC-BP1和DC-BP2可以设置在电子组件DC上。与第一焊盘DP-PD1相对应的第一凸块DC-BP1和与第二焊盘DP-PD2相对应的第二凸块DC-BP2可以设置在电子组件DC上。当第一焊盘DP-PD1的数量大于第二焊盘DP-PD2的数量时，第一凸块DC-BP1的数量可以大于第二凸块DC-BP2的数量。
开口ON可以设置在第一凸块DC-BP1与第二凸块DC-BP2之间。限定在衬底SUB上的开口ON可以设置在第一焊盘DP-PD1与第二焊盘DP-PD2之间。此外，开口ON可以设置在与第一焊盘DP-PD1相对应的第一凸块DC-BP1和与第二焊盘DP-PD2相对应的第二凸块DC-BP2之间。开口ON可以不与焊盘DP-PD以及凸块DC-BP1和DC-BP2重叠。开口ON可以限定在其中多个焊盘DP-PD之间不存在焊盘的区域中。
再次参考图5A和图5B，显示面板DP和DP-a可以包括衬底SUB、设置在衬底SUB上的电子组件DC、以及设置在衬底SUB与电子组件DC之间的粘合层NF。粘合层NF可以联接衬底SUB和电子组件DC。
根据实施方式，粘合层NF的下表面NF-DS可以通过开口ON暴露。粘合层NF可以包括下表面NF-DS和与下表面NF-DS间隔开的上表面NF-US。粘合层NF的下表面NF-DS和粘合层NF的上表面NF-US可以在第三方向DR3上彼此间隔开。
在处于图2A中所示的非弯曲(例如，基本上平坦)位置中的显示面板DP中，粘合层NF的下表面NF-DS可以相对邻近于显示设备DD的后表面，以及粘合层NF的上表面NF-US可以相对邻近于显示设备DD的前表面。此外，当显示面板DP以图2B中所示的弯曲位置接收在容纳构件BC中时，粘合层NF的下表面NF-DS可以相对邻近于显示设备DD的前表面，以及粘合层NF的上表面NF-US可以相对邻近于显示设备DD的后表面。当显示面板DP以图2B中所示的弯曲位置接收在容纳构件BC中时，粘合层NF的下表面NF-DS可以与显示设备DD的显示表面DD-IS重叠。粘合层NF的上表面NF-US可以邻近于电子组件DC，并且粘合层NF的下表面NF-DS可以邻近于衬底SUB。因此，粘合层NF的下表面NF-DS可以通过衬底SUB的开口ON暴露。
在显示面板DP中，焊盘DP-PD1和DP-PD2以及凸块DC-BP1和DC-BP2可以通过如本领域中已知的超声焊接方法彼此热压。设置在衬底SUB与电子组件DC之间的粘合层NF可以被热固化。参考图6，热固化的粘合层NF可以围绕焊盘DP-PD1和DP-PD2以及凸块DC-BP1和DC-BP2。
当粘合层的固化率小于根据制造工艺所需的值时，衬底和电子组件可能被不适当地联接。在工艺中所需的值可以是正常驱动显示面板所需的值。当粘合层的固化率小于工艺中所需的值时，可能在设置在衬底上的焊盘与设置在电子组件上的凸块之间引起浮动。当在焊盘与凸块之间发生浮动时，焊盘和凸块可能不会电接触。因此，可能降低显示面板的可靠性。
如上所述，在图5A的显示面板DP和图5B的显示面板DP-a中，可以通过衬底SUB的开口ON测量粘合层NF的固化率，而不分离任何电子组件。由于可以通过衬底SUB的开口ON来测量粘合层NF的固化率，因此可以改善或消除设置在衬底SUB上的焊盘DP-PD和设置在电子组件DC上的凸块DC-BP1和DC-BP2之间的浮动。因此，可以减少或防止显示面板(例如，DP和DP-a)中的缺陷的发生，并且可以确保显示面板的可靠性。
参考图3和图6，绝缘层SL可以设置在衬底SUB上。绝缘层SL可以构成阻挡层和/或缓冲层。图3和图6示出绝缘层SL为单个层，但是实施方式不限于此。在另一实施方式中，绝缘层SL可以具有多个层。绝缘层SL可以包括如图6中所示的子开口S-ON。子开口S-ON可以与衬底SUB的开口ON重叠。更具体地，子开口S-ON可以与开口ON的第一区域ON-A1重叠。以与开口ON的第一区域ON-A1相同的方式，子开口S-ON可以邻近于粘合层NF。子开口S-ON可以用与粘合层NF相同的材料填充。
再次参考图4A、图5A和图5B，电路板PB可以设置在显示面板DP上。电路板PB可以设置在衬底SUB的一端上，并且电连接至电路层DP-CL。电路板PB可以是刚性的或柔性的。例如，当电路板PB是柔性的时，电路板PB可以被设置为柔性印刷电路板。电路板PB可以包括用于控制显示面板DP的操作的时序控制电路。时序控制电路可以以集成芯片的形式安装在电路板PB上。电路板PB可以包括用于控制输入感测层ISU的输入感测电路。
电路板PB可以通过子粘合层NF-B联接至衬底SUB。子粘合层NF-B可以表现与粘合层NF相同的特性。子粘合层NF-B可以由与粘合层NF相同的材料形成。
图5A的显示面板DP和图5B的显示面板DP-a可以包括其中分别限定有开口ON和ON-a的衬底SUB、设置在衬底SUB上的电子组件DC、以及设置在衬底SUB与电子组件DC之间的粘合层NF。粘合层NF联接衬底SUB和电子组件DC，并且可以分别通过衬底SUB的开口ON和ON-a测量粘合层NF的固化率。因此，可以减少或防止对显示面板DP和DP-a的损坏，并且容易地执行用于测量粘合层NF的固化率的方法。
图7是根据本发明的原理的显示面板制造方法的实施方式的流程图。图8至图10是示意性地示出图7的示例性显示面板制造方法的具体步骤的剖视图。参考图2A至图6描述的组件将由相同的参考标号来描述，并且将省略对其的详细描述。
参考图7，显示面板制造方法可以包括以下步骤：设置衬底SUB(S100)；设置初步粘合层P-NF(S200)；设置电子组件DC(S300)；形成粘合层NF(S400)；以及测量固化率(S500)。此外，显示面板制造方法还可以包括以下步骤：在测量固化率(S500)之后弯曲衬底(S600)。
参考图8，在显示面板制造方法中，设置衬底SUB的步骤(S100)可以设置包括第一焊盘DP-PD1和第二焊盘DP-PD2以及其中限定有开口ON的衬底SUB。可以在衬底SUB上设置绝缘层SL。此外，衬底SUB可以设置成其中保护膜PM设置在衬底SUB下方的状态。
例如，衬底SUB可以包括基于聚酰亚胺的膜。衬底SUB可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯树脂、乙烯树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷树脂、聚酰胺树脂或亚甲基树脂之中的任一种。然而，这是示例性描述的，并且实施方式不限于此。
衬底SUB的开口ON和绝缘层SL的子开口S-ON可以通过使用激光来形成。在衬底SUB上形成绝缘层SL之后，可以一起形成开口ON和子开口S-ON。可替代地，在通过使用激光在衬底SUB上形成开口ON之后，可以在开口ON上设置掩模。设置掩模使得绝缘层SL设置在衬底SUB的除了开口ON之外的区域中，并且绝缘层SL可以通过沉积工艺形成。即，设置掩模使得衬底SUB的开口ON和绝缘层SL的子开口S-ON可以重叠。然而，这是示例性描述的，并且用于形成衬底SUB的开口ON和绝缘层SL的子开口S-ON的方法不限于此。
接下来，参考图9，可以在衬底SUB上设置初步粘合层P-NF和电子组件DC。电子组件DC可以设置成其中与第一焊盘DP-PD1相对应的第一凸块DC-BP1和与第二焊盘DP-PD2相对应的第二凸块DC-BP2设置在衬底SUB上的状态。
初步粘合层P-NF可以具有非导电性。初步粘合层P-NF可以设置为具有包括热引发剂的膜的形式的粘合构件。用于联接衬底SUB和电子组件DC的粘合层NF可以通过向初步粘合层P-NF施加超声波来形成。
如上所述，设置在衬底SUB上的焊盘DP-PD1和DP-PD2以及设置在电子组件DC上的凸块DC-BP1和DC-BP2可以通过超声焊接方法彼此热压。设置在衬底SUB与电子组件DC之间的初步粘合层P-NF可以被热固化，使得可以形成粘合层NF。热固化的粘合层NF可以围绕焊盘DP-PD1和DP-PD2以及凸块DC-BP1和DC-BP2。
参考图10，可以通过衬底SUB的开口ON测量粘合层NF的固化率。固化的粘合层NF可以通过衬底SUB的开口ON部分地暴露。更具体地，固化的粘合层NF的下表面NF-DS(图5A)可以通过开口ON部分地暴露。为了测量粘合层NF的固化率，可以使用傅里叶变换红外光谱仪(FT-IR)。图10示出探针IR作为用于测量粘合层NF的固化率的工具，但是这是示例性示出的，并且用于测量固化率的方法不限于此。
例如，可以通过测量包括在初步粘合层P-NF和粘合层NF中的官能团的峰值来分析固化率。可以通过傅里叶变换红外光谱仪测量官能团的峰值。可以在初步粘合层P-NF中测量官能团的峰值，并且可以在施加超声波之后形成的粘合层NF中测量官能团的峰值。可以通过比较在初步粘合层P-NF中测量的峰值和在粘合层NF中测量的峰值来测量固化率。可替代地，可以通过比较在初步粘合层P-NF中测量的曲线图的面积和在粘合层NF中测量的曲线图的面积来测量固化率。
在测量固化率之后，可以弯曲显示面板DP。更具体地，可以弯曲包括在显示面板DP中的衬底SUB。如图3中所示，可以弯曲包括在显示面板DP中的衬底SUB。然而，实施方式不限于此，并且可以省略衬底SUB的弯曲。
因此，图7至图10中所示的用于制造显示面板的方法可以通过包括通过开口测量粘合层的固化率来简化用于测量粘合层的固化率的方法。此外，可以在不从衬底去除粘合层和电子组件的情况下测量粘合层的固化率，并且因此，可以减少或防止对显示面板的损坏。
根据本发明的原理和实施方式构造的显示面板可以包括：其中限定有开口的衬底；设置在衬底上的电子组件；以及设置在衬底与电子组件之间的粘合层。开口不与设置在衬底上的焊盘重叠。粘合层的下表面可以通过衬底的开口暴露，并且可以通过粘合层的、通过开口暴露的下表面来测量粘合层的固化率。可以在不从衬底去除粘合层和电子组件的情况下测量粘合层的固化率。因此，可以减少或防止对显示面板的损坏，并且可以容易地测量粘合层的固化率。
此外，根据本发明的原理和实施方式的用于制造显示面板的方法可以包括以下步骤：设置衬底；在衬底上设置初步粘合层和电子组件；向初步粘合层施加超声波以形成粘合层；以及通过开口测量粘合层的固化率。根据实施方式，该方法可以包括通过限定在衬底中的开口测量粘合层的固化率的步骤。因此，可以减少或防止对显示面板的损坏，并且可以简化粘合层的固化率的测量。
尽管在本文中已经描述特定实施方式和实施例，但是从该描述中，其它实施方式和修改将是显而易见的。因此，本发明构思不限于这些实施方式，而是限于所附权利要求的更宽泛的范围，以及如对于本领域中的普通技术人员来说将是显而易见的各种明显的修改和等同布置。

Claims (15)

1.具有显示区域和非显示区域的显示面板，所述显示面板包括：
衬底，具有至少一个第一开口；
电子组件，设置在所述衬底上；
多个焊盘，设置在所述非显示区域中，并且包括在第一方向上彼此间隔开的第一焊盘和第二焊盘，并且所述至少一个第一开口设置在所述第一焊盘与所述第二焊盘之间；以及
粘合层，设置在所述衬底与所述电子组件之间。
2.根据权利要求1所述的显示面板，其中，所述粘合层具有通过所述至少一个第一开口暴露的第一表面。
3.根据权利要求1所述的显示面板，其中，所述衬底包括设置在所述非显示区域中的可弯曲部分和不可弯曲部分，
其中，所述至少一个第一开口在所述不可弯曲部分与所述显示区域在其中彼此重叠的位置中与所述显示区域重叠。
4.根据权利要求1所述的显示面板，还包括与所述第一焊盘电连接的第一凸块和与所述第二焊盘电连接的第二凸块，
其中：
所述第一凸块和所述第二凸块设置在所述电子组件与所述衬底之间，而不与所述至少一个第一开口重叠。
5.根据权利要求1所述的显示面板，其中，所述至少一个第一开口包括彼此间隔开的多个开口。
6.根据权利要求1所述的显示面板，其中，所述至少一个第一开口包括具有由两组平行的边限定的矩形形状的单个开口。
7.根据权利要求1所述的显示面板，还包括直接设置在所述衬底上并且具有与所述至少一个第一开口重叠的第二开口的绝缘层。
8.根据权利要求7所述的显示面板，其中，所述第二开口包括与所述粘合层相同的材料。
9.根据权利要求1所述的显示面板，其中，所述第一焊盘比所述第二焊盘更靠近所述显示区域。
10.根据权利要求1所述的显示面板，其中，所述至少一个第一开口包括第一区域和第二区域，所述第一区域包括与所述粘合层相同的材料，所述第二区域与所述粘合层间隔开，并且所述第一区域位于所述粘合层与所述第二区域之间。
11.根据权利要求1所述的显示面板，还包括设置在所述衬底的第一表面上的保护膜，
其中，所述保护膜包括与所述电子组件重叠的第一开口区域。
12.根据权利要求11所述的显示面板，其中，所述保护膜的所述第一开口区域与所述至少一个第一开口重叠。
13.根据权利要求4所述的显示面板，其中，所述第一凸块与所述第一焊盘重叠并接触所述第一焊盘，并且所述第二凸块与所述第二焊盘重叠并接触所述第二焊盘。
14.用于制造显示面板的方法，所述方法包括以下步骤：
设置衬底，所述衬底具有至少一个开口以及多个第一焊盘和多个第二焊盘，所述第二焊盘在第一方向上与所述第一焊盘间隔开，并且所述至少一个开口设置在所述第一焊盘与所述第二焊盘之间；
在所述衬底上设置初步粘合层；
在所述初步粘合层上设置电子组件；
通过向所述初步粘合层施加超声波来形成粘合层，以附接所述衬底和所述电子组件；以及
通过所述至少一个开口测量所述粘合层的固化率。
15.根据权利要求14所述的方法，其中，测量所述固化率的步骤通过测量通过所述粘合层的、通过所述至少一个开口暴露的第一表面的所述固化率来执行。
CN202110577366.5A 2020-07-07 2021-05-26 显示面板及其制造方法 Pending CN113921735A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0083398 2020-07-07
KR1020200083398A KR20220006151A (ko) 2020-07-07 2020-07-07 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN113921735A true CN113921735A (zh) 2022-01-11

Family

ID=76197283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110577366.5A Pending CN113921735A (zh) 2020-07-07 2021-05-26 显示面板及其制造方法

Country Status (4)

Country Link
US (1) US11776943B2 (zh)
EP (1) EP3937250A1 (zh)
KR (1) KR20220006151A (zh)
CN (1) CN113921735A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699823B1 (ko) 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
JP2010135513A (ja) 2008-12-03 2010-06-17 Sumitomo Electric Ind Ltd 実装体
KR102657124B1 (ko) 2016-10-20 2024-04-16 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102595102B1 (ko) * 2016-11-01 2023-10-31 삼성디스플레이 주식회사 표시장치
KR102593828B1 (ko) * 2016-11-02 2023-10-26 삼성디스플레이 주식회사 표시 장치
KR102658176B1 (ko) * 2018-04-24 2024-04-18 삼성디스플레이 주식회사 표시장치
KR102555303B1 (ko) * 2018-10-31 2023-07-17 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 휴대용 단말기
KR20200060594A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 패널
CN109658831B (zh) * 2018-12-20 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR20220006151A (ko) 2022-01-17
EP3937250A1 (en) 2022-01-12
US20220013517A1 (en) 2022-01-13
US11776943B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
CN114038317B (zh) 电子装置
US11574980B2 (en) Window member and electronic apparatus including ihe same
TWI537638B (zh) 附有輸入裝置之顯示裝置
US20090250250A1 (en) Electro-optical device and electronic apparatus
US10908468B2 (en) Display device and method for manufacturing the same
US20230165086A1 (en) Circuit board and display device including the same
US20100007615A1 (en) Repairable touch control device and method of repairing touch control panel
US10833000B2 (en) Display device
US20230196949A1 (en) Display device and apparatus for, and method of, manufacturing the display device
US20240138065A1 (en) Electronic apparatus
US11605695B2 (en) Display device and method for manufacturing the same
US20200310576A1 (en) Electronic apparatus and method of driving the same
US20210134929A1 (en) Adhesive member and display device including the same
US11816281B2 (en) Display device with input sensor having alignment member connected to ground
CN112786651A (zh) 覆盖窗、制造覆盖窗的方法及包括覆盖窗的显示装置
CN113921735A (zh) 显示面板及其制造方法
US20190378455A1 (en) Display device and method for manufacturing the same
US11462529B2 (en) Electronic apparatus
US20200404797A1 (en) Display device and method of manufacturing the same
US20210384156A1 (en) Display device and method of manufacturing the same
US20240234357A1 (en) Electronic device and method of manufacturing the same
US20240122011A1 (en) Display device
US20210318718A1 (en) Display device
CN218976942U (zh) 显示模块弯折设备
CN219738434U (zh) 显示模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination