KR20210147696A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210147696A
KR20210147696A KR1020200065312A KR20200065312A KR20210147696A KR 20210147696 A KR20210147696 A KR 20210147696A KR 1020200065312 A KR1020200065312 A KR 1020200065312A KR 20200065312 A KR20200065312 A KR 20200065312A KR 20210147696 A KR20210147696 A KR 20210147696A
Authority
KR
South Korea
Prior art keywords
ftl
dump
data storage
read
storage device
Prior art date
Application number
KR1020200065312A
Other languages
English (en)
Inventor
조동현
김영동
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200065312A priority Critical patent/KR20210147696A/ko
Priority to US17/011,381 priority patent/US11481153B2/en
Priority to CN202011006394.3A priority patent/CN113741798A/zh
Publication of KR20210147696A publication Critical patent/KR20210147696A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 및 호스트 장치로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 경우, 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 상기 불휘발성 메모리 장치에 저장하고 어서트 횟수를 카운팅하며, 상기 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 상기 호스트 장치로부터의 초기화 요청에 대하여 리드 전용 모드의 FTL 재설정 동작을 수행하는 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함할 수 있다.
한편, 디바이스는 동작 중 SRAM Bit Flip, 또는 NAND UECC(uncorrectable ECC) 등과 같은 오동작이 발생하여 더 이상의 정상적인 동작을 할 수 없는 상황이 되면 스턱(stuck) 상태가 될 수 있다.
이후, 호스트 장치는 스턱 상태가 된 디바이스를 초기화하려고 시도하나 디바이스 내 오동작 상황이 해결되지 않은 상태여서 초기화 실패(initial fail)만 반복적으로 발생하게 되어 디바이스를 사용할 수 없는 지경에 까지 이르게 될 수 있다. 이에, 사용할 수 없는 디바이스는 호스트 장치가 이전에 저장한 데이터들에 접근할 수 없기 때문에 기록해 둔 데이터를 모두 잃게 될 수 있다.
또한, 호스트 장치가 디바이스에 대한 초기화를 반복 시도함에 따라 디바이스 내부에 초기화 시도 정보만 남게 되어 FTL 상태가 보존되지 못하는 상황이 발생할 수 있다. 이에 따라, 디바이스 오동작 시의 불량 분석을 위한 FTL 상태 정보를 획득할 수 없는 경우가 발생할 수 있다.
본 발명의 실시 예는 디바이스 오동작 발생 시 초기화 시도 항목을 선별적으로 선택하여 호스트 장치로 리드 서비스를 제공할 수 있도록 하기 위한 데이터 저장 장치 및 그것의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 및 호스트 장치로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 경우, 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 상기 불휘발성 메모리 장치에 저장하고 어서트 횟수를 카운팅하며, 상기 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 상기 호스트 장치로부터의 초기화 요청에 대하여 리드 전용 모드의 FTL 재설정 동작을 수행하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작방법은, 호스트 장치로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 단계; 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치에 저장하는 단계; 어서트 횟수를 카운팅하는 단계; 및 상기 호스트 장치로부터 전송되는 초기화 요청에 따라 재설정 동작을 수행하는 단계를 포함하고, 상기 재설정 동작을 수행하는 단계는, 상기 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 리드 전용 모드의 FTL 재설정 동작을 수행하고, 상기 어서트 횟수가 기준치 미만이면 일반 모드의 FTL 재설정 동작을 수행하는 단계를 포함할 수 있다.
본 실시 예들에 따르면, 디바이스 오동작 발생 시 초기화 시도 항목을 선별적으로 선택하여 수행하기 때문에, 호스트 장치로 리드 서비스를 제공할 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 플래시 변환 계층을 개념적으로 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 제1 시스템 테이블의 일 예를 나타내는 예시도이다.
도 4는 본 발명의 실시 예에 따른 제2 시스템 테이블의 항목을 나타내는 예시도이다.
도 5는 도 4의 제2 시스템 테이블의 항목 중 일부를 상세하게 설명하기 위한 예시도이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작방법을 설명하기 위한 흐름도이다.
도 7은 도 6의 일반 모드의 재설정 방법을 설명하기 위한 흐름도이다.
도 8은 도 6의 리드 전용 모드의 재설정 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 10은 도 9의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이고, 도 2는 본 발명의 실시예에 따른 플래시 변환 계층을 개념적으로 나타낸 도면이다.
이하에서, 본 발명의 실시 예에 따른 제1 시스템 테이블의 일 예를 나타내는 예시도인 도 3, 본 발명의 실시 예에 따른 제2 시스템 테이블의 항목을 나타내는 예시도인 도 4 및 도 4의 제2 시스템 테이블의 항목 중 일부를 상세하게 설명하기 위한 예시도인 도 5를 참고하여 설명하기로 한다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
컨트롤러(200)는 호스트 장치(20)로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 경우, 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치(100)에 저장하고 어서트 횟수를 카운팅하며, 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 호스트 장치(20)로부터의 초기화 요청에 대하여 리드 전용 모드의 플래시 변환 계층(flash translation layer, 이하 'FTL'이라 하기로 함) 재설정 동작을 수행할 수 있다.
상술한 오동작은 SRAM Bit Flip, 또는 NAND UECC 등과 같이 호스트 장치(20)로부터 전달되는 커맨드에 대한 FTL 동작을 수행할 때 발생할 수 있는 에러를 의미하는 것으로 정의할 수 있다.
본 실시예에서, 어서트(assert)는 FTL 기능을 수행하는 중에 발생하는 오류 상태를 의미하는 것이고, 어서트 덤프(assert dump)는 실행중인 FTL 기능의 오류 발생에 따라 실행중인 FTL 기능에 대한 메모리(230)에 저장된 정보를 불휘발성 메모리(100)에 저장하는 것을 의미하는 것으로 정의하기로 한다. 이때, 메모리(230)는 SRAM(static random access memory)과 같은 휘발성 메모리일 수 있으며, 이에 한정되지 않는다.
컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트로부터 제공된 라이트 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 리드 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수도 있다. ECC 엔진은 메모리 인터페이스(240) 내부 또는 외부에 구비될 수 있다.
호스트 인터페이스(210)는 호스트 장치(20)의 프로토콜에 대응하여 호스트 장치(20)와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-e(PCI express) 프로토콜 중 어느 하나를 통해 호스트와 통신할 수 있다.
프로세서(220)는 FTL에 포함된 기능을 실행함에 따라 발생하는 FTL 동작 정보를 후술하는 제1 시스템 테이블(110)에 저장할 수 있다. 상술한 FTL 동작 정보는 FTL의 다양한 기능을 실행하는 정보를 의미할 수 있다. 이때, 제1 시스템 테이블(110)에 저장되는 FTL 동작 정보는 FTL 기능 정보, 맵 정보, 블록별 데이터의 유효 정보(invalid/valid), 이레이저 카운트 정보, 리드 카운트 정보 등과 같이 FTL 동작과 관련된 정보를 모두 포함할 수 있다.
상술한 FTL은 메모리(230)에 저장될 수 있다. FTL은 프로세서(220)에 의해 구동되는 소프트웨어일 수 있다. 프로세서(220)는 FTL을 구동시켜 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치에 장치 호환성을 제공할 수 있다. FTL의 구동을 통해서, 호스트 장치(20)는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 저장 장치로 인식한고 사용할 수 있다. FTL은 여러 기능을 수행하기 위한 모듈들을 포함할 수 있다.
FTL은 불휘발성 메모리 장치(100)의 시스템 영역에 저장될 수 있고, 데이터 저장 장치(10)가 부트-업 되는 동안 불휘발성 메모리 장치(100)의 시스템 영역으로부터 독출되어 메모리(230)에 저장될 수 있다. 또한, 메모리(230)에는 FTL에 포함된 다양한 모듈들의 구동에 필요한 메타 데이터가 저장될 수 있다.
도 2를 참고하면, FTL은 어드레스 맵, 가비지 컬렉션 모듈, 웨어-레벨링 모듈(wear-leveling module, 배드 블록 관리 모듈(bad block management module) 등을 포함할 수 있다. 이 외에도, FTL은 리드 모듈, 라이트 모듈, 이레이저 모듈 등 다양한 기능 모듈을 포함할 수 있다. FTL에 포함된 기능 모듈들은 프로세서(220)의 제어에 의해 실행될 수 있다.
또한, 프로세서(220)는 오동작이 발생하는 경우 실행하던 FTL과 관련된 메모리(230)에 저장된 정보 및 어서트 덤프(assert dump)가 발생한 현재 상태를 제2 시스템 테이블(130)에 저장하며 어서트 횟수를 카운팅할 수 있다.
도 4를 참고하면, 제2 시스템 테이블(230)은 오동작이 발생하는 경우 실행하던 FTL과 관련된 메모리(230)에 저장된 정보(메모리 내용 dump) 및 레지스터 정보를 포함할 수 있다.
추가로, 제2 시스템 테이블(230)은 어서트 덤프(assert dump) 원인, 어서트 횟수 및 리드 전용 모드인지 여부를 나타내는 어서트 플래그를 포함하는 어서트 덤프가 발생한 현재 상태를 포함할 수 있다. 도 5를 참조하면, 어서트 덤프의 원인은 원인별로 미리 매칭된 번호를 저장하는 형태일 수 있다. 예를 들어, 어서트 덤프의 원인 ①은 SRAM Bit Flip, 어서트 덤프의 원인 ②는 NAND UECC 등일 때, SRAM Bit Flip으로 오동작이 발생하는 경우, 프로세서(220)는 어서트 덤프의 원인 항목에 ①을 저장할 수 있는 것이다.
후술하는 바와 같이, 저장된 어서트 덤프의 원인은 이후 어서트 횟수를 카운팅할 때도 활용될 수 있다.
프로세서(220)는 어서트 횟수를 카운팅하기 전에 제2 시스템 테이블(130)에 저장된 이전 어서트 덤프의 원인을 확인하고, 확인 결과 이전 어서트 덤프의 원인과 동일한 원인으로 어서트 덤프가 발생한 경우 상기 어서트 횟수를 증가시킬 수 있다.
예를 들어, 프로세서(220)는 SRAM Bit Flip으로 인해 어서트 덤프가 발생한 경우, 제2 시스템 테이블(130)의 이전 어서트 덤프의 원인을 확인하여 SRAM Bit Flip으로 동일한 원인으로 어서트 덤프가 발생한 경우, 어서트 횟수를 1 증가(+1)시키는 것이다.
프로세서(220)는 어서트 횟수가 기준치 이상이면 리드 전용 모드 플래그를 생성하여 제2 시스템 테이블(130)에 저장할 수 있다.
이때, 리드 전용 모드 플래그와 일반 모드 플래그를 구분하여 식별할 수 있는 플래그(flag)가 사전에 설정된 상태에서, 프로세서(220)는 리드 전용 모드 플래그를 제2 시스템 테이블(130)의 어서트 플래그 항목에 저장할 수 있는 것이다.
프로세서(220)는 리드 전용 모드의 FTL 재설정 동작 수행 시, 불휘발성 메모리 장치(100)에 라이트가 발생하는 재설정 동작을 스킵(skip)할 수 있다.
예를 들어, FTL 동작 중 맵 업데이트(map update), 더미 라이트(dummy write), 재 프로그램(reprogram), 가비지 컬렉션(garbage collection) 등은 불휘발성 메모리 장치(100)에 라이트를 발생할 수 있는 동작으로, 프로세서(220)는 이러한 동작을 스킵하는 것이다.
프로세서(220)는 리드 전용 모드의 FTL 재설정 동작 수행 시, 제1 시스템 테이블(110)의 FTL 동작 정보 중 오동작 전 마지막 FTL 동작 정보를 기준으로 FTL 재설정 동작을 수행할 수 있다. 이때, 리드 전용 모드의 FTL 재설정 동작 수행은 어서트가 발생할 가능성이 있는 맵 업데이트, 가비지 컬렉션 등의 라이트를 유발하는 동작을 스킵하여 초기화 수행 중 어서트가 다시 발생하는 현상이 없도록 하기 때문에, 오동작이 발생하기 전 마지막 체크 포인트(도 3의 check point) 기준으로 FTL 상태가 복귀되도록 데이터 저장 장치(10)의 초기화를 완료할 수 있는 것이다.
도 3을 참조하면, 프로세서(220)는 제1 시스템 테이블(110)에 저장된 FTL 동작 정보 1, FTL 동작 정보 2 및 FTL 동작 정보 3 중 오동작 발생 시점을 기준으로 가장 마지막 FTL 동작 정보 3을 체크 포인트(check point)로 하여 FTL 재설정 동작을 수행할 수 있는 것이다.
프로세서(220)는 리드 전용 모드의 FTL 재설정 동작 수행 시, 호스트 장치(20)로부터 요청되는 커맨드 중 리드 커맨드에 대한 동작만 수행하도록 하는 라이트 프로텍트 모드(write protect mode)를 설정할 수 있다.
프로세서(220)를 통해 초기화 절차가 완료된 후, 호스트 장치(20)는 다시 다양한 커맨드를 데이터 저장 장치(10)측으로 전송하여, 데이터 저장 장치(20)를 제어하려고 시도할 텐데, 라이트가 발생하여 데이터 저장 장치(10) 내부에 맵 업데이트 등 FTL 정보가 업데이트되는 동작이 발생하게 되면 오동작이 반복적으로 발생하는 현상이 발생할 수 있다. 상술한 라이트 프로텍트 모드는 데이터 저장 장치(10)의 초기화 절차 완료 후 다시 발생할 수 있는 오동작을 미연에 방지하기 위한 것일 수 있다.
프로세서(220)는 라이트 프로텍트 모드로 설정된 경우, 호스트 장치(20)로부터 전송되는 라이트 커맨드를 수신하면 라이트 커맨드에 대한 동작을 스킵한 후, 호스트 장치(20)로 라이트 프로텍션 에러(write protection error)를 전송할 수 있다. 이때, 프로세서(220)는 호스트 장치(20)로부터의 라이트 커맨드에 대해 데이터를 기록하지 않고 라이트 프로덱션 에러를 회신하여, 호스트 장치(20)가 데이터 저장 장치(10)가 라이트 프로텍션 상태임을 인지할 수 있도록 하는 것이다.
또한, 프로세서(220)는 라이트 프로텍트 모드로 설정된 경우, 호스트 장치(20)로부터의 커맨드 없이 데이터 저장 장치(10) 내부 자체적으로 발생할 수 있는 FTL 동작 정보를 업데이트하는 동작들을 모두 스킵할 수 있다. 예를 들어, 호스트 장치(20)로부터의 커맨드 없이 데이터 저장 장치(10) 내부 자체적으로 발생할 수 있는 FTL 동작 정보는 백그라운드 가비지 컬렉션(background GC), 리드 리클레임(read reclaim) 등일 수 있다.
이러한 경우, 데이터 저장 장치(10)는 호스트 라이트 커맨드에 대한 동작을 수행할 수 없지만 호스트 장치(20)로부터의 리드 커맨드에 대한 동작을 수행할 수 있기 때문에, 초기화된 FTL 상태를 기준으로 기존에 호스트 장치(20)에서 기록해 둔 데이터들에 대한 리드 서비스를 제공할 수 있다는 효과를 기대할 수 있는 것이다.
또한, 본 실시예는 리드 전용 모드의 FTL 재설정 동작 수행 시, 불휘발성 메모리 장치(100)의 라이트 발생을 스킵하기 때문에, 불량 분석 샘플을 획득할 수 있다는 효과를 기대할 수 있다. 구체적으로, 본 실시예는 불휘발성 메모리 장치(100)의 라이트 동작 스킵으로 인해 오동작 발생 시 호스트 장치(20)로부터의 반복적인 초기화로 인해 시스템 테이블에 초기화 이력만 저장되어, 최초 오동작 발생 시의 FTL 동작 정보가 보존되지 않는 현상을 미연에 방지할 수 있기 때문에, 불량 분석 샘플을 제공할 수 있는 것이다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트로부터 전송된 요청을 처리할 수 있다. 호스트로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 장치들 및 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
프로세서(220)는 호스트로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어하기 위한 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 정적 랜덤 액세스 메모리(SRAM) 또는 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다. 도 1에 도시되지는 않았으나, 컨트롤러(200)는 프로세서(220)에 인접하게 배치되는 프로세서 전용 메모리를 더 포함할 수 있으며, 메모리(230)에 저장된 펌웨어 및 메타 데이터는 프로세서 전용 메모리에 로드될 수도 있다.
메모리(230)는 호스트로부터 불휘발성 메모리 장치(100)로 전송될 라이트 데이터 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트로 전송될 리드 데이터를 임시 저장하기 위한 데이터 버퍼를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
도 1에서는 메모리(230)가 컨트롤러(200)의 내부에 구비된 것을 예를 들어 도시하였으나, 메모리(230)는 컨트롤러(200)의 외부에 구비될 수도 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)가 낸드 플래시 메모리로 구성되는 경우, 메모리 인터페이스(240)는 플래시 컨트롤 탑(flash control top, FCT)으로도 불릴 수 있다. 메모리 인터페이스(240)는 프로세서(220)에 의해 생성된 제어 신호들을 불휘발성 메모리 장치(100)로 전송할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)의 동작을 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 여기에서, 동작 제어 신호는 예를 들어, 칩 인에이블 신호, 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호, 라이트 인에이블 신호, 리드 인에이블 신호, 데이터 스트로브 신호 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 메모리 인터페이스(240)는 라이트 데이터를 불휘발성 메모리 장치(100)로 전송하거나, 불휘발성 메모리 장치(100)로부터 리드 데이터를 수신할 수 있다.
메모리 인터페이스(240)와 불휘발성 메모리 장치(100)는 복수의 채널들(CH1~CHn))을 통해 연결될 수 있다. 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리 장치(100)로 커맨드, 어드레스, 동작 제어 신호 및 데이터(즉, 라이트 데이터) 등과 같은 신호들을 전송할 수 있다. 또한, 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리 장치(100)로부터 상태 신호(예컨대, 레디/비지(ready/busy)) 및 데이터(즉, 리드 데이터) 등을 수신할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi-level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드러플 레벨 셀(quadruple level cell, QLC)일 수 있다. 메모리 셀 어레이(미도시)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드러플 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(미도시)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
도 1을 참조하면, 본 실시예에서는 불휘발성 메모리 장치(100)는 제1 시스템 테이블(110) 및 제2 시스템 테이블(130)을 포함할 수 있다.
제1 시스템 테이블(110)은 FTL 동작 정보를 저장할 수 있다. 상술한 FTL 동작 정보는 FTL의 다양한 기능을 실행하는 정보를 의미할 수 있다. 이때, 제1 시스템 테이블(110)에 저장되는 FTL 동작 정보는 FTL 기능 정보, 맵 정보, 블록별 데이터의 유효 정보(invalid/valid), 이레이저 카운트 정보, 리드 카운트 정보 등과 같이 FTL 동작과 관련된 정보를 모두 포함할 수 있다.
제2 시스템 테이블(130)은 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 저장할 수 있다.
도 4를 참고하면, 제2 시스템 테이블(230)은 오동작이 발생하는 경우 실행하던 FTL과 관련된 메모리(230)에 저장된 정보(메모리 내용 dump) 및 레지스터 정보를 포함할 수 있다. 추가로, 제2 시스템 테이블(230)은 어서트 덤프(assert dump) 원인, 어서트 횟수 및 리드 전용 모드인지 여부를 나타내는 어서트 플래그를 포함하는 어서트 덤프가 발생한 현재 상태를 포함할 수 있다. 도 5를 참조하면, 어서트 덤프의 원인은 원인 별로 미리 매칭된 번호를 저장하는 형태일 수 있다. 예를 들어, 어서트 덤프의 원인 ①은 SRAM Bit Flip, 어서트 덤프의 원인 ②는 NAND UECC 등일 때, SRAM Bit Flip으로 오동작이 발생하는 경우, 프로세서(220)는 어서트 덤프의 원인 항목에 ①을 저장할 수 있는 것이다.
제2 시스템 테이블(130)은 고정된 물리 주소가 부여되어 있기 때문에, 프로세서(220)는 사전에 인지하고 있는 제2 시스템 테이블(230)의 물리 주소를 기초로 제2 시스템 테이블(130)에 접근하여 저장된 정보를 확인 할 수 있다. 예를 들어, 프로세서(220)는 제2 시스템 테이블(130) 영역 중 마지막에 저장된 영역에 접근하여 정보를 확인활 수 있다. 상기 제2 시스템 테이블(230)은 제1 시스템 테이블(110)에 비해 데이터를 저장할 수 있는 영역이 작아 필요에 따라 소거를 통해 데이터를 저장할 수 있는 영역을 확보할 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작방법을 설명하기 위한 흐름도이다.
먼저, 데이터 저장 장치(10)는 호스트 장치(20)로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생할 수 있다(S101).
다음, 데이터 저장 장치(10)는 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치(100)에 저장할 수 있다(S103).
구체적으로, 불휘발성 메모리 장치(100)는 FTL 동작 정보를 저장하는 제1 시스템 테이블(110) 및 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 저장하는 제2 시스템 테이블(130)을 포함할 수 있다.
만약, 데이터 저장 장치(10)는 오동작이 발생하는 경우 실행하던 FTL과 관련된 메모리(230)에 저장된 정보 및 어서트 덤프(assert dump)가 발생한 현재 상태를 불휘발성 메모리 장치(100)의 제2 시스템 테이블(130)에 저장할 수 있다.
다음, 데이터 저장 장치(10)는 어서트 횟수를 카운팅할 수 있다(S103).
다음, 데이터 저장 장치(10)는 호스트 장치(20)로부터 전송되는 초기화 요청에 따라 재설정 동작을 시작할 수 있다(S105).
단계 S105에서, 데이터 저장 장치(10)는 오동작이 반복됨에 따라 어서트 횟수가 기준치 이상이면 리드 전용 모드의 FTL 재설정 동작을 수행하고, 어서트 횟수가 기준치 미만이면 일반 모드의 FTL 재설정 동작을 수행할 수 있다.
구체적으로, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100)의 제2 시스템 테이블 정보를 확인하여 리드 전용 플래그가 설정되었는지 여부를 확인할 수 있다(S107).
확인 결과, 리드 전용 플래그가 설정되어 있지 않은 경우, 데이터 저장 장치(10)는 일반 모드(normal mode)의 FTL 재설정 동작을 수행할 수 있다(S109).
만약, 일반 모드의 FTL 재설정 동작 중 어서트 덤프가 발생하는 경우, 데이터 저장 장치(10)는 어서트 횟수를 증가시킬 수 있다(S111, S113).
도시하지 않았지만, 단계 S111 이후와 S113 이전에, 데이터 저장 장치(10)는 제2 시스템 테이블(130)에 저장된 이전 어서트 덤프의 원인을 확인하고, 확인 결과 이전 어서트 덤프의 원인과 동일한 원인으로 어서트 덤프가 발생한 경우 어서트 횟수를 증가시킬 수 있다.
다음, 데이터 저장 장치(10)는 어서트 횟수가 기준치 이상인지 여부를 확인하고(S115), 상기 어서트 횟수(assert count)가 기준치 이상이면 리드 전용 모드 플래그를 생성하여 제2 시스템 테이블(130)에 저장할 수 있다(S117).
한편, 단계 S107의 확인 결과 리드 전용 플래그가 설정되어 있는 경우, 데이터 저장 장치(10)는 리드 전용 모드의 FTL 재설정 동작을 수행할 수 있다(S119).
다른 한편, 단계 S109의 일반 모드 FTL 재설정 동작 중 어서트 덤프가 발생하지 않은 경우, 데이터 저장 장치(10)는 일반 모드의 FTL 재설정 동작을 계속 수행할 수 있다(S121).
도 7은 도 6의 일반 모드의 재설정 방법을 설명하기 위한 흐름도로서, 단계 S109를 상세하게 설명하기로 한다.
도 7을 참고하면, 데이터 저장 장치(10)는 제1 시스템 테이블(110)을 확인하여 FTL 동작 정보 중 오동작 전 마지막 FTL 동작 정보를 확인할 수 있다(S201). 단계 S201은 데이터 저장 장치(10)가 오동작 전 마지막 FTL 동작 정보를 기초로 FTL 재설정 동작을 수행하기 위한 절차일 수 있다.
다음, 데이터 저장 장치(10)는 오픈 블록 스캔(open block scan) 동작(S203), 맵 업데이트(map update) 동작(S205), 오픈 블록 더미 라이트 및 재 프로그램 동작(open block dummy write & reprogram)(S207) 및 초기 가비지 컬렉션(initial GC) 동작 등(S209)을 비롯한 FTL 재설정 동작을 수행할 수 있다.
도 8은 도 6의 리드 전용 모드의 재설정 방법을 설명하기 위한 흐름도로서, 단계 S119를 상세하게 설명하기로 한다.
도 8을 참고하면, 데이터 저장 장치(10)는 리드 전용 모드의 FTL 재설정 동작 수행 시, 제1 시스템 테이블(110)을 확인하여 FTL 동작 정보 중 오동작 전 마지막 FTL 동작 정보를 확인할 수 있다(S301).
도 3을 참조하면, 데이터 저장 장치(10)는 제1 시스템 테이블(110)에 저장된 FTL 동작 정보 1, FTL 동작 정보 2 및 FTL 동작 정보 3 중 오동작 발생 시점을 기준으로 가장 마지막 FTL 동작 정보 3을 체크 포인트(check point)로 하여 리드 전용 모드의 FTL 재설정 동작을 시작할 수 있다.
다음, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100)에 라이트가 발생할 수 있는 재설정 동작을 스킵(skip)하며, 리드 전용 모드의 FTL 재설정 동작을 수행할 수 있다(S303).
예를 들어, FTL 동작 중 맵 업데이트(map update), 더미 라이트(dummy write), 재 프로그램(reprogram), 가비지 컬렉션(garbage collection) 등은 불휘발성 메모리 장치(100)에 라이트를 발생할 수 있는 동작으로, 데이터 저장 장치(10)는 이러한 동작을 스킵할 수 있다.
다음, 데이터 저장 장치(10)는 리드 전용 모드의 FTL 재설정 동작 수행 시, 호스트 장치(20)로부터 요청되는 커맨드 중 리드 커맨드에 대한 동작만 수행하도록 하는 라이트 프로텍트 모드(write protect mode)를 설정할 수 있다(S305).
도시하지 않았지만, 단계 S305 이후, 데이터 저장 장치(10)는 라이트 프로텍트 모드로 설정된 경우, 호스트 장치(20)로부터 전송되는 라이트 커맨드를 수신하면 상기 라이트 커맨드에 대한 동작을 스킵한 후, 호스트 장치(20)로 라이트 프로텍션 에러(write protection error)를 전송할 수 있다.
이때, 라이트 커맨드는 불휘발성 메모리 장치(100)에 라이트를 발생시킬 수 있는 모든 커맨드를 의미하는 것으로 정의하기로 한다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(⑧solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 도 9의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 10을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽힌 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 10에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 12를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 10에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 13을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(10), 도 9의 데이터 저장 장치(2200), 도 11의 데이터 저장 장치(3200) 및 도 12의 데이터 저장 장치(4200)로 구성될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 14를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
110: 제1 시스템 테이블 130: 제2 시스템 테이블
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스

Claims (18)

  1. 불휘발성 메모리 장치; 및
    호스트 장치로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 경우, 어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 상기 불휘발성 메모리 장치에 저장하고 어서트 횟수를 카운팅하며, 상기 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 상기 호스트 장치로부터의 초기화 요청에 대하여 리드 전용 모드의 FTL 재설정 동작을 수행하는 컨트롤러,
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 불휘발성 메모리 장치는,
    FTL 동작 정보를 저장하는 제1 시스템 테이블; 및
    상기 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 저장하는 제2 시스템 테이블,
    을 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    메모리; 및
    상기 FTL에 포함된 기능을 실행함에 따라 발생하는 상기 FTL 동작 정보를 상기 제1 시스템 테이블에 저장하고, 상기 오동작이 발생하는 경우 실행하던 FTL과 관련된 상기 메모리에 저장된 정보 및 상기 어서트 덤프가 발생한 현재 상태를 상기 제2 시스템 테이블에 저장하며 상기 어서트 횟수를 카운팅하는 프로세서,
    를 포함하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 프로세서는,
    상기 어서트 횟수를 카운팅하기 전에 상기 제2 시스템 테이블에 저장된 이전 어서트 덤프의 원인을 확인하고, 확인 결과 상기 이전 어서트 덤프의 원인과 동일한 원인으로 상기 어서트 덤프가 발생한 경우 상기 어서트 횟수를 증가시키는 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 프로세서는,
    상기 어서트 횟수가 기준치 이상이면 리드 전용 모드 플래그를 생성하여 상기 제2 시스템 테이블에 저장하는 데이터 저장 장치.
  6. 제3항에 있어서,
    상기 프로세서는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 제1 시스템 테이블의 FTL 동작 정보 중 상기 오동작 전 마지막 FTL 동작 정보를 기준으로 FTL 재설정 동작을 수행하는 데이터 저장 장치.
  7. 제3항에 있어서,
    상기 프로세서는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 불휘발성 메모리 장치에 라이트가 발생하는 재설정 동작을 스킵(skip)하는 데이터 저장 장치.
  8. 제3항에 있어서,
    상기 프로세서는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 호스트 장치로부터 요청되는 커맨드 중 리드 커맨드에 대한 동작만 수행하도록 하는 라이트 프로텍트 모드(write protect mode)를 설정하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 프로세서는,
    상기 라이트 프로텍트 모드로 설정된 경우, 상기 호스트 장치로부터 전송되는 라이트 커맨드를 수신하면 상기 라이트 커맨드에 대한 동작을 스킵한 후, 상기 호스트 장치로 라이트 프로텍션 에러(write protection error)를 전송하는 데이터 저장 장치.
  10. 호스트 장치로부터 전송된 커맨드에 대한 동작을 실행하는 중 오동작이 발생하는 단계;
    어서트 덤프(assert dump) 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치에 저장하는 단계;
    어서트 횟수를 카운팅하는 단계; 및
    상기 호스트 장치로부터 전송되는 초기화 요청에 따라 재설정 동작을 수행하는 단계를 포함하고,
    상기 재설정 동작을 수행하는 단계는,
    상기 오동작이 반복됨에 따라 상기 어서트 횟수가 기준치 이상이면 리드 전용 모드의 FTL 재설정 동작을 수행하고, 상기 어서트 횟수가 기준치 미만이면 일반 모드의 FTL 재설정 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작방법.
  11. 제10항에 있어서,
    상기 불휘발성 메모리 장치는,
    FTL 동작 정보를 저장하는 제1 시스템 테이블; 및
    상기 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 저장하는 제2 시스템 테이블,
    을 포함하는 데이터 저장 장치의 동작방법.
  12. 제11항에 있어서,
    상기 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치에 저장하는 단계에서,
    실행하던 FTL과 관련된 메모리에 저장된 정보 및 상기 어서트 덤프가 발생한 현재 상태를 상기 제2 시스템 테이블에 저장하는 데이터 저장 장치의 동작방법.
  13. 제12항에 있어서,
    상기 어서트 덤프 및 상기 어서트 덤프가 발생한 현재 상태를 불휘발성 메모리 장치에 저장하는 단계 이후, 상기 어서트 횟수를 카운팅하는 단계 이전에,
    상기 제2 시스템 테이블에 저장된 이전 어서트 덤프의 원인을 확인하는 단계;
    확인 결과 상기 이전 어서트 덤프의 원인과 동일한 원인으로 상기 어서트 덤프가 발생한 경우 상기 어서트 횟수를 증가시키는 단계를 더 포함하는 데이터 저장 장치의 동작방법.
  14. 제11항에 있어서,
    상기 재설정 동작을 수행하는 단계는,
    상기 어서트 횟수가 기준치 이상이면 리드 전용 모드 플래그를 생성하여 상기 제2 시스템 테이블에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작방법.
  15. 제11항에 있어서,
    상기 재설정 동작을 수행하는 단계는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 제1 시스템 테이블의 FTL 동작 정보 중 상기 오동작 전 마지막 FTL 동작 정보를 기준으로 FTL 재설정 동작을 수행하는 데이터 저장 장치의 동작방법.
  16. 제11항에 있어서,
    상기 재설정 동작을 수행하는 단계는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 불휘발성 메모리 장치에 라이트가 발생하는 재설정 동작을 스킵(skip)하는 데이터 저장 장치의 동작방법.
  17. 제11항에 있어서,
    상기 재설정 동작을 수행하는 단계는,
    상기 리드 전용 모드의 FTL 재설정 동작 수행 시, 상기 호스트 장치로부터 요청되는 커맨드 중 리드 커맨드에 대한 동작만 수행하도록 하는 라이트 프로텍트 모드(write protect mode)를 설정하는 데이터 저장 장치의 동작방법.
  18. 제17항에 있어서,
    상기 재설정 동작을 수행하는 단계 이후에,
    상기 라이트 프로텍트 모드로 설정된 경우, 상기 호스트 장치로부터 전송되는 라이트 커맨드를 수신하면 상기 라이트 커맨드에 대한 동작을 스킵한 후, 상기 호스트 장치로 라이트 프로텍션 에러(write protection error)를 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작방법.
KR1020200065312A 2020-05-29 2020-05-29 데이터 저장 장치 및 그것의 동작 방법 KR20210147696A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200065312A KR20210147696A (ko) 2020-05-29 2020-05-29 데이터 저장 장치 및 그것의 동작 방법
US17/011,381 US11481153B2 (en) 2020-05-29 2020-09-03 Data storage device and operating method thereof
CN202011006394.3A CN113741798A (zh) 2020-05-29 2020-09-23 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200065312A KR20210147696A (ko) 2020-05-29 2020-05-29 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210147696A true KR20210147696A (ko) 2021-12-07

Family

ID=78706277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200065312A KR20210147696A (ko) 2020-05-29 2020-05-29 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11481153B2 (ko)
KR (1) KR20210147696A (ko)
CN (1) CN113741798A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021103872A1 (de) * 2020-07-13 2022-01-13 Samsung Electronics Co., Ltd. Nichtflüchtige speichervorrichtung, die eine hocheffiziente e/a-schnittstelle unterstützt
KR20220008428A (ko) * 2020-07-13 2022-01-21 삼성전자주식회사 고효율 입출력 인터페이스를 지원하는 불휘발성 메모리 장치
CN116661678B (zh) * 2022-12-28 2024-04-19 荣耀终端有限公司 数据转储方法及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188225B1 (en) * 2003-12-05 2007-03-06 Applied Micro Circuits Corporation Storage system with disk drive power-on-reset detection
US8572310B2 (en) * 2007-11-06 2013-10-29 Samsung Electronics Co., Ltd. Invalidating storage area of non-volatile storage medium based on metadata
KR101009927B1 (ko) 2009-05-12 2011-01-20 한국기계연구원 금속 분말의 유동도 및 겉보기 밀도 측정장치 및 이를 이용한 측정 방법
KR101658485B1 (ko) 2009-06-18 2016-09-22 삼성전자주식회사 휴대용 단말기에서 디버깅을 위한 부팅 방법 및 장치
JP5418597B2 (ja) 2009-08-04 2014-02-19 富士通株式会社 リセット方法及び監視装置
KR102147970B1 (ko) * 2014-08-05 2020-08-25 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법
WO2016114749A1 (en) * 2015-01-12 2016-07-21 Hewlett Packard Enterprise Development Lp Handling memory errors in memory modules that include volatile and non-volatile components

Also Published As

Publication number Publication date
CN113741798A (zh) 2021-12-03
US20210373810A1 (en) 2021-12-02
US11481153B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
US20200065241A1 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11249897B2 (en) Data storage device and operating method thereof
US20180130537A1 (en) Data storage device and operating method thereof
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11481153B2 (en) Data storage device and operating method thereof
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR102620727B1 (ko) 전자 장치
US9837166B2 (en) Data storage device and operating method thereof
KR20190023196A (ko) 데이터 저장 장치
US12032824B2 (en) Event log management method, controller and storage device
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10657046B2 (en) Data storage device and operating method thereof
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10726938B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination