KR20170111386A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170111386A
KR20170111386A KR1020160036730A KR20160036730A KR20170111386A KR 20170111386 A KR20170111386 A KR 20170111386A KR 1020160036730 A KR1020160036730 A KR 1020160036730A KR 20160036730 A KR20160036730 A KR 20160036730A KR 20170111386 A KR20170111386 A KR 20170111386A
Authority
KR
South Korea
Prior art keywords
page
data
seed value
occurred
power
Prior art date
Application number
KR1020160036730A
Other languages
English (en)
Other versions
KR102515137B1 (ko
Inventor
김세현
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160036730A priority Critical patent/KR102515137B1/ko
Priority to US15/230,156 priority patent/US10067819B2/en
Priority to CN201610833632.5A priority patent/CN107240420B/zh
Publication of KR20170111386A publication Critical patent/KR20170111386A/ko
Application granted granted Critical
Publication of KR102515137B1 publication Critical patent/KR102515137B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 불휘발성 메모리 장치; 시드 값을 사용해서, 상기 불휘발성 메모리 장치에 저장될 데이터를 랜덤화하고, 상기 불휘발성 메모리 장치로부터 읽혀진 데이터를 디-랜덤화하는 랜덤화 유닛; 및 정전 상태로부터 정상 상태로 복귀된 경우, 전원 문제가 발생된 상기 불휘발성 메모리 장치의 페이지를 검출하고, 상기 랜덤화 유닛을 통해서 상기 전원 문제가 발생된 페이지의 데이터를 상기 전원 문제가 발생된 페이지에 대응하는 시드 값과는 다른 시드 값을 사용해서 랜덤화하는 컨트롤 유닛을 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 데이터의 신뢰성이 향상된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 시드 값을 사용해서, 상기 불휘발성 메모리 장치에 저장될 데이터를 랜덤화하고, 상기 불휘발성 메모리 장치로부터 읽혀진 데이터를 디-랜덤화하는 랜덤화 유닛; 및 정전 상태로부터 정상 상태로 복귀된 경우, 전원 문제가 발생된 상기 불휘발성 메모리 장치의 페이지를 검출하고, 상기 랜덤화 유닛을 통해서 상기 전원 문제가 발생된 페이지의 데이터를 상기 전원 문제가 발생된 페이지에 대응하는 시드 값과는 다른 시드 값을 사용해서 랜덤화하는 컨트롤 유닛을 포함한다.
본 발명의 실시 예에 따른 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법은, 상기 정전 상태로부터 상기 정상 상태로 복귀된 경우, 전원 문제가 발생된 페이지를 검출하는 단계; 상기 전원 문제가 발생되기 전에 동작이 완료된 페이지의 데이터를 복구하는 단계; 및 상기 전원 문제가 발생된 페이지의 데이터를 파괴하는 단계를 포함한다.
본 발명의 실시 예에 따르면 읽기 에러가 유발될 가능성을 낮출 수 있기 때문에 데이터 저장 장치에 저장된 데이터의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 랜덤화 유닛을 예시적으로 보여주는 도면이다.
도 3은 도 1의 랜덤 액세스 메모리에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 정전 복구 모듈의 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 정전 복구 모듈의 동작을 설명하기 위해서 예시된 불휘발성 메모리 장치의 페이지들의 상태를 보여주는 도면이다.
도 6은 본 발명의 실시 에에 따른 정전 복구 동작에 사용되는 시드 값을 설명하기 위한 도표이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 그리고 도 2는 본 발명의 실시 예에 따른 랜덤화 유닛을 예시적으로 보여주는 도면이다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치(400)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200) 및 불휘발성 메모리 장치(300)를 포함할 수 있다.
불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다. 예시적으로, 낸드 플래시 메모리 장치로 구성된 불휘발성 메모리 장치(300)가 이하의 설명에서 예시될 것이다.
컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(230) 및 랜덤화 유닛(250)을 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 호스트 인터페이스를 통해서 전송된 호스트 장치의 리퀘스트를 분석하고 처리할 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(210)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
예시적으로, 랜덤 액세스 메모리(230)는 다이내믹 램(DRAM) 또는 스태틱 램(SRAM)과 같은 휘발성 메모리 장치로 구성될 수 있다. 다른 예로서, 랜덤 액세스 메모리(230)는 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 또는 저항성 램(RERAM)과 같은 불휘발성 메모리 장치로 구성될 수 있다.
랜덤화 유닛(250)은, 도 2에 도시된 바와 같이, 입력된 데이터(Din)와 시드 값(seed value)을 논리 연산하고, 입력된 데이터(Din)를 랜덤화(randomizing)하거나 디-랜덤화(de-randomizing)하고, 그리고 출력 데이터(Dout)를 출력할 수 있다. 랜덤화 동작과 디-랜덤화 동작은, 동일한 시드 값을 사용하는, 서로 상반된 동작일 수 있다. 즉, 동일한 시드 값이 사용될 때, 원래의 데이터가 랜덤화되면 랜덤화된 데이터로 변형되고, 랜덤화된 데이터가 디-랜덤화되면 원래의 데이터로 다시 변형될 수 있다.
예시적으로, 불휘발성 메모리 장치(300)에 저장될 데이터(DT)가 입력되는 경우, 랜덤화 유닛(250)은 데이터(DT)를 랜덤화하고, 랜덤화된 데이터(RDT)를 출력할 수 있다. 다른 예로서, 불휘발성 메모리 장치(300)로부터 읽혀진 데이터, 즉, 랜덤화된 데이터(RDT)가 입력되는 경우, 랜덤화 유닛(250)은 랜덤화된 데이터(RDT)를 디-랜덤화하고, 원래의 데이터(DT)를 출력할 수 있다.
예외적인 경우를 제외하고, 랜덤화 유닛(250)은, 불휘발성 메모리 장치(300)에 저장될 데이터(DT)를 랜덤화할 때와, 불휘발성 메모리 장치(300)로부터 읽혀진 데이터, 즉, 랜덤화된 데이터(RDT)를 디-랜덤화할 때 모두 동일한 시드 값을 사용할 수 있다.
예외적인 경우, 랜덤화 유닛(250)은, 불휘발성 메모리 장치(300)에 저장될 데이터(DT)를 랜덤화할 때와, 불휘발성 메모리 장치(300)로부터 읽혀진 데이터, 즉, 랜덤화된 데이터(RDT)를 디-랜덤화할 때 서로 다른 시드 값을 사용할 수 있다. 예외의 경우는 데이터 저장 장치(100)가 예상치 못한 정전으로부터 복귀되었을 때 발생될 수 있으며, 이하에서 상세히 설명될 것이다.
도 3은 도 1의 랜덤 액세스 메모리에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
불휘발성 메모리 장치(300)가 낸드 플래시 메모리 장치로 구성되는 경우에, 컨트롤 유닛(210)은, 메모리 블럭 단위로 불휘발성 메모리 장치(300)의 삭제 동작을 제어하고, 페이지 단위로 불휘발성 메모리 장치(300)의 읽기 및 프로그램(또는 쓰기) 동작을 제어할 수 있다. 또한, 불휘발성 메모리 장치(300)는 오버라이트(overwrite)가 불가능하기 때문에, 컨트롤 유닛(210)은 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서 삭제 동작을 선행할 수 있다.
데이터 저장 장치(100)의 컨트롤 유닛(210)은 플래시 메모리 장치로 구성된 불휘발성 메모리 장치(300) 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 3을 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(MAP), 웨어-레벨링 모듈(WLM), 배드 블럭 관리 모듈(BBM), 가비지 컬렉션 모듈(GCM) 및 정전 복구 모듈(PRM)을 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 데이터의 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 불휘발성 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈(WLM)은 불휘발성 메모리 장치(300)의 메모리 블럭들에 대한 웨어-레벨(wear-level)을 관리할 수 있다. 삭제 동작 및 프로그램 동작에 의해서 불휘발성 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WLM)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 삭제-쓰기 횟수(erase-write count)가 평준화 되도록 관리할 수 있다.
배드 블럭 관리 모듈(BBM)은 불휘발성 메모리 장치(300)의 메모리 블럭들 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BBM)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
불휘발성 메모리 장치(300)의 삭제 동작은 긴 시간을 필요로 한다. 그러한 이유로, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀을 삭제한 후, 삭제된 메모리 셀에 데이터를 다시 쓰지 않는다. 대신, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀에 쓰여질 데이터를 이미 삭제 상태로 되돌려진 다른 메모리 셀에 저장한다. 컨트롤 유닛(210)의 이러한 동작으로 인해서, 불휘발성 메모리 장치(300)에는 유효한 데이터와 무효한 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 컨트롤 유닛(210)은 유효한 데이터를 한 곳에 모으고, 무효한 데이터가 저장된 메모리 셀을 삭제하는 일련의 동작, 즉, 가비지 컬렉션(garbage collection) 동작을 수행할 수 있다. 가비지 컬렉션 동작은 병합(merge) 동작이라고도 불릴 수 있다.
메모리 셀에 대한 프로그램 동작 중에 데이터 저장 장치(100)에 공급되던 전원이 갑작스럽게 차단되면, 불휘발성 메모리 장치(300)의 프로그램 동작은 정상적으로 완료되지 못한다. 정전 복구(power failure recovery) 모듈(PRM)은, 데이터 저장 장치(100)가 예상치 못한 정전으로부터 복귀되었을 때, 정전으로 인해서 에러가 발생될 가능성이 높은 메모리 셀, 페이지 또는 메모리 블럭을 관리할 수 있다. 정전 복구 모듈(PRM)의 정전 복구 동작은 이하의 도면을 참조하여 상세히 설명될 것이다.
도 4는 본 발명의 실시 예에 따른 정전 복구 모듈의 동작을 설명하기 위한 순서도이다. 도 5는 본 발명의 실시 예에 따른 정전 복구 모듈의 동작을 설명하기 위해서 예시된 불휘발성 메모리 장치의 페이지들의 상태를 보여주는 도면이다. 그리고 도 6은 본 발명의 실시 에에 따른 정전 복구 동작에 사용되는 시드 값을 설명하기 위한 도표이다.
설명의 편의를 위해서, 5개의 메모리 셀로 구성된 5개의 페이지들을 포함하는 메모리 블럭들(B1 및 B2)이 도 5에 예시될 것이다. 그리고 메모리 블럭들(B1 및 B2) 각각에 포함된 페이지들은 오름차순으로 프로그램되는 것을 가정할 것이다.
S110 단계에서, 정전 복구 모듈(PRM)은 정전이 발생되었는지를 판단할 수 있다. 정전 상태로부터 정상 상태로 복귀된 경우가 아니라면, 정전 복구 모듈(PRM)의 동작은 종료될 수 있다.
반면, 정전 상태로부터 정상 상태로 복귀된 경우, 정전 복구 모듈(PRM)은, 전원 문제(power problem)(PP)가 발생된 페이지를 검출하는 검출 단계(S120 단계 내지 S130 단계), 전원 문제가 발생되기 전에 동작이 완료된 페이지의 데이터를 복구하는 복구 단계(S140 단계 내지 S160 단계) 및 전원 문제로 인해서 동작이 중단된 페이지의 데이터를 파괴하는 파괴 단계(S170 단계 내지 S190 단계)를 포함하는 정전 복구 동작을 수행할 수 있다.
S120 단계에서, 정전 복구 모듈(PRM)은 메모리 블럭의 페이지들을 읽고, 전원 문제(power problem)(PP)가 발생된 페이지를 검출할 수 있다.
앞서 설명된 바와 같이, 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서는 삭제 동작이 선행되어야 한다. 이는, 삭제 상태의 메모리 셀은 아직 프로그램되지 않았음을 의미한다. 예시적으로, 정전 복구 모듈(PRM)은 삭제된 페이지를 검색하는 방법을 이용하여 전원 문제(PP)가 발생된 페이지를 검출할 수 있다.
도 5를 참조하여 예를 들면, 정전 복구 모듈(PRM)은 제1 메모리 블럭(B1)의 페이지들(P1~P5)을 프로그램 순서에 따라서 읽고, 삭제된 페이지들(P4 및 P5) 중에서 프로그램 순서가 가장 빠른 페이지(P4)를 검색할 수 있다. 정전 복구 모듈(PRM)은 삭제된 페이지(P4)의 이전 페이지, 즉, 프로그램 순서상 페이지(P4) 이전에 프로그램되는 페이지(P3)를 마지막으로 프로그램된 페이지 또는 전원 문제(PP)가 발생된 페이지로 예측 또는 검출할 수 있다. 전원 문제(PP)가 발생된 페이지(P3)는 프로그램이 완료된 페이지일 수 있다. 반면, 도 5에 도시된 바와 같이, 전원 문제가 발생된 페이지(P3)는 정전으로 인해서 프로그램이 완료되지 않은 메모리 셀을 포함하는 프로그램이 중단된 페이지일 수도 있다.
정전 복구 모듈(PRM)은, S140 단계 내지 S160 단계와 같이, 정전이 발생되기 전에 동작이 완료된 페이지(예를 들면, 도 5의 페이지들(P1 및 P2))의 데이터를 복구할 수 있다.
S140 단계에서, 정전 복구 모듈(PRM)은, 랜덤화 유닛(도 1의 250)을 통해서, 페이지에 대응하는 시드 값을 사용해서 페이지의 데이터를 랜덤화할 수 있다. 페이지에 대응하는 시드 값은, 페이지에 저장될 데이터를 랜덤화하는 데 사용되는 시드 값 그리고 페이지로부터 읽혀진 데이터를 디-랜덤화하는 데 사용되는 시드 값을 의미할 수 있다. 따라서, 정전 복구 모듈(PRM)은, 디-랜덤화 동작에 사용될 시드 값과 동일한 시드 값을 사용해서 페이지들 각각의 데이터를 랜덤화 할 수 있다.
도 6을 참조하여 예를 들면, 정전 복구 모듈(PRM)은, 제1 페이지(P1)에 대응하는 제1 시드 값(SD1)을 사용해서 제1 페이지(P1)의 데이터를 랜덤화할 수 있다. 제1 페이지(P1)에 대응하는 제1 시드 값(SD1)은 제1 페이지(P1)의 데이터를 디-랜덤화하는 데 사용될 수 있다. 또한, 정전 복구 모듈(PRM)은, 제2 페이지(P2)에 대응하는 제2 시드 값(SD2)을 사용해서 제2 페이지(P2)의 데이터를 랜덤화할 수 있다. 제2 페이지(P2)에 대응하는 제2 시드 값(SD2)은 제2 페이지(P2)의 데이터를 디-랜덤화하는 데 사용될 수 있다.
S150 단계에서, 정전 복구 모듈(PRM)은 페이지(P1 또는 P2)의 랜덤화된 데이터를 저장할 수 있다. 그리고, S160 단계에서, 정전 복구 모듈(PRM)은 랜덤화된 데이터를 유효 처리할 수 있다.
도 5를 참조하여 예를 들면, 정전 복구 모듈(PRM)은 제1 페이지(P1)의 랜덤화된 데이터를 제2 메모리 블럭(B2)의 제1 페이지(P1')에 저장할 수 있다. 그리고 정전 복구 모듈(PRM)은 제2 메모리 블럭(B2)의 제1 페이지(P1')에 저장된 데이터를 유효 처리할 수 있다. 또한, 정전 복구 모듈(PRM)은 제2 페이지(P2)의 랜덤화된 데이터를 제2 메모리 블럭(B2)의 제2 페이지(P2')에 저장할 수 있다. 그리고 정전 복구 모듈(PRM)은 제2 메모리 블럭(B2)의 제2 페이지(P2')에 저장된 데이터를 유효 처리할 수 있다.
정전 복구 모듈(PRM)은, S170 단계 내지 S190 단계와 같이, 전원 문제가 발생된 페이지, 즉, 정전으로 인해서 프로그램 동작이 중단된 페이지(예를 들면, 도 5의 페이지(P3))의 데이터를 파괴할 수 있다.
프로그램 동작이 중단된 페이지의 메모리 셀은, 의도한 데이터, 즉, 메모리 셀에 저장되어야 할 데이터가 완벽히 저장되지 못한 상태일 수 있다. 그뿐만 아니라, 프로그램 동작이 중단된 메모리 셀은, 디스터브(disturbance), 인접한 메모리 셀과의 커플링 등과 같은 악영향을 주는 효과 또는 메커니즘에 의해서 읽기 페일을 유발할 가능성이 높을 수 있다. 따라서, 상태가 불안정한 페이지의 데이터를 의도적으로 파괴시키고, 확실하게 무효 처리할 필요가 있다. 데이터의 파괴는 원래의 데이터로 복원되지 못하게 데이터를 변경하는 것을 의미할 수도 있고, 에러 정정이 불가능하도록 데이터를 변경하는 것을 의미할 수도 있다.
본 발명의 실시 예에 따르면, 전원 문제가 발생된 페이지의 데이터는, 페이지에 대응하는 원래의 시드 값과는 다른 시드 값, 예를 들면, 인위적인 또는 랜덤한 시드 값을 사용하여 랜덤화될 수 있다. 즉, 전원 문제가 발생된 페이지의 데이터는, 페이지의 데이터를 디-랜덤화하는 데 사용되는 시드 값과는 다른 시드 값을 사용하여 랜덤화될 수 있다. 페이지에 대응하는 원래의 시드 값과는 다른 시드 값을 사용하여 랜덤화된 데이터를 페이지에 대응하는 원래의 시드 값으로 디-랜덤화하는 경우, 데이터는 정상적으로 디-랜덤화될 수 없을 것이다. 이는, 랜덤화된 데이터를 디-랜덤화하더라도 원래의 데이터로 복원시킬 수 없음을 의미할 수 있다. 따라서, 페이지에 대응하는 원래의 시드 값과는 다른 시드 값을 사용하여 데이터를 랜덤화하는 것은 데이터를 파괴하는 것과 동일한 의미를 가질 수 있다.
S170 단계에서, 정전 복구 모듈(PRM)은, 랜덤화 유닛(250)을 통해서, 페이지에 대응하지 않는 시드 값을 사용해서 페이지의 데이터를 랜덤화할 수 있다. 페이지에 대응하지 않는 시드 값은, 페이지에 대응하는 시드 값과는 다른 시드 값을 의미할 수 있다. 즉, 페이지에 대응하지 않는 시드 값은, 페이지에 저장될 데이터를 랜덤화하는 데 사용되는 그리고 페이지로부터 읽혀진 데이터를 디-랜덤화하는 데 사용되는 원래의 시드 값과는 다른 시드 값을 의미할 수 있다.
도 6을 참조하여 예를 들면, 정전 복구 모듈(PRM)은, 전원 문제(PP)가 발생된 제3 페이지(P3)에 대응하지 않는 랜덤한 시드 값(SDr)을 사용해서 제3 페이지(P3)의 데이터를 랜덤화할 수 있다. 제3 페이지(P3)의 데이터를 랜덤화하는 데 사용된 랜덤한 시드 값(SDr)은 제3 페이지(P3)의 데이터를 디-랜덤화하는 데 사용되지 않는다. 즉, 제3 페이지(P3)의 데이터를 디-랜덤화하는 경우, 제3 페이지(P3)에 대응하는 원래의 시드 값(SD3)이 사용될 수 있다. 따라서, 랜덤한 시드 값(SDr)을 사용해서 랜덤화된 제3 페이지의 데이터는 디-랜덤화되더라도 원래의 데이터로 복원될 수 없으며, 이는 원래의 데이터가 파괴되었음을 의미할 수 있다.
S180 단계에서, 정전 복구 모듈(PRM)은 페이지(P3)의 랜덤화된 데이터를 저장할 수 있다. 그리고, S190 단계에서, 정전 복구 모듈(PRM)은 랜덤화된 데이터를 무효 처리할 수 있다.
도 5를 참조하여 예를 들면, 정전 복구 모듈(PRM)은 제3 페이지(P3)의 랜덤화된 데이터를 제2 메모리 블럭(B2)의 제3 페이지(P3')에 저장할 수 있다. 그리고 정전 복구 모듈(PRM)은 제2 메모리 블럭(B2)의 제3 페이지(P3')에 저장된 데이터를 무효 처리할 수 있다. 즉, 정전 복구 모듈(PRM)은 랜덤화 동작에 의해서 파괴된 데이터가 이후의 동작에서 액세스되지 않도록, 데이터를 무효 처리할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214), 에러 정정 코드(ECC) 유닛(1215) 및 랜덤화 유닛(1216)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
컨트롤 유닛(1212)은 전원 문제가 발생된 불휘발성 메모리 장치(1220)의 페이지를 검출할 수 있다. 컨트롤 유닛(1212)은, 랜덤화 유닛(1216)을 통해서, 전원 문제가 발생된 페이지의 데이터를 페이지에 대응하는 원래의 시드 값과는 다른 시드 값을 사용하여 랜덤화할 수 있다. 따라서, 전원 문제가 발생된 불안정한 페이지의 데이터는 의도적으로 파괴되고, 확실하게 무효 처리될 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라, UFS(universal flash storage), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215) 및 랜덤화 유닛(2216)을 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 UFS(universal flash storage), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(2214)은 전원 문제가 발생된 불휘발성 메모리 장치들(2231~223n)의 페이지를 검출할 수 있다. 컨트롤 유닛(2214)은, 랜덤화 유닛(2216)을 통해서, 전원 문제가 발생된 페이지의 데이터를 페이지에 대응하는 원래의 시드 값과는 다른 시드 값을 사용하여 랜덤화할 수 있다. 따라서, 전원 문제가 발생된 불안정한 페이지의 데이터는 의도적으로 파괴되고, 확실하게 무효 처리될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 7에 도시된 데이터 저장 장치(1200) 또는 도 8에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 11을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
250 : 랜덤화 유닛
300 : 불휘발성 메모리 장치

Claims (16)

  1. 불휘발성 메모리 장치;
    시드 값을 사용해서, 상기 불휘발성 메모리 장치에 저장될 데이터를 랜덤화하고, 상기 불휘발성 메모리 장치로부터 읽혀진 데이터를 디-랜덤화하는 랜덤화 유닛; 및
    정전 상태로부터 정상 상태로 복귀된 경우, 전원 문제가 발생된 상기 불휘발성 메모리 장치의 페이지를 검출하고, 상기 랜덤화 유닛을 통해서 상기 전원 문제가 발생된 페이지의 데이터를 상기 전원 문제가 발생된 페이지에 대응하는 시드 값과는 다른 시드 값을 사용해서 랜덤화하는 컨트롤 유닛을 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤 유닛은 상기 다른 시드 값을 사용해서 랜덤화된 데이터를 비어있는 페이지에 저장하고, 무효 처리하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 다른 시드 값을 사용해서 랜덤화된 데이터가 읽혀지는 경우, 상기 컨트롤 유닛은, 상기 랜덤화 유닛을 통해서, 상기 전원 문제가 발생된 페이지에 대응하는 시드 값을 사용해서 상기 다른 시드 값을 사용해서 랜덤화된 데이터를 디-랜덤화하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 정전 상태로부터 상기 정상 상태로 복귀된 경우, 상기 컨트롤 유닛은, 전원 문제가 발생되지 않은 상기 불휘발성 메모리 장치의 페이지를 검출하고, 상기 전원 문제가 발생되지 않은 페이지의 데이터를 상기 전원 문제가 발생되지 않은 페이지에 대응하는 시드 값을 사용해서 랜덤화하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 컨트롤 유닛은 상기 전원 문제가 발생되지 않은 페이지에 대응하는 시드 값으로 랜덤화된 데이터를 비어있는 페이지에 저장하고, 유효 처리하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 전원 문제가 발생되지 않은 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터가 읽혀지는 경우, 상기 컨트롤 유닛은, 상기 랜덤화 유닛을 통해서, 상기 전원 문제가 발생되지 않은 페이지에 대응하는 시드 값을 사용해서 상기 전원 문제가 발생되지 않은 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터를 디-랜덤화하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤 유닛은 상기 전원 문제가 발생된 페이지로서 프로그램 동작이 중단된 페이지를 검출하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 페이지들을 프로그램 순서에 따라서 읽고, 상기 프로그램 순서상 프로그램 순서가 가장 빠른 소거된 페이지를 검색하고 그리고 상기 프로그램 순서상 상기 소거된 페이지 이전에 프로그램되는 페이지를 상기 전원 문제가 발생된 페이지로서 검출하는 데이터 저장 장치.
  9. 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 정전 상태로부터 상기 정상 상태로 복귀된 경우, 전원 문제가 발생된 페이지를 검출하는 단계;
    상기 전원 문제가 발생되기 전에 동작이 완료된 페이지의 데이터를 복구하는 단계; 및
    상기 전원 문제가 발생된 페이지의 데이터를 파괴하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 파괴하는 단계는, 상기 전원 문제가 발생된 페이지의 데이터를 상기 전원 문제가 발생된 페이지에 대응하는 시드 값과는 다른 시드 값을 사용해서 랜덤화하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 다른 시드 값을 사용해서 랜덤화된 데이터를 비어있는 페이지에 저장하는 단계; 및
    상기 다른 시드 값을 사용해서 랜덤화된 데이터를 무효 처리하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 다른 시드 값을 사용해서 랜덤화된 데이터가 읽혀지는 경우, 상기 전원 문제가 발생된 페이지에 대응하는 시드 값을 사용해서 상기 다른 시드 값을 사용해서 랜덤화된 데이터를 디-랜덤화하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 제9항에 있어서,
    상기 복구하는 단계는, 상기 전원 문제가 발생되기 전에 동작이 완료된 페이지의 데이터를 상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 랜덤화하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터를 비어있는 페이지에 저장하는 단계; 및
    상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터를 유효 처리하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터가 읽혀지는 경우, 상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 상기 전원 문제가 발생되기 전에 동작이 완료된 페이지에 대응하는 시드 값을 사용해서 랜덤화된 데이터를 디-랜덤화하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제9항에 있어서,
    상기 검출하는 단계는,
    상기 불휘발성 메모리 장치의 페이지들을 프로그램 순서에 따라서 읽는 단계;
    상기 프로그램 순서상 프로그램 순서가 가장 빠른 소거된 페이지를 검색하는 단계; 및
    상기 프로그램 순서상 상기 소거된 페이지 이전에 프로그램되는 페이지를 상기 전원 문제가 발생된 페이지로서 검출하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
KR1020160036730A 2016-03-28 2016-03-28 데이터 저장 장치 및 그것의 동작 방법 KR102515137B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160036730A KR102515137B1 (ko) 2016-03-28 2016-03-28 데이터 저장 장치 및 그것의 동작 방법
US15/230,156 US10067819B2 (en) 2016-03-28 2016-08-05 Data storage device and operating method thereof
CN201610833632.5A CN107240420B (zh) 2016-03-28 2016-09-20 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036730A KR102515137B1 (ko) 2016-03-28 2016-03-28 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170111386A true KR20170111386A (ko) 2017-10-12
KR102515137B1 KR102515137B1 (ko) 2023-03-29

Family

ID=59898649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036730A KR102515137B1 (ko) 2016-03-28 2016-03-28 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10067819B2 (ko)
KR (1) KR102515137B1 (ko)
CN (1) CN107240420B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117117A (ko) * 2018-04-06 2019-10-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11249681B2 (en) 2019-05-30 2022-02-15 SK Hynix Inc. Memory controller and storage device having the same
US11693771B2 (en) 2019-05-27 2023-07-04 SK Hynix Inc. Storage device for storing randomized data and operating method of the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289321B1 (en) * 2017-05-05 2019-05-14 Amazon Technologies, Inc. Bad block table recovery in a solid state drives
TWI659304B (zh) * 2017-10-20 2019-05-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
KR102500618B1 (ko) * 2017-12-12 2023-02-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11250913B2 (en) * 2020-05-21 2022-02-15 Western Digital Technologies, Inc. Scrambling using different scrambling seeds for defect reduction and improved programming efficiency
US20240028198A1 (en) * 2022-07-22 2024-01-25 Silicon Motion, Inc. Method and apparatus for performing data retention management of memory device with aid of pre-shutdown control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140310534A1 (en) * 2013-04-15 2014-10-16 Apple Inc. Data scrambling in memory devices using combined sequences
KR20150039000A (ko) * 2013-10-01 2015-04-09 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603000A (en) * 1989-05-15 1997-02-11 Dallas Semiconductor Corporation Integrated circuit memory with verification unit which resets an address translation register upon failure to define one-to-one correspondences between addresses and memory cells
CN100590737C (zh) * 2003-01-26 2010-02-17 深圳市朗科科技股份有限公司 闪存介质中的数据管理方法
KR100843134B1 (ko) * 2006-09-15 2008-07-02 삼성전자주식회사 인터럽트 금지구간 처리 장치 및 방법과 페이지 고정 장치및 방법
KR101554159B1 (ko) 2008-10-08 2015-09-21 삼성전자주식회사 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
JP2012226822A (ja) * 2011-04-15 2012-11-15 Samsung Electronics Co Ltd 不揮発性メモリ装置
KR101818671B1 (ko) * 2011-04-19 2018-02-28 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 시스템 및 그것의 랜덤 데이터 읽기 방법
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140310534A1 (en) * 2013-04-15 2014-10-16 Apple Inc. Data scrambling in memory devices using combined sequences
KR20150039000A (ko) * 2013-10-01 2015-04-09 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117117A (ko) * 2018-04-06 2019-10-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11693771B2 (en) 2019-05-27 2023-07-04 SK Hynix Inc. Storage device for storing randomized data and operating method of the same
US11249681B2 (en) 2019-05-30 2022-02-15 SK Hynix Inc. Memory controller and storage device having the same

Also Published As

Publication number Publication date
US20170277588A1 (en) 2017-09-28
CN107240420B (zh) 2020-11-06
CN107240420A (zh) 2017-10-10
KR102515137B1 (ko) 2023-03-29
US10067819B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN107168886B (zh) 数据存储装置及其操作方法
US10997039B2 (en) Data storage device and operating method thereof
KR102515137B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180130537A1 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
TW201839613A (zh) 數據儲存裝置及其操作方法
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170037159A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170026831A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 그리고 데이터 저장 장치의 동작 방법.
KR20170028670A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102620727B1 (ko) 전자 장치
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160119607A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200394134A1 (en) Data storage device and operating method thereof
KR20170080759A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20190061942A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11954347B2 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right