KR20210146212A - 패키지 기판의 제조 방법 - Google Patents

패키지 기판의 제조 방법 Download PDF

Info

Publication number
KR20210146212A
KR20210146212A KR1020210054508A KR20210054508A KR20210146212A KR 20210146212 A KR20210146212 A KR 20210146212A KR 1020210054508 A KR1020210054508 A KR 1020210054508A KR 20210054508 A KR20210054508 A KR 20210054508A KR 20210146212 A KR20210146212 A KR 20210146212A
Authority
KR
South Korea
Prior art keywords
substrate
chip
chips
accommodating
package
Prior art date
Application number
KR1020210054508A
Other languages
English (en)
Inventor
사카에 마츠자키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20210146212A publication Critical patent/KR20210146212A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(과제) 복수의 칩을 용이하게 소정의 배치로 늘어놓아 기판에 첩착하고, 패키지 기판을 용이하게 제조한다.
(해결 수단) 패키지 기판의 제조 방법으로서, 웨이퍼를 분할하여 복수의 칩을 형성하는 분할 스텝과, 그 칩을 각각 수용할 수 있는 복수의 수용 오목부가 형성된 칩 수용 지그를 준비하고, 그 분할 스텝에서 형성된 복수의 그 칩을 그 칩 수용 지그의 그 수용 오목부의 각각에 수용하는 수용 스텝과, 복수의 그 칩의 그 수용 오목부로부터 노출한 각각의 면에 걸쳐 기판을 첩착하고, 그 칩 수용 지그로부터 그 기판에 첩착된 복수의 그 칩을 이격시키는 기판 첩착 스텝과, 그 기판에 첩착된 복수의 그 칩을 봉지 수지로 봉지하여 패키지 기판을 형성하는 봉지 스텝을 구비한다.

Description

패키지 기판의 제조 방법{METHOD OF MANUFACTURING A PACKAGE SUBSTRATE}
본 발명은, 복수의 칩이 봉지 (封止) 수지로 봉지되어 있고, 분할되면 개개의 패키지 디바이스가 되는 패키지 기판의 제조 방법에 관한 것이다.
휴대 전화, 퍼스널 컴퓨터 등의 전자 기기에 탑재되는 패키지 디바이스를 제조할 때, 먼저, IC (Integrated Circuit), LSI (Large Scale Integration) 등의 디바이스를 원판상의 반도체 웨이퍼의 표면에 형성한다. 이 때, 복수의 그 디바이스를 행렬상으로 반도체 웨이퍼의 표면에 배치한다. 그리고, 반도체 웨이퍼를 이면측으로부터 연삭하여 박화하고, 반도체 웨이퍼를 디바이스마다 분할하여 복수의 디바이스 칩을 형성한다.
다음으로, 프린트 기판 상에 복수의 디바이스 칩을 서로 소정의 간격을 띄우고 배치하여 접착한다. 이 때, 각 디바이스 칩의 전극을 그 프린트 기판의 각각 대상이 되는 전극에 접속한다. 그 후, 프린트 기판 상에 배치 형성된 각 디바이스 칩을 봉지 수지로 봉지하면, 평판상의 패키지 기판이 형성된다.
이 패키지 기판을 디바이스 칩마다 분할하면, CSP (Chip Size Package) 나 QFN (Quad Flat Non-leaded Package) 등의 개개의 패키지 디바이스가 얻어진다 (특허문헌 1 참조). 여기서, 패키지 디바이스의 소형화·박형화를 실현하기 위해서, 분할하기 전의 패키지 기판을 봉지 수지측으로부터 연삭하는 기술이 알려져 있다 (특허문헌 2 및 특허문헌 3 참조).
일본 공개특허공보 2011-114145호 일본 공개특허공보 2011-181641호 일본 공개특허공보 2014-15490호
패키지 디바이스의 제조 프로세스에서는, 반도체 웨이퍼나 패키지 기판에 분할이나 연삭 등의 각종 가공이 실시된다. 가공 장치에 있어서 새로운 종별의 패키지 기판의 가공을 개시할 때에는, 적절한 가공 조건을 도출하기 위해서, 또, 보다 양호한 가공 조건을 도출하기 위해서, 테스트 가공을 실시하여 가공 결과를 평가하고자 하는 경우가 있다. 단, 디바이스 칩을 포함하는 패키지 기판은 고가이기 때문에, 테스트 가공에는, 디바이스 칩을 포함하는 패키지 기판을 모방한 테스트용 패키지 기판이 사용된다.
테스트용 패키지 기판을 제조할 때에는, 먼저, 디바이스가 형성되어 있지 않은 웨이퍼를 분할하여 복수의 칩을 형성하고, 형성된 복수의 칩을 기판의 일방의 면에 첩착 (貼着) 한다. 그리고, 기판의 그 일방의 면과 칩을 봉지 수지로 피복한다. 여기서, 복수의 칩을 기판에 첩착하는 작업은, 예를 들어, 작업자의 수작업에 의해 실시된다. 즉, 작업자는, 칩을 한 장씩 핀셋 등으로 잡아 올려 기판 상의 소정의 위치에 정확하게 첩착한다. 그리고, 이 수작업은 번잡하고 많은 시간을 소비하기 때문에, 문제가 된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 복수의 칩을 소정의 배치로 늘어놓아 기판에 첩착하여 패키지 기판을 용이하게 제조할 수 있는 패키지 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 패키지 기판의 제조 방법으로서, 웨이퍼를 분할하여 복수의 칩을 형성하는 분할 스텝과, 그 칩을 각각 수용할 수 있는 복수의 수용 오목부가 형성된 칩 수용 지그를 준비하고, 그 분할 스텝에서 형성된 복수의 그 칩을 그 칩 수용 지그의 그 수용 오목부의 각각에 수용하는 수용 스텝과, 복수의 그 칩의 그 수용 오목부로부터 노출한 각각의 면에 걸쳐 기판을 첩착하고, 그 칩 수용 지그로부터 그 기판에 첩착된 복수의 그 칩을 이격시키는 기판 첩착 스텝과, 그 기판에 첩착된 복수의 그 칩을 봉지 수지로 봉지하여 패키지 기판을 형성하는 봉지 스텝을 구비하는 것을 특징으로 하는 패키지 기판의 제조 방법이 제공된다.
바람직하게는, 그 칩 수용 지그의 복수의 그 수용 오목부의 각각에는 흡인공이 형성되어 있고, 그 수용 스텝에서는, 복수의 그 수용 오목부에 수용된 각각의 그 칩을 그 흡인공을 통해서 흡인 유지하고, 그 기판 첩착 스텝에서는, 그 칩의 흡인 유지를 해제한다.
본 발명의 일 양태에 관련된 패키지 기판의 제조 방법에서는, 칩을 각각 수용할 수 있는 복수의 수용 오목부가 형성된 칩 수용 지그를 준비한다. 그리고, 웨이퍼를 분할하여 복수의 칩을 형성하고, 형성된 칩을 칩 수용 지그의 수용 오목부의 각각에 수용한다. 그 후, 복수의 칩의 수용 오목부로부터 노출한 각각의 면에 걸쳐 기판을 첩착하고, 복수의 그 칩을 봉지 수지로 봉지하여 패키지 기판을 제조한다.
여기서, 칩 수용 지그에는, 기판 상에 있어서의 칩의 예정된 배치에 대응한 배치로 수용 오목부를 형성해 둔다. 그 때문에, 칩 수용 지그의 각 수용 오목부에 수용된 복수의 칩을 정리하여 기판에 첩착시키면, 각 칩은 그 기판 상에 그 예정된 배치로 늘어선다. 즉, 칩 수용 지그를 사용하면, 각 수용 오목부에 칩을 수용하는 것만으로 소정의 배치로 칩이 늘어서기 때문에, 수작업으로 개개의 칩을 기판에 첩착하는 경우와 비교하여, 매우 용이하게 칩을 소정의 배치로 늘어놓을 수 있다.
따라서, 본 발명에 의해, 복수의 칩을 소정의 배치로 늘어놓아 기판에 첩착하여 패키지 기판을 용이하게 제조할 수 있는 패키지 기판의 제조 방법이 제공된다.
도 1 은, 웨이퍼를 모식적으로 나타내는 사시도이다.
도 2 는, 분할 스텝을 모식적으로 나타내는 사시도이다.
도 3 은, 수용 스텝을 모식적으로 나타내는 사시도이다.
도 4 는, 칩 수용 지그에 수용된 칩을 모식적으로 나타내는 단면도이다.
도 5 는, 칩 수용 지그에 수용된 칩을 모식적으로 나타내는 사시도이다.
도 6 은, 기판 첩착 스텝을 모식적으로 나타내는 사시도이다.
도 7 은, 기판 상의 소정의 위치에 각각 첩착된 복수의 칩을 모식적으로 나타내는 사시도이다.
도 8(A) 는, 봉지 스텝의 준비 단계를 모식적으로 나타내는 단면도이고, 도 8(B) 는, 봉지 스텝을 모식적으로 나타내는 단면도이고, 도 8(C) 는, 패키지 기판을 모식적으로 나타내는 단면도이다.
도 9 는, 패키지 기판의 제조 방법의 각 스텝의 흐름을 나타내는 플로 차트이다.
본 발명에 관련된 실시형태에 대해서 도면을 참조하여 설명한다. 본 실시형태에 관련된 패키지 기판의 제조 방법에서는, 복수의 칩을 기판 상에 소정의 배치로 늘어놓아 첩착하고, 복수의 그 칩을 봉지 수지로 봉지하여 패키지 기판을 형성한다. 도 9 는, 본 실시형태에 관련된 패키지 기판의 제조 방법의 각 스텝의 흐름을 나타내는 플로 차트이다. 이하, 각 스텝에 대해서 설명한다.
먼저, 웨이퍼를 분할하여 복수의 칩을 형성하는 분할 스텝 S10 을 실시한다. 도 1 은, 웨이퍼 (1) 를 모식적으로 나타내는 사시도이다. 웨이퍼 (1) 는, 예를 들어, Si (실리콘), SiC (실리콘카바이드), GaN (갈륨나이트라이드), GaAs (비화갈륨), 혹은, 그 밖의 반도체 등의 재료, 또는, 사파이어, 유리, 석영 등의 재료로 이루어지는 대략 원판상의 기판 등이다. 그 유리는, 예를 들어, 알칼리 유리, 무알칼리 유리, 소다 석회 유리, 납 유리, 붕규산 유리, 석영 유리 등이다.
웨이퍼 (1) 의 표면 (1a) 측에는, 서로 교차하는 복수의 분할 예정 라인 (3) 이 설정되고, 분할 예정 라인 (3) 으로 구획된 각 영역에 IC 나 LSI 등의 디바이스 (5) 가 형성된다. 웨이퍼 (1) 를 분할 예정 라인 (3) 을 따라 분할하면, 개개의 칩이 얻어진다. 또한, 박형의 칩을 형성하기 위해서, 웨이퍼 (1) 를 분할하기 전에 그 웨이퍼 (1) 를 이면 (1b) 측으로부터 연삭하여 박화해도 된다.
또한, 웨이퍼 (1) 의 표면 (1a) 에는 디바이스 (5) 가 형성되어 있지 않아도 된다. 예를 들어, 본 실시형태에 관련된 패키지 기판의 제조 방법에 의해 제조되는 패키지 기판을 가공 장치에 있어서의 테스트 가공에 사용하는 경우, 테스트 가공의 가공 결과에 디바이스 (5) 의 유무가 관계없는 경우가 있다. 즉, 웨이퍼 (1) 로부터 형성되는 칩 (13) (도 3 등 참조) 에 디바이스 (5) 는 불필요해지는 경우가 있다.
웨이퍼 (1) 에 디바이스 (5) 를 형성하는 비용은 방대하여, 디바이스 (5) 가 형성된 웨이퍼 (1) 는 고가치이다. 따라서, 테스트 가공에 사용하는 패키지 기판을 제조하는 경우, 비용 삭감을 위해서 디바이스 (5) 가 형성되어 있지 않은 웨이퍼 (1) 를 사용하면 된다.
웨이퍼 (1) 의 분할은, 예를 들어, 원환상 (圓環狀) 의 절삭 블레이드를 구비하는 절삭 장치로 실시된다. 또는, 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 에 레이저 빔을 조사하여 웨이퍼 (1) 를 레이저 가공할 수 있는 레이저 가공 장치에 의해 실시되어도 된다. 이하, 절삭 장치를 사용하는 경우를 예로 분할 스텝 S10 에 대해서 설명하지만, 분할 스텝 S10 은 이것에 한정되지 않는다.
또한, 웨이퍼 (1) 를 분할할 때, 금속 등으로 형성된 환상 (環狀) 의 프레임 (9) 에 그 프레임 (9) 의 개구를 막도록 붙여진 테이프 (7) 를 미리 웨이퍼 (1) 의 이면 (1b) 측에 첩착하고, 프레임 유닛 (11) 을 형성하면 된다. 이 경우, 웨이퍼 (1) 를 프레임 (9) 및 테이프 (7) 를 개재하여 취급할 수 있기 때문에, 웨이퍼 (1) 의 취급이 용이해진다.
또, 웨이퍼 (1) 를 분할하여 형성되는 개개의 칩은 테이프 (7) 에 계속해서 지지되기 때문에, 칩의 취급도 용이하다. 그리고, 테이프 (7) 를 직경 방향 외측으로 확장하면, 형성된 개개의 칩 사이의 간격을 넓힐 수 있기 때문에, 칩의 픽업도 용이해진다.
도 2 는, 분할 스텝 S10 을 모식적으로 나타내는 사시도이다. 분할 스텝 S10 에서 사용되는 절삭 장치 (2) 는, 테이프 (7) 를 개재하여 웨이퍼 (1) 를 유지하는 척 테이블 (도시하지 않음) 과, 그 척 테이블에 유지된 웨이퍼 (1) 를 절삭하는 절삭 유닛 (4) 을 구비한다. 절삭 유닛 (4) 은, 일단이 스핀들 하우징 (6) 에 회전 가능하게 수용된 스핀들 (10) 과, 스핀들 (10) 의 타단측에 고정된 원환상의 절삭 블레이드 (12) 를 구비한다.
스핀들 하우징 (6) 에는, 스핀들 (10) 을 회전시키는 모터가 장착되어 있고, 그 모터로 스핀들 (10) 을 회전시키면, 스핀들 (10) 에 고정된 절삭 블레이드 (12) 가 회전한다. 절삭 블레이드 (12) 는, 알루미늄 등으로 형성된 환상의 기대 (14) 와, 그 기대 (14) 의 외주에 고정된 원환상의 지석부 (16) 를 구비한다. 지석부 (16) 는, 다이아몬드 등으로 형성된 지립이 분산 고정되는 결합재로 형성되어 있고, 결합재로부터 노출한 지립을 웨이퍼 (1) 에 접촉시킴으로써 웨이퍼 (1) 를 절삭할 수 있다.
절삭 유닛 (4) 은, 또한, 절삭 블레이드 (12) 를 덮는 블레이드 커버 (8) 를 구비한다. 절삭 블레이드 (12) 로 웨이퍼 (1) 를 절삭할 때에는, 절삭 블레이드 (12) 및 웨이퍼 (1) 에 순수 등의 절삭액이 공급된다. 절삭액은, 절삭 블레이드 (12) 를 사이에 넣는 1 쌍의 절삭액 분사 노즐 (24) 로부터 절삭 블레이드 (12) 에 공급된다. 블레이드 커버 (8) 에는, 일단이 급수원 (20) 에 접속된 급수관의 타단이 접속되는 급수관 접속부 (22) 가 형성되어 있다.
블레이드 커버 (8) 에는, 그 급수관 접속부 (22) 로부터 절삭액 분사 노즐 (24) 등에 절삭액을 공급하는 공급로 (도시하지 않음) 가 형성되어 있다. 절삭 블레이드 (12) 로 웨이퍼 (1) 를 절삭하면, 가공 열 및 가공 부스러기가 발생한다. 이 때, 절삭액 분사 노즐 (24) 등으로부터 절삭액을 절삭 블레이드 (12) 에 분사하고 있으면, 가공 열 및 가공 부스러기가 그 절삭액에 의해 제거된다.
그 유지 테이블과 절삭 유닛 (4) 은, 웨이퍼 (1) 의 표면 (1a) 에 평행한 방향으로 상대적으로 이동할 수 있다. 즉, 가공 이송 방향 (X 축 방향) 및 그 가공 이송 방향에 수직인 산출 이송 방향으로 상대적으로 이동할 수 있다. 여기서, 스핀들 (10) 은 그 산출 이송 방향과 평행이며, 절삭 블레이드 (12) 는 그 산출 이송 방향으로 수직인 면내에서 회전할 수 있다.
분할 스텝 S10 에서는, 먼저, 웨이퍼 (1) 를 유지 테이블로 유지한다. 그리고, 그 유지 테이블을 회전시켜 분할 예정 라인 (3) 의 방향을 가공 이송 방향에 맞추고, 유지 테이블 및 절삭 유닛 (4) 을 상대 이동시켜 절삭 블레이드 (12) 를 분할 예정 라인 (3) 의 연장선의 상방에 위치 부여한다. 그리고, 절삭 블레이드 (12) 를 회전 방향 (18) 으로 회전시키면서 절삭 유닛 (4) 을 하강시켜, 절삭 블레이드 (12) 의 하단의 높이를 웨이퍼 (1) 의 이면 (1b) 보다 낮고, 또한, 테이프 (7) 의 하면보다 높아지는 높이 위치에 위치 부여한다.
그 후, 유지 테이블 및 절삭 유닛 (4) 을 가공 이송 방향 (X 축 방향) 을 따라 상대적으로 이동시키면, 회전하는 절삭 블레이드 (12) 에 의해 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 가 절삭되고, 웨이퍼 (1) 에 분할 홈 (3a) 이 형성된다. 그 후, 절삭 유닛 (4) 및 유지 테이블을 산출 이송 방향을 따라 상대적으로 이동시키고, 마찬가지로 다른 인접하는 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 를 차례차례로 절삭한다.
그리고, 하나의 방향을 따른 모든 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 를 분할한 후, 유지 테이블을 회전시키고, 웨이퍼 (1) 의 다른 방향을 따른 분할 예정 라인 (3) 을 가공 이송 방향에 맞춘다. 또한, 마찬가지로 그 다른 방향을 따른 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 를 절삭하여 분할 홈 (3a) 을 형성한다. 이렇게 하여, 모든 분할 예정 라인 (3) 을 따라 웨이퍼 (1) 를 분할하면, 복수의 칩이 형성된다.
분할 스텝 S10 다음에, 수용 스텝 S20 을 실시한다. 도 3 은, 수용 스텝 S20 을 모식적으로 나타내는 사시도이다. 수용 스텝 S20 에서는, 먼저, 분할 스텝 S10 에서 형성된 칩 (13) 을 각각 수용할 수 있는 복수의 수용 오목부 (28) 가 형성된 칩 수용 지그 (26) 를 준비한다. 도 3 에는, 칩 수용 지그 (26) 를 모식적으로 나타내는 사시도가 포함되어 있다. 여기서, 칩 수용 지그 (26) 에 대해서 설명한다.
칩 수용 지그 (26) 는, 예를 들어, 폴리아미드 수지, 아크릴 수지, 에폭시 수지, 폴리카보네이트, 폴리프로필렌, ABS 수지 (acrylonitrile-butadiene-styrene copolymer) 등의 재료로 형성된다. 칩 수용 지그 (26) 는, 예를 들어, 사출 성형기나 3D 프린터 등에 의해 제조할 수 있다. 단, 칩 수용 지그 (26) 의 재질 및 성형 방법에 대해서는 특별히 한정은 없다.
칩 수용 지그 (26) 는, 본 실시형태에 관련된 패키지 기판의 제조 방법으로 제조되는 패키지 기판에 있어서의 각 칩의 배치에 대응한 배치의 복수의 수용 오목부 (28) 를 상면에 갖는다. 각 수용 오목부 (28) 의 형상은 통일되어 있고, 칩 (13) 의 평면 형상에 대응한 형상의 평면 형상을 가지며, 깊이는 칩 (13) 의 두께보다 작다.
도 4 는, 칩 (13) 을 수용하는 칩 수용 지그 (26) 를 모식적으로 나타내는 단면도이다. 도 4 에 나타내는 바와 같이, 칩 수용 지그 (26) 의 내부에는, 각 수용 오목부 (28) 의 하방에 형성된 흡인로가 되는 공간 (32) 과, 각 수용 오목부 (28) 의 저면 및 그 공간 (32) 을 접속하는 흡인공 (30) 이 형성되어 있다. 또, 칩 수용 지그 (26) 의 외주면에는, 일단이 공간 (32) 에 접속되고 타단이 도시되지 않은 흡인원에 접속된 흡인관 (34) 이 접속된다.
수용 스텝 S20 에서는, 분할 스텝 S10 에서 형성된 복수의 칩 (13) 을 칩 수용 지그 (26) 의 수용 오목부 (28) 의 각각에 수용한다. 도 3 에는, 칩 (13) 을 수용 오목부 (28) 에 수용하는 모습이 모식적으로 도시되어 있다.
수용 스텝 S20 에서는, 다음에 설명하는 기판 첩착 스텝 S30 에서 기판 (15) (도 6 등 참조) 에 첩착되는 표면 (13a) 을 상방을 향하게 하고, 이면 (13b) 측을 수용 오목부 (28) 의 저면에 대면시킨 방향에서 칩 (13) 을 수용 오목부 (28) 에 수용한다. 디바이스 (5) 가 형성되어 있는 칩 (13) 을 수용 오목부 (28) 에 수용시키는 경우, 작업자는, 기판 (15) 에 칩 (13) 이 첩착될 때의 방향에 유의할 필요가 있다.
그 한편으로, 디바이스 (5) 가 형성되어 있지 않은 칩 (13) 을 수용 오목부 (28) 에 수용하는 경우, 작업자는, 칩 (13) 의 방향이나 표리에 유의하는 일 없이 칩 (13) 을 단지 수용 오목부 (28) 에 수용하면 충분하다. 즉, 칩 (13) 의 방향 및 위치, 각 칩 (13) 의 배치 등을 신경쓰지 않고 재빠르게 작업을 진행할 수 있다. 그 때문에, 기판 (15) 상에 칩 (13) 을 개개로 수작업으로 배치하는 경우와 비교하여 작업자의 부담은 대폭 경감되고, 작업 시간도 대폭 단축할 수 있다. 게다가, 칩 (13) 배치의 어긋남 등의 에러가 발생할 우려도 없다.
수용 스텝 S20 에서는, 칩 수용 지그 (26) 의 모든 수용 오목부 (28) 에 칩 (13) 을 수용한 후, 흡인관 (34) 과, 공간 (32) 과, 흡인공 (30) 을 통해서 각 칩 (13) 을 흡인하면, 각 칩 (13) 이 칩 수용 지그 (26) 에 흡인 고정된다. 도 5 는, 각 수용 오목부 (28) 에 복수의 칩 (13) 을 수용하는 칩 수용 지그 (26) 를 모식적으로 나타내는 사시도이다. 도 5 에 나타내는 바와 같이, 각 칩 (13) 의 기판 (15) 에 첩착되는 표면 (13a) 은, 상방으로 노출된다.
본 실시형태에 관련된 패키지 기판의 제조 방법에서는, 다음으로 기판 첩착 스텝 S30 을 실시한다. 도 6 은, 기판 첩착 스텝 S30 을 모식적으로 나타내는 사시도이다. 기판 첩착 스텝 S30 에서는, 복수의 칩 (13) 의 수용 오목부 (28) 로부터 노출된 각각의 면 (표면 (13a)) 에 걸쳐 기판 (15) 을 첩착한다. 즉, 모든 칩 (13) 은, 표면 (13a) 에서 기판 (15) 에 첩착된다.
여기서, 기판 (15) 에 대해서 설명한다. 기판 (15) 은, 예를 들어, 패키지 디바이스에 포함되는 배선 기판 혹은 그 배선 기판을 모방한 평판이다. 예를 들어, 테스트 가공에 사용되는 패키지 기판을 제조하는 경우, 테스트 가공 내용에 따라서는 기판 (15) 에 고가의 배선 기판을 사용하지 않아도 되는 경우가 있다. 이 경우, 배선이 형성되어 있지 않은 그 배선 기판을 모방한 평판을 사용하면, 테스트 가공에 사용되는 패키지 기판을 저렴하게 제조할 수 있다.
기판 (15) 의 복수의 칩 (13) 에 첩착되는 표면 (15a) 에는, 예를 들어, 칩 (13) 의 첩착에 사용되는 접착제층 (도시하지 않음) 이 형성된다. 또는, 복수의 칩 (13) 의 그 기판 (15) 에 첩착되는 표면 (13a) 의 각각에 접착제층이 형성되어 있어도 된다.
기판 첩착 스텝 S30 에서는, 먼저, 기판 (15) 을 칩 수용 지그 (26) 의 상방에 위치 부여한다. 이 때, 기판 (15) 의 표면 (15a) 을 칩 수용 지그 (26) 를 향하게 한다. 그리고, 기판 (15) 을 하강시켜, 접착제층을 개재하여 기판 (15) 의 표면 (15a) 에 복수의 칩 (13) 을 첩착한다. 그리고, 칩 수용 지그 (26) 로부터 기판 (15) 에 첩착된 복수의 칩 (13) 을 이격시킨다. 여기서, 칩 (13) 이 칩 수용 지그 (26) 에 흡인 유지되고 있는 경우, 칩 수용 지그 (26) 로부터 칩 (13) 을 이격시킬 때에 칩 (13) 의 흡인 유지를 해제한다.
또한, 기판 첩착 스텝 S30 에서는, 피첩착면이 되는 표면 (15a) 이 상방을 향한 기판 (15) 에 대하여, 칩 (13) 을 수용한 칩 수용 지그 (26) 를 하강시킴으로써 칩 (13) 을 기판에 첩착해도 된다. 이 경우, 칩 수용 지그 (26) 의 칩 (13) 이 노출된 면을 하방을 향하게 하여 기판 (15) 으로 하강시키게 되기 때문에, 칩 (13) 이 낙하하지 않도록 칩 (13) 이 흡인 유지되고 있으면 된다. 그리고, 기판 (15) 에 복수의 칩 (13) 을 첩착한 후, 칩 수용 지그 (26) 를 끌어올릴 때에 칩 (13) 의 흡인 유지를 해제해 둔다.
도 7 은, 복수의 칩 (13) 이 첩착된 기판 (15) 을 모식적으로 나타내는 사시도이다. 기판 (15) 상에는, 복수의 칩 (13) 이 소정의 배치로 첩착되어 있다. 칩 (13) 이 디바이스 (5) 를 포함하여 기판 (15) 이 배선 기판인 경우, 기판 첩착 스텝 S30 에서는, 각 디바이스 (5) 의 전극 등이 그 배선 기판의 전극에 접속된다.
본 실시형태에 관련된 패키지 기판의 제조 방법에서는, 다음으로, 기판 (15) 에 첩착된 복수의 칩 (13) 을 봉지 수지로 봉지하여 패키지 기판을 형성하는 봉지 스텝 S40 을 실시한다. 봉지 스텝 S40 에서는, 기판 (15) 에 첩착된 복수의 칩 (13) 을 봉지 수지로 봉지하여 패키지 기판을 형성한다. 봉지 스텝 S40 은, 도 8(A) 및 도 8(B) 에 모식적으로 나타내는 봉지 장치 (36) 로 실시된다.
봉지 장치 (36) 는, 기판 (15) 의 표면 (15a) 상에 첩착된 복수의 칩 (13) 을 정리하여 덮을 수 있는 형틀부 (40) 와, 그 형틀부 (40) 에 접속된 주입로 (38) 를 구비한다. 그 주입로 (38) 를 통해서 형틀부 (40) 의 내부에 액상의 봉지 수지 재료를 흘려 넣어 그 형틀부 (40) 의 내부를 봉지 수지 재료로 채우고, 그 봉지 수지 재료를 경화시키면, 봉지 수지 (17) 를 형성할 수 있다. 예를 들어, 봉지 수지 재료는, 에폭시 수지를 주성분으로 하여 필러가 혼합된 재료이며, 가열되어 액상화되어서 주입된다.
형틀부 (40) 는, 기판 (15) 의 표면 (15a) 의 복수의 칩 (13) 에 첩착된 영역보다 넓은 개구를 갖고, 형성되는 봉지 수지 (17) 의 형상에 대응한 형상으로 된다. 그 개구는 전체 둘레에 걸쳐 동일 평면상으로 형성되어 있다. 형틀부 (40) 의 내부 공간은 직방체상이고, 그 내부 공간의 그 개구로부터의 깊이는 칩 (13) 의 두께보다 크다.
봉지 스텝 S40 에서는, 기판 (15) 을 평탄한 테이블면 상에 싣는다. 이 때, 기판 (15) 의 이면 (15b) 측을 그 테이블면을 향하게 하고, 복수의 칩 (13) 이 첩착된 표면 (15a) 을 상방으로 노출시킨다. 그리고, 기판 (15) 의 표면 (15a) 에 첩착된 복수의 칩 (13) 을 오목 형상의 형틀부 (40) 로 덮으면서, 그 형틀부 (40) 를 기판 (15) 상에 싣는다. 이 때, 형틀부 (40) 는, 개구의 전체 둘레에 걸쳐 기판 (15) 의 표면 (15a) 에 접촉하고, 기판 (15) 및 형틀부 (40) 로 둘러싸인 영역이 닫힌다.
도 8(A) 는, 형틀부 (40) 가 기판 (15) 에 실리고, 형틀부 (40) 에 의해 복수의 칩 (13) 이 덮인 상태를 모식적으로 나타내는 단면도이다. 봉지 스텝 S40 에서는, 다음으로 주입로 (38) 로부터 액상의 봉지 수지 재료를 형틀부 (40) 의 내부 공간에 주입하고, 그 내부 공간을 그 봉지 수지 재료로 채운다. 그리고, 봉지 수지 재료를 경화하면, 패키지 기판을 구성하는 봉지 수지 (17) 가 기판 (15) 상에 형성된다. 도 8(B) 는, 기판 (15) 상에 형성된 봉지 수지 (17) 등을 모식적으로 나타내는 단면도이다.
그 후, 형틀부 (40) 를 기판 (15) 상으로부터 제거하면, 패키지 기판 (19) 이 남는다. 도 8(C) 는, 본 실시형태에 관련된 패키지 기판의 제조 방법으로 제조된 패키지 기판 (19) 을 모식적으로 나타내는 단면도이다. 그 패키지 기판 (19) 을 분할하면, 개개의 패키지 칩을 형성할 수 있다.
형성된 패키지 칩은, 전자 기기에 실장되어 사용된다. 또한, 패키지 기판 (19) 을 분할하기 전에, 그 패키지 기판 (19) 을 봉지 수지 (17) 측으로부터 연삭하여 박화해 두면, 박형의 패키지 칩을 형성할 수 있다. 또, 패키지 기판 (19) 에 포함되는 칩 (13) 에 디바이스 (5) 가 형성되어 있지 않은 경우, 형성된 패키지 기판 (19) 은 가공 조건을 시험하는 테스트 가공의 피가공물로서 최적이다.
이상으로 설명한 바와 같이, 수용 지그 (26) 를 사용하면, 수작업으로 칩 (13) 을 기판 (15) 에 첩착하는 경우와 비교하여, 소정의 배치로 칩 (13) 을 용이하게 또한 고정밀도로 기판 (15) 에 첩착할 수 있다. 즉, 본 실시형태에 관련된 패키지 기판의 제조 방법에 의하면, 패키지 기판 (19) 을 용이하게 또한 단시간에 제조할 수 있다.
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시 가능하다. 예를 들어, 상기 실시형태에 관련된 패키지 기판의 제조 방법에서는, 칩 수용 지그 (26) 가 각 칩 (13) 을 흡인 유지하는 경우에 대해서 설명했지만, 본 발명의 일 양태는 이것에 한정되지 않는다. 즉, 칩 수용 지그 (26) 에 의한 칩 (13) 의 유지 방법은 흡인 유지에 한정되지 않는다. 예를 들어, 칩 수용 지그 (26) 는, 각 수용 오목부 (28) 의 저면에 1 쌍의 전극이 형성되어 있어도 되고, 그 1 쌍의 전극의 전위를 제어함으로써 칩 (13) 을 정전 흡착해도 된다.
상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
1 : 웨이퍼
1a : 표면
1b : 이면
3 : 분할 예정 라인
3a : 분할 홈
5 : 디바이스
7 : 테이프
9 : 프레임
11 : 프레임 유닛
13 : 칩
13a : 표면
13b : 이면
15 : 기판
15a : 표면
15b : 이면
17 : 봉지 수지
19 : 패키지 기판
2 : 절삭 장치
4 : 절삭 유닛
6 : 스핀들 하우징
8 : 블레이드 커버
10 : 스핀들
12 : 절삭 블레이드
14 : 기대
16 : 지석부
18 : 회전 방향
20 : 급수원
22 : 급수관 접속부
24 : 절삭액 분사 노즐
26 : 칩 수용 지그
28 : 수용 오목부
30 : 흡인공
32 : 공간
34 : 흡인관
36 : 봉지 장치
38 : 주입로
40 : 형틀부

Claims (2)

  1. 패키지 기판의 제조 방법으로서,
    웨이퍼를 분할하여 복수의 칩을 형성하는 분할 스텝과,
    그 칩을 각각 수용할 수 있는 복수의 수용 오목부가 형성된 칩 수용 지그를 준비하고, 그 분할 스텝에서 형성된 복수의 그 칩을 그 칩 수용 지그의 그 수용 오목부의 각각에 수용하는 수용 스텝과,
    복수의 그 칩의 그 수용 오목부로부터 노출한 각각의 면에 걸쳐 기판을 첩착 (貼着) 하고, 그 칩 수용 지그로부터 그 기판에 첩착된 복수의 그 칩을 이격시키는 기판 첩착 스텝과,
    그 기판에 첩착된 복수의 그 칩을 봉지 (封止) 수지로 봉지하여 패키지 기판을 형성하는 봉지 스텝,
    을 구비하는 것을 특징으로 하는 패키지 기판의 제조 방법.
  2. 제 1 항에 있어서,
    그 칩 수용 지그의 복수의 그 수용 오목부의 각각에는 흡인공이 형성되어 있고,
    그 수용 스텝에서는, 복수의 그 수용 오목부에 수용된 각각의 그 칩을 그 흡인공을 통해서 흡인 유지하고,
    그 기판 첩착 스텝에서는, 그 칩의 흡인 유지를 해제하는 것을 특징으로 하는 패키지 기판의 제조 방법.
KR1020210054508A 2020-05-26 2021-04-27 패키지 기판의 제조 방법 KR20210146212A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-091381 2020-05-26
JP2020091381A JP2021190462A (ja) 2020-05-26 2020-05-26 パッケージ基板の製造方法

Publications (1)

Publication Number Publication Date
KR20210146212A true KR20210146212A (ko) 2021-12-03

Family

ID=78672747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054508A KR20210146212A (ko) 2020-05-26 2021-04-27 패키지 기판의 제조 방법

Country Status (4)

Country Link
JP (1) JP2021190462A (ko)
KR (1) KR20210146212A (ko)
CN (1) CN113725138A (ko)
TW (1) TW202213550A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114145A (ja) 2009-11-26 2011-06-09 Disco Abrasive Syst Ltd 切削装置及び切削方法
JP2011181641A (ja) 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法
JP2014015490A (ja) 2012-07-05 2014-01-30 Nitto Denko Corp 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114145A (ja) 2009-11-26 2011-06-09 Disco Abrasive Syst Ltd 切削装置及び切削方法
JP2011181641A (ja) 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法
JP2014015490A (ja) 2012-07-05 2014-01-30 Nitto Denko Corp 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Also Published As

Publication number Publication date
JP2021190462A (ja) 2021-12-13
TW202213550A (zh) 2022-04-01
CN113725138A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
JP2000357672A (ja) ダイシングのこ刃集成体
US10804131B2 (en) Carrier plate removing method
KR102565133B1 (ko) 기판의 가공 방법
US10933618B2 (en) Carrier plate removing method
JP2019029543A (ja) ウエーハの研削方法
KR20210146212A (ko) 패키지 기판의 제조 방법
US11538710B2 (en) Carrier plate removing method
KR102670600B1 (ko) 박리 방법
JP7504537B2 (ja) ウェーハの研削方法
TWI830932B (zh) 磨銳板及切割刀片的磨銳方法
KR102688210B1 (ko) 캐리어판의 제거 방법
TWI845749B (zh) 載板之除去方法
JP7511979B2 (ja) キャリア板の除去方法
US20230162990A1 (en) Package device manufacturing method
JP7110014B2 (ja) ウェーハの加工方法
JP2013016568A (ja) バイト切削装置
KR20210024960A (ko) 캐리어판의 제거 방법
TW202133256A (zh) 修整器板
TW202022941A (zh) 被加工物的加工方法

Legal Events

Date Code Title Description
A201 Request for examination