KR20210086253A

KR20210086253A - 전계발광 표시장치 및 그의 제조방법

Info

Publication number: KR20210086253A
Application number: KR1020190180057A
Authority: KR
Inventors: 심석호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-31
Filing date: 2019-12-31
Publication date: 2021-07-08
Also published as: CN113066819A; US20210202902A1; US11812631B2

Abstract

본 명세서의 실시예들에 따른 발광 표시장치는 전계발광 표시장치는 표시영역과 비표시영역으로 구분되는 기판, 비표시영역에 배치되며 표시영역에 공급되는 전원을 공급하는 전원공급라인, 전원공급라인의 상부에 배치되며, 전원공급라인의 일부와 중첩되어 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막 및 오픈 영역에서 제1절연막과 전원공급라인을 덮는 도전막을 포함할 수 있다.

Description

전계발광 표시장치 및 그의 제조방법{ELECTROLUMINESCENCE DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}

본 명세서는 전계발광 표시장치 및 그의 제조방법에 관한 것으로, 더욱 상세하게는, 신뢰성이 향상된 전계발광 표시장치 및 그의 제조방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device) 및 전계발광 표시장치(ELD; ELectroluminescence Display devic) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.

그리고, 전계발광 표시장치(ELD; ELectroluminescence Display )는 퀀텀닷(QD: Quantum Dot)을 포함하는 퀀텀닷 발광표시장치(Quantum-dot Light Emitting Display), 무기 발광 표시장치(Inorganic Light Emitting Display), 및 유기 발광표시 장치 (Organic Light Emitting Display) 등을 포함할 수 있다.

전계발광 표시장치는 인캡슐레이션층을 이용하여 발광소자에 이물과 수분이 침투하는 것을 방지할 수 있다.

하지만, 전계발광 표시장치에서 인캡슐레이션층에 크랙이 발생하게 되면, 수분이 침투하게 될 수 있는 문제점이 있다. 본 명세서의 발명자들은 크랙 발생을 억제할 수 있고 수분이 침투하는 것을 방지하는 전계발광 표시장치 및 그의 제조방법을 발명하였다.

본 명세서의 일 실시예에 따른 해결과제는 인캡슐레이션층에 크랙이 발생되는 것을 억제하는 전계발광 표시장치 및 그의 제조방법을 제공하는 것이다.

본 명세서의 일 실시예에 따른 해결과제는 배선의 침식 또는 전식으로 인한 신뢰성 저하 문제를 해결할 수 있는 전계발광 표시장치 및 그의 제조방법을 제공하는 것이다.

본 명세서의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 일실시예에 따른 전계발광 표시장치는 표시영역과 비표시영역으로 구분되는 기판, 비표시영역에 배치되며 표시영역에 공급되는 전원을 공급하는 전원공급라인, 전원공급라인의 상부에 배치되며, 전원공급라인의 일부와 중첩되어 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막 및 오픈 영역에서 제1절연막과 전원공급라인을 덮는 도전막을 포함할 수 있다.

본 명세서의 일실시예에 따른 전계발광 표시장치의 제조방법은 표시영역과 비표시영역으로 구분되는 기판상에서, 상기 비표시영역에 상기 표시영역에 공급되는 전원을 공급하는 전원공급라인을 배치하는 단계, 전원공급라인의 상부에, 전원공급라인의 일부와 중첩되어 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막이 배치되는 단계 및 오픈 영역에서 제1절연막과 전원공급라인을 덮는 도전막을 배치하는 단계를 포함할 수 있다.

본 명세서의 실시예에 따라 전계발광 표시장치 및 그의 제조방법을 구비함으로써, 배선의 침식 또는 전식으로 인한 신뢰성 저하 문제가 개선된 발광 표시장치를 제공할 수 있는 효과가 있다.

또한, 전계발광 표시장치의 외곽부를 통한 투습을 방지할 수 있는 효과가 있다.

본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 전계발광 표시장치의 구조를 나타내는 구조도이다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 전계발광표시장치의 단면을 나타내는 단면도이다.
도 4는 전계 발광 표시장치의 외곽을 나타내는 평면도이다.
도 5는 도 4에 도시된 외곽부의 일부를 확대하여 나타낸 평면도이다.
도 6는 도 5에서 절단선 Ⅰ-Ⅰ'의 단면을 나타내는 단면도이다.
도 7은 도 6의 일부를 확대한 단면을 나타내는 단면도이다.
도 8은 본 발명에 따른 발광표시장치의 외곽부의 일부를 나타내는 평면도이다.
도 9는 본 발명에 따른 전계 발광 표시장치에서 도 8의 절단선 Ⅱ-Ⅱ'의 단면을 나타내는 단면도이다.
도 10은 본 발명에 따른 전계 발광 표시장치에서 도 8의 절단선 Ⅲ-Ⅲ'의 단면을 나타내는 단면도이다.
도 11은 본 발명에 따른 전계발광 표시장치의 제조방법을 나타내는 순서도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

도 1은 본 발명의 실시예들에 따른 발광 표시장치의 구조를 나타내는 구조도이다.

도 1을 참조하면, 발광 표시장치(100)는 디스플레이 패널(110), 데이터드라이버(120), 게이트 드라이버(130), 타이밍 컨트롤러(140)를 포함할 수 있다.

디스플레이 패널(110)은 제1방향으로 연장되는 복수의 데이터라인(DL1 내지 DLm)과 제2방향으로 연장되는 복수의 게이트 라인(GL1 내지 GLn)을 포함할 수 있다. 여기서, 제1방향과 제2방향은 직교할 수 있지만, 이에 한정되는 것은 아니다.

또한, 디스플레이 패널(110)은 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 복수의 데이터라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLn)에 연결되고, 하나의 화소(101)은 연결된 게이트 라인을 통해 전달되는 게이트신호에 대응하여 연결된 데이터라인을 통해 전달되는 데이터신호를 전달받아 동작할 수 있다.

데이터드라이버(120)는 복수의 데이터라인(DL1 내지 DLm)과 연결되고 데이터신호를 복수의 데이터라인(DL1 내지 DLm)을 통해 복수의 화소에 공급할 수 있다. 데이터드라이버(120)는 복수의 소스 드라이버를 포함할 수 있다. 복수의 소스 드라이버는 각각 집적회로로 구현될 수 있다. 데이터 드라이버(120)에 의해 전달되는 데이터신호는 화소에 인가될 수 있다.

게이트 드라이버(130)는 복수의 게이트 라인(GL1 내지 GLn)과 연결되고 게이트 신호를 복수의 게이트 라인(GL1 내지 GLn)에 공급할 수 있다. 게이트 라인을 통해 게이트 신호를 전달받은 화소(101)는 데이터신호를 전달받을 수 있다.

게이트 드라이버(130)는 디스플레이 패널(110)의 외부에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 게이트 드라이버(130)는 디스플레이 패널(110)에 배치되는 게이트신호발생부를 포함할 수 있다. 또한, 게이트 드라이버(130)는 복수의 집적회로로 구현될 수 있다.

또한, 게이트 드라이버(130)는 디스플레이 패널(110)의 일측에 배치되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)의 양측에 배치되고, 좌측에 배치된 게이트 드라이버는 홀수번째 게이트라인에 연결되고 디스플레이 패널(110)의 우측에 배치되는 게이트 드라이버는 짝수번째 게이트라인에 연결될 수 있다.

타이밍 컨트롤러(140)는 데이터드라이버(120)와 게이트 드라이버(130)를 제어할 수 있다. 타이밍 컨트롤러(140)는 데이터드라이버(120)에 데이터제어신호를 공급하고 게이트 드라이버(130)에 게이트제어신호를 공급할 수 있다. 데이터제어신호 또는 게이트제어신호는 클럭, 수직동기신호, 수평동기신호, 스타트 펄스를 포함할 수 있다. 하지만, 타이밍 컨트롤러(140)에서 출력되는 신호는 이에 한정되는 것은 아니다.

또한, 타이밍 컨트롤러(140)는 데이터드라이버(120)에 영상신호를 공급할 수 있다. 데이터드라이버(120)는 타이밍 컨트롤러(140)로부터 전달받은 영상신호와 데이터제어신호를 통해 데이터신호를 생성하고 복수의 데이터라인에 데이터신호를 공급할 수 있다.

도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.

도 2를 참조하면, 화소(101)는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 스토리지 캐패시터(Cst) 및 발광소자(LED)를 포함할 수 있다.

제1트랜지스터(M1)의 제1전극은 제1전원(EVDD)이 전달되는 제1전원라인(VL1)과 연결된 제1노드(N1)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)의 게이트전극은 제3노드(N3)에 연결될 수 있다. 제1트랜지스터(M1)는 게이트전극에 전달되는 전압에 대응하여 제1노드(N1)에 공급되는 제1전원(EVDD)에 의해 구동전류를 제2전극으로 흐르게 할 수 있다.

제2트랜지스터(M2)의 제1전극은 데이터전압(Vdata)를 전달하는 데이터라인(DL)에 연결되고 제2전극은 제3노드(N3)에 연결될 수 있다. 또한, 제2트랜지스터(M2)의 게이트전극은 게이트신호를 공급하는 게이트라인(GL)에 연결될 수 있다. 제2트랜지스터(M2)는 게이트신호를 전달받아 데이터라인(DL)에 에 전달되는 데이터전압(Vdata)을 제1트랜지스터(M1)의 게이트 전극에 공급할 수 있다. 게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다.

제3트랜지스터(M3)의 제1전극은 기준전압(Vref)을 전달하는 기준전압라인(VL2)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 또한, 제3트랜지스터(M3)의 게이트전극은 센싱라인(SSL)에 연결될 수 있다. 제3트랜지스터(M3)는 센스신호(SENSE)를 전달받아 기준전압라인(VL2)에 전달되는 기준전압(Vref)을 제1트랜지스터(M1)의 제2전극에 인가할 수 있다. 기준전압(Vref)에 의해 제2노드(N2)가 초기화될 수 있다. 센스신호(SENSE)는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다. 또한, 데이터신호는 도 1에 도시된 데이터드라이버(120)에서 공급될 수 있다.

스토리지 캐패시터(Cst)의 제1전극이 제3노드(N3)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 즉, 스토리지 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 사이에 배치되어 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 간의 전압차이가 유지되게 할 수 있다.

발광소자(LED)의 애노드전극은 제2노드(N2)에 연결되고, 캐소드전극은 제2전원(EVSS)에 연결될 수 있다. 제2전원(EVSS)의 전압레벨은 제1전원(EVDD)의 전압레벨보다 낮을 수 있다. 발광소자(LED)는 애노드전극에서 캐소드전극 방향으로 흐르는 전류에 대응하여 발광할 수 있다. 발광소자(LED)는 애노드전극과 캐소드전극 사이에 흐르는 전류에 의해 발광하는 발광층을 포함할 수 있다. 발광층은 유기물질, 무기물질 및 퀀텀닷(Quantaum Dot) 물질 중 적어도 하나일 수 있다.

상기와 같이 구성된 화소(101)에서 제1트랜지스터(M1) 및 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터이고, 제3트랜지스터(M3)는 P 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1 내지 제3트랜스터(M1 내지 M3)의 제1전극과 제2전극은 각각 드레인전극과 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.

도 3은 본 발명의 실시예들에 따른 전계발광표시장치의 단면을 나타내는 단면도이다.

도 3을 참조하면, 전계발광 표시장치(100)의 기판(111) 상에 멀티버퍼층(1111)이 형성되고, 멀티버퍼층(1111) 상에 액티브버퍼층(1112)이 형성될 수 있다. 멀티버퍼층(1111)과 액티브버퍼층(1112)을 통칭해서 버퍼층이라고 칭할 수 있다. 기판(111)은 폴리아미드(polyamide: PI)를 포함할 수 있다. 기판(111)은 플렉서블한 재질일 수 있다. 여기서, 플랙서블은 기판(111)이 접히거나 휘어지는 것을 의미할 수 있다.

액티브버퍼층(1112) 상에 액티브층(1121)이 패터닝되어 배치될 수 있다. 멀티버퍼층(1111)과 액티브버퍼층(1112)은 기판(111)에 존재하는 이물질이 액티브층(1121)으로 침투하는 것을 방지할 수 있다. 멀티버퍼층(1111)은 복수의 무기막을 포함하며, 각 무기막은 이산화규소(SiO2)와 질화규소(SiNx)를 포함할 수 있다. 그리고, 액티브버퍼층(1112)은 무기막을 포함하며 무기막은 이산화규소(SiO2)를 포함할 수 있다.

액티브층(1121) 상에 게이트절연막(1122)이 배치될 수 있다. 그리고, 게이트절연막(1122) 상에 게이트메탈이 증착되고 패터딩됨으로써 게이트전극(1123)이 배치될 수 있다. 게이트절연막(1122)은 이산화규소(SiO2)를 포함할 수 있다. 게이트전극(1123) 상에는 순차적으로 적층된 제1층간절연막(1124)과 제2층간절연막(1125)이 배치될 수 있다.

제1층간절연막(1124)은 이산화규소(SiO2)와 질화규소(SiNx)를 포함할 수 있고 제2층간절연막(1125)은 이산화규소(SiO2)와 질화규소(SiNx)를 포함할 수 있다. 제2층간절연막(1125)의 상부에는 소스드레인메탈이 패터닝되어 드레인전극(1126a)과 소스전극(1126b)이 배치될 수 있다. 드레인전극(1126a)과 소스전극(1126b) 상에는 평탄화막(1127)이 배치될 수 있다.

그리고, 평탄화막(1127) 상에는 애노드전극(1131)이 배치될 수 있다. 또한, 평탄화막(1127)에는 컨택홀이 형성되고 애노드전극(1131)은 컨택홀을 통해 소스전극(1126b)에 연결될 수 있다. 여기서, 소스전극(1126b)가 애노드전극(1131)과 연결되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며, P 모스 타입의 트랜지스터인 경우 애노드전극(1131)에는 드레인전극이 연결될 수 있다. 평탄화막(1127)은 PAC(photo acryl)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

그리고, 평탄화막(1127) 상에 뱅크(1132)가 형성될 수 있다. 뱅크(1132)는 애노드전극(1131)의 외곽부를 덮을 수 있다. 이로 인해, 애노드 전극(1131)은 뱅크(1132)에 의해 가려지지 않게 될 수 있고, 뱅크(1132)에 의해 애노드전극(1131)이 가려지지 않은 부분을 캐버티라고 지칭될 수 있다. 그리고, 캐버티에 발광막(1133)이 형성될 수 있다. 여기서, 발광막(1133)은 하나의 막인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 복수의 발광막을 포함할 수 있다. 발광막(1133) 상에는 캐소드전극(1134)이 형성될 수 있다. 캐소드전극(1134)은 공통전극일 수 있다.

캐소드전극(1134) 상에는 인캡슐레이션층(114)이 배치될 수 있다. 인캡슐레이션층(114)은 제1무기막(1141)과, 제2무기막(1143)과, 제1무기막(1141)과 제2무기막(1143) 사이에 배치되는 유기막(1142)을 포함할 수 있다. 유기막(1142)의 두께는 제1무기막(1141)과 제2무기막(1143)의 두께보다 두껍게 배치되어 인캡슐레이션층(114)을 통과하여 발광막(1133)에 이물이 침투하는 것을 방지할 수 있다.

기판(111) 상에 유기막(1142)이 외부로 배출되는 것을 방지하기 위해 2중의 댐(1132a)이 형성될 수 있고 제1무기막(1141)은 댐(1132a)의 상부를 덮을 수 있다. 그리고, 제2무기막(1143)은 일단이 제1무기막(1141)과 댐(1132a)에서 만날 수 있다. 댐(1132a)은 뱅크(1132)와 동일한 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

또한 댐(1132a)의 내측에서 뱅크(1132)의 하부에 전원공급라인(320)이 배치되는 배선영역(110c)이 위치할 수 있다. 뱅크(1132)와 전원공급라인(320)은 일부가 중첩될 수 있다.

도 4는 전계 발광 표시장치의 외곽을 나타내는 평면도이고, 도 5는 도 4에 도시된 외곽부의 일부를 확대하여 나타낸 평면도이다. 도 6는 Ⅰ-Ⅰ'의 단면을 나타내는 단면도, 도 7은 도 6의 일부를 확대한 단면을 나타내는 단면도이다.

도 4 내지 도 7을 참조하면, 전계발광 표시장치(100)는 표시영역(110a)과 비표시영역(110b)으로 구분될 수 있다. 그리고, 비표시영역(110b)에는 전원공급라인(520)과 전원공급라인(520)에 전원을 전달하는 전원링크라인(510)이 배치될 수 있다. 전원공급라인(520)은 제1전원(EVDD)을 공급하는 제1전원라인과 연결되는 제1전원공급라인(520a)과, 제2전원(EVSS)을 공급하는 캐소드전극과 연결되는 제2전원공급라인(520b) 및 기준전압을 공급하는 기준전압라인과 연결되는 기준전압공급라인(520c)을 포함할 수 있다. 제1전원공급라인(520a), 제2전원공급라인(520b), 기준전압공급라인(520c)은 서로 이격되어 있다.

또한, 제1전원공급라인(520a), 제2전원공급라인(520b) 및 기준전압공급라인(520c)에 각각 전원링크라인(510)이 연결될 수 있다. 전원링크라인(510)은 제1방향(A)과 제2방향(B)으로 번갈아가며 연장되어 서로 교차하는 두개의 배선을 포함하는 밴딩패턴이 배치될 수 있다. 또한, 전원링크라인(510)이 배치되어 있는 점선(P1)을 기준으로 상부 영역은 밴딩영역이 될 수 있다.

전계발광 표시장치(100)는 밴딩영역에서 휘어지거나 구부러질 수 있다. 전계발광 표시장치(100)가 밴딩영역에서 휘어지거나 구부러지더라도 밴딩패턴에 의해 전원링크라인(510)이 단선되는 것을 억제할 수 있다.

또한, 전계발광 표시장치(100)에서 제1전원공급라인(520a), 제2전원공급라인(520b), 기준전압공급라인(520c)이 배치되어 있는 영역을 각각 제1영역(501), 제2영역(502), 제3영역(503) 및 제4영역(504)으로 구분할 수 있다. 제1영역(501)과 제3영역(503)에서 제1전원공급라인(520a), 제2전원공급라인(520b), 기준전압공급라인(520c) 상에 도 3에 도시된 평탄화막(1127)이 배치되지 않을 수 있다. 또한, 제2영역(502)과 제4영역(504)에서 제1전원공급라인(520a), 제2전원공급라인(520b), 기준전압공급라인(520c) 상에 도 3에 도시된 평탄화막(1127)이 배치될 수 있다. 평탄화막(1127)은 투습성질이 있어 제1영역(501)과 제3영역(503)에 평탄화막(1127)이 배치되지 않게 되면, 밴딩영역에서부터 표시영역 방향으로 평탄화막(1127)을 통해 전달되는 수분이 평탄화막(1127)이 배치되지 않은 제1영역(501)과 제3영역(503)에 의해 차단될 수 있다.

또한, 표시영역(110a)과 비표시영역(110b)에는 인캡슐레이션층(602)이 배치될 수 있다. 그리고, 제1전원공급라인(520a), 제2전원공급라인(520b), 기준전압공급라인(520c) 및 전원링크라인(510)은 비표시영역(110a) 중 도 3에 도시된 배선영역(110c)에 적어도 일부가 배치될 수 있다.

비표시영역(110a)에는 기판(601)과, 기판(601) 상에 트랜지스터를 형성할 때 배치되는 층간절연막(603)이 배치될 수 있다. 그리고, 층간절연막(603)의 상부에 전원공급라인(520)이 배치될 수 있다. 또한, 전원공급라인(520) 상에 인캡슐레이션레이어(602)가 배치될 수 있다. 전식(Electro corrosion)에 의해 제1영역(X)에 도시되어 있는 것과 같이 인캡슐레이션층(602)이 층간절연막(603)과 접촉하지 않고 들뜨게 되는 막 들뜸 현상이 발생하게 될 수 있다.

도 4는 기판의 표시영역(110a)과 비표시영역(110b)을 확대하였고, , 전식에 의해 표시영역(110a)와 비표시영역(110b)의 경계부분에 막이 들뜬 부분이 생길 수 있고, 막이 들뜬 부분에 수분이 침투하게 될 수 있다. 그리고, 전계발광 표시장치(100)가 켜지게 되면, 표시영역(110a)에서 수분이 침투한 영역에서 빛이 발광하지 않아 흑점(401)이 발생하게 될 수 있다.

수분이 침투하는 과정을 도 7보다 자세히 설명하면, 전원공급라인(520)은, 예를 들면, 타이타늄(Ti)/알루미늄(Al)/타이타늄(Ti)의 3중층으로 이루어질 수 있는데, 전원공급라인(520)이 증착된 후 도 3에 도시된 애노드 전극(1131)이 에칭공정에 의해 패터닝되어 형성될 수 있다. 애노드 전극(1131)이 형성될 때 에칭공정에 의해 전원공급라인(520)의 알루미늄(Al)이 침식될 수 있다.

알루미늄(Al)이 침식되면, 기판(111) 상에서 전원공급라인(520)이 형성될 영역에 소정의 빈 공간(710)이 형성될 수 있다. 빈 공간(710)으로 인해 전원공급라인(520)에 변형이 생길 수 있다. 그리고, 전원공급라인(520)의 상부에 인캡슐레이션층(602)이 배치되면 형성된 빈 공간(710)의한 전원공급라인(520)의 변형으로 인하여 인캡슐레이션층(602)에 크랙(720)이 발생하게 될 수 있다. 그리고, 인캡슐레이션층(602)에 발생된 크랙(720)은 수분이 침투하게 되는 경로가 될 수 있다.

도 8은 본 발명에 따른 발광표시장치의 외곽부의 일부를 나타내는 평면도이고, 도 9는 본 발명에 따른 전계 발광 표시장치에서 도 8의 절단선 Ⅱ-Ⅱ'의 단면을 나타내는 단면도이다. 또한, 도 10은 본 발명에 따른 전계 발광 표시장치에서 도 8의 절단선 Ⅲ-Ⅲ'의 단면을 나타내는 단면도이다.

도 8 내지 도 10을 참조하면, 층간절연막(603) 상의 비표시영역에 배치되며 표시영역에 공급되는 전원을 공급하는 전원공급라인(820)이 배치될 수 있다. 또한, 전원공급라인(820)에는 전원공급라인(820)에 전원을 전달하는 전원링크라인(810)이 연결될 수 있다.

전원공급라인(820)은 제1전원(EVDD)을 공급하는 제1전원라인과 연결되는 제1전원공급라인(820a)과, 제2전원(EVSS)을 공급하는 캐소드전극과 연결되는 제2전원공급라인(820b) 및 기준전압을 공급하는 기준전압라인과 연결되는 기준전압공급라인(820c)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1전원공급라인(820a), 제2전원공급라인(820b), 기준전압공급라인(820c)은 서로 이격되어 있다.

전원공급라인(820)은 중첩된 3개의 금속층을 포함할 수 있다. 전원공급라인(820)은, 예를 들면, 타이타늄(Ti)/알루미늄(Al)/타이타늄(Ti)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

또한, 제1전원공급라인(820a), 제2전원공급라인(820b) 및 기준전압공급라인(820c)에 각각 전원링크라인(810)이 연결될 수 있다. 전원링크라인(810)은 제1방향(A)과 제2방향(B)으로 번갈아가며 연장되어 서로 교차하는 두개의 배선을 포함하는 밴딩패턴이 배치될 수 있다. 또한, 도 8에서 전원링크라인(810)이 배치되어 있는 점선(P1) 상의 영역은 밴딩영역이 될 수 있다.

전계발광 표시장치(100)는 전원링크라인(810)이 배치되어 있는 밴딩영역에서 휘어지거나 구부러질 수 있다. 전계발광 표시장치(100)가 밴딩영역에서 휘어지거나 구부러지더라도 밴딩패턴에 의해 전원링크라인(810)이 단선되는 것을 억제할 수 있다.

그리고, 전원공급라인(820) 상에 제1절연막(810)이 배치될 수 있다. 제1절연막(810)은 PAC(photo acryl)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1절연막(810)은 도 3에 도시된 평탄화막(1127)일 수 있다.

또한, 전계발광 표시장치(100)에서 제1전원공급라인(820a), 제2전원공급라인(820b), 기준전압공급라인(820c)이 배치되어 있는 영역을 각각 제1영역(801), 제2영역(802), 제3영역(803) 및 제4영역(804)으로 구분할 수 있다. 제1영역(801)과 제3영역(803)에서 제1전원공급라인(820a), 제2전원공급라인(820b), 기준전압공급라인(820c) 상에 도 3에 도시된 제1절연막(810)이 배치되지 않을 수 있다. 또한, 제2영역(802)과 제4영역(804)에서 제1전원공급라인(820a), 제2전원공급라인(820b), 기준전압공급라인(820c) 상에 도 3에 도시된 제1절연막(810)이 배치될 수 있다. 제4영역(804)은 제1영역(801)보다 표시영역에 더 인접하게 된다.

그리고, 제1절연막(810)과 전원공급라인(820) 상에 제1절연막(810)과 전원공급라인(820)을 덮는 도전막(821)이 배치될 수 있다. 도전막(821)은 제1절연막(810)과 전원공급라인(820)의 경사면을 덮을 수 있다.

또한, 전원공급라인(820)의 일부와 중첩되며, 제1절연막(810)이 전원공급라인(820)을 덮지 않는 오픈 영역이 배치될 수 있다. 오픈 영역에 의해 제1절연막(810)를 통해 습기가 전달되는 것이 차단될 수 있다.

도전막(821)은 3개의 금속층이 중첩된 것일 수 있다. 도전막(821)은 투명전극/은/투명전극의 3중층일 포함할 수 있다. 투명전극은 ITO(Induim Tin Oxide)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

도전막(821)은 도 4에 도시된 애노드전극(1131)이 형성될 때 같이 형성될 수 있다. 또한, 도전막(821)은 애노드전극(1131)과 동일한 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 도전막(821)은 애노드전극(1131)이 형성될 때 전원공급라인(820)이 침식되는 것을 방지할 수 있다. 특히, 도전막(821)에 포함된 은은 전원공급라인(820)에 포함된 알루미늄(Al) 보다 반응성이 낮아, 전원공급라인(820)의 침식을 방지할 수 있다.

또한, 알루미늄(Al)은 전식(Electro Corrosion)에 취약하지만, 은과 같이 전식에 강한 물질을 포함하는 도전막(821)이 배치되어 있어, 전식이 발생되는 것이 억제될 수 있다. 따라서, 전식에 의해 막 들뜸 현상을 방지할 수 있다.

도전막(821)은 제1영역(801)과 제2영역(802)가 형성되고 제3영역(803)과 제4영역(804)에는 형성되지 않을 수 있다.

전원링크라인(810)쪽에서 제4영역(804) 방향으로 수분이 침투하게 되면,, 제1절연막(804)는 물을 흡수할 수 있는 성질을 가지고 있어 제1절연막(804)을 통해 발광소자(LED)로 수분이 전파될 수 있다. 하지만, 제1영역(801)과 제2영역(802)에 제1절연막(804)을 덮는 도전막(821)이 배치되어 있어, 수분이 침투하지 않도록 막을 수 있다. 또한, 제2영역(803) 상에는 제1절연막(804)이 배치되지 않기 때문에 제1절연막(804)를 통해 수분이 전달되지 않게 될 수 있다. 따라서, 수분이 제2영역(803)을 넘어가지 못하게 되어 제3영역(803)과 제4영역(804)에는 도전막(821)이 배치되지 않게 될 수 있다.

그리고, 도전막(821)의 일단과 타단에 각각 제2절연막(831,832)이 배치될 수 있다. 하나의 제2절연막(831)은 제1절연막(804)의 상부에 배치되고 다른 하나의 제2절연막(832)은 층간절연막(603) 상부에 배치될 수 있다. 제2절연막(831,832)은 도 3에 도시된 뱅크(1132)가 형성될 때 같이 형성될 수 있다. 또한, 제2절연막(831,832)은 뱅크(1132)와 동일한 물질을 포함할 수 있다. 또한, 제2절연막(831,832)에 의해 도전막(821)이 고정될 수 있다.

그리고, 제2절연막(831,832) 상에 인캡슐레이션층(802)이 배치될 수 있다. 도전막(821)에 의해 전원공급라인(820)의 침식이 발생하지 않게 됨으로써, 전원공급라인(820)의 침식으로 인해 소정의 공간이 형성되지 않게 될 수 있다. 따라서, 인캡슐레이션층(802)에 크랙이 발생되지 않게 될 수 있다.

도 11은 본 발명에 따른 전계발광 표시장치의 제조방법을 나타내는 순서도이다.

도 11을 참조하면, 표시영역과 비표시영역으로 구분되는 기판 상에서, 비표시영역에 표시영역에 공급되는 전원을 공급하는 전원공급라인을 배치할 수 있다.(S1100) 또한, 전원공급라인은 도 3에 도시된 소스전극(1126b) 및 드레인전극(1126a)이 형성될 때 같이 형성될 수 있다. 전원공급라인은 3개의 금속층이 중첩되어 형성될 수 있다. 전원공급라인은, 예를 들어, 타이타늄(Ti)/알루미늄(Al)/타이타늄(Ti)의 3중층일 수 있다.

전원공급라인은 도 2에 도시된 화소(101)에 공급되는 제1전원(EVDD)을 공급하는 제1전원공급라인, 제2전원을 공급하는 제2전원공급라인, 기준전압을 공급하는 기준전압공급라인을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1전원공급라인, 제2전원공급라인 및 제3전원공급라인은 서로 이격되어 있을 수 있다.

또한, 제1전원공급라인, 제2전원공급라인 및 제3전원공급라인은 각각 전원링크라인에 연결될 수 있다. 전원링크라인은 밴딩패턴을 포함할 수 있다. 밴딩패턴은 제1방향(A)과 제2방향(B)으로 번갈아가며 연장되어 서로 교차하는 두개의 배선을 포함할 수 있다.

전원공급라인의 상부에 전원공급라인과 일부가 중첩되는 오픈 영역을 갖는 제1절연막이 배치될 수 있다.(S1110) 제1절연막은 PAC(photo acryl)일 수 있다. 또한, 제1절연막(804)은 도 4에 도시된 평탄화막(1127)일 수 있다. 오픈 영역에서 전원공급라인의 일부가 노출될 수 있다. 평탄화막(1127)은 수분을 흡수하는 성질을 가지고 있어 평탄화막(1127)은 수분을 전파할 수 있다. 하지만, 오픈 영역에 의해 평탄화막(1127)이 끊어져 있게 되면, 수분이 전파되지 않게 될 수 있다.

오픈 영역에서 절연막과 전원공급라인을 덮는 도전막이 배치될 수 있다.(S1120) 도전막은 오픈 영역에 노출된 전원공급라인을 덮어 전원공급라인을 보호할 수 있다. 도 3에 도시된 애노드 전극(1131)을 형성할 때, 에칭하는 과정에서 전원공급라인의 일부가 침식되어 소정의 공간이 형성되게 되면, 전원공급라인의 상부에 배치되는 인캡슐레이션층에 크랙이 발생하게 될 수 있다. 그리고, 크랙을 통해 표시영역으로 수분이 침투하게 될 수 있다.

하지만, 도전막이 전원공급라인의 상부에 배치되게 되면, 애노드 전극(1131)을 에칭하는 과정에서 전원공급라인이 침식되는 것을 방지할 수 있다. 따라서, 소정의 공간이 형성되지 않게 되어 인캡슐레이션층에 크랙이 형성되지 않게 될 수 있다.

도전막(821)은 도 3에 도시된 애노드 전극(1131)을 형성할 때 같이 형성될 수 있다. 또한, 도전막(821)은 애노드 전극(1131)과 같은 재질일 수 있다. 도전막은 애노드전극(1131)이 형성될 때, 같이 형성될 수 있다. 또한, 도전막은 투명전극/은/투명전극의 3중층일 수 있다.

또한, 도전막(821)의 일단과 타단에는 각각 제2절연막이 배치될 수 있다. 제2절연막은 도 4에 도시된 뱅크(1132)가 형성될 때 같이 형성될 수 있다. 또한, 제2절연막은 뱅크(1132)와 같은 재질일 수 있다. 제2절연막에 의해 도전막이 고정될 수 있다.

도전막(821)은 도 4에 도시된 애노드전극(1131)이 형성될 때 같이 형성될 수 있다. 또한, 도전막(821)은 애노드전극(1131)과 동일한 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 도전막(821)은 애노드전극(1131)이 형성될 때 전원공급라인(820)이 침식되는 것을 방지할 수 있다. 특히, 도전막(821)에 포함된 은은 전원라인에 포함된 알루미늄(Al) 보다 반응성이 낮아 전원공급라인(820)의 침식을 방지할 수 있다.

또한, 알루미늄(Al)은 전식(Electro Corrosion)에 취약하지만, 은과 같이 전식에 강한 물질을 포함하는 도전막(821)이 배치되어 있어 전식에 의해 막 들뜸 현상을 방지할 수 있다.

그리고, 인캡슐레이션층을 배치할 수 있다. 인캡슐레이션층은 제1무기막, 유기막, 제2무기막을 포함할 수 있다. 유기막의 두께는 제1무기막과 제2무기막의 두께보다 더 두꺼울 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치는, 표시영역과 비표시영역으로 구분되는 기판, 비표시영역에 배치되며 표시영역에 공급되는 전원을 공급하는 전원공급라인, 전원공급라인의 상부에 배치되며, 전원공급라인의 일부와 중첩되어 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막, 및 오픈 영역에서 제1절연막과 전원공급라인을 덮는 도전막을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 도전막의 일단과 타단에 각각 배치되는 제2절연막을 더 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 전원공급라인은 중첩된 3개의 금속층을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 제2절연막 상에 인캡슐레이션층을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 도전막은 제1절연막과 전원공급라인의 경사면을 덮을 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 표시영역에는 액티브층, 액티브층 상에 배치되는 게이트절연막, 게이트 절연막 상에 배치되고 액티브층과 중첩되게 배치되는 게이트전극, 게이트 전극이 배치된 상기 게이트 절연막 상에 배치되는 층간절연막, 층간 절연막 상에 배치되며, 층간절연막에 형성된 제1컨택홀을 통해 액티브층과 접촉하는 소스전극, 층간 절연막 상에 배치되며, 층간절연막에 형성된 제2컨택홀을 통해 액티브층과 접촉하는 드레인전극, 소스전극과 드레인전극이 배치된 층간절연막 상에 배치되는 보호층, 보호층 상에 배치되며, 보호층에 형성된 제3컨택홀을 통해 소스전극과 연결되는 애노드전극, 애노드전극이 배치된 보호층 상에 배치되며, 애노드전극과 중첩되는 캐버티가 형성된 뱅크, 뱅크 내에 배치되는 발광층, 발광층 상에 배치되는 캐소드전극 및 캐소드전극 상에 배치되는 인캡슐레이션층을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 도전막은 애노드 전극과 동일한 물질을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 도전막은 투명전극/은/투명전극의 3중층을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 제2절연막은 뱅크와 동일한 물질을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치에서, 비표시영역에는 밴딩영역이 배치되며, 밴딩영역에는 표시영역과 전원공급라인을 연결하는 밴딩패턴을 포함하는 전원링크라인이 배치될 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법은, 표시영역과 비표시영역으로 구분되는 기판상에서, 비표시영역에 표시영역에 공급되는 전원을 공급하는 전원공급라인을 배치하는 단계, 전원공급라인의 상부에, 상기 전원공급라인의 일부와 중첩되어 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막이 배치되는 단계 및 오픈 영역에서 절연막과 전원공급라인을 덮는 도전막을 배치하는 단계를 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법에서, 표시영역에는 애노드전극, 발광층 및 캐소드전극을 포함하는 발광소자가 배치되고, 상기 애노드 전극은 상기 도전막과 같이 형성될 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법에서, 도전막의 일단과 타단에 각각 배치되는 제2절연막이 배치되고, 캐소드전극 상에 뱅크가 배치되며, 뱅크는 제2절연막과 같이 형성될 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법에서, 제2절연막의 상부에 인캡슐레이션층이 배치될 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법에서, 전원공급라인은 중첩된 3개의 금속층을 포함할 수 있다.

본 명세서의 실시예에 따른 전계발광 표시장치의 제조방법에서, 도전막은 투명전극/은/투명전극의 3중층을 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 전계발광 표시장치
110: 디스플레이 패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러

Claims

표시영역과 비표시영역으로 구분되는 기판;
상기 비표시영역에 배치되며 상기 표시영역에 공급되는 전원을 공급하는 전원공급라인;
상기 전원공급라인의 상부에 배치되며, 상기 전원공급라인의 일부와 중첩되어 상기 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막; 및
상기 오픈 영역에서 상기 제1절연막과 상기 전원공급라인을 덮는 도전막을 포함하는 전계발광 표시장치.
제1항에 있어서,
상기 도전막의 일단과 타단에 각각 배치되는 제2절연막을 포함하는 전계발광 표시장치.
제1항에 있어서,
상기 전원공급라인은 중첩된 3개의 금속층을 포함하는 전계발광 표시장치.
제2항에 있어서,
상기 제2절연막 상에 배치되는 인캡슐레이션층을 포함하는 전계발광 표시장치.
제1항에 있어서,
상기 도전막은 상기 제1절연막과 상기 전원공급라인의 경사면을 덮는 전계발광 표시장치.
제2항에 있어서,
상기 표시영역에는 액티브층;
상기 액티브층 상에 배치되는 게이트절연막;
상기 게이트 절연막 상에 배치되고 상기 액티브층과 중첩되게 배치되는 게이트전극;
상기 게이트 전극이 배치된 상기 게이트 절연막 상에 배치되는 층간절연막;
상기 층간 절연막 상에 배치되며, 상기 층간절연막에 형성된 제1컨택홀을 통해 상기 액티브층과 접촉하는 소스전극;
상기 층간 절연막 상에 배치되며, 상기 층간절연막에 형성된 제2컨택홀을 통해 상기 액티브층과 접촉하는 드레인전극;
상기 소스전극과 상기 드레인전극이 배치된 상기 층간절연막 상에 배치되는 보호층;
상기 보호층 상에 배치되며, 상기 보호층에 형성된 제3컨택홀을 통해 상기 소스전극과 연결되는 애노드전극;
상기 애노드전극이 배치된 상기 보호층 상에 배치되며, 상기 애노드전극과 중첩되는 캐버티가 형성된 뱅크;
상기 뱅크 내에 배치되는 발광층;
상기 발광층 상에 배치되는 캐소드전극; 및
상기 캐소드전극 상에 배치되는 인캡슐레이션층을 포함하는 전계발광 표시장치.
제6항에 있어서,
상기 도전막은 상기 애노드전극과 동일한 물질을 포함하는 전계발광 표시장치.
제7항에 있어서,
상기 도전막은 투명전극/은/투명전극의 3중층을 포함하는 전계발광 표시장치.
제6항에 있어서,
상기 제2절연막은 상기 뱅크와 동일한 물질을 포함하는 발광 표시장치.
제1항에 있어서,
상기 비표시영역에는 밴딩영역이 배치되며, 상기 밴딩영역에는 상기 표시영역과 상기 전원공급라인을 연결하는 밴딩패턴을 포함하는 전원링크라인이 배치되는 전계발광 표시장치.
표시영역과 비표시영역으로 구분되는 기판상에서, 상기 비표시영역에 상기 표시영역에 공급되는 전원을 공급하는 전원공급라인을 배치하는 단계;
상기 전원공급라인의 상부에, 상기 전원공급라인의 일부와 중첩되어 상기 전원공급라인의 일부가 노출되는 오픈 영역을 갖는 제1절연막이 배치되는 단계; 및
상기 오픈 영역에서 상기 절연막과 상기 전원공급라인을 덮는 도전막을 배치하는 단계를 포함하는 전계발광 표시장치의 제조방법.
제11항에 있어서,
상기 표시영역에는 애노드전극, 발광층 및 캐소드전극을 포함하는 발광소자가 배치되고, 상기 애노드 전극은 상기 도전막과 같이 형성되는 전계발광 표시장치의 제조방법.
제12항에 있어서,
상기 도전막의 일단과 타단에 각각 배치되는 제2절연막이 배치되고, 상기 캐소드전극 상에 뱅크가 배치되며, 상기 뱅크는 상기 제2절연막과 같이 형성되는 전계발광 표시장치의 제조방법.
제13항에 있어서,
상기 제2절연막의 상부에 인캡슐레이션층이 배치되는 전계발광 표시장치.
제11항에 있어서,
상기 전원공급라인은 중첩된 3개의 금속층을 포함하는 전계발광 표시장치.
제11항에 있어서,
상기 도전막은 투명전극/은/투명전극의 3중층을 포함하는 전계발광 표시장치.