KR20210063163A - 표시장치 및 그의 구동방법 - Google Patents

표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20210063163A
KR20210063163A KR1020190151741A KR20190151741A KR20210063163A KR 20210063163 A KR20210063163 A KR 20210063163A KR 1020190151741 A KR1020190151741 A KR 1020190151741A KR 20190151741 A KR20190151741 A KR 20190151741A KR 20210063163 A KR20210063163 A KR 20210063163A
Authority
KR
South Korea
Prior art keywords
period
data
voltage
transistor
signal
Prior art date
Application number
KR1020190151741A
Other languages
English (en)
Other versions
KR102651252B1 (ko
Inventor
권오건
황지용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190151741A priority Critical patent/KR102651252B1/ko
Publication of KR20210063163A publication Critical patent/KR20210063163A/ko
Application granted granted Critical
Publication of KR102651252B1 publication Critical patent/KR102651252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들은, 데이터라인과, 게이트라인에 연결된 복수의 화소를 포함하는 디스플레이 패널, 제1기간과 제2기간에서 데이터라인에 데이터신호를 인가하고, 제1기간과 제2기간 사이에 배치되는 제3기간에 전압레벨이 가변되는 파킹전압을 상기 데이터라인에 인가하는 데이터드라이버, 제1기간과 제2기간에서 게이트라인에 게이트신호를 인가하는 게이트드라이버 및 데이터드라이버와 게이트드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치 및 그의 구동방법을 제공할 수 있다.

Description

표시장치 및 그의 구동방법{DISPLAY DEVICE, DISPLAY DEVICEAND DRIVING METHOD FOR THE SAME}
본 명세서는 표시장치 및 그의 구동방법에 관한 것으로, 더욱 상세하게는, 소비전력을 줄이고 화질을 개선할 수 있는 표시장치 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 퀀텀닷발광표시장치(QLED: Quantum dot Light Emitting Display), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
표시장치는 기설정된 시간 동안 복수의 프레임을 순차적으로 표시함으로써, 영상을 표시하게 된다. 또한, 표시장치는 사진, 게임, 동영상이 표시될 수 있는데, 기설정된 시간 동안 표시되는 프레임의 수가 많을수록, 즉, 한 프레임의 시간이 짧을 수록, 표시장치에서 표시되는 게임, 동영상이 보다 자연스럽게 표시될 수 있다.
그리고, 표시장치가 스마트폰, 테블릿 PC와 같은 모바일 기기에 적용된 경우, 모바일 기기의 소비전력을 절감하기 위해 기기 사용 후 일정 시간이 경과하면, 표시장치는 낮은 계조를 이용하여 간단한 정보만 표시할 수 있다. 또한, 간단한 정보만을 표시하는 경우에 표시장치에서 표시되는 영상의 한 프레임의 시간이 길게 유지될 수 있다.
또한, 사진과 같은 정지 영상이 표시되는 경우에는 기설정된 시간 동안 표시되는 프레임의 수가 적어도 표시장치에서 표시되는 영상이 자연스럽게 표시될 수 있어 소비전력을 줄이기 위해 한 프레임의 시간을 길게 유지할 수 있다.
표시장치에서 한 프레임의 시간이 길어지면, 표시장치의 소비전력은 절감될 수 있지만, 한 프레임의 시간이 길어짐으로 인해, 데이터 전압이 유지되어야 하는 시간이 길어지게 되고 한 프레임의 시간 동안 표시장치의 휘도가 변화되는 문제점이 있었다.
이에 본 명세서의 발명자들은 소비전력을 줄이고 한 프레임의 시간 동안 표시장치의 휘도가 변화되지 않아 화질이 저하되지 않는 표시장치 및 그의 구동방법을 발명하였다.
표시장치의 소비전력을 절감하기 위해, 영상신호가 입력되는 제1기간과 제2기간 사이에 배치되는 제3기간의 길이는 제1기간과 제2기간보다 짧고 제2모드에서 제3기간의 길이는 제1기간과 제2기간보다 길게 할 수 있다. 하지만, 휘도가 떨어질 수 있는 문제점이 있었다. 이에 본 명세서의 발명자들은 휘도가 떨어지는 문제점을 해결하기 위한 새로운 구조의 표시장치와 표시장치의 구동방법을 발명하였다.
본 명세서의 일 실시예에 따른 해결과제는 소비전력을 절감할 수 있는 표시장치 및 그의 구동방법을 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결과제는 휘도가 저하되지 않아 화질 저하를 최소화할 수 있는 표시장치 및 그의 구동방법을 제공하는 것이다.
본 명세서의 일 실시예에 따른 해결과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 복수의 프레임에 대응하여 영상이 입력되는 제1기간과 제2기간 사이에 배치되는 제3기간에 전압레벨이 가변되는 파킹전압을 데이터라인에 인가하는 데이터드라이버, 제1기간과 제2기간에서 게이트라인에 게이트신호를 인가하는 게이트드라이버 및 데이터드라이버와 게이트드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치를 제공한다.
본 명세서의 일 실시예에 따른 제1모드와 제2모드로 동작하는 타이밍 컨트롤러를 포함하고, 타이밍 컨트롤러는 제1모드에서 영상신호가 입력되는 제1기간과 제2기간 사이에 배치되는 제3기간의 길이는 제1기간과 제2기간보다 짧고 제2모드에서 제3기간의 길이는 제1기간과 제2기간보다 길며, 제2모드에서 제3기간에 데이터라인에 전압레벨이 가변되는 파킹전압이 인가되도록 데이터 드라이버를 제어하는 표시장치를 제공한다.
본 명세서의 일 실시예에 따른 적어도 제1프레임과 제2프레임을 포함하는 영상에 대응하는 영상신호를 데이터드라이버에 공급하며, 제1프레임에 대응하는 영상신호가 변환된 데이터신호를 복수의 데이터라인을 통해 복수의 화소에 기입하고, 복수의 데이터라인과 복수의 화소의 연결이 단절된 상태에서 복수의 데이터라인에 전압레벨이 가변되는 파킹전압을 인가하며 제2프레임에 각각 대응하는 영상신호가 변환된 데이터신호를 복수의 데이터라인을 통해 복수의 화소에 기입하는 표시장치의 구동방법을 제공한다.
본 명세서의 실시예에 따라 표시장치 및 그의 구동방법을 구비함으로써, 소비전력을 절감할 수 있는 효과가 있다.
또한, 상기의 표시장치 및 그의 구동방법을 이용함으로써, 화질이 저하되는 것을 방지하는 효과가 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치의 구조를 나타내는 구조도이다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 표시장치에서 제1모드와 제2모드를 나타내는 타이밍도이다.
도 5는 제1모드와 제2모드에서 소비전력을 비교한 그래프이다.
도 6은 본 발명의 실시예들에 따른 표시장치에서 제2모드에서 신호가 입력되는 것을 나타내는 타이밍도이다.
도 7은 제1모드와 제2모드에서 휘도가 표시장치에서 휘도가 변화하는 것을 나타내는 그래프이다.
도 8은 도 2에 도시된 화소의 파킹전압에 의한 동작을 설명하기 위한 회로도이다.
도 9는 본 발명의 실시예들에 따른 표시장치에 파킹전압이 인가될 때 휘도의 변화를 나타내는 그래프이다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 표시장치에서 제2모드에서 입력되는 파킹전압의 파형을 나타내는 타이밍도이다.
도 11은 본 발명의 실시예들에 따른 표시장치에서 파킹전압을 조절한 경우에 표시장치의 휘도를 측정한 결과를 나타내는 그래프이다.
도 12는 본 발명의 실시예들에 따른 표시장치의 구동방법을 나타내는 순서도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
도 1은 본 발명의 실시예들에 따른 표시장치의 구조를 나타내는 구조도이다.
도 1을 참조하면, 표시장치(100)는 디스플레이 패널(110), 데이터드라이버(120), 게이트 드라이버(130) 및 타이밍 컨트롤러(140)를 포함한다.
디스플레이 패널(110)은 제1방향으로 연장되는 복수의 데이터라인(DL1 내지 DLm)과 제2방향으로 연장되는 복수의 게이트 라인(GL1 내지 GLn)을 포함할 수 있다. 여기서, 제1방향과 제2방향은 직교할 수 있지만, 이에 한정되는 것은 아니다.
또한, 디스플레이 패널(110)은 복수의 화소(101)를 포함할 수 있다. 하나의 화소(101)는 하나의 데이터라인과 복수의 게이트라인 중 제1게이트라인과 제2게이트라인에 연결될 수 있다. 화소(101)에 연결된 제1게이트라인과 제2게이트라인을 통해 전달되는 제1게이트신호 및 제2게이트신호에 대응하여 화소(1010에 연결된 데이터라인을 통해 전달되는 데이터신호를 전달받아 동작할 수 있다.
데이터드라이버(120)는 복수의 데이터라인(DL1 내지 DLm)과 연결되고 데이터신호를 복수의 데이터라인(DL1 내지 DLm)을 통해 복수의 화소(101)에 공급할 수 있다. 데이터드라이버(140)에서 공급하는 신호는 데이터신호에 한정되는 것은 아니다.
데이터드라이버(140)는 제1기간과 제2기간에서 데이터라인에 데이터신호를 인가하고, 제1기간과 제2기간 사이에 배치되는 제3기간에 파킹전압을 공급할 수 있다. 파킹전압의 전압레벨은 가변될 수 있다. 파킹전압의 전압레벨은 제1기간에서 데이터라인에 입력되는 데이터신호에 대응하는 데이터전압에 대응할 수 있다.
또한, 데이터드라이버(120)는 복수의 소스 드라이버를 포함할 수 있다. 복수의 소스 드라이버는 각각 집적회로로 구현될 수 있다.
게이트 드라이버(130)는 복수의 게이트 라인(GL1 내지 GLn)과 연결되고 게이트 신호를 복수의 게이트 라인(GL1 내지 GLn)에 공급할 수 있다. 복수의 게이트 라인(GL1 내지 GLn)은 복수의 제1게이트라인과 복수의 제2게이트라인을 포함할 수 있다.
화소(101)는 제1게이트라인을 통해 전달되는 제1게이트신호에 대응하여 기준전압을 전달받고 제2게이트라인을 통해 전달되는 제2게이트신호에 대응하여 데이터신호를 전달받을 수 있다. 또한, 화소(101)는 제1게이트라인을 통해 전달되는 제1게이트신호에 대응하여 데이터신호를 전달받고 제2게이트라인을 통해 전달되는 제2게이트신호에 대응하여 기준전압을 전달받을 수 있다. 하지만, 화소의 동작은 이에 한정되는 것은 아니다. 게이트 드라이버(130)에서 공급되는 신호는 게이트신호에 한정되는 것은 아니다.
게이트 드라이버(130)는 디스플레이 패널(110)의 외부에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 게이트 드라이버(130)는 디스플레이 패널(110)에 배치되는 게이트신호발생부를 포함할 수 있다. 또한, 게이트 드라이버(130)는 복수의 집적회로로 구현될 수 있다.
또한, 게이트 드라이버(130)는 디스플레이 패널(110)의 일측에 배치되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)의 양측에 배치되고, 좌측에 배치된 게이트 드라이버는 홀수번째 게이트라인에 연결되고 디스플레이 패널(110)의 우측에 배치되는 게이트 드라이버는 짝수번째 게이트라인에 연결될 수 있다.
타이밍 컨트롤러(140)는 데이터드라이버(120)와 게이트 드라이버(130)를 제어할 수 있다. 타이밍 컨트롤러(140)는 데이터드라이버(120)에 데이터제어신호를 공급하고 게이트 드라이버(130)에 게이트제어신호를 공급할 수 있다. 데이터제어신호 또는 게이트제어신호는 클럭, 수직동기신호, 수평동기신호, 스타트 펄스를 포함할 수 있다. 하지만, 타이밍 컨트롤러(140)에서 출력되는 신호는 이에 한정되는 것은 아니다.
또한, 타이밍 컨트롤러(140)는 데이터드라이버(120)에 영상신호를 공급할 수 있다. 타이밍 컨트롤러(140)는 적어도 제1프레임과 제2프레임을 포함하는 영상에 대응하는 영상신호를 전달받아 데이터드라이버(12)에 공급할 수 있다. 데이터드라이버(120)는 타이밍 컨트롤러(140)로부터 전달받은 영상신호를 데이터제어신호를 이용하여 데이터신호로 변환하고 복수의 데이터라인에 공급할 수 있다.
또한, 타이밍 컨트롤러(140)는 제1모드와 제2모드로 동작할 수 있다. 제2모드는 제1모드보다 표시장치(100)의 소비전력이 적게 소모되는 모드일 수 있다. 또한, 제2모드는 디스플레이 패널(110)에서 낮은 계조로 영상이 표시되게 할 수 있다. 또한, 제2모드는 디스플레이 패널(110)에서 표시되는 복수의 프레임을 포함하는 영상에서 한 프레임에 대응하는 제1기간과 다음 프레임에 대응하는 제2기간과 제1기간과 제2기간 사이에 제3기간이 배치되고, 제3기간의 길이는 적어도 제1기간과 제2기간 중 어느 하나의 길이보다 더 길 수 있다. 또한, 제1모드에 비해 제2모드에서 표시장치(100)의 구동주파수는 더 느릴 수 있다.
타이밍컨트롤러(140)는 제1모드에서 제1기간에 제1프레임에 대응하는 영상신호를 데이터드라이버(120)에 공급하고 제2기간에 제2프레임에 대응하는 영상신호를 데이터 드라이버(120)에 공급할 수 있다. 또한, 타이밍컨트롤러(140)는 제3기간에 의해 제1프레임과 제2프레임을 구분하며, 데이터 드라이버(120)에 영상신호를 공급하지 않을 수 있다. 또한, 타이밍컨트롤러(140)는 제2모드에서 제1기간과 제2기간에 데이터 드라이버(120)에 영상신호를 공급하고, 제3기간에는 데이터드라이버(120)에서 데이터라인에 파킹전압을 공급하도록 제어할 수 있다. 파킹전압은 화소(101)에 직접적으로 전달되지 않게 될 수 있다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 2를 참조하면, 화소(101)는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 스토리지 캐패시터(Cst) 및 유기발광다이오드(OLED)를 포함할 수 있다.
제1트랜지스터(M1)는 제1전극이 제1전원(EVDD)이 전달되는 제1노드(N1)에 연결되고, 제2전극이 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)의 게이트전극은 제3노드(N3)에 연결될 수 있다. 제1트랜지스터(M1)는 게이트전극에 전달되는 전압에 대응하여 제1노드(N1)에 공급되는 제1전원(EVDD)에 의해 생성되는 구동전류를 제2전극으로 흐르게 할 수 있다.
제2트랜지스터(M2)는 제1전극이 기준전압(Vref)을 전달하는 기준전압라인(VL2)에 연결되고 제2전극이 제3노드(N3)에 연결될 수 있다. 또한, 제2트랜지스터(M2)의 게이트전극이 제1게이트신호를 공급하는 제1게이트라인(GL1)에 연결될 수 있다. 제2트랜지스터(M2)는 제1게이트신호를 전달받아 기준전압라인(VL2)에 전달되는 기준전압을 제1트랜지스터(M1)의 게이트 전극에 공급할 수 있다. 제1게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다.
제3트랜지스터(M3)는 제1전극이 데이터라인(DL)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 또한, 제3트랜지스터(M3)는 게이트전극이 제2게이트라인(GL2)에 연결될 수 있다.제3트랜지스터(M3)는 제2게이트신호를 전달받아 데이터라인(DL)에 전달되는 데이터신호에 대응하는 데이터전압을 제1트랜지스터(M1)의 제2전극에 인가할 수 있다. 제2게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다. 또한, 데이터신호는 도 1에 도시된 데이터드라이버(120)에서 공급될 수 있다.
스토리지 캐패시터(Cst)는 제1전극이 제3노드(N3)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 스토리지 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 사이에 배치되어 게이트전극과 제2전극 간의 전압차이가 유지되게 할 수 있다.
유기발광다이오드(OLED)는 애노드전극이 제2노드(N2)에 연결되고 캐소드전극이 제2전원(EVSS)에 연결될 수 있다. 제2전원(EVSS)의 전압레벨은 제1전원(EVDD)의 전압레벨보다 낮을 수 있다. 유기발광다이오드(OLED)는 애노드전극에서 캐소드전극 방향으로 흐르는 전류에 대응하여 발광할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극 사이에 흐르는 전류에 의해 발광하는 발광층을 포함할 수 있다. 발광층은 유기막을 포함할 수 있다.
상기와 같이 구성된 화소(101)에서 제1트랜지스터(M1) 및 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터이고, 제3트랜지스터(M3)는 P 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1 내지 제3트랜스터들(M1 내지 M3)의 제1전극과 제2전극은 각각 드레인전극과 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 제1트랜지스터(M1)에서 공급하는 구동전류는 하기의 수학식 1에 대응하여 흐를 수 있다.
Figure pat00001
여기서, Id는 제1트랜지스터(M1)에서 공급하는 구동전류의 양을 나타내고, Vgs는 제1트랜지스터(M1)의 게이트 전극의 전압과 소스전극의 전압차이를 의미하며, Vth는 제1트랜지스터(M1)의 문턱전압을 의미한다. 또한, k는 이동도를 의미한다.
상기의 수학식 1에 나타나 있는 것과 같이 구동전류는 제1트랜지스터(M1)의 게이트전극과 소스전극의 전압차이에 대응하기 때문에, 제2전극이 소스전극인 경우, 소스전극에 데이터신호에 대응하는 데이터전압(Vdata)이 전달되고 게이트전극에 기준전압(Vref)이 전달되게 되면, 구동전류는 데이터신호에 대응하여 흐르게 될 수 있다.
또한, 화소(101)는 제4트랜지스터(M4)를 포함할 수 있다. 제4트랜지스터(M4)는 제1전극이 제1전원(EVDD)을 공급하는 제1전원라인(VL1)에 연결되고 제2전극이 제1노드(N1)에 연결될 수 있다. 또한, 제4트랜지스터(M4)의 게이트전극은 발광제어신호를 전달하는 발광제어신호선(EML)에 연결될 수 있다. 발광제어신호선(EML)은 도 1에 도시된 게이트드라이버(130)에 연결되고, 게이트드라이버(130)로부터 발광제어신호를 공급받을 수 있다. 제4트랜지스터(M4)는 발광제어신호에 의해 턴온되면, 제1전원(EVDD)의 전압을 제1노드(N1)에 인가할 수 있다.제4트랜지스터(M4)는 N 모스 타입의 트랜지스터일 수 있다.
도 3은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3을 참조하면, 화소(101)는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 스토리지 캐패시터(Cst) 및 유기 발광다이오드(OLED)를 포함할 수 있다.
제1트랜지스터(M1)는 제1전극이 제1전원(EVDD)이 전달되는 제1노드(N1)에 연결되고, 제2전극이 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)의 게이트 전극은 제3노드(N3)에 연결될 수 있다. 제1트랜지스터(M1)는 게이트 전극에 전달되는 전압에 대응하여 제1노드(N1)에 공급되는 제1전원(EVDD)에 의해 생성된 구동전류를 제2전극으로 흐르게 할 수 있다.
제2트랜지스터(M2)는 제1전극이 기준전압(Vref)을 전달하는 기준전압라인(VL2)에 연결되고 제2전극이 제3노드(N3)에 연결될 수 있다. 또한, 제2트랜지스터(M2)의 게이트 전극이 제1게이트신호를 공급하는 제1게이트라인(GL1)에 연결될 수 있다. 제2트랜지스터(M2)는 제1게이트신호를 전달받아 기준전압라인(VL2)에 전달되는 기준전압(Vref)을 제1트랜지스터(M1)의 게이트 전극에 공급할 수 있다. 제1게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다.
제3트랜지스터(M3)는 제1전극이 데이터라인(DL)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 또한, 제3트랜지스터(M3)는 게이트전극이 제2게이트라인(GL2)에 연결될 수 있다. 제3트랜지스터(M3)는 제2게이트신호를 전달받아 데이터라인(DL)에 전달되는 데이터신호에 대응하는 데이터전압(Vdata)을 제1트랜지스터(M1)의 제2전극에 인가할 수 있다. 제2게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다.또한, 데이터신호는 도 1에 도시된 데이터드라이버(120)에서 공급될 수 있다.
스토리지 캐패시터(Cst)는 제1전극이 제3노드(N3)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 스토리지 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 사이에 배치되어 게이트전극과 제2전극 간의 전압차이를 유지되게 할 수 있다.
유기발광다이오드(OLED)는 애노드 전극이 제2노드(N2)에 연결되고 캐소드전극이 제2전원(EVSS)에 연결될 수 있다. 제2전원(EVSS)의 전압레벨은 제1전원(EVDD)의 전압레벨보다 낮을 수 있다. 유기 발광다이오드(OLED)는 애노드전극에서 캐소드전극 방향으로 흐르는 전류에 대응하여 발광할 수 있다. 유기 발광다이오드(OLED)는 애노드전극과 캐소드전극 사이에 전류에 의해 발광하는 발광층을 포함할 수 있는데, 발광층은 유기막을 포함할 수 있다.
상기와 같이 구성된 화소(101)에서 제1트랜지스터(M1) 및 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터이고, 제3트랜지스터(M3)는 P 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1 내지 제3트랜지스터들(M1 내지 M3)의 제1전극과 제2전극은 각각 드레인전극과 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 제1트랜지스터(M1)에서 공급하는 구동전류는 상기의 수학식 1에 대응하여 흐를 수 있다.
상기의 수학식 1에 나타나 있는 것과 같이 구동전류는 제1트랜지스터(M1)의 게이트전극과 소스전극의 전압차이에 대응하기 때문에, 제2전극이 소스전극인 경우, 게이트전극에 데이터신호에 대응하는 데이터전압이 전달되고 소스전극에 기준전압(Vref)이 전달되게 되면, 구동전류는 데이터신호에 대응하여 흐르게 될 수 있다.
또한, 화소(101)는 제4트랜지스터(M4)를 포함할 수 있다. 제4트랜지스터(M4)는 제1전극이 제1전원을 공급하는 제1전원라인(VL1)에 연결되고 제2전극이 제1노드(N1)에 연결될 수 있다. 또한, 제4트랜지스터(M4)의 게이트전극은 발광제어신호를 전달하는 발광제어신호선(EML)에 연결될 수 있다. 발광제어신호선(EML)은 도 1에 도시된 게이트드라이버(130)에 연결되고, 게이트드라이버(130)로부터 발광제어신호를 공급받을 수 있다. 제4트랜지스터(M4)는 발광제어신호에 의해 턴온되면, 제1전원(EVDD)의 전압을 제1노드(N1)에 인가할 수 있다. 제4트랜지스터(M4)는 N 모스 타입의 트랜지스터일 수 있다.
도 4는 본 발명의 실시예들에 따른 표시장치에서 제1모드와 제2모드를 나타내는 타이밍도이고, 도 5는 제1모드와 제2모드에서 소비전력을 비교한 그래프이다.
도 4를 참조하면, 한 프레임단위로 하이상태로 입력되는 수직동기신호(Vsync)가 발생하고, 수직동기신호(Vsync)가 종료된 후 일정시간 내에 영상이 표시될 수 있다. 여기서, 수직동기신호(Vsync) 사이에 각각 하나의 제1게이트신호(gs1)과 제2게이트신호(gs2)가 발생되어 있는 것으로 도시하고 있는데, 이는 설명의 편의를 위해 하나의 화소만의 동작을 설명하기 위한 것이다.
그리고, 도 2 및 도 3에 도시된 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터이고 제3트랜지스터(M3)는 P 모스 타입의 트랜지스터이기 때문에 제1게이트신호(gs1)는 하이상태로 전달되고 제2게이트신호(gs2)는 로우 상태로 전달될 수 있다.
표시장치(100)는 제1모드(A) 또는 제2모드(B)로 동작할 수 있다. 도 4에서 표시장치(100)는 제1모드(A)에서 일정한 시간 동안 4개의 수직동기신호(Vsync)가 발생한 것을 나타내고, 제2모드(A)에서 일정시간 동안 2개의 수직동기신호(Vsync)신호가 나타나 있다. 제1모드(A)에서 제1게이트라인(GL1)과 제2게이트라인(GL2)에 공급되는 제1게이트신호(gs1) 및 제2게이트신호(gs2)의 수는 제2모드(B)에서 제1게이트라인(GL1)과 제2게이트라인(GL2)에 공급되는 제1게이트신호(gs1) 및 제2게이트신호(gs2)의 수의 4배일 수 있다.
제1게이트신호(gs1)와 제2게이트신호(gs2)가 화소(101)에 전달될 때, 화소(101)는 데이터신호에 대응하는 데이터 전압(Vdata)을 전달받게 될 수 있다. 따라서, 제1모드(A)에서 데이터전압이 4번 전달될 때 제2모드(B)에서 데이터전압(Vdata)이 한번 전달될 수 있다. 즉, 기설정된 시간 동안 제2모드(B)에서 표시장치(100)에 입력되는 데이터신호의 수는 제1모드(A)에서 표시장치(100)에 입력되는 데이터신호의 수보다 적을 수 있다.
그리고, 도 5는 제1모드(A)와 제2모드(B)에서 각각 소비되는 소비전력을 비교한 것으로, 제1모드(A)와 제2모드(B)에서 발생되는 소비전력은 유기 발광다이오드(OLED)와, 논리소자(Logic)를 포함하며 유기발광다이오드(OLED)에 구동전류를 공급하기 위한 데이터 드라이버(120), 게이트드라이버(130) 또는 타이밍컨트롤러(140)에서 발생할 수 있다.
제1모드(A)와 제2모드(B)에서 표시장치(100)가 동일한 계조를 표현하는 경우 유기 발광다이오드(OLED)에 공급되는 구동전류의 양은 동일하기 때문에 점선(L1)의 아래 부분에 나타나 있는 것과 같이 유기 발광다이오드(OLED)에서 발생되는 소비전력의 크기는 동일할 수 있다. 하지만, 점선(L1)의 윗부분에 나타나 있는 것과 같이 논리소자(Logic)는 구동주파수에 따라 동작하는 것이 달라져 제2모드(B)에서 표시장치(100)에서 소비되는 소비전력의 크기가 제1모드(A)에서 표시장치(100)에서 소비되는 소비전력의 크기보다 적을 수 있다.
도 6은 본 발명의 실시예들에 따른 표시장치에서 제2모드에서 신호가 입력되는 것을 나타내는 타이밍도이고, 도 7은 제1모드와 제2모드에서 휘도가 표시장치에서 휘도가 변화하는 것을 나타내는 그래프이다.
도 6을 참조하면, 제2모드(B)에서 복수의 프레임 중 제1프레임과 제2프레임에 대응하는 제1기간(T1)과 제2기간(T2)에 데이터신호에 대응하는 데이터전압(Vdata)이 디스플레이 패널(110)의 모든 화소들(101s)에 입력될 수 있다. 그리고, 제1기간(T1)과 제2기간(T2) 사이에 제3기간(T3)이 배치될 수 있다. 일반적으로 표시장치(100)에서 제3기간(T3)은 타이밍 컨트롤러(140)가 수직동기 신호를 전달받아 한 프레임과 다음 프레임을 구별하는 기간일 수 있다.
제2모드(B)에서는 제3기간(T3)의 길이를 제1모드(A) 보다 길게 설정할 수 있다. 제3기간(T3)의 길이가 길게 설정되면, 데이터라인(DL)에 데이터신호가 입력된 후 다음 데이터신호가 입력되는데 걸리는 시간이 오래 걸리게 될 수 있어, 한 프레임의 기간이 길어지게 되고, 도 5에 나타난 것과 같이 표시장치(100)의 소비전력이 저감될 수 있다.
반면, 화소(101)의 주변에는 데이터라인(DL), 전원라인(VL1,VL2)을 포함하는 배선이 배치될 수 있는데, 화소(101)는 이러한 배선들과 기생캐패시터가 형성될 수 있다. 그리고, 배선에 인가되는 전압의 크기가 변화됨에 따라 기생캐패시터의 크기가 가변될 수 있고, 기생캐패시터의 크기가 가변됨에 따라 스토리지 캐패시터(Cst)에 저장된 전압이 가변될 수 있다. 스토리지 캐패시터(Cst)에 저장된 전압이 가변되면, 화소(101)에서 발광하는 양이 가변되어 표시장치(100)의 휘도가 변경될 수 있고, 휘도변경으로 인해 사용자는 표시장치(100)에서 플리커가 발생하는 것으로 인식할 수 있다.
그리고, 도 7은 표시장치(100)에 설정된 휘도와 표시장치(100)에서 실제 표시되는 휘도를 비교한 것으로, 직선은 디스플레이 패널(110)에 설정된 휘도를 나타내고, 화살표가 붙은 직선은 디스플레이 패널(110)에서 실제 표시되는 휘도를 나타낸다.
도 7의 (a)에 도시되어 있는 것과 같이 제1모드(A)인 경우 한 프레임(1frame)의 시간이 짧아 화소(101)에 새로 데이터신호가 입력되게 되는 시간에 빨리 도달되기 때문에, 표시장치(100)의 휘도가 낮아지는 시간은 매우 짧아지게 되고 사용자는 표시장치(100)의 휘도가 낮아지는 것을 시각적으로 인식하지 못할 수 있다.
반면, 도 7의 (b)에 도시되어 있는 것과 같이 제2모드(B)인 경우 제3기간(T3)의 길이가 매우 길어 그에 따라 한 프레임(1frame)의 시간이 길게 됨으로써 화소(101)에 데이터가 새로 입력되는 시간에 늦게 도달하게 된다. 실제 표시장치(100)에서 휘도가 낮아지는 시간이 길어져 사용자는 한 프레임(1 frame)의 시간 내에서 표시장치(100)의 휘도가 낮아지는 것을 시각적으로 인식하게 되는 문제점이 발생할 수 있다.
상기와 같은 문제점을 해결하기 위해 제3기간(T3)에서 파킹전압(Vpark)이 인가될 수 있다. 화소(101)에 인가되는 파킹전압(Vpark)은 제3기간(T3)에서 휘도가 떨어지는 것을 방지할 수 있다.
도 8은 도 2에 도시된 화소에 파킹전압이 인가되는 동작을 설명하기 위한 회로도이다.
도 8을 참조하면, 제3기간(T3)에서 화소(101)의 제2트랜지스터(M2)는 턴오프 상태가 된다. 따라서, 제3노드(N3)와 데이터라인(DL)은 오픈상태가 될 수 있다. 스토리지 캐패시터(Cst)는 데이터전압(Vdata)과 기준전압(Vref)의 전압차이를 저장하여 유기 발광다이오드(OLED)에 데이터전압(Vdata)과 기준전압(Vref)의 차이에 대응하는 공급할 수 있다.
그리고, 데이터라인(DL)과 제1트랜지스터(M1)의 게이트전극 사이에 기생캐패시터(Cpara)가 형성될 수 있다. 기생캐패시터(Cpara)에 충전되는 전압의 변화로 인해 제1트랜지스터(M1)의 게이트전극에 인가되는 전압이 일정하지 않게 되어 구동전류의 크기가 변동될 수 있다. 따라서, 표시장치(100)에 휘도변화가 발생하여 표시장치(100)의 화질이 저하되는 문제가 발생할 수 있다.
제2트랜지스터(M2)가 턴오프된 상태에서 데이터라인(DL)에 파킹전압(Vpark)이 인가되면, 파킹전압(Vpark)에 의해 데이터라인(DL)에 인가된 전압의 크기가 일정해져 기생캐패시터(Cpara)의 크기가 일정하게 될 수 있다. 이로 인해, 표시장치(100)의 휘도가 낮아지는 것이 억제되어 표시장치(100)의 화질은 개선될 수 있다.
여기서는 도 2에 도시된 화소에 대해서만 설명하고 있지만, 도 3에 도시된 화소에도 파킹전압(Vpark)을 적용할 수 있다. 도 3에 도시된 화소에도 파킹전압(Vpark)은 데이터라인(DL)을 통해 전달될 수 있다.
도 9는 본 발명의 실시예들에 따른 표시장치에 파킹전압이 인가될 때 휘도의 변화를 나타내는 그래프이다.
도 9를 참조하면, 데이터신호에 의해 150 계조에 대응하는 데이터전압이 화소(101)에 기입되는 것으로 실험을 하였다. (a)는 파킹전압(Vpark)이 0 계조에 대응하는 데이터전압(Vdata)과 동일한 전압레벨을 갖는 경우를 나타내고, (b)는 파킹전압(Vpark)이 125 계조에 대응하는 데이터전압(Vdata)과 동일한 전압레벨을 갖는 경우를 나타내고, (c)는 파킹전압(Vpark)이 150 계조에 대응하는 데이터전압(Vdata)과 동일한 전압레벨을 갖는 경우를 나타내고, (d)는 파킹전압(Vpark)이 200 계조에 대응하는 데이터전압(Vdata)과 동일한 전압레벨을 갖는 경우를 나타낸다. 그리고, 도 9에서 화살표는 데이터신호가 기입되는 시점을 나타낸다. 그리고, 화살표 사이의 기간은 제3기간(T3)에 대응할 수 있다. 또한, 표시장치(100)는 3Hz로 구동되도록 하였다.
(a) 내지 (d)를 보면, 데이터전압(Vdata)가 인가된 후 휘도가 떨어지고 나서 다시 상승하는 것을 알 수 있다. 하지만, (a)는 제3기간(T3)에서 휘도는 데이터가 인가된 시점보다 낮아지는 것이 나타나 있다. (b)는 제3기간(T3)에서의 휘도는 데이터전압(Vdata)가 인가된 시점에서의 휘도와 차이가 작은 것이 나타나 있다. (c)는 제3기간(T3)에서의 휘도가 데이터전압(Vdata)이 인가된 시점보다 더 높아지는 것이 나타나 있다. 그리고, (d) 역시 제3기간(T3)에서의 휘도가 데이터신호가 데이터전압(Vdata) 인가된 시점보다 더 높아지는 것이 나타나 있다.
따라서, 데이터라인(DL)에 파킹전압(Vpark)이 인가되더라도 제3기간(T3)에서의 표시장치(100)의 휘도가 달라지는 것을 알 수 있다. 또한, 파킹전압(Vpark)의 크기에 따라 표시장치(100)의 휘도가 달라지는 것을 알 수 있다. 따라서, 제3기간(T3)에서 각 화소(101)에 적절한 파킹전압(Vpark)를 인가할 수 있어야 한다. 하지만, 화소(101)에 인가되는 데이터전압(Vdata)의 전압레벨은 일정하지 않아 적절한 파킹전압(Vpark)의 전압레벨을 산출하는 것이 곤란하며, 제3기간(T3)가 길어질수록 제3기간(T3)에서 표시장치(100)의 휘도 저하는 더 크게 나타날 수 있다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 표시장치에서 제2모드에서 입력되는 파킹전압의 파형을 나타내는 타이밍도이다. 그리고, 제2모드에서 인가되는 파킹전압의 전압레벨은 데이터전압에 대응할 수 있다.
도 10a를 참조하면, 파킹전압(Vpark)은 제1기간(T1)에서 데이터신호에 대응하는 데이터전압(Vdata)이 기설정된 전압보다 높으면, 파킹 전압(Vpark)의 전압레벨은 제3기간(T3)의 첫번째 기간(T3a)에서 데이터전압(Vdata) 보다 낮은 상태로 입력된 후 제3기간(T3) 내에서 시간이 경과함에 따라 점차적으로 낮아지도록 가변될 수 있다.
도 10b를 참조하면, 파킹전압(Vpark)은 제1기간(T1)에서 데이터신호에 대응하는 데이터전압(Vdata)이 기설정된 전압보다 낮으면, 파킹전압(Vpark)의 전압레벨은 제3기간(T3)의 첫번째 기간(Ta)에서 데이터전압(Vdata)의 전압레벨보다 높은 상태로 입력된 후 제3기간(T3) 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변될 수 있다.
도 10c를 참조하면, 파킹전압(Vpark)은 제1기간(T1)에서 데이터신호에 대응하는 데이터전압(Vdata)이 기설정된 전압이면, 파킹전압(Vpark)의 전압레벨은 제3기간(T3)의 첫번째 기간(Ta)에서 데이터전압(Vdata)의 전압레벨보다 낮은 상태로 입력된 후 제3기간(T3) 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변될 수 있다. 제3기간(T3)의 첫번째 기간(Ta)에서 데이터전압(Vdata)의 전압레벨보다 낮은 상태로 입력되지 않게 되면, 첫번째 기간(Ta)에서 휘도가 급격히 높아져 휘도변화를 사용자가 인식할 수 있게 된다. 이러한 문제점을 해결하기 위해 제3기간(T3)의 첫번째 기간(Ta)에서 데이터전압(Vdata)의 전압레벨보다 낮은 상태로 입력되게 할 수 있다.
도 10a 내지 도 10c에 도시되어 있는 것과 같이, 파킹 전압(Vpark)의 전압레벨은 1 수평시간 마다 변화될 수 있다. 그리고, 파킹전압의 전압레벨은 하기의 수학식 2에 의해 조절될 수 있다.
Figure pat00002
Figure pat00003
여기서, Vpark1은 제3기간(T3)의 첫번째 기간(Ta)에 입력되는 파킹전압(Vpark)의 전압레벨을 나타내고, Vdata는 제1기간(T1)에서 데이터전압을 나타내며, VparkN은 제3기간(T3)의 N 번째 기간에 입력되는 파킹전압(Vpark)를 나타내며, Vpark(N+1)은 제3기간(T3)의 N+1 번째 기간에 입력되는 파킹전압(Vpark)를 나타낸다. 또한, x는 1보다 작은 값을 갖는다. 예를 들어, x는 0.14의 값을 가질 수 있다.
도 11은 본 발명의 실시예들에 따른 표시장치에서 파킹전압의 전압레벨을 조절한 경우에 표시장치의 휘도를 측정한 결과를 나타내는 그래프이다.
도 11을 참조하면, 제3기간(T3)의 첫번째 기간(T3a)은 파킹전압(Vpark)이 100계조에 대응하는 데이터전압(Vdata)에 대응하고, 제3기간(T3)의 두번째 기간(T3b)은 파킹전압(Vpark)이 50 계조에 대응하는 데이터전압(Vdata)에 대응하고, 제3기간(T3)의 세번째 기간(T3c)은 파킹전압(Tc)이 25 계조에 대응하는 데이터전압(Vdata)에 대응할 수 있다. 또한, 제1기간(T1)과 제2기간(T2)에서 데이터전압(Vdata)은 230 계조에 대응할 수 있다.
도 11에 나타나 있는 것과 같이 파킹전압(Vpark)이 가변되면, 표시장치(100)는 제3기간(T3)에서 휘도차이가 줄어드는 것을 알 수 있다.
도 12는 본 발명의 실시예들에 따른 표시장치의 구동방법을 나타내는 순서도이다.
도 12를 참조하면, 표시장치의 구동방법에 의하면,적어도 제1프레임과 제2프레임을 포함하는 영상에 대응하는 영상신호를 데이터드라이버에 공급할 수 있다.
제1프레임에 대응하는 영상신호를 복수의 데이터라인을 통해 복수의 화소에 기입될 수 있다.(S1200) 표시장치에서 표시되는 영상은 제1프레임과 제2프레임을 포함하는 복수의 프레임을 포함하며, 제1프레임에 데이터신호가 기입되는 시간을 제1기간이라고 설정하고 제2프레임에 데이터신호가 기입되는 시간을 제2기간이라고 설정할 수 있다. 또한, 제1기간과 제2기간 사이에 배치되는 기간을 제3기간이라고 설정할 수 있다.
그리고, 복수의 데이터라인과 복수의 화소의 연결이 단절된 상태에서 복수의 데이터라인에 전압레벨이 가변되는 파킹전압을 인가할 수 있다.(S1210) 파킹 전압이 인가되는 기간은 제3기간일 수 있다. 복수의 데이터라인과 복수의 화소의 연결이 단절된 것은 데이터라인을 통해 데이터전압이 화소의 스토리지 캐패시터의 하나의 전극에 전달되지 않는 경우를 의미할 수 있다.
파킹 전압은 제1기간에서 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 높으면, 제3기간에서 파킹 전압의 전압레벨은 데이터전압의 전압레벨보다 점차적으로 감소되는 방향으로 가변될 수 있다.
또한, 파킹 전압은 제1기간에서 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 낮으면, 제3기간에서 파킹 전압의 전압레벨은 데이터전압의 전압레벨보다 점차적으로 증가되는 방향으로 가변될 수 있다.
또한, 파킹 전압은 제1기간에서 데이터신호에 대응하는 데이터 전압이 기설정된 전압이면, 제3기간에서 파킹 전압의 전압레벨은 작아졌다 증가되는 방향으로 가변될 수 있다.
그리고, 제2프레임에 대응하는 영상신호를 복수의 데이터라인을 통해 복수의 화소에 기입할 수 있다.(S1220)
그리고, 제3기간의 길이는 제1기간과 제2기간 중 적어도 어느 하나의 기간보다 더 길 수 있다. 이로 인해, 화소에 기입된 데이터전압이 유지되는 시간이 길 수 있다. 그리고, 데이터전압이 유지되는 시간이 길어짐으로써, 표시장치의 소비전력이 저감될 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 디스플레이 패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러

Claims (20)

  1. 데이터라인과, 게이트라인에 연결된 복수의 화소를 포함하는 디스플레이 패널;
    제1기간과 제2기간에서 상기 데이터라인에 데이터신호를 인가하고, 상기 제1기간과 상기 제2기간 사이에 배치되는 제3기간에 전압레벨이 가변되는 파킹전압을 상기 데이터라인에 인가하는 데이터드라이버;
    상기 제1기간과 상기 제2기간에서 상기 게이트라인에 게이트신호를 인가하는 게이트드라이버; 및
    상기 데이터드라이버와 상기 게이트드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 타이밍 컨트롤러는,
    적어도 제1프레임과 제2프레임을 포함되는 영상에 대응하는 영상신호를 상기 데이터드라이버에 공급하며,
    상기 데이터 드라이버는 상기 제1기간에 상기 제1프레임에 대응하는 영상신호가 변환된 데이터신호를 상기 복수의 화소에 기입하고, 상기 제2기간에 상기 제2프레임에 대응하는 영상신호가 변환된 데이터신호를 상기 복수의 화소에 기입하는 표시장치.
  3. 제1항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 높으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 낮아지도록 가변되는 표시장치.
  4. 제1항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 낮으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 높은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치.
  5. 제1항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압이면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치.
  6. 제1항에 있어서
    상기 화소는,
    상기 데이터신호에 대응하여 제1전극에서 제2전극 방향으로 흐르는 구동전류를 생성하는 제1트랜지스터;
    상기 제1게이트신호를 전달받아 기준전압라인에 전달되는 기준전압을 상기 제1트랜지스터의 게이트 전극에 공급하는 제2트랜지스터;
    상기 제2게이트신호를 전달받아 상기 데이터라인에 전달되는 상기 데이터신호에 대응하는 데이터전압을 상기 제1트랜지스터의 제2전극에 인가하는 제3트랜지스터;
    상기 제1트랜지스터의 게이트전극와 상기 제1트랜지스터의 제2전극 사이에 배치되는 스토리지 캐패시터; 및
    상기 구동전류에 대응하여 발광하는 유기 발광다이오드를 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 화소는 제1전원을 공급하는 제1전원라인과 상기 제1트랜지스터의 제1전극 사이에 배치되고, 발광제어신호에 대응하여 상기 제1전원라인과 상기 제1트랜지스터의 제1전극을 연결하는 제4트랜지스터를 포함하는 표시장치.
  8. 제1항에 있어서
    상기 화소는
    상기 데이터신호에 대응하여 제1전극에서 제2전극 방향으로 흐르는 구동전류를 생성하는 제1트랜지스터;
    상기 제1게이트신호를 전달받아 상기 데이터라인에 전달되는 상기 데이터신호에 대응하는 데이터전압을 상기 제1트랜지스터의 게이트 전극에 공급하는 제2트랜지스터;
    상기 제2게이트신호를 전달받아 기준전압라인에 전달되는 상기 파킹전압을 상기 제1트랜지스터의 제2전극에 인가하는 제3트랜지스터;
    상기 제1트랜지스터의 게이트전극과 상기 제1트랜지스터의 제2전극 사이에 배치되는 스토리지 캐패시터; 및
    상기 구동전류에 대응하여 발광하는 유기 발광다이오드를 포함하는 표시장치.
  9. 제8항에 있어서,
    상기 화소는 제1전원을 공급하는 제1전원라인과 상기 제1트랜지스터의 제1전극 사이에 배치되고, 발광제어신호에 대응하여 상기 제1전원라인과 상기 제1트랜지스터의 제1전극을 연결하는 제4트랜지스터를 포함하는 표시장치.
  10. 제7항 또는 제9항에 있어서,
    상기 발광제어신호는 상기 게이트 드라이버에서 공급되는 표시장치.
  11. 제1항에 있어서,
    상기 제3기간의 길이는 상기 제1기간과 상기 제2기간 중 적어도 어느 하나의 기간보다 더 긴 표시장치.
  12. 데이터라인과, 게이트라인에 연결된 복수의 화소를 포함하는 디스플레이 패널;
    상기 데이터라인에 데이터신호를 인가하는 데이터드라이버;
    상기 게이트라인에 게이트신호를 인가하는 게이트드라이버; 및
    상기 데이터드라이버와 상기 게이트드라이버를 제어하며, 제1모드와 제2모드로 동작하는 타이밍 컨트롤러를 포함하고,
    상기 타이밍 컨트롤러는 상기 제1모드에서 영상신호가 입력되는 제1기간과 제2기간 사이에 배치되는 제3기간의 길이는 상기 제1기간과 상기 제2기간보다 짧고 상기 제2모드에서 상기 제3기간의 길이는 상기 제1기간과 상기 제2기간보다 길며, 상기 제2모드에서 상기 제3기간에 상기 데이터라인에 전압레벨이 가변되는 파킹전압이 인가되도록 상기 데이터 드라이버를 제어하는 표시장치.
  13. 제12항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 높으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 낮아지도록 가변되는 표시장치.
  14. 제12항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 낮으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 높은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치.
  15. 제12항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압이면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치.
  16. 적어도 제1프레임과 제2프레임을 포함하는 영상에 대응하는 영상신호를 상기 데이터드라이버에 공급하며, 상기 제1프레임에 대응하는 영상신호가 변환된 데이터신호를 복수의 데이터라인을 통해 상기 복수의 화소에 기입하는 단계;
    상기 복수의 데이터라인과 상기 복수의 화소의 연결이 단절된 상태에서 상기 복수의 데이터라인에 전압레벨이 가변되는 파킹전압을 인가하는 단계; 및
    상기 제2프레임에 각각 대응하는 영상신호가 변환된 데이터신호를 상기 복수의 데이터라인을 통해 상기 복수의 화소에 기입하는 단계를 포함하는 표시장치의 구동방법.
  17. 제16항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 높으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 낮아지도록 가변되는 표시장치의 구동방법.
  18. 제16항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압보다 낮으면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 높은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치의 구동방법.
  19. 제16항에 있어서,
    상기 파킹 전압은 상기 제1기간에서 상기 데이터신호에 대응하는 데이터 전압이 기설정된 전압이면, 상기 파킹 전압의 전압레벨은 상기 제3기간의 첫번째 기간에서 상기 데이터전압 보다 낮은 상태로 입력된 후 상기 제3기간 내에서 시간이 경과함에 따라 점차적으로 높아지도록 가변되는 표시장치의 구동방법.
  20. 제16항에 있어서,
    상기 제3기간의 길이는 상기 제1기간과 상기 제2기간 중 적어도 어느 하나의 기간보다 더 긴 표시장치의 구동방법.
KR1020190151741A 2019-11-22 2019-11-22 표시장치 및 그의 구동방법 KR102651252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190151741A KR102651252B1 (ko) 2019-11-22 2019-11-22 표시장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151741A KR102651252B1 (ko) 2019-11-22 2019-11-22 표시장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20210063163A true KR20210063163A (ko) 2021-06-01
KR102651252B1 KR102651252B1 (ko) 2024-03-26

Family

ID=76376150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190151741A KR102651252B1 (ko) 2019-11-22 2019-11-22 표시장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR102651252B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967280B2 (en) 2021-12-31 2024-04-23 Lg Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022695A (ko) * 2006-09-07 2008-03-12 재단법인서울대학교산학협력재단 표시장치의 화소구조 및 그 구동방법
KR20180033001A (ko) * 2016-09-23 2018-04-02 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 데이터 드라이버 및 저전력 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022695A (ko) * 2006-09-07 2008-03-12 재단법인서울대학교산학협력재단 표시장치의 화소구조 및 그 구동방법
KR20180033001A (ko) * 2016-09-23 2018-04-02 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 데이터 드라이버 및 저전력 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967280B2 (en) 2021-12-31 2024-04-23 Lg Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102651252B1 (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US20210027696A1 (en) Display device
US10957249B2 (en) Light emitting display device having normal and standby modes and driving method thereof
KR102509795B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
TWI616862B (zh) 用於低功率顯示器之基於內容的可適性更新架構
KR101928379B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
EP2819117A1 (en) Organic light emitting display device and method of driving the same
KR102527847B1 (ko) 표시 장치
CN112397020A (zh) 显示装置及其驱动方法
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
KR20150019592A (ko) 화소, 화소 구동 방법 및 이를 이용한 표시장치
KR20130061596A (ko) 유기발광 표시장치
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR102647169B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11170704B2 (en) Display device and an inspection method thereof
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
KR102182382B1 (ko) 유기발광소자표시장치 및 그 구동방법
KR20210080789A (ko) 표시장치 및 그의 구동방법
CN111883035A (zh) 显示设备及其驱动方法
KR102651252B1 (ko) 표시장치 및 그의 구동방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR102673949B1 (ko) 게이트 드라이버, 표시장치 및 그의 구동방법
US9536471B2 (en) Display device and power consumption reduction method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant