KR20210047592A - 전자 소자 및 그 제조방법 - Google Patents

전자 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20210047592A
KR20210047592A KR1020190131390A KR20190131390A KR20210047592A KR 20210047592 A KR20210047592 A KR 20210047592A KR 1020190131390 A KR1020190131390 A KR 1020190131390A KR 20190131390 A KR20190131390 A KR 20190131390A KR 20210047592 A KR20210047592 A KR 20210047592A
Authority
KR
South Korea
Prior art keywords
dielectric layer
electronic device
layer
crystal
substrate
Prior art date
Application number
KR1020190131390A
Other languages
English (en)
Inventor
조상현
이은하
허진성
김정화
이향숙
남승걸
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190131390A priority Critical patent/KR20210047592A/ko
Priority to CN202011095367.8A priority patent/CN112701157A/zh
Priority to EP20201983.2A priority patent/EP3813125A1/en
Priority to US17/072,737 priority patent/US11676999B2/en
Publication of KR20210047592A publication Critical patent/KR20210047592A/ko
Priority to US18/309,407 priority patent/US20230268385A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

결정 방향이 조절된 유전체층을 포함하는 전자 소자 및 그 제조방법이 개시된다. 개시된 전자 소자는 기판, 유전체층 및 게이트 전극을 포함한다. 여기서, 유전체층은 결정 방향들(crystal orientations)이 정렬된 결정립들(crystal grains)을 포함한다.

Description

전자 소자 및 그 제조방법{Electronic device and method of manufacturing the same}
전자 소자 및 그 제조방법에 관한 것으로, 상세하게는 결정 방향이 조절된 유전체층을 포함하는 전자 소자 및 그 제조방법에 관한 것이다.
기존 실리콘 기반의 전자 소자는 동작 특성의 개선 및 스케일 다운(scaling down)에 한계가 있다. 예를 들면, 기존 실리콘 기반의 로직 트랜지스터에서 동작 전압과 전류 특성을 측정하면, 서브문턱 스윙(subthreshold swing)(SS)은 약 60 mV/dec가 한계인 것으로 알려져 있다. 이는 로직 트랜지스터의 사이즈가 감소함에 따라, 동작 전압을 약 0.8 V 이하로 낮추기 어려운 요인이 될 수 있으며, 이에 따라 파워 밀도(power density)가 증가하게 됨으로써 로직 트랜지스터의 스케일 다운에는 한계가 있다.
예시적인 실시예들은 결정 방향이 조절된 유전체층을 포함하는 전자 소자 및 그 제조방법을 제공한다.
일 측면에 있어서,
기판;
상기 기판에 마련되는 것으로, 결정 방향들(crystal orientations)이 정렬된 결정립들(crystal grains)을 포함하는 유전체층; 및
상기 유전체층에 마련되는 게이트 전극:을 포함하는 전자 소자가 제공된다.
상기 기판에는 상기 게이트 전극과 대응하는 위치에 채널층이 마련되어 있으며, 상기 채널층의 양측에는 소스 및 드레인이 마련될 수 있다.
상기 채널층은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다.
상기 유전체층은 강유전체(ferroelectric)를 포함할 수 있다.
상기 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 상기 유전체층은 도펀트(dopant)를 더 포함할 수 있다. 상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 유전체층은 0.5nm ~ 4nm의 두께를 가질 수 있다.
상기 유전체층은 <111> 결정 방향을 가지는 결정립들을 포함할 수 있다.
상기 기판과 상기 유전체층 사이에는 비정질 유전체층 또는 상기 유전체층의결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층이 마련될 수 있다.
상기 비정질 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다.
상기 결정질 유전체층은 이차원 절연 물질(2D insulator material)을 포함할수 있다.
다른 측면에 있어서,
서로 이격되게 마련되는 제1 및 제2 전극; 및
상기 제1 및 제2 전극 사이에 마련되는 것으로, 결정 방향들이 정렬된 결정립들을 포함하는 유전체층;을 포함하는 전자 소자가 제공된다.
상기 제1 및 제2 전극은 상기 유전체층과는 다른 결정 방향을 가질 수 있다.
상기 유전체층은 강유전체(ferroelectric)를 포함할 수 있다.
상기 제1 전극과 상기 유전체층 사이에는 비정질 유전체층 또는 상기 유전체층의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층이 마련될 수 있다.
또 다른 측면에 있어서,
채널층이 마련된 기판을 준비하는 단계;
상기 채널층에 결정 방향들이 정렬된 결정립들을 포함하는 유전체층을 형성하는 단계; 및
상기 유전체층에 게이트 전극을 형성하는 단계;를 포함하는 전자 소자의 제조방법이 제공된다.
상기 전자 소자의 제조방법은 상기 기판과 상기 유전체층 사이에 비정질 유전체층 또는 상기 유전체층의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층을 형성하는 단계를 더 포함할 수 있다.
상기 유전체층을 형성하는 단계는 상기 채널층에 비정질 유전 물질층을 증착한 다음, 이를 결정화시킴으로써 결정 방향들이 정렬된 결정립들을 포함하는 상기 유전체층을 형성하는 단계를 포함할 수 있다.
상기 유전체층은 강유전체를 포함할 수 있다.
상기 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 상기 유전체층은 도펀트를 더 포함할 수 있다.
상기 유전체층은 0.5nm ~ 4nm의 두께로 형성될 수 있다.
예시적인 실시예에 의하면, 유전체층을 강유전체로 형성함으로써 전자 소자의 서브문턱 스윙(subthreshold swing)을 낮출 수 있다. 또한, 유전체층에 포함된 강유전체가 정렬된 결정 방향들을 가지는 결정립들을 포함함으로써 잔류 분극(remnant polarization)을 증가시킬 수 있으므로 강유전 박막의 분극 특성을 향상시킬 수 있다. 그리고, 분극 방향들이 정렬되어 depolarization field 가 커짐으로써 negative capacitance 효과가 증대될 수 있으며, 이에 따라, 전자 소자의 서브문턱 스윙을 낮출 수 있으므로 전자 소자의 성능을 더욱 향상시킬 수 있다.
도 1은 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다.
도 2는 도 1에 도시된 유전체층의 단면을 확대하여 도시한 것이다.
도 3은 예시적인 실시예에 따른 전자 소자의 서브문턱 스윙(SS: subthreshold swing) 특성이 개선되는 효과를 설명하기 위한 그래프이다.
도 4는 다른 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다.
도 5는 또 다른 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다.
도 6a 내지 도 6d는 예시적인 실시예에 따른 전자 소자의 제조 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다. 도 1에 도시된 전자 소자(100)는 반도체 기반의 소자로서 강유전체 및 게이트 전극을 포함하는 게이트 스택(gate stack) 구조를 가질 수 있다. 이러한 전자 소자(100)는 예를 들면, 로직 소자(logic device) 또는 메모리 소자(memory device) 등이 될 수 있다.
도 1을 참조하면, 전자 소자(100)는 기판(110)과, 기판(100)에 순차적으로 적층되는 비정질 유전체층(130), 유전체층(140) 및 게이트 전극(150)을 포함한다. 기판(110)에는 게이트 전극(150)에 대응하는 위치에 채널층(115)이 마련되어 있으며, 이 채널층(115)의 양측에는 소스(S, 121) 및 드레인(D,122)이 마련될 수 있다.
소스(121)는 채널층(115)의 일측과 전기적으로 연결될 수 있고, 드레인(122)은 채널층(115)의 타측과 전기적으로 연결될 수 있다. 소스 및 드레인(121,122)은 기판(110)의 서로 다른 영역에 불순물을 주입함으로써 형성될 수 있으며, 소스(121)와 드레인(122) 사이의 기판(110) 영역이 채널층(115)으로 정의될 수 있다.
기판(110)은, 예컨대, Si 기판일 수 있지만, Si 이외에 다른 물질, 예컨대, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함하는 기판일 수 있다. 이 경우, 채널층(115)은 Si, Ge, SiGe 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 기판(110)의 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다. 한편, 채널층(115)은 후술하는 바와 같이, 기판(110)의 일부가 아닌 기판(110)과 별개의 물질층으로 형성될 수도 있다.
기판(110)의 채널층(115) 상면에는 비정질 유전체층(130)이 마련되어 있다. 비정질 유전체층(130)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
비정질 유전체층(130)은 예를 들면, 화학기상증착(CVD: Chemical Vapor Depostion), 원자층 증착(ALD; Atomic Layer Deposition), 물리기상증착(PVD; Physical Vapor Deposition) 등과 같은 증착 방법을 통해 기판(110)의 채널층(115) 상면에 증착될 수 있다. 그리고, 비정질 유전체층(130)의 상면에는 결정 방향들(crystal orientations, 140a)이 정렬된 결정립들을 포함하는 유전체층(140)이 마련되어 있다.
비정질 유전체층(130)은 기판(110)의 채널층(115)과 유전체층(140) 사이에 마련되어 기판(110)의 결정 구조에 영향을 받지 않으면서 유전체층(140)의 결정립들이 특정한 방향으로 정렬된 결정 방향들(140a)을 가질 수 있도록 도움을 줄 수 있다.
도 2는 도 1에 도시된 유전체층의 단면을 확대하여 도시한 것이다.
도 2를 참조하면, 유전체층(140)은 결정립계(grain boundary, 141a)에 의해 구획된 복수의 결정립들(crystal grain, 141)을 포함할 수 있다. 여기서, 유전체층(140)을 구성하는 결정립들(141)은 소정 방향으로 정렬된 결정 방향들(도 1의 140a)을 가질 수 있다. 도 2에서 참조 부호 140b는 유전체층(140)을 구성하는 결정립들(141)의 결정면들을 나타내며, 일반적으로 이러한 결정면들(140b)은 결정 방향들(140a)에 대해 수직이 될 수 있다.
유전체층(140)을 구성하는 결정립들(141)은 예를 들면 <111> 결정 방향들을 가질 수 있다. <111>은 결정학(crystallography)에서 결정 방향을 표시하는 밀러 지수(Miller index)를 나타낸다. 여기서, <111> 결정 방향은 [111], [-111], [1-11], [11-1], [-1-11], [-11-1], [1-1-1], [-1-1-1] 결정 방향들을 대표적으로 표시한 것이다. 하지만 이는 단지 예시적인 것으로 유전체층(140)을 구성하는 결정립들(141)은 <111> 결정 방향 대신에 다른 결정 방향들을 가질 수도 있다.
유전체층(140)은 강유전체(ferroelectric)를 포함할 수 있다. 강유전체는 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 dipole(electric dipole), 즉, 자발 분극(spontaneous polarization)을 갖는다. 강유전체는 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 또한 외부 전기장에 의해 분극의 방향이 도메인 단위로 바뀔(switching) 수 있다. 강유전체는 외부 전기장에 따라 히스테리시스(hysteresis) 특성을 갖거나 갖지 않을 수 있다.
유전체층(140)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 또한, 유전체층(140)은 필요에 따라 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 예를 들면, Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중에서 선택된 적어도 하나를 포함할 수 있다. 유전체층(140)에 도펀트가 포함되는 경우, 도펀트는 전체적으로 동일한 농도로 도핑되거나, 또는 영역에 따라 서로 다른 농도로 도핑될 수도 있다. 또한, 유전체층(140)의 영역에 따라 서로 다른 도핑 물질이 도핑될 수도 있다.
유전체층(140)은 후술하는 바와 같이 화학기상증착(CVD), 원자층 증착(ALD), 물리기상증착(PVD) 등과 같은 증착 방법을 통해 비정질 유전체층(130)의 상면에 비정질 유전 물질층을 증착한 다음, 이를 결정화시킴으로써 형성될 수 있다. 열처리 공정을 통해 비정질 유전 물질층이 결정화되면서 소정 방향으로 정렬된 결정 방향들(140a)을 가지는 결정립들(141)이 성장함으로써 결정 방향(140a)이 조절된 유전체층(140)이 형성될 수 있다. 이러한 유전체층(140)은 예를 들면, 대략 0.5nm ~ 4nm의 두께를 가질 수 있다. 하지만, 이에 한정되지는 않는다.
유전체층(140)의 상면에는 게이트 전극(150)이 마련되어 있다. 게이트 전극(150)은 기판(110)의 채널층(115)에 대향하여 배치될 수 있다. 이러한 게이트 전극(150)은 도전성 금속을 포함할 수 있다. 여기서, 게이트 전극(150)은 유전체층(140)과는 다른 결정 방향을 가질 수 있다.
본 실시예에 따른 전자 소자(100)에서는 유전체층(140)을 강유전체로 형성함으로써 전자 소자(100)의 서브문턱 스윙(SS: subthreshold swing)을 낮출 수 있다.
도 3에는 예시적인 실시예에 따른 로직 트랜지스터의 서브문턱 스윙(SS) 특성이 개선되는 효과를 설명하기 위한 그래프이다. 도 3에서 A는 기존 실리콘 기반의 로직 트랜지스터의 동작 전압(Vg)과 전류(Id) 특성을 도시한 것이며, B는 예시적인 실시예에 따른 로직 트랜지스터의 동작 전압(Vg)과 전류(Id) 특성을 도시한 것이다.
도 3을 참조하면, 기존 실리콘 기반의 트랜지스터의 경우에 서브문턱 스윙(SS)은 상온(300K)에서 약 60 mV/dec가 한계인 것으로 알려져 있다. 그러나, 예시적인 실시예에 따른 로직 트랜지스터의 경우 강유전체층을 사용함으로써 negative capacitance 효과에 의해 전압 증폭(voltage amplification)이 발생함으로써 서브문턱 스윙(SS)을 60 mV/dec 이하로 낮출 수 있다.
본 실시예에 따른 전자 소자(100)에서는 유전체층(140)에 포함된 강유전체가 정렬된 결정 방향들(140a)을 가지는 결정립들(141)을 포함함으로써 유전체층(140)의 분극 특성 및 전자 소자(100)의 성능을 향상시킬 수 있다.
기존의 강유전체를 포함하는 전자 소자에서는 강유전체의 결정립들이 랜덤한 방향으로 배열되어 있다. 그러나, 본 실시예에 따른 전자 소자(100)는 유전체층(140)에 포함된 강유전체가 정렬된 결정 방향(140a)을 가지는 결정립들(141)을 포함함으로써 기존의 전자 소자에 비해 큰 잔류 분극을 가질 수 있으며, 이에 따라, 유전체층(140)의 분극 특성을 향상시킬 수 있다.
또한, 본 실시예에 따른 전자 소자(100)에서는 분극 방향들이 정렬되어 depolarization field 가 커짐으로써 negative capacitance 효과가 증대될 수 있다. 이에 따라, 전자 소자(100)의 서브문턱 스윙(SS)을 낮출 수 있으므로 전자 소자(100)의 성능을 더욱 향상시킬 수 있다.
이상에서는 기판(100)의 채널층(115)과 유전체층(140) 사이에 비정질 유전체층(130)이 마련되는 경우가 설명되었으나, 기판(110)의 채널층(115)과 유전체층(140) 사이에는 결정질 유전체층(미도시)이 마련될 수도 있다. 여기서, 결정질 유전체층은 그 위의 유전체층(140)의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함할 수 있다. 이 결정질 유전체층은 전술한 비정질 유전체층(130)과 마찬가지로 기판(110)의 채널층(115)과 유전체층(140) 사이에 마련되어 기판(110)의 결정 구조에 영향을 받지 않으면서 유전체층(140)의 결정립들이 특정한 방향으로 정렬된 결정 방향들(140a)을 가질 수 있도록 도움을 줄 수 있다.
결정질 유전체층은 예를 들면, h-BN(hexagonal-Boron Nitride) 등과 같은 2차원 절연 물질(2D insulator material)을 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 결정질 유전체층은 다른 다양한 유전 물질을 포함할 수 있다.
이상에서는 비정질 유전체층(130) 또는 결정질 유전체층이 기판(110)의 채널층(115)과 유전체층(140) 사이에만 마련되는 경우가 설명되었으나, 비정질 유전체층(130) 또는 결정질 유전체층은 유전체층(140)과 게이트 전극(150) 사이에도 추가적으로 마련될 수 있다. 또한, 비정질 유전체층(130) 또는 결정질 유전체층은 기판(110)의 채널층(115)과 유전체층(140) 사이에는 마련되지 않고, 유전체층(140)과 게이트 전극(150) 사이에 마련될 수도 있다. 이 경우, 기판(110)의 채널층(115) 상면에 유전체층(140)이 직접 마련되며, 여기서 유전체층(140)은 기판(110)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(140a)을 가지는 결정립들(141)을 포함할 수 있다.
전술한 비정질 유전체층(130) 또는 결정질 유전체층은 마련되지 않을 수도 있다. 즉, 기판(110)의 채널층(115) 상면에 정렬된 결정 방향(140a)을 가지는 결정립들(141)을 포함하는 유전체층(140)이 직접 마련될 수 있다. 여기서, 유전체층(140)은 기판(1110)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(140a)을 가지는 결정립들(141)을 포함할 수 있다.
도 4는 다른 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 4를 참조하면, 전자 소자(200)는 기판(210)과, 이 기판(210)에 순차적으로 적층되는 채널층(215), 비정질 유전체층(130), 유전체층(140) 및 게이트 전극(150)을 포함한다. 그리고, 채널층(215)의 양측에는 소스 전극(221) 및 드레인 전극(222)이 마련될 수 있다.
기판(210)은, 예컨대, Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함할 수 있지만, 이에 한정되지는 않는다. 이 기판(210)의 상면에는 채널층(215)이 마련될 수 있다. 이 채널층(215)은 기판(210)의 일부가 아닌 기판(210)과 별개의 물질층으로 마련될 수 있다. 채널층(215)은, 예를 들어, 산화물(oxide) 반도체, 질화물(nitride) 반도체, 질산화물(oxynitride) 반도체, 이차원 물질(two-dimensional material)(2D material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함할 수 있다. 여기서, 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 이차원 물질은 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있으며, 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것에 불과하고, 본 실시예는 이에 한정되지 않는다.
채널층(215)의 양측에는 소스 전극(221) 및 드레인 전극(222)이 마련될 수 있다. 소스 전극(221)은 채널층(215)의 일측과 연결되도록 마련되며, 드레인 전극(222)은 채널층(215)의 타측과 연결되도록 마련될 수 있다. 소스 전극(221) 및 드레인 전극(222)은 금속, 금속 화합물, 도전성 폴리머와 같은 도전성 물질로 형성될 수 있다.
채널층(215)에 순차적으로 적층되는 비정질 유전체층(130) 및 유전체층(140) 및 게이트 전극(150)은 전술하였으므로, 여기서 이에 대한 상세한 설명은 생략한다. 한편, 채널층(215)에는 비정질 유전체층(130) 대신에 결정질 유전체층(미도시)이 마련될 수도 있다. 여기서, 결정질 유전체층은 그 위의 유전체층(140)의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함할 수 있다.
도 5는 또 다른 예시적인 실시예에 따른 전자 소자를 도시한 단면도이다. 도 5에 도시된 전자 소자(300)는 예를 들면, 커패시터(capacitor)가 될 수 있다.
도 5를 참조하면, 전자 소자(300)는 서로 이격되게 마련되는 제1 및 제2 전극(310,320)과, 제1 및 제2 전극(310,320) 사이에 마련되는 비정질 유전체층(330) 및 유전체층(340)을 포함한다. 비정질 유전체층(330)은 제1 전극(310)에 마련되어 있으며, 유전체층(340)은 비정질 유전체층(330)과 제2 전극(320) 사이에 마련될 수 있다. 여기서, 유전체층(340)은 강유전체를 포함할 수 있다.
제1 및 제2 전극(310,320)은 각각 도전성 금속을 포함할 수 있다. 이 경우, 전자 소자(300)는 MFIM(Metal-Ferroelectric-Insulator-Metal) 구조의 커패시터가 될 수 있다. 또한, 제1 전극(310)은 반도체를 포함하고, 제2 전극(320)은 도전성 금속을 포함할 수도 있다. 이 경우, 전자 소자(300)는 MFIS(Metal-Ferroelectric-Insulator-Semiconductor) 구조의 커패시터가 될 수 있다.
제1 전극(310)의 상면에는 비정질 유전체층(330)이 마련되어 있다. 비정질 유전체층(330)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 이러한 비정질 유전체층(330)은 예를 들면, 화학기상증착(CVD), 원자층 증착(ALD), 물리기상증착(PVD) 등과 같은 증착 방법을 통해 제1 전극(310)의 상면에 증착될 수 있다.
비정질 유전체층(330)은 제1 전극(310)과 유전체층(340) 사이에 마련되어 제1 전극(210)의 결정 구조에 영향을 받지 않으면서 유전체층(340)의 결정립들이 특정한 방향으로 정렬된 결정 방향들(340a)을 가질 수 있도록 도움을 줄 수 있다.
비정질 유전체층(330)의 상면에는 유전체층(340)이 마련되어 있다. 여기서, 유전체층(340)은 소정 방향으로 정렬된 결정 방향들(340a)을 가지는 결정립들을 포함할 수 있다. 유전체층(340)을 구성하는 결정립들은 예를 들면, <111> 결정 방향들을 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 유전체층(340)은 제1 및 제2 전극(310,320)과는 다른 결정 방향들을 가지는 결정립들을 포함할 수 있다.
유전체층(340)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 하지만, 이는 단지 예시적인 것이다. 또한, 유전체층(340)은 필요에 따라 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 예를 들면, Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중에서 선택된 적어도 하나를 포함할 수 있다. 이러한 유전체층(340)은 예를 들면, 대략 0.5nm ~ 4nm의 두께를 가질 수 있다.
본 실시예에 따른 전자 소자(300)에서는 유전체층(340)에 포함된 강유전체가 정렬된 결정 방향(340a)을 가지는 결정립들을 포함함으로써 기존의 전자 소자에 비해 큰 잔류 분극를 가짐으로써 유전체층(140)의 분극 특성이 향상될 수 있으며, 이에 따라 커패시턴스를 증대시킬 수 있다.
이상에서는 제1 전극(310)과 유전체층(340) 사이에 비정질 유전체층(330)이 마련되는 경우가 설명되었으나, 제1 전극(310)과 유전체층(340) 사이에는 결정질 유전체층(미도시)이 마련될 수도 있다. 여기서, 결정질 유전체층은 그 위의 유전체층(340)의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함할 수 있다. 예를 들면, 결정질 유전체층은 h-BN 등과 같은 2차원 절연 물질을 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 결정질 유전체층은 다른 다양한 유전 물질을 포함할 수 있다.
이상에서는 비정질 유전체층(330) 또는 결정질 유전체층이 제1 전극(310)과 사이에만 마련되는 경우가 설명되었으나, 비정질 유전체층(330) 또는 결정질 유전체층은 유전체층(340)과 제2 전극(150) 사이에도 추가적으로 마련될 수 있다. 또한, 비정질 유전체층(330) 또는 결정질 유전체층은 제1 전극(310)과 유전체층(340) 사이에는 마련되지 않고, 유전체층(340)과 제2 전극(320) 사이에 마련될 수도 있다. 이 경우, 제1 전극(310)의 상면에 유전체층(340)이 직접 마련되며, 여기서 유전체층(340)은 제1 전극(310)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(340a)을 가지는 결정립들을 포함할 수 있다.
전술한 비정질 유전체층(330) 또는 결정질 유전체층이 마련되지 않을 수도 있다. 이 경우, 제1 전극(310)의 상면에 유전체층(340)이 직접 마련되며, 여기서, 유전체층(340)은 제1 전극(310)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(340a)을 가지는 결정립들을 포함할 수 있다. 제1 및 제2 전극(310,320)이 각각 도전성 금속을 포함하는 경우에는 MFM(Metal-Ferroelectric-Metal) 구조의 커패시터가 구현될 수 있으며, 제1 및 제2 전극(310,320)이 반도체 및 도전성 금속을 포함하는 경우에는 MFS(Metal-Ferroelectric-Semiconductor) 구조의 커패시터가 구현될 수 있다.
도 6a 내지 도 6d는 예시적인 실시예에 따른 전자 소자의 제조방법을 설명하기 위한 도면들이다.
도 6a를 참조하면, 채널층(415)과 소스(S, 421) 및 드레인(D, 422)이 마련된 기판(410)을 준비한다. 소스(421) 및 드레인(422)은 기판(410)의 서로 다른 영역에 불순물을 주입(implant)/도핑(doping)함으로써 형성될 수 있으며, 소스(421)와 드레인(422) 사이의 기판(410) 영역은 채널층(415)으로 정의될 수 있다.
기판(410)은, 예를 들면, Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함할 수 있다. 이 경우, 채널층(415)도 기판(410)과 마찬가지로 Si, Ge, SiGe 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 기판(410)의 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다. 한편, 소스(421) 및 드레인(422)의 형성 시점이 달라질 수도 있다. 예를 들면, 후술하는 게이트 전극(도 6d의 450)을 형성한 후에, 기판(410) 내에 소스(421) 및 드레인(422)을 형성할 수도 있다.
채널층(415)은 기판(410)의 일부가 아닌 기판(410)과 별개의 물질층으로 기판(410)의 상면에 형성될 수도 있다. 이 경우, 채널층(415)의 물질 구성은 다양할 수 있다. 예를 들어, 채널층(415)은 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 물질(2D material), 양자점 및 유기 반도체 중 적어도 하나를 포함할 수 있다. 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 이차원 물질은, 예컨대, TMD나 그래핀을 포함할 수 있으며, 양자점은 콜로이달 양자점, 나노결정 구조 등을 포함할 수 있으나, 다만, 이는 예시적인 것에 불과하며, 본 실시예는 이에 한정되지 않는다.
도 6b를 참조하면, 기판(410)의 채널층(415) 상면에 비정질 유전체층(430)을 형성한다. 여기서. 비정질 유전체층(430)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
비정질 유전체층(430)은 기판(410)의 채널층(415)과 후술하는 유전체층(440) 사이에 마련되어 기판(410)의 결정 구조에 영향을 받지 않으면서 유전체층(440)의 결정립들이 특정한 방향으로 정렬된 결정 방향들(도 6c의 440a)을 가질 수 있도록 도움을 주는 역할을 할 수 있다.
비정질 유전체층(430)은 예를 들면, 화학기상증착(CVD), 원자층 증착(ALD), 물리기상증착(PVD) 등과 같은 증착 방법을 통해 기판(410)의 채널층(415) 상면에 증착될 수 있다. 또한, 비정질 유전체층(430)은 기판(410)의 표면을 예를 들어 SC1 용액을 이용하여 처리함으로써 형성될 수도 있으며, 기판(410)의 표면을 산소 처리한 후 가열함으로써 형성될 수도 있다.
도 6c를 참조하면, 비정질 유전체층(430)의 상면에 유전체층(440)을 형성한다. 여기서, 유전체층(440)은 소정 방향으로 정렬된 결정 방향들(440a)을 가지는 결정립들을 포함할 수 있다. 유전체층(440)을 구성하는 결정립들은 예를 들면, <111> 결정 방향들을 가질 수 있지만, 이에 한정되는 것은 아니다.
유전체층(440)은 강유전체를 포함할 수 있다. 유전체층(440)은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있지만, 이는 단지 예시적인 것이다. 또한, 유전체층(440)은 필요에 따라 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 예를 들면, Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중에서 선택된 적어도 하나를 포함할 수 있다. 유전체층(440)에 도펀트가 포함되는 경우, 도펀트는 전체적으로 동일한 농도로 도핑되거나, 또는 영역에 따라 서로 다른 농도로 도핑될 수도 있다. 또한, 유전체층(440)의 영역에 따라 서로 다른 도핑 물질이 도핑될 수도 있다.
유전체층(440)은 비정질 유전체층(430)의 상면에 비정질 유전 물질층을 증착한 다음, 이를 결정화함으로써 형성될 수 있다. 여기서, 비정질 유전 물질층은 예를 들면, 화학기상증착(CVD), 원자층 증착(ALD), 물리기상증착(PVD) 등에 의해 비정질 유전체층(430)의 상면에 증착될 수 있다. 그리고, 비정질 유전 물질층은 열처리 공정을 통해 결정화됨으로써 유전체층(440)으로 형성될 수 있다. 이러한 비정질 유전 물질층의 결정화 과정에서 결정 방향들(440a)이 소정 방향으로 정렬된 결정립들이 성장됨으로써 유전체층(440)이 형성될 수 있다.
이러한 유전체층(440)의 형성은 유전체층(440)을 구성하는 물질, 도펀트의 종류 및 농도, 열처리 온도 등에 의존할 수 있다. 비정질 유전 물질층의 열처리 온도는 예를 들면, 대략 300℃ ~ 1000℃ 정도가 될 수 있지만, 이에 한정되는 것은 아니다. 이러한 유전체층(440)은 대략 0.5nm ~ 4nm 의 두께로 형성될 수 있다. 하지만, 이는 단지 예시적인 것이다.
도 6d를 참조하면, 유전체층(440)의 상면에 게이트 전극(450)을 형성함으로써 전자 소자(400)가 완성된다. 게이트 전극(450)은 예를 들면, 화학기상증착(CVD), 물리기상증착(PVD), 원자층 증착(ALD) 등에 의해 유전체층(440)의 상면에 도전성 물질을 증착함으로써 형성될 수 있다. 이 경우 게이트 전극을 형성한 다음에 열처리 공정이 추가적으로 수행될 수도 있다. 여기서, 게이트 전극(450)은 유전체층(440)과는 다른 결정 방향을 가질 수 있다.
이상에서는 비정질 유전체층(430)의 상면에 비정질 유전 물질층을 형성한 다음, 그 위에 게이트 전극(450)을 형성하기 전에 비정질 유전 물질층을 열처리를 통해 결정화시킴으로써 유전체층(440)을 형성하는 경우가 설명되었다. 그러나, 본 실시예는 이에 한정되지 않고, 비정질 유전체층(430)의 상면에 비정질 유전 물질층을 형성하고 그 위에 도전성 물질을 증착하여 게이트 전극(450)을 형성한 다음, 열처리 공정을 수행함으로써 유전체층(440)을 형성할 수도 있다. 이 경우, 열처리 공정을 통하여 비정질 유전 물질층이 결정화됨으로써 유전체층(440)이 형성될 수 있다.
또한, 이상에서는 기판(410)의 채널층(415) 상면에 비정질 유전체층(430)을 형성한 경우가 설명되었으나, 비정질 유전체층(430) 대신에 결정질 유전체층(미도시)을 형성할 수도 있다. 여기서, 결정질 유전체층은 유전체층(440)의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함할 수 있다.
이상에서는 비정질 유전체층(430) 또는 결정질 유전체층이 기판(410)의 채널층(415)과 유전체층(440) 사이에만 형성되는 경우가 설명되었으나, 비정질 유전체층(430) 또는 결정질 유전체층은 유전체층(440)과 게이트 전극(450) 사이에도 추가적으로 형성될 수 있다. 또한, 비정질 유전체층(430) 또는 결정질 유전체층은 기판(410)의 채널층(415)과 유전체층(440) 사이에는 형성되지 않고, 유전체층(440)과 게이트 전극(450) 사이에만 형성될 수도 있다. 이 경우, 기판(410)의 채널층(415) 상면에 유전체층(440)이 직접 형성되며, 여기서 유전체층(440)은 기판(410)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(440a)을 가지는 결정립들을 포함할 수 있다.
전술한 비정질 유전체층(430) 또는 결정질 유전체층은 마련되지 않을 수도 있다. 이 경우, 기판(410)의 채널층(415) 상면에 직접 형성되며, 여기서, 유전체층(440)은 기판(410)의 결정 방향과는 다른 방향으로 정렬된 결정된 결정 방향(440a)을 가지는 결정립들을 포함할 수 있다.
이상의 예시적인 실시예들에 의하면, 유전체층을 강유전체로 형성함으로써 전자 소자의 서브문턱 스윙을 낮출 수 있다. 또한, 유전체층에 포함된 강유전체가 정렬된 결정 방향들을 가지는 결정립들을 포함함으로써 잔류 분극을 크게 할 수 있으며, 이에 따라 강유전 박막의 분극 특성을 향상시킬 수 있다.
그리고, 분극 방향들이 정렬되어 depolarization field 가 커짐으로써 negative capacitance 효과를 증대시킬 수 있으므로 서브문턱 스윙을 낮출 수 있으며, 이에 따라 전자 소자의 성능을 더욱 향상시킬 수 있다. 이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다. 이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
100,200,300,400.. 전자 소자
110,210,410.. 기판
115,215,415.. 채널층
121,421.. 소스
122.422.. 드레인
130,330,430.. 비정질 유전체층
140,340,440.. 유전체층
140a,340a,440a.. 유전체층의 결정 방향
140b.. 유전체층의 결정면
141.. 유전체층의 결정립
141a.. 유전체층의 결정립계
150,450.. 게이트 전극
221.. 소스 전극
222. 드레인 전극
310.. 제1 전극
320.. 제2 전극

Claims (23)

  1. 기판;
    상기 기판에 마련되는 것으로, 결정 방향들(crystal orientations)이 정렬된 결정립들(crystal grains)을 포함하는 유전체층; 및
    상기 유전체층에 마련되는 게이트 전극:을 포함하는 전자 소자.
  2. 제 1 항에 있어서,
    상기 기판에는 상기 게이트 전극과 대응하는 위치에 채널층이 마련되어 있으며, 상기 채널층의 양측에는 소스 및 드레인이 마련되어 있는 전자 소자.
  3. 제 2 항에 있어서,
    상기 채널층은 Si, Ge, SiGe, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot) 및 유기 반도체 중 적어도 하나를 포함하는 전자 소자.
  4. 제 1 항에 있어서,
    상기 유전체층은 강유전체(ferroelectric)를 포함하는 전자 소자.
  5. 제 1 항에 있어서,
    상기 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함하는 전자 소자.
  6. 제 5 항에 있어서,
    상기 유전체층은 도펀트(dopant)를 더 포함하는 전자 소자.
  7. 제 6 항에 있어서,
    상기 도펀트는 Si, Al, Zr, Y, La, Gd, Sr 및 Hf 중에서 선택된 적어도 하나를 포함하는 전자 소자.
  8. 제 1 항에 있어서,
    상기 유전체층은 0.5nm ~ 4nm의 두께를 가지는 전자 소자.
  9. 제 1 항에 있어서,
    상기 유전체층은 <111> 결정 방향을 가지는 결정립들을 포함하는 전자 소자.
  10. 제 1 항에 있어서,
    상기 기판과 상기 유전체층 사이 및 상기 유전체층과 상기 게이트 전극의 사이 중 적어도 하나에는 비정질 유전체층 또는 상기 유전체층의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층이 마련되는 전자 소자.
  11. 제 10 항에 있어서,
    상기 비정질 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함하는 전자 소자.
  12. 제 10 항에 있어서,
    상기 결정질 유전체층은 이차원 절연 물질(2D insulator material)을 포함하는 전자 소자.
  13. 서로 이격되게 마련되는 제1 및 제2 전극; 및
    상기 제1 및 제2 전극 사이에 마련되는 것으로, 결정 방향들이 정렬된 결정립들을 포함하는 유전체층;을 포함하는 전자 소자.
  14. 제 13 항에 있어서,
    상기 제1 및 제2 전극은 상기 유전체층과는 다른 결정 방향을 가지는 전자 소자.
  15. 제 13 항에 있어서,
    상기 유전체층은 강유전체(ferroelectric)를 포함하는 전자 소자.
  16. 제 13 항에 있어서,
    상기 제1 전극과 상기 유전체층 사이 및 제2 전극과 상기 유전체층 사이 중적어도 하나에는 비정질 유전체층 또는 상기 유전체층의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층이 마련되는 전자 소자.
  17. 채널층이 마련된 기판을 준비하는 단계;
    상기 채널층에 결정 방향들이 정렬된 결정립들을 포함하는 유전체층을 형성하는 단계; 및
    상기 유전체층에 게이트 전극을 형성하는 단계;를 포함하는 전자 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 기판과 상기 유전체층 사이 및 상기 유전체층과 상기 게이트 전극의 사이 중 적어도 하나에 비정질 유전체층 또는 상기 유전체층의 결정립들과는 다른 결정 방향들을 가지는 결정립들을 포함하는 결정질 유전체층을 형성하는 단계를 더 포함하는 전자 소자의 제조방법.
  19. 제 17 항에 있어서,
    상기 유전체층을 형성하는 단계는 상기 채널층에 비정질 유전 물질층을 증착한 다음, 이를 결정화시킴으로써 결정 방향들이 정렬된 결정립들을 포함하는 상기 유전체층을 형성하는 단계를 포함하는 전자 소자의 제조방법.
  20. 제 17 항에 있어서,
    상기 유전체층은 강유전체를 포함하는 전자 소자의 제조방법.
  21. 제 17 항에 있어서,
    상기 유전체층은 Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함하는 전자 소자의 제조방법.
  22. 제 21 항에 있어서,
    상기 유전체층은 도펀트를 더 포함하는 전자 소자의 제조방법.
  23. 제 17 항에 있어서,
    상기 유전체층은 0.5nm ~ 4nm의 두께로 형성되는 전자 소자의 제조방법.



KR1020190131390A 2019-10-22 2019-10-22 전자 소자 및 그 제조방법 KR20210047592A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190131390A KR20210047592A (ko) 2019-10-22 2019-10-22 전자 소자 및 그 제조방법
CN202011095367.8A CN112701157A (zh) 2019-10-22 2020-10-14 电子器件和制造其的方法和***
EP20201983.2A EP3813125A1 (en) 2019-10-22 2020-10-15 Electronic devices and methods of manufacturing the same
US17/072,737 US11676999B2 (en) 2019-10-22 2020-10-16 Electronic devices and methods of manufacturing the same
US18/309,407 US20230268385A1 (en) 2019-10-22 2023-04-28 Electronic devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190131390A KR20210047592A (ko) 2019-10-22 2019-10-22 전자 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210047592A true KR20210047592A (ko) 2021-04-30

Family

ID=73029805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190131390A KR20210047592A (ko) 2019-10-22 2019-10-22 전자 소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US11676999B2 (ko)
EP (1) EP3813125A1 (ko)
KR (1) KR20210047592A (ko)
CN (1) CN112701157A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
US11843037B2 (en) 2021-03-19 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
KR20020031379A (ko) 1999-07-07 2002-05-01 마츠시타 덴끼 산교 가부시키가이샤 적층체, 적층체의 제조방법 및 반도체소자
JP2005197566A (ja) 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd 容量素子
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
US7619272B2 (en) * 2004-12-07 2009-11-17 Lsi Corporation Bi-axial texturing of high-K dielectric films to reduce leakage currents
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
DE102016015010A1 (de) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210081180A (ko) * 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20210118990A1 (en) 2021-04-22
CN112701157A (zh) 2021-04-23
US20230268385A1 (en) 2023-08-24
EP3813125A1 (en) 2021-04-28
US11676999B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102637107B1 (ko) 전자 소자 및 그 제조방법
CN110854198B (zh) 逻辑开关器件及其制造方法
KR20210081180A (ko) 전자 소자 및 그 제조방법
KR20200021276A (ko) 전자 소자 및 그 제조방법
US20230268385A1 (en) Electronic devices and methods of manufacturing the same
KR20210036714A (ko) 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
US20240038891A1 (en) Electronic device and method of manufacturing the same
KR20210119199A (ko) 전자 소자 및 그 제조방법
EP4203038A1 (en) Ferroelectric device
CN113241373A (zh) 基于铁电掺杂的场效应晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination