DE102016015010A1 - Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür - Google Patents

Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102016015010A1
DE102016015010A1 DE102016015010.6A DE102016015010A DE102016015010A1 DE 102016015010 A1 DE102016015010 A1 DE 102016015010A1 DE 102016015010 A DE102016015010 A DE 102016015010A DE 102016015010 A1 DE102016015010 A1 DE 102016015010A1
Authority
DE
Germany
Prior art keywords
ferroelectric film
ferroelectric
film
layer
crystallinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016015010.6A
Other languages
English (en)
Inventor
Stefan Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namlab GmbH
Original Assignee
Namlab GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namlab GmbH filed Critical Namlab GmbH
Priority to DE102016015010.6A priority Critical patent/DE102016015010A1/de
Priority to US15/838,011 priority patent/US10872905B2/en
Publication of DE102016015010A1 publication Critical patent/DE102016015010A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung stellt eine integrierte Schaltung bereit, die eine ferroelektrische Speicherzelle enthält, die einen ferroelektrischen Film umfasst, der ein Binäroxid-Ferroelektrikum mit der Formel XOumfasst, wobei X für ein Übergangsmetall steht. Der ferroelektrische Film ist ein polykristalliner Film mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind, oder der ferroelektrische Film ist ein monokristalliner Film, wobei der ferroelektrische Film Additive umfasst, die die Bildung der Kristallstruktur des polykristalline Films fördern, und/oder wobei die Speicherzelle eine die Kristallinität fördernde Schicht umfasst, die direkt in Kontakt mit dem ferroelektrischen Film ist und die Bildung der Kristallstruktur des monokristallinen Films fördert.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, die einen ferroelektrischen Film umfasst, der ein Binäroxid-Ferroelektrikum mit der Formel XO2 umfasst, wobei X für ein Übergangsmetall steht; und ein Herstellungsverfahren für die integrierte Schaltung, die die Speicherzelle enthält.
  • Ein typisches Beispiel für eine ferroelektrische Speicherzelle ist eine Speicherzelle in Form eines ferroelektrischen Feldeffekttransistors, FeFET. Ein FeFET weist üblicherweise eine Schichtstruktur auf, bei der mindestens ein Bulk-Material, ein ferroelektrischer Film und eine Gate-Elektrode über einem Substrat aufgeschichtet sind. Der Transistor umfasst ferner eine Kanalregion sowie Source- und Drain-Regionen, die mit der Kanalregion in Kontakt sind. In vielen Fällen sind die Source- und Drain-Regionen in derselben Schicht gebildet wie der Kanalregion, zum Beispiel mit Hilfe von Dotierung. Es können auch verschiedene zusätzliche Schichten bereitgestellt sein, zum Beispiel ein „vergrabenes“ Oxid (Buried Oxide) über dem Substrat, Grenzschichten, Zwischenschichten und/oder Pufferschichten.
  • Ferroelektrische Feldeffekttransistoren auf der Grundlage von Binäroxid-Ferroelektrika, zum Beispiel von ferroelektrischem HfO2 (FE-HfO2), sind derzeit mit dem Nachteil einer statistischen Abweichung von Speicherzuständen von Bauelement zu Bauelement behaftet. Da die Speicherzustände eines ferroelektrischen Feldeffekttransistors in der Grenzspannungsverschiebung des Transistors codiert werden, wirkt sich eine Abweichung von Speicherzuständen direkt als Abweichung von Bauelement zu Bauelement in Bezug auf den Wert der Grenzspannung für einen bestimmten Speicherzustand aus. Bei einem FeFET-Bauelement, das nur ein Bit codiert, spiegelt sich die Abweichung von Speicherzuständen von Bauelement zu Bauelement in der Abweichung des tiefen Grenzspannungs- und des hohen Grenzspannungszustands von Bauelement zu Bauelement wider. Bei FeFET-Bauelementen, die mehr als ein Bit pro Zelle codieren, entspricht die Abweichung von Speicherzuständen von Bauelement zu Bauelement im Allgemeinen den Abweichungen der verschiedenen Grenzspannungszustände.
  • Eine ferroelektrische Speicherzelle kann auch in Form eines Kondensators bereitgestellt sein, bei dem das Ferroelektrikum zwischen den zwei Kondensatorelektroden eingefügt ist. In Speicherzellen dieser Art entstehen ähnliche Probleme.
  • Dementsprechend besteht ein Bedarf daran, herauszufinden, wodurch das Problem verursacht wird, und Bauelemente mit reduzierter Abweichung von Speicherzuständen von Bauelement zu Bauelement bereitzustellen.
  • Damit besteht die technische Aufgabenstellung, die der Erfindung zugrunde liegt, darin, eine ferroelektrische Speicherzelle mit reduzierter Abweichung von Speicherzuständen von Bauelement zu Bauelement bereitzustellen.
  • Die Aufgabenstellung wird durch den Gegenstand von Anspruch 1 gelöst. Die Erfindung stellt eine integrierte Schaltung bereit, die eine ferroelektrische Speicherzelle enthält, die einen ferroelektrischen Film umfasst, der ein Binäroxid-Ferroelektrikum mit der Formel XO2 umfasst, wobei X für ein Übergangsmetall steht. Der ferroelektrische Film ist ein polykristalliner Film mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind, oder der ferroelektrische Film ist ein monokristalliner Film, wobei der ferroelektrische Film Additive umfasst, die die Bildung der Kristallstruktur des monokristallinen Films fördern, und/oder wobei die Speicherzelle eine die Kristallinität fördernde Schicht umfasst, die mit dem ferroelektrischen Film direkt in Kontakt ist und die Bildung der Kristallstruktur des monokristallinen Films fördert.
  • Die Kristallstruktur des monokristallinen Films kann ein Ergebnis dessen sein, dass die Additive die Bildung des monokristallinen Films fördern, und/oder ein Ergebnis dessen, dass die die Kristallinität fördernde Schicht die Bildung der Kristallstruktur des monokristallinen Films fördert.
  • Ferroelektrische Speicherzellen, insbesondere FeFETs, die einen ferroelektrischen Film mit einem polykristallinen Film, der eine Vielzahl von Kristallkörnern mit einer gemeinsamen (festgelegten) Kristallorientierung aufweist, oder mit einem monokristallinen Film aufweisen, zeigen eine signifikant verringerte statistische Abweichung von Speicherzuständen von Bauelement zu Bauelement. Darüber hinaus wird eine monokristalline Struktur des ferroelektrischen Films gefördert, indem die Zusammensetzung des ferroelektrischen Films dahingehend verändert wird, dass sie Additive enthält, oder indem die Kristallinität fördernde Schichten direkt in Kontakt mit dem ferroelektrischen Film bereitgestellt werden.
  • Somit wird die Aufgabenstellung der Reduzierung der statistischen Abweichung von Speicherzuständen von Bauelement zu Bauelement durch die beanspruchte integrierte Schaltung gelöst.
  • Ein polykristalliner Film wird in der vorliegenden Anmeldung als ein Film mit einer polykristallinen Phase betrachtet. Insbesondere können sich weniger als 10 %, insbesondere weniger als 5 %, insbesondere weniger als 2 % des polykristallinen Films in einer amorphen Phase befinden.
  • Dass die Vielzahl von Kristallkörnern entlang einer festgelegten Kristallachse orientiert ist, bedeutet, dass die Orientierung der jeweiligen (festgelegten) Kristallachse jedes der Vielzahl von Kristallkörnern innerhalb eines Kegels mit einer Apertur (einem Öffnungswinkel) von weniger als 10°, insbesondere weniger als 5°, insbesondere weniger als 2° liegt. Es wird darauf hingewiesen, dass die Kristallorientierung zum Beispiel mit Hilfe der Transmissionselektronenmikroskopie bestimmt werden kann.
  • Die Vielzahl von Kristallkörnern, die entlang der festgelegten Achse ausgerichtet sind, machen mindestens 50 %, insbesondere mindestens 60 %, insbesondere mindestens 70 %, der Kristallkörner des polykristallinen Films aus.
  • Es wird darauf hingewiesen, dass im Folgenden der polykristalline Film mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse ausgerichtet sind, auch als ein „orientierter polykristalliner Film“ bezeichnet wird.
  • Die Speicherzelle kann einen Transistor mit einer Gate-Elektrode und einer Kanalregion umfassen, wobei der ferroelektrische Film zwischen der Gate-Elektrode und der Kanalregion eingefügt ist. Insbesondere kann die Speicherzelle eine Speicherzelle sein, die einen ferroelektrischen Feldeffekttransistor, FeFET, umfasst, d. h. eine FeFET-Speicherzelle.
  • Statt des ferroelektrischen Feldeffekttransistors kann die Speicherzelle auch aus anderen Elementen bestehen; zum Beispiel kann sie einen ferroelektrischen Kondensator umfassen (wie im Weiteren ausführlicher dargelegt wird). Zum Beispiel kann die ferroelektrische Speicherzelle ein FeFET (ein Transistor, auch „1T“ genannt) sein. Alternativ kann die ferroelektrische Speicherzelle zum Beispiel ein standardmäßiger Transistor sein, der mit einem ferroelektrischen Kondensator gekoppelt ist (ein Transistor-ein Kondensator, auch „1T-1C“ genannt).
  • Die Kanalregion ist mindestens die (geometrische) Region, in der während des Betriebs ein Kanal gebildet wird (die Zone, in der eine Ladungsträgerumkehr erzeugt wird, d. h. in der die Menge an Minderheitenträgern größer ist als die Menge an Mehrheitsträgern). Die geometrische Dicke der Kanalregion soll jedoch nicht auf die Dicke der Umkehrzone beschränkt sein und kann sich darüber hinaus erstrecken, je nachdem wie die Kanalregion technologisch gebildet wird (z. B. durch Abscheidungs-, Aufwachsen-, Diffusionstechniken). Der Kanal kann im Bulk gebildet werden, indem chemische Elemente eingebracht werden, die sich von den chemischen Elementen des Bulk unterscheiden, zum Beispiel durch Ge-Kondensation in den Silizium-Bulk. Alternativ kann die Kanalregion Teil des Bulks sein und ihr Material und ihre Zusammensetzung können identisch mit dem /der der übrigen Teile des Bulk sein. Alternativ kann eine Kanalschicht zwischen dem Bulk-Material und dem ferroelektrischen Film eingefügt sein. Zum Zweck der Vereinfachung der folgenden Beschreibung werden die vorstehend genannten Fälle unter dem Begriff „eine Schicht, die die Kanalregion umfasst“ zusammengefasst, so dass die Schicht, die die Kanalregion umfasst, der (optional selektiv dotierte) Bulk oder eine über dem Bulk gebildete Kanalschicht sein kann.
  • Wie vorstehend erwähnt, kann die Speicherzelle alternativ zu einem FeFET einen Kondensator mit einer ersten Kondensatorelektrode und einer zweiten Kondensatorelektrode umfassen, wobei der ferroelektrische Film zwischen der ersten Kondensatorelektrode und der zweiten Kondensatorelektrode eingefügt ist. Ein derartiger Kondensator wird im Folgenden als ferroelektrischer Kondensator bezeichnet. Das heißt, die Speicherzelle kann eine ferroelektrische Kondensatorspeicherzelle sein. Neben dem ferroelektrischen Kondensator kann die Speicherzelle andere Elemente umfassen, zum Beispiel einen Transistor. Alternativ kann der ferroelektrische Kondensator an sich die Speicherzelle bilden.
  • Die die Kristallinität fördernde Schicht kann die Gate-Elektrode sein und/oder eine Schicht, die die Kanalregion umfasst, oder mindestens eine der Kondensatorelektroden, falls diese direkt in Kontakt mit dem ferroelektrischen Film sind. Die die Kristallinität fördernden Schichten können auch zusätzliche Schichten der Speicherzelle sein.
  • Der ferroelektrische Film wird zum Speichern von Informationen verwendet. Um zum Beispiel im Fall eines FeFET in die Speicherzelle zu schreiben, wird eine ausreichend hohe Spannung an das Gate angelegt und die Source/Drain/Bulk-Regionen werden bei derartigen Spannungshöhen belassen, dass die Polarisation des ferroelektrischen Materials verändert wird, d. h. dass das Koerzitivfeld des Ferroelektrikums zumindest überwunden wird. Dies verändert die Leitfähigkeit des Kanals. Dementsprechend können zum Lesen aus der Speicherzelle bestimmte Spannungen an die Source-, Drain-, Gate- und Bulk-Anschlüsse angelegt werden und es kann ein Strom, der von Source zu Drain oder umgekehrt fließt, ohne Auswirkung auf den gespeicherten Speicherzustand gemessen werden. Somit können der Polarisationszustand und dementsprechend die in die Speicherzelle geschriebene Information ausgelesen werden.
  • Im Fall einer ferroelektrischen Kondensatorspeicherzelle ähnelt der Schreibvorgang dem des FeFET. Das heißt, an eine der Kondensatorelektroden wird eine ausreichend hohe Spannung angelegt und die andere Elektrode wird auf einer derartigen Spannungshöhe gehalten, dass die Polarisation des ferroelektrischen Materials verändert wird, d. h. dass das Koerzitivfeld des Ferroelektrikums zumindest überwunden wird. Im Vergleich zum FeFET ist jedoch der Lesevorgang destruktiv, d. h. an eine der Elektroden wird ein Schreibimpuls angelegt und je nach dem Polarisationszustand schaltet die Zelle ihren Polarisationszustand um oder nicht. Wenn die Zelle umschaltet, fließt ein starker Strom, und wenn sie nicht umschaltet, fließt ein schwacher Strom. Dies kann von standardmäßigen Schaltungsbauteilen wie einem Leseverstärker erfasst werden.
  • Der ferroelektrische Film kann ein polares Isolatormaterial sein, dessen spontane Polarisation durch Anlegen eines elektrischen Feldes umgekehrt werden kann. Wie vorstehend erwähnt, stammt das ferroelektrische Material aus der Gruppe der Binäroxid-Ferroelektrika mit der Formel XO2, wobei X für ein Übergangsmetall steht. Aus der Gruppe der Übergangsmetalloxide X kann entweder Hafnium (Hf), Zirconium (Zr) oder eine Mischung aus beiden ausgewählt werden. Der ferroelektrische Film kann sich insbesondere in einer orthorhombischen Kristallphase der Raumgruppe Pca21 befinden oder in einer beliebigen Kristallphase und Raumgruppe, die nicht-zentrosymmetrisch und polar ist und in der die spontane Polarisation durch Anlegen eines elektrischen Feldes umkehrbar ist. Der beschriebene ferroelektrische Film kann dotiert werden, um ferroelektrische Eigenschaften zu erhalten, wie in der US 7,709,359 B2 beschrieben ist.
  • Insbesondere kann die Orientierung der Kristallkörner derart sein, dass die polare Achse der festgelegten Kristallachse parallel zur Oberflächennormalen der Kanalregion oder der ersten (z. B. der unteren) Kondensatorelektrode liegt.
  • Das Fördern der Bildung der Kristallstruktur des monokristallinen oder polykristallinen Films kann während der Fertigung des Bauelements erfolgen. Fördern umfasst in der vorliegenden Anmeldung auch den Fall, dass die Bildung der Kristallstruktur in einem ferroelektrischen Material induziert wird, das die entsprechende Kristallstruktur unter ansonsten identischen Bedingungen nicht bilden würde, d. h. das Bewirken der Bildung einer Kristallstruktur.
  • In einem FeFET kann die Gate-Elektrode ein Metall, insbesondere ein beliebiges Material, das Fachleute für High-k-Metal-Gate-Transistoren einsetzen, umfassen oder aus diesem bestehen. Insbesondere kann die Gate-Elektrode TiN oder TaN umfassen oder daraus bestehen. Die Source- und Drain-Regionen können n-leitend oder p-leitend sein, je nach Art des MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), d. h. n-Kanal- oder p-Kanal-MOSFET.
  • Eine oder beide der Kondensatorelektroden können beliebige der im Zusammenhang mit der Gate-Elektrode beschriebenen Materialien umfassen oder aus diesen bestehen. Alternativ können eine oder beide der Kondensatorelektroden aus einm geeignet dotierten Halbleitermaterial gebildet sein, das dem für einen FeFET verwendeten Bulk-Material ähneln kann.
  • Wenn der ferroelektrische Film der polykristalline Film ist, kann der ferroelektrische Film Additive umfassen, die die Bildung der Kristallstruktur des polykristallinen Films fördern, und/oder die Speicherzelle kann eine die Kristallinität fördernde Schicht umfassen, die direkt in Kontakt mit dem ferroelektrischen Film ist und die Bildung der Kristallstruktur des polykristallinen Films fördert.
  • Die Struktur und/oder Zusammensetzung der die Kristallinität fördernden Schicht kann derart gestaltet sein, dass sie die Bildung des monokristallinen Films oder des polykristallinen Films fördert.
  • Die die Kristallinität fördernde Schicht kann eine Pufferschicht sein, die zwischen dem ferroelektrischen Film und der Kanalregion eingefügt ist, und/oder eine Pufferschicht, die zwischen dem ferroelektrischen Film und der Gate-Elektrode eingefügt ist, und/oder eine Pufferschicht, die zwischen dem ferroelektrischen Film und mindestens einer der Kondensatorelektroden eingefügt ist, und die Pufferschicht kann die gleiche oder eine ähnliche Kristallstruktur aufweisen wie der ferroelektrische Film. Eine „ähnliche Kristallstruktur“ schließt den Fall ein, dass die planaren Gitterkonstanten der Pufferschicht und die planaren Gitterkonstanten des ferroelektrischen Films an der Grenzfläche zwischen Pufferschicht und ferroelektrischem Film nahe beieinander liegen, z. B. weniger als 20 % Gitterfehlanpassung, insbesondere weniger als 15 % Gitterfehlanpassung, insbesondere weniger als 5 % Gitterfehlanpassung, selbst wenn sich die Kristallfamilien (Bravais-Gitter) des ferroelektrischen Films und der Pufferschicht unterscheiden mögen.
  • In der Theorie sind zwei kristalline Materialien, die aneinandergrenzen, vollständig gitterangepasst, wenn die Gitterkonstanten der jeweiligen Materialien an dieser Grenzschicht entweder identisch oder ganzzahlige Vielfache voneinander sind. Wenn zwei Materialien nicht vollständig gitterangepasst sind, sondern sich in ihren Gitterkonstanten unterscheiden, zeigen sie nur einen gewissen Grad der Gitteranpassung (oder -fehlanpassung), der z. B. als Bruchzahl der Gitterkonstanten der jeweiligen aneinandergrenzenden Materialien ausgedrückt werden kann. Als Beispiel habe Material A eine Gitterkonstante a und Material B habe eine Gitterkonstante b. Dann kann die Gitteranpassung in Prozent ausgedrückt werden als (|a-b|/a)*100 % oder (|b-a|/b)*100 %, wobei das Maximum der zwei beschriebenen Bruchzahlen hierin berücksichtigt werden sollte.
  • Im Falle eines polykristallinen ferroelektrischen Films kann die Pufferschicht ebenfalls polykristallin sein und die festgelegte Kristallorientierung der Kristallkörner aufweisen. Das heißt, eine Vielzahl von Kristallkörnern der Pufferschicht kann entlang der festgelegten Kristallachse orientiert sein. Dies bewirkt eine gewisse Textur, d. h. die Orientierung von Kristallkörnern in dem ferroelektrischen Film. In der Pufferschicht machen die mehreren Kristallkörner, die entlang der festgelegten Achse orientiert sind, mindestens 50 %, insbesondere mindestens 60 %, insbesondere mindestens 70 % der Kristallkörner der Pufferschicht aus.
  • Die Pufferschicht kann unterhalb des ferroelektrischen Films oder oberhalb des ferroelektrischen Films angeordnet sein. Darüber hinaus kann eine erste Pufferschicht unterhalb des ferroelektrischen Films angeordnet sein und eine zweite Pufferschicht kann oberhalb des ferroelektrischen Films angeordnet sein. In diesem Fall können die Pufferschichten die gleiche oder unterschiedliche Zusammensetzungen und/oder Texturen aufweisen.
  • Eine Pufferschicht kann im Zusammenhang mit der vorliegenden Anmeldung eine Schicht sein, die nicht für die Funktionsfähigkeit des Transistors erforderlich ist (im Gegensatz zu Kanal, Source, Drain, Gate und ferroelektrischem Film) oder für die Funktionsfähigkeit des Kondensators (im Gegensatz zu den zwei Kondensatorelektroden). Sie wird auch als Keimschicht bezeichnet.
  • Wie vorstehend erwähnt, kann das Fördern der Bildung der Kristallstruktur des monokristallinen oder polykristallinen Films während der Fertigung des Bauelements erfolgen, in diesem Fall insbesondere während einer Wärmebehandlung, die durchgeführt wird, nachdem der ferroelektrische Film und die Pufferschicht gebildet wurden.
  • Die Pufferschicht kann ein kristallines Metall umfassen, insbesondere Pt, TiN, TaN, In2O5Sn oder Sr2RuO4. Alternativ kann die Pufferschicht einen kristallinen Isolator umfassen, insbesondere Zr1-xYxO2, SrTiO3, Al2O3 oder TiO2. Alternativ kann die Pufferschicht einen kristallinen Halbleiter umfassen, insbesondere Ge, GeaSi1-a, GaN, GaAs, InbGa1-bAs, InP, InAs, IncAl1-cAs, GaSb, IndGa1-dSb, AlSb oder InSb.
  • Die Schicht, die eine Kanalregion umfasst, kann die die Kristallinität fördernde Schicht sein und die Kanalregion kann ein Material umfassen, das kein natives Oxid oder ein instabiles natives Oxid bildet, und/oder mit dem Material des ferroelektrischen Films gitterangepasst ist. Der Ausdruck „gitterangepasst“ kann sich in der vorliegenden Anmeldung auf Materialien beziehen, die aneinander grenzen und eine Gitterfehlanpassung von gleich oder kleiner als 30 % aufweisen. Insbesondere ist die Gitterfehlanpassung gleich oder kleiner als 20 %, insbesondere gleich oder kleiner als 15 %, insbesondere gleich oder kleiner als 5 %.
  • Bei den derzeit bekannten FeFETs ist der ferroelektrische Film allgemein auf der Oberseite einer amorphen Grenzschicht oder auf der Oberseite einer amorphen Pufferschicht abgeschieden. Diese Grenzschichten/Schichten sind für gewöhnlich Oxide und im Falle der Grenzschicht native Oxide. Das Vorhandensein dieser Art von Oxid kann bewirken, dass der ferroelektrische Film polykristallin kristallisiert, was zu Körnern mit ziemlich willkürlichen Orientierungen führt. Wie vorstehend dargestellt ist, erhöht dies die Abweichung von Speicherzuständen von Bauelement zu Bauelement. Darüber hinaus kann eine Mischung von Kristallphasen auftreten, bei der sich einige Körner nicht in der Kristallphase des Ferroelektrikums befinden. Dies erhöht ebenfalls die Abweichung von Speicherzuständen von Bauelement zu Bauelement.
  • Wenn die Kanalregion in Kontakt mit dem ferroelektrischen Film ist und wenn ein Material verwendet wird, das keine Grenzschicht aus nativem Oxid für die Kanalregion bildet, ist das Aufwachsen des ferroelektrischen Films homogen und an der Kristallorientierung der Kanalregion ausgerichtet. Somit kann ein monokristallines/epitaktisches Aufwachsen des ferroelektrischen Films erreicht werden. Dementsprechend wird die Abweichung von Speicherzuständen von Bauelement zu Bauelement verringert.
  • Bei vielen Materialien wird nach der Filmbildung ein Oxid auf der Oberfläche des Films gebildet, auch ohne zweckbestimmten Oxidbildungsschritt. Ein derartiges Oxid wird natives Oxid genannt und kann aufgrund von Reaktionen der Materialien des Films mit Elementen der Atmosphäre (wie Sauerstoff), denen der Film ausgesetzt ist, auftreten. Der vorstehend erwähnte Begriff „instabiles natives Oxid“ bedeutet, dass unter den gleichen Umgebungsbedingungen das chemische Potential zum erneuten Bilden des Oxids geringer ist als das chemische Potential zum Bilden von Siliziumdioxid auf einem Silizium-Bulk-Substrat. Somit kann das native Oxide leicht entfernt werden (z. B. durch Nass- oder Trockenätzen), so dass das Entfernen in einem akzeptablen Zeitrahmen durchgeführt werden kann.
  • Das Halbleitermaterial der Kanalregion (auch halbleitendes Substratmaterial genannt) kann eines von Ge, GexSi1-x, GaN, GaAs, InxGa1-x, As, Si, InP, InAs, InxAl1-xAs, GaSb, InxGa1-xSb, AlSb, InSb oder eine Kombination aus einem oder mehreren dieser Materialien umfassen. Insbesondere kann eines von Ge, GexSi1-x, GaN, Si verwendet werden. Germanium ist besonders für die Verwendung als Material für die Kanalregion geeignet, da es die Fähigkeit zum grenzschichtenfreien Aufwachsen des ferroelektrischen Films bereitstellt.
  • Der ferroelektrische Film und/oder die die Kristallinität fördernde Schicht kann ein Opfermaterial umfassen, das dafür gestaltet ist, die Grenzschichtenbildung zu vermeiden und/oder ein epitaktisches Aufwachsen des ferroelektrischen Films zu fördern. In diesem Zusammenhang ist ein Opfermaterial ein Material, das eine höhere chemische Affinität zur Bildung einer chemischen Verbindung aufweist als das Bulk-Material, auf dessen Oberseite sich unter Umständen eine chemische Verbindung wie eine Grenzschicht (z. B. ein natives Oxid) bildet. Insbesondere soll das Opfermaterial eine höhere Sauerstoffaffinität aufweisen als das Bulk-Material, wenn die Bildung eines Grenzflächenoxids berücksichtigt wird.
  • Dies ist besonders nützlich, wenn es nicht möglich ist, ein geeignetes Kanalmaterial zu finden, das kein natives Oxid bildet. Bei einem Silizium-CMOS- (Komplementär-Metall-Oxid-Halbleiter-)Prozess ist die Verwendung derartiger Materialien unter Umständen nicht möglich oder technisch komplex. Die Verwendung eines Opfermaterials gestattet es, dass der ferroelektrische Film dennoch epitaktisch aufgewachsen wird. Insbesondere kann ein Opfermaterial das Aufwachstum einer Grenzschicht aus amorphem SiO2 vermeiden, das für gewöhnlich während der Silizium-CMOS-Bearbeitung auftritt.
  • Die Gate-Elektrode oder mindestens eine der Kondensatorelektroden kann die die Kristallinität fördernde Schicht sein und das Opfermaterial umfassen. Alternativ kann eine zwischen dem ferroelektrischen Film und der Gate-Elektrode eingefügte Schicht oder eine zwischen dem ferroelektrischen Film und mindestens einer der Kondensatorelektroden eingefügte Schicht die die Kristallinität fördernde Schicht sein und das Opfermaterial umfassen.
  • Wie aus dem Vorstehenden ersichtlich wird, kann direkte Opferung, bei der das Opfermaterial im ferroelektrischen Film selbst enthalten ist, oder Fernopferung angewendet werden, bei dem das Opfermaterial in einer Schicht enthalten ist, die in Kontakt mit dem ferroelektrischen Film ist.
  • Zum Beispiel kann das Opfermaterial auf der Oberseite eines ferroelektrischen Films abgeschieden sein oder in der Gate-Elektrode oder in mindestens einer der Kondensatorelektroden oder in dem ferroelektrischen Film selbst enthalten sein.
  • Es ist auch möglich, dass eine zwischen der Kanalregion und dem ferroelektrischen Film eingefügte Schicht das Opfermaterial umfasst.
  • Das Opfermaterial kann eines von Ti, TiN, dotiertem TiN, Ta, TaN, Hf, nicht-stöchiometrischem HfO2, Zr, nicht-stöchiometrischem ZrO2, C, W, La, AI und/oder ein Material, insbesondere Metall, mit einer höheren Sauerstoffaffinität als das Substratmaterial, die Elemente in der Kanalregion, der Source-Region, der Drain-Region und der ferroelektrische Film umfassen. Diese Materialien sind besonders vorteilhaft, wenn sie in das Gate-Metall eingearbeitet sind. Insbesondere kann eines von Ti, Ta, Hf, Zr, C, La verwendet werden. Darüber hinaus gilt, dass die Materialien umso geeigneter sind, je höher die Sauerstoffaffinität ist.
  • Insbesondere wenn eines der vorstehenden Opfermaterialien mit einem ferroelektrischen Film aus HfO2 kombiniert wird, wird epitaktisches Aufwachsen des ferroelektrischen Films induziert, wodurch Abweichungen von FeFETs oder ferroelektrischen Kondensatoren von Bauelement zu Bauelement reduziert werden.
  • Der ferroelektrische Film kann Additive und/oder eine die Kristallinität fördernde Schicht umfassen oder die die Kristallinität fördernde Schicht kann dafür gestaltet sein, die Homogenität der Kristallphase des ferroelektrischen Films zu fördern.
  • Insbesondere können mindestens 60 %, insbesondere mindestens 70 %, insbesondere mindestens 80 %, insbesondere mindestens 90 % der Kristalle des ferroelektrischen Films in der ferroelektrischen Kristallphase liegen.
  • Die Schicht, die die Kanalregion umfasst, kann die die Kristallinität fördernde Schicht sein und die Schicht, die die Kanalregion umfasst, insbesondere die Kanalregion, kann eine Gestaltung oder Struktur wie vorstehend dargestellt aufweisen. Dies ist geeignet, um eine homogene Kristallphase in dem ferroelektrischen Film bereitzustellen.
  • Der FeFET kann als Gate-First-, Gate-Last-, Replacement-Gate-, Full-Replacement-Gate-, Partially-Depleted-SOI(teilweise verarmtes Silizium-auf-Isolator)-, FDSOI(vollständig verarmtes Silizium auf Isolator)-, Tri-Gate-, FinFET(Finnen-Feldeffekttransistor)-, Gate-allaround- oder Nanowire-Bauelement gestaltet sein.
  • Die Erfindung stellt auch ein Verfahren zur Herstellung einer integrierten Schaltung bereit, die eine ferroelektrische Speicherzelle enthält, insbesondere eine Speicherzelle wie vorstehend beschrieben.
  • Das Verfahren zur Herstellung der integrierten Schaltung, die die ferroelektrische Speicherzelle enthält, umfasst den Schritt des Bildens eines polykristallinen ferroelektrischen Films mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind, oder eines monokristallinen ferroelektrischen Films, wobei der ferroelektrische Film ein Binäroxid-Ferroelektrikum mit der Formel XO2 umfasst, wobei X für ein Übergangsmetall steht.
  • Der monokristalline ferroelektrische Film umfasst Additive, die die Bildung der Kristallstruktur des monokristallinen ferroelektrischen Films fördern, und/oder er wird direkt in Kontakt mit einer die Kristallinität fördernden Schicht gebildet, die die Bildung der Kristallstruktur des monokristallinen ferroelektrischen Films fördert.
  • Der polykristalline ferroelektrische Film kann Additive umfassen, die die Bildung der Kristallstruktur des polykristallinen ferroelektrischen Films fördern, und/oder er kann direkt in Kontakt mit einer die Kristallinität fördernden Schicht gebildet sein, die die Bildung der Kristallstruktur des polykristallinen ferroelektrischen Films fördert.
  • Die Speicherzelle kann einen Transistor umfassen, insbesondere einen ferroelektrischen Feldeffekttransistor, FeFET, und sie kann die Schritte des Bildens einer Kanalregion; des Bildens einer Source-Region und einer Drain-Region; und des Bildens einer Gate-Elektrode derart umfassen, dass der ferroelektrische Film zwischen die Gate-Elektrode und die Kanalregion eingefügt wird. Die die Kristallinität fördernde Schicht kann als zusätzliche Schicht oder als eine Schicht, die die Kanalregion und/oder die Gate-Elektrode umfasst, bereitgestellt werden.
  • Alternativ kann die Speicherzelle einen - insbesondere ferroelektrischen - Kondensator umfassen und sie kann die Schritte des Bildens einer ersten Kondensatorelektrode, des Bildens des ferroelektrischen Films über der ersten Kondensatorelektrode und des Bildens einer zweiten Kondensatorelektrode über dem ferroelektrischen Film umfassen. Die die Kristallinität fördernde Schicht kann als zusätzliche Schicht oder als mindestens eine der Kondensatorelektroden bereitgestellt werden.
  • Das Verfahren kann eine Wärmebehandlung umfassen, die während oder nach der Bildung des ferroelektrischen Films durchgeführt wird, damit der ferroelektrische Film kristallisiert wird, insbesondere eine Wärmebehandlung, die vor oder nach der Bildung der Gate-Elektrode oder nach der Bildung der zweiten Kondensatorelektrode durchgeführt wird.
  • Es wird darauf hingewiesen, dass Merkmale und Vorteile, die im Zusammenhang mit der intergierten Schaltung, insbesondere der Speicherzelle, beschrieben sind, gleichermaßen für das Herstellungsverfahren gelten und die Merkmale des Herstellungsverfahrens frei mit den Merkmalen der integrierten Schaltung, insbesondere der Speicherzelle, kombiniert werden können.
  • Vorteilhafte Ausführungsformen werden nun in Kombination mit den beigefügten Figuren beschrieben.
    • 1 zeigt eine allgemeine Gestaltung eines FeFET-Transistors;
    • 2a zeigt eine schematische Darstellung eines FeFET-Transistors;
    • 2b zeigt eine weitere schematische Darstellung eines FeFET-Transistors;
    • 3 zeigt eine weitere schematische Darstellung eines FeFET-Transistors und
    • 4 zeigt eine schematische Darstellung eines ferroelektrischen Kondensators.
  • Die Erfindung stellt eine integrierte Schaltung bereit, die eine ferroelektrische Speicherzelle enthält. Eine integrierte Schaltung kann eine Vielzahl von Schaltungselementen umfassen, die auf einem einzigen Chip bereitgestellt sind. Die Schaltungselemente können zum Beispiel Speicherzellen umfassen.
  • In einer integrierten Schaltung können verschiedene Arten von Speicherzellen verwendet werden, insbesondere Speicherzellen, die einen ferroelektrischen Transistor oder einen ferroelektrischen Kondensator umfassen oder aus diesem bestehen. Die Figuren zeigen Gestaltungen verschiedener Arten von Speicherzellen, die in integrierten Schaltungen verwendet werden können.
  • 1 zeigt eine allgemeine Gestaltung einer FeFET-Speicherzelle einer integrierten Schaltung, insbesondere einer 1T-Speicherzelle. Der Transistor umfasst ein Substrat 1, zum Beispiel ein Halbleitersubstrat, eine Isolationsschicht 2 über dem Substrat, zum Beispiel ein vergrabenes Oxid, einen Bulk 3 über der Isolationsschicht, eine Kanalregion 4, Source- und Drain-Regionen 5, die in Kontakt mit der Kanalregion sind, eine Grenzschicht 6, eine erste Pufferschicht 7, einen ferroelektrischen Film 8, eine zweite Pufferschicht 9, eine Gate-Elektrode 10 und zum Beispiel ein polykristallines Silizium-Gate 11. Die Kanalregion, die Source-Region und die Drain-Region können jeweils in dem Bulk (wie in der Figur angezeigt) gebildet sein oder in einer separaten Schicht auf der Oberseite des Bulk. Wie vorstehend erwähnt, ist, wenn die Kanalregion in dem Bulk gebildet ist, der Bulk die Schicht, die die Kanalregion umfasst.
  • Es wird darauf hingewiesen, dass auf mehrere dieser Schichten verzichtet werden kann, zum Beispiel auf eines oder mehrere des vergrabenen Oxids, die Grenzschicht und eine oder beide Pufferschichten. Zum Beispiel muss das Substrat kein Halbleitersubstrat sein. Insbesondere kann ein isolierendes Substrat verwendet werden. In diesem Fall kann auf die Isolationsschicht (z. B. das vergrabene Oxid) verzichtet werden. Darüber hinaus kann mehr als ein ferroelektrischer Film bereitgestellt sein, getrennt durch Zwischenschichten.
  • Der Bulk kann ein Halbleiter-Bulk sein, zum Beispiel Silizium. Die Pufferschicht kann ein Isolator sein, insbesondere ein Isolator, der dafür gestaltet ist, Ladungsinjektion zu reduzieren und/oder das Mischen von Materialien zwischen dem ferroelektrischen Film und anderen Schichten, z. B. der Gate-Elektrode oder der Kanalregion, zu reduzieren und/oder das Feld über dem ferroelektrischen Film zu stärken.
  • In den folgenden Ausführungsformen, sind in 1 gezeigte Schichten oder Regionen mit den gleichen Bezugszeichen gekennzeichnet wie in 1, auch wenn sich ihre Zusammensetzung und Struktur in den verschiedenen Ausführungsformen möglicherweise unterscheidet.
  • 2a zeigt einen beispielhaften FeFET-Transistor, der eine Speicherzelle einer integrierten Schaltung bilden oder Teil derselben sein kann, gemäß einer ersten Ausführungsform. Das heißt, die Speicherzelle kann einen derartigen Transistor umfassen oder aus einem solchen bestehen.
  • Im vorliegenden Fall sind die Source- und Drain-Regionen in der gleichen Schicht gebildet wie die Kanalregion. Insbesondere sind sie in diesem Beispiel im Bulk gebildet. Die Source- und Drain-Regionen sind mit jeweiligen Dotierstoffen dotiert. Alternativ wäre es auch möglich, dass die Kanalregion und die Source- und Drain-Regionen zum Beispiel in einer auf dem Bulk abgeschiedenen Schicht gebildet sind.
  • Das Material des ferroelektrischen Films ist in diesem Fall HfO2. Es kann jedoch auch jedes beliebige andere Binäroxid-Ferroelektrikum mit der Formel XO2 verwendet werden, wobei X für ein Übergangsmetall steht.
  • Die Gate-Elektrode kann aus Metall hergestellt sein, zum Beispiel TiN oder TaN, oder aus einem beliebigen Material, das Fachleute für High-k-Metal-Gate-Transistoren einsetzen.
  • In dieser Ausführungsform ist der ferroelektrische Film 8, wie aus der Figur ersichtlich ist, in direktem Kontakt mit der Kanalregion 4. Das heißt, es gibt keine Grenzschicht oder erste Pufferschicht. Darüber hinaus ist die Gate-Elektrode 10 in direktem Kontakt mit dem ferroelektrischen Film. Das heißt, es gibt keine zweite Pufferschicht.
  • Das Kanalmaterial kann ein Material sein, das kein stabiles natives Oxid bildet, zum Beispiel Germanium, und das eine monokristalline oder eine orientierte polykristalline Struktur des ferroelektrischen Films fördert. Das heißt, der ferroelektrische Film ist direkt in Kontakt mit einer die Kristallinität fördernden Schicht gebildet, in diesem Fall die Schicht, in der die Kanalregion gebildet ist.
  • Optional kann die Kanalregion die festgelegte Kristallorientierung als das Ferroelektrikum und/oder eine geringe Kristallfehlanpassung in Bezug auf das Ferroelektrikum aufweisen.
  • Als Beispiel kann die Filmdicke des ferroelektrischen Films im Bereich von 1 bis 30 nm liegen, insbesondere im Bereich von 4 bis 15 nm. Darüber hinaus kann die Gate-Metalldicke im Bereich von 0,5 bis 30 nm liegen, insbesondere zum Beispiel im Bereich von 1 bis 10 nm. Die Dicke der Kanalregion kann im Bereich von 1 bis 50 nm liegen, insbesondere im Bereich von 5 bis 30 nm. Die Dicke der oberen Elektrode kann je nach der Dicke Druck- bis Zugspannung induzieren. Angesichts dessen ist die vorstehend genannte Dicke vorzuziehen. Insbesondere ist die Dicke der Kanalregion derart gewählt, dass die Gitterfehlanpassung gegenüber dem ferroelektrischen Film so klein wie möglich ist.
  • In 2a ist der ferroelektrische Film als monokristalline Schicht ohne Korngrenzen dargestellt. Der ferroelektrische Film kann jedoch auch ein polykristalliner Film mit einer Vielzahl von Kristallkörnern sein, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind. Das heißt, die Kristallkörner weisen eine gemeinsame (festgelegte) Orientierung auf.
  • Im Allgemeinen ist jede beliebige Kombination der vorstehend genannten Materialien möglich. Im Folgenden werden einige spezifische beispielhafte Materialkombinationen dargelegt.
  • Eine beispielhafte Kombination von Materialien ist ein Polysilizium-Gate 11, ein TiN-Metall-Gate 10, ein mit Silizium dotiertes Hafniumoxid als Ferroelektrikum 8, eine reine Germanium- oder eine SiGe-Kanalregion 4 auf der Oberseite eines Silizium-Bulk 3. Dies ist z. B. für einen Gate-First-Prozessablauf geeignet.
  • Eine weitere beispielhafte Kombination von Materialien ist ein Aluminium-Gate 11, ein TiN-Metall-Gate 10, ein Hafniumoxid/Zirconiumoxid-Mischkristall (z. B. Mischverhältnis 1:1) als Ferroelektrikum 8, eine reine Germanium- oder eine SiGe-Kanalregion 4 auf der Oberseite eines Silizium-Bulk 3. Dies ist z. B. für einen Gate-Last-Prozessablauf geeignet.
  • Für eine Plattform in FDSOI-Technologie kann das vorstehend genannte Beispiel verwendet werden, wobei der Bulk 3 aber auch aus Germanium bestehen kann (d. h. kein Materialunterschied zwischen Bulk und Kanalregion). Das vergrabene Oxid 2 könnte Siliziumdioxid sein und das Substrat 1 wäre aus Silizium.
  • Eine weitere beispielhafte Kombination von Materialien ist ein Polysilizium-Gate 11, ein TaN-Metall-Gate 10, ein mit Lanthan dotiertes Hafniumoxid als Ferroelektrikum 8, eine reine Germanium- oder eine SiGe-Kanalregion 4 auf der Oberseite eines Silizium-Bulk 3. Dies ist z. B. für einen Gate-First-Prozessablauf geeignet.
  • 2b zeigt eine Struktur, wie sie aus dem Stand der Technik bekannt ist. Die Struktur ähnelt dem FeFET von 2a. Es ist jedoch eine Grenzschicht 6 (zum Beispiel ein amorphes natives Oxid) zwischen den ferroelektrischen Film 8 und die Kanalregion 4 eingefügt. Diese Grenzschicht führt zu einem polykristallinen ferroelektrischen Film mit Korngrenzen 13 und willkürlichen Kristallorientierungen 14 und mit einer inhomogenen Kristallphase (dadurch angezeigt, dass die Kristalle 15 nicht in der ferroelektrischen Kristallphase liegen).
  • Gemäß einer zweiten (nicht in einer zusätzlichen Figur gezeigten) Ausführungsform weist die Speicherzelle mindestens eine Kanalregion 4, Source- und Drain-Regionen 6, einen ferroelektrischen Film 8 und ein Gate-Metall 10 auf. Das Gate-Metall ist in direktem Kontakt mit dem ferroelektrischen Film.
  • Darüber hinaus können optional ein oder mehrere zusätzliche Elemente, die aus den in 1 gezeigten verschiedenen Elementen ausgewählt sind, Teil der Speicherzelle sein, zum Beispiel ein Substrat 1, eine Isolationsschicht 2 über dem Substrat, ein Bulk 3, eine Grenzschicht 6, eine erste Pufferschicht 7 und/oder ein polykristallines Silizium-Gate 11. Für ein Gate-Last-Bauelement kann das polykristalline Silizium-Gate durch ein Aluminium-Gate ersetzt sein.
  • In dieser Ausführungsform umfasst das Gate-Metall 10 ein Opfermaterial und fungiert als eine die Kristallinität fördernde Schicht.
  • Zum Beispiel können Ti, TiN, dotiertes TiN, Ta, TaN, Hf, nicht-stöchiometrisches HfO2, C, W, La, AI als Opfermaterialien verwendet werden. Vorzugsweise wird eines von Ti, Ta, Hf, Zr, C, La verwendet. Allgemein ist ein Material, insbesondere Metall, mit einer höheren Sauerstoffaffinität als das Substratmaterial, die Elemente in der Kanalregion, der Source-Region, der Drain-Region und dem ferroelektrischen Film als Opfermaterial geeignet.
  • Ähnlich der ersten Ausführungsform kann der ferroelektrische Film eine monokristalline Film Schicht ohne Korngrenzen sein. Der ferroelektrische Film kann jedoch auch ein polykristalliner Film mit einer Vielzahl von Kristallkörnern sein, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind.
  • In dieser Ausführungsform sind andere Strukturen denkbar, so lange die Schicht, die direkt in Kontakt mit dem ferroelektrischen Film ist, zum Beispiel eine Pufferschicht oder eine Grenzschicht des ferroelektrischen Films, das Opfermaterial (Fernopferung) umfasst. Die Schicht, die in direktem Kontakt mit dem ferroelektrischen Film ist und das Opfermaterial umfasst, fungiert als die die Kristallinität fördernde Schicht.
  • Zusätzlich oder alternativ zum Bereitstellen einer die Kristallinität fördernden Schicht, die ein Opfermaterial umfasst, kann der ferroelektrische Film selbst das Opfermaterial umfassen, zum Beispiel als Additiv (direkte Opferung).
  • 3 zeigt einen beispielhaften FeFET, der eine Speicherzelle einer integrierten Schaltung bilden oder Teil derselben sein kann, gemäß einer dritten Ausführungsform.
  • In dieser Ausführungsform sind eine Grenzschicht 6 und eine Pufferschicht 7 zwischen der Kanalregion und dem ferroelektrischen Film 8 eingefügt. Die Pufferschicht ist direkt in Kontakt mit dem ferroelektrischen Film. Diese Pufferschicht wird als eine Keimschicht verwendet und ist derart gestaltet, dass sie die Kristallorientierung in dem ferroelektrischen Film fördert, d. h. sie ist eine die Kristallinität fördernde Schicht.
  • Die Pufferschicht ist eine monokristalline oder eine polykristalline Schicht mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind und die Kristallorientierung der monokristallinen Pufferschicht oder die Orientierung der festgelegten Kristallachse der polykristallinen Puffersicht die gleiche ist wie die Orientierung des ferroelektrischen Films. In 3 weist der ferroelektrische Film zum Beispiel eine polykristalline Struktur auf, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind.
  • Im Allgemeinen ist jede beliebige Kombination der vorstehend genannten Materialien möglich. Im Folgenden werden einige spezifische Materialkombinationen dargelegt.
  • Eine beispielhafte Kombination von Materialien ist ein Polysilizium-Gate 11, ein TiN-Metall-Gate 10, ein mit Silizium dotiertes Hafniumoxid als Ferroelektrikum 8, eine TiN-Keimschicht mit einer bevorzugten Kristallorientierung 7, eine (nitridierte) SiO2-Grenzschicht 6 auf der Oberseite einer Siliziumkanal- 4 und -bulkregion 3.
  • Eine weitere beispielhafte Kombination von Materialien ist ein Polysilizium-Gate 11, ein TiN-Metall-Gate 10, ein mit Silizium dotiertes Hafniumoxid als Ferroelektrikum 8, eine Platin-Keimschicht 7, eine (nitridierte) SiO2-Grenzschicht 6 auf der Oberseite einer Siliziumkanal- 4 und -bulkregion 3.
  • Im Folgenden wird ein erstes Fertigungsverfahren gemäß der vorliegenden Erfindung beschrieben. Dieses Fertigungsverfahren kann verwendet werden, um zum Beispiel die Speicherzelle von 2a zu erzielen.
  • Über einem Substrat wird mit einem beliebigen bekannten Verfahren eine Isolationsschicht gebildet und anschließend wird mit einem beliebigen bekannten Verfahren ein Bulk-Material über der Isolationsschicht abgeschieden. Auf die Isolationsschicht kann verzichtet werden, falls das Substrat selbst isolierende Eigenschaften aufweist.
  • Danach wird eine Kanalregion gebildet. Die Kanalregion kann zum Beispiel durch Germanium-Kondensation in einen Si-Bulk hinein gebildet werden. Alternativ kann die Kanalregion durch epitaktisches Aufwachsen des Kanalmaterials gebildet werden. Auf diese Art kann ein im Vergleich zum Bulk-Material vollkommen anderes Kanalmaterial verwendet werden. Das epitaktische Aufwachsen eines anderen Kanalmaterials kann durch Atomlagenabscheidung, physikalische Gasphasenabscheidung wie Sputterdeposition, Laserstrahlverdampfen, chemische Gasphasenabscheidung, Molekularstrahlepitaxie oder ein beliebiges anderes für epitaktisches Aufwachsen geeignetes Abscheidungsverfahren erreicht werden.
  • Vorzugsweise, aber nicht unabdingbar, kann die Kanalregion in einer orientierten polykristallinen oder in einer monokristallinen Kristallstruktur gebildet werden oder eine derartige Kristallstruktur erzielen, bevor ein Ferroelektrikum auf der Kanalregion abgeschieden wird. Alternativ oder zusätzlich kann das Kanalmaterial eine geringe Gitterfehlanpassung in Bezug auf das ferroelektrische Material, das auf die Oberseite der Kanalregion abgeschieden wird, aufweisen.
  • Zum Beispiel können die Materialien, die in der ersten Ausführungsform mit Verweis auf 2a genannt wurden, für Substrat, Isolationsschicht, Bulk, Kanalregion und Source- und Drain-Regionen verwendet werden. Insbesondere die Kanalregion kann ein Material umfassen, das kein natives Oxid bildet oder das nur ein instabiles natives Oxid bildet.
  • Optional kann nach dem Bilden des Bulks und der Kanalregion ein Säuberungsschritt, zum Beispiel ein Ätzschritt mit Fluorwasserstoff (HF), durchgeführt werden, um Oxidreste und/oder das instabile native Oxid, die/das sich möglicherweise auf der Oberfläche der Kanalregion gebildet haben/hat, zu entfernen. Der Säuberungsschritt ist nicht auf HF-Ätzen eingeschränkt und Fachleuten sind verschiedene Möglichkeiten bekannt, das Oxid über der Kanalregion zu entfernen. Zum Beispiel kann dies durch nasschemische Bearbeitung oder durch Trockenätzen geschehen.
  • Als Nächstes wird ein ferroelektrischer Film gebildet. Der Film kann durch Atomlagenabscheidung, physikalische Gasphasenabscheidung, chemische Abscheidung aus der Lösung, Laserstrahlabscheidung oder ein beliebiges anderes Abscheidungsverfahren, das zum Bilden eines ferroelektrischen Films geeignet ist, gebildet werden. Zum Beispiel können die vorstehend im Zusammenhang mit Ausführungsform 1 dargelegten Materialien verwendet werden.
  • Die Kristallisation zu der ferroelektrischen Phase und die Bildung einer monokristallinen oder einer orientierten polykristallinen Kristallstruktur des ferroelektrischen Films kann in einem oder mehreren Schritten erreicht werden, die zum Beispiel die Filmbildung des ferroelektrischen Films und/oder einen oder mehrere Temperschritte im Anschluss an die Filmbildung enthalten können.
  • Als Beispiel kann die Abscheidungstemperatur derart gewählt werden, dass die Kristallisation zu der ferroelektrischen Phase und/oder die Bildung einer polykristallinen oder monokristallinen Kristallstruktur zumindest teilweise während der Abscheidung erreicht wird. Falls die Kristallisation zu der ferroelektrischen Phase und/oder die Bildung der Kristallstruktur während der Abscheidung nicht oder nicht vollständig erreicht wird, kann sie nach der Abscheidung erreicht oder abgeschlossen werden, zum Beispiel über eine Temperung, z. B. eine Postmetallisierungstemperung (Temperung nach der Abscheidung einer oberen Elektrode).
  • Nach Bildung des ferroelektrischen Films kann optional ein Temperschritt durchgeführt werden. Dieser kann zum Beispiel die Kristallisation zu der ferroelektrischen Phase und/oder die Bildung der polykristallinen oder monokristallinen Kristallstruktur zumindest teilweise erreichen, insbesondere abschließen. Der Temperschritt kann schnelle thermische Bearbeitung (Rapid Thermal Processing, RTP), Blitzpulstemperung (Spike Annealing), Laser-Temperung oder einen beliebigen anderen thermischen Schritt umfassen, der die Kristallisationstemperatur des ferroelektrischen Films überschreitet. Der Temperschritt kann in verschiedenen Umgebungen durchgeführt werden, wie etwa in Stickstoff- oder Sauerstoffatmosphäre. Auf diesen Temperschritt kann auch verzichtet werden.
  • Als Nächstes wird durch ähnliche Verfahren, wie sie für die Abscheidung des ferroelektrischen Films beschrieben wurden, ein Gate-Metall abgeschieden, um eine Gate-Elektrode zu bilden.
  • Dementsprechend wird der ferroelektrische Film zwischen die Gate-Elektrode und die Kanalregion eingefügt und ist direkt in Kontakt mit diesen.
  • Nach Bildung des Gate-Metalls kann optional (alternativ oder zusätzlich zu einem Temperschritt, der vor der Abscheidung des Gate-Metalls durchgeführt wird) ein Temperschritt durchgeführt werden. Dieser kann zum Beispiel die Kristallisation zu der ferroelektrischen Phase und/oder die Bildung der polykristallinen oder monokristallinen Kristallstruktur zumindest teilweise erreichen und insbesondere abschließen. Der Temperschritt kann schnelle thermische Bearbeitung (Rapid Thermal Processing, RTP), Blitzpulstemperung (Spike Annealing), Laser-Temperung oder einen beliebigen anderen thermischen Schritt umfassen, der die Kristallisationstemperatur des ferroelektrischen Films überschreitet. Der Temperschritt kann in verschiedenen Umgebungen durchgeführt werden, wie etwa in Stickstoff- oder Sauerstoffatmosphäre. Verfahren zum Tempern eines derartigen Stapels sind Fachleuten bekannt. Auf diesen Temperschritt kann auch verzichtet werden.
  • Nach Bildung des Gate-Metalls und, sofern zutreffend, nach dem Temperschritt wird ein polykristallines Silizium-Gate gebildet, zum Beispiel gemäß dem standardmäßigen CMOS-Baseline-Ablauf.
  • Der Fertigungsprozess kann das Strukturieren einer oder mehrerer der Schichten, die während der Fertigung abgeschieden werden, umfassen. Fachleuten sind geeignete auf dem Fachgebiet bekannte Strukturierungsschritte bekannt.
  • Nach der Strukturierung werden die Source- und Drain-Regionen gebildet, zum Beispiel durch allgemein bekannte Dotierschritte im Bulk. Darüber hinaus können Source- und Drain-Regionen auch z. B. durch Silizidierung gebildet werden.
  • Der ferroelektrische Film, der bei Verwendung des vorstehenden Verfahrens entsteht, kann je nach den verwendeten Materialien und/oder der Kristallstruktur der Kanalregion monokristallin oder ein orientierter polykristalliner Film sein.
  • Im Weiteren wird ein zweites Fertigungsverfahren für einen FeFET einer integrierten Schaltung gemäß der vorliegenden Erfindung beschrieben.
  • Dieses Fertigungsverfahren führt zu einem FeFET mit einer Schicht, die ein Opfermaterial umfasst, z. B. die Struktur der zweiten Ausführungsform. Materialien für die verschiedenen Schichten können zum Beispiel aus den Materialien ausgewählt werden, die in Zusammenhang mit der ersten und der zweiten Ausführungsform beschrieben wurden. Opfermaterialien können zum Beispiel aus den Materialien ausgewählt werden, die im Zusammenhang mit der zweiten Ausführungsform beschrieben wurden.
  • Geeignete Verfahren zum Bilden des Bauelements mit einer Schicht, die ein Opfermaterial umfasst, ähneln sehr den Verfahren, die im Zusammenhang mit dem vorstehend erläuterten Verfahren beschrieben wurden. Im Folgenden werden nur die Verfahrensschritte beschrieben, die sich von dem ersten Verfahren unterscheiden.
  • Die Unterschiede im Vergleich zu dem ersten Verfahren entstehen aus Schritten, mit deren Hilfe das Opfermaterial in die jeweilige Schicht eingebunden und optional aktiviert wird.
  • Zuerst wird das Einbinden des Opfermaterials in den ferroelektrischen Film beschrieben. Dies wird als direkte Opferung bezeichnet. Das Verfahren des Einbindens des Opfermaterials hängt von dem Verfahren zur Bildung des ferroelektrischen Films ab.
  • Wenn der ferroelektrische Film über Atomlagenabscheidung abgeschieden wird, bei der eine Präkursorquelle zum Abscheiden des ferroelektrischen Materials verwendet wird, können die Opfermaterialien durch eine zusätzliche Präkursorquelle in den Film eingearbeitet werden, die zwischen den Präkursorimpulsen gepulst wird, die zur Bildung des ferroelektrischen Materials führen. Das heißt, das Opfermaterial wird in situ durch Wechseln von Präkursorimpulsen eingebunden.
  • Wenn der ferroelektrische Film über physikalische Gasphasenabscheidung abgeschieden wird, können die Opfermaterialien über gemeinsames Sputtern in den Film eingearbeitet werden, d. h. durch Sputtern eines zusätzlichen Targets aus dem Opfermaterial während der Abscheidung des ferroelektrischen Films.
  • Alternativ können die Opfermaterialien nach Bildung des ferroelektrischen Films in den ferroelektrischen Film eingearbeitet werden, zum Beispiel durch Implantation.
  • Fachleuten sind unterschiedliche Verfahren zum Dotieren des ferroelektrischen Films ex situ oder in situ je nach dem verwendeten Abscheidungsverfahren bekannt.
  • Ein Opfermaterial kann auch auf der Oberseite des ferroelektrischen Films abgeschieden werden oder in einer Schicht enthalten sein, die direkt in Kontakt mit dem ferroelektrischen Film ist, zum Beispiel das Gate-Metall. Dies wird als Fernopferung bezeichnet.
  • Die Abscheidung eines Opfermaterials auf der Oberseite des ferroelektrischen Films kann durch verschiedene, Fachleuten bekannte Verfahren der Filmabscheidung erreicht werden, zum Beispiel Atomlagenabscheidung (Atomic Layer Deposition, ALD), physikalische Gasphasenabscheidung (Physical Vapor Deposition, PVD) oder chemische Gasphasenabscheidung (Chemical Vapor Deposition, CVD).
  • Das Einarbeiten des Opfermaterials in andere Schichten, z. B. das Gate-Metall, kann auf ähnliche Weise erreicht werden, wie es für das Einarbeiten des Opfermaterials in den ferroelektrischen Film beschrieben wurde.
  • Nach Bereitstellen des Opfermaterials (entweder direkt oder entfernt) wird ein anschließender thermischer Temperschritt durchgeführt. Dieser Temperschritt führt zur Eliminierung des Grenzschichtoxids mittels eines Opferungsprozesses. Das heißt, Sauerstoff diffundiert weg von der Grenzschicht und hin zum Opfermaterial. Dies kann ein zweckbestimmter Temperschritt für den Opferungsprozess sein oder eine thermische Behandlung, die in allgemein bekannter Halbleiterbearbeitung zu anderen Zwecken verwendet wird, z. B. zur Aktivierung des Source-Drain-Übergangs.
  • Die vorstehend beschriebenen Fertigungsverfahren können auch auf die Fertigung des FeFET der dritten Ausführungsform angewendet werden. Allerdings kann auf die Entfernung einer Grenzschicht verzichtet werden und die Pufferschicht kann mit einem beliebigen, Fachleuten bekannten Verfahren zum Abscheiden von Keimschichten des spezifischen Materials mit der erforderlichen Kristallorientierung abgeschieden werden.
  • Das heißt, die Keimschicht wird derart aufgewachsen, dass sie eine orientierte polykristalline Kristallstruktur oder eine monokristalline Kristallstruktur aufweist, und/oder eine derartige Kristallstruktur wird durch eine Behandlung der Keimschicht, z. B. eine Wärmebehandlung, erzielt, bevor das Ferroelektrikum auf der Keimschicht abgeschieden wird.
  • Die Kristallorientierung der Keimschicht, auf der der ferroelektrische Film abgeschieden wird, fördert die Bildung einer monokristallinen oder orientierten polykristallinen Kristallstruktur innerhalb des ferroelektrischen Films. Diese Bildung kann in einem oder mehreren Schritten erreicht werden, die zum Beispiel die Filmbildung des ferroelektrischen Films und/oder einen oder mehrere Temperschritte im Anschluss an die Filmbildung enthalten können.
  • 4 zeigt eine schematische Darstellung eines ferroelektrischen Kondensators einer integrierten Schaltung gemäß einer vierten Ausführungsform. In diesem Fall ist der ferroelektrische Film 8 in direktem Kontakt mit zwei Kondensatorelektroden 12 und 13 und ist ein polykristalliner Film mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind. Alternativ kann der ferroelektrische Film ein monokristalliner Film sein.
  • Im Allgemeinen ist jede beliebige Kombination von Materialien, die im Zusammenhang mit den Transistoren dargelegt wurde, (für entsprechende Elemente) möglich. Im Folgenden werden einige spezifische beispielhafte Materialkombinationen für einen ferroelektrischen Kondensator dargelegt.
  • Eine beispielhafte Kombination von Materialien ist eine obere Elektrode 13 aus TiN, ein mit Silizium dotiertes Hafniumoxid als Ferroelektrikum 8 und eine TiN-Keimschicht mit einer bevorzugten Kristallorientierung 12. Dies kann eine Kondensatorimplementierung sein, die z. B. für Graben-(Trench-)kondensator-Prozessabläufe verwendet wird.
  • Eine andere beispielhafte Kombination von Materialien ist eine obere Elektrode 13 aus hochdotiertem Polysilizium, ein mit Silizium dotiertes Hafniumoxid als Ferroelektrikum 8 und eine untere Elektrode 12 aus hochdotiertem Polysilizium oder Silizium. Dies kann eine Kondensatorimplementierung sein, die z. B. für einen Prozessablauf eines planaren Kondensators verwendet wird.
  • Eine andere beispielhafte Kombination von Materialien ist eine obere Elektrode 13 aus TiN, ein Hafniumoxid/Zirconiumoxid-Mischkristall (Mischverhältnis 1:1) als Ferroelektrikum 8 und eine TiN-Keimschicht mit einer bevorzugten Kristallorientierung 12. Dies kann eine Kondensatorimplementierung sein, die z. B. für Schichtkondensator-Prozessabläufe verwendet wird.
  • Eine andere beispielhafte Kombination von Materialien ist eine obere Elektrode 13 aus TaN, ein Hafniumoxid/Zirconiumoxid-Mischkristall (Mischverhältnis 1:1) als Ferroelektrikum 8 und eine TaN-Keimschicht mit einer bevorzugten Kristallorientierung 12. Dies kann eine Kondensatorimplementierung sein, die z. B. für Schichtkondensator-Prozessabläufe verwendet wird.
  • Obwohl die bisher erläuterten Ausführungsformen und Beispiele der vorliegenden Erfindung separat beschrieben wurden, versteht es sich, dass einige oder alle der vorstehend beschriebenen Merkmale auf verschiedene Weise auch kombiniert werden können. Die vorstehend erläuterten Ausführungsformen sind insbesondere nicht als Einschränkungen vorgesehen, sondern dienen als Beispiele, die Merkmale und Vorteile der Erfindung veranschaulichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7709359 B2 [0022]

Claims (16)

  1. Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, die einen ferroelektrischen Film (8) umfasst, der ein Binäroxid-Ferroelektrikum mit der Formel XO2 umfasst, wobei X für ein Übergangsmetall steht, wobei der ferroelektrische Film (8) ein polykristalliner Film mit einer Vielzahl von Kristallkörnern ist, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert sind, oder wobei der ferroelektrische Film (8) ein monokristalliner Film ist, wobei der ferroelektrische Film (8) Additive umfasst, die die Bildung der Kristallstruktur des monokristallinen Films fördern, und/oder wobei die Speicherzelle eine die Kristallinität fördernde Schicht umfasst, die direkt in Kontakt mit dem ferroelektrischen Film (8) ist und die Bildung der Kristallstruktur des monokristallinen Films fördert.
  2. Integrierte Schaltung nach Anspruch 1, wobei die Speicherzelle einen Transistor mit einer Gate-Elektrode (10) und einer Kanalregion (4) umfasst, wobei der ferroelektrische Film (8) zwischen der Gate-Elektrode (10) und der Kanalregion (4) eingefügt ist, insbesondere einen ferroelektrischen Feldeffekttransistor, FeFET, oder wobei die Speicherzelle einen Kondensator mit einer ersten Kondensatorelektrode (12) und einer zweiten Kondensatorelektrode (13) umfasst, wobei der ferroelektrische Film (8) zwischen der ersten Kondensatorelektrode (12) und der zweiten Kondensatorelektrode (13) eingefügt ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei der ferroelektrische Film (8) der polykristalline Film ist und wobei der ferroelektrische Film (8) Additive umfasst, die die Bildung der Kristallstruktur des polykristallinen Films fördert, und/oder wobei die Speicherzelle eine die Kristallinität fördernde Schicht umfasst, die direkt in Kontakt mit dem ferroelektrischen Film (8) ist und die Bildung der Kristallstruktur des polykristallinen Films fördert.
  4. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei die Struktur und/oder Zusammensetzung der die Kristallinität fördernden Schicht derart gestaltet ist, dass sie die Bildung des monokristallinen Films oder des polykristallinen Films fördert.
  5. Integrierte Schaltung nach einem der Ansprüche 2 bis 4, wobei eine die Kristallinität fördernde Schicht oder die die Kristallinität fördernde Schicht eine Pufferschicht (7, 9) ist, die zwischen dem ferroelektrischen Film (8) und der Kanalregion (4) eingefügt ist, und/oder eine Pufferschicht, die zwischen dem ferroelektrischen Film (8) und der Gate-Elektrode (10) oder zwischen dem ferroelektrischen Film (8) und mindestens einer der ersten und der zweiten Kondensatorelektrode (12, 13) eingefügt ist, und wobei die Pufferschicht (7, 9) die gleiche oder eine ähnliche Kristallstruktur wie der ferroelektrische Film (8) aufweist.
  6. Integrierte Schaltung nach Anspruch 5, wobei die Pufferschicht (7, 9) umfasst: ein kristallines Metall, insbesondere Pt, TiN, TaN, In2O5Sn oder Sr2RuO4, oder einen kristallinen Isolator, insbesondere Zr1-xYxO2, SrTiO3, Al2O3 oder TiO2, oder einen kristallinen Halbleiter, insbesondere Ge, GeaSi1-a, GaN, GaAs, InbGa1-bAs, InP, InAs, IncAl1-cAs, GaSb, lndGa1-dSb, AlSb oder InSb.
  7. Integrierte Schaltung nach einem der Ansprüche 2 bis 5, wobei eine Schicht, die die Kanalregion (4) umfasst, die die Kristallinität fördernde Schicht ist und die Kanalregion ein Material umfasst, das kein natives Oxid oder ein instabiles natives Oxid bildet und/oder mit dem Material des ferroelektrischen Films (8) gitterangepasst ist.
  8. Integrierte Schaltung nach einem der Ansprüche 2 bis 7, wobei das Halbleitermaterial der Kanalregion (4) ein beliebiges von Ge, GexSi1-x, GaN, GaAs, lnxGa1-x, As, Si, InP, InAs, InxAl1-xAs, GaSb, InxGa1-xSb, AlSb, InSb oder eine Kombination aus einem oder mehreren dieser Materialien umfasst.
  9. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der ferroelektrische Film (8) und/oder eine die Kristallinität fördernde Schicht oder die die Kristallinität fördernde Schicht ein Opfermaterial umfasst, das dafür gestaltet ist, eine Grenzschichtenbildung zu vermeiden und/oder ein epitaktisches Aufwachsen des ferroelektrischen Films (8) zu fördern.
  10. Integrierte Schaltung nach Anspruch 9, wobei die Gate-Elektrode (10) oder mindestens eine der ersten und der zweiten Kondensatorelektrode (12, 13) die die Kristallinität fördernde Schicht ist und das Opfermaterial umfasst, oder wobei eine Schicht, die zwischen den ferroelektrischen Film (8) und der Gate-Elektrode (10) oder zwischen dem ferroelektrischen Film (8) und mindestens einer der ersten und der zweiten Kondensatorelektrode (12, 13) eingefügt ist, die die Kristallinität fördernde Schicht ist und das Opfermaterial umfasst.
  11. Integrierte Schaltung nach einem der Ansprüche 9 oder 10, wobei das Opfermaterial ein beliebiges von Ti, TiN, dotiertem TiN, Ta, TaN, Hf, nicht-stöchiometrischem HfO2, C, W, La, Al und/oder ein Material, insbesondere ein Metall, mit einer höheren Sauerstoffaffinität als das Substratmaterial, die Elemente in der Kanalregion (4) und dem ferroelektrischen Film (8) umfasst.
  12. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, wobei der ferroelektrische Film (8) Additive und/oder eine die Kristallinität fördernde Schicht umfasst oder die die Kristallinität fördernde Schicht dafür gestaltet ist, die Homogenität der Kristallphase des ferroelektrischen Films (8) zu fördern.
  13. Verfahren zur Herstellung einer integrierten Schaltung, die eine ferroelektrische Speicherzelle enthält, umfassend: Bilden eines polykristallinen ferroelektrischen Films (8) mit einer Vielzahl von Kristallkörnern, wobei die Kristallkörner entlang einer festgelegten Kristallachse orientiert werden, oder eines monokristallinen ferroelektrischen Films (8), wobei der ferroelektrische Film (8) ein Binäroxid-Ferroelektrikum mit der Formel XO2 umfasst, wobei X für ein Übergangsmetall steht, and wobei der monokristalline ferroelektrische Film (8) Additive umfasst, die die Bildung der Kristallstruktur des monokristallinen ferroelektrischen Films (8) fördern, und/oder direkt in Kontakt mit einer die Kristallinität fördernden Schicht gebildet wird, die die Bildung der Kristallstruktur des monokristallinen ferroelektrischen Films (8) fördert.
  14. Verfahren nach Anspruch 13, wobei der polykristalline ferroelektrische Film (8) Additive umfasst, die die Bildung der Kristallstruktur des polykristallinen ferroelektrischen Films (8) fördern, und/oder direkt in Kontakt mit einer die Kristallinität fördernden Schicht gebildet wird, die die Bildung der Kristallstruktur des polykristallinen ferroelektrischen Films (8) fördert.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Speicherzelle einen Transistor umfasst und wobei das Verfahren ferner die Schritte des Bildens einer Kanalregion (4) und des Bildens einer Gate-Elektrode (10) derart umfasst, dass der ferroelektrische Film (8) zwischen die Gate-Elektrode (10) und die Kanalregion (4) eingefügt wird, wobei die die Kristallinität fördernde Schicht als eine zusätzliche Schicht oder als eine Schicht, die die Kanalregion (4) und/oder die Gate-Elektrode (10) umfasst, bereitgestellt wird, oder wobei die Speicherzelle einen Kondensator umfasst und wobei das Verfahren ferner die Schritte des Bildens einer ersten Kondensatorelektrode (12) und des Bildens einer zweiten Kondensatorelektrode (13) derart umfasst, dass der ferroelektrische Film (8) zwischen die erste Kondensatorelektrode (12) und die zweite Kondensatorelektrode (13) eingefügt wird, wobei die die Kristallinität fördernde Schicht als eine zusätzliche Schicht oder als die erste Kondensatorelektrode (12) oder als die zweite Kondensatorelektrode (13) bereitgestellt wird.
  16. Verfahren nach einem der Ansprüche 14 oder 15, umfassend eine Wärmebehandlung, die während oder nach der Bildung des ferroelektrischen Films (8) durchgeführt wird, so dass der ferroelektrische Film (8) kristallisiert wird, insbesondere eine Wärmebehandlung, die vor oder nach der Bildung der Gate-Elektrode (11) oder der zweiten Kondensatorelektrode (13) durchgeführt wird.
DE102016015010.6A 2016-12-14 2016-12-14 Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür Pending DE102016015010A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016015010.6A DE102016015010A1 (de) 2016-12-14 2016-12-14 Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
US15/838,011 US10872905B2 (en) 2016-12-14 2017-12-11 Integrated circuit including a ferroelectric memory cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016015010.6A DE102016015010A1 (de) 2016-12-14 2016-12-14 Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
DE102016015010A1 true DE102016015010A1 (de) 2018-06-14

Family

ID=62490265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016015010.6A Pending DE102016015010A1 (de) 2016-12-14 2016-12-14 Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür

Country Status (2)

Country Link
US (1) US10872905B2 (de)
DE (1) DE102016015010A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
JP2020505789A (ja) * 2017-01-20 2020-02-20 ウェイミン リーLI, Weimin 三次元不揮発性メモリデバイスを構築するためのメタルゲートファースト法の使用
US10332874B2 (en) * 2017-05-03 2019-06-25 International Business Machines Corporation Indirect readout FET
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10453862B1 (en) * 2018-03-28 2019-10-22 Sandisk Technologies Llc Ferroelectric non-volatile memory
US10461095B2 (en) 2018-03-28 2019-10-29 Sandisk Technologies Llc Ferroelectric non-volatile memory
US10453861B1 (en) * 2018-03-28 2019-10-22 Sandisk Technologies Llc Ferroelectric non-volatile memory
FR3082658A1 (fr) 2018-06-15 2019-12-20 Stmicroelectronics (Crolles 2) Sas Transistor fefet
US10833150B2 (en) * 2018-07-11 2020-11-10 International Business Machines Corporation Fast recrystallization of hafnium or zirconium based oxides in insulator-metal structures
KR20200071852A (ko) 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
KR102681259B1 (ko) * 2019-08-06 2024-07-03 에스케이하이닉스 주식회사 강유전 유도층을 포함하는 강유전 메모리 장치
US11335790B2 (en) * 2019-09-20 2022-05-17 Sandisk Technologies Llc Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
KR20210047592A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
KR20210081180A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법
US11121140B2 (en) * 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
DE102021101243A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
US11557609B2 (en) * 2021-03-04 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming the same
US11769815B2 (en) * 2021-03-05 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device
US11574927B2 (en) * 2021-04-16 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and method for manufacturing the same
US11659714B1 (en) 2021-05-07 2023-05-23 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer, and method of forming such
US12035537B2 (en) 2021-05-12 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interface film to mitigate size effect of memory device
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11903217B2 (en) * 2021-08-05 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device with a metal layer having a crystal orientation for improving ferroelectric polarization and method for forming the ferroelectric memory device
US11729991B1 (en) 2021-11-01 2023-08-15 Kepler Computing Inc. Common mode compensation for non-linear polar material based differential memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11997853B1 (en) 2022-03-07 2024-05-28 Kepler Computing Inc. 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset
CN115064555B (zh) * 2022-06-09 2023-04-07 西安电子科技大学 一种铁电组装栅场效应晶体管的多值存储器件
US20240014320A1 (en) * 2022-07-11 2024-01-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Structures for a ferroelectric field-effect transistor and related methods
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices
CN116419578B (zh) * 2023-06-12 2023-09-08 北京大学 基于局部单晶相的降低初始化电压的阻变存储器及其制备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071816A1 (en) * 2000-03-23 2001-09-27 Symetrix Corporation Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
US20010051436A1 (en) * 1999-12-27 2001-12-13 Kim Hong Koo Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
DE10352655A1 (de) * 2003-11-11 2005-06-30 Universität Augsburg Heteroepitaxieschicht und Verfahren zu ihrer Herstellung
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US20140254275A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor memory device
US20140355328A1 (en) * 2013-06-04 2014-12-04 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US20150340372A1 (en) * 2014-05-20 2015-11-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US20160005961A1 (en) * 2013-07-04 2016-01-07 Kabushiki Kaisha Toshiba Semiconductor device and dielectric film
DE102015015854A1 (de) * 2015-12-03 2017-06-08 Namlab Ggmbh Ferroelektrische Multi-Level-Speicherzelle für eine integrierte Schaltung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183594B2 (en) * 2007-03-15 2012-05-22 National University Corporation Toyohashi University Of Technology Laminar structure on a semiconductor substrate
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
GB0809840D0 (en) * 2008-05-30 2008-07-09 Univ Catholique Louvain Ferroelectric organic memories with ultra-low voltage operation
KR101443063B1 (ko) * 2008-07-17 2014-09-24 삼성전자주식회사 강유전체 박막의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US20160064510A1 (en) * 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051436A1 (en) * 1999-12-27 2001-12-13 Kim Hong Koo Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor
WO2001071816A1 (en) * 2000-03-23 2001-09-27 Symetrix Corporation Ferroelectric fet with polycrystalline crystallographically oriented ferroelectric material
DE10352655A1 (de) * 2003-11-11 2005-06-30 Universität Augsburg Heteroepitaxieschicht und Verfahren zu ihrer Herstellung
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US20140254275A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor memory device
US20140355328A1 (en) * 2013-06-04 2014-12-04 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US20160005961A1 (en) * 2013-07-04 2016-01-07 Kabushiki Kaisha Toshiba Semiconductor device and dielectric film
US20150340372A1 (en) * 2014-05-20 2015-11-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
DE102015015854A1 (de) * 2015-12-03 2017-06-08 Namlab Ggmbh Ferroelektrische Multi-Level-Speicherzelle für eine integrierte Schaltung

Also Published As

Publication number Publication date
US20180166453A1 (en) 2018-06-14
US10872905B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
DE102016015010A1 (de) Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
DE102015015854B4 (de) Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
DE102015200946B4 (de) Halbleitervorrichtung mit ferroelektrischem Hafniumoxid und Herstellungsverfahren
DE102017115340B4 (de) Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE112020001926T5 (de) Dotierte polare Schichten und Halbleitervorrichtung enthaltend dieselben
EP3830825B1 (de) Ferroelektrische halbleitervorrichtung und verfahren zur herstellung einer speicherzelle
DE112020000956T5 (de) Hochdichte nichtflüchtige niederspannungs-differentialspeicher-bitzelle mit gemeinsamer plattenleitung
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE69828834T2 (de) Ferroelektrische Speicherzelle und deren Herstellungsverfahren
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE102021119950A1 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE102005051573B4 (de) MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial
DE102020120917A1 (de) Halbleitervorrichtung und verfahren
DE102022100588A1 (de) Ferroelektrischer double-gate-feldeffekttransistor und verfahren zu dessen herstellung
DE112017008314T5 (de) Ferroelektrische gate-dielektrika in integrierten schaltungen
DE112019006336T5 (de) Halbleitervorrichtung, herstellungsverfahren davon und elektronisches gerät
DE102020119801A1 (de) Ferroelektrische direktzugriffspeichervorrichtung mit keimschicht
DE102009011880A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102018108152A1 (de) Halbleiterbauelement und herstellungsverfahren davon
DE102020100126B3 (de) Integrierter Schaltkreis mit zumindest einem Feldeffekttransistor und einer Metall-Ferroelektrikum-Metall-Struktur
DE102014212483A1 (de) Komplexes Schaltungselement und Kondensator mit CMOS-kompatiblen antiferroelektrischen High-k-Materialien
DE102020134634A1 (de) Ferroelektrischer direktzugriffsspeicher (feram) mit gestapelter ferroelektrischer film und verfahren zum ausbilden desselben
DE102023126391A1 (de) Einfügen einer sperrschicht zum induzieren vonantiferroelektrizität in eine ferroelektrische struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000

R016 Response to examination communication