KR20210039556A - 표시 장치 및 표시 장치 구동 방법 - Google Patents

표시 장치 및 표시 장치 구동 방법 Download PDF

Info

Publication number
KR20210039556A
KR20210039556A KR1020190121935A KR20190121935A KR20210039556A KR 20210039556 A KR20210039556 A KR 20210039556A KR 1020190121935 A KR1020190121935 A KR 1020190121935A KR 20190121935 A KR20190121935 A KR 20190121935A KR 20210039556 A KR20210039556 A KR 20210039556A
Authority
KR
South Korea
Prior art keywords
sub
pixel
driving transistor
sensing
transistor
Prior art date
Application number
KR1020190121935A
Other languages
English (en)
Inventor
박준민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190121935A priority Critical patent/KR20210039556A/ko
Priority to CN202010868469.2A priority patent/CN112599055B/zh
Priority to US17/004,366 priority patent/US11250747B2/en
Priority to DE102020125417.2A priority patent/DE102020125417A1/de
Publication of KR20210039556A publication Critical patent/KR20210039556A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터 및 발광 소자를 포함하고, 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀을 갖는 표시 패널, 복수의 서브 픽셀에 데이터 전압을 공급하는 데이터 구동부, 복수의 서브 픽셀에 게이트 신호를 공급하는 게이트 구동부, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러, 및 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하여, 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성된 검출부를 포함한다.

Description

표시 장치 및 표시 장치 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 표시 장치 구동 방법에 관한 것으로서, 보다 상세하게는 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출할 수 있는 표시 장치 및 표시 장치 구동 방법에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.
이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 픽셀에 게이트 신호 및 데이터 전압이 등의 신호가 공급되면, 선택된 서브 픽셀이 발광함으로써 영상을 표시할 수 있다. 표시 패널의 서브 픽셀에는 다양한 트랜지스터가 배치된다. 서브 픽세렝 배치된 트랜지스터의 전극들이 공정 중에 또는 공정 완료 후 진행성으로 쇼트되는 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출할 수 있는 표시 장치 및 표시 장치 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 서브 픽셀의 스토리지 커패시터의 양 전극 간의 쇼트 발생 여부를 검출할 수 있는 표시 장치 및 표시 장치 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 복수의 서브 픽셀이 기준 전압 라인을 공유하는 구조에 의해 발생할 수 있는 센싱 오류를 해결할 수 있는 표시 장치 및 표시 장치 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 서브 픽셀의 스위칭 트랜지스터와 센싱 트랜지스터가 하나의 게이트 라인을 공유하는 구조에서 스위칭 트랜지스터와 센싱 트랜지스터가 별도의 게이트 라인에 연결된 것과 동일한 방식으로 센싱이 가능한 표시 장치 및 표시 장치 구동 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터 및 발광 소자를 포함하고, 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀을 갖는 표시 패널, 복수의 서브 픽셀에 데이터 전압을 공급하는 데이터 구동부, 복수의 서브 픽셀에 게이트 신호를 공급하는 게이트 구동부, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러, 및 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하여, 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성된 검출부를 포함한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치 구동 방법은 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀의 구동 트랜지스터의 문턱 전압을 센싱하는 단계, 구동 트랜지스터의 문턱 전압 센싱 결과에 기초하여 구동 트랜지스터의 문턱 전압을 보상하는 단계, 구동 트랜지스터의 이동도를 센싱하는 단계, 및 구동 트랜지스터의 문턱 전압 센싱 결과 및 구동 트랜지스터의 이동도 센싱 결과에 기초하여 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출할 수 있다.
또한, 본 발명은 서브 픽셀의 스토리지 커패시터의 양 전극 간의 쇼트 발생 여부를 검출할 수 있다.
또한, 본 발명은 하나의 픽셀을 구성하는 서브 픽셀들이 하나의 기준 전압 라인에 연결된 구조에서 발생할 수 있는 센싱 오류를 해결할 수 있다.
또한, 본 발명은 서브 픽셀의 스위칭 트랜지스터와 센싱 트랜지스터가 하나의 게이트 라인으로부터 동일한 신호를 인가받는 구조에서 센싱 트랜지스터에는 센싱 신호가 인가되지만 스위칭 트랜지스터에는 스캔 신호가 인가되지 않는 것과 동일한 구동 방식을 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 픽셀에 대한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 4개의 서브 픽셀을 포함하는 하나의 픽셀에 대한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법을 설명하기 위한 파형도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 과정을 설명하기 위한 회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법을 설명하기 위한 파형도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 과정을 설명하기 위한 회로도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 시점을 설명하기 위한 개략도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.
스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. PMOS의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 및 타이밍 컨트롤러(140)를 포함한다.
표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 의해 구분되며, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 연결된 복수의 픽셀(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 픽셀(PX)에 의해 정의되는 표시 영역과 각종 신호 라인들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.
타이밍 컨트롤러(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(130)와 게이트 구동부(120)를 제어하기 위한 타이밍 제어 신호들을 발생시킨다.
데이터 구동부(130)는 복수의 서브 픽셀(SP)에 데이터 전압(Vdata)을 공급한다. 데이터 구동부(130)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(140)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어 신호(DDC)를 공급받을 수 있다. 복수의 소스 드라이브 IC는 소스 타이밍 제어 신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마 전압으로 변환하여 데이터 전압(Vdata)을 생성하고, 데이터 전압(Vdata)을 표시 패널(110)의 데이터 라인(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 라인(DL)에 접속될 수 있다. 또한, 소스 드라이브 IC들은 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.
게이트 구동부(120)는 복수의 서브 픽셀(SP)에 게이트 신호를 공급한다. 게이트 구동부(120)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호(CLK)의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호(CLK) 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다.
표시 패널(110)은 복수의 서브 픽셀(SP)을 포함할 수 있다. 복수의 서브 픽셀(SP)은 서로 다른 색을 발광하기 위한 서브 픽셀(SP)일 수 있다. 예를 들어, 복수의 서브 픽셀(SP)은 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)을 포함할 수 있다. 또한, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 각각 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 픽셀(SP)은 픽셀(PX)을 구성할 수 있다. 즉, 하나의 제1 서브 픽셀(SP1), 하나의 제2 서브 픽셀(SP2), 하나의 제3 서브 픽셀(SP3) 및 하나의 제4 서브 픽셀(SP4)은 하나의 픽셀(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 픽셀(PX)을 포함할 수 있다.
이하에서는 하나의 서브 픽셀(SP)을 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 픽셀에 대한 회로도이다. 도 2에서는 표시 장치(100)의 복수의 서브 픽셀(SP) 중 하나의 서브 픽셀(SP)에 대한 회로도를 도시하였다.
도 2를 참조하면, 서브 픽셀(SP)은 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150)를 포함할 수 있다.
발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 Ÿœ다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.
도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(Vdata)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 라인(DL)과 연결된 드레인 전극, 게이트 라인(GL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 전극은 게이트 라이으로부터 인가된 스캔 신호(SCAN)에 의해 턴-온되어 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 게이트 전극으로 전달할 수 있다.
도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 라인(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.
도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(Vdata)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.
한편, 표시 장치(100)의 경우, 각 서브 픽셀(SP)의 구동 시간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 서브 픽셀(SP)의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 서브 픽셀(SP)의 휘도 변화와 동일한 개념으로 사용될 수 있다.
또한, 각 서브 픽셀(SP)의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 픽셀(SP) 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 서브 픽셀(SP) 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 서브 픽셀(SP)의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 서브 픽셀(SP) 간 휘도 편차는, 서브 픽셀(SP)의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 픽셀(SP)에서는 서브 픽셀(SP)에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 서브 픽셀(SP) 특성치를 보상해주는 보상 기능을 제공할 수 있다.
이에, 도 2에 도시된 바와 같이, 서브 픽셀(SP)은 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터(SET)를 더 포함할 수 있다.
도 2를 참조하면, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극과 기준 전압(Vref)을 공급하는 기준 전압 라인(RVL) 사이에 연결되고, 게이트 전극은 게이트 라인(GL)과 연결된다. 이에, 센싱 트랜지스터(SET)는 게이트 라인(GL)을 통해 인가되는 센싱 신호(SENSE)에 의해 턴-온되어 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DT)의 소스 전극에 인가할 수 있다. 또한, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.
도 2를 참조하면, 서브 픽셀(SP)의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 하나의 게이트 라인(GL)을 공유할 수 있다. 즉, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 동일한 게이트 라인(GL)에 인가되어 동일한 게이트 신호를 인가받을 수 있다. 다만, 설명의 편의를 위해 스위칭 트랜지스터(SWT)의 게이트 전극에 인가되는 게이트 신호를 스캔 신호(SCAN)로 지칭하고, 센싱 트랜지스터(SET)의 게이트 전극에 인가되는 게이트 신호를 센싱 신호(SENSE)로 지칭하나, 하나의 서브 픽셀(SP)에 인가되는 스캔 신호(SCAN)와 센싱 신호(SENSE)는 동일한 게이트 라인(GL)에서 전달되는 동일한 신호이다.
도 2를 참조하면, 표시 장치(100)는 구동 트랜지스터(DT)에 대한 특성치를 파악하기 위하여 전압 센싱을 통해 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC), 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 데이터를 이용하여 구동 트랜지스터(DT)에 대한 특성치를 파악하고, 구동 트랜지스터(DT)에 대한 특성치를 보상해주는 보상 프로세스를 수행하는 보상부(160), 데이터 전압(Vdata)을 디지털 값으로 변환하여 출력하는 디지털 아날로그 컨버터(DAC), 및 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하여, 상기 구동 트랜지스터(DT)의 게이트 전극과 출력 단자인 소스 전극 간의 쇼트 발생 여부를 검출하는 검출부(170)를 포함할 수 있다. 또한, 도 2에 도시되지는 않았으나, 센싱 데이터를 저장하고, 보상 프로세싱 결과에 따라 산출된 보상값을 저장하는 메모리를 더 포함할 수도 있다. 여기서, 아날로그 디지털 컨버터(ADC) 및 디지털 아날로그 컨버터(DAC)는 데이터 구동부(130)에 포함될 수 있으나, 이에 제한되는 것은 아니다. 또한, 보상부(160) 및 검출부(170)는 타이밍 컨트롤러(140)에 포함될 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 데이터 구동부(130)는 기준 전압 라인(RVL)으로의 기준 전압(Vref)의 인가 여부를 제어하는 초기화 스위치(SPRE) 및 기준 전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 간의 연결 여부를 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. 다만, 이에 제한되지 않고 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)는 데이터 구동부(130) 외부에 위치할 수도 있다.
초기화 스위치(SPRE)는, 서브 픽셀(SP) 내 구동 트랜지스터(DT)의 소스 전극이 원하는 회로 소자의 특성치, 즉, 구동 트랜지스터(DT)의 특성치를 반영하는 전압 상태가 되도록, 구동 트랜지스터(DT)의 소스 전극의 전압 인가 상태를 제어하기 위한 스위치이다. 초기화 스위치(SPRE)가 턴-온되면, 초기화 스위치(SPRE)는 기준 전압 라인(RVL)과 연결되어 기준 전압(Vref)을 센싱 트랜지스터(SET)에 인가할 수 있다. 이에, 턴-온되어 있는 센싱 트랜지스터(SET)를 통해 기준 전압(Vref)이 구동 트랜지스터(DT)의 소스 전극으로 인가될 수 있다.
샘플링 스위치(SAM)는, 턴-온되어, 기준 전압 라인(RVL)과 아날로그 디지털 컨버터(ADC)를 연결한다. 샘플링 스위치(SAM)는, 센싱 트랜지스터(SET)로부터의 전압을 보상부(160)로 전달하기 위해 구동 트랜지스터(DT)의 소스 전극이 원하는 회로 소자의 특성치를 반영하는 전압 상태가 되었을 때, 턴-온되도록, 온-오프 타이밍이 제어될 수 있다. 샘플링 스위치(SAM)가 턴-온되면, 아날로그 디지털 컨버터(ADC)는 연결된 기준 전압 라인(RVL)의 전압을 센싱할 수 있다.
아날로그 디지털 컨버터(ADC)가 기준 전압 라인(RVL)의 전압을 센싱할 때, 센싱 트랜지스터(SET)가 턴-온된 경우, 구동 트랜지스터(DT)의 저항 성분을 무시할 수 있다면, 아날로그 디지털 컨버터(ADC)에 의해 센싱되는 전압은, 구동 트랜지스터(DT)의 소스 전극의 전압에 해당할 수 있다. 예를 들어, 아날로그 디지털 컨버터(ADC)에 의해 센싱되는 전압은, 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 전압일 수 있으나, 이에 제한되는 것은 아니다.
보상부(160)는 구동 트랜지스터(DT)의 문턱 전압(Vth) 보상 프로세스 또는 구동 트랜지스터(DT)의 이동도(α) 보상 프로세스를 통해 영상 데이터를 변경하여 변경된 데이터를 데이터 구동부(130)로 공급할 수 있다. 이에, 데이터 구동부(130)는 변경된 데이터를 디지털 아날로그 컨버터(DAC)를 통해 데이터 전압(Vdata)으로 변환하여 해당 서브 픽셀(SP)로 공급하여, 보상 프로세스가 이루어지게 된다.
검출부(170)는 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 및 구동 트랜지스터(DT)의 이동도(α) 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 출력 단자인 소스 전극 간의 쇼트 발생 여부를 검출할 수 있다. 즉, 검출부(170)는 스토리지 커패시터(SC)의 양 전극 간의 쇼트 발생 여부를 검출할 수 있다. 검출부(170)에 대한 보다 구체적인 설명은 도 4 내지 도 7b를 참조하여 후술한다.
도 2를 참조하면, 스위치(SW)가 데이터 구동부(130)와 데이터 라인(DL) 사이에 배치될 수 있다. 즉, 표시 패널(110)에서 복수의 스위치(SW)가 데이터 구동부(130)와, 데이터 구동부(130)로부터의 데이터 전압(Vdata)을 복수의 서브 픽셀(SP)로 전달하는 복수의 데이터 라인(DL) 사이에 배치되어, 데이터 구동부(130)와 데이터 라인(DL) 간의 전기적 연결을 스위칭할 수 있다. 스위치(SW)가 턴-온되는 경우 데이터 구동부(130)와 데이터 라인(DL)이 연결되고, 스위치(SW)가 턴-오프되는 경우 데이터 구동부(130)와 데이터 라인(DL)이 연결되지 않는다. 이에, 스위치(SW)가 턴-오프되는 경우, 스위칭 트랜지스터(SWT)의 드레인 전극으로 아무런 전압이 인가되지 않아 구동 트랜지스터(DT)의 게이트 전극이 플로팅(floating)되는 것과 같은 효과를 구현할 수 있다.
이하에서는, 복수의 서브 픽셀(SP)과 기준 전압 라인(RVL) 간의 배치 관계를 설명하기 위해 도 3을 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치)의 4개의 서브 픽셀(SP)을 포함하는 하나의 픽셀(PX)에 대한 회로도이다.
도 3을 참조하면, 하나의 픽셀(PX)은 4개의 서브 픽셀(SP)을 포함한다. 예를 들어, 픽셀(PX)은 도 3에 도시된 바와 같이 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)을 포함할 수 있다. 또한, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 각각 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀 및 백색 서브 픽셀일 수 있으나, 이에 제한되는 것은 아니다.
도 3을 참조하면, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 하나의 기준 전압 라인(RVL)을 공유한다. 즉, 제1 서브 픽셀(SP1)의 센싱 트랜지스터(SET), 제2 서브 픽셀(SP2)의 센싱 트랜지스터(SET), 제3 서브 픽셀(SP3)의 센싱 트랜지스터(SET) 및 제4 서브 픽셀(SP4)의 센싱 트랜지스터(SET)는 모두 하나의 기준 전압 라인(RVL)에 연결될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 기준 전압 라인(RVL)의 개수를 감소시켜 표시 장치(100)의 설계를 간략하게 하고 개구율을 증가시킬 수 있다.
한편, 도 3에서는 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4) 모두가 하나의 기준 전압 라인(RVL)을 공유하는 것으로 설명하였으나, 이에 제한되지 않고, 표시 패널(110) 설계에 따라 하나의 기준 전압 라인(RVL)을 2개의 서브 픽셀(SP)이 공유할 수도 있고, 3개의 서브 픽셀(SP)이 공유할 수도 있고, 5개 이상의 서브 픽셀(SP)이 공유할 수도 있다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)이 하나의 기준 전압 라인(RVL)을 공유한다. 즉, 제1 서브 픽셀(SP1)의 센싱 트랜지스터(SET), 제2 서브 픽셀(SP2)의 센싱 트랜지스터(SET), 제3 서브 픽셀(SP3)의 센싱 트랜지스터(SET) 및 제4 서브 픽셀(SP4)의 센싱 트랜지스터(SET)는 모두 하나의 기준 전압 라인(RVL)에 연결될 수 있다. 따라서, 하나의 서브 픽셀(SP)이 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀인 경우, 기준 전압 라인(RVL)을 공유하는 다른 서브 픽셀(SP)에 대한 센싱 시에도 오류가 발생할 수 있다. 이에, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀을 정확하게 검출하는 것이 필요하다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀을 검출하는 검출부(170)에 대한 보다 구체적인 설명을 위해 도 4 내지 도 7b를 함께 참조한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법을 설명하기 위한 파형도이다. 도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 과정을 설명하기 위한 회로도이다. 도 4는 하나의 서브 픽셀(SP)의 구동 트랜지스터(DT)의 문턱 전압(Vth)을 센싱하기 위한 과정을 설명하기 위한 파형도이다. 도 5a 및 도 5b에서는 제2 서브 픽셀(SP2)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀이고, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀인 것을 가정하였다. 도 5a는 불량 서브 픽셀인 제2 서브 픽셀(SP2)의 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 과정을 설명하기 위한 회로도이고, 도 5b는 정상 서브 픽셀인 제1 서브 픽셀(SP1)의 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 과정을 설명하기 위한 회로도이다. 도 5a 및 도 5b는 모두 제3 시구간(T3) 동안의 회로도이다.
먼저, 도 4를 참조하여, 구동트랜지스터의 문턱 전압(Vth) 센싱 과정을 설명한다. 도 4에 도시된 문턱 전압(Vth) 센싱 방식은 소스 팔로우(source follow) 방식으로도 지칭한다.
제1 시구간(T1) 동안 초기화 스위치(SPRE)는 턴-온되고, 샘플링 스위치(SAM)는 턴-오프되고, 게이트 구동부(120)가 게이트 라인(GL)을 통해 턴-온 신호인 게이트 하이 전압을 센싱 트랜지스터(SET) 및 스위칭 트랜지스터(SWT)에 인가함에 따라, 스캔 신호(SCAN)와 센싱 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 모두 턴-온된다. 이에, 초기화 스위치(SPRE)가 턴온됨에 따라 기준 전압(Vref)이 기준 전압 라인(RVL)으로 공급되어 턴-온된 센싱 트랜지스터(SET)를 통해 구동 트랜지스터(DT)의 소스 전극으로 인가될 수 있다. 또한, 데이터 구동부(130)로부터의 데이터 전압(Vdata)이 데이터 라인(DL)을 통해 스위칭 트랜지스터(SWT)로 공급되고, 이러한 데이터 전압(Vdata)은 턴-온된 스위칭 트랜지스터(SWT)를 통해 구동 트랜지스터(DT)의 게이트 전극으로 인가될 수 있다.
이어서, 제2 시구간(T2) 동안 초기화 스위치(SPRE)가 턴-오프되어, 구동 트랜지스터(DT)의 소스 전극이 플로팅(floating)된다. 즉, 초기화 스위치(SPRE)를 통해 센싱 트랜지스터(SET)로의 기준 전압(Vref)의 인가를 차단한다. 이에 따라, 구동 트랜지스터(DT)의 소스 전극의 전압이 상승한다. 구동 트랜지스터(DT)의 소스 전극의 전압은 일정 시간 동안 상승이 이루어지면서, 상승 폭이 서서히 줄어들어 포화하게 된다. 구동 트랜지스터(DT)의 소스 전극의 포화된 전압은 데이터 전압(Vdata)과 문턱 전압(Vth)의 차이에 해당할 수 있다.
구동 트랜지스터(DT)의 소스 전극의 전압이 포화되면, 제3 시구간(T3) 동안 샘플링 스위치(SAM)가 턴-온된다. 샘플링 스위치(SAM)가 턴-온됨에 따라 센싱 트랜지스터(SET)가 센싱 트랜지스터(SET)가 기준 전압 라인(RVL)을 통해 아날로그 디지털 컨버터(ADC)와 연결된다. 이에, 구동 트랜지스터(DT)의 소스 전극의 포화된 전압이 샘플링 스위치(SAM) 및 디지털 아날로그 컨버터(DAC)를 통해 보상부(160) 및 검출부(170)에 제공된다. 이에 따라, 보상부(160)는 구동 트랜지스터(DT)의 소스 전극의 포화된 전압을 센싱한다. 보상부(160)에 의해 센싱된 전압은 데이터 전압(Vdata)에서 문턱 전압(Vth)을 뺀 전압(Vdata-Vth)일 수 있다.
도 5a를 참조하면, 제2 서브 픽셀(SP2)에 대한 문턱 전압(Vth) 센싱 시, 데이터 라인(DL)을 통해 제2 서브 픽셀(SP2)에는 데이터 전압(Vdata)이 인가되나, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)에는 데이터 전압(Vdata)이 인가되지 않고 0V가 인가될 수 있다. 이에, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 구동 트랜지스터(DT)는 모두 턴-오프되고, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)로부터 기준 전압 라인(RVL)으로는 신호가 전달되지 않는다. 다만, 제2 서브 픽셀(SP2)의 경우 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되었으므로, 즉, 스토리지 커패시터(SC)의 양 전극이 서로 쇼트되었으므로, 제3 시구간(T3) 동안 데이터 전압(Vdata)이 그대로 기준 전압 라인(RVL)으로 전달된다. 이에, 제2 서브 픽셀(SP2)은 불량 서브 픽셀이나 정상 서브 픽셀인 것으로 센싱될 수 있다.
다음으로, 도 5b를 참조하면, 제1 서브 픽셀(SP1)에 대한 문턱 전압(Vth) 센싱 시, 데이터 라인(DL)을 통해 제1 서브 픽셀(SP1)에는 데이터 전압(Vdata)이 인가되나, 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)에는 데이터 전압(Vdata)이 인가되지 않고 0V가 인가될 수 있다. 이에, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 구동 트랜지스터(DT)는 모두 턴-오프되고, 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)로부터 기준 전압 라인(RVL)으로는 신호가 전달되지 않는다. 한편, 제2 서브 픽셀(SP2)의 경우에도 데이터 전압(Vdata)이 인가되지 않고 0V가 인가되므로, 구동 트랜지스터(DT)가 턴-오프되어야 한다. 다만, 제2 서브 픽셀(SP2)의 경우 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되었으므로, 즉, 스토리지 커패시터(SC)의 양 전극이 서로 쇼트되었으므로, 제3 시구간(T3) 동안 0V에 가까운 전압, 즉, 언더플로우(underflow) 전압이 그대로 센싱 트랜지스터(SET)를 통해 기준 전압 라인(RVL)으로 전달될 수 있다. 이에, 제2 서브 픽셀(SP2)에 의해 정상 서브 픽셀인 제1 서브 픽셀(SP1)이 불량 서브 픽셀로 센싱될 수 있다. 마찬가지로, 정상 서브 픽셀인 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)에 대한 문턱 전압(Vth) 센싱 시에도 불량 서브 픽셀인 제2 서브 픽셀(SP2)에 의해 불량 서브 픽셀로 센싱될 수 있다.
정리하면, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 과정에서 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀이 정상 서브 픽셀로 센싱되고, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀이 불량 서브 픽셀로 센싱될 수 있다.
검출부(170)는 구동 트랜지스터(DT)의 문턱 전압(Vth)을 도 4를 참조하여 설명한 바와 같은 소스 팔로우(source follow) 방식으로 센싱하여, 센싱 결과를 직접 저장할 수도 있고, 메모리에 저장할 수도 있다.
보상부(160)는 제공된 센싱 신호(SENSE)에 기초하여 해당 서브 픽셀(SP) 내 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 문턱 전압(Vth)의 변화를 파악하고, 문턱 전압(Vth) 보상 프로세스를 수행할 수 있다. 이에, 보상된 데이터 전압(Vdata)이 디지털 아날로그 컨버터(DAC)를 통해 데이터 라인(DL)으로 출력될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법을 설명하기 위한 파형도이다. 도 7a 및 도 7b는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 과정을 설명하기 위한 회로도이다. 도 6은 하나의 서브 픽셀(SP)의 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 과정을 설명하기 위한 파형도이다. 도 7a 및 도 7b에서는 제2 서브 픽셀(SP2)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀이고, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀인 것을 가정하였다. 도 7a는 불량 서브 픽셀인 제2 서브 픽셀(SP2)의 구동 트랜지스터(DT)의 이동도(α) 센싱 과정을 설명하기 위한 회로도이고, 도 7b는 정상 서브 픽셀인 제1 서브 픽셀(SP1)의 구동 트랜지스터(DT)의 이동도(α) 센싱 과정을 설명하기 위한 회로도이다. 도 7a 및 도 7b는 모두 제4 시구간(T4) 동안의 회로도이다.
먼저, 도 6을 참조하여, 구동 트랜지스터(DT)의 이동도(α) 센싱 과정을 설명한다.
제1 시구간(T1) 동안 초기화 스위치(SPRE)는 턴-온되고, 샘플링 스위치(SAM)는 턴-오프되고, 게이트 구동부(120)가 게이트 라인(GL)을 통해 턴-온 신호인 게이트 하이 전압을 센싱 트랜지스터(SET) 및 스위칭 트랜지스터(SWT)에 인가함에 따라, 스캔 신호(SCAN)와 센싱 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 모두 턴-온된다. 이에, 초기화 스위치(SPRE)가 턴-온됨에 따라 기준 전압(Vref)이 기준 전압 라인(RVL)으로 공급되어 턴-온된 센싱 트랜지스터(SET)를 통해 구동 트랜지스터(DT)의 소스 전극으로 인가될 수 있다. 또한, 데이터 구동부(130)로부터의 데이터 전압(Vdata)이 데이터 라인(DL)을 통해 스위칭 트랜지스터(SWT)로 공급되고, 이러한 데이터 전압(Vdata)은 턴-온된 스위칭 트랜지스터(SWT)를 통해 구동 트랜지스터(DT)의 게이트 전극으로 인가될 수 있다.
이어서, 제2 시구간(T2) 동안 스위치(SW)가 턴-오프된다. 이에, 데이터 구동부(130)와 데이터 라인(DL) 간의 전기적 연결이 제거된다. 스위치(SW)가 턴-오프됨에 따라 스위칭 트랜지스터(SWT)의 드레인 전극이 플로팅되고, 스위칭 트랜지스터(SWT)가 턴-오프됨과 동일한 상태가 구현된다. 즉, 센싱 트랜지스터(SET)를 턴-온시켜주기 위해 공급되는 게이트 신호에 의해 동일한 게이트 라인(GL)을 공유하는 스위칭 트랜지스터(SWT)의 게이트 전극에도 스캔 신호(SCAN)가 게이트 하이 전압으로 공급되나, 스위치(SW)를 턴-오프시킴으로써 구동 트랜지스터(DT)의 게이트 전극이 플로팅된 상태와 동일한 상태가 구현될 수 있다. 이에, 도 6에 도시된 바와 같이, 실제 스위칭 트랜지스터(SWT)에 인가되는 스캔 신호(SCAN)는 제2 시구간(T2), 제3 시구간(T3) 및 제4 시구간(T4)에서 게이트 하이 전압이나, 스위치(SW)를 턴-오프시킴에 의해 스위칭 트랜지스터(SWT)에 인가되는 스캔 신호(SCAN)가 도 6에 도시된 SCAN'와 같이 구현되어 제2 시구간(T2), 제3 시구간(T3) 및 제4 시구간(T4)에서 게이트 로우 전압인 것으로 가정할 수 있다.
이어서, 제3 시구간(T3) 동안 초기화 스위치(SPRE)가 턴-오프되어, 구동 트랜지스터(DT)의 소스 전극이 플로팅(floating)된다. 즉, 초기화 스위치(SPRE)를 통해 센싱 트랜지스터(SET)로의 기준 전압(Vref)의 인가를 차단한다. 이에 따라, 구동 트랜지스터(DT)의 소스 전극의 전압이 상승한다. 이때, 구동 트랜지스터(DT)의 소스 전극의 전압의 상승 속도는 구동 트랜지스터(DT)의 전류 능력, 즉 이동도(α))를 나타낸다. 따라서, 이동도(α)가 큰 구동 트랜지스터(DT)일 수록, 구동 트랜지스터(DT)의 소스 전극의 전압이 더욱 가파르게 상승한다. 여기서, 구동 트랜지스터(DT)의 소스 전극의 전압의 상승 속도는, 일정 시간 동안의 전압 변화량으로 정의될 수 있다.
구동 트랜지스터(DT)의 소스 전극이 플로팅된 이후 일정 시간이 경과하면, 제4 시구간(T4) 동안 샘플링 스위치(SAM)가 턴-온된다. 샘플링 스위치(SAM)가 턴-온됨에 따라 센싱 트랜지스터(SET)가 기준 전압 라인(RVL)을 통해 아날로그 디지털 컨버터(ADC)와 연결된다. 이에, 제3 시구간(T3) 동안 전압 상승이 이루어진 구동 트랜지스터(DT)의 소스 전극의 전압이 샘플링 스위치(SAM) 및 디지털 아날로그 컨버터(DAC)를 통해 보상부(160) 및 검출부(170)에 제공된다. 이에 따라, 보상부(160)는 구동 트랜지스터(DT)의 소스 전극의 전압을 센싱한다.
도 7a를 참조하면, 제2 서브 픽셀(SP2)에 대한 이동도(α) 센싱 시, 스위치(SW)가 턴-오프됨에 따라 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 스위칭 트랜지스터(SWT)는 모두 턴-오프된 것처럼 구현된다. 이때, 스위칭 트랜지스터(SWT)가 턴-오프되었으므로, 제2 서브 픽셀(SP2)의 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀임이 센싱될 수 있다.
다음으로, 도 7b를 참조하면, 제1 서브 픽셀(SP1)에 대한 이동도(α) 센싱 시, 스위치(SW)가 턴-오프됨에 따라 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)의 스위칭 트랜지스터(SWT)는 모두 턴-오프된 것처럼 구현된다. 이때, 스위칭 트랜지스터(SWT)가 턴-오프되었으므로, 제1 서브 픽셀(SP1)의 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀임이 센싱될 수 있다.
정리하면, 구동 트랜지스터(DT)의 이동도(α) 센싱 과정에서 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀은 불량 서브 픽셀로 센싱되고, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀은 정상 서브 픽셀로 센싱될 수 있다.
검출부(170)는 상술한 바와 같이 구동 트랜지스터(DT)의 이동도(α)를 센싱하여, 센싱 결과를 직접 저장할 수도 있고, 메모리에 저장할 수도 있다.
검출부(170)는 하나의 기준 전압 라인(RVL)을 공유하는 복수의 서브 픽셀(SP)의 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하여, 구동 트랜지스터(DT)의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출할 수 있다. 예를 들어, 검출부(170)는 복수의 서브 픽셀(SP)의 구동 트랜지스터(DT)의 문턱 전압(Vth)을 센싱하고, 문턱 전압(Vth)이 보상된 구동 트랜지스터(DT)의 이동도(α)를 센싱하여, 구동 트랜지스터(DT)의 게이트 전극과 출력 단자 간에 쇼트가 발생된 서브 픽셀(SP)을 검출할 수 있다.
예를 들어, 제1 서브 픽셀(SP1) 및 제2 서브 픽셀(SP2)이 하나의 기준 전압 라인(RVL)을 공유하는 경우, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과, 제1 서브 픽셀(SP1)은 불량 서브 픽셀이고 제2 서브 픽셀(SP2)은 정상 서브 픽셀로 검출되고, 구동 트랜지스터(DT)의 이동도(α) 센싱 결과, 제1 서브 픽셀(SP1)은 정상 서브 픽셀이고 제2 서브 픽셀(SP2)은 불량 서브 픽셀로 검출된 경우, 제2 서브 픽셀(SP2)의 구동 트랜지스터(DT)의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출할 수 있다.
또한, 예를 들어, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)이 하나의 기준 전압 라인(RVL)을 공유하는 경우, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 불량 서브 픽셀이고 제2 서브 픽셀(SP2)은 정상 서브 픽셀로 검출되고, 구동 트랜지스터(DT)의 이동도(α) 센싱 결과, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 정상 서브 픽셀이고 제2 서브 픽셀(SP2)은 불량 서브 픽셀로 검출된 경우, 제2 서브 픽셀(SP2)의 구동 트랜지스터(DT)의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출할 수 있다.
이와 같이, 검출부(170)에 의해 불량 서브 픽셀이 검출된 경우, 보상부(160)는 정상 서브 픽셀의 보상값을 불량 서브 픽셀에도 적용하여 정상화하는 방식으로 보상을 수행할 수도 있고, 불량 서브 픽셀의 데이터 전압(Vdata)을 기준 전압(Vref)과 동일한 값으로 인가하여 정상 서브 픽셀 충전 시에 불량 서브 픽셀의 구동 트랜지스터(DT)의 소스 전극의 변화를 제거하는 방식으로 보상을 수행할 수도 있다. 다만, 이에 제한되지 않고, 보상부(160)는 다양한 보상 방식을 통해 불량 서브 픽셀에 대한 보상을 수행할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 하나의 게이트 라인(GL)을 공유하는 경우에도 구동 트랜지스터(DT)의 게이트 전극이 플로팅되는 방식으로 구동 트랜지스터(DT)의 이동도(α) 센싱이 가능하다. 구동 트랜지스터(DT)의 이동도(α) 센싱을 위해 센싱 트랜지스터(SET)는 턴-온되어야 하고, 구동 트랜지스터(DT)의 게이트 전극은 플로팅되어야 한다. 다만, DRD 구동이나 개구율 확보 등을 위해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 하나의 게이트 라인(GL)을 공유하는 경우, 센싱 트랜지스터(SET)를 턴-온시키기 위해 게이트 라인(GL)을 통해 게이트 하이 전압이 전달되고, 동일한 게이트 하이 전압이 스위칭 트랜지스터(SWT)에도 인가된다. 이에, 스위칭 트랜지스터(SWT)가 턴-온되는 경우 데이터 라인(DL)을 통해 전달되는 데이터 전압(Vdata)에 의해 구동 트랜지스터(DT)의 게이트 노드가 플로팅되지 않을 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 데이터 구동부(130)와 복수의 데이터 라인(DL) 간의 전기적 연결을 제거하기 위한 복수의 스위치(SW)가 배치된다. 따라서, 게이트 라인(GL)을 통해 게이트 하이 전압이 스위칭 트랜지스터(SWT)에 인가되더라도, 스위치(SW)를 턴-오프하여 스위칭 트랜지스터(SWT)에 인가되는 데이터 전압(Vdata)을 제거하는 경우 구동 트랜지스터(DT)의 게이트 전극이 플로팅된 것과 같은 효과를 구현할 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 하나의 게이트 라인(GL)을 공유하는 경우에도 구동 트랜지스터(DT)의 게이트 전극이 플로팅되는 방식으로 구동 트랜지스터(DT)의 이동도(α) 센싱이 가능하다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SET)가 하나의 게이트 라인(GL)을 공유하고 복수의 서브 픽셀(SP)이 하나의 기준 전압 라인(RVL)을 공유하는 경우에도, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 및 구동 트랜지스터(DT)의 이동도(α) 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출할 수 있다. 예를 들어, 제2 서브 픽셀(SP2)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트된 불량 서브 픽셀이고, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 쇼트되지 않은 정상 서브 픽셀인 경우, 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)이 기준 전압 라인(RVL)을 공유함에 따라, 도 4 내지 도 5b를 참조하여 설명한 바와 같이, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 제2 서브 픽셀(SP2)은 정상 서브 픽셀로 판단되고, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 불량 서브 픽셀로 판단될 수 있다.
다만, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 상술한 바와 같은 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 및 이동도(α) 센싱 결과를 함께 고려하여 정확하게 구동 트랜지스터(DT)의 게이트 전극과 출력 단자가 쇼트된 불량 서브 픽셀을 검출할 수 있다. 즉, 도 6 내지 도 7b를 참조하여 설명한 바와 같이, 제2 서브 픽셀(SP2)만이 불량 서브 픽셀인 경우 구동 트랜지스터(DT)의 이동도(α) 센싱 결과, 제1 서브 픽셀(SP1), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)은 정상 서브 픽셀이고 제2 서브 픽셀(SP2)은 불량 서브 픽셀로 검출될 수 있다. 이에, 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 특정 서브 픽셀(SP)이 정상 서브 픽셀로 검출되나 특정 서브 픽셀(SP)과 기준 전압 라인(RVL)을 공유하는 다른 특정 서브 픽셀(SP)이 불량 서브 픽셀로 검출되고, 구동 트랜지스터(DT)의 이동도(α) 센싱 결과 특정 서브 픽셀(SP)이 불량 서브 픽셀로 검출되나 특정 서브 픽셀(SP)과 기준 전압 라인(RVL)을 공유하는 다른 특정 서브 픽셀(SP)이 정상 서브 픽셀로 검출되는 경우, 특정 서브 픽셀(SP)이 불량 서브 픽셀이고 다른 특정 서브 픽셀(SP)이 정상 서브 픽셀인 것으로 검출할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 복수의 서브 픽셀(SP)에 대한 구동 트랜지스터(DT)의 문턱 전압(Vth) 센싱 결과 및 이동도(α) 센싱 결과에 기초하여, 정확하게 구동 트랜지스터(DT)의 게이트 전극과 출력 단자가 쇼트된 불량 서브 픽셀을 검출할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 구동 방법에서 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 시점을 설명하기 위한 개략도이다.
일반적으로 정상 서브 픽셀과 불량 서브 픽셀을 검출하는 시점은 표시 장치(100) 출하 전과 출하 후 시점으로 나뉠 수 있다. 표시 장치(100) 출하 전에 불량 서브 픽셀이 존재하는지 여부를 검출하고, 이에 대한 보상 값을 미리 반영하여 표시 장치(100) 출하 시점에 불량 서브 픽셀에 대한 보상을 완료할 수 있다.
다만, 불량 서브 픽셀은 표시 장치(100) 출하 후에도 진행성으로 발생할 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서는 표시 장치(100) 제품 출하 후에도 불량 서브 픽셀을 검출할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서 검출부(170)는 파워 온 시퀀스(Power ON sequence)에서 실시되는 ON RF 모드, 디스플레이 구동 기간 중 액티브 구간(AT)들 사이의 버티컬 블랭크 구간(Vertical blank, VB)에 실시되는 RT MODE, 및 파워 오프 시퀀스(Power OFF sequence)에서 실시되는 OFF RS 모드로 불량 서브 픽셀을 검출할 수 있다.
ON RF 모드에서 검출부(170)는, 표시 장치(100)에 파워 온 신호가 발생되어 표시 장치(100)의 전원이 켜질 때 복수의 서브 픽셀(SP) 각각에 대한 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하고, 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 단락된 불량 서브 픽셀을 검출할 수 있다.
RT 모드에서 검출부(170)는, 영상이 표시되는 디스플레이 구동 기간에 복수의 서브 픽셀(SP) 각각에 대한 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하고, 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 단락된 불량 서브 픽셀을 검출할 수 있다. 특히, 검출부(170)는 매 프레임 기간마다 버티컬 블랭크 구간에 복수의 서브 픽셀(SP) 각각에 대한 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하고, 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 단락된 불량 서브 픽셀을 검출할 수 있다.
OFF RS 모드에서 검출부(170)는, 표시 장치(100)에 파워 오프 신호가 발생되어 표시 장치(100)의 전원이 꺼질 때 복수의 서브 픽셀(SP) 각각에 대한 구동 트랜지스터(DT)의 문턱 전압(Vth) 및 이동도(α)를 센싱하고, 센싱 결과에 기초하여 구동 트랜지스터(DT)의 게이트 전극과 소스 전극이 단락된 불량 서브 픽셀을 검출할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서 검출부(170)는 ON RF 모드, RT MODE, 및 OFF RS 모드로 불량 서브 픽셀을 검출할 수 있다. 다만, 구동 트랜지스터(DT)의 소스 전극의 전압 포화 시간이 필요하기 때문에, 구동 트랜지스터(DT)의 문턱 전압(Vth)을 센싱하는 과정에서 많은 시간이 소요될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치 구동 방법에서 검출부(170)는 불량 서브 픽셀을 디스플레이 구동이 되지 않는 OFF RS 모드로 검출할 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 표시 장치 구동 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터 및 발광 소자를 포함하고, 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀을 갖는 표시 패널, 복수의 서브 픽셀에 데이터 전압을 공급하는 데이터 구동부, 복수의 서브 픽셀에 게이트 신호를 공급하는 게이트 구동부, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러, 및 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하여, 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성된 검출부를 포함한다.
본 발명의 다른 특징에 따르면, 타이밍 컨트롤러는 검출부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 센싱 트랜지스터의 게이트 전극 및 스위칭 트랜지스터의 게이트 전극은 동일한 게이트 라인에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 검출부는 구동 트랜지스터의 문턱 전압을 센싱하고, 문턱 전압이 보상된 구동 트랜지스터의 이동도를 센싱하여 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 검출부는 구동 트랜지스터의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 데이터 구동부로부터의 데이터 전압을 복수의 서브 픽셀로 전달하는 복수의 데이터 라인, 및 데이터 구동부와 복수의 데이터 라인 간의 전기적 연결을 스위칭하는 복수의 스위치를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 기준 전압 라인과 연결되어 센싱 트렌지스터에 기준 전압을 인가하기 위한 초기화 스위치, 및 센싱 트랜지스터로부터의 전압을 검출부로 전달하기 위한 샘플링 스위치를 더 포함하고, 검출부는, 게이트 구동부가 센싱 트랜지스터 및 스위칭 트래지스터에 턴-온(turn on) 신호를 인가하고, 데이터 구동부가 스위칭 트랜지스터에 데이터 전압을 인가하고, 초기화 스위치를 통해 센싱 트랜지스터에 기준 전압을 인가하는 제1 시구간, 데이터 구동부와 복수의 데이터 라인 간의 전기적 연결을 제거하기 위해 복수의 스위치를 턴-오프시키는 제2 시구간, 초기화 스위치를 통해 센싱 트랜지스터로의 기준 전압의 인가를 차단하는 제3 시구간, 및 샘플링 스위치를 통해 구동 트랜지스터의 출력 단자의 전압을 검출부로 전달하는 제4 시구간을 통해 구동 트랜지스터의 이동도를 센싱할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고, 검출부는, 구동 트랜지스터의 문턱 전압 센싱 결과, 제1 서브 픽셀은 불량 서브 픽셀이고 제2 서브 픽셀은 정상 서브 픽셀로 검출되고, 구동 트랜지스터의 이동도 센싱 결과, 제1 서브 픽셀은 정상 서브 픽셀이고 제2 서브 픽셀은 불량 서브 픽셀로 검출된 경우, 제2 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 검출부는 표시 장치의 파워 오프 신호 발생 이후에 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치 구동 방법은 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀의 구동 트랜지스터의 문턱 전압을 센싱하는 단계, 구동 트랜지스터의 문턱 전압 센싱 결과에 기초하여 구동 트랜지스터의 문턱 전압을 보상하는 단계, 구동 트랜지스터의 이동도를 센싱하는 단계, 및 구동 트랜지스터의 문턱 전압 센싱 결과 및 구동 트랜지스터의 이동도 센싱 결과에 기초하여 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 구동 트랜지스터의 문턱 전압을 센싱하는 단계 및 구동 트랜지스터의 이동도를 센싱하는 단계에서 복수의 서브 픽셀의 스위칭 트랜지스터와 센싱 트랜지스터에는 동일한 게이트 신호가 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 구동 트랜지스터의 문턱 전압을 센싱하는 단계 및 구동 트랜지스터의 문턱 전압을 보상하는 단계는 구동 트랜지스터의 이동도를 센싱하는 단계 이전에 수행될 수 있다.
본 발명의 또 다른 특징에 따르면, 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계는, 복수의 서브 픽셀의 센싱 트랜지스터 및 스위칭 트래지스터에 턴온(turn on) 신호를 인가하고, 스위칭 트랜지스터에 데이터 전압을 인가하고, 센싱 트랜지스터에 기준 전압을 인가하는 단계, 스위칭 트랜지스터로의 데이터 전압의 인가를 차단하는 단계, 센싱 트랜지스터로의 기준 전압의 인가를 차단하는 단계, 및 센싱 트랜지스터를 통해 구동 트랜지스터의 출력 단자의 전압을 센싱하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀, 제3 서브 픽셀 및 제4 서브 픽셀을 포함하고, 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계는, 구동 트랜지스터의 문턱 전압 센싱 결과, 제1 서브 픽셀, 제3 서브 픽셀 및 제4 서브 픽셀은 불량 서브 픽셀이고 제2 서브 픽셀은 정상 서브 픽셀로 검출되고, 구동 트랜지스터의 이동도 센싱 결과, 제2 서브 픽셀은 불량 서브 픽셀이고, 제1 서브 픽셀, 제3 서브 픽셀 및 제4 서브 픽셀은 정상 서브 픽셀로 검출된 경우, 제2 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출하는 단계일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 컨트롤러
150: 발광 소자
160: 보상부
170: 검출부
PX: 픽셀
SP: 서브 픽셀
SP1: 제1 서브 픽셀
SP2: 제2 서브 픽셀
SP3: 제3 서브 픽셀
SP4: 제4 서브 픽셀
SW: 스위치
DL: 데이터 라인
GL: 게이트 라인
VDDL: 고전위 전압 라인
RVL: 기준 전압 라인
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SET: 센싱 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
ADC: 아날로그 디지털 컨버터
DAC: 디지털 아날로그 컨버터
SAM: 샘플링 스위치
SPRE: 초기화 스위치
T1: 제1 시구간
T2: 제2 시구간
T3: 제3 시구간
T4: 제4 시구간

Claims (14)

  1. 스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터 및 발광 소자를 포함하고, 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀을 갖는 표시 패널;
    상기 복수의 서브 픽셀에 데이터 전압을 공급하는 데이터 구동부;
    상기 복수의 서브 픽셀에 게이트 신호를 공급하는 게이트 구동부;
    상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 타이밍 컨트롤러; 및
    상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하여, 상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성된 검출부를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 타이밍 컨트롤러는 상기 검출부를 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 센싱 트랜지스터의 게이트 전극 및 상기 스위칭 트랜지스터의 게이트 전극은 동일한 게이트 라인에 연결되는, 표시 장치.
  4. 제1항에 있어서,
    상기 검출부는 상기 구동 트랜지스터의 문턱 전압을 센싱하고, 문턱 전압이 보상된 상기 구동 트랜지스터의 이동도를 센싱하여 상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트(short) 발생 여부를 검출하도록 구성된, 표시 장치.
  5. 제4항에 있어서,
    상기 검출부는 상기 구동 트랜지스터의 문턱 전압을 소스 팔로우(source follow) 방식으로 센싱하는, 표시 장치.
  6. 제4항에 있어서,
    상기 데이터 구동부로부터의 상기 데이터 전압을 상기 복수의 서브 픽셀로 전달하는 복수의 데이터 라인; 및
    상기 데이터 구동부와 상기 복수의 데이터 라인 간의 전기적 연결을 스위칭하는 복수의 스위치를 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 기준 전압 라인과 연결되어 상기 센싱 트렌지스터에 기준 전압을 인가하기 위한 초기화 스위치; 및
    상기 센싱 트랜지스터로부터의 전압을 상기 검출부로 전달하기 위한 샘플링 스위치를 더 포함하고,
    상기 검출부는,
    상기 게이트 구동부가 상기 센싱 트랜지스터 및 상기 스위칭 트래지스터에 턴-온(turn on) 신호를 인가하고, 상기 데이터 구동부가 상기 스위칭 트랜지스터에 데이터 전압을 인가하고, 상기 초기화 스위치를 통해 상기 센싱 트랜지스터에 기준 전압을 인가하는 제1 시구간;
    상기 데이터 구동부와 상기 복수의 데이터 라인 간의 전기적 연결을 제거하기 위해 상기 복수의 스위치를 턴-오프시키는 제2 시구간;
    상기 초기화 스위치를 통해 상기 센싱 트랜지스터로의 기준 전압의 인가를 차단하는 제3 시구간; 및
    상기 샘플링 스위치를 통해 상기 구동 트랜지스터의 출력 단자의 전압을 상기 검출부로 전달하는 제4 시구간을 통해 상기 구동 트랜지스터의 이동도를 센싱하는, 표시 장치.
  8. 제4항에 있어서,
    상기 복수의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하고,
    상기 검출부는,
    상기 구동 트랜지스터의 문턱 전압 센싱 결과, 상기 제1 서브 픽셀은 불량 서브 픽셀이고 상기 제2 서브 픽셀은 정상 서브 픽셀로 검출되고, 상기 구동 트랜지스터의 이동도 센싱 결과, 상기 제1 서브 픽셀은 정상 서브 픽셀이고 상기 제2 서브 픽셀은 불량 서브 픽셀로 검출된 경우, 상기 제2 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출하도록 구성된, 표시 장치.
  9. 제1항에 있어서,
    상기 검출부는 상기 표시 장치의 파워 오프 신호 발생 이후에 상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하도록 구성된, 표시 장치.
  10. 하나의 기준 전압 라인을 공유하는 복수의 서브 픽셀의 구동 트랜지스터의 문턱 전압을 센싱하는 단계;
    상기 구동 트랜지스터의 문턱 전압 센싱 결과에 기초하여 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계;
    상기 구동 트랜지스터의 이동도를 센싱하는 단계; 및
    상기 구동 트랜지스터의 문턱 전압 센싱 결과 및 상기 구동 트랜지스터의 이동도 센싱 결과에 기초하여 상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계를 포함하는, 표시 장치 구동 방법.
  11. 제10항에 있어서,
    상기 구동 트랜지스터의 문턱 전압을 센싱하는 단계 및 상기 구동 트랜지스터의 이동도를 센싱하는 단계에서 상기 복수의 서브 픽셀의 스위칭 트랜지스터와 센싱 트랜지스터에는 동일한 게이트 신호가 인가되는, 표시 장치 구동 방법.
  12. 제10항에 있어서,
    상기 구동 트랜지스터의 문턱 전압을 센싱하는 단계 및 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계는 상기 구동 트랜지스터의 이동도를 센싱하는 단계 이전에 수행되는, 표시 장치 구동 방법.
  13. 제10항에 있어서,
    상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계는,
    상기 복수의 서브 픽셀의 센싱 트랜지스터 및 스위칭 트래지스터에 턴온(turn on) 신호를 인가하고, 상기 스위칭 트랜지스터에 데이터 전압을 인가하고, 상기 센싱 트랜지스터에 기준 전압을 인가하는 단계;
    상기 스위칭 트랜지스터로의 상기 데이터 전압의 인가를 차단하는 단계;
    상기 센싱 트랜지스터로의 기준 전압의 인가를 차단하는 단계; 및
    상기 센싱 트랜지스터를 통해 상기 구동 트랜지스터의 출력 단자의 전압을 센싱하는 단계를 포함하는, 표시 장치 구동 방법.
  14. 제10항에 있어서,
    상기 복수의 서브 픽셀은 제1 서브 픽셀, 제2 서브 픽셀, 제3 서브 픽셀 및 제4 서브 픽셀을 포함하고,
    상기 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트 발생 여부를 검출하는 단계는,
    상기 구동 트랜지스터의 문턱 전압 센싱 결과, 상기 제1 서브 픽셀, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀은 불량 서브 픽셀이고 상기 제2 서브 픽셀은 정상 서브 픽셀로 검출되고, 상기 구동 트랜지스터의 이동도 센싱 결과, 상기 제2 서브 픽셀은 불량 서브 픽셀이고, 상기 제1 서브 픽셀, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀은 정상 서브 픽셀로 검출된 경우, 상기 제2 서브 픽셀의 구동 트랜지스터의 게이트 전극과 출력 단자 간의 쇼트가 발생한 것으로 검출하는 단계인, 표시 장치 구동 방법.
KR1020190121935A 2019-10-02 2019-10-02 표시 장치 및 표시 장치 구동 방법 KR20210039556A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190121935A KR20210039556A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치 구동 방법
CN202010868469.2A CN112599055B (zh) 2019-10-02 2020-08-26 显示装置及其驱动方法
US17/004,366 US11250747B2 (en) 2019-10-02 2020-08-27 Display device and method for driving the same
DE102020125417.2A DE102020125417A1 (de) 2019-10-02 2020-09-29 Anzeigevorrichtung und verfahren zu ihrer ansteuerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121935A KR20210039556A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치 구동 방법

Publications (1)

Publication Number Publication Date
KR20210039556A true KR20210039556A (ko) 2021-04-12

Family

ID=74875561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121935A KR20210039556A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치 구동 방법

Country Status (4)

Country Link
US (1) US11250747B2 (ko)
KR (1) KR20210039556A (ko)
CN (1) CN112599055B (ko)
DE (1) DE102020125417A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847959B2 (en) 2021-08-20 2023-12-19 Samsung Display Co., Ltd. Display device having sensing mode for sensing electrical characteristics of pixels

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220051550A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 전계발광 표시장치
KR20220082559A (ko) * 2020-12-10 2022-06-17 엘지디스플레이 주식회사 표시 장치, 데이터 구동 회로 및 표시 장치 구동 방법
WO2022246800A1 (zh) * 2021-05-28 2022-12-01 京东方科技集团股份有限公司 显示面板及其感测方法、驱动方法
CN113628591B (zh) * 2021-08-10 2022-12-02 京东方科技集团股份有限公司 源极驱动器及其控制方法、显示装置及其驱动***
CN114495832B (zh) * 2022-02-07 2023-03-28 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN115294933B (zh) 2022-09-26 2023-01-10 惠科股份有限公司 显示面板、显示模组与显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
KR101992904B1 (ko) * 2012-12-21 2019-06-26 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR102192522B1 (ko) * 2014-08-06 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102526241B1 (ko) 2015-12-31 2023-04-27 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 그 구동방법
KR102469735B1 (ko) * 2016-04-12 2022-11-23 삼성디스플레이 주식회사 표시 장치
KR102664308B1 (ko) 2016-08-31 2024-05-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR102401355B1 (ko) 2017-12-12 2022-05-24 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847959B2 (en) 2021-08-20 2023-12-19 Samsung Display Co., Ltd. Display device having sensing mode for sensing electrical characteristics of pixels

Also Published As

Publication number Publication date
DE102020125417A1 (de) 2021-04-08
US11250747B2 (en) 2022-02-15
CN112599055A (zh) 2021-04-02
CN112599055B (zh) 2024-05-07
US20210104185A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
CN112599055B (zh) 显示装置及其驱动方法
US11842694B2 (en) Display device
US12014690B2 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
KR102449681B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20220030884A (ko) 표시 장치
US20230326417A1 (en) Display device
US11562700B2 (en) Display device and driving method thereof
US11587481B2 (en) Display device and method of driving the same
US11694633B2 (en) Display device having a sub pixel column connected to different data lines
TWI845085B (zh) 顯示裝置及其驅動方法
US11837178B2 (en) Display device and driving method thereof
KR102676775B1 (ko) 표시 장치
US20230217767A1 (en) Display Device
US12008968B2 (en) Display device
EP4207168A1 (en) Display device
KR20240034555A (ko) 표시 장치
KR20230092372A (ko) 표시 장치 및 이의 구동 방법
KR20220048355A (ko) 표시 장치
KR20230098017A (ko) 표시 장치
KR20230025104A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal