KR20210027676A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210027676A
KR20210027676A KR1020190107651A KR20190107651A KR20210027676A KR 20210027676 A KR20210027676 A KR 20210027676A KR 1020190107651 A KR1020190107651 A KR 1020190107651A KR 20190107651 A KR20190107651 A KR 20190107651A KR 20210027676 A KR20210027676 A KR 20210027676A
Authority
KR
South Korea
Prior art keywords
insulating layer
power supply
display device
supply line
electrode
Prior art date
Application number
KR1020190107651A
Other languages
English (en)
Inventor
이안수
송형진
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190107651A priority Critical patent/KR20210027676A/ko
Priority to US16/914,558 priority patent/US11626465B2/en
Priority to CN202010862593.8A priority patent/CN112447804A/zh
Publication of KR20210027676A publication Critical patent/KR20210027676A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 주변영역에서의 발열현상이 감소한 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하며 관통홀을 갖는 전원공급라인과, 상기 전원공급라인을 덮는 제1절연층과, 상기 전원공급라인의 상기 관통홀에 대응하도록 상기 제1절연층 상에 위치하여 상기 전원공급라인으로부터 전기적으로 절연된 테스트패드와, 상기 테스트패드를 덮는 제2절연층과, 상기 테스트패드에 대응하도록 상기 제2절연층 상에 위치하여 상기 테스트패드로부터 전기적으로 절연되며 상기 제1절연층과 상기 제2절연층의 제1컨택홀을 통해 상기 전원공급라인에 전기적으로 연결된 브릿지를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 주변영역에서의 발열현상이 감소한 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역을 가지며, 디스플레이영역 내에는 많은 화소들이 위치하게 된다. 이러한 디스플레이영역 내에 위치한 화소들 중 일부가 불량화소가 되면, 디스플레이장치가 구현하는 이미지의 품질이 저하될 수밖에 없다. 따라서 제조 과정에서 불량화소의 발생여부에 대한 테스트를 실시하는 것이 필요하다.
그러나 종래의 디스플레이 장치의 경우, 불량화소의 발생여부에 대한 테스트를 위한 구조 때문에 주변영역에서 발열현상이 발생한다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 주변영역에서의 발열현상이 감소한 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하며 관통홀을 갖는 전원공급라인과, 상기 전원공급라인을 덮는 제1절연층과, 상기 전원공급라인의 상기 관통홀에 대응하도록 상기 제1절연층 상에 위치하여 상기 전원공급라인으로부터 전기적으로 절연된 테스트패드와, 상기 테스트패드를 덮는 제2절연층과, 상기 테스트패드에 대응하도록 상기 제2절연층 상에 위치하여 상기 테스트패드로부터 전기적으로 절연되며 상기 제1절연층과 상기 제2절연층의 제1컨택홀을 통해 상기 전원공급라인에 전기적으로 연결된 브릿지를 구비하는, 디스플레이 장치가 제공된다.
상기 테스트패드의 면적은 상기 관통홀의 면적보다 좁을 수 있다. 이때, 상기 관통홀의 상기 기판 상으로의 정사영(orthogonal projection) 이미지는 상기 테스트패드의 상기 기판 상으로의 정사영 이미지를 덮을 수 있다.
상기 브릿지의 면적은 상기 테스트패드의 면적보다 넓을 수 있다. 이때, 상기 브릿지의 상기 기판 상으로의 정사영(orthogonal projection) 이미지는 상기 테스트패드의 상기 기판 상으로의 정사영 이미지를 덮을 수 있다. 이때, 상기 브릿지는, 상기 제1컨택홀과 이격되어 상기 제1절연층과 상기 제2절연층의 제2컨택홀을 통해서도, 상기 전원공급라인에 전기적으로 연결될 수 있다. 나아가, 상기 제2컨택홀은 상기 브릿지의 중심을 기준으로 상기 제1컨택홀의 반대편에 위치할 수 있다. 또한, 상기 제1컨택홀은 상기 브릿지의 중심을 기준으로 상기 디스플레이영역 방향에 위치할 수 있다.
상기 디스플레이영역을 가로지르는 데이터라인을 더 구비하고, 상기 테스트패드는 상기 데이터라인에 전기적으로 연결될 수 있다.
이때, 상기 데이터라인과 상기 테스트패드는 일체(一體)일 수 있다. 상기 디스플레이영역에 위치하며, 제1게이트전극, 제1소스전극 및 제1드레인전극을 갖는 제1박막트랜지스터를 더 구비하고, 상기 데이터라인은 상기 제1소스전극 또는 상기 제1드레인전극과 일체(一體)일 수 있다.
이 경우, 상기 전원공급라인은 상기 제1게이트전극이 포함하는 물질과 동일한 물질을 포함하며, 상기 제1게이트전극과 동일한 층 상에 위치할 수 있다. 상기 디스플레이영역에 위치하며, 제2게이트전극, 제2소스전극 및 제2드레인전극을 갖는 제2박막트랜지스터를 더 구비하고, 상기 제2소스전극 및 상기 제2드레인전극은 상기 제1소스전극 및 상기 제1드레인전극을 덮는 절연층 상에 위치하며, 상기 브릿지는 상기 제2소스전극 및 상기 제2드레인전극이 포함하는 물질과 동일한 물질을 포함할 수 있다. 나아가, 상기 제2절연층은 상기 제1소스전극 및 상기 제1드레인전극을 덮고, 상기 제2소스전극 및 상기 제2드레인전극은 상기 제2절연층 상에 위치할 수 있다.
한편, 상기 디스플레이영역을 가로지르는 전원라인을 더 구비하고, 상기 전원공급라인은 상기 전원라인에 전기적으로 연결될 수 있다. 이때, 상기 전원라인과 상기 전원공급라인은 일체(一體)일 수 있다.
상기 디스플레이영역 내에 위치하는 화소전극을 더 구비하고, 상기 브릿지는 상기 화소전극이 포함하는 물질과 동일한 물질을 포함할 수 있다.
이때, 상기 브릿지는 상기 화소전극과 동일한 층상구조를 가질 수 있다. 상기 제2절연층은 상기 디스플레이영역 내로 연장되고, 상기 화소전극은 상기 제2절연층 상에 위치할 수 있다.
한편, 상기 주변영역에 위치하되 상기 디스플레이영역의 중심을 기준으로 상기 테스트패드의 반대편에 위치한 제1입력패드와, 상기 제1입력패드 상의 제2입력패드를 더 구비하고, 상기 브릿지는 상기 제2입력패드가 포함하는 물질과 동일한 물질을 포함할 수 있다.
상기 전원공급라인을 기준으로 상기 디스플레이영역의 반대편에 위치하도록 상기 주변영역에 위치한 전극전원공급라인을 더 구비하고, 상기 디스플레이영역에 배치된 대향전극은 상기 주변영역으로 연장되어 상기 전극전원공급라인에 전기적으로 연결될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 주변영역에서의 발열현상이 감소한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이다.
도 2는 도 1의 A부분을 개략적으로 도시하는 개념도이다.
도 3은 도 2의 III-III 선을 따라 취한 단면 및 그 외의 부분에서의 단면을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 상에†있다고 할 때, 이는 다른 구성요소 바로 상에†있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 개념도이고, 도 2는 도 1의 A부분을 개략적으로 도시하는 개념도이며, 도 3은 도 2의 III-III 선을 따라 취한 단면 및 그 외의 부분에서의 단면을 개략적으로 도시하는 단면도이다. 즉, 도 3은 도 2에서 서로 이격된 부분들을 도시하는 단면도로서, 서로 인접한 구성요소들을 도시하는 것은 아니다. 예컨대 도 3에서는 화소(PX1)와 화소(PX2)를 도시하고 있는바, 화소(PX1)와 화소(PX2)는 서로 인접하여 위치한 화소들이 아닐 수 있다. 또한 도 3은 도 1에서 서로 이격된 부분들을 도시하는 단면도로서, 서로 이격된 부분들에서의 단면들은 동일한 방향에서의 단면들이 아닐 수 있다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 복수개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함한다.
이러한 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 기판(100)이 플렉서블 또는 벤더블 특성을 갖는다면, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
디스플레이영역(DA)의 가장자리는 전체적으로는 직사각형, 정사각형, 또는 직사각형이나 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 디스플레이영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 상호 마주보되 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치한 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다.
디스플레이영역(DA)에는 다양한 신호가 인가될 수 있다. 예컨대 각 화소에서의 밝기를 조절하기 위한 데이터신호 등이 디스플레이영역(DA)에 인가될 수 있으며, 이를 위해 도 1에 개략적으로 도시된 것과 같이 데이터라인(DL)과 같은 다양한 배선이 디스플레이영역(DA) 내외에 위치할 수 있다. 물론 데이터라인(DL) 외의 전원라인(미도시)이나 스캔라인(미도시) 등도 디스플레이영역(DA) 내외에 위치할 수 있다.
디스플레이영역(DA) 내의 일부분의 단면을 개략적으로 도시하는 도 3의 I-I 부분과 II-II 부분에 나타난 것과 같이, 기판(100)의 디스플레이영역에는 디스플레이소자들(310, 320) 외에도, 디스플레이소자들(310, 320)이 전기적으로 연결되는 박막트랜지스터들(210, 220)도 위치할 수 있다. 도 3에서는 디스플레이소자들(310, 320)로서 유기발광소자들이 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자들이 박막트랜지스터들(210, 220)에 전기적으로 연결된다는 것은, 화소전극들(311, 321)이 박막트랜지스터들(210, 220)에 전기적으로 연결되는 것으로 이해될 수 있다.
참고로 도 3에서는 제1박막트랜지스터(210)가 화소(PX1)에 위치하고, 제2박막트랜지스터(220)가 화소(PX2)에 위치하며, 제1디스플레이소자(310)가 제1박막트랜지스터(210)에 전기적으로 연결되고 제2디스플레이소자(320)가 제2박막트랜지스터(220)에 전기적으로 연결되는 것으로 도시하고 있다. 이하에서는 편의상 제1박막트랜지스터(210)와 제1디스플레이소자(310)에 대해 설명하며, 이는 제2박막트랜지스터(220)와 제2디스플레이소자(320)에도 적용될 수 있다. 즉, 제2박막트랜지스터(220)의 제2반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)에 대한 설명, 그리고 제2디스플레이소자(320)의 화소전극(321), 대향전극(325) 및 중간층(323)에 대한 설명은 생략한다. 참고로 제2디스플레이소자(320)의 대향전극(325)은 제1디스플레이소자(310)의 대향전극(315)과 일체(一體)일 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1게이트전극(213)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 제1소스전극(215a)과 제1드레인전극(215b) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층과 Al층을 포함할 수 있다.
한편, 제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 제1층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 제1박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 제1박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 제1박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는 제1디스플레이소자(310)가 위치할 수 있다. 제1디스플레이소자(310)는 예컨대 화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다. 화소전극(311)은 도 3에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(313)은 복수개의 화소전극들(311, 321)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극들(311, 321)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극들(311, 321)들에 대응할 수 있다.
대향전극(315)은 디스플레이영역(DA)을 덮되, 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된다. 이때, 후술할 전원공급라인(PSL)을 기준으로 디스플레이영역(DA) 방향의 반대 방향에 위치하도록 전극전원공급라인(EPSL, 도 2 참조)이 주변영역(PA)에 위치하는바, 대향전극(315)은 주변영역(PA)에서 이 전극전원공급라인(EPSL)에 전기적으로 연결된다. 이러한 전극전원공급라인(EPSL)은 ELVSS로 불리기도 한다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 디스플레이영역(DA)을 덮으며 주변영역(PA)의 적어도 일부에까지 연장될 수 있다. 이러한 봉지층은 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다.
전술한 것과 같이 기판(100)의 디스플레이영역(DA) 내에 데이터라인(DL)과 전원라인(미도시) 등이 배치되는데, 주변영역(PA)에도 다양한 배선 등이 위치할 수 있다. 예컨대 도 2에 도시된 것과 같이 전원공급라인(PSL)과 전극전원공급라인(EPSL) 등이 주변영역(PA)에 위치할 수 있다. 전원공급라인(PSL)에는 디스플레이영역(DA) 내로 (-y 방향으로) 연장되는, Vdd라인이라고도 불리는 전원라인(미도시)이 연결되어, 디스플레이영역(DA) 내의 화소들에게 전원을 공급하는 역할을 할 수 있다. 예컨대 전원라인은 데이터라인(DL)과 대략 평행한 형상을 가질 수 있다.
주변영역(PA)에 위치한 이러한 전원공급라인(PSL)은 디스플레이영역(DA)에 위치한 도전층을 형성할 시 동일한 물질로 동시에 형성될 수 있는데, 예컨대 도 3에 도시된 것과 같이 제1게이트전극(213)을 형성할 시 동일한 물질로 동시에 전원공급라인(PSL)을 형성할 수 있다. 즉, 전원공급라인(PSL)은 제1게이트전극(213)이 포함하는 물질과 동일한 물질을 포함하며, 제1게이트전극(213)과 동일한 층 상에 위치할 수 있다. 이 경우 전원공급라인(PSL)은 제1게이트전극(213)과 동일한 층상구조를 갖는다. 예컨대 이들은 Mo층, Al층 및 Mo층이 순차로 적층된 구조를 가질 수 있다.
이 경우, 제1게이트전극(213)을 덮는 제1층간절연막(131)은 전원공급라인(PSL)을 덮게 된다. 이러한 제1층간절연막(131)을 제1절연층이라 할 수 있다. 물론 제1절연층은 제1층간절연막(131)을 형성할 시 동일 물질로 동시에 형성되되, 제1절연층이 제1층간절연막(131)으로부터 이격된 형상을 가질 수도 있다. 전원라인은 전원공급라인(PSL)과 동일한 물질로 동시에 형성될 수 있으며, 전원공급라인(PSL)과 일체(一體)일 수 있다.
이러한 전원공급라인(PSL)은 관통홀(TH)을 갖는다. 그리고 전원공급라인(PSL)을 덮는 제1절연층인 제1층간절연막(121) 상에는 테스트패드(TP)가 위치하여, 전원공급라인(PSL)으로부터 전기적으로 절연될 수 있다. 여기서 테스트패드(TP)가 전원공급라인(PSL)으로부터 전기적으로 절연된다는 의미는 테스트패드(TP)가 전원공급라인(PSL)에 직접 연결되지 않는다는 의미이며, 이들 사이에 박막트랜지스터 등과 같은 소자는 개재될 수도 있다.
도 2에서는 편의상 전원공급라인(PSL)을 해칭으로 표시하고 있다. 데이터라인(DL)은 전원공급라인(PSL) 상부에 위치하지만, 도 2에서는 그런 위치관계를 고려하지 않고 전원공급라인(PSL)이 차지하는 영역을 해칭으로 보여준다.
테스트패드(TP)가 제1층간절연막(121) 상에 위치하기에, 마찬가지로 제1층간절연막(121) 상에 위치하는 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)을 형성할 시 동일 물질로 동시에 테스트패드(TP)를 형성할 수 있다. 이에 따라 테스트패드(TP)는 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일한 층상구조를 가질 수 있다. 예컨대 이들을 Ti층, Al층 및 Ti층이 순차로 적층된 구조를 가질 수 있다.
이러한 테스트패드(TP)는 전원공급라인(PSL)의 이 관통홀(TH)에 대응하도록 위치한다. 그리고 이러한 테스트패드(TP)는 데이터라인(DL, 도 1 참조)에 전기적으로 연결된다. 경우에 따라서는 테스트패드(TP)와 데이터라인(DL)은 일체(一體)일 수 있다. 그리고 데이터라인(DL)은 제1박막트랜지스터(210)의 제1소스전극(215a) 또는 제1드레인전극(215b)과 일체(一體)일 수 있다.
디스플레이 장치의 제조과정에서 배선이나 전자소자 등에 불량이 존재하는지 여부를 검사하는 과정을 거치게 된다. 예컨대 도 3에 도시된 것과 같은 구조를 갖는 디스플레이 장치를 제조하는 과정에서는, 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a), 제2드레인전극(225b) 및 테스트패드(TP)를 형성한 후, 이들을 덮는 제2절연층인 평탄화층(140)이 형성되기 전에 테스트가 진행될 수 있다.
테스트패드(TP)에서 검출되는 전기적 신호는 데이터라인(DL)에 인가된 전기적 신호에 대응하는바, 어떤 특정 테스트패드(TP)에서 아무런 전기적 신호가 검출되지 않는다면, 이 테스트패드(TP)에 연결된 데이터라인(DL)이 오픈 상태인 것으로, 즉 불량인 것으로 판단할 수 있다. 한편, 모든 데이터라인(DL)들에 동일한 전기적 신호가 인가되도록 한 상태에서, 여러 테스트패드(TP)들 중에서 어느 한 테스트패드(TP)에서 검출되는 전기적 신호가 다른 테스트패드(TP)들에서 검출되는 전기적 신호와 상이하다면, 그 테스트패드(TP)에 연결된 데이터라인(DL)이 쇼트 상태인 것으로, 즉 불량인 것으로 판단할 수 있다.
이러한 데이터라인(DL) 불량여부를 검사하기 위해서는, 각 테스트패드(TP)에서의 전기적 신호를 검출하기 위해 검사기기의 팁(tip)을 테스트패드(TP)에 접촉시킨다. 이 과정에서 테스트패드(TP) 하부의 제1절연층인 제1층간절연막(131)이 눌리게 된다. 만일 제1층간절연막(131) 하부에 테스트패드(TP)에 대응하도록 위치한 금속층이 존재한다면, 검사과정에서 테스트패드(TP)는 이 금속층과 접촉하여 쇼트 상태가 되고 이후 이 쇼트상태가 계속 유지되어, 디스플레이 장치의 불량이 야기될 수 있다. 즉, 불량여부를 검사하기 위한 과정 중에 불량이 발생하게 될 수 있다.
따라서 이러한 문제가 발생하는 것을 방지하기 위해, 본 실시예에 따른 디스플레이 장치는 테스트패드(TP) 하부에 위치한 금속층이 테스트패드(TP)에 대응하는 관통홀을 갖도록 한다. 즉, 전원공급라인(PSL)이 테스트패드(TP) 하부에 위치하기에, 전원공급라인(PSL)이 관통홀(TH)을 갖도록 하고 테스트패드(TP)를 이 관통홀(TH)에 대응하도록 위치시킴으로써, 검사과정에서 테스트패드(TP)와 전원공급라인(PSL)이 쇼트상태가 되는 것을 효과적으로 방지할 수 있다.
나아가, 테스트패드(TP)의 면적이 관통홀(TH)의 면적보다 좁도록 할 수 있다. 불량검사과정에서 팁에 의해 눌리는 테스트패드(TP)의 부분은 대부분 테스트패드(TP)의 중앙 부분이지만, 혹시라도 테스트패드(TP)의 가장자리가 눌리는 경우에도 테스트패드(TP)와 전원공급라인(PSL) 사이에서 쇼트가 발생하지 않도록 할 필요가 있다. 관통홀(TH)의 면적이 테스트패드(TP)의 면적이 보다 넓도록 함으로써, 테스트패드(TP)의 가장자리가 눌리더라도 불량이 발생하는 것을 효과적으로 방지할 수 있다. 특히 이 경우, 관통홀(TH)의 기판(100) 상으로의 정사영(orthogonal projection) 이미지가, 테스트패드(TP)의 기판(100) 상으로의 정사영 이미지를 덮도록 할 수 있다.
한편, 전원공급라인(PSL)이 관통홀(TH)을 가짐에 따라, 전원공급라인(PSL) 자체의 저항이 증가할 수 있다. 이에 따라, 디스플레이 장치가 구동되는 과정에서 전원공급라인(PSL)에서 과도한 열이 발생할 수 있다. 이러한 문제점이 발생하는 것을 방지하거나 저감하기 위해, 본 실시예에 따른 디스플레이 장치는 브릿지(BG)를 구비한다. 구체적으로, 테스트패드(TP)를 덮는 제2절연층 상에 테스트패드(TP)에 대응하는 브릿지(BG)가 위치하도록 하면서, 테스트패드(TP)로부터 전기적으로 절연된 이 브릿지(BG)가 제1절연층과 제2절연층의 제1컨택홀(CH1)을 통해 전원공급라인(PSL)에 전기적으로 연결되도록 한다. 이처럼 브릿지(BG)를 통한 전기적 신호의 이동 경로를 확보함으로써, 전원공급라인(PSL)의 관통홀(TH)에 의한 저항 증가의 부작용을 줄일 수 있다.
특히 이러한 효과를 극대화하기 위해, 브릿지(BG)는, 제1컨택홀(CH1)과 이격된 제1절연층(제1층간절연막(131))과 제2절연층(평탄화층(140))의 제2컨택홀(CH2)을 통해서도, 전원공급라인(PSL)에 전기적으로 연결되도록 할 수 있다. 이 경우, 제2컨택홀(CH2)은 브릿지(BG)의 중심을 기준으로 제1컨택홀(CH1)의 반대편에 위치할 수 있다. 이러한 브릿지(BG)를 통해 전원공급라인(PSL)의 관통홀(TH)을 가로지르는 전기적 신호 전달 경로를 형성하여, 전원공급라인(PSL)에서의 발열 현상을 저감할 수 있다. 여기서 제1컨택홀(CH1)은 브릿지(BG)의 중심을 기준으로 디스플레이영역(DA) 방향에 위치할 수 있다.
전술한 제2절연층은 디스플레이영역(DA)의 평탄화층(140)과 동일 물질로 동시에 형성될 수 있으며, 이 경우 브릿지(BG)는 제1화소전극(311)과 동일 물질로 동시에 형성될 수 있다. 이에 따라 브릿지(BG)는 제1화소전극(311)과 동일한 층상구조를 가질 수 있다. 예컨대 이들은 Al층과 같은 반사층과 ITO나 IZO 등과 같은 투광성 도전층이 순차로 적층된 구조를 가질 수 있다. 물론 필요에 따라 제2절연층은 평탄화층(140)과 일체(一體)일 수 있고, 상호 이격될 수도 있다. 브릿지(BG)가 제1화소전극(311)과 동일 물질로 동시에 형성될 경우, 브릿지(BG)는 제1화소전극(311)과 동일한 층상구조를 가질 수 있다. 예컨대 브릿지(BG)와 제1화소전극(311)은 Al 등으로 된 반사층과 ITO 등으로 된 투광성 도전층을 갖는 다층구조를 가질 수 있다. 이하에서는 두 층이 동일 물질로 동시에 형성되었다는 것은 그 두 층이 동일한 층상구조를 갖는다는 것을 의미한다.
한편, 브릿지(BG)의 면적이 테스트패드(TP)의 면적이 보다 넓도록 함으로써, 브릿지(BG)가 테스트패드(TP) 외측에서 전원공급라인(PSL)과 용이하게 전기적으로 연결되도록 할 수 있다. 특히 이 경우, 브릿지(BG)의 기판(100) 상으로의 정사영(orthogonal projection) 이미지가, 테스트패드(TP)의 기판(100) 상으로의 정사영 이미지를 덮도록 할 수 있다. 이를 통해 테스트패드(TP)가 제1컨택홀(CH1)과 제2컨택홀(CH2)에 의해 노출되지 않도록 하여, 브릿지(BG)가 테스트패드(TP)와 쇼트되는 것을 효과적으로 방지할 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다. 디스플레이영역(DA)에 있어서 본 실시예에 따른 디스플레이 장치가 도 3을 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제1층간절연막(131) 외에 제1박막트랜지스터(210)의 제1소스전극(215a)과 제1드레인전극(215b)을 덮는 제2층간절연막(132)을 더 구비하고, 제2박막트랜지스터(220)의 제2소스전극(225a)과 제2드레인전극(225b)은 그러한 제2층간절연막(132) 상에 위치한다는 점이다. 즉, 제1소스전극(215a) 및 제1드레인전극(215b)과 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치한다.
제2층간절연막(132)은 주변영역(PA)으로 연장되어, 제1소스전극(215a) 및 제1드레인전극(215b)과 동일 층 상에 위치한 테스트패드(TP)를 덮는다. 그리고 브릿지(BG)는 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 물질로 동시에 형성되어, 제2층간절연막(132) 상에 위치한다. 즉, 이 경우에는 제2층간절연막(132)이 전술한 제2절연층의 역할을 하게 된다. 물론 제2층간절연막(132)은 디스플레이영역(DA)에서 주변영역(PA)에 이르기까지 일체(一體)일 수도 있고, 디스플레이영역(DA)에서의 제2층간절연막(132)이 주변영역(PA)에서의 제2층간절연막(PA)과 이격된 구조를 가질 수도 있다. 제1컨택홀(CH1)은 제1층간절연막(131)과 제2층간절연막(132)에 형성되고, 제2컨택홀(CH2) 역시 제1층간절연막(131)과 제2층간절연막(132)에 형성된다. 이에 따라 제2층간절연막(132) 상의 브릿지(BG)는 전원공급라인(PSL)에 전기적으로 연결된다.
도 4에서는 제1박막트랜지스터(210)는 제1화소(PX1)에 위치하고 제2박막트랜지스터(220)는 제2화소(PX2)에 위치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제1박막트랜지스터(210)는 물론 제2박막트랜지스터(220)도 하나의 화소(PX1)에 속할 수 있다. 즉, 하나의 화소(PX1)에 속한 제1박막트랜지스터(210)와 제2박막트랜지스터(220)에 있어서, 제1박막트랜지스터(210)의 제1소스전극(215a) 및 제1드레인전극(215b)과 제2박막트랜지스터(220)의 제2소스전극(225a) 및 제2드레인전극(225b)은 상이한 층에 위치할 수 있다. 물론 화소(PX2) 역시 화소(PX1)에 속한 제1박막트랜지스터(210) 및 제2박막트랜지스터(220)와 동일한 구조의 박막트랜지스터들을 구비할 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다. 디스플레이영역(DA)에 있어서 본 실시예에 따른 디스플레이 장치가 도 4를 참조하여 전술한 실시예의 변형예에 따른 디스플레이 장치와 상이한 점은, 제1게이트절연막(121) 외에 제1박막트랜지스터(210)의 제1게이트전극(213)을 덮는 제2게이트절연막(122)을 더 구비하고, 제2박막트랜지스터(220)의 제2게이트전극(223)은 그러한 제2게이트절연막(122) 상에 위치한다는 점이다. 즉, 제1게이트전극(213)과 제2게이트전극(223)은 상이한 층에 위치한다. 물론 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 제1게이트전극(213)과 제2게이트전극(223)을 덮는 제1층간절연막(131) 상에 위치한다.
이 경우, 전원공급라인(PSL)은 제1게이트전극(213)과 동일 층 상에 위치하고, 테스트패드(TP)는 제2게이트전극(223)과 동일 층 상에 위치하며, 브릿지(BG)는 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 층 상에 위치한다. 이 경우 제2게이트절연막(122)이 제1절연층의 역할을 하고 제1층간절연막(131)이 제2절연층의 역할을 한다. 즉, 제1컨택홀(CH1)은 제2게이트절연막(122)과 제1층간절연막(131)에 형성되고, 제2컨택홀(CH2) 역시 제2게이트절연막(122)과 제1층간절연막(131)에 형성된다. 이에 따라 제1층간절연막(131) 상의 브릿지(BG)는 전원공급라인(PSL)에 전기적으로 연결된다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도이다. 도 6에 있어서 IV-IV 부분은 도 1의 B 부분의 단면도이다.
본 실시예에 따른 디스플레이 장치의 경우, 제1입력패드(IP1)와 제2입력패드(IP2)를 구비한다. 제1입력패드(IP1)는 기판(100)의 주변영역(PA)에 위치하되 디스플레이영역(DA)의 중심을 기준으로 테스트패드(TP)의 반대편에 위치한다. 이러한 제1입력패드(IP1)는 제1층간절연막(131) 상에 위치하며, 제2소스전극(225a) 및 제2드레인전극(225b)과 동일 물질로 동시에 형성될 수 있다. 즉, 제1입력패드(IP1)는 제2소스전극(225a) 및 제2드레인전극(225b)과 동일한 층상구조를 가질 수 있다. 제2입력패드(IP2)는 제1입력패드(IP1) 상에 위치하는데, 제1입력패드(IP1)에 전기적으로 연결될 수 있다. 이 경우, 브릿지(BG)는 제2입력패드(IP2)가 포함하는 물질과 동일한 물질을 포함할 수 있다. 즉, 브릿지(BG)는 제2입력패드(IP2)와 동일한 층상구조를 가질 수 있다. 도 6에서는 브릿지(BG)와 제2입력패드(IP2)가 제2화소전극(321)과 동일 층 상에 위치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1입력패드(IP1)가 제2소스전극(225a)과 동일한 물질을 포함하는 경우, 제2입력패드(IP2)가 없다면 집적회로나 인쇄회로기판 등이 제1입력패드(IP1)에 전기적으로 연결되는 과정에서 또는 이에 앞서서, 제1입력패드(IP1)가 손상되거나 산화되는 등의 문제점이 발생할 수 있다. 하지만 제2입력패드(IP2)가 존재할 경우 집적회로나 인쇄회로기판 등은 제2입력패드(IP2)에 전기적으로 연결되기에, 그러한 문제점이 발생하는 것을 효과적으로 방지할 수 있다. 이를 위해 제2입력패드(IP2)는 ITO 등으로 형성할 수 있다.
도 6에서는 제2입력패드(IP2)가 평탄화층(140) 상에 위치하면서 평탄화층(140) 하부의 제1입력패드(IP1)에 컨택홀을 통해 컨택하는 것으로 도시하고 있으나, 본 발병이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 부분들을 개략적으로 도시하는 단면도인 도 7에 도시된 것과 같이, 제2입력패드(IP2)와 제1입력패드(IP1) 사이에는 절연층이 존재하지 않고, 제2입력패드(IP2)가 제1입력패드(IP1)를 덮을 수도 있다. 이 경우에도 제2입력패드(IP2)는 브릿지(BG)와 동일 물질로 동시에 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DA: 디스플레이영역 PA: 주변영역
PADA: 패드영역 100: 기판
110: 버퍼층 121: 제1게이트절연막
122: 제2게이트절연막 131: 제1층간절연막
132: 제2층간절연막 140: 평탄화층
150: 화소정의막 210: 제1박막트랜지스터
220: 제2박막트랜지스터 310: 제1디스플레이소자
320: 제2디스플레이소자

Claims (21)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 주변영역에 위치하며 관통홀을 갖는 전원공급라인;
    상기 전원공급라인을 덮는 제1절연층;
    상기 전원공급라인의 상기 관통홀에 대응하도록 상기 제1절연층 상에 위치하여 상기 전원공급라인으로부터 전기적으로 절연된, 테스트패드;
    상기 테스트패드를 덮는 제2절연층; 및
    상기 테스트패드에 대응하도록 상기 제2절연층 상에 위치하여 상기 테스트패드로부터 전기적으로 절연되며, 상기 제1절연층과 상기 제2절연층의 제1컨택홀을 통해 상기 전원공급라인에 전기적으로 연결된, 브릿지;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 테스트패드의 면적은 상기 관통홀의 면적보다 좁은, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 관통홀의 상기 기판 상으로의 정사영(orthogonal projection) 이미지는 상기 테스트패드의 상기 기판 상으로의 정사영 이미지를 덮는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 브릿지의 면적은 상기 테스트패드의 면적보다 넓은, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 브릿지의 상기 기판 상으로의 정사영(orthogonal projection) 이미지는 상기 테스트패드의 상기 기판 상으로의 정사영 이미지를 덮는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 브릿지는, 상기 제1컨택홀과 이격되어 상기 제1절연층과 상기 제2절연층의 제2컨택홀을 통해서도, 상기 전원공급라인에 전기적으로 연결된, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제2컨택홀은 상기 브릿지의 중심을 기준으로 상기 제1컨택홀의 반대편에 위치하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1컨택홀은 상기 브릿지의 중심을 기준으로 상기 디스플레이영역 방향에 위치하는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 디스플레이영역을 가로지르는 데이터라인을 더 구비하고, 상기 테스트패드는 상기 데이터라인에 전기적으로 연결된, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 데이터라인과 상기 테스트패드는 일체(一體)인, 디스플레이 장치.
  11. 제9항에 있어서,
    상기 디스플레이영역에 위치하며, 제1게이트전극, 제1소스전극 및 제1드레인전극을 갖는 제1박막트랜지스터를 더 구비하고, 상기 데이터라인은 상기 제1소스전극 또는 상기 제1드레인전극과 일체(一體)인, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 전원공급라인은 상기 제1게이트전극이 포함하는 물질과 동일한 물질을 포함하며, 상기 제1게이트전극과 동일한 층 상에 위치하는, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 디스플레이영역에 위치하며, 제2게이트전극, 제2소스전극 및 제2드레인전극을 갖는 제2박막트랜지스터를 더 구비하고, 상기 제2소스전극 및 상기 제2드레인전극은 상기 제1소스전극 및 상기 제1드레인전극을 덮는 절연층 상에 위치하며, 상기 브릿지는 상기 제2소스전극 및 상기 제2드레인전극이 포함하는 물질과 동일한 물질을 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제2절연층은 상기 제1소스전극 및 상기 제1드레인전극을 덮고, 상기 제2소스전극 및 상기 제2드레인전극은 상기 제2절연층 상에 위치하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 디스플레이영역을 가로지르는 전원라인을 더 구비하고, 상기 전원공급라인은 상기 전원라인에 전기적으로 연결된, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 전원라인과 상기 전원공급라인은 일체(一體)인, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 디스플레이영역 내에 위치하는 화소전극을 더 구비하고, 상기 브릿지는 상기 화소전극이 포함하는 물질과 동일한 물질을 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 브릿지는 상기 화소전극과 동일한 층상구조를 갖는, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 제2절연층은 상기 디스플레이영역 내로 연장되고, 상기 화소전극은 상기 제2절연층 상에 위치하는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 주변영역에 위치하되 상기 디스플레이영역의 중심을 기준으로 상기 테스트패드의 반대편에 위치한 제1입력패드; 및
    상기 제1입력패드 상의 제2입력패드;
    를 더 구비하고, 상기 브릿지는 상기 제2입력패드가 포함하는 물질과 동일한 물질을 포함하는, 디스플레이 장치.
  21. 제1항에 있어서,
    상기 전원공급라인을 기준으로 상기 디스플레이영역의 반대편에 위치하도록 상기 주변영역에 위치한 전극전원공급라인을 더 구비하고, 상기 디스플레이영역에 배치된 대향전극은 상기 주변영역으로 연장되어 상기 전극전원공급라인에 전기적으로 연결된, 디스플레이 장치.
KR1020190107651A 2019-08-30 2019-08-30 디스플레이 장치 KR20210027676A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190107651A KR20210027676A (ko) 2019-08-30 2019-08-30 디스플레이 장치
US16/914,558 US11626465B2 (en) 2019-08-30 2020-06-29 Display device having test pad and bridge
CN202010862593.8A CN112447804A (zh) 2019-08-30 2020-08-25 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190107651A KR20210027676A (ko) 2019-08-30 2019-08-30 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210027676A true KR20210027676A (ko) 2021-03-11

Family

ID=74682692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107651A KR20210027676A (ko) 2019-08-30 2019-08-30 디스플레이 장치

Country Status (3)

Country Link
US (1) US11626465B2 (ko)
KR (1) KR20210027676A (ko)
CN (1) CN112447804A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725492B1 (ko) * 2005-09-24 2007-06-08 삼성전자주식회사 디스플레이장치
KR101577819B1 (ko) 2008-11-11 2015-12-15 엘지디스플레이 주식회사 유기전계발광표시장치
US9076980B2 (en) 2012-05-08 2015-07-07 Samsung Display Co., Ltd. Organic light-emitting display apparatus and manufacturing method thereof
KR20130125294A (ko) 2012-05-08 2013-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102082366B1 (ko) 2013-07-23 2020-02-28 엘지디스플레이 주식회사 유기발광다이오드소자 및 이의 제조방법
KR102322765B1 (ko) * 2015-06-22 2021-11-08 삼성디스플레이 주식회사 표시 장치
CN109314092B (zh) 2015-11-16 2022-10-18 英特尔公司 具有互锁***件的散热器
KR102483229B1 (ko) 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
KR102572341B1 (ko) * 2016-07-29 2023-08-30 엘지디스플레이 주식회사 표시장치
KR102651056B1 (ko) * 2016-08-18 2024-03-26 삼성디스플레이 주식회사 디스플레이 장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
KR102456615B1 (ko) * 2017-07-31 2022-10-18 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Also Published As

Publication number Publication date
CN112447804A (zh) 2021-03-05
US20210066431A1 (en) 2021-03-04
US11626465B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
KR102504136B1 (ko) 디스플레이 장치
US10608024B2 (en) Display apparatus
US10256282B2 (en) Display apparatus having reduced defects
US10256165B2 (en) Bendable display apparatus
US10453910B2 (en) Display apparatus
KR102531673B1 (ko) 디스플레이 장치
KR102586042B1 (ko) 디스플레이 장치
KR20170113757A (ko) 디스플레이 장치
KR102411537B1 (ko) 디스플레이 장치 제조방법 및 디스플레이 장치
US11672159B2 (en) Display apparatus having dummy contact holes
KR20180137639A (ko) 디스플레이 장치
KR102497283B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
US11626465B2 (en) Display device having test pad and bridge
KR20190126958A (ko) 디스플레이 장치
US20220115491A1 (en) Display apparatus
US20240237436A9 (en) Display apparatus and method of inspecting defects of the same
US20240138213A1 (en) Display apparatus and method of inspecting defects of the same
US20230146971A1 (en) Display apparatus
KR20220016407A (ko) 디스플레이 장치
CN117198173A (zh) 检查质量预测方法及利用其的显示装置制造方法

Legal Events

Date Code Title Description
A201 Request for examination