KR20210015929A - 디스플레이 기판 및 디스플레이 디바이스 - Google Patents

디스플레이 기판 및 디스플레이 디바이스 Download PDF

Info

Publication number
KR20210015929A
KR20210015929A KR1020207037682A KR20207037682A KR20210015929A KR 20210015929 A KR20210015929 A KR 20210015929A KR 1020207037682 A KR1020207037682 A KR 1020207037682A KR 20207037682 A KR20207037682 A KR 20207037682A KR 20210015929 A KR20210015929 A KR 20210015929A
Authority
KR
South Korea
Prior art keywords
signal line
sub
pixel
anode
groups
Prior art date
Application number
KR1020207037682A
Other languages
English (en)
Inventor
링 스
스밍 스
츠언 팡 황
하오 장
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20210015929A publication Critical patent/KR20210015929A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H01L51/5209—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3216—
    • H01L27/3218—
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 기판 및 디스플레이 디바이스가 제공된다. 디스플레이 기판(101)은, 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격되며, 신호 라인 그룹들(120) 각각은 적어도 하나의 신호 라인(1200)을 포함하고, 신호 라인(1200)은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들(110) 각각은 제1 서브-픽셀(111)을 포함하고, 제1 서브-픽셀(111)은 제1 애노드(1110) 및 제1 유효 발광 구역(1115)을 포함하고, 제1 애노드(1110)는 제1 주요 부분(1112)을 포함하고, 제1 주요 부분(1112)은 제1 유효 발광 구역(1115)과 적어도 부분적으로 중첩되고, 제1 방향에서의 제1 주요 부분(1112)의 크기는 제2 방향에서의 제1 주요 부분(1112)의 크기보다 크고, 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)과 중첩된다. 디스플레이 기판은, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상을 완화시키고 심지어 제거할 수 있다.

Description

디스플레이 기판 및 디스플레이 디바이스
본 개시내용의 실시예들은 디스플레이 기판 및 디스플레이 디바이스에 관한 것이다.
디스플레이 기술의 계속적인 발전에 따라, 유기 발광 다이오드(OLED) 디스플레이 패널들은, 그들의 자체-발광, 넓은 시야각, 고대비, 낮은 전력 소모, 높은 응답 속도 등과 같은 이점들 때문에 다양한 전자 디바이스들에 점점 더 많이 적용되고 있다.
OLED 디스플레이 패널들에 대한 요건들이 증가함에 따라, 소형 디스플레이 패널들에서 고해상도 설계를 달성하기 위해, OLED 디스플레이 패널들은 일반적으로 SPR 픽셀 배열, 즉, 픽셀 공유 방법을 채택한다.
본 개시내용의 적어도 하나의 실시예는 디스플레이 기판을 제공하며, 디스플레이 기판은, 베이스 기판, 복수의 서브-픽셀 그룹들, 및 제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들을 포함한다. 서브-픽셀 그룹들 각각은 하나의 제1 서브-픽셀을 포함하고, 제1 서브-픽셀은 제1 애노드 및 제1 유효 발광 구역을 포함하고, 제1 애노드는 제1 주요 부분을 포함하고, 제1 주요 부분은 제1 유효 발광 구역과 적어도 부분적으로 중첩되고, 제1 방향에서의 제1 주요 부분의 크기는 제2 방향에서의 제1 주요 부분의 크기보다 크고, 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 방향에서의 제1 주요 부분의 크기 대 제2 방향에서의 제1 주요 부분의 크기의 비는
Figure pct00001
1이고,
Figure pct00002
1의 값은 범위가 1.2 내지 3이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 신호 라인은 각각, 외부 구동 회로에 연결되는 단자를 포함한다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제1 주요 부분의 정사 투영은 실질적으로 스트립 형상이고, 제1 주요 부분의 연장 방향은 제2 방향과 교차한다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 주요 부분의 연장 방향은 제2 방향에 실질적으로 수직이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 애노드와 중첩되는 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 제1 방향에서의 제1 주요 부분의 2개의 단부에 있다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 애노드와 중첩되는 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 제1 주요 부분의 제1 이등분선에 대해 실질적으로 축대칭적이고, 제1 이등분선은 제2 방향과 평행하다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 주요 부분은 실질적으로 육각형 형상 또는 타원형 형상이고, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은 제1 방향과 실질적으로 평행하다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 제1 애노드는 2개의 인접한 신호 라인 그룹의 4개의 신호 라인과 중첩된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 신호 라인 그룹들 각각에서의 적어도 하나의 신호 라인은 제1 신호 라인 및 제2 신호 라인을 포함하고, 하나의 신호 라인 그룹에서의 제1 신호 라인과 제2 신호 라인 사이의 거리는 2개의 인접한 신호 라인 그룹 사이의 거리보다 작다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서는, 신호 라인 그룹들 각각에서, 제1 신호 라인 및 제2 신호 라인은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹에서의 제1 신호 라인 및 제2 신호 라인의 배열 순서들은 동일하고, 2개의 인접한 신호 라인 그룹은 제1 방향을 따라 배열되는 제1 신호 라인 그룹 및 제2 신호 라인 그룹을 포함하고, 제1 신호 라인 그룹에서, 제1 신호 라인은 제2 신호 라인 그룹으로부터 멀리 있는 제2 신호 라인의 측 상에 있고, 제2 신호 라인 그룹에서, 제1 신호 라인은 제1 신호 라인 그룹에 가까운 제2 신호 라인의 측 상에 있다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 신호 라인은 데이터 신호를 송신하도록 구성되는 데이터 라인이고, 제2 신호 라인은 구동 전압을 송신하도록 구성되는 전력 라인이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 방향은 제2 방향에 수직이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 서브-픽셀 그룹들 각각은 제2 서브-픽셀을 더 포함하고, 제2 서브-픽셀은 제2 애노드를 포함하고, 제2 애노드는 2개의 인접한 신호 라인 그룹과 중첩된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제2 애노드와 중첩되는 2개의 인접한 신호 라인 그룹의 신호 라인들의 정사 투영들은 제2 방향을 따라 연장되고 베이스 기판 상의 제2 애노드의 정사 투영을 통과한다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제2 서브-픽셀은 제2 유효 발광 구역을 포함하고, 제2 애노드는 제2 주요 부분을 포함하고, 제2 주요 부분은 제2 유효 발광 구역과 적어도 부분적으로 중첩되고, 제1 방향에서의 제2 주요 부분의 크기는 제2 방향에서의 제2 주요 부분의 크기보다 크고, 제2 애노드와 중첩되는 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 제1 방향에서의 제2 주요 부분의 2개의 단부에 있다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제2 주요 부분의 정사 투영은 실질적으로 스트립 형상이고, 제2 주요 부분의 연장 방향은 제2 방향과 교차한다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제2 주요 부분의 연장 방향은 제2 방향에 실질적으로 수직이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제2 애노드와 중첩되는 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 제2 주요 부분의 제2 이등분선에 대해 실질적으로 축대칭적이고, 제2 이등분선은 제2 방향과 평행하다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제2 주요 부분은 실질적으로 육각형 형상 또는 타원형 형상이고, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은 제1 방향과 실질적으로 평행하다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 제2 애노드는 2개의 인접한 신호 라인 그룹의 4개의 신호 라인과 중첩된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 서브-픽셀 그룹들 각각은 제3 서브-픽셀 쌍을 더 포함하고, 제3 서브-픽셀 쌍은 각각 2개의 제3 서브-픽셀을 포함하고, 제3 서브-픽셀들 각각은 제3 애노드를 포함하고, 제3 서브-픽셀 쌍의 2개의 제3 애노드는 각각 신호 라인 그룹들 중 하나와 중첩되고, 제3 서브-픽셀 쌍의 2개의 제3 애노드와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제3 애노드와 중첩되는 신호 라인 그룹의 신호 라인들의 정사 투영들은 제2 방향을 따라 연장되고 베이스 기판 상의 제3 애노드의 정사 투영을 통과한다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제3 서브-픽셀은 제3 유효 발광 구역을 포함하고, 제3 애노드는 제3 주요 부분을 포함하고, 제3 주요 부분은 제3 유효 발광 구역과 적어도 부분적으로 중첩되고, 제3 서브-픽셀 쌍의 2개의 제3 애노드와 중첩되는 2개의 신호 라인 그룹은 2개의 제3 주요 부분의 중심들을 연결하는 선의 제3 이등분선에 대해 실질적으로 축대칭적이고, 제3 이등분선은 제2 방향과 평행하다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 제3 서브-픽셀 쌍의 2개의 제3 애노드는 각각 신호 라인 그룹들 중 하나의 신호 라인 그룹의 2개의 신호 라인과 중첩되고, 제3 서브-픽셀 쌍의 2개의 제3 애노드와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 복수의 서브-픽셀 그룹들은, 복수의 서브-픽셀 그룹 열들을 형성하도록 제2 방향을 따라 배열되고, 복수의 서브-픽셀 그룹 행들을 형성하도록 제1 방향을 따라 배열되고, 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 피치는 제2 방향에서의 2개의 인접한 서브-픽셀 그룹의 2개의 제1 서브 픽셀의 중심들 사이의 거리와 동일하고, 서브-픽셀 그룹들 각각에서, 제1 서브-픽셀, 제2 서브-픽셀, 및 제3 서브-픽셀 쌍은 제2 방향을 따라 배열되고, 제3 서브-픽셀 쌍의 2개의 제3 서브-픽셀은 제1 방향을 따라 배열된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 서브-픽셀은 제1 색상의 광을 방출하도록 구성되고, 제2 서브-픽셀은 제2 색상의 광을 방출하도록 구성되고, 제3 서브-픽셀은 제3 색상의 광을 방출하도록 구성된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 색상은 청색이고, 제2 색상은 적색이고, 제3 색상은 녹색이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판은, 베이스 기판으로부터 멀리 있는 제1 애노드의 측 상에 위치하고 제1 개구를 포함하는 픽셀 정의 층을 더 포함한다. 제1 서브-픽셀은 제1 발광 층을 더 포함하고, 제1 개구는 제1 애노드를 노출시키고, 제1 발광 층의 적어도 일부분은 제1 개구에 있고, 노출되는 제1 애노드의 부분을 덮으며, 제1 개구에 의해 정의되는 구역은 제1 서브-픽셀의 제1 유효 발광 구역이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판은, 복수의 신호 라인 그룹들이 위치하는 막 층과 제1 애노드가 위치하는 막 층 사이에 위치하는 평탄화 층을 더 포함한다. 베이스 기판에 수직인 방향에서의 신호 라인 그룹들 각각의 높이는 범위가 650 nm 내지 850 nm이고, 평탄화 층의 두께는 범위가 1.4 ㎛ 내지 1.6 ㎛이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 서브-픽셀 그룹이 제2 서브-픽셀 및 제3 서브-픽셀을 포함하는 경우에, 픽셀 정의 층은 제2 개구 및 제3 개구를 더 포함하고, 제2 서브-픽셀은 제2 발광 층을 더 포함하고, 제2 개구는 제2 애노드를 노출시키고, 제2 발광 층의 적어도 일부분은 제2 개구에 있고, 노출되는 제2 애노드의 부분을 덮으며, 제2 개구에 의해 정의되는 구역은 제2 서브-픽셀의 제2 유효 발광 구역이고, 제3 서브-픽셀은 제3 발광 층을 더 포함하고, 제3 개구는 제3 애노드를 노출시키고, 제3 발광 층의 적어도 일부분은 제3 개구 내에 있고, 노출되는 제3 애노드의 부분을 덮으며, 제3 개구에 의해 정의되는 구역은 제3 서브-픽셀의 제3 유효 발광 구역이다.
본 개시내용의 적어도 하나의 실시예는 디스플레이 기판을 제공하며, 디스플레이 기판은, 베이스 기판, 복수의 서브-픽셀 그룹들, 및 제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들을 포함한다. 신호 라인 그룹들 각각은 제1 신호 라인 및 제2 신호 라인을 포함하고, 제1 신호 라인 및 제2 신호 라인은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들 각각은 하나의 제1 서브-픽셀을 포함하고, 제1 서브-픽셀은 제1 애노드 및 제1 유효 발광 구역을 포함하고, 제1 애노드는 제1 주요 부분을 포함하고, 제1 주요 부분은 제1 유효 발광 구역과 적어도 부분적으로 중첩되고, 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인의 크기의 8 - 10 배이고, 제1 방향에서의 제1 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 15 - 17 배이고, 제2 방향에서의 제1 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 9 - 11 배이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 방향에서의 제1 주요 부분의 크기 대 제2 방향에서의 제1 주요 부분의 크기의 비는
Figure pct00003
1이고,
Figure pct00004
1의 값은 범위가 1.5 내지 1.7이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 서브-픽셀 그룹들 각각은 제2 서브-픽셀을 더 포함하고, 제2 서브-픽셀은 제2 애노드 및 제2 유효 발광 구역을 포함하고, 제2 애노드는 제2 주요 부분을 포함하고, 제2 주요 부분은 제2 유효 발광 구역과 중첩되고, 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인의 크기의 8 - 10 배이고, 제1 방향에서의 제2 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 12 - 14 배이고, 제2 방향에서의 제2 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 4 - 6 배이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 방향에서의 제2 주요 부분의 크기 대 제2 방향에서의 제2 주요 부분의 크기의 비는
Figure pct00005
2이고,
Figure pct00006
2의 값은 범위가 2.2 내지 2.6이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 서브-픽셀 그룹들 각각은 제3 서브-픽셀 쌍을 더 포함하고, 각각의 제3 서브-픽셀 쌍은 2개의 제3 서브-픽셀을 포함하고, 각각의 제3 서브-픽셀은 제3 애노드 및 제3 유효 발광 구역을 포함하고, 제3 애노드는 제3 주요 부분을 포함하고, 제3 주요 부분은 제3 유효 발광 구역과 적어도 부분적으로 중첩되고, 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인의 크기의 8 - 10 배이고, 제1 방향에서의 제3 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 6 - 8 배이고, 제2 방향에서의 제3 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 7 - 9 배이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 방향에서의 제2 신호 라인의 크기는 제1 방향에서의 제1 신호 라인의 크기의 1.3 - 1.4 배이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제1 유효 발광 구역의 정사 투영은 베이스 기판 상의 제1 애노드의 정사 투영 내에 있고, 베이스 기판 상의 제1 유효 발광 구역의 정사 투영의 가장자리와 베이스 기판 상의 제1 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제2 유효 발광 구역의 정사 투영은 베이스 기판 상의 제2 애노드의 정사 투영 내에 있고, 베이스 기판 상의 제2 유효 발광 구역의 정사 투영의 가장자리와 베이스 기판 상의 제2 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 베이스 기판 상의 제3 유효 발광 구역의 정사 투영은 베이스 기판 상의 제3 애노드의 정사 투영 내에 있고, 베이스 기판 상의 제3 유효 발광 구역의 정사 투영의 가장자리와 베이스 기판 상의 제3 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서, 제1 서브-픽셀은 청색 서브-픽셀이고, 제2 서브-픽셀은 적색 서브-픽셀이고, 제3 서브-픽셀은 녹색 서브-픽셀이다.
본 개시내용의 적어도 하나의 실시예는 디스플레이 기판을 제공하며, 디스플레이 기판은, 베이스 기판, 복수의 서브-픽셀 그룹들, 및 제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들을 포함한다. 신호 라인 그룹들 각각은 제1 신호 라인 및 제2 신호 라인을 포함하고, 제1 신호 라인 및 제2 신호 라인 둘 모두는 제1 방향과 교차하는 제2 방향을 따라 연장되고, 신호 라인 그룹들 각각에서, 제1 신호 라인 및 제2 신호 라인은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹에서의 제1 신호 라인 및 제2 신호의 배열 순서들은 동일하다. 서브-픽셀 그룹들 각각은 제1 서브-픽셀을 포함하고, 제1 서브-픽셀은 제1 애노드를 포함하고, 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩된다.
예컨대, 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에서는, 신호 라인 그룹들 각각에서, 2개의 인접한 신호 라인 그룹은 제1 방향을 따라 배열되는 제1 신호 라인 그룹 및 제2 신호 라인 그룹을 포함하고, 제1 신호 라인 그룹에서, 제1 신호 라인은 제2 신호 라인 그룹으로부터 멀리 있는 제2 신호 라인의 측 상에 있고, 제2 신호 라인 그룹에서, 제1 신호 라인은 제1 신호 라인 그룹에 가까운 제2 신호 라인의 측 상에 있다.
본 개시내용의 적어도 하나의 실시예는 디스플레이 기판을 제공하며, 디스플레이 기판은, 베이스 기판, 제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들 ― 신호 라인 그룹들 각각은 제1 신호 라인 및 제2 신호 라인을 포함하고, 제1 신호 라인 및 제2 신호 라인 둘 모두는 제1 방향과 교차하는 제2 방향을 따라 연장되고, 신호 라인 그룹들 각각에서, 제1 신호 라인 및 제2 신호 라인은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹에서의 제1 신호 라인 및 제2 신호 라인의 배열 순서들은 동일함 ―, 및 복수의 서브-픽셀 그룹 열들을 형성하도록 제2 방향을 따라 배열되고 복수의 서브-픽셀 그룹 행들을 형성하도록 제1 방향을 따라 배열되는 복수의 서브-픽셀 그룹들을 포함하며, 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 피치는 제2 방향에서의 2개의 인접한 서브-픽셀 그룹의 2개의 제1 서브-픽셀의 중심들 사이의 거리와 동일하다. 서브-픽셀 그룹들 각각은 제1 서브-픽셀, 제2 서브-픽셀, 및 제3 서브-픽셀 쌍을 포함하고, 제3 서브-픽셀 쌍은 2개의 제3 서브-픽셀을 포함하고, 서브-픽셀 그룹들 각각에서, 제1 서브-픽셀, 제2 서브-픽셀, 및 제3 서브-픽셀 쌍은 제2 방향을 따라 배열되고, 제3 서브-픽셀 쌍에서의 2개의 제3 서브 픽셀은 제1 방향을 따라 배열되고, 제1 서브-픽셀은 제1 애노드를 포함하고, 제2 서브-픽셀은 제2 애노드를 포함하고, 제3 서브-픽셀은 제3 애노드를 포함하고, 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩되고, 제2 애노드는 2개의 인접한 신호 라인 그룹과 중첩되고, 제3 서브-픽셀 쌍의 2개의 제3 애노드 각각은 신호 라인 그룹들 중 하나와 중첩되고, 제3 서브-픽셀 쌍의 2개의 제3 애노드와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있다.
본 개시내용의 적어도 하나의 실시예는 상기 디스플레이 기판을 포함하는 디스플레이 디바이스를 제공한다.
본 개시내용의 실시예들의 기술적 해결책들을 명확하게 입증하기 위해, 본 개시내용의 관련 실시예들에서 첨부된 도면들이 간략하게 소개될 것이다. 도면들은 단지 본 개시내용의 일부 실시예들에 관한 것일 수 있고 본 개시내용을 제한하도록 의도되지 않는다는 것이 명백하다.
도 1은 OLED 디스플레이 기판의 개략도이다.
도 2는 OLED 디스플레이 기판에 있는 서브-픽셀의 단면도이다.
도 3은 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판의 배열도이다.
도 4는 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에 있는 서브-픽셀의 픽셀 구동 회로의 등가 회로도이다.
도 5a 내지 도 5e는 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에 있는 픽셀 구동 회로의 각각의 층의 개략도들이다.
도 6은 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판의 개략적인 평면도이다.
도 7은 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판의 개략적인 구조도이다.
도 8은 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다.
도 9a는 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다.
도 9b는 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다.
본 개시내용의 실시예들의 목적들, 기술적 세부사항들, 및 이점들을 명백하게 하기 위해, 실시예의 기술적 해결책들은 본 개시내용의 실시예들과 관련된 도면들과 관련하여 명확하고 완전히 이해가능한 방식으로 설명될 것이다. 설명된 실시예들은 본 개시내용의 실시예들 전부가 아니라 단지 일부라는 것이 명백하다. 본원에서 설명된 실시예들에 기반하여, 관련 기술분야의 통상의 기술자들은 임의의 창의적인 작업 없이도 본 개시내용의 범위 내에 있을 다른 실시예를 획득할 수 있다.
달리 정의되지 않는 한, 본원에서 사용된 모든 기술적 및 과학적 용어들은 본 개시내용이 속하는 관련 기술분야의 통상의 기술자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 본 개시내용의 설명 및 청구항들에서 사용되는 "제1", "제2" 등과 같은 용어들은 임의의 순서, 양, 또는 중요도를 표시하도록 의도되는 것이 아니라 다양한 구성요소들을 구별하기 위한 것이다. "포함한다/포함하는(comprise/comprising)", "포함한다/포함하는(comprise/comprising)" 등과 같은 용어들은 본원의 국제 출원 명세서에서 이러한 용어들 전에 언급된 요소들 또는 객체들이 본원의 국제 출원 명세서에서 이러한 용어들 후에 열거된 요소들 또는 객체들 및 그 등가물들을 포괄한다는 것을 명시하도록 의도되지만, 다른 요소들 또는 객체들을 배제하지는 않는다. "연결한다/연결하는/연결된", "결합한다/결합하는/결합된" 등과 같은 용어들은 물리적 연결 또는 기계적 연결로 제한되는 것이 아니라, 직접적 또는 간접적인 전기적 연결/결합을 포함할 수 있다.
일반적인 OLED 디스플레이 기판은, 베이스 기판, 베이스 기판 상에 배열되는 구동 회로, 베이스 기판으로부터 멀리 있는 구동 회로의 측 상에 배열되는 평탄화 층, 베이스 기판으로부터 멀리 있는 평탄화 층의 측 상에 배열되는 애노드, 베이스 기판으로부터 멀리 있는 애노드의 측 상에 배열되는 발광 층, 및 베이스 기판으로부터 멀리 있는 발광 층의 측 상에 배열되는 캐소드를 포함한다.
베이스 기판 상의 구동 회로는 일반적으로, 소스-드레인 금속 층으로 만들어진 신호 라인들, 이를테면, 데이터를 송신 또는 기입하기 위한 데이터 라인 및 구동 전압을 송신하기 위한 전력 라인(VDD 라인)을 포함한다. 베이스 기판으로부터 멀리 있는 구동 회로의 측 상에 애노드를 준비하기 전에, 구동 회로 상에 평탄화 층(PLN)을 준비한 다음 평탄화 층 상에 애노드를 준비하여, 후속하여 준비되는 애노드가 더 높은 평탄도를 갖게 할 필요가 있다. 그러나, 고해상도를 달성하기 위해, OLED 디스플레이 기판의 픽셀 크기는 작고, 신호 라인들은 비교적 조밀하며, 게다가, OLED 디스플레이 기판의 수명 및 디스플레이 밝기를 보장하기 위해, 각각의 픽셀의 유효 발광 구역의 영역이 가능한 한 클 필요가 있다. 따라서, 구동 회로의 신호 라인들은 필연적으로 애노드 아래에 배열되는데, 즉, 구동 회로의 신호 라인들이 애노드와 중첩된다. 이러한 경우에서, 소스-드레인 금속 층으로 만들어진 신호 라인들의 두께들이 크기 때문에, 소스-드레인 금속 층으로 만들어진 신호 라인들 상의 평탄화 층이 신호 라인들을 완전히 평탄화하지 못할 수 있어서 평탄화 층 상의 애노드 및 애노드 상의 발광 층이 고르지 않게 되는 것을 야기하고, 애노드 및 애노드 상의 발광 층 상에 비대칭적 돌출부들이 생성되며, 이는, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상을 야기한다.
도 1은 OLED 디스플레이 기판의 개략도이다. 도 2는 OLED 디스플레이 기판에 있는 서브-픽셀의 단면도이다. 도 1 및 도 2에 도시된 바와 같이, OLED 디스플레이 기판은, 베이스 기판(10), 픽셀 구동 회로(20), 평탄화 층(30), 애노드(40), 발광 층(50), 캐소드(60), 및 픽셀 정의 층(80)을 포함한다. 픽셀 정의 층(80)은, 유효 발광 구역(90), 예컨대, 청색 유효 발광 구역(91), 적색 유효 발광 구역(92), 및 녹색 유효 발광 구역(93)을 정의한다. 구동 회로(20)는, 소스-드레인 금속 층으로 만들어진 신호 라인 그룹(25)을 포함한다. 도 1은 신호 라인 그룹(25)과 유효 발광 구역(90)의 위치 관계를 도시한다. 도 1에 도시된 바와 같이, 신호 라인 그룹(25)은, 데이터를 송신 또는 기입하기 위한 데이터 라인(251), 및 구동 전압을 송신하기 위한 전력 라인(252)을 포함한다. 데이터 라인(251)의 연장 방향에서의 일반적인 유효 발광 구역(90)의 크기가 데이터 라인(251)의 연장 방향에 수직인 방향에서의 일반적인 유효 발광 구역(90)의 크기보다 크기 때문에, 유효 발광 구역(90)은 일반적으로 하나의 신호 라인 그룹(25)만을 덮는다. 더욱이, 도 2에 도시된 바와 같이, 신호 라인 그룹(25)의 두께가 크기 때문에, 신호 라인 그룹(25)을 덮는 평탄화 층(30)은 디스플레이 기판을 완전히 평탄화할 수 없고, 그에 의해, 평탄화 층(30) 상의 애노드(40), 및 애노드(40) 상의 발광 층(50)이 고르지 않게 되는 것을 야기하고, 이에 따라, 애노드(40) 상에 그리고 애노드(40) 상의 발광 층(50) 상에 비대칭적 돌출부들(70)이 생성된다. 비대칭적 돌출부들(70)은 픽셀 정의 층(80)에 의해 정의되는 유효 발광 구역(90)의 중심에 대해 비대칭적이고, 디스플레이 기판의 법선의 좌측 및 우측으로 비대칭적 돌출부들(70)에 의해 방출되는 광은 상이하며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 색상 편이 현상이 야기된다. 예컨대, 디스플레이 기판의 법선으로부터 30 도의 각도로 디스플레이 기판의 법선의 좌측에서 보이는 디스플레이 기판의 색상과 디스플레이 기판의 법선으로부터 30 도의 각도로 디스플레이 기판의 법선의 우측에서 보이는 디스플레이 기판의 색상이 상이하며, 그에 의해, 위에 설명된 색상 편이 현상이 야기된다.
이와 관련하여, 본 개시내용의 실시예들은 디스플레이 기판 및 디스플레이 디바이스를 제공한다. 디스플레이 기판은, 베이스 기판, 복수의 서브-픽셀 그룹들, 및 복수의 신호 라인 그룹들을 포함한다. 복수의 서브-픽셀 그룹들 및 복수의 신호 라인 그룹들은 베이스 기판 상에 배열되고, 복수의 신호 라인 그룹들은 제1 방향을 따라 배열되고 서로 이격되고, 신호 라인 그룹들 각각은 적어도 하나의 신호 라인을 포함하고, 신호 라인은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들 각각은 제1 서브-픽셀을 포함하고, 제1 서브-픽셀은 제1 애노드를 포함하고, 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩된다. 제1 애노드가 2개의 인접한 신호 라인 그룹과 중첩되기 때문에, 제1 애노드가 2개의 인접한 신호 라인 그룹과 중첩되는 위치들에서 제1 애노드가 2개의 돌출부를 형성하는 경우라 하더라도, 2개의 돌출부는 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 낮출 수 있고, 심지어, 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 시점 색상 편이 현상이 완화되거나 심지어 제거된다.
다음에서, 본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판 및 디스플레이 디바이스가 첨부된 도면들을 참조하여 상세히 설명될 것이다.
도 3은 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판의 배열도이다. 도 3에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 베이스 기판(101) 상의 복수의 픽셀 구동 회로들(220), 및 베이스 기판(101)으로부터 멀리 있는 복수의 픽셀 구동 회로들(220)의 측 상에 있는, 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀(113)을 포함한다. 제1 서브-픽셀(111)의 제1 애노드(1110)는 제1 주요 부분(1112)에 연결되는 제1 연결 전극(171)을 더 포함할 수 있으며, 제1 연결 전극(171)은 제1 주요 부분(1112)을 제1 서브-픽셀(111)에 대응하는 제1 서브-픽셀 구동 회로(220)에 연결하도록 구성된다. 디스플레이 기판이 제2 서브-픽셀(112)을 포함하는 경우, 도 3에 도시된 바와 같이, 제2 서브-픽셀(112)의 제2 애노드(1120)는 제2 주요 부분(1122)에 연결되는 제2 연결 전극(172)을 더 포함할 수 있으며, 제2 연결 전극(172)은 제2 주요 부분(1122)을 제2 서브-픽셀(112)에 대응하는 픽셀 구동 회로에 연결하도록 구성된다. 디스플레이 기판이 제3 서브-픽셀(113)을 포함하는 경우, 도 3에 도시된 바와 같이, 제3 서브-픽셀(113)의 제3 애노드(1130)는 제3 주요 부분(1132)에 연결되는 제3 연결 전극(173)을 더 포함할 수 있으며, 제3 연결 전극(173)은 제3 주요 부분(1132)을 제3 서브-픽셀(113)에 대응하는 픽셀 구동 회로에 연결하도록 구성된다.
예컨대, 일부 예들에서, 도 3에 도시된 바와 같이, 제1 연결 전극(171)은 제2 주요 부분(1122)으로부터 멀리 있는 제1 주요 부분(1112)의 가장자리의 중간 부분에 위치하는 돌출부일 수 있고, 제2 연결 전극(172)은 제1 주요 부분(1112)으로부터 멀리 있는 제2 주요 부분(1122)의 가장자리의 중간 부분에 위치하는 돌출부일 수 있고, 제3 연결 전극(173)은 제3 주요 부분(1132)으로부터 외측으로 연장되는 연장 부분일 수 있고, 제3 서브-픽셀 쌍(116)의 2개의 제3 주요 부분(1132)의 2개의 제3 연결 전극(173)은 제1 방향에서 제2 주요 부분(1122)의 2개의 단부를 향해 각각 연장되고 제2 주요 부분(1122)으로부터 이격된다.
예컨대, 도 3에 도시된 바와 같이, 복수의 픽셀 구동 회로들(220)은 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀(113)을 구동하는 데 사용된다. 도 4는 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에 있는 서브-픽셀의 픽셀 구동 회로의 등가 회로도이다. 도 4에 도시된 픽셀 구동 회로는, 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀(113) 중 임의의 것에 사용될 수 있다. 도 4에 도시된 바와 같이, 픽셀 구동 회로(220)는, 복수의 박막 트랜지스터들(T1, T2, T3, T4, T5, T6, 및 T7), 및 복수의 박막 트랜지스터들(T1, T2, T3, T4, T5, T6, 및 T7)에 연결되는 복수의 신호 라인들을 포함한다. 복수의 신호 라인들은, 게이트 라인(GL), 방출 제어 라인(EM), 초기화 라인(RL), 데이터 라인(121), 전력 라인(122), 및 커패시터(Cst)를 포함한다. 게이트 라인(GL)은 게이트 신호를 송신하는 데 사용되고, 제1 게이트 라인(GLn) 및 제2 게이트 라인(GLn-1)을 포함할 수 있으며, 방출 제어 라인(EM)은 제어 신호를 송신할 수 있다. 따라서, 픽셀 구동 회로는 7T1C 픽셀 구동 회로이다. 물론, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 제1 서브-픽셀, 제2 서브-픽셀, 및 제3 서브-픽셀이 또한 다른 유형들의 픽셀 구동 회로들을 채택할 수 있다.
예컨대, 도 4에 도시된 바와 같이, 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)은, 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3) 및 제4 박막 트랜지스터(T4)의 제4 드레인 전극(D4)에 연결된다. 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)은, 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2) 및 제5 박막 트랜지스터(T5)의 제5 드레인 전극(D5)에 연결된다. 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)은, 제3 박막 트랜지스터(T3)의 제3 소스 전극(S3) 및 제6 박막 트랜지스터(T6)의 제6 소스 전극(S6)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2)은 제1 게이트 라인(GLn)에 연결되고, 제2 박막 트랜지스터(T2)의 제2 소스 전극(S2)은 데이터 라인(121)에 연결되고, 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 제3 박막 트랜지스터(T3)의 제3 게이트 전극(G3)은 제1 게이트 라인(GLn)에 연결되고, 제3 박막 트랜지스터(T3)의 제3 소스 전극(S3)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)에 연결되고, 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 제4 박막 트랜지스터(T4)의 제4 게이트 전극(G4)은 제2 게이트 라인(GLn-1)에 연결되고, 제4 박막 트랜지스터(T4)의 제4 소스 전극(S4)은 초기화 라인(RL)에 연결되고, 제4 박막 트랜지스터(T4)의 제4 드레인 전극(D4)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)이 초기화 라인(RL)을 통해 인가된다.
예컨대, 도 4에 도시된 바와 같이, 제5 박막 트랜지스터(T5)의 제5 게이트 전극(G5)은 방출 제어 라인(EM)에 연결되고, 제5 박막 트랜지스터(T5)의 제5 소스 전극(S5)은 전력 라인(122)에 연결되고, 제5 박막 트랜지스터(T5)의 제5 드레인 전극(D5)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 제6 박막 트랜지스터(T6)의 제6 게이트 전극(G6)은 방출 제어 라인(EM)에 연결되고, 제6 박막 트랜지스터(T6)의 제6 소스 전극(S6)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)에 연결되고, 제6 박막 트랜지스터(T6)의 제6 드레인 전극(D6)은 각각의 서브-픽셀의 애노드(예컨대, 위에 설명된 제1 애노드, 제2 애노드, 또는 제3 애노드)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 제7 박막 트랜지스터(T7)의 제7 게이트 전극(G7)은 제2 게이트 라인(GLn-1)에 연결되고, 제7 박막 트랜지스터(T7)의 제7 소스 전극(S7)은 각각의 서브-픽셀의 애노드에 연결되고, 제7 박막 트랜지스터(T7)의 제7 드레인 전극(D7)은 제4 박막 트랜지스터(T4)의 제4 소스 전극(S4)에 연결된다.
예컨대, 도 4에 도시된 바와 같이, 커패시터(Cst)는 제1 전극(CE1) 및 제2 전극(CE2)을 포함하고, 제2 전극(CE2)은 전력 라인(122)에 연결되고, 제1 전극(CE1)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 및 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3)에 연결된다.
도 4에 도시된 픽셀 구동 회로의 동작 모드가 아래에서 예시적으로 설명될 것이다. 먼저, 리셋 신호가 제2 게이트 라인(GLn-1)에 송신되고 제7 박막 트랜지스터(T7)가 켜지도록 허용되는 경우, 각각의 서브-픽셀의 애노드를 통해 흐르는 잔류 전류는 제7 박막 트랜지스터(T7)를 통해 제4 박막 트랜지스터(T4)로 방전되고, 그에 의해, 각각의 서브-픽셀의 애노드를 통해 흐르는 잔류 전류에 의해 야기되는 광 방출이 억제될 수 있다. 이어서, 초기화 신호가 제2 게이트 라인(GLn-1)에 송신되고 초기화 전압(Vint)이 초기화 라인(RL)에 송신되는 경우, 제4 박막 트랜지스터(T4)가 켜지고, 초기화 전압(Vint)이 제4 박막 트랜지스터(T4)를 통해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 및 커패시터(Cst)의 제1 전극(CE2)에 인가되고, 이에 따라, 제1 게이트 전극(G1) 및 커패시터(Cst)가 초기화된다. 제1 게이트 전극(G1)의 초기화는 제1 박막 트랜지스터(T1)가 켜지는 것을 허용할 수 있다. 상기 리셋 신호 및 상기 초기화 신호는 동일한 신호일 수 있다는 것이 유의되어야 한다.
후속하여, 게이트 신호가 제1 게이트 라인(GLn)에 송신되고 데이터 신호가 데이터 라인(121)에 송신되는 경우, 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3) 둘 모두가 켜지고, 데이터 전압(Vd)이 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1), 및 제3 박막 트랜지스터(T3)를 통해 제1 게이트 전극(G1)에 인가된다. 이러한 경우에서, 제1 게이트 전극(G1)에 인가되는 전압은 보상 전압(Vd + Vth)이고, 제1 게이트 전극(G1)에 인가되는 보상 전압은 또한 커패시터(Cst)의 제1 전극(CE1)에 인가된다.
후속하여, 전력 라인(122)은 구동 전압(Vel)을 커패시터(Cst)의 제2 전극(CE2)에 인가하고, 보상 전압(Vd + Vth)을 제1 전극(CE1)에 인가하며, 이에 따라, 커패시터(Cst)의 2개의 전극에 각각 인가되는 전압들 사이의 차이에 대응하는 전하들이 커패시터(Cst)에 저장되고, 제1 박막 트랜지스터(T1)는 미리 결정된 시간 동안 켜진다.
후속하여, 방출 제어 신호가 방출 제어 라인(EM)에 인가되는 경우, 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 둘 모두가 켜지며, 이에 따라, 제5 박막 트랜지스터(T5)가 구동 전압(Vel)을 제1 박막 트랜지스터(T1)에 인가한다. 구동 전압(Vel)이 커패시터(Cst)에 의해 켜지는 제1 박막 트랜지스터(T1)를 통해 송신되는 경우, 대응하는 구동 전압(Vel)과 커패시터(Cst)를 통해 제1 게이트 전극(G1)에 인가되는 전압 사이의 차이는 전류(Id)가 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)을 통해 흐르게 유도하고, 구동 전류(Id)가 제6 박막 트랜지스터(T6)를 통해 각각의 서브-픽셀에 인가되며, 이에 따라, 각각의 서브-픽셀의 발광 층이 광을 방출한다.
도 51 내지 도 5e는 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판에 있는 픽셀 구동 회로의 각각의 층의 개략도들이다. 픽셀 구동 회로(220)는, 상기 박막 트랜지스터들(T1, T2, T3, T4, T5, T6, 및 T7), 박막 트랜지스터들(T1, T2, T3, T4, T5, T6, 및 T7)에 연결되는, 게이트 라인들(GLn, GLn-1), 방출 제어 라인(EM), 초기화 라인(RL), 데이터 라인(121), 전력 라인(122), 및 커패시터(Cst)를 포함한다. 다음에서, 픽셀 구동 회로(220)의 구조가 도 5a 내지 도 5e를 참조하여 설명될 것이다.
예컨대, 도 5a는 픽셀 구동 회로(220)의 반도체 층(310)을 도시한다. 반도체 층(310)은 반도체 물질을 사용하여 패터닝함으로써 형성될 수 있다. 반도체 층(310)은 위에 설명된 박막 트랜지스터들(T1, T2, T3, T4, T5, T6, 및 T7)의 활성 층들을 준비하는 데 사용될 수 있고, 각각의 활성 층은 소스 구역, 드레인 구역, 및 소스 구역과 드레인 구역 사이의 채널 구역을 포함할 수 있다. 예컨대, 반도체 층(310)은, 비정질 규소, 다결정질 규소, 산화물 반도체 물질 등으로 만들어질 수 있다. 위에 설명된 소스 구역 및 드레인 구역은 n-형 불순물 또는 p-형 불순물로 도핑된 구역들일 수 있다는 것이 유의되어야 한다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 상기 반도체 층을 보호하기 위해 게이트 절연 층(도시되지 않음)이 상기 반도체 층 상에 형성된다. 도 5b는 픽셀 구동 회로(220)의 제1 전도성 층(320)을 도시한다. 제1 전도성 층(320)은 게이트 절연 층 상에 배열되고, 따라서, 반도체 층(310)으로부터 절연된다. 제1 전도성 층(320)은, 커패시터(Cst)의 제1 전극(CE1), 게이트 라인들(GLn, GLn-1), 방출 제어 라인(EM), 및 박막 트랜지스터들( T1, T2, T3, T4, T5, T6, 및 T7)의 게이트 전극들(예컨대, 위에 설명된 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5), 제6 게이트 전극(G6), 및 제7 게이트 전극(G7))을 포함할 수 있다. 도 5b에 도시된 바와 같이, 박막 트랜지스터들(T2, T4, T5, T6, 및 T7)의 게이트 전극들은 반도체 층(310)과 중첩되는 게이트 라인들(GLn, GLn-1)의 부분들이고, 박막 트랜지스터(T3)는 이중-게이트 구조 박막 트랜지스터일 수 있고, 박막 트랜지스터(T3)의 하나의 게이트 전극은 반도체 층(310)과 중첩되는 게이트 라인(GLn)의 부분일 수 있고, 박막 트랜지스터(T3)의 다른 게이트 전극은 게이트 라인(GLn)으로부터 돌출되는 돌출부일 수 있고, 박막 트랜지스터(T1)의 게이트 전극은 제1 전극(CE1)일 수 있다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제1 전도성 층을 보호하기 위해 절연 층(도시되지 않음)이 제1 전도성 층 상에 형성된다. 도 5c는 픽셀 구동 회로(220)의 제2 전도성 층(330)을 도시하고, 제2 전도성 층(330)은 커패시터(Cst)의 제2 전극(CE2) 및 초기화 라인(RL)을 포함한다. 제2 전극(CE2)은 커패시터(Cst)를 형성하기 위해 제1 전극(CE1)과 적어도 부분적으로 중첩된다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제2 전도성 층을 보호하기 위해 제1 보호 층(도시되지 않음)이 제2 전도성 층 상에 형성된다. 도 5d는 픽셀 구동 회로(220)의 제3 전도성 층(340)을 도시하고, 제3 전도성 층(340)은 데이터 라인(121) 및 전력 라인(122)을 포함한다. 도 5e는, 위에 설명된 반도체 층(310), 제1 전도성 층(320), 제2 전도성 층(330), 및 제3 전도성 층(340)의 적층식 위치 관계의 개략도이다. 도 5d 및 도 5e에 도시된 바와 같이, 데이터 라인(121)은, 게이트 절연 층, 절연 층, 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제1 비아 홀(381))을 통해, 반도체 층(310)에 있는 박막 트랜지스터(T2)의 소스 구역에 연결된다. 전력 라인(122)은, 게이트 절연 층, 절연 층, 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제2 비아 홀(382))을 통해, 반도체 층(310)에 있는 박막 트랜지스터(T5)에 대응하는 소스 구역에 연결된다. 전력 라인(122)은, 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 2개의 제3 비아 홀(383))을 통해 제2 전도성 층(330)의 제2 전극(CE2)에 연결된다. 제3 전도성 층(340)은, 제1 연결 부분(341), 제2 연결 부분(342), 및 제3 연결 부분(343)을 더 포함한다. 제1 연결 부분(341)의 하나의 단부는, 게이트 절연 층, 절연 층, 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제4 비아 홀(384))을 통해, 반도체 층(310)에 있는 제3 박막 트랜지스터(T3)에 대응하는 드레인 구역에 연결된다. 제1 연결 부분(341)의 다른 단부는, 절연 층 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제5 비아 홀(385))을 통해, 제1 전도성 층(320)에 있는 제1 박막 트랜지스터(T1)의 게이트 전극에 연결된다. 제2 연결 부분(342)의 하나의 단부는 제1 보호 층에 있는 하나의 비아 홀(예컨대, 제6 비아 홀(386))을 통해 초기화 라인(RL)에 연결되고, 제2 연결 부분(342)의 다른 단부는, 게이트 절연 층, 절연 층, 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제7 비아 홀(387))을 통해, 반도체 층(310)에 있는 제7 박막 트랜지스터(T7)의 드레인 구역에 연결된다. 제3 연결 부분(343)은, 게이트 절연 층, 절연 층, 및 제1 보호 층에 있는 적어도 하나의 비아 홀(예컨대, 제8 비아 홀(388))을 통해, 반도체 층(310)에 있는 제6 박막 트랜지스터(T6)의 드레인 구역에 연결된다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제3 전도성 층을 보호하기 위해 제2 보호 층(도시되지 않음)이 제3 전도성 층 상에 형성된다. 각각의 서브-픽셀의 애노드는 제2 보호 층 상에 배열될 수 있다.
본 개시내용의 실시예는 디스플레이 기판을 제공한다. 도 6은 본 개시내용의 실시예에 의해 제공되는 디스플레이 기판의 개략적인 평면도이다. 도 6에 도시된 바와 같이, 디스플레이 기판(100)은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)은 베이스 기판(101) 상에 배열되고, 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격된다. 신호 라인 그룹들(120) 각각은 적어도 하나의 신호 라인(1200)을 포함하고, 신호 라인들(1200)은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들(110) 각각은 제1 서브-픽셀(111)을 포함하고, 제1 서브-픽셀(111)은 제1 애노드(1110)를 포함하고, 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)과 중첩된다. 즉, 신호 라인 그룹들(120)이 위치하는 평면 상의 제1 애노드(1110)의 정사 투영은 2개의 인접한 신호 라인 그룹(120)과 중첩된다. 디스플레이 분야에서, 픽셀은 일반적으로 단일 색상(예컨대, 적색, 녹색, 또는 청색)을 각각 표시할 수 있는 복수의 서브-픽셀들을 포함하고, 상이한 색상들의 서브-픽셀들의 비가 제어되어 상이한 색상들을 표시하며, 위에 설명된 제1 서브-픽셀은 흑백(monochrome) 서브-픽셀이고, 게다가, 위에 설명된 신호 라인 그룹은 동일한 열의 서브-픽셀들의 구동 회로들에 의해 공유되는 신호 라인들 중 적어도 일부의 세트를 지칭한다는 것이 유의되어야 한다.
예컨대, 도 6에 도시된 바와 같이, 제1 서브-픽셀(111)은 제1 유효 발광 구역(1115)을 포함하고, 제1 애노드(1110)는 제1 주요 부분(1112)을 포함하고, 제1 주요 부분(1112)은 제1 유효 발광 구역(1115)과 적어도 부분적으로 중첩된다. 제1 방향에서의 제1 주요 부분(1112)의 크기는 제2 방향에서의 제1 주요 부분(1112)의 크기보다 크고, 2개의 인접한 신호 라인 그룹(120)과 중첩되는 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)과 중첩되는 제1 주요 부분(1112)일 수 있다. 본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제1 애노드가 2개의 인접한 신호 라인 그룹과 중첩되기 때문에, 제1 애노드는, 제1 애노드가 2개의 인접한 신호 라인 그룹과 중첩되는 위치들에서 2개의 돌출부를 형성한다. 2개의 돌출부는, 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다. 위에 설명된 디스플레이 기판의 법선의 좌측 및 우측은 신호 라인 그룹들의 연장 방향의 2개의 측일 수 있다는 것이 유의되어야 한다.
예컨대, 도 6에 도시된 바와 같이, 신호 라인 그룹은 데이터 라인(121) 및 전력 라인(122)으로 구성될 수 있고, 제1 서브-픽셀(111)의 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹과 중첩된다.
도 7은 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다. 도 7에 도시된 바와 같이, 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되기 때문에, 제1 애노드(1110)는, 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부(170)를 형성한다. 하나만의 돌출부와 비교하여, 2개의 돌출부(170)는, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되거나 심지어 제거된다는 것을 알 수 있다.
예컨대, 일부 예들에서, 제1 방향에서의 제1 주요 부분(1112)의 크기 대 제2 방향에서의 제1 주요 부분(1112)의 크기의 비는
Figure pct00007
1이고,
Figure pct00008
1의 값은 범위가 1.2 내지 3이다. 예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 베이스 기판(101) 상의 제1 애노드(1110)와 중첩되는 2개의 신호 라인 그룹(120)의 신호 라인들(1200)의 정사 투영들은 제2 방향을 따라 연장되고 베이스 기판(101) 상의 제1 애노드(1110)의 정사 투영을 통과한다. 즉, 제1 애노드와 중첩되는 2개의 신호 라인 그룹의 신호 라인들은 제1 애노드를 통해 연장되며, 이에 따라, 제1 애노드에 의해 형성되는 돌출부들이 또한 제2 방향을 따라 제1 애노드를 통과한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 각각의 신호 라인(1200)은 디스플레이 기판의 디스플레이 구역을 넘어 연장될 수 있고, 게다가, 각각의 신호 라인(1200)은 외부 구동 회로에 연결되는 단자(1209)를 포함할 수 있다. 예컨대, 신호 라인이 데이터 라인인 경우, 신호 라인은 데이터 드라이버에 연결되는 단자를 포함할 수 있다.
예컨대, 일부 예들에서, 베이스 기판(101)은 투명 기판일 수 있는데, 예컨대, 베이스 기판(101)은, 유리 기판, 플라스틱 기판, 석영 기판 등일 수 있다. 물론, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 베이스 기판(101)의 물질은 실제 조건들 및 필요들에 따라 선택될 수 있다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 제1 서브-픽셀(111)은 제1 유효 발광 구역(1115)을 포함하고, 제1 애노드(1110)는 제1 주요 부분(1112)을 포함하고, 제1 주요 부분(1112)은 제1 유효 발광 구역(1115)과 적어도 부분적으로 중첩된다. 제1 방향에서의 제1 주요 부분(1112)의 크기는 제2 방향에서의 제1 주요 부분(1112)의 크기보다 크고, 제1 애노드(1110)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들은 제1 방향에서의 제1 주요 부분(1112)의 2개의 단부에 있다. 이러한 경우에서, 제1 애노드(1110)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들이 제1 주요 부분(1112)의 중심을 통과하지 않고 제1 방향에서의 제1 주요 부분(1112)의 2개의 단부에 있기 때문에, 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 형성되는 2개의 돌출부(170)의 대칭성이 더 높으며, 이에 따라, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때의 색상 편이 현상이 완화되거나 심지어 제거될 수 있다. 도 6에 도시된 제1 애노드는 제1 주요 부분만을 도시한다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 베이스 기판(101) 상의 제1 주요 부분(1112)의 정사 투영은 실질적으로 스트립 형상이고, 제1 주요 부분(1112)의 연장 방향은 제2 방향과 교차한다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 제1 주요 부분(1112)의 연장 방향은 제2 방향에 실질적으로 수직이다. 상기 "실질적으로 수직"은, 제1 주요 부분의 연장 방향과 제2 방향 사이의 각도의 범위가 85 내지 90 도라는 것을 의미한다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 제1 애노드(1110)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들은 제1 주요 부분(1112)의 제1 이등분선에 대해 실질적으로 축대칭적이고, 제1 이등분선은 제2 방향과 평행하다. 이러한 경우에서, 도 7에 도시된 바와 같이, 제1 애노드(1110)는 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부(170)를 형성하고, 2개의 돌출부(170)는, 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 더 효과적으로 감소시킬 수 있고, 심지어, 제1 애노드 및 제1 애노드 상의 발광 층의 광 방출의 비대칭성을 제거하며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되거나 심지어 제거된다.
신호 라인 그룹이 적어도 하나의 신호 라인을 포함하기 때문에, 즉, 신호 라인 그룹이 복수의 신호 라인을 포함하는 경우가 존재하기 때문에, 2개의 신호 라인 그룹이 위치하는 위치들이 제1 주요 부분(1112)의 제1 이등분선에 대해 실질적으로 축대칭적이라는 것은, 2개의 인접한 신호 라인 그룹이 위치하는 위치들이, 2개의 신호 라인 그룹 그 자체 대신, 제1 주요 부분의 제1 이등분선에 대해 실질적으로 축대칭적이라는 것을 지칭한다는 것이 유의되어야 한다. 게다가, 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 신호 라인 그룹들의 기하학적 중심들, 예컨대, 제1 주요 부분 상의 신호 라인 그룹들의 정사 투영들의 기하학적 중심들일 수 있다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 각각의 신호 라인 그룹(1200)에서, 제1 신호 라인(121) 및 제2 신호 라인(122)은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹(120)에서의 제1 신호 라인(121) 및 제2 신호 라인(122)의 배열 순서들은 동일하다. 따라서, 2개의 신호 라인 그룹이 위치하는 위치들이 제1 주요 부분(1112)의 제1 이등분선에 대해 실질적으로 축대칭적이라는 것은, 2개의 인접한 신호 라인 그룹이 위치하는 위치들이, 2개의 신호 라인 그룹 그 자체 대신, 제1 주요 부분의 제1 이등분선에 대해 실질적으로 축대칭적이라는 것을 지칭한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 2개의 인접한 신호 라인 그룹(120)은 제1 방향을 따라 배열되는 제1 신호 라인 그룹(1201) 및 제2 신호 라인 그룹(1202)을 포함하고, 제1 신호 라인 그룹(1201)에서, 제1 신호 라인(121)은 제2 신호 라인 그룹(1202)으로부터 멀리 있는 제2 신호 라인(122)의 측 상에 위치하고, 제2 신호 라인 그룹(1202)에서, 제1 신호 라인(121)은 제1 신호 라인 그룹(1201)에 가까운 제2 신호 라인(122)의 측 상에 위치한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 방향에서의 제1 주요 부분(1112)의 크기는 제2 방향에서의 제1 주요 부분(1112)의 크기보다 크다. 즉, 제1 주요 부분(1112)의 형상은 긴 스트립 형상, 이를테면, 육각형 형상 또는 타원형 형상이다. 도 1에 도시된 바와 같이, 제2 방향에서의 일반적인 애노드의 크기는 제1 방향에서의 일반적인 애노드의 크기보다 크기 때문에, 일반적인 애노드는 일반적으로 하나의 신호 라인 그룹만을 덮는다. 제1 방향에서의 본 개시내용의 실시예들에 의해 제공되는 제1 애노드의 제1 주요 부분의 크기는 제2 방향에서의 제1 주요 부분(1112)의 크기보다 크며, 이에 따라, 제1 애노드는 동일한 영역 아래의 2개의 인접한 신호 라인 그룹과 중첩될 수 있다. 예컨대, 본 개시내용의 실시예들에 의해 제공되는 제1 주요 부분(1112)은, 도 1에 도시된 디스플레이 기판에 있는 대응하는 애노드의 주요 부분을 90 도만큼 회전시킴으로써 획득될 수 있다.
예컨대, 제1 방향에서의 제1 주요 부분(1112)의 크기는 범위가 45 내지 60 미크론이고, 제2 방향에서의 제1 주요 부분(1112)의 크기는 범위가 15 내지 30 미크론이다. 상기 크기들은 단지 예시적인 예들이고, 본 개시내용의 실시예들에서의 제1 주요 부분의 크기는 실제 제품의 크기 및 해상도에 따라 결정될 수 있다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 주요 부분(1112)은 실질적으로 육각형 형상 또는 타원형 형상이고, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은 제1 방향과 실질적으로 평행하다. 위에 언급된 "실질적으로 평행"은, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축과 제1 방향 사이의 각도가 5 도를 초과하지 않는다는 것을 의미한다는 것이 유의되어야 한다.
본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 본 개시내용의 실시예들에서의 제1 주요 부분의 형상은 또한 다른 긴 스트립 형상들을 포함할 수 있고, 게다가, 제1 주요 부분이 실질적으로 육각형 형상 또는 타원형 형상인 경우, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은, 신호 라인 그룹들이 위치하는 평면 상의 제1 애노드의 정사 투영이 2개의 인접한 신호 라인 그룹과 중첩되는 한 제1 방향과 평행하지 않을 수 있다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 7에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101)으로부터 멀리 있는 제1 애노드(1110)의 측 상에 있고 제1 개구(161)를 포함하는 픽셀 정의 층(160)을 더 포함한다. 제1 서브-픽셀(111)은 제1 발광 층(1114)을 더 포함한다. 제1 발광 층(1114)의 적어도 일부분은 제1 개구(161)에 위치하고, 제1 개구(161)에 의해 정의되는 구역은 제1 유효 발광 구역(1115)이다. 제1 애노드(1110)는 광을 방출하도록 제1 발광 층(1114)을 구동할 수 있다.
예컨대, 도 7에 도시된 바와 같이, 제1 유효 발광 구역(1115)의 영역은 제1 애노드(1110)의 영역보다 약간 더 작을 수 있고, 제1 유효 발광 구역(1115)의 형상은 제1 애노드(1110)의 제1 주요 부분(1112)의 형상과 유사할 수 있고, 제1 유효 발광 구역(1115)의 가장자리와 제1 주요 부분(1112)의 가장자리 사이의 최단 거리는 범위가 1 내지 5 미크론이다.
제1 발광 층(1114)은 전자발광 층 그 자체, 및 전자발광 층의 양측 상의 다른 기능성 층들을 포함할 수 있다는 것이 유의되어야 하는데, 예컨대, 다른 기능성 층들은 정공 주입 층, 정공 수송 층, 전자 주입 층, 전자 수송 층 등을 포함할 수 있다.
예컨대, 일부 예들에서, 도 7에 도시된 바와 같이, 제1 서브-픽셀(111)은 제1 캐소드(1116)를 더 포함하고, 제1 캐소드(1116)는 제1 애노드(1112)로부터 멀리 있는 제1 발광 층(1115)의 측 상에 위치한다.
예컨대, 일부 예들에서, 도 7에 도시된 바와 같이, 디스플레이 기판은, 복수의 신호 라인 그룹들(120)이 위치하는 막 층과 제1 애노드(1112)가 위치하는 막 층 사이의 평탄화 층(230)을 더 포함하며, 베이스 기판(101)에 수직인 방향에서의 각각의 신호 라인 그룹(120)의 높이는 범위가 650 nm 내지 850 nm이고, 평탄화 층(230)의 두께는 범위가 1.4 ㎛ 내지 1.6 ㎛이다. 신호 라인 그룹들이 일반적으로 소스-드레인 금속 층으로 만들어지고 적층식 구조, 이를테면 Ti/Al/Ti 적층식 구조를 채택하기 때문에, 베이스 기판(101)에 수직인 방향에서의 각각의 신호 라인 그룹(120)의 높이(두께)가 크고, 평탄화 층(230)은 각각의 신호 라인 그룹(120)을 완전히 평탄화할 수 없으며, 그에 의해, 평탄화 층 상의 제1 애노드 및 제1 애노드 상의 제1 발광 층이 고르지 않게 되는 것이 야기되고, 돌출부들이 제1 애노드 및 제1 애노드 상의 제1 발광 층 상에 생성된다. 이러한 경우에서, 디스플레이 기판은 제1 서브-픽셀의 광 방출의 비대칭성을 효과적으로 감소시킬 수 있고, 심지어, 제1 서브-픽셀의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 7에 도시된 바와 같이, 디스플레이 기판은 픽셀 구동 회로(220)를 더 포함하며, 픽셀 구동 회로(220)는 베이스 기판(101)과 평탄화 층(230) 사이에 있고, 위에 설명된 신호 라인 그룹들(120)을 포함한다. 즉, 신호 라인 그룹들(120)은 픽셀 구동 회로(220)의 일부일 수 있다. 예컨대, 신호 라인 그룹들(120)은, 픽셀 구동 회로(220)에서 소스-드레인 금속 층에 의해 형성되는 신호 라인들의 세트일 수 있다. 물론, 본 개시내용의 실시예들에서의 픽셀 구동 회로는 일반적인 설계를 지칭할 수 있다. 예컨대, 픽셀 구동 회로는 박막 트랜지스터, 커패시터 등을 더 포함할 수 있고, 세부사항들은 여기서 다시 설명되지 않는다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 각각의 신호 라인 그룹(120)은 2개의 신호 라인(1200)을 포함하고, 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)의 4개의 신호 라인(1200)과 중첩된다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 각각의 신호 라인 그룹(120)에 포함된 적어도 하나의 신호 라인(1200)은 제1 신호 라인(121) 및 제2 신호 라인(122)을 포함하고, 하나의 신호 라인 그룹(120)에서의 제1 신호 라인(121)과 제2 신호 라인(122) 사이의 거리는 2개의 인접한 신호 라인 그룹(120) 사이의 거리보다 작다. 이러한 경우에서, 하나의 신호 라인 그룹(120)에서의 데이터 라인(121)과 전력 라인(122) 사이의 거리가 작기 때문에, 신호 라인 그룹(120)은, 제1 유효 발광 구역(1110)이 신호 라인 그룹(120)과 중첩되는 위치들에서 제1 유효 발광 구역(1110)이 돌출부들을 형성하는 것을 허용한다.
하나의 신호 라인 그룹(120)에서의 제1 신호 라인(121)과 제2 신호 라인(122) 사이의 거리는 하나의 신호 라인 그룹(120)에서의 제1 신호 라인(121)과 제2 신호 라인(122) 사이의 간격의 폭일 수 있다는 것이 유의되어야 한다. 게다가, 실제 디스플레이 기판에서, 픽셀 회로의 설계 및 제조 공정의 한계 때문에, 제1 신호 라인은 각각의 위치에서 동일한 폭을 갖는 세장형 직선이 아니고, 제2 신호 라인이 또한 각각의 위치에서 동일한 폭을 갖는 세장형 직선이 아니며, 제1 신호 라인(121)과 제2 신호 라인(122) 사이의 상기 거리는 제1 신호 라인(121)과 제2 신호 라인(122) 사이의 간격의 평균 폭일 수 있고, 2개의 인접한 신호 라인 그룹(120) 사이의 거리는 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 평균 폭일 수 있다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 각각의 신호 라인 그룹(120)은 데이터 신호를 송신하기 위한 데이터 라인(121) 및 구동 전압을 송신하기 위한 전력 라인(122)을 포함하는데, 즉, 제1 신호 라인(121)은 데이터 라인일 수 있고, 제2 신호 라인(122)은 전력 라인(122)일 수 있다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 하나의 신호 라인 그룹(120)에서, 데이터 라인(121) 및 전력 라인(122)은 제1 방향으로 순차적으로, 즉, 도 6에서 좌측으로부터 우측으로 순차적으로 배열된다. 데이터 라인(121)은 전력 라인(122)의 좌측 상에 위치한다. 상이한 신호 라인 그룹들(120)에서의 데이터 라인(121) 및 전력 라인(122)의 배열 순서들은 동일하다. 따라서, 본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제1 애노드(1110)와 중첩되는 2개의 인접한 신호 라인 그룹이 위치하는 위치들은, 2개의 신호 라인 그룹 그 자체 대신, 제1 애노드(1110)의 제1 이등분선에 대해 실질적으로 축대칭적이다.
예컨대, 일부 예들에서, 도 6 및 도 7에 도시된 바와 같이, 신호 라인 그룹(120)이 복수의 데이터 라인들(1200)을 포함하는 경우, 복수의 데이터 라인들(1200)은 서로 이격되고 서로 실질적으로 평행하다. 예컨대, 신호 라인 그룹(120)이 데이터 라인(121) 및 전력 라인(122)을 포함하는 경우, 데이터 라인(121) 및 전력 라인(122)은 서로 이격되고 서로 실질적으로 평행하다.
예컨대, 일부 예들에서, 데이터 라인(121)의 폭은 범위가 2.5 내지 3 미크론이고, 전력 라인(122)의 폭은 범위가 4 내지 6 미크론이고, 데이터 라인(121)과 전력 라인(122) 사이의 거리는 범위가 3 내지 4 미크론이다.
예컨대, 일부 예들에서, 인접한 데이터 라인들 사이의 거리는 범위가 23 내지 35 미크론이고, 인접한 전력 라인들 사이의 거리는 범위가 23 내지 35 미크론이다. 제1 방향을 따른 제1 주요 부분(1112)의 길이는 범위가 45 내지 60 미크론이고, 이에 따라, 제1 주요 부분(1112)이 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 위에 설명된 제1 방향은 위에 설명된 제2 방향에 수직이다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 각각의 서브-픽셀 그룹(120)은 제2 서브-픽셀(112)을 더 포함하고, 제2 서브-픽셀(112)은 제2 애노드(1120)를 포함하고, 제2 애노드(1120)는 2개의 인접한 신호 라인 그룹(120)과 중첩된다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제2 애노드가 2개의 인접한 신호 라인 그룹과 중첩되기 때문에, 제2 애노드는, 제2 애노드가 2개의 인접한 신호 라인 그룹과 중첩되는 위치들에서 2개의 돌출부를 형성할 수 있다. 2개의 돌출부는, 제2 애노드 및 제2 애노드 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드 및 제2 애노드 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
도 8은 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다. 도 8에 도시된 바와 같이, 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되기 때문에, 제2 애노드(1120)는, 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부(175)를 형성한다. 하나만의 돌출부와 비교하여, 2개의 돌출부(175)는, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다는 것을 알 수 있다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 베이스 기판(101) 상의 제2 애노드(1120)와 중첩되는 2개의 신호 라인 그룹(120)의 신호 라인들(1200)의 정사 투영들은 제2 방향으로 연장되고 베이스 기판(101) 상의 제2 애노드(1120)의 정사 투영을 통과한다.
예컨대, 일부 예들에서, 도 6 및 도 8에 도시된 바와 같이, 제2 서브-픽셀(112)은 제2 유효 발광 구역(1125)을 포함하고, 제2 애노드(1120)는 제2 주요 부분(1122)을 포함하고, 제2 주요 부분(1122)은 제2 유효 발광 구역(1125)과 적어도 부분적으로 중첩된다. 제1 방향에서의 제2 주요 부분(1122)의 크기는 제2 방향에서의 제2 주요 부분(1122)의 크기보다 크고, 제2 애노드(1120)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들은 제1 방향에서의 제2 주요 부분(1122)의 2개의 단부에 있다. 이러한 경우에서, 제2 애노드(1120)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들이 제1 방향에서의 제2 주요 부분(1122)의 2개의 단부에 있기 때문에, 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹과 중첩되는 위치들에서 형성되는 2개의 돌출부(175)의 대칭성이 높으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다. 도 6은 제2 애노드의 제2 주요 부분만을 도시한다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6 및 도 8에 도시된 바와 같이, 베이스 기판(101) 상의 제2 주요 부분(1122)의 정사 투영은 실질적으로 스트립 형상이고, 제2 주요 부분의 연장 방향은 제2 방향과 교차한다.
예컨대, 일부 예들에서, 도 6 및 도 8에 도시된 바와 같이, 제2 주요 부분의 연장 방향은 제2 방향에 실질적으로 수직이다.
예컨대, 일부 예들에서, 도 6 및 도 8에 도시된 바와 같이, 제2 애노드(1120)와 중첩되는 2개의 인접한 신호 라인 그룹(120)이 위치하는 위치들은 제2 주요 부분(1122)의 제2 이등분선에 대해 실질적으로 축대칭적이고, 제2 이등분선은 제2 방향과 평행하다. 이러한 경우에서, 도 8에 도시된 바와 같이, 제2 애노드(1120)는 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 위치-대칭적 돌출부(175)를 형성하고, 2개의 돌출부(175)는, 제2 애노드 및 제2 애노드 상의 발광 층의 광 방출의 비대칭성을 효과적으로 감소시킬 수 있고, 심지어, 제2 애노드 및 제2 애노드 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 방향에서의 제2 주요 부분(1122)의 크기는 제2 방향에서의 제2 주요 부분(1122)의 크기보다 크다. 즉, 제2 주요 부분(1122)의 형상은 스트립 형상, 이를테면, 육각형 형상 또는 타원형 형상이다. 도 1에 도시된 바와 같이, 제2 방향에서의 일반적인 애노드의 크기는 제1 방향에서의 일반적인 애노드의 크기보다 크기 때문에, 일반적인 애노드는 일반적으로 하나의 신호 라인 그룹만을 덮는다. 제1 방향에서의 본 개시내용의 실시예들에 의해 제공되는 제2 애노드의 제2 주요 부분의 크기는 제2 방향에서의 제2 주요 부분의 크기보다 크며, 이에 따라, 제2 애노드는 동일한 영역 아래의 2개의 인접한 신호 라인 그룹과 중첩될 수 있다. 예컨대, 본 개시내용의 실시예들에 의해 제공되는 제2 주요 부분은, 도 1에 도시된 디스플레이 기판에 있는 대응하는 애노드의 주요 부분을 90 도만큼 회전시킴으로써 획득될 수 있다.
예컨대, 일부 예들에서, 도 6 및 도 8에 도시된 바와 같이, 각각의 신호 라인 그룹(120)은 2개의 신호 라인(1200)을 포함하고, 제2 애노드(1120)는 2개의 인접한 신호 라인 그룹(120)의 4개의 신호 라인(1200)과 중첩된다. 예컨대, 제1 방향에서의 제2 주요 부분(1122)의 크기는 범위가 45 내지 55 미크론이고, 제2 방향에서의 제2 주요 부분(1122)의 크기는 범위가 12 내지 20 미크론이다. 상기 크기들은 단지 예시적인 예들이고, 본 개시내용의 실시예들에서의 제2 주요 부분의 크기들은 실제 제품의 크기 및 해상도에 따라 결정될 수 있다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제2 주요 부분(1122)은 실질적으로 육각형 형상 또는 타원형 형상이고, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은 제1 방향과 평행할 수 있다. 상기 "실질적으로 평행"은, 육각형 형상의 긴 대칭 축 또는 타원형의 장축과 제1 방향 사이의 각도가 5 도를 초과하지 않는다는 것을 의미한다는 것이 유의되어야 한다.
본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 본 개시내용의 실시예들에서의 제2 주요 부분의 형상은 또한 다른 긴 스트립 형상들을 포함할 수 있고, 게다가, 제2 주요 부분이 실질적으로 육각형 형상 또는 타원형 형상인 경우, 육각형 형상의 긴 대칭 축 또는 타원형 형상의 장축은, 신호 라인 그룹들이 위치하는 평면 상의 제2 애노드의 정사 투영이 2개의 인접한 신호 라인 그룹과 중첩되는 한 제1 방향과 평행하지 않을 수 있다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101)으로부터 멀리 있는 제2 애노드(1120)의 측 상에 있고 제2 개구(162)를 포함하는 픽셀 정의 층(160)을 더 포함한다. 제1 서브-픽셀(112)은 제2 발광 층(1124)을 더 포함한다. 제2 발광 층(1124)의 적어도 일부분은 제2 개구(162)에 위치한다. 제2 개구(162)에 의해 정의되는 구역은 제2 유효 발광 구역(1125)이다. 제2 애노드(1120)는 광을 방출하도록 제2 발광 층(1124)을 구동할 수 있다.
예컨대, 도 8에 도시된 바와 같이, 제2 유효 발광 구역(1125)의 영역은 제2 애노드(1120)의 영역보다 약간 더 작을 수 있고, 제2 유효 발광 구역(1125)의 형상은 제2 애노드(1120)의 제2 주요 부분(1122)의 형상과 유사할 수 있다. 제2 유효 발광 구역(1125)의 가장자리와 제2 주요 부분(1122)의 가장자리 사이의 최단 거리는 범위가 1 내지 5 미크론이다.
제2 발광 층(1124)은 전자발광 층 그 자체, 및 전자발광 층의 양측 상의 다른 기능성 층들을 포함할 수 있다는 것이 유의되어야 하는데, 예컨대, 다른 기능성 층들은 정공 주입 층, 정공 수송 층, 전자 주입 층, 전자 수송 층 등을 포함할 수 있다.
예컨대, 일부 예들에서, 도 8에 도시된 바와 같이, 제2 서브-픽셀(112)은 제2 캐소드(1126)를 더 포함하고, 제2 캐소드(1126)는 제2 애노드(1122)로부터 멀리 있는 제2 발광 층(1125)의 측 상에 위치한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 각각의 서브-픽셀 그룹(110)은 제3 서브-픽셀 쌍(116)을 더 포함하고, 제3 서브-픽셀 쌍(116)은 2개의 제3 서브-픽셀(113)을 포함하고, 각각의 제3 서브-픽셀(113)은 제3 애노드(1130)를 포함하고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)는 하나의 신호 라인 그룹(120)과 각각 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 중첩되는 2개의 신호 라인 그룹(120)은 서로 인접해 있는데, 즉, 2개의 인접한 신호 라인 그룹(120)이다. 도 9a는 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다. 도 9a에 도시된 바와 같이, 전체가 제3 서브-픽셀 쌍(116)인 것으로 간주되는데, 그 이유는, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각이 하나의 신호 라인 그룹(120)과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 중첩되는 2개의 신호 라인 그룹(120)이 서로 인접해 있기 때문이며, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)가 2개의 인접한 신호 라인 그룹(120)과 각각 중첩되는 위치들에서 2개의 돌출부(179)가 형성된다. 2개의 돌출부(179)는 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 베이스 기판(101) 상의 제3 애노드(1130)와 중첩되는 신호 라인 그룹(120)의 신호 라인들(1200)의 정사 투영들은 제2 방향으로 연장되고 베이스 기판(101) 상의 제3 애노드(1130)의 정사 투영을 통과한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제3 서브-픽셀(113)은 제3 유효 발광 구역(1135)을 포함하고, 제3 애노드(1130)는 제3 주요 부분(1132)을 포함하고, 제3 주요 부분(1132)은 제3 유효 발광 구역(1135)과 적어도 부분적으로 중첩된다. 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹(120)은 2개의 제3 주요 부분(1132)의 중심들을 연결하는 선의 제3 이등분선에 대해 실질적으로 축대칭적이고, 제3 이등분선은 제2 방향과 평행하다. 이러한 경우에서, 도 9A 에 도시된 바와 같이, 2개의 애노드(1130) 또는 2개의 제3 유효 발광 구역(1135)은 2개의 애노드(1130) 또는 2개의 제3 유효 발광 구역(1135)이 2개의 인접한 신호 라인 그룹(120)과 각각 중첩되는 위치들에서 2개의 위치-대칭적 돌출부(179)를 형성하고, 2개의 돌출부(179)는, 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 더 효과적으로 감소시킬 수 있고, 심지어, 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 각각의 신호 라인 그룹(120)은 2개의 신호 라인(1200)을 포함하고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각은 하나의 신호 라인 그룹(1200)의 2개의 신호 라인과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있다. 예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 복수의 서브-픽셀 그룹들(110)은, 복수의 서브-픽셀 그룹 열들을 형성하도록 제2 방향을 따라 배열되고, 복수의 서브-픽셀 그룹 행들을 형성하도록 제1 방향을 따라 배열된다. 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 제2 방향에서 1/2 피치만큼 어긋나게 정렬된다. 피치는, 제2 방향에서의 2개의 인접한 서브-픽셀 그룹(110)의 2개의 제1 서브-픽셀(111)의 중심들 사이의 거리와 동일하다. 각각의 서브-픽셀 그룹(110)에서, 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀 쌍(116)은 제2 방향을 따라 배열되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 서브-픽셀(113)은 제1 방향을 따라 배열된다. 즉, 각각의 서브-픽셀 그룹은 디스플레이 기판에서의 반복 단위일 수 있다.
예컨대, 일부 예들에서, 제1 서브-픽셀(111)은 제1 색상의 광을 방출하도록 구성되고, 제2 서브-픽셀(112)은 제2 색상의 광을 방출하도록 구성되고, 제3 서브-픽셀(113)은 제3 색상의 광을 방출하도록 구성된다.
예컨대, 일부 예들에서, 제1 색상은 청색이고, 제2 색상은 적색이고, 제3 색상은 녹색이다. 따라서, 디스플레이 기판은, 적색, 녹색, 및 청색 서브-픽셀들의 배열 구조로 있다. 물론, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다. 위에 설명된 제1 색상, 제2 색상, 및 제3 색상은 또한 다른 색상들일 수 있다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제3 주요 부분(1132)은 실질적으로 오각형 형상이고, 오각형 형상의 직각 변은 제2 방향과 실질적으로 평행하다.
예컨대, 일부 예들에서, 제1 방향에서의 제3 주요 부분(1132)의 크기는 범위가 23 내지 27 미크론이고, 제2 방향에서의 제3 주요 부분(1132)의 크기는 범위가 18 내지 22 미크론이다.
예컨대, 일부 예들에서, 도 9a에 도시된 바와 같이, 서브-픽셀 그룹(110)이 제3 서브-픽셀(113)을 포함하는 경우에, 제3 서브-픽셀(113)은 제3 발광 층(1134)을 더 포함한다. 이러한 경우에서, 픽셀 정의 층(160)은 제3 개구(163)를 더 포함하고, 제3 개구(163)는 제3 애노드(1130)를 노출시키고, 제3 발광 층(1134)의 적어도 일부분은 제3 개구(163)에 위치하고, 노출되는 제3 애노드(1130)의 부분을 덮는다. 제3 개구(163)에 의해 정의되는 구역은 제3 서브-픽셀(113)의 제3 유효 발광 구역(1135)이다.
제3 애노드(1130)의 제3 주요 부분(1132)의 영역은 제3 발광 층(1134)의 영역보다 약간 더 클 수 있다는 것이 유의되어야 한다. 게다가, 제3 발광 층(1134)은 전자발광 층 그 자체, 및 전자발광 층의 양측 상의 다른 기능성 층들을 포함할 수 있는데, 예컨대, 다른 기능성 층들은 정공 주입 층, 정공 수송 층, 전자 주입 층, 전자 수송 층 등을 포함할 수 있다.
도 9b는 본 개시내용의 실시예에 의해 제공되는 다른 디스플레이 기판의 개략적인 구조도이다. 예컨대, 도 9b에 도시된 바와 같이, 하나의 제3 서브-픽셀 쌍(116)에서의 2개의 제3 유효 발광 구역(1135)은 하나의 제3 개구(163)를 공유할 수 있는데, 즉, 제3 개구(163)의 영역은 2개의 제3 유효 발광 구역(1135)의 영역들보다 약간 더 크고, 제3 개구(1135)에서의 발광 층의 영역은 2개의 제3 주요 부분(1132)의 영역들보다 약간 더 클 수 있다. 이러한 경우에서, 제3 유효 발광 구역(1135)은 제3 개구(163) 및 제3 주요 부분(1132)의 중첩되는 구역일 수 있다.
예컨대, 일부 예들에서, 도 9b에 도시된 바와 같이, 각각의 제3 서브-픽셀(113)은 제3 캐소드(1136)를 더 포함하고, 제3 캐소드(1136)는 제3 애노드(1132)로부터 멀리 있는 제3 발광 층(1135)의 측 상에 위치한다.
각각의 유효 발광 구역(예컨대, 제1 유효 발광 구역, 제2 유효 발광 구역, 또는 제3 유효 발광 구역)은 일반적으로 규칙적인 형상, 이를테면, 위에 언급된 육각형 형상, 오각형 형상, 또는 타원형 형상이도록 설계된다는 것이 유의되어야 한다. 그러나, 실제 제조 공정에서, 형성된 유효 발광 구역의 형상은 일반적으로 상기 설계의 규칙적인 형상에서 벗어난다. 예컨대, 상기 규칙적인 형상의 각각의 모서리는 둥글 수 있고, 따라서, 각각의 유효 발광 구역(예컨대, 제1 유효 발광 구역, 제2 유효 발광 구역, 또는 제3 유효 발광 구역)의 형상은 둥근 형상일 수 있다. 게다가, 실제 형성된 유효 발광 구역의 형상은 또한 설계된 형상으로부터의 다른 변형들을 가질 수 있다. 예컨대, 육각형 형상으로서 설계된 유효 발광 구역의 형상이 실제 제조 공정에서 거의 타원형 형상이 될 수 있다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 서브-픽셀(111)이 청색 서브-픽셀이고, 제2 서브-픽셀(112)이 적색 서브-픽셀이고, 제3 서브-픽셀(113)이 녹색 서브-픽셀인 경우, 제1 서브-픽셀(111)의 제1 발광 층(1114)의 영역 및 제2 서브-픽셀(112)의 제2 발광 층(1124)의 영역 둘 모두가 단일 제3 서브-픽셀(113)의 제3 발광 층(1134)의 영역보다 크고, 제1 서브-픽셀(111)의 제1 발광 층(1114)의 영역은 제2 서브-픽셀(112)의 제2 발광 층(1124)의 영역보다 크다.
본 개시내용의 실시예는 디스플레이 기판을 제공한다. 도 6에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함하며, 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)은 베이스 기판(101) 상에 배열된다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격되며, 신호 라인 그룹들(120) 각각은 제1 신호 라인(121) 및 제2 신호 라인(122)을 포함한다. 제1 신호 라인(121) 및 제2 신호 라인(122) 둘 모두는 제1 방향과 교차하는 제2 방향을 따라 연장된다. 신호 라인 그룹들(120) 각각에서, 제1 신호 라인(121) 및 제2 신호 라인(122)은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹(120)의 제1 신호 라인(121) 및 제2 신호 라인(122)의 배열 순서들은 동일하다. 복수의 서브-픽셀 그룹들(110)은, 복수의 서브-픽셀 그룹 열들을 형성하도록 제2 방향을 따라 배열되고 복수의 서브-픽셀 그룹 행들을 형성하도록 제1 방향을 따라 배열되며, 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 피치는 제2 방향에서의 2개의 인접한 서브-픽셀 그룹의 2개의 제1 서브-픽셀의 중심들 사이의 거리와 동일하다. 서브-픽셀 그룹들(110) 각각은, 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀 쌍(116)을 포함한다. 제3 서브-픽셀 쌍(116)은 2개의 제3 서브-픽셀(113)을 포함한다. 서브-픽셀 그룹들(110) 각각에서, 제1 서브-픽셀(111), 제2 서브-픽셀(112), 및 제3 서브-픽셀 쌍(116)은 제2 방향을 따라 배열되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 서브-픽셀(113)은 제1 방향을 따라 배열된다. 제1 서브-픽셀(111)은 제1 애노드(1110)를 포함하고, 제2 서브-픽셀(112)은 제2 애노드(1120)를 포함하고, 제3 서브-픽셀(113)은 제3 애노드(1130)를 포함한다. 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)과 중첩되고, 제2 애노드(1120)는 2개의 인접한 신호 라인 그룹(120)과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각은 하나의 신호 라인 그룹(120)과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹(120)은 서로 인접해 있다.
본 개시내용의 실시예는 추가로 디스플레이 디바이스를 제공한다. 디스플레이 디바이스는 상기 디스플레이 기판을 포함한다. 따라서, 디스플레이 디바이스는 또한 각각의 서브-픽셀의 애노드 및 애노드 상의 발광 층(예컨대, 제1 애노드 및 제1 애노드 상의 제1 발광 층, 제2 애노드 및 제2 애노드 상의 제2 발광 층, 및 제3 애노드 및 제3 애노드 상의 제3 발광 층)의 광 방출의 비대칭성을 효과적으로 감소시킬 수 있고, 심지어, 유효 발광 구역들의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거되며, 디스플레이 품질이 개선되고 사용자 경험이 최적화된다.
예컨대, 일부 예들에서, 디스플레이 디바이스는 디스플레이 기능을 갖는 임의의 제품 또는 구성요소, 이를테면, 스마트폰, 태블릿, 텔레비전, 디스플레이, 노트북, 디지털 액자, 내비게이터 등일 수 있다.
본 개시내용의 실시예는 추가로 디스플레이 기판을 제공한다. 도 6 및 도 7에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)은 베이스 기판(101) 상에 배열된다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격된다. 신호 라인 그룹들(120) 각각은 2개의 신호 라인(1200)을 포함하고, 신호 라인들(1200)은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들(110) 각각은 청색 서브-픽셀(111) 및 적색 서브-픽셀(112)을 포함한다. 청색 서브-픽셀(111)은 제1 애노드(1110)를 포함하고, 적색 서브-픽셀(112)은 제2 애노드(1120)를 포함한다. 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)의 4개의 신호 라인(1200)과 중첩되고, 제2 애노드(1120)는 2개의 인접한 신호 라인 그룹(120)의 4개의 신호 라인(1200)과 중첩된다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 청색 서브-픽셀(111)의 제1 애노드(1110) 및 적색 서브-픽셀(112)의 제2 애노드(1120) 각각이 2개의 인접한 신호 라인 그룹(120)의 4개의 신호 라인(1200)과 동시에 중첩되기 때문에, 이러한 경우에서, 제1 애노드(1110)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제1 애노드(1110)가 돌출부들을 형성하는 경우라 하더라도, 제1 애노드(1110)는 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다. 유사하게, 제2 애노드(1120)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제2 애노드(1120)가 돌출부들을 형성하는 경우라 하더라도, 제2 애노드(1120)는 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 각각의 신호 라인 그룹(120)에 포함된 2개의 신호 라인(1200)은 데이터 라인(121) 및 전력 라인(122)일 수 있다. 데이터 라인(121)은 데이터를 송신 또는 기입하는 데 사용되고, 전력 라인(122)은 구동 전압을 송신하는 데 사용된다. 데이터 라인 및 전력 라인의 두께들이 크기 때문에, 데이터 라인 및 전력 라인을 덮는 평탄화 층이 디스플레이 기판을 완전히 평탄화할 수 없어서, 평탄화 층 상의 애노드, 및 애노드 상의 발광 층이 고르지 않게 되는 것이 야기되고, 따라서, 애노드 및 애노드 상의 발광 층 상에 돌출부들이 생성된다. 본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판은, 제1 애노드 및 제2 애노드 각각이 2개의 인접한 신호 라인 그룹의 4개의 신호 라인과 동시에 중첩되는 것을 허용함으로써 제1 애노드 및 제2 애노드 상의 발광 층들의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 제1 애노드 및 제2 애노드 상의 발광 층들의 광 방출의 비대칭성이 제거되고, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 베이스 기판(101) 상의 제1 애노드(1110)와 중첩되는 4개의 신호 라인(1200)의 정사 투영들은 제2 방향을 따라 연장되고 베이스 기판 상의 제1 애노드(1110)의 정사 투영을 통과한다. 베이스 기판(101) 상의 제2 애노드(1120)와 중첩되는 4개의 신호 라인(1200)의 정사 투영들은 제2 방향을 따라 연장되고 베이스 기판(101) 상의 제2 애노드(1120)의 정사 투영을 통과한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 서브-픽셀 그룹들(110) 각각은 녹색 서브-픽셀 쌍(116)을 더 포함하고, 각각의 녹색 서브-픽셀 쌍(116)은 2개의 녹색 서브-픽셀(113)을 포함한다. 녹색 서브-픽셀들(113) 각각은 제3 애노드(1130)를 포함하고, 녹색 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각은 하나의 신호 라인 그룹(120)의 2개의 신호 라인(1200)과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹(120)은 서로 인접해 있다. 이러한 경우에서, 전체가 제3 서브-픽셀 쌍(116)인 것으로 간주되는데, 그 이유는, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각이 하나의 신호 라인 그룹(120)과 중첩되고, 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹(120)이 서로 인접해 있기 때문이며, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각이 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부가 형성된다. 2개의 돌출부는 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 더 완화되고 심지어 제거된다.
본 개시내용의 적어도 하나의 실시예는 추가로 디스플레이 기판을 제공한다. 도 6 및 도 7에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)은 베이스 기판(101) 상에 배열된다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격된다. 신호 라인 그룹들(120) 각각은 제1 신호 라인(121) 및 제2 신호 라인(122)을 포함한다. 제1 신호 라인(121) 및 제2 신호 라인(122)은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 서브-픽셀 그룹들(110) 각각은 제1 서브-픽셀(111)을 포함하고, 제1 서브-픽셀(111)은 제1 애노드(1110) 및 제1 유효 발광 구역(1115)을 포함한다. 제1 애노드(1110)는 제1 주요 부분(1112)을 포함하고, 제1 주요 부분(1112)은 제1 유효 발광 구역(1115)과 적어도 부분적으로 중첩된다. 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이고, 제1 방향에서의 제1 주요 부분(1112)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 15 - 17 배이고, 제2 방향에서의 제1 주요 부분(1112)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 9 - 11 배이다. 제1 방향에서의 제1 주요 부분(1112)의 크기가 제1 방향에서의 제1 신호 라인(121)의 크기의 15 - 17 배이기 때문에, 제1 주요 부분(1112)은 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다. 이러한 경우에서, 제1 애노드(1110)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제1 애노드(1110)가 돌출부들을 형성하는 경우라 하더라도, 제1 애노드(1110)는 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 제1 방향에서의 제1 주요 부분(1112)의 크기 대 제2 방향에서의 제1 주요 부분(1112)의 크기의 비는
Figure pct00009
1이고,
Figure pct00010
1의 값은 범위가 1.5 내지 1.7이다.
예컨대, 일부 예들에서, 각각의 서브-픽셀 그룹(110)은 제2 서브-픽셀(112)을 더 포함하고, 제2 서브-픽셀(112)은 제2 애노드(1120) 및 제2 유효 발광 구역(1125)을 포함한다. 제2 애노드(1120)는 제2 주요 부분(1122)을 포함한다. 제2 주요 부분(1122)은 제2 유효 발광 구역(1125)과 중첩된다. 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이다. 제1 방향에서의 제2 주요 부분(1122)의 크기는 제1 방향에서의 제1 신호 라인의 크기의 12 - 14 배이고, 제2 방향에서의 제2 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 4 - 6 배이다. 제1 방향에서의 제2 주요 부분(1122)의 크기가 제1 방향에서의 제1 신호 라인의 크기의 12 - 14 배이기 때문에, 제2 주요 부분(1122)은 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다. 이러한 경우에서, 제2 애노드(1120)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제2 애노드(1120)가 돌출부들을 형성하는 경우라 하더라도, 제2 애노드(1120)는 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 제1 방향에서의 제2 주요 부분(1122)의 크기 대 제2 방향에서의 제2 주요 부분(1122)의 크기의 비는
Figure pct00011
2이고,
Figure pct00012
2의 값은 범위가 2.2 내지 2.6이다.
예컨대, 일부 예들에서, 각각의 서브-픽셀 그룹(110)은 제3 서브-픽셀 쌍(116)을 더 포함하고, 각각의 제3 서브-픽셀 쌍(116)은 2개의 제3 서브-픽셀(113)을 포함하고, 각각의 제3 서브-픽셀(113)은 제3 애노드(1130) 및 제3 유효 발광 구역(1135)을 포함한다. 제3 애노드(1130)는 제3 주요 부분(1132)을 포함하고, 제3 주요 부분(1132)은 제3 유효 발광 구역(1135)과 적어도 부분적으로 중첩된다. 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이고, 제1 방향에서의 제3 주요 부분(1132)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 6 - 8 배이고, 제2 방향에서의 제3 주요 부분(1132)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 7 - 9 배이다.
예컨대, 일부 예들에서, 제1 방향에서의 제2 신호 라인(122)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 1.3 - 1.4 배이다.
예컨대, 일부 예들에서, 베이스 기판(101) 상의 제1 유효 발광 구역(1115)의 정사 투영은 베이스 기판(101) 상의 제1 애노드(1112)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제1 유효 발광 구역(1115)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제1 애노드(1112)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다. 베이스 기판(101) 상의 제2 유효 발광 구역(1125)의 정사 투영은 베이스 기판(101) 상의 제2 애노드(1122)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제2 유효 발광 구역(1125)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제2 애노드(1122)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다. 베이스 기판(101) 상의 제3 유효 발광 구역(1135)의 정사 투영은 베이스 기판(101) 상의 제3 애노드(1132)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제3 유효 발광 구역(1135)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제3 애노드(1132)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다.
예컨대, 일부 예들에서, 제1 서브-픽셀은 청색 서브-픽셀이고, 제2 서브-픽셀은 적색 서브-픽셀이고, 제3 서브-픽셀은 녹색 서브-픽셀이다.
본 개시내용의 적어도 하나의 실시예는 추가로 디스플레이 기판을 제공한다. 도 6 및 도 7에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 서브-픽셀 그룹들(110) 및 복수의 신호 라인 그룹들(120)은 베이스 기판(101) 상에 배열된다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격된다. 신호 라인 그룹들(120) 각각은 제1 신호 라인(121) 및 제2 신호 라인(122)을 포함한다. 제1 신호 라인(121) 및 제2 신호 라인(122)은 제1 방향과 교차하는 제2 방향을 따라 연장된다. 각각의 서브-픽셀 그룹(110)은 청색 서브-픽셀(111) 및 적색 서브-픽셀(112)을 포함한다. 청색 서브-픽셀(111)은 제1 애노드(1110) 및 제1 유효 발광 구역(1115)을 포함한다. 적색 서브-픽셀(112)은 제2 애노드(1120) 및 제2 유효 발광 구역(1125)을 포함한다. 제1 애노드(1110)는 제1 주요 부분(1112)을 포함하고, 제1 주요 부분(1112)은 제1 유효 발광 구역(1115)과 적어도 부분적으로 중첩된다. 제2 애노드(1120)는 제2 주요 부분(1122)을 포함하고, 제2 주요 부분(1122)은 유효 발광 구역들(1125)과 적어도 부분적으로 중첩된다. 베이스 기판(101) 상의 제1 주요 부분(1112)의 정사 투영은 실질적으로 스트립 형상이고, 제1 주요 부분(1112)의 연장 방향은 제2 방향과 교차한다. 베이스 기판(101) 상의 제2 주요 부분(1122)의 정사 투영은 실질적으로 스트립 형상이고, 제2 주요 부분(1122)의 연장 방향은 제2 방향과 교차한다. 제1 주요 부분의 연장 방향 및 제2 주요 부분의 연장 방향은 제1 방향과 동일하거나 상이할 수 있다는 것이 유의되어야 한다.
본 개시내용의 실시예들에 의해 제공되는 디스플레이 기판에서, 제1 서브-픽셀(111)의 제1 애노드(1110)의 제1 주요 부분(1112)의 연장 방향이 제2 방향과 교차하기 때문에, 제1 주요 부분(1112)은 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다. 이러한 경우에서, 제1 애노드(1110)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제1 애노드(1110)가 돌출부들을 형성하는 경우라 하더라도, 제1 애노드(1110)는 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다. 유사하게, 제2 서브-픽셀(112)의 제2 애노드(1120)의 제2 주요 부분(1122)의 연장 방향이 제2 방향과 교차하기 때문에, 제2 주요 부분(1122)은 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다. 이러한 경우에서, 제2 애노드(1120)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제2 애노드(1120)가 돌출부들을 형성하는 경우라 하더라도, 제2 애노드(1120)는 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 주요 부분(1112)의 연장 방향은 제2 방향에 실질적으로 수직이고, 제2 주요 부분(1122)의 연장 방향은 제2 방향에 실질적으로 수직이다. 이러한 경우에서, 제1 주요 부분(1112) 및 제2 주요 부분(1122)의 길이들(제1 주요 부분(1112) 및 제2 주요 부분(1122)의 연장 방향에서의 크기들)이 충분히 큰 경우, 제1 주요 부분(1112)이 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있고 제2 주요 부분(1122)이 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다는 것이 보장된다. 상기 "실질적으로 수직"은, 제1 주요 부분의 연장 방향 또는 제2 주요 부분의 연장 방향과 제2 방향 사이의 각도의 범위가 85 내지 95 도인 경우를 포함한다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 제1 방향은 제2 방향에 수직이다. 이러한 경우에서, 제1 주요 부분(1112)의 연장 방향은 제1 방향과 실질적으로 평행할 수 있고, 제2 주요 부분(1122)의 연장 방향은 제1 방향과 실질적으로 평행할 수 있다. 상기 "실질적으로 평행"은, 제1 주요 부분의 연장 방향 또는 제2 주요 부분의 연장 방향과 제1 방향 사이의 각도의 범위가 0 내지 5 도인 경우를 포함한다는 것이 유의되어야 한다.
예컨대, 일부 예들에서, 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이고, 제1 방향에서의 제1 주요 부분(1112)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 15 - 17 배이고, 제2 방향에서의 제1 주요 부분(1112)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 9 - 11 배이다. 제1 방향에서의 제1 주요 부분(1112)의 크기가 제1 방향에서의 제1 신호 라인(121)의 크기의 15 - 17 배이기 때문에, 제1 주요 부분(1112)은 2개의 인접한 신호 라인 그룹을 덮을 수 있다. 이러한 경우에서, 제1 애노드(1110)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제1 애노드(1110)가 돌출부들을 형성하는 경우라 하더라도, 제1 애노드(1110)는 제1 애노드(1110)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제1 애노드(1110) 및 제1 애노드(1110) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 제1 방향에서의 제1 신호 라인(121)의 크기는 범위가 3 내지 4 미크론이다.
예컨대, 일부 예들에서, 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이고, 제1 방향에서의 제2 주요 부분(1122)의 크기는 제1 방향에서의 제1 신호 라인의 크기의 12 - 14 배이고, 제2 방향에서의 제2 주요 부분의 크기는 제1 방향에서의 제1 신호 라인의 크기의 4 - 6 배이다. 제1 방향에서의 제2 주요 부분(1122)의 크기가 제1 방향에서의 제1 신호 라인(121)의 크기의 12 - 14 배이기 때문에, 제2 주요 부분(1122)은 2개의 인접한 신호 라인 그룹(120)을 덮을 수 있다. 이러한 경우에서, 제2 애노드(1120)가 신호 라인 그룹들(120)과 중첩되는 위치들에서 제2 애노드(1120)가 돌출부들을 형성하는 경우라 하더라도, 제2 애노드(1120)는 제2 애노드(1120)가 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부를 형성하고, 2개의 돌출부는, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제2 애노드(1120) 및 제2 애노드(1120) 상의 발광 층의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 제1 방향에서의 제2 신호 라인(122)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 1.3 - 1.4 배이다. 즉, 제2 신호 라인(122)의 폭은 넓고, 그에 의해, 구동 전압의 송신이 용이해진다.
예컨대, 일부 예들에서, 각각의 서브-픽셀 그룹(120)은 녹색 서브-픽셀 쌍(116)을 더 포함하고, 각각의 녹색 서브-픽셀 쌍(116)은 2개의 녹색 서브-픽셀(113)을 포함하고, 각각의 녹색 서브-픽셀(113)은 제3 애노드(1130) 및 제3 유효 발광 구역(1135)을 포함한다. 제3 애노드(1130)는 제3 주요 부분(1132)을 포함하고, 제3 주요 부분(1132)은 제3 유효 발광 구역(1135)과 적어도 부분적으로 중첩된다. 제3 주요 부분(1132)은 하나의 신호 라인 그룹(120)을 덮고, 녹색 서브-픽셀 쌍(116)의 2개의 제3 주요 부분(1132)과 각각 중첩되는 2개의 신호 라인 그룹(120)은 서로 인접해 있다. 이러한 경우에서, 전체가 제3 서브-픽셀 쌍(116)인 것으로 간주되는데, 그 이유는, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각이 하나의 신호 라인 그룹(120)과 중첩되고, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130)와 각각 중첩되는 2개의 신호 라인 그룹(120)이 서로 인접해 있기 때문이며, 제3 서브-픽셀 쌍(116)의 2개의 제3 애노드(1130) 각각이 2개의 인접한 신호 라인 그룹(120)과 중첩되는 위치들에서 2개의 돌출부가 형성된다. 2개의 돌출부는 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 감소시킬 수 있고, 심지어, 제3 서브-픽셀 쌍(116)의 광 방출의 비대칭성을 제거할 수 있으며, 그에 의해, 디스플레이 기판의 법선에 대해 동일한 각도로 디스플레이 기판의 법선의 좌측 및 우측에서 볼 때 발생하는 색상 편이 현상이 완화되고 심지어 제거된다.
예컨대, 일부 예들에서, 제1 방향에서의 2개의 인접한 신호 라인 그룹(120) 사이의 간격의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 8 - 10 배이고, 제1 방향에서의 제3 주요 부분(1132)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 6 - 8 배이고, 제2 방향에서의 제3 주요 부분(1132)의 크기는 제1 방향에서의 제1 신호 라인(121)의 크기의 7 - 9 배이다. 이러한 경우에서는, 하나의 제3 서브-픽셀 쌍(116)에서, 제1 방향에서의 2개의 제3 주요 부분(1132)의 크기들의 합은 제1 방향에서의 제1 신호 라인(121)의 크기의 적어도 12 - 16 배이고, 따라서, 2개의 제3 주요 부분(1132)은 2개의 인접한 신호 라인 그룹(120)과 중첩될 수 있다.
예컨대, 일부 예들에서, 베이스 기판(101) 상의 제1 유효 발광 구역(1115)의 정사 투영은 베이스 기판(101) 상의 제1 애노드(1112)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제1 유효 발광 구역(1115)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제1 애노드(1112)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다. 베이스 기판(101) 상의 제2 유효 발광 구역(1125)의 정사 투영은 베이스 기판(101) 상의 제2 애노드(1122)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제2 유효 발광 구역(1125)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제2 애노드(1122)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다. 베이스 기판(101) 상의 제3 유효 발광 구역(1135)의 정사 투영은 베이스 기판(101) 상의 제3 애노드(1132)의 정사 투영 내에 있고, 베이스 기판(101) 상의 제3 유효 발광 구역(1135)의 정사 투영의 가장자리와 베이스 기판(101) 상의 제3 애노드(1132)의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론이다.
본 개시내용의 적어도 하나의 실시예는 추가로 디스플레이 기판을 제공하며, 도 6에 도시된 바와 같이, 디스플레이 기판은, 베이스 기판(101), 복수의 서브-픽셀 그룹들(110), 및 복수의 신호 라인 그룹들(120)을 포함한다. 복수의 신호 라인 그룹들(120)은 제1 방향을 따라 배열되고 서로 이격된다. 신호 라인 그룹들(120) 각각은 제1 신호 라인(121) 및 제2 신호 라인(122)을 포함한다. 제1 신호 라인(121) 및 제2 신호 라인(122) 둘 모두는 제1 방향과 교차하는 제2 방향을 따라 연장된다. 신호 라인 그룹들(120) 각각에서, 제1 신호 라인(121) 및 제2 신호 라인(122)은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹(120)의 제1 신호 라인(121) 및 제2 신호 라인(122)의 배열 순서들은 동일하다. 서브-픽셀 그룹들(120) 각각은 제1 서브-픽셀(111)을 포함하고, 제1 서브-픽셀(111)은 제1 애노드(1110)를 포함하고, 제1 애노드(1110)는 2개의 인접한 신호 라인 그룹(120)과 중첩된다.
예컨대, 일부 예들에서, 도 6에 도시된 바와 같이, 2개의 인접한 신호 라인 그룹(120)은 제1 방향을 따라 배열되는 제1 신호 라인 그룹(1201) 및 제2 신호 라인 그룹(1202)을 포함하고, 제1 신호 라인 그룹(1201)에서, 제1 신호 라인(121)은 제2 신호 라인 그룹(1202)으로부터 멀리 있는 제2 신호 라인(122)의 측 상에 위치하고, 제2 신호 라인 그룹(1202)에서, 제1 신호 라인(121)은 제1 신호 라인 그룹(1201)에 가까운 제2 신호 라인(122)의 측 상에 위치한다.
다음의 몇몇 진술들이 유의되어야 한다:
(1) 첨부된 도면들은 본 개시내용의 실시예(들)와 관련된 구조(들)만을 수반하고, 다른 구조(들)가 통상적인 설계(들)로 지칭될 수 있다.
(2) 상충되지 않는 경우, 본 개시내용의 실시예들 및 실시예들에서의 특징들이 상호간에 조합되어 새로운 실시예들이 획득될 수 있다.
상기 설명들은 단지 본 개시내용의 특정 실시예들일 뿐이고, 본 개시내용의 보호 범위는 이에 제한되지 않으며, 관련 기술분야의 통상의 기술자들은 본 개시내용의 기술적 범위 내에서 일부 변형들 및 대체들을 행할 수 있고, 그러한 변형들 및 대체들은 본 개시내용의 보호 범위 내에 있어야 한다. 따라서, 본 개시내용의 보호 범위는 청구항들의 보호 범위에 의해 결정되어야 한다.

Claims (44)

  1. 디스플레이 기판으로서,
    베이스 기판;
    복수의 서브-픽셀 그룹들; 및
    제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들을 포함하며, 상기 신호 라인 그룹들 각각은 적어도 하나의 신호 라인을 포함하고, 상기 적어도 하나의 신호 라인은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고,
    상기 서브-픽셀 그룹들 각각은 제1 서브-픽셀을 포함하고, 상기 제1 서브-픽셀은 제1 애노드 및 제1 유효 발광 구역을 포함하고, 상기 제1 애노드는 제1 주요 부분을 포함하고, 상기 제1 주요 부분은 상기 제1 유효 발광 구역과 적어도 부분적으로 중첩되고, 상기 제1 방향에서의 상기 제1 주요 부분의 크기는 상기 제2 방향에서의 상기 제1 주요 부분의 크기보다 크고, 상기 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩되는, 디스플레이 기판.
  2. 제1항에 있어서,
    상기 제1 방향에서의 상기 제1 주요 부분의 크기 대 상기 제2 방향에서의 상기 제1 주요 부분의 크기의 비는
    Figure pct00013
    1이고, 상기
    Figure pct00014
    1의 값은 범위가 1.2 내지 3인, 디스플레이 기판.
  3. 제1항에 있어서,
    상기 베이스 기판 상의 상기 제1 애노드와 중첩되는 상기 2개의 인접한 신호 라인 그룹의 신호 라인들의 정사 투영들은 상기 제2 방향을 따라 연장되고 상기 베이스 기판 상의 상기 제1 애노드의 정사 투영을 통과하는, 디스플레이 기판.
  4. 제1항에 있어서,
    상기 적어도 하나의 신호 라인 각각은 외부 구동 회로에 연결되는 단자를 포함하는, 디스플레이 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 베이스 기판 상의 상기 제1 주요 부분의 정사 투영은 실질적으로 스트립 형상이고, 상기 제1 주요 부분의 연장 방향은 상기 제2 방향과 교차하는, 디스플레이 기판.
  6. 제5항에 있어서,
    상기 제1 주요 부분의 연장 방향은 상기 제2 방향에 실질적으로 수직인, 디스플레이 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 애노드와 중첩되는 상기 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 상기 제1 방향에서의 상기 제1 주요 부분의 2개의 단부에 있는, 디스플레이 기판.
  8. 제7항에 있어서,
    상기 제1 애노드와 중첩되는 상기 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 상기 제1 주요 부분의 제1 이등분선에 대해 실질적으로 축대칭적이고, 상기 제1 이등분선은 상기 제2 방향과 평행한, 디스플레이 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 주요 부분은 실질적으로 육각형 형상 또는 타원형 형상이고, 상기 육각형 형상의 긴 대칭 축 또는 상기 타원형 형상의 장축은 상기 제1 방향과 실질적으로 평행한, 디스플레이 기판.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 상기 제1 애노드는 상기 2개의 인접한 신호 라인 그룹의 4개의 신호 라인과 중첩되는, 디스플레이 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 신호 라인 그룹들 각각에서의 상기 적어도 하나의 신호 라인은 제1 신호 라인 및 제2 신호 라인을 포함하고, 하나의 신호 라인 그룹에서의 상기 제1 신호 라인과 상기 제2 신호 라인 사이의 거리는 2개의 인접한 신호 라인 그룹 사이의 거리보다 작은, 디스플레이 기판.
  12. 제11항에 있어서,
    상기 신호 라인 그룹들 각각에서, 상기 제1 신호 라인 및 상기 제2 신호 라인은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹에서의 상기 제1 신호 라인 및 상기 제2 신호 라인의 배열 순서들은 동일하고, 상기 2개의 인접한 신호 라인 그룹은 상기 제1 방향을 따라 배열되는 제1 신호 라인 그룹 및 제2 신호 라인 그룹을 포함하고, 상기 제1 신호 라인 그룹에서, 상기 제1 신호 라인은 상기 제2 신호 라인 그룹으로부터 멀리 있는 상기 제2 신호 라인의 측 상에 있고, 상기 제2 신호 라인 그룹에서, 상기 제1 신호 라인은 상기 제1 신호 라인 그룹에 가까운 상기 제2 신호 라인의 측 상에 있는, 디스플레이 기판.
  13. 제11항에 있어서,
    상기 제1 신호 라인은 데이터 신호를 송신하도록 구성되는 데이터 라인이고, 상기 제2 신호 라인은 구동 전압을 송신하도록 구성되는 전력 라인인, 디스플레이 기판.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 방향은 상기 제2 방향에 수직인, 디스플레이 기판.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 서브-픽셀 그룹들 각각은 제2 서브-픽셀을 더 포함하고, 상기 제2 서브-픽셀은 제2 애노드를 포함하고, 상기 제2 애노드는 2개의 인접한 신호 라인 그룹과 중첩되는, 디스플레이 기판.
  16. 제15항에 있어서,
    상기 베이스 기판 상의 상기 제2 애노드와 중첩되는 상기 2개의 신호 라인 그룹의 신호 라인들의 정사 투영들은 상기 제2 방향을 따라 연장되고 상기 베이스 기판 상의 상기 제2 애노드의 정사 투영을 통과하는, 디스플레이 기판.
  17. 제15항에 있어서,
    상기 제2 서브-픽셀은 제2 유효 발광 구역을 포함하고, 상기 제2 애노드는 제2 주요 부분을 포함하고, 상기 제2 주요 부분은 상기 제2 유효 발광 구역과 적어도 부분적으로 중첩되고, 상기 제1 방향에서의 상기 제2 주요 부분의 크기는 상기 제2 방향에서의 상기 제2 주요 부분의 크기보다 크고,
    상기 제2 애노드와 중첩되는 상기 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 상기 제1 방향에서의 상기 제2 주요 부분의 2개의 단부에 있는, 디스플레이 기판.
  18. 제17항에 있어서,
    상기 베이스 기판 상의 상기 제2 주요 부분의 정사 투영은 실질적으로 스트립 형상이고, 상기 제2 주요 부분의 연장 방향은 상기 제2 방향과 교차하는, 디스플레이 기판.
  19. 제18항에 있어서,
    상기 제2 주요 부분의 연장 방향은 상기 제2 방향에 실질적으로 수직인, 디스플레이 기판.
  20. 제17항에 있어서,
    상기 제2 애노드와 중첩되는 상기 2개의 인접한 신호 라인 그룹이 위치하는 위치들은 상기 제2 주요 부분의 제2 이등분선에 대해 실질적으로 축대칭적이고, 상기 제2 이등분선은 상기 제2 방향과 평행한, 디스플레이 기판.
  21. 제17항에 있어서,
    상기 제2 주요 부분은 실질적으로 육각형 형상 또는 타원형 형상이고, 상기 육각형 형상의 긴 대칭 축 또는 상기 타원형 형상의 장축은 상기 제1 방향과 실질적으로 평행한, 디스플레이 기판.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 상기 제2 애노드는 상기 2개의 인접한 신호 라인 그룹의 4개의 신호 라인과 중첩되는, 디스플레이 기판.
  23. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 서브-픽셀 그룹들 각각은 제3 서브-픽셀 쌍을 더 포함하고, 각각의 제3 서브-픽셀 쌍은 2개의 제3 서브-픽셀을 포함하고, 각각의 제3 서브-픽셀은 제3 애노드를 포함하고, 상기 제3 서브-픽셀 쌍의 2개의 제3 애노드 각각은 상기 신호 라인 그룹들 중 하나와 중첩되고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 애노드와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있는, 디스플레이 기판.
  24. 제23항에 있어서,
    상기 베이스 기판 상의 상기 제3 애노드와 중첩되는 상기 신호 라인 그룹의 신호 라인들의 정사 투영들은 상기 제2 방향을 따라 연장되고 상기 베이스 기판 상의 상기 제3 애노드의 정사 투영을 통과하는, 디스플레이 기판.
  25. 제23항에 있어서,
    상기 제3 서브-픽셀은 제3 유효 발광 구역을 포함하고, 상기 제3 애노드는 제3 주요 부분을 포함하고, 상기 제3 주요 부분은 상기 제3 유효 발광 구역과 적어도 부분적으로 중첩되고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 애노드와 중첩되는 상기 2개의 신호 라인 그룹은 2개의 제3 주요 부분의 중심들을 연결하는 선의 제3 이등분선에 대해 실질적으로 축대칭적이고, 상기 제3 이등분선은 제2 방향과 평행한, 디스플레이 기판.
  26. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 신호 라인 그룹들 각각은 2개의 신호 라인을 포함하고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 애노드 각각은 상기 신호 라인 그룹들 중 하나의 신호 라인 그룹의 2개의 신호 라인과 중첩되고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 애노드와 각각 중첩되는 상기 2개의 신호 라인 그룹은 서로 인접해 있는, 디스플레이 기판.
  27. 제23항에 있어서,
    상기 복수의 서브-픽셀 그룹들은, 복수의 서브-픽셀 그룹 열들을 형성하도록 상기 제2 방향을 따라 배열되고 복수의 서브-픽셀 그룹 행들을 형성하도록 상기 제1 방향을 따라 배열되며, 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 상기 피치는 상기 제2 방향에서의 2개의 인접한 서브-픽셀 그룹의 2개의 제1 서브-픽셀의 중심들 사이의 거리와 동일하고,
    상기 서브-픽셀 그룹들 각각에서, 상기 제1 서브-픽셀, 상기 제2 서브-픽셀, 및 상기 제3 서브-픽셀 쌍은 상기 제2 방향을 따라 배열되고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 서브-픽셀은 상기 제1 방향을 따라 배열되는, 디스플레이 기판.
  28. 제23항에 있어서,
    상기 제1 서브-픽셀은 제1 색상의 광을 방출하도록 구성되고, 상기 제2 서브-픽셀은 제2 색상의 광을 방출하도록 구성되고, 상기 제3 서브-픽셀은 제3 색상의 광을 방출하도록 구성되는 디스플레이 기판.
  29. 제28항에 있어서,
    상기 제1 색상은 청색이고, 상기 제2 색상은 적색이고, 상기 제3 색상은 녹색인, 디스플레이 기판.
  30. 제1항 내지 제29항 중 어느 한 항에 있어서,
    상기 베이스 기판으로부터 멀리 있는 상기 제1 애노드의 측 상에 있고 제1 개구를 포함하는 픽셀 정의 층을 더 포함하며,
    상기 제1 서브-픽셀은 제1 발광 층을 더 포함하고, 상기 제1 개구는 상기 제1 애노드를 노출시키고, 상기 제1 발광 층의 적어도 일부분은 상기 제1 개구에 있고, 노출되는 상기 제1 애노드의 부분을 덮으며, 상기 제1 개구에 의해 정의되는 구역은 상기 제1 서브-픽셀의 상기 제1 유효 발광 구역인, 디스플레이 기판.
  31. 제30항에 있어서,
    상기 복수의 신호 라인 그룹들이 위치하는 막 층과 상기 제1 애노드가 위치하는 막 층 사이의 평탄화 층을 더 포함하며,
    상기 베이스 기판에 수직인 방향에서의 상기 신호 라인 그룹들 각각의 높이는 범위가 650 nm 내지 850 nm이고, 상기 평탄화 층의 두께는 범위가 1.4 ㎛ 내지 1.6 ㎛인, 디스플레이 기판.
  32. 제30항에 있어서,
    상기 서브-픽셀 그룹이 제2 서브-픽셀 및 제3 서브-픽셀을 포함하는 경우,
    상기 픽셀 정의 층은 제2 개구 및 제3 개구를 더 포함하고,
    상기 제2 서브-픽셀은 제2 발광 층을 더 포함하고, 상기 제2 개구는 2 애노드를 노출시키고, 상기 제2 발광 층의 적어도 일부분은 상기 제2 개구에 있고, 노출되는 상기 제2 애노드의 부분을 덮으며, 상기 제2 개구에 의해 정의되는 구역은 상기 제2 서브-픽셀의 제2 유효 발광 구역이고,
    상기 제3 서브-픽셀은 제3 발광 층을 더 포함하고, 상기 제3 개구는 제3 애노드를 노출시키고, 상기 제3 발광 층의 적어도 일부분은 상기 제3 개구에 있고, 노출되는 상기 제3 애노드의 부분을 덮으며, 상기 제3 개구에 의해 정의되는 구역은 상기 제3 서브-픽셀의 제3 유효 발광 구역인, 디스플레이 기판.
  33. 디스플레이 기판으로서,
    베이스 기판;
    복수의 서브-픽셀 그룹들; 및
    제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들을 포함하며, 상기 신호 라인 그룹들 각각은 제1 신호 라인 및 제2 신호 라인을 포함하고, 상기 제1 신호 라인 및 상기 제2 신호 라인은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고,
    상기 서브-픽셀 그룹들 각각은 하나의 제1 서브-픽셀을 포함하고, 상기 제1 서브-픽셀은 제1 애노드 및 제1 유효 발광 구역을 포함하고, 상기 제1 애노드는 제1 주요 부분을 포함하고, 상기 제1 주요 부분은 상기 제1 유효 발광 구역과 적어도 부분적으로 중첩되고,
    상기 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 8 - 10 배이고, 상기 제1 방향에서의 상기 제1 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 15 - 17 배이고, 상기 제2 방향에서의 상기 제1 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 9 - 11 배인, 디스플레이 기판.
  34. 제33항에 있어서,
    상기 제1 방향에서의 상기 제1 주요 부분의 크기 대 상기 제2 방향에서의 상기 제1 주요 부분의 크기의 비는
    Figure pct00015
    1이고, 상기
    Figure pct00016
    1의 값은 범위가 1.5 내지 1.7인, 디스플레이 기판.
  35. 제33항에 있어서,
    상기 서브-픽셀 그룹들 각각은 제2 서브-픽셀을 더 포함하고, 상기 제2 서브-픽셀은 제2 애노드 및 제2 유효 발광 구역을 포함하고, 상기 제2 애노드는 제2 주요 부분을 포함하고, 상기 제2 주요 부분은 상기 제2 유효 발광 구역과 중첩되고,
    상기 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 8 - 10 배이고, 상기 제1 방향에서의 상기 제2 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 12 - 14 배이고, 상기 제2 방향에서의 상기 제2 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 4 - 6 배인, 디스플레이 기판.
  36. 제35항에 있어서,
    상기 제1 방향에서의 상기 제2 주요 부분의 크기 대 상기 제2 방향에서의 상기 제2 주요 부분의 크기의 비는
    Figure pct00017
    2이고, 상기
    Figure pct00018
    2의 값은 범위가 2.2 내지 2.6인, 디스플레이 기판.
  37. 제35항에 있어서,
    상기 서브-픽셀 그룹들 각각은 제3 서브-픽셀 쌍을 더 포함하고, 각각의 제3 서브-픽셀 쌍은 2개의 제3 서브-픽셀을 포함하고, 각각의 제3 서브-픽셀은 제3 애노드 및 제3 유효 발광 구역을 포함하고, 상기 제3 애노드는 제3 주요 부분을 포함하고, 상기 제3 주요 부분은 상기 제3 유효 발광 구역과 적어도 부분적으로 중첩되고,
    상기 제1 방향에서의 2개의 인접한 신호 라인 그룹 사이의 간격의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 8 - 10 배이고, 상기 제1 방향에서의 상기 제3 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 6 - 8 배이고, 상기 제2 방향에서의 상기 제3 주요 부분의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 7 - 9 배인, 디스플레이 기판.
  38. 제33항 내지 제37항 중 어느 한 항에 있어서,
    상기 제1 방향에서의 상기 제2 신호 라인의 크기는 상기 제1 방향에서의 상기 제1 신호 라인의 크기의 1.3 - 1.4 배인, 디스플레이 기판.
  39. 제33항 내지 제37항 중 어느 한 항에 있어서,
    상기 베이스 기판 상의 상기 제1 유효 발광 구역의 정사 투영은 상기 베이스 기판 상의 상기 제1 애노드의 정사 투영 내에 있고, 상기 베이스 기판 상의 상기 제1 유효 발광 구역의 정사 투영의 가장자리와 상기 베이스 기판 상의 상기 제1 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론인, 디스플레이 기판.
  40. 제35항에 있어서,
    상기 베이스 기판 상의 상기 제2 유효 발광 구역의 정사 투영은 상기 베이스 기판 상의 상기 제2 애노드의 정사 투영 내에 있고, 상기 베이스 기판 상의 상기 제2 유효 발광 구역의 정사 투영의 가장자리와 상기 베이스 기판 상의 상기 제2 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론인, 디스플레이 기판.
  41. 제37항에 있어서,
    상기 베이스 기판 상의 상기 제3 유효 발광 구역의 정사 투영은 상기 베이스 기판 상의 상기 제3 애노드의 정사 투영 내에 있고, 상기 베이스 기판 상의 상기 제3 유효 발광 구역의 정사 투영의 가장자리와 상기 베이스 기판 상의 상기 제3 애노드의 정사 투영의 가장자리 사이의 최단 거리는 범위가 1 내지 3 미크론인, 디스플레이 기판.
  42. 제37항에 있어서,
    상기 제1 서브-픽셀은 청색 서브-픽셀이고, 상기 제2 서브-픽셀은 적색 서브-픽셀이고, 상기 제3 서브-픽셀은 녹색 서브-픽셀인, 디스플레이 기판.
  43. 디스플레이 기판으로서,
    베이스 기판;
    제1 방향을 따라 배열되고 서로 이격되는 복수의 신호 라인 그룹들 ― 상기 신호 라인 그룹들 각각은 제1 신호 라인 및 제2 신호 라인을 포함하고, 상기 제1 신호 라인 및 상기 제2 신호 라인 둘 모두는 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고, 상기 신호 라인 그룹들 각각에서, 상기 제1 신호 라인 및 상기 제2 신호 라인은 순차적으로 배열되고, 2개의 인접한 신호 라인 그룹에서의 상기 제1 신호 라인 및 상기 제2 신호 라인의 배열 순서들은 동일함 ―; 및
    복수의 서브-픽셀 그룹 열들을 형성하도록 상기 제2 방향을 따라 배열되고 복수의 서브-픽셀 그룹 행들을 형성하도록 상기 제1 방향을 따라 배열되는 복수의 서브-픽셀 그룹들을 포함하며, 2개의 인접한 서브-픽셀 그룹 열은 1/2 피치만큼 어긋나게 정렬되고, 상기 피치는 상기 제2 방향에서의 2개의 인접한 서브-픽셀 그룹의 2개의 제1 서브-픽셀의 중심들 사이의 거리와 동일하고,
    상기 서브-픽셀 그룹들 각각은 제1 서브-픽셀, 제2 서브-픽셀, 및 제3 서브-픽셀 쌍을 포함하고, 상기 제3 서브-픽셀 쌍은 2개의 제3 서브-픽셀을 포함하고, 상기 서브-픽셀 그룹들 각각에서, 상기 제1 서브-픽셀, 상기 제2 서브-픽셀, 및 상기 제3 서브-픽셀 쌍은 상기 제2 방향을 따라 배열되고, 상기 제3 서브-픽셀 쌍에서의 상기 2개의 제3 서브 픽셀은 상기 제1 방향을 따라 배열되고,
    상기 제1 서브-픽셀은 제1 애노드를 포함하고, 상기 제2 서브-픽셀은 제2 애노드를 포함하고, 상기 제3 서브-픽셀은 제3 애노드를 포함하고, 상기 제1 애노드는 2개의 인접한 신호 라인 그룹과 중첩되고, 상기 제2 애노드는 2개의 인접한 신호 라인 그룹과 중첩되고, 상기 제3 서브-픽셀 쌍의 2개의 제3 애노드 각각은 상기 신호 라인 그룹들 중 하나와 중첩되고, 상기 제3 서브-픽셀 쌍의 상기 2개의 제3 애노드와 각각 중첩되는 2개의 신호 라인 그룹은 서로 인접해 있는, 디스플레이 기판.
  44. 디스플레이 디바이스로서,
    제1항 내지 제32항 중 어느 한 항에 따른 디스플레이 기판을 포함하는, 디스플레이 디바이스.
KR1020207037682A 2019-07-31 2019-07-31 디스플레이 기판 및 디스플레이 디바이스 KR20210015929A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/098708 WO2021016947A1 (zh) 2019-07-31 2019-07-31 显示基板和显示装置

Publications (1)

Publication Number Publication Date
KR20210015929A true KR20210015929A (ko) 2021-02-10

Family

ID=71741177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037682A KR20210015929A (ko) 2019-07-31 2019-07-31 디스플레이 기판 및 디스플레이 디바이스

Country Status (10)

Country Link
US (1) US20210408203A1 (ko)
JP (1) JP7332484B2 (ko)
KR (1) KR20210015929A (ko)
CN (1) CN112714954A (ko)
AU (1) AU2019279939B2 (ko)
BR (1) BR112019026939A2 (ko)
MX (1) MX2019015388A (ko)
RU (1) RU2727938C1 (ko)
TW (2) TWI726490B (ko)
WO (1) WO2021016947A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210320156A1 (en) 2019-07-31 2021-10-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11462593B2 (en) * 2019-07-31 2022-10-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Electroluminescent display panel and display device
CN114384729A (zh) * 2020-10-19 2022-04-22 京东方科技集团股份有限公司 显示模组及其制备方法、显示装置
CN114582923A (zh) * 2020-11-30 2022-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115053350A (zh) * 2020-12-25 2022-09-13 京东方科技集团股份有限公司 显示基板和显示面板
CN112786812B (zh) * 2021-01-29 2022-11-22 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
US20240153932A1 (en) * 2021-05-31 2024-05-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display panel
TWI777604B (zh) * 2021-06-08 2022-09-11 友達光電股份有限公司 畫素陣列及其製作方法,金屬光罩及其製作方法
CN113809134B (zh) * 2021-08-26 2024-06-28 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN113990900B (zh) * 2021-10-12 2023-05-30 武汉华星光电半导体显示技术有限公司 显示面板和移动终端
WO2023142119A1 (zh) * 2022-01-30 2023-08-03 京东方科技集团股份有限公司 显示面板和显示装置
CN116940175A (zh) * 2022-03-30 2023-10-24 京东方科技集团股份有限公司 显示基板
CN114551769B (zh) * 2022-04-22 2022-08-26 北京京东方技术开发有限公司 显示基板和显示装置
WO2024060031A1 (zh) * 2022-09-20 2024-03-28 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288998B1 (ko) * 2006-09-06 2013-07-23 삼성디스플레이 주식회사 표시기판
CN101910932B (zh) * 2008-04-17 2013-06-05 夏普株式会社 Tft阵列基板和液晶显示装置
EP2525343A4 (en) * 2010-01-13 2015-08-19 Sharp Kk ARRAYSUBSTRAT AND LIQUID CRYSTAL DISPLAY PANEL
KR101064430B1 (ko) * 2010-04-13 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20120072540A (ko) * 2010-12-24 2012-07-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR102048926B1 (ko) * 2012-11-19 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6459243B2 (ja) 2014-06-26 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器
CN104269431B (zh) * 2014-09-29 2017-03-01 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及显示装置
KR102373434B1 (ko) * 2014-11-07 2022-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US10234979B2 (en) * 2015-09-15 2019-03-19 Boe Technology Group Co., Ltd. Array substrate, related display panels, and related display apparatus
KR102596367B1 (ko) 2015-12-14 2023-10-30 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
KR20180025431A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180030365A (ko) 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
US10224386B2 (en) * 2016-09-23 2019-03-05 Apple Inc. Display with power supply mesh
CN106298865B (zh) * 2016-11-16 2019-10-18 京东方科技集团股份有限公司 像素排列结构、有机电致发光器件、显示装置、掩模板
KR102391918B1 (ko) * 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치

Also Published As

Publication number Publication date
WO2021016947A1 (zh) 2021-02-04
TW202121714A (zh) 2021-06-01
US20210408203A1 (en) 2021-12-30
JP7332484B2 (ja) 2023-08-23
CN112714954A (zh) 2021-04-27
TW202107748A (zh) 2021-02-16
TWI726490B (zh) 2021-05-01
MX2019015388A (es) 2021-02-18
AU2019279939A1 (en) 2021-02-18
BR112019026939A2 (pt) 2022-02-08
AU2019279939B2 (en) 2021-04-08
RU2727938C1 (ru) 2020-07-27
TWI729968B (zh) 2021-06-01
JP2022550492A (ja) 2022-12-02

Similar Documents

Publication Publication Date Title
AU2019279939B2 (en) Display substrate and display device
CN112673474B (zh) 电致发光显示面板及显示装置
KR102498173B1 (ko) 디스플레이 기판 및 디스플레이 디바이스
US20240237446A1 (en) Display substrate and display device
JP2021513093A (ja) 表示基板および表示装置
US20210335989A1 (en) Display substrate, method of forming display substrate, and display device
CN114679914B (zh) 显示基板及其制作方法、显示装置
CN104752482A (zh) 有机发光二极管显示装置
US11587983B2 (en) Electroluminescent display module and display device with reduced color cast
US20230200155A1 (en) Display substrate and display device
WO2024045037A1 (zh) 显示面板及显示装置
US20240237396A1 (en) Display substrate and display apparatus
WO2023245490A1 (zh) 显示面板和显示装置
CN118015987A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E902 Notification of reason for refusal
E902 Notification of reason for refusal