KR20210006129A - 컨트롤러 및 컨트롤러의 동작방법 - Google Patents

컨트롤러 및 컨트롤러의 동작방법 Download PDF

Info

Publication number
KR20210006129A
KR20210006129A KR1020190082027A KR20190082027A KR20210006129A KR 20210006129 A KR20210006129 A KR 20210006129A KR 1020190082027 A KR1020190082027 A KR 1020190082027A KR 20190082027 A KR20190082027 A KR 20190082027A KR 20210006129 A KR20210006129 A KR 20210006129A
Authority
KR
South Korea
Prior art keywords
write request
memory
turbo
request
planes
Prior art date
Application number
KR1020190082027A
Other languages
English (en)
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190082027A priority Critical patent/KR20210006129A/ko
Priority to US16/799,107 priority patent/US11226895B2/en
Priority to CN202010239632.9A priority patent/CN112201292A/zh
Publication of KR20210006129A publication Critical patent/KR20210006129A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

복수의 메모리 블록으로 각각 구성된 하나 이상의 플레인을 포함하는 메모리 칩들을 제어하는 컨트롤러는, 호스트의 요청을 전달 받고 상기 호스트의 요청을 분석하는 호스트 인터페이스 장치; 및 상기 호스트의 요청 분석 결과, 수행되어야 할 터보 라이트 요청 및 노멀 라이트 요청이 있는 경우, 상기 터보 라이트 요청에 대응하기 위해 상기 메모리 칩들 각각의 상기 하나 이상의 플레인 중 싱글 레벨 셀 메모리 블록을 포함하는 각각의 제1 플레인을 제1 플레인 그룹으로 할당하고, 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 플레인이 아닌 각각의 제2 플레인을 제2 플레인 그룹으로 할당하는 주소 매핑 장치; 및 상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하고 상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 메모리 인터페이스 장치를 포함한다.

Description

컨트롤러 및 컨트롤러의 동작방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 메모리 장치를 제어하는 컨트롤러에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 터보 라이트 요청과 노멀 라이트 요청이 섞여서 수신되는 경우라도 터보 라이트 요청의 성능을 보장할 수 있는 컨트롤러 및 그의 동작 방법을 제공하고자 한다.
본 발명의 일 실시예에 따르면, 복수의 메모리 블록으로 각각 구성된 하나 이상의 플레인을 포함하는 메모리 칩들을 제어하는 컨트롤러는, 호스트의 요청을 전달 받고 상기 호스트의 요청을 분석하는 호스트 인터페이스 장치; 및 상기 호스트의 요청 분석 결과, 수행되어야 할 터보 라이트 요청 및 노멀 라이트 요청이 있는 경우, 상기 터보 라이트 요청에 대응하기 위해 상기 메모리 칩들 각각의 상기 하나 이상의 플레인 중 싱글 레벨 셀 메모리 블록을 포함하는 각각의 제1 플레인을 제1 플레인 그룹으로 할당하고, 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 플레인이 아닌 각각의 제2 플레인을 제2 플레인 그룹으로 할당하는 주소 매핑 장치; 및 상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하고 상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 메모리 인터페이스 장치를 포함한다.
본 발명의 일 실시예에 따르면, 복수의 메모리 블록으로 각각 구성된 하나 이상의 플레인을 포함하는 복수의 메모리 칩들을 제어하는 컨트롤러의 동작 방법은, 호스트의 요청을 전달 받고 상기 호스트의 요청을 분석하는 단계; 상기 호스트의 요청 분석 결과 수행되어야 할 터보 라이트 요청 및 노멀 라이트 요청이 있는 경우, 상기 터보 라이트 요청에 대응하기 위해 상기 메모리 칩들 각각의 상기 하나 이상의 플레인 중 싱글 레벨 셀 메모리 블록을 포함하는 각각의 제1 플레인을 제1 플레인 그룹으로 할당하고, 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 플레인이 아닌 각각의 제2 플레인을 제2 플레인 그룹으로 할당하는 단계; 및 상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하고, 상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계를 포함한다.
본 발명은 터보 라이트 요청과 노멀 라이트 요청이 섞여서 수신되는 경우라도 터보 라이트 요청의 성능을 보장할 수 있는 컨트롤러 및 그의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템의 일 예를 도시한 도면이다.
도 3은 메모리 장치에 포함된 메모리 셀 어레이 회로를 도시한 도면이다.
도 4a 및 도 4b는 메모리 장치에 포함된 메모리 셀들의 문턱 전압 분포를 예시하는 도면이다.
도 5는 메모리 시스템의 터보 라이트 동작을 설명하기 위한 도면이다.
도 6은 메모리 시스템의 슈퍼 블록을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 나타내는 도면이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예컨대, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예컨대, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예컨대, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
메모리 장치(150)는 플래시 메모리 장치일 수 있다. 플래시 메모리는 메모리 셀 트랜지스터들로 구성된 메모리 셀 어레이에 데이터를 저장할 수 있다. 플래시 메모리는 메모리 칩, 플레인, 블록 및 페이지 계층 구조를 가질 수 있다. 메모리 칩 하나는 한 번에 하나의 커맨드를 수신할 수 있다. 플래시 메모리는 복수의 메모리 칩들을 포함할 수 있다. 한 메모리 칩은 복수의 플레인들을 포함할 수 있으며, 상기 복수의 플레인들은 상기 메모리 칩이 수신한 커맨드들을 병렬로 처리할 수 있다. 각 플레인은 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록은 이레이즈 동작의 최소 단위일 수 있다. 한 메모리 블록은 복수의 페이지들을 포함할 수 있다. 페이지는 라이트 동작의 최소 단위일 수 있다. 도 1은 네 개의 메모리 칩들(CHIP1 내지 CHIP4)을 포함하는 메모리 장치(150)를 예시한다.
메모리 장치(150)는 하나의 메모리 셀에 한 비트의 데이터를 저장할 수 있는 SLC(Single Level Cell) 메모리 블록 및 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 MLC(Multi Level Cell) 메모리 블록을 포함할 수 있다. 예를 들어, MLC 메모리 블록은 TLC(Triple Level Cell) 메모리 블록 및 QLC(Quadruple Level Cell) 메모리 블록을 포함할 수 있다. MLC 메모리 블록은 SLC 메모리 블록에 비해 단위면적당 많은 데이터를 저장할 수 있다. 반면에, MLC 메모리 블록은 SLC 메모리 블록에 비해 정교한 프로그램 및 리드 동작이 요구되므로 액세스 시간이 오래 걸리고 신뢰성이 떨어질 수 있다.
메모리 시스템(110)은 MLC 메모리 블록을 포함하는 메모리 장치(150)에서 사용자에게 높은 액세스 성능을 제공하기 위해 터보 라이트(turbo write)를 지원할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 터보 라이트 요청과 함께 수신되는 라이트 데이터를 메모리 장치(150)의 SLC 메모리 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 유휴(idle) 시간에 상기 SLC 메모리 블록에 프로그램된 라이트 데이터를 MLC 메모리 블록에 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 메모리 시스템(110)은 터보 라이트를 지원함으로써 MLC 메모리 블록에 대용량 데이터를 저장하면서 사용자에게는 SLC 메모리 블록에 데이터를 저장하는 것과 같은 성능을 제공할 수 있다.
한편, 복수의 메모리 칩들은 각각 병렬로 동작할 수 있다. 컨트롤러(130)는 인터리빙(interleaving) 스킴으로 각 메모리 칩들로 커맨드를 나누어 제공할 수 있다. 메모리 장치(150)의 각 메모리 칩들은 상기 커맨드에 응하여 동시에 리드, 프로그램 또는 이레이즈와 같은 동작을 수행할 수 있다. 컨트롤러(130)는 데이터가 병렬로 프로그램될 수 있는 메모리 블록들을 논리적으로 묶어서 슈퍼 블록을 구성할 수 있다. 도 1은 제1 내지 제4 메모리 칩들(CHIP1 내지 CHIP4)의 메모리 블록들을 묶어서 제1 슈퍼 블록(152)을 구성하는 경우를 예시한다.
컨트롤러(130)는 요청 큐(202) 및 주소 매핑부(204)를 포함할 수 있다. 요청 큐(202)는 컨트롤러(130)로 수신되는 요청들을 순차적으로 큐잉할 수 있다. 상기 요청들은 논리 주소(logical address)를 포함할 수 있다. 도 1은 요청 큐(202)에 제1 노멀 라이트 요청(N1), 제2 노멀 라이트 요청(N2), 제3 터보 라이트 요청(T3), 제4 노멀 라이트 요청(N4) 및 제5 터보 라이트 요청(T5)이 순서대로 큐잉된 경우를 예시한다.
주소 매핑부(204)는 요청 큐(202)에 큐잉된 요청에 대응하는 논리 주소와 메모리 장치(150)의 물리 주소를 매핑할 수 있다. 일 예로, 주소 매핑부(204)는 라이트 요청과 함께 수신되는 라이트 데이터가 제1 슈퍼 블록(152)에 인터리빙 스킴으로 프로그램되도록 상기 라이트 요청에 대응하는 논리 주소들을 제1 내지 제4 메모리 칩들(CHIP1 내지 CHIP4)각각의 물리 주소로 나누어 매핑할 수 있다.
주소 매핑부(204)는 요청 큐(202)에 라이트 요청이 큐잉된 순서대로 요청들의 논리 주소를 물리 주소로 변환하고, 상기 물리 주소에 따라 커맨드들을 스케줄링할 수 있다. 예를 들어, 주소 매핑부(204)는 제1 및 제2 노멀 라이트 요청(N1 및 N2)에 대응하는 프로그램 커맨드를 스케줄링한 후 제3 터보 라이트 요청(T3)에 대응하는 프로그램 커맨드를 스케줄링할 수 있다.
컨트롤러(130)가 메모리 장치(150)의 모든 플레인들로부터 메모리 블록들을 하나씩 할당하여 슈퍼 블록을 구성하는 경우, 컨트롤러(130)는 제1, 제2 노멀 라이트 요청(N1 및 N2) 및 터보 라이트 요청(T3)에 대응하는 프로그램 커맨드들을 모든 플레인들로 제공할 수 있다. 하나의 플레인은 동시에 하나의 동작만을 수행할 수 있기 때문에 메모리 장치(150)는 제1 및 제2 노멀 라이트 요청(N1 및 N2)이 완료된 후 제3 터보 라이트 요청(T3)에 대응하는 프로그램 동작을 수행할 수 있다.
호스트(102)는 높은 라이트 성능을 기대하며 컨트롤러(130)로 터보 라이트 요청을 제공할 수 있다. 터보 라이트 요청이 수행되기 전에 낮은 성능의 노멀 라이트 요청이 먼저 완료되어야 한다면 메모리 시스템(110)은 사용자가 기대하는 라이트 성능을 제공하기 어려울 수 있다.
노멀 라이트 요청과 터보 라이트 요청이 섞여서 수신되는 경우, 높은 라이트 성능을 제공하기 위해 컨트롤러(130)가 모든 라이트 요청에 대해 SLC 모드로 데이터를 프로그램하도록 메모리 장치(150)를 제어하는 방법이 고려될 수 있다. 그러나, 모든 라이트 요청에 대해 SLC 모드로 데이터를 프로그램하면 메모리 장치(150)의 메모리 공간이 낭비될 수 있으며, 메모리 블록들의 수명이 빠르게 감소할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)가 터보 라이트 요청을 수신하면 요청 큐(202)에 터보 라이트 요청을 큐잉하고, 터보 라이트 요청과 노멀 라이트 요청이 서로 다른 플레인에서 수행되도록 프로그램 커맨드를 스케줄링할 수 있다. 도 1은 컨트롤러(130)가 제1 내지 제2 메모리 칩들(CHIP1 내지 CHIP2)의 메모리 블록들로 구성한 제2 슈퍼 블록(154) 및 제3 내지 제4 메모리 칩들(CHIP3 내지 CHIP4)의 메모리 블록들로 구성한 제3 슈퍼 블록(156)을 예시한다. 구현에 따라, 제1 슈퍼 블록(152) 및 제3 슈퍼 블록(156)은 MLC 메모리 블록으로 구성될 수 있으며, 제2 슈퍼 블록(154)은 SLC 메모리 블록으로 구성될 수 있다.
주소 매핑부(204)는 터보 라이트 요청과 노멀 라이트 요청을 모두 수행해야 하는 경우, 상기 터보 라이트 요청에 대응하는 프로그램 동작을 수행하기 위해 제2 슈퍼 블록(154)을 할당하고, 노멀 라이트 요청에 대응하는 프로그램 동작을 수행하기 위해 제3 슈퍼 블록(156)을 할당할 수 있다. 터보 라이트 요청과 노멀 라이트 요청을 모두 수행해야 하는 경우는 요청 큐(202)에 상기 터보 라이트 요청 및 노멀 라이트 요청이 모두 큐잉된 경우를 포함할 수 있다.
주소 매핑부(204)는 요청 큐(202)에 터보 라이트 요청이 큐잉되지 않은 경우, 노멀 라이트 요청에 대응하는 프로그램 동작을 수행하기 위해 제1 슈퍼 블록(152)을 할당할 수 있다.
도 1의 예에서, 터보 라이트 요청에 대응하는 프로그램 동작은 제1 내지 제 2 메모리 칩들(CHIP1 및 CHIP2)에 포함된 플레인들에서 수행될 수 있다. 그리고 터보 라이트 요청이 요청 큐(202)에 큐잉되었을 때 노멀 라이트 요청에 대응하는 프로그램 동작은 제3 및 제4 메모리 칩들(CHIP3 및 CHIP4)에 포함된 플레인에서 수행될 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치(150)는 노멀 라이트 요청과 터보 라이트 요청이 섞여서 수신되는 경우 두 요청을 병렬로 처리함으로써, 터보 라이트 요청의 성능이 노멀 라이트 요청에 의해 저하되지 않도록 할 수 있다. 주소 매핑부(204)는 요청 큐(202)에 터보 라이트 요청이 큐잉된 경우, 먼저 큐잉된 노멀 라이트 요청이 완료되기를 기다리지 않고 상기 터보 라이트 요청에 대응하는 프로그램 동작을 수행하도록 프로그램 커맨드를 스케줄링할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템(110)의 일 예를 도시한 도면이다. 도 2의 메모리 시스템(110)의 컨트롤러(130) 및 메모리 장치(150)는 도 1을 참조하여 설명된 컨트롤러(130) 및 메모리 장치(150)와 대응한다.
컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 메모리 인터페이스(136) 및 메모리(138)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
호스트 인터페이스(132)는 호스트(102)로부터 요청을 수신하고, 상기 호스트(102)의 요청을 분석할 수 있다. 예를 들어, 호스트 인터페이스(132)는 상기 호스트의 요청이 리드 요청인지 라이트 요청인지 분석할 수 있다. 호스트 인터페이스(132)는 상기 호스트의 요청이 라이트 요청인 경우 노멀 라이트 요청인지 터보 라이트 요청인지 분석할 수 있다. 호스트 인터페이스(132)는 분석된 요청을 요청 큐(202)에 큐잉할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
예를 들어, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 호스트(102)가 요청한 동작을 수행할 수 있다. 프로세서(134)는 호스트(102)로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다. 예를 들어, 호스트(102)로부터 수신된 요청은 리드 요청 및 라이트 요청을 포함할 수 있다. 상기 라이트 요청은 노멀 라이트 요청 및 터보 라이트 요청 중 하나일 수 있다.
프로세서(134)는 주소 매핑부(204)를 포함할 수 있다. 주소 매핑부(204)는 논리 주소를 포함하는 요청을 물리 주소를 포함하는 커맨드로 변환할 수 있다. 주소 매핑부(204)는 컨트롤러(130)에 저장된 매핑 테이블(미도시)을 참조하여 물리 주소를 상기 커맨드에 할당할 수 있다. 주소 매핑부(204)는 상기 논리 주소와 상기 물리 주소 간 매핑 정보를 상기 매핑 테이블에 업데이트할 수 있다.
주소 매핑부(204)는 메모리 장치(150)가 인터리빙 스킴으로 동작하도록 요청에 대응하는 복수의 커맨드들을 스케줄링할 수 있다. 예를 들어, 주소 매핑부(204)는 복수의 플레인들에서 상기 복수의 커맨드들에 대응하는 동작이 수행될 수 있도록 상기 복수의 플레인들의 물리 주소를 상기 복수의 커맨드들 각각에 할당할 수 있다.
일 실시예에서, 주소 매핑부(204)는 터보 라이트 요청에 대응하는 프로그램 커맨드에 SLC 메모리 블록의 물리 주소를 할당하고, SLC 모드로 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 일 실시예에서, 주소 매핑부(204)는 터보 라이트 요청에 대응하는 프로그램 커맨드에 MLC 메모리 블록의 물리 주소를 할당하되, 상기 프로그램 커맨드에 응하여 SLC 모드로 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다.
구현에 따라, 주소 매핑부(204)는 플래시 변환 계층에 포함되어, 프로세서(134)에서 구동될 수 있다.
컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다. 그리고, 프로세서(134)는 백그라운드 동작으로서 상기 터보 라이트 요청에 대응하는 프로그램 커맨드에 의하여 저장된 데이터를 멀티 레벨 셀 모드로 프로그램하도록 메모리 장치(150)를 제어하는 동작을 수행할 수 있다.
메모리 인터페이스(136)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(136)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(136)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스 유닛(136)은 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리(138)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(138)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다. 일 예로, 메모리(138)는 매핑 테이블을 저장할 수 있다.
메모리(138)는 휘발성 메모리로 구현될 수 있다. 예컨대, 메모리(138)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(138)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(138)를 예시한다. 일 실시예에서, 메모리(138)는 메모리(138)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
메모리(138)는 호스트(102)와 메모리 장치(150) 간의 라이트, 리드 등의 동작을 수행하기 위한 데이터를 저장하기 위해 버퍼(buffer), 캐시(cache), 큐(queue) 등을 포함할 수 있다. 메모리(138)는 요청 큐(202)를 포함할 수 있다. 요청 큐(202)는 호스트(102)로부터 수신되는 요청을 큐잉할 수 있다. 호스트(102)가 컨트롤러(130)로 제공하는 요청에 따라 요청 큐(202)에 노멀 라이트 요청 및 터보 라이트 요청이 혼재할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전력이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
실시예에 따라, 메모리 장치(150)는 플래시 메모리, 예컨대 NAND 플래시 메모리와 같은 비휘발성 메모리일 수 있다. 그러나, 메모리 장치(150)는 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다. 메모리 장치(150)는 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀 메모리 블록을 포함하는 복수의 메모리 블록들을 포함할 수 있다. 멀티 레벨 셀 모드로 프로그램된 멀티 레벨 셀은 두 비트 이상의 데이터를 저장할 수 있다. 싱글 레벨 셀 모드로 프로그램된 멀티 레벨 셀은 한 비트의 데이터를 저장할 수 있다.
메모리 장치(150)는 복수의 메모리 칩들(CHIP1 내지 CHIP4)을 포함할 수 있다. 도 2의 예에서, 복수의 메모리 칩들(CHIP1 내지 CHIP4)은 하나의 채널(CH)을 통해 컨트롤러(130)와 연결될 수 있다. 메모리 장치(150)에 포함되는 채널의 개수 및 각 채널에 연결되는 메모리 칩의 개수는 도 2의 예로 제한되지 않는다.
컨트롤러(130)는 하나의 채널로 동시에 하나의 커맨드만을 제공할 수 있다. 그러나 커맨드를 수신한 복수의 메모리 칩들(CHIP1 내지 CHIP4)은 동시에 동작할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 성능을 향상시키기 위해 복수의 메모리 칩들(CHIP1 내지 CHIP4)이 병렬로 동작하도록 제어할 수 있다. 예를 들어, 주소 매핑부(204)는 라이트 요청에 대응하는 연속하는 논리 주소들을 복수의 메모리 칩들(CHIP1 내지 CHIP4)의 물리 주소들로 나누어 매핑할 수 있다. 주소 매핑부(204)는 채널을 통해 복수의 메모리 칩들(CHIP1 내지 CHIP4)에 대한 프로그램 커맨드들을 제공할 수 있다.
도 3은 메모리 장치(150)에 포함된 메모리 셀 어레이 회로를 도시한 도면이다.
도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 메모리 블록(330)은 복수의 비트라인들(BL0 내지 BLm-1)과 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은 적어도 하나의 드레인 선택 트랜지스터(DST)와 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 드레인 선택 트랜지스터(DST) 및 소스 선택 트랜지스터(SST) 사이에 복수 개의 메모리 셀들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀들(MC0 to MCn-1)은 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구현될 수 있다. 각각의 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다. 예컨대, 도 3에 도시된 바와 같이 제1 셀 스트링은 제1 비트라인(BL0)과 연결되고, 마지막 셀 스트링은 마지막 비트라인(BLm-1)과 연결될 수 있다. 참고로, 도 3에서 'DSL'은 드레인 선택 라인, 'SSL'은 소스 선택 라인, 'CSL'은 공통 소스 라인을 나타낸다.
도 3은 NAND 플래시 메모리 셀들을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 상기 메모리 셀들은 NOR 플래시 메모리 셀 또는 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리 셀들일 수 있다. 또한, 메모리 장치(150)는 전하 저장층으로서 전도성 플로팅 게이트를 포함하는 플래시 메모리 장치 또는 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(CTF, Charge Trap Flash) 메모리 장치일 수도 있다.
메모리 장치(150)는 동작 모드에 따라 워드라인들로 공급하기 위한 프로그램 전압, 리드 전압, 패스 전압 워드라인 전압들을 제공하는 전압 공급부(130)를 더 포함할 수 있다. 전압 공급부(130)의 전압 생성 동작은 제어회로(미도시)에 의해 제어될 수 있다. 상기 제어회로의 제어 하에, 전압 공급부(310)는 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택할 수 있고, 상기 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 상기 워드라인 전압을 선택 워드라인으로 제공하고, 필요에 따라 비선택 워드라인으로 제공할 수 있다.
메모리 장치(150)는 제어회로에 의해 제어되는 리드/라이트 회로(320)를 포함할 수 있다. 검증/정상 리드 동작 중에, 리드/라이트 회로(320)는 메모리 셀 어레이로부터 데이터를 리드하기 위해 감지 증폭기로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 상기 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 버퍼(미도시)로부터 상기 메모리 셀 어레이에 저장될 데이터를 수신하고, 상기 수신된 데이터에 따라 비트라인들을 구동할 수 있다. 리드/라이트 회로(320)는 각각이 열(column)들(또는 비트라인들) 또는 열쌍(column pair)들(또는 비트라인 쌍들)과 대응하는 복수의 페이지 버퍼들(322 내지 326)을 포함할 수 있으며, 각각의 페이지 버퍼들(322 내지 326)은 복수의 래치들(미도시)을 포함할 수 있다.
도 4a 및 도 4b는 메모리 장치(150)에 포함된 메모리 셀들의 문턱 전압 분포를 예시하는 도면이다.
도 4a는 SLC 모드로 프로그램된 메모리 셀들의 문턱 전압 분포를 나타내는 그래프이다.
도 4a의 그래프의 가로축은 문턱 전압을 나타내고, 세로 축은 해당 문턱 전압을 갖는 메모리 셀들의 수를 나타낸다.
도 4a를 참조하면, 메모리 셀들은 문턱 전압 분포에 따라 두 개의 상태 중 어느 하나를 갖도록 싱글 레벨 셀 모드로 프로그램될 수 있다. 도 4a에 실선으로 도시된 문턱 전압 분포는 메모리 셀들이 이상적으로 프로그램된 경우의 문턱 전압 분포를 나타낸다.
도 4b는 TLC 모드로 프로그램된 메모리 셀들의 문턱 전압 분포를 나타내는 그래프이다.
도 4b의 그래프의 가로축은 문턱 전압을 나타내고, 세로 축은 해당 문턱 전압을 갖는 메모리 셀들의 수를 나타낸다.
도 4b를 참조하면, 메모리 셀들은 문턱 전압 분포에 따라 여덟 개의 상태 중 어느 하나의 상태를 가질 수 있다. 도 4b에 실선으로 도시된 문턱 전압 분포는 메모리 셀들이 이상적으로 프로그램된 경우의 문턱 전압 분포를 나타낸다.
메모리 장치(150)는 메모리 셀을 TLC 모드로 프로그램하는 경우 여덟 개의 문턱 전압 상태가 모두 구분될 수 있도록 프로그램하기 위해 다수의 프로그램 전압을 인가해야 하므로 프로그램 동작에 긴 시간이 소요될 수 있다.
메모리 셀을 MLC 모드로 프로그램하는 경우, SLC 모드로 프로그램하는 경우에 비해 메모리 칩의 동일 면적당 저장 용량이 클 수 있다. 그러나 프로그램 동작에 소요되는 시간은 MLC 모드로 프로그램하는 경우가 SLC 모드로 프로그램하는 경우보다 길 수 있다.
메모리 시스템(110)은 메모리 장치(150)에 대용량 데이터를 저장하면서도 SLC 모드와 같은 성능을 제공하기 위해 터보 라이트를 지원할 수 있다.
도 5는 메모리 시스템(110)의 터보 라이트 동작을 설명하기 위한 도면이다.
도 5에 도시된 호스트(102), 컨트롤러(130) 및 메모리 장치(150)는 도 1을 참조하여 설명된 호스트(102), 컨트롤러(130) 및 메모리 장치(150)와 대응한다.
호스트(102)는 메모리 시스템(110)에 고속으로 데이터를 저장하기 위해 컨트롤러(130)로 터보 라이트 요청 및 라이트 데이터를 제공할 수 있다.
컨트롤러(130)는 호스트(102)로부터의 터보 라이트 요청을 요청 큐(202)에 큐잉할 수 있다. 컨트롤러(130)는 주소 매핑부(204)를 사용하여 메모리 장치(150)가 상기 라이트 데이터를 싱글 레벨 셀 모드로 프로그램하도록 프로그램 커맨드를 스케줄링하여 메모리 장치(150)로 제공할 수 있다.
메모리 장치(150)는 상기 컨트롤러(130)의 프로그램 커맨드에 응하여 SLC 모드로 상기 라이트 데이터를 프로그램할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 프로그램 동작이 완료되면 호스트(102)로 응답을 제공할 수 있다. 호스트(102)가 컨트롤러(130)로 터보 라이트 요청을 제공하는 경우 SLC 모드에 따른 프로그램 시간이 경과하면 컨트롤러(130)로부터 응답을 받을 수 있다.
컨트롤러(130)는 주소 매핑부(204)를 사용하여 메모리 장치(150)의 유휴 시간에 상기 SLC 모드로 프로그램된 라이트 데이터를 복사하여 MLC 모드로 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 메모리 장치(150)가 상기 라이트 데이터를 MLC 모드로 프로그램하면 상기 SLC 모드로 프로그램된 라이트 데이터는 무효 데이터로 변경될 수 있다. SLC 모드로 프로그램된 라이트 데이터가 MLC 모드로 옮겨 저장됨으로써 라이트 데이터가 메모리 장치(150)에서 차지하는 용량이 줄어들 수 있다.
메모리 시스템(110)은 액세스 성능을 극대화하기 위해 복수의 플레인들로부터 할당된 메모리 블록들로 슈퍼 블록을 구성하고, 프로그램 커맨드를 복수의 플레인들에 나누어 제공할 수 있다. 프로그램 커맨드를 수신한 플레인들 각각은 동시에 프로그램 동작을 수행할 수 있다.
도 6은 메모리 시스템(110)의 슈퍼 블록을 설명하기 위한 도면이다.
도 6은 메모리 장치(150)에 포함된 복수의 메모리 칩들(CHIP1 내지 CHIP4)을 예시한다. 각각의 메모리 칩은 하나 이상의 플레인을 포함할 수 있다. 도 6의 예에서 복수의 메모리 칩들(CHIP1 내지 CHIP4) 각각은 두 개의 플레인들을 포함할 수 있다. 즉, 도 6의 메모리 장치(150)는 여덟 개의 플레인들(PLANE1 내지 PLANE8)을 포함할 수 있다. 복수의 플레인들(PLANE1 내지 PLANE8)은 각각 복수의 메모리 블록들을 포함할 수 있다. 일 실시예에서, 복수의 플레인들(PLANE1 내지 PLANE8)은 각각 SLC 메모리 블록 및 MLC 메모리 블록을 포함할 수 있다. 일 실시예에서, 복수의 플레인들(PLANE1 내지 PLANE8)은 각각 MLC 메모리 블록을 포함할 수 있으며, MLC 메모리 블록은 선택적으로 SLC 모드 또는 MLC 모드로 프로그램될 수 있다.
하나의 플레인은 동시에 하나의 동작만을 수행할 수 있다. 그러나 복수의 플레인들(PLANE1 내지 PLANE8)은 서로 병렬로 동작할 수 있다. 컨트롤러(130)는 메모리 시스템(110)의 액세스 성능을 향상시키기 위해 서로 병렬로 동작할 수 있는 메모리 블록들을 논리적으로 연결하여 하나의 슈퍼 블록을 구성할 수 있다.
도 6의 예에서, 컨트롤러(130)는 복수의 플레인들(PLANE1 내지 PLANE8) 각각에 포함된 메모리 블록들 중 제11, 제21, 제31 제41, 제51, 제61, 제71 및 제81 블록(BLOCK11, BLOCK21, BLOCK31, BLOCK41, BLOCK51, BLOCK61, BLOCK71, BLOCK81)으로 슈퍼 블록을 구성할 수 있다. 메모리 장치(150)에 포함된 모든 플레인들로부터 메모리 블록을 할당하여 구성한 슈퍼 블록은 풀 슈퍼 블록(full superblock; FSB)으로 지칭된다.
메모리 시스템(110)이 슈퍼 블록들을 일률적으로 풀 슈퍼 블록(FSB)들로만 구성하는 경우, 호스트(102)로부터 노멀 라이트 요청과 터보 라이트 요청이 섞여서 수신될 때 터보 라이트 요청의 성능을 충분히 발휘할 수 없다.
메모리 장치(150)의 각 플레인은 동시에 하나의 동작만을 수행할 수 있다. 메모리 시스템(110)이 슈퍼 블록들을 풀 슈퍼 블록(FSB)들로 구성하는 경우, 주소 매핑부(204)는 라이트 요청의 종류에 무관하게 프로그램 동작이 모든 플레인에서 동시에 수행되도록 프로그램 커맨드를 스케줄링할 수 있다. 메모리 시스템(110)의 요청 큐(202)에 노멀 라이트 요청들이 먼저 큐잉되고 터보 라이트 요청이 나중에 큐잉된 경우, 메모리 장치(150)의 각 플레인은 상기 노멀 라이트 요청들에 대응하는 동작을 먼저 완료한 이후에 상기 터보 라이트 요청에 대응하는 동작을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 주소 매핑부(204)는 호스트(102)로부터 노멀 라이트 요청과 터보 라이트 요청이 섞여서 수신되는 경우 노멀 라이트 요청과 터보 라이트 요청에 대응하는 동작이 서로 별개의 플레인에서 수행되도록 프로그램 커맨드를 스케줄링할 수 있다.
예를 들어, 컨트롤러(130)는 제1 내지 제4 플레인들(PLANE1 내지 PLANE4)로부터 할당된 메모리 블록들을 논리적으로 연결하여 터보 슈퍼 블록(turbo superblock; TSB)을 구성할 수 있다. 주소 매핑부(204)는 상기 터보 슈퍼 블록(TSB)을 구성하는 메모리 블록들에 SLC 모드로 프로그램 동작이 수행되도록 메모리 장치(150)를 제어할 수 있다. 구현에 따라, 상기 터보 슈퍼 블록들을 구성하는 메모리 블록들은 SLC 메모리 블록일 수 있다.
컨트롤러(130)는 제1 내지 제4 플레인들(PLANE1 내지 PLANE4)과 독립적으로 동작할 수 있는 제5 내지 제8 플레인들(PLANE5 내지 PLANE8)로부터 할당된 메모리 블록들을 논리적으로 연결하여 논-터보 슈퍼 블록(non-turbo superblock; NTSB)을 구성할 수 있다. 주소 매핑부(204)는 상기 논-터보 슈퍼 블록(NTSB)을 구성하는 메모리 블록들에 MLC 모드로 프로그램 동작이 수행되도록 메모리 장치(150)를 제어할 수 있다. 그러나 본 발명은 이에 제한되지 않으며, 주소 매핑부(204)는 노멀 라이트 요청과 함께 제공되는 라이트 데이터의 속성에 따라 논-터보 슈퍼 블록(NTSB)의 셀 모드를 달리 할 수 있다.
도 6은 제15, 제25, 제35, 제45 블록(BLOCK15, BLOCK25, BLOCK35, BLOCK45)으로 구성된 터보 슈퍼 블록(TSB) 및 제54, 제64, 제74, 제84 블록(BLOCK54, BLOCK64, BLOCK74, BLOCK84)으로 구성된 논-터보 슈퍼 블록(NTSB)을 예시한다.
주소 매핑부(204)는 터보 라이트 요청에 대응하는 라이트 데이터를 터보 슈퍼 블록(TSB)에 저장하도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 터보 라이트 요청과 섞여서 노멀 라이트 요청이 수신될 때, 노멀 라이트 요청에 대응하는 라이트 데이터를 논-터보 슈퍼 블록(NTSB)에 저장하도록 프로그램 커맨드를 스케줄링할 수 있다.
주소 매핑부(204)는 터보 슈퍼 블록(TSB)과 논-터보 슈퍼 블록(NTSB)을 사용함으로써 터보 라이트 요청에 대응하는 동작과 노멀 라이트 요청에 대응하는 동작이 서로 다른 플레인에서 수행되도록 프로그램 커맨드를 스케줄링할 수 있다.
일 실시예에서, 주소 매핑부(204)는 호스트(102)로부터 노멀 라이트 요청만이 수신되는 경우 노멀 라이트 요청에 대응하는 라이트 데이터를 풀 슈퍼 블록(FSB)에 저장하도록 프로그램 커맨드를 스케줄링할 수 있다. 일 실시예에서, 주소 매핑부(204)는 상기 라이트 데이터가 풀 슈퍼 블록(FSB)에 MLC 모드로 프로그램되도록 메모리 장치(150)를 제어할 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 주소 매핑부(204)는 상기 라이트 데이터의 속성에 따라 풀 슈퍼 블록(FSB)의 셀 모드를 달리 할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 나타내는 도면이다.
주소 매핑부(204)는 요청 큐(202)에서 라이트 요청에 대응하는 커맨드를 스케줄링하고자 할 때마다 단계 S702를 수행할 수 있다.
단계 S702에서, 주소 매핑부(204)는 요청 큐(202)에 큐잉된 라이트 요청들이 모두 노멀 라이트 요청인지 판단할 수 있다.
일 실시예에서, 주소 매핑부(204)는 상기 수신한 라이트 요청에 포함된 플래그 정보에 기초하여 상기 라이트 요청이 터보 라이트 요청인지 판단할 수 있다. 호스트(102)는 컨트롤러(130)로 터보 라이트 요청을 제공하는지 노멀 라이트 요청을 제공하는지에 따라 상기 플래그 정보는 호스트(102)가 제공하는 라이트 요청이 터보 라이트 요청인지 노멀 라이트 요청인지를 나타낼 수 있다.
요청 큐(202)에 큐잉된 라이트 요청들이 모두 노멀 라이트 요청인 경우(단계 S702에서, "YES"), 단계 S704에서 주소 매핑부(204)는 노멀 라이트 요청에 대응하는 라이트 데이터가 풀 슈퍼 블록(FSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 메모리 인터페이스(136)는 상기 프로그램 커맨드에 응하여 메모리 장치(150)를 제어할 수 있다.
요청 큐(202)에 큐잉된 라이트 요청들 중 터보 라이트 요청이 하나라도 있는 경우(단계 S702에서, "NO"), 단계 S706에서 주소 매핑부(204)는 노멀 라이트 요청과 터보 라이트 요청에 대응하는 프로그램 동작이 서로 다른 플레인에서 수행되도록 프로그램 커맨드를 스케줄링할 수 있다. 메모리 인터페이스(136)는 상기 프로그램 커맨드에 응하여 메모리 장치(150)를 제어할 수 있다.
일 예로, 주소 매핑부(204)는 요청 큐(202)에서 가장 먼저 큐잉된 요청이 노멀 라이트 요청인 경우, 해당 요청에 대응하는 라이트 데이터가 논-터보 슈퍼 블록(NTSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 상기 노멀 라이트 요청이 완료되기를 기다리지 않고 나중에 큐잉된 터보 라이트 요청에 대응하는 라이트 데이터가 터보 슈퍼 블록(TSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다.
주소 매핑부(204)는 요청 큐(202)에 터보 라이트 요청이 하나라도 큐잉된 경우, 요청 큐(202)에 큐잉된 노멀 라이트 요청과 터보 라이트 요청에 대응하는 프로그램 동작이 서로 다른 플레인에서 수행되도록 인터리빙 스킴으로 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 요청 큐(202)에 터보 라이트 요청이 큐잉된 경우 해당 터보 라이트 요청에 대한 응답을 호스트(102)로 빠르게 제공할 수 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 설명하기 위한 도면이다.
도 8a 내지 도 8c에 도시된 컨트롤러(130) 및 메모리 장치(150)는 도 1을 참조하여 설명된 컨트롤러(130) 및 메모리 장치(150)와 대응한다. 도 8a 내지 도 8c는 컨트롤러(130)에 포함된 요청 큐(202) 및 메모리 장치(150)의 오픈 메모리 블록들을 도시하며, 컨트롤러(130) 및 메모리 장치(150)에 포함될 수 있는 다른 구성요소는 생략되었다. 메모리 장치(150)는 오픈 메모리 블록으로서 풀 슈퍼 블록(FSB), 터보 슈퍼 블록(TSB) 및 논-터보 슈퍼 블록(NTSB)을 포함할 수 있다.
터보 슈퍼 블록(TSB)은 메모리 장치(150)의 플레인들 중 제1 플레인 그룹의 모든 플레인들로부터 할당된 메모리 블록들로 구성될 수 있다. 구현에 따라, 제1 플레인 그룹은 SLC 메모리 블록을 포함할 수 있다. 논-터보 슈퍼 블록(NTSB)은 메모리 장치(150)의 플레인들 중 제2 플레인 그룹의 모든 플레인들로부터 할당된 메모리 블록들로 구성될 수 있다. 상기 제2 플레인 그룹은 상기 제1 플레인 그룹에 속하지 않는 플레인들의 그룹이다. 풀 슈퍼 블록(FSB)은 메모리 장치(150)의 제3 플레인 그룹으로부터 할당된 메모리 블록들로 구성될 수 있다. 제3 플레인 그룹은 메모리 장치(150)에 포함된 모든 플레인들로 구성될 수 있다.
도 8a의 예에서, 호스트(102)로부터 제1 내지 제5 노멀 라이트 요청들(N1 내지 N5)이 순차적으로 수신된 것으로 가정한다. 요청 큐(202)는 제1 내지 제5 노멀 라이트 요청들(N1 내지 N5)을 큐잉할 수 있다. 요청 큐(202)에 큐잉될 수 있는 리드 요청들은 생략되었다. 주소 매핑부(204)는 제1 노멀 라이트 요청(N1)에 대응하는 프로그램 커맨드를 스케줄링하기 위해, 요청 큐(202)에 큐잉된 모든 라이트 요청이 노멀 라이트 요청인지 판단할 수 있다.
도 8a을 참조하면, 요청 큐(202)에 큐잉된 모든 라이트 요청이 노멀 라이트 요청일 수 있다. 주소 매핑부(204)는 제1 노멀 라이트 요청(N1)에 대응하는 제1 라이트 데이터가 풀 슈퍼 블록(FSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 제1 라이트 데이터가 풀 슈퍼 블록(FSB)을 구성하는 메모리 블록들에 인터리빙 스킴으로 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 메모리 인터페이스(136)를 통해 메모리 장치(150)의 모든 메모리 칩들로 프로그램 커맨드를 나누어 제공할 수 있다.
도 8b의 예에서, 제1 노멀 라이트 요청(N1)의 수행이 완료되고 호스트(102)로부터 제6 터보 라이트 요청(T6)이 수신된 것으로 가정한다. 오픈 블록 상태인 풀 슈퍼 블록(FSB)에 제1 라이트 데이터(DATA_N1)가 저장될 수 있다. 요청 큐(202)는 제2 내지 제5 노멀 라이트 요청(N2 내지 N5) 및 제6 터보 라이트 요청(T6)을 큐잉할 수 있다.
주소 매핑부(204)는 제2 노멀 라이트 요청(N2)에 대응하는 프로그램 커맨드를 스케줄링하기 위해, 요청 큐(202)에 큐잉된 모든 라이트 요청이 노멀 라이트 요청인지 판단할 수 있다.
도 8b를 참조하면, 요청 큐(202)에 제6 터보 라이트 요청(T6)이 큐잉되어 있으므로, 요청 큐(202)에 큐잉된 모든 라이트 요청이 노멀 라이트 요청인 경우는 아니다. 주소 매핑부(204)는 제2 노멀 라이트 요청(N2)에 대응하는 제2 라이트 데이터가 논-터보 슈퍼 블록(NTSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 제2 라이트 데이터가 논-터보 슈퍼 블록(NTSB)을 구성하는 메모리 블록들에 인터리빙 스킴으로 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 상기 제2 플레인 그룹으로 상기 프로그램 커맨드를 제공할 수 있다.
주소 매핑부(204)는 메모리 장치(150)의 프로그램 성능을 극대화하기 위해 제6 터보 라이트 요청(T6)에 대응하는 제6 라이트 데이터가 터보 슈퍼 블록(TSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 제6 라이트 데이터가 터보 슈퍼 블록(TSB)을 구성하는 메모리 블록들에 인터리빙 스킴으로 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 SLC 모드로 제6 라이트 데이터를 프로그램하도록 상기 제1 플레인 그룹으로 프로그램 커맨드를 제공할 수 있다.
주소 매핑부(204)는 제2 라이트 데이터의 프로그램이 완료되기를 기다리지 않고, SLC 모드로 제6 라이트 데이터를 프로그램하도록 상기 제1 플레인 그룹으로 프로그램 커맨드를 제공할 수 있다. 메모리 장치(150)는 제2 라이트 데이터를 프로그램하는 것과 동시에 제6 라이트 데이터를 프로그램할 수 있다.
도 8c의 예에서, 제2 노멀 라이트 요청(N1) 및 도6 터보 라이트 요청(T6)의 수행이 완료되고 호스트(102)로부터 제7 터보 라이트 요청(T7) 및 제8 노멀 라이트 요청(T8)이 수신된 것으로 가정한다. 도 8c는 터보 슈퍼 블록(TSB)에 제6 라이트 데이터가 저장되고, 논-터보 슈퍼 블록(NTSB)에 제2 라이트 데이터가 저장된 상태를 예시한다.
주소 매핑부(204)가 제3 노멀 라이트 요청(N3)에 대응하는 프로그램 커맨드를 스케줄링하고자 할 때 요청 큐(202)는 노멀 라이트 요청 및 터보 라이트 요청을 모두 큐잉할 수 있다. 주소 매핑부(204)는 제3 노멀 라이트 요청(N3)에 대응하는 라이트 데이터가 논-터보 슈퍼 블록(NTSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다. 주소 매핑부(204)는 제7 터보 라이트 요청(T7)에 대응하는 제7 라이트 데이터가 터보 슈퍼 블록(TSB)에 저장되도록 프로그램 커맨드를 스케줄링할 수 있다.
메모리 장치(150)는 제1 플레인 그룹에서 수행되는 제6 라이트 데이터의 프로그램 동작이 완료되면, 제1 플레인 그룹에서 먼저 수행되어야 할 리드 요청이 없는 한 제7 라이트 데이터의 프로그램 동작을 수행할 수 있다. 그러나 메모리 장치(150)는 제7 터보 라이트 요청(T7)보다 먼저 큐잉된 제2 내지 제5 노멀 라이트 요청(T2 내지 T5)에 대응하는 프로그램 동작의 완료를 기다리지 않고 제7 라이트 데이터의 프로그램 동작을 수행할 수 있다.
한편, 호스트(102)는 어떤 논리 주소에 대한 요청에 대응하는 응답을 메모리 시스템(110)으로부터 수신하기 전까지는 해당 논리 주소에 대한 요청을 메모리 시스템(110)으로 다시 제공하지 않을 수 있다. 따라서 나중에 큐잉된 터보 라이트 요청이 먼저 큐잉된 노멀 라이트 요청보다 먼저 수행되더라도 메모리 시스템(110)이 논리 주소에 대응하여 잘못된 메모리 영역을 참조하는 일이 발생하지는 않을 것이다.
프로세서(134)는 유휴 시간에 터보 슈퍼 블록(TSB)에 저장된 제6 및 제7 라이트 데이터를 메모리(144)로 로드하고, 메모리 장치(150)에 MLC 모드로 프로그램할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 터보 라이트 요청과 노멀 라이트 요청이 별개의 플레인에서 수행되도록 프로그램 커맨드를 스케줄링할 수 있다. 메모리 시스템(110)은 터보 라이트 요청과 노멀 라이트 요청이 서로 다른 플레인에서 수행될 수 있도록 터보 슈퍼 블록(TSB)과 논-터보 슈퍼 블록(NTSB)을 구성할 수 있다.
터보 슈퍼 블록(TSB)은 제1 플레인 그룹의 메모리 블록들로 구성될 수 있다. 터보 슈퍼 블록(TSB)을 구성하는 메모리 블록들은 SLC 모드로 액세스될 수 있다. 논-터보 슈퍼 블록(NTSB)은 제2 플레인 그룹의 메모리 블록들로 구성될 수 있다. 논-터보 슈퍼 블록(TSB)을 구성하는 메모리 블록들은 MLC 모드로 액세스될 수 있으나, 본 발명은 이에 제한되지 않는다.
본 발명의 일 실시예에 따르면, 메모리 시스템(110)은 터보 라이트 요청과 노멀 라이트 요청이 섞여서 수신될 때 먼저 큐잉된 노멀 라이트 요청이 완료되기를 기다리지 않고 터보 라이트 요청을 완료할 수 있다. 메모리 시스템(110)은 터보 라이트 요청보다 먼저 수신된 노멀 라이트 요청의 처리 속도에 제한되지 않고 빠른 속도로 터보 라이트 요청을 완료할 수 있다. 따라서, 메모리 시스템(110)은 호스트(102)의 요구에 부응하여 터보 라이트 요청에 대한 빠른 응답을 제공할 수 있다.
본 발명의 일 실시예에 따르면, 수행되어야 할 터보 라이트 요청이 없을 때 메모리 시스템(110)은 노멀 라이트 요청이 최대 성능으로 수행되도록 풀 슈퍼 블록(FSB)을 구성할 수 있다. 풀 슈퍼 블록(FSB)은 제1 및 제2 플레인 그룹을 포함하는 제3 플레인 그룹의 메모리 블록들로 구성될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (20)

  1. 복수의 메모리 블록으로 각각 구성된 하나 이상의 플레인을 포함하는 메모리 칩들을 제어하는 컨트롤러에 있어서,
    호스트의 요청을 전달 받고 상기 호스트의 요청을 분석하는 호스트 인터페이스 장치; 및
    상기 호스트의 요청 분석 결과, 수행되어야 할 터보 라이트 요청 및 노멀 라이트 요청이 있는 경우, 상기 터보 라이트 요청에 대응하기 위해 상기 메모리 칩들 각각의 상기 하나 이상의 플레인 중 싱글 레벨 셀 메모리 블록을 포함하는 각각의 제1 플레인을 제1 플레인 그룹으로 할당하고, 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 플레인이 아닌 각각의 제2 플레인을 제2 플레인 그룹으로 할당하는 주소 매핑 장치; 및
    상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하고 상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 메모리 인터페이스 장치를 포함하는
    컨트롤러.
  2. 제1항에 있어서,
    상기 주소 매핑 장치는
    상기 호스트의 요청 분석 결과, 수행되어야 할 터보 라이트 요청이 없는 경우 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 및 제2 플레인을 제3 플레인 그룹으로 할당하고,
    상기 메모리 인터페이스 장치는
    상기 제3 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는
    컨트롤러.
  3. 제2항에 있어서,
    상기 터보 라이트 요청에 대응하는 동작은
    상기 제1 플레인 그룹이 싱글 레벨 셀 모드로 상기 터보 라이트 요청에 대응하는 데이터를 프로그램하는 동작을 포함하는
    컨트롤러.
  4. 제3항에 있어서,
    상기 터보 라이트 요청에 대응하는 동작은
    상기 각각의 제1 및 제2 플레인의 유휴(idle) 시간에 상기 메모리 칩들이 상기 싱글 레벨 셀 모드로 프로그램된 데이터를 멀티 레벨 셀 모드로 옮겨 프로그램하는 동작을 더 포함하는
    컨트롤러.
  5. 제2항에 있어서,
    상기 노멀 라이트 요청에 대응하는 동작은
    상기 제2 플레인 그룹이 멀티 레벨 셀 모드로 상기 노멀 라이트 요청에 대응하는 데이터를 프로그램하는 동작을 포함하는
    컨트롤러.
  6. 제2항에 있어서,
    상기 주소 매핑 장치는
    상기 각각의 제1 플레인으로부터 할당된 메모리 블록들로 터보 슈퍼 블록(turbo superblock)을 구성하고, 상기 터보 슈퍼 블록에 인터리빙 스킴으로 데이터가 저장되도록 상기 터보 라이트 요청에 대응하는 논리 주소와 상기 터보 슈퍼 블록의 물리 주소 간 매핑을 수행하는
    컨트롤러.
  7. 제2항에 있어서,
    상기 주소 매핑 장치는
    상기 각각의 제2 플레인으로부터 할당된 메모리 블록들로 논-터보 슈퍼 블록(non-turbo superblock)을 구성하고, 상기 논-터보 슈퍼 블록에 인터리빙 스킴으로 데이터가 저장되도록 상기 노멀 라이트 요청에 대응하는 논리 주소와 상기 논-터보 슈퍼 블록의 물리 주소 간 매핑을 수행하는
    컨트롤러.
  8. 제2항에 있어서,
    상기 메모리 인터페이스 장치는
    상기 각각의 제1 및 제2 플레인으로부터 할당된 메모리 블록들로 풀 슈퍼 블록(full superblock)을 구성하고, 상기 풀 슈퍼 블록에 인터리빙 스킴으로 데이터가 저장되도록 상기 노멀 라이트 요청에 대응하는 논리 주소와 상기 풀 슈퍼 블록의 물리 주소 간 매핑을 수행하는
    컨트롤러.
  9. 제8항에 있어서,
    상기 메모리 인터페이스 장치는
    상기 각각의 제1 및 제2 플레인이 병렬로 프로그램 동작을 수행하도록 상기 프로그램 커맨드를 스케줄링하는
    컨트롤러.
  10. 제2항에 있어서,
    상기 메모리 인터페이스 장치는
    상기 각각의 제1 및 제2 플레인이 상기 노멀 라이트 요청에 대응하는 프로그램 커맨드에 응하여 멀티 레벨 셀 모드로 프로그램 동작을 수행하도록 제어하는
    컨트롤러.
  11. 복수의 메모리 블록으로 각각 구성된 하나 이상의 플레인을 포함하는 복수의 메모리 칩들을 제어하는 컨트롤러의 동작 방법에 있어서,
    호스트의 요청을 전달 받고 상기 호스트의 요청을 분석하는 단계;
    상기 호스트의 요청 분석 결과 수행되어야 할 터보 라이트 요청 및 노멀 라이트 요청이 있는 경우, 상기 터보 라이트 요청에 대응하기 위해 상기 메모리 칩들 각각의 상기 하나 이상의 플레인 중 싱글 레벨 셀 메모리 블록을 포함하는 각각의 제1 플레인을 제1 플레인 그룹으로 할당하고, 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 플레인이 아닌 각각의 제2 플레인을 제2 플레인 그룹으로 할당하는 단계; 및
    상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하고, 상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 호스트의 요청 분석 결과, 수행되어야 할 터보 라이트 요청이 없는 경우 상기 노멀 라이트 요청에 대응하기 위해 상기 각각의 제1 및 제2 플레인을 제3 플레인 그룹으로 할당하는 단계; 및
    상기 제3 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계
    를 더 포함하는 동작 방법.
  13. 제12항에 있어서,
    상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 제1 플레인 그룹이 싱글 레벨 셀 모드로 상기 터보 라이트 요청에 대응하는 데이터를 프로그램하도록 제어하는 단계를 포함하는
    동작 방법.
  14. 제13항에 있어서,
    상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 각각의 제1 및 제2 플레인의 유휴 시간에 메모리 칩들이 상기 싱글 레벨 셀 모드로 프로그램된 데이터를 멀티 레벨 셀 모드로 옮겨 프로그램하도록 상기 메모리 칩들을 제어하는 단계
    를 더 포함하는 동작 방법.
  15. 제12항에 있어서,
    상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 제2 플레인 그룹이 멀티 레벨 셀 모드로 상기 노멀 라이트 요청에 대응하는 데이터를 프로그램하도록 제어하는 단계를 포함하는
    동작 방법.
  16. 제12항에 있어서,
    상기 제1 플레인 그룹에서 상기 터보 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 각각의 제1 플레인들로부터 할당된 메모리 블록들로 터보 슈퍼 블록을 구성하는 단계; 및
    상기 터보 슈퍼 블록에 인터리빙 스킴으로 데이터가 저장되도록 상기 터보 라이트 요청에 대응하는 논리 주소와 상기 터보 슈퍼 블록의 물리 주소 간 매핑을 수행하는 단계
    를 포함하는 동작 방법.
  17. 제12항에 있어서,
    상기 제2 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 각각의 제2 플레인으로부터 할당된 메모리 블록들로 논-터보 슈퍼 블록을 구성하는 단계; 및
    상기 노멀 라이트 요청에 대응하는 논리 주소와 상기 논-터보 슈퍼 블록의 물리 주소 간 매핑을 수행하는 단계
    를 포함하는 동작 방법.
  18. 제12항에 있어서,
    상기 제3 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 각각의 제1 및 제2 플레인들로부터 할당된 메모리 블록들로 풀 슈퍼 블록을 구성하는 단계; 및
    상기 풀 슈퍼 블록에 인터리빙 스킴으로 데이터가 저장되도록 상기 노멀 라이트 요청에 대응하는 논리 주소와 상기 풀 슈퍼 블록의 물리 주소 간 매핑을 수행하는 단계
    를 포함하는 동작 방법.
  19. 제18항에 있어서,
    상기 각각의 제1 및 제2 플레인이 병렬로 프로그램 동작을 수행하도록 상기 프로그램 커맨드를 스케줄링하는 단계
    를 더 포함하는 동작 방법.
  20. 제12항에 있어서,
    상기 제3 플레인 그룹에서 상기 노멀 라이트 요청에 대응하는 동작을 수행하도록 상기 메모리 칩들을 제어하는 단계는
    상기 각각의 제1 및 제2 플레인이 상기 노멀 라이트 요청에 대응하는 프로그램 커맨드에 응하여 멀티 레벨 셀 모드로 프로그램 동작을 수행하도록 제어하는 단계를 포함하는
    동작 방법.

KR1020190082027A 2019-07-08 2019-07-08 컨트롤러 및 컨트롤러의 동작방법 KR20210006129A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082027A KR20210006129A (ko) 2019-07-08 2019-07-08 컨트롤러 및 컨트롤러의 동작방법
US16/799,107 US11226895B2 (en) 2019-07-08 2020-02-24 Controller and operation method thereof
CN202010239632.9A CN112201292A (zh) 2019-07-08 2020-03-30 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082027A KR20210006129A (ko) 2019-07-08 2019-07-08 컨트롤러 및 컨트롤러의 동작방법

Publications (1)

Publication Number Publication Date
KR20210006129A true KR20210006129A (ko) 2021-01-18

Family

ID=74006019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082027A KR20210006129A (ko) 2019-07-08 2019-07-08 컨트롤러 및 컨트롤러의 동작방법

Country Status (3)

Country Link
US (1) US11226895B2 (ko)
KR (1) KR20210006129A (ko)
CN (1) CN112201292A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059936A (ko) * 2018-11-22 2020-05-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20210016186A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20210016188A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20210016208A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 스토리지 장치, 및 스토리지 장치 및 스토리지 장치를 제어하는 호스트 장치를 포함하는 스토리지 시스템의 동작 방법
KR20210017481A (ko) * 2019-08-08 2021-02-17 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US20220043588A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Localized memory traffic control for high-speed memory devices
US11625333B2 (en) * 2021-04-26 2023-04-11 Micron Technology, Inc. Configurable flush operation speed
JP2023045519A (ja) * 2021-09-22 2023-04-03 株式会社東芝 磁気ディスク装置
EP4273702A1 (en) * 2022-05-06 2023-11-08 Samsung Electronics Co., Ltd. Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
KR100878479B1 (ko) 2007-01-16 2009-01-14 삼성전자주식회사 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
US20170285967A1 (en) 2016-03-29 2017-10-05 Samsung Electronics Co., Ltd. Multi-ware smart ssd
KR20180045087A (ko) * 2016-10-24 2018-05-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180102241A (ko) 2017-03-06 2018-09-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
US20210011842A1 (en) 2021-01-14
CN112201292A (zh) 2021-01-08
US11226895B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US11226895B2 (en) Controller and operation method thereof
US11537483B2 (en) Controller for managing superblocks and operation method thereof
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
KR102559528B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN111158579B (zh) 固态硬盘及其数据存取的方法
US11537318B2 (en) Memory system and operating method thereof
US10296233B2 (en) Method of managing message transmission flow and storage device using the method
KR20200008710A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200059936A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20220155995A1 (en) Controller and operating method thereof
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US11263148B2 (en) Mapping host logical address to target address that is selected from combination of first memory's physical addresses and second memory's virtual addresses
KR20200033460A (ko) 메모리 시스템 및 그것의 동작방법
US20220229595A1 (en) Controller and operation method thereof
US11675537B2 (en) Controller for performing data input/output operation and memory management operation at the same time and operation method thereof
US20200176065A1 (en) Memory controller, memory system including memory controller, method of operating memory controller
KR102653373B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20130087936A (ko) 메모리 장치, 메모리 시스템 및 이의 프로그램 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US20230004325A1 (en) Data processing system and operating method thereof
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10324835B2 (en) Data storage device and operating method thereof
CN112349325A (zh) 存储装置
US11645008B2 (en) Memory system and operating method thereof for controlling a multi-plane read operation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal