KR20190083148A - 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20190083148A
KR20190083148A KR1020180000732A KR20180000732A KR20190083148A KR 20190083148 A KR20190083148 A KR 20190083148A KR 1020180000732 A KR1020180000732 A KR 1020180000732A KR 20180000732 A KR20180000732 A KR 20180000732A KR 20190083148 A KR20190083148 A KR 20190083148A
Authority
KR
South Korea
Prior art keywords
open
die
flush
blocks
flush buffer
Prior art date
Application number
KR1020180000732A
Other languages
English (en)
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180000732A priority Critical patent/KR20190083148A/ko
Priority to US16/052,234 priority patent/US11150811B2/en
Priority to CN201811132249.2A priority patent/CN109992202B/zh
Publication of KR20190083148A publication Critical patent/KR20190083148A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치; 복수의 수퍼 블록들 중 할당된 하나의 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저 및 각 다이 별로 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 포함하는 랜덤 액세스 메모리; 및 호스트 장치로부터 플러시 라이트 요청이 수신되면, 상기 오픈 수퍼 블록 매니저를 이용하여 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하고, 상기 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하고, 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF AND DATA PROCESS SYSTEM CONTAINING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 쓰기 동작 성능이 개선된 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치; 상기 복수의 수퍼 블록들 중 할당된 하나의 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저 및 상기 각 다이 별로 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 포함하는 랜덤 액세스 메모리; 및 호스트 장치로부터 플러시 라이트 요청이 수신되면, 상기 오픈 수퍼 블록 매니저를 이용하여 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하고, 상기 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하고, 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 프로세서를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 플러시 라이트 요청이 수신되면, 현재 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하는 단계; 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하는 단계; 및 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 플러시 라이트 요청을 전송하는 호스트 장치; 및 복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함한다. 상기 컨트롤러는 상기 복수의 수퍼 블록들 중 할당된 하나의 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저 및 상기 각 다이 별로 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 포함하는 랜덤 액세스 메모리; 및 상기 호스트 장치로부터 상기 플러시 라이트 요청이 수신되면, 상기 오픈 수퍼 블록 매니저를 이용하여 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하고, 상기 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하고, 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 프로세서를 포함한다.
본 발명의 실시 예에서는 노멀 라이트 데이터가 저장되는 영역은 수퍼 블록 단위로 관리하고 플러시 라이트 데이터가 저장되는 영역은 다이 별 메모리 블록 단위로 관리함에 따라, 다이 별 메모리 블록들 중 노멀 라이트 데이터의 저장이 중단 및 재개되는 다이와 중첩하지 않는 다이의 메모리 블록을 플러시 버퍼 블록으로 선택할 수 있다.
이에 따라, 예상치 못한 플러시 라이트 동작을 수행하는 경우가 발생하더라도 노멀 라이트 데이터에 대한 라이트 인터리빙을 깨지 않으면서 플러시 라이트 데이터를 안전하게 저장할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 구성 예를 도시한 도면이다.
도 3a는 수퍼 블록의 구성 예 및 쓰기 동작 순서를 설명하기 위한 도면이다.
도 3b는 수퍼 블록 풀(SBP)의 구성 예를 도시한 도면이다.
도 3c는 할당된 수퍼 블록에 대한 정보를 관리하는 수퍼 블록 매니저를 예시적으로 도시한 도면이다.
도 4a는 플러시 버퍼 블록의 구성 예를 설명하기 위한 도면이다.
도 4b는 플러시 버퍼 블록 풀의 구성 예를 도시한 도면이다.
도 4c는 할당된 플러시 버퍼 블록들에 대한 정보를 관리하는 플러시 버퍼 블록 매니저를 예시적으로 도시한 도면이다.
도 5는 노멀 라이트 동작 중 플러시 라이트 요청이 발생한 경우를 예시적으로 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 불휘발성 메모리 장치(100)를 하나의 블록으로 도시하였으나, 불휘발성 메모리 장치(100)는 복수의 메모리 블록들을 갖는 복수의 다이들을 포함할 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 호스트 인터페이스(host I/F)(210), 프로세서(processor)(220), 랜덤 액세스 메모리(random access memory, RAM)(230) 및 메모리 인터페이스(Memory I/F)(240)을 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(도시되지 않음)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 요청(예컨데, 리드 요청 및 라이트 요청 등)을 처리할 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 요청을 처리하기 위하여 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 프로세서(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(220)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식하고 사용할 수 있다.
플래시 변환 계층(FTL)은 랜덤 액세스 메모리(230)에 로딩될 수 있으며, 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 예를 들어, 플래시 변환 계층(FTL)은 웨어-레벨링 모듈, 배드 블럭 관리 모듈, 가비지 컬렉션 모듈, 인터리빙 모듈, 서든 파워 오프 관리 모듈 및 어드레스 맵(MAP) 등을 포함할 수 있으나, 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 특별히 한정되는 것은 아니다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 프로세서(220)의 버퍼 메모리(buffer memory)로서 동작할 수 있다.
도 1을 참조하면, 랜덤 액세스 메모리(230)는 수퍼 블록 풀(super block pool)(SBP), 오픈 수퍼 블록 매니저(OSBM), 플러시 버퍼 블록 풀(flush buffer block pool)(FBP), 및 오픈 플러시 버퍼 블록 매니저(OFBM)을 포함할 수 있다.
수퍼 블록 풀(super block pool)(SBP)은 불휘발성 메모리 장치(100)에 포함된 수퍼 블록들 각각에 대한 할당 여부, E/W 사이클 등과 같은 정보를 포함하도록 구성될 수 있다. 수퍼 블록 및 수퍼 블록 풀(SBP)에 대해서는 이후 관련 도면들을 참조하여 상세히 설명될 것이다.
오픈 수퍼 블록 매니저(OSBM)는 수퍼 블록 풀(SBP)에 포함된 복수의 수퍼 블록들 중 할당된 오픈 수퍼 블록의 인덱스 및 라이트할 위치 등과 같은 정보를 관리하도록 구성될 수 있다. 라이트할 위치는 페이지 번호(예컨대, 페이지 어드레스) 및 섹터 번호를 포함할 수 있다. 오픈 수퍼 블록이 새로 할당될 때마다 오픈 수퍼 블록 매니저(OSBM)는 오픈 수퍼 블록의 인덱스를 새로 할당된 수퍼 블록에 대응하는 인덱스로 갱신할 수 있다. 또한, 오픈 수퍼 블록에 대한 라이트 동작이 완료될 때마다 오픈 수퍼 블록 매니저(OSBM)는 라이트할 위치 즉, 페이지 번호 및 섹터 번호를 갱신할 수 있다.
플러시 버퍼 블록 풀(flush buffer block pool)(FBP)은 불휘발성 메모리 장치(100)에 포함된 플러시 버퍼 블록들 각각에 대한 할당 여부 및 E/W 사이클 등과 같은 정보를 포함하도록 구성될 수 있다. 플러시 버퍼 블록 및 플러시 버퍼 블록 풀(SBP)에 대해서는 이후 관련 도면들을 참조하여 상세히 설명될 것이다.
플러시 버퍼 블록 매니저(OFBM)는 플러시 버퍼 블록 풀(FBP)에 포함된 플러시 버퍼 블록들 중 할당된 오픈 플러시 버퍼 블록들 각각의 인덱스 및 라이트할 위치 등과 같은 정보를 관리하도록 구성될 수 있다. 각 다이(D1~Di, 도 2 참조) 별로 하나의 단위 메모리 블록이 플러시 버퍼 블록으로 할당될 수 있다. 이에 따라, 오픈 플러시 버퍼 블록 매니저(OFBM)는 다이의 개수(예컨대, i 개)와 동일한 개수의 오픈 플러시 버퍼 블록들 각각에 대한 정보를 관리할 수 있다. 라이트할 위치는 페이지 번호(예컨대, 페이지 어드레스) 및 섹터 번호를 포함할 수 있다.
각 다이(D1~Di) 별로 오픈 플러시 버퍼 블록이 새로 할당될 때마다 오픈 플러시 버퍼 블록 매니저(OFBM)는 각 다이(D1~Di) 별로 대응하는 오픈 플러시 버퍼 블록 인덱스를 새로 할당된 오픈 플러시 버퍼 블록의 인덱스로 갱신할 수 있다. 또한, 각 오픈 플러시 버퍼 블록에 대한 라이트 동작이 완료될 때마다 오픈 플러시 버퍼 블록 매니저(OFBM)는 각 오픈 플러시 버퍼 블록 별로 라이트할 위치 즉, 페이지 번호 및 섹터 번호를 갱신할 수 있다.
도 2는 도 1의 불휘발성 메모리 장치의 구성 예를 도시한 도면이다.
불휘발성 메모리 장치(100)는 복수의 다이들(D1~Di)을 포함할 수 있다. 복수의 다이들(D1~Di)은 각각 복수의 메모리 블록들(B1~Bk)을 포함할 수 있다. 도 2에 구체적으로 도시하지는 않았으나, 각 다이(D1~Di)는 복수의 메모리 블록들이 포함된 복수의 플레인(plane)들을 포함할 수도 있다. 본 실시 예에서는 도면의 간략화 및 설명의 편의를 위해 각 다이(D1~Di)가 하나의 플레인(plane)을 포함하는 것을 예를 들어 설명한다.
도 2를 참조하면, 각 다이(D1~Di)의 동일한 메모리 블록들은 하나의 메모리 블록 그룹으로 묶일 수 있다. 이와 같이, 각 다이(D1~Di)의 동일한 메모리 블록들을 그루핑한 하나의 메모리 블록 그룹을 수퍼 블록(super block)이라 한다. 각 다이(D1~Di)의 제1 메모리 블록(B1)들을 그루핑하여 제1 수퍼 블록(SB1)으로 사용할 수 있다. 컨트롤러(200)는 제1 수퍼 블록(SB1) 내에 포함된 i 개의 제1 메모리 블록(B1)들을 병렬적으로 동작시킬 수 있다. 예를 들어, 컨트롤러(200)는 제1 수퍼 블록(SB1) 내에 포함된 i 개의 제1 메모리 블록(B1)들에서 동시에 리드/라이트 동작이 수행되도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
불휘발성 메모리 장치(100)에 포함된 수퍼 블록(SB)들의 개수는 각 다이(D1~Di)에 포함된 메모리 블록들(B1~Bk)의 개수보다 작을 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 각 다이(D1~Di)가 k 개의 메모리 블록들(B1~Bk)을 포함할 때, 각 다이(D1~Di)의 제1 메모리 블록(B1)들 내지 제j 메모리 블록들(Bj)을 각각 그루핑하여 제1 수퍼 블록 내지 제j 수퍼 블록(SB1~SBj)로 사용할 수 있다. 여기에서, k 및 j는 각각 1 이상의 정수이고, j는 k보다 작을 수 있다. 각 다이(D1~Di)의 제j+1 내지 제k 메모리 블록들(Bj+1~Bk)은 수퍼 블록으로 묶이지 않고, 각각 단위 메모리 블록으로 사용될 수 있다.
제j+1 내지 제k 메모리 블록들(Bj+1~Bk) 중 일부 또는 전체의 메모리 블록들은 플러시 버퍼 블록(flush buffer block, FB)으로 사용될 수 있다. 플러시 버퍼 블록(FB)은 호스트 장치로부터 플러시 요청(flush request)이 수신되거나 또는 서든 파워 오프(sudden power off) 발생 시 데이터 버퍼(도시되지 않음)에 저장된 데이터를 임시로 저장하기 위한 공간일 수 있다.
도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트 장치로부터 수신된 라이트 데이터가 임시 저장되는 데이터 버퍼(도시되지 않음)를 포함할 수 있다. 노멀한 상황에서 프로세서(220)는 호스트 장치로부터 라이트 요청 및 라이트 데이터가 수신될 때마다 불휘발성 메모리 장치(100)에 라이트 데이터를 저장하지 않는다. 데이터 버퍼에 저장된 라이트 데이터들의 크기가 기 설정된 크기가 되면, 프로세서(220)는 데이터 버퍼에 저장된 라이트 데이터들을 할당된 오픈 수퍼 블록에 저장하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 여기에서, 기 설정된 크기는 라이트 동작이 수행될 수 있는 최소 크기를 의미할 수 있다. 즉, 프로세서(220)는 데이터 버퍼에 저장된 라이트 데이터들의 크기가 라이트 동작을 수행할 수 있는 최소 크기에 도달하면 해당 라이트 데이터들을 저장하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
데이터 버퍼에 버퍼링된 데이터들의 크기가 기 설정된 크기 이하일 때, 호스트 장치로부터 플러시 요청(flush request)이 수신되거나 또는 서든 파워 오프(sudden power off)가 발생하면, 프로세서(220)는 할당된 복수의 플러시 버퍼 블록들 중 하나의 플러시 버퍼 블록을 선택하고, 데이터 버퍼에 저장된 라이트 데이터들을 선택된 플러시 버퍼 블록에 저장하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
플러시 버퍼 블록에 저장된 데이터는 프로세서(220)의 제어에 의해 데이터 버퍼로 다시 저장되고, 이후 호스트 장치로부터 전송된 라이트 데이터들과 함께 할당된 오픈 수퍼 블록에 저장될 수 있다.
도 3a는 수퍼 블록의 구성 예 및 쓰기 동작 순서를 설명하기 위한 도면이고, 도 3b는 수퍼 블록 풀(SBP)의 구성 예를 도시한 도면이고, 및 도 3c는 오픈 수퍼 블록 매니저(OSBM)의 구성 예를 도시한 도면이다.
도 3a에 도시한 바와 같이, 하나의 수퍼 블록(SB)은 각 다이(D1~Di)의 동일한 메모리 블록들(예컨대, 제1 메모리 블록(B1)들)을 포함할 수 있다. 복수의 제1 메모리 블록(B1)들은 각각 복수의 페이지들(P1~Pn)을 포함하고, 각 페이지(P1~Pn)는 복수의 섹터들을 포함할 수 있다. 도 3a에서는 하나의 페이지에 4 개의 섹터들이 포함되는 것으로 도시하였으나, 하나의 페이지에 포함되는 섹터들의 개수가 특별히 이에 한정되는 것은 아니다. 섹터는 호스트 장치로부터 수신된 데이터에 대한 라이트 단위일 수 있다. 예를 들어, 하나의 섹터가 4Kbyte이고, 호스트 장치로부터 수신된 데이터가 40Kbyte이면, 데이터는 총 10개의 섹터들에 라이트될 수 있다.
하나의 수퍼 블록(SB)에 대한 라이트 동작 순서는 점선 화살표들(①~ⓝ)로 표시한 것과 같다. 수퍼 블록(SB)의 제1 페이지들(P1) 내지 제n 페이지들(Pn)을 각각 제1 수퍼 페이지 내지 제n 수퍼 페이지라 하면, 수퍼 블록(SB)에 대한 라이트 동작은 제1 수퍼 페이지부터 시작되어 제n 수퍼 페이지에서 종료되고, 각 수퍼 페이지에서는 제1 섹터(S1)부터 시작되어 제m 섹터(Sm)에서 종료된다. 이와 같이, 수퍼 블록(SB)에 대한 라이트 동작은 다이 순서, 페이지 순서, 및 섹터의 순서대로 순차적으로 수행될 수 있다.
프로세서(220)는 노멀 라이트 데이터를 저장하는데 사용할 수퍼 블록(SB) 즉, 오픈 수퍼 블록을 할당할 수 있다. 노멀 라이트 데이터는 라이트 동작을 수행할 수 있는 크기를 갖는 라이트 데이터를 의미할 수 있다. 프로세서(220)는 도 3b에 도시된 수퍼 블록 풀(SBP)을 참조하여 복수의 프리 수퍼 블록들 중 E/W 사이클이 가장 작은 프리 수퍼 블록을 오픈 수퍼 블록으로 할당할 수 있다. 수퍼 블록 풀(SBP)은 불휘발성 메모리 장치(100)에 포함된 모든 수퍼 블록들(즉, 제1 내지 제j 수퍼 블록들, 도 2 참조) 각각에 대한 할당/프리 여부 및 E/W 사이클 등과 같은 정보를 포함하도록 구성될 수 있다. 도 3b에서는 제1 수퍼 블록(SB1)이 오픈 수퍼 블록으로 할당된 예를 도시하였다.
오픈 수퍼 블록이 할당되면, 프로세서(220)는 도 3c에 도시한 오픈 수퍼 블록 매니저(OSBM)를 이용하여 할당된 오픈 수퍼 블록의 인덱스(예컨대, ‘1’), 다음 순서로 라이트할 페이지 번호(예컨대, ‘1’) 및 섹터 번호(예컨대, ‘1’)를 관리할 수 있다. 도 3c에 도시한 것처럼, 페이지 번호 및 섹터 번호가 모두 ‘1’인 것은 라이트 데이터가 저장되지 않은 초기 상태를 의미할 수 있다. 예를 들어, 오픈 수퍼 블록 매니저(OSBM)의 페이지 번호가 ‘2’이고, 섹터 번호가 ‘7’이라 가정하면, 프로세서(220)는 노멀 라이트 데이터를 저장할 시작 위치는 제2 다이(D2)의 제2 페이지(P2)의 제7 섹터(S7)인 것으로 판단할 수 있다.
도 4a는 플러시 버퍼 블록 그룹의 구성 예를 설명하기 위한 도면이고, 도 4b는 플러시 버퍼 블록 풀(FBP)의 구성 예를 도시한 도면이고, 및 도 4c는 오픈 플러시 버퍼 블록 매니저(OFBM)의 구성 예를 도시한 도면이다.
도 4a에 도시한 바와 같이, 플러시 버퍼 블록 그룹(FBG)은 복수의 단위 메모리 블록들을 포함할 수 있다. 도 4a에서는 플러시 버퍼 블록 그룹(FBG)이 도 2에서 수퍼 블록들에 포함된 메모리 블록들을 제외한 나머지 메모리 블록들을 모두 포함하는 것으로 도시하였으나, 이는 일 예에 불과하며, 특별히 이에 한정되는 것은 아니다. 플러시 버퍼 블록 그룹(FBG)에 포함된 각 다이(D1~Di)의 제j+1 메모리 블록들(Bj+1) 내지 제k 메모리 블록들(Bk)은 각각 개별적으로 할당되고 관리될 수 있다. 플러시 버퍼 블록 그룹(FBG)의 각 단위 메모리 블록은 수퍼 블록에 포함된 단위 메모리 블록과 마찬가지로 4 개의 섹터들을 포함하는 n 개의 페이지들을 포함할 수 있다.
프로세서(220)는 플러시 라이트 데이터를 저장하는데 사용할 플러시 버퍼 블록(FB) 즉, 오픈 플러시 버퍼 블록들을 할당할 수 있다. 플러시 라이트 데이터는 전술한 바와 같이, 호스트 장치로부터 플러시 요청이 수신되거나 또는 SPO 발생 시 데이터 버퍼(도시되지 않음)에 저장된 기 설정된 크기 이하의 크기를 갖는 라이트 데이터를 의미할 수 있다. 프로세서(220)는 도 4b에 도시된 플러시 버퍼 블록 풀(FBP)을 참조하여 각 다이(D1~Di) 별로 E/W 사이클이 가장 작은 프리 플러시 버퍼 블록을 하나씩 선택하여 복수의 오픈 플러시 버퍼 블록들로 할당할 수 있다.
설명의 편의를 위하여, 도 4b에서는 각 다이(D1~Di)에 포함된 플러시 버퍼 블록들을 제1 내지 제h 플러시 버퍼 블록들(FB1~FBh)로 표시하였다. 플러시 버퍼 블록 풀(FBP)은 각 다이(D1~Di)의 제1 내지 제h 플러시 버퍼 블록들(FB1~FBh) 각각에 대한 할당/프리 여부 및 E/W 사이클 등과 같은 정보를 포함하도록 구성될 수 있다. 도 4b에서는 제1 다이(D1)의 제1 플러시 버퍼 블록(FB1), 제2 다이(D2)의 제2 플러시 버퍼 블록(FB2), 제i 다이(Di)의 제1 플러시 버퍼 블록(FBi) 등이 오픈 플러시 버퍼 블록들로 할당된 예를 도시하였다.
오픈 플러시 버퍼 블록들이 할당되면, 프로세서(220)는 도 4c에 도시한 오픈 플러시 버퍼 블록 매니저(OFBM)를 이용하여 각 다이(D1~D2) 별로 할당된 오픈 플러시 버퍼 블록들 각각의 인덱스(예컨대, ‘1’, ‘2’, ‘1’), 다음 순서로 라이트할 페이지 번호(예컨대, ‘1’, ‘1’, ‘1’) 및 섹터 번호(예컨대, ‘1’, ‘1’, ‘1’)를 관리할 수 있다. 도 4c에 도시한 것처럼, 페이지 번호 및 섹터 번호가 모두 ‘1’인 것은 플러시 라이트 데이터가 저장되지 않은 초기 상태를 의미할 수 있다.
오픈 플러시 버퍼 블록 매니저(OFBM)에서 각 다이의 인덱스(1~i)는 고정된 상태이며, 각 다이 별로 오픈 플러시 버퍼 블록이 새로 할당될 때마다 대응하는 플러시 버퍼 블록의 인덱스는 갱신될 수 있다. 또한, 각 오픈 플러시 버퍼 블록에 플러시 라이트 데이터들이 저장될 때마다 대응하는 페이지 번호 및 섹터 번호가 갱신될 수 있다.
플러시 라이트 데이터를 저장하는 시점은 랜덤할 수 있다. 즉, 노멀 라이트 데이터를 수퍼 블록(SB)에 저장하는 도중 플러시 요청이 수신되거나 SPO가 발생하는 즉시 노멀 라이트 데이터를 저장하는 동작은 중단하고, 플러시 라이트 데이터를 저장해야 한다. 이때, 노멀 라이트 데이터의 저장이 중단되는 다이와 플러시 라이트 데이터가 저장되는 다이가 동일하면, 동일 다이 내에서 노멀 라이트 데이터에 대한 프로그램 시구간(tPROG)와 플러시 라이트 데이터에 대한 프로그램 시구간(tPROG)이 중첩됨에 따라 데이터가 손상되는 문제가 발생할 수 있다. 따라서, 노멀 라이트 데이터의 저장이 중단 및 재개되는 다이와 중첩하지 않는 다이를 플러시 라이트 데이터가 저장될 다이로 선택할 필요가 있다.
본 실시 예에서는 노멀 라이트 데이터가 저장되는 영역은 수퍼 블록(SB) 단위로 관리하고 플러시 라이트 데이터가 저장되는 영역은 다이 별 메모리 블록 단위로 관리함에 따라, 다이 별 메모리 블록들 중 노멀 라이트 데이터의 저장이 중단 및 재개되는 다이와 중첩하지 않는 다이의 메모리 블록을 플러시 버퍼 블록으로 선택할 수 있다. 이에 따라, 예상치 못한 플러시 라이트 동작을 수행하는 경우가 발생하더라도 노멀 라이트 데이터에 대한 라이트 인터리빙을 깨지 않으면서 플러시 라이트 데이터를 안전하게 저장할 수 있다.
도 5는 노멀 라이트 동작 중 플러시 라이트가 발생한 경우를 예시적으로 도시한 도면이다.
도 5를 참조하면, 노멀 라이트 동작 즉, 노멀 라이트 데이터를 저장하기 위한 동작이 t1 시점에서 시작된 후, t2 시점에서 호스트 장치로부터 플러시 요청(flush request)이 수신되면, 프로세서(220)는 오픈 수퍼 블록 매니저(OSBM)를 사용하여 현재 노멀 라이트 동작이 수행 중인 다이 및 다음 순서로 노멀 라이트 동작이 수행될 다이를 확인할 수 있다. 예를 들어, 도 5에서는 현재 노멀 라이트 동작이 수행 중인 다이는 제4 다이(D4)이고, 다음 순서로 노멀 라이트 동작이 수행될 다이는 제5 다이(D5)인 것으로 도시하였다.
프로세서(220)는 오픈 플러시 버퍼 블록 매니저(OFBM)를 사용하여 현재 노멀 라이트 동작이 수행중인 다이 즉, 제4 다이(D4) 및 다음 순서로 노멀 라이트 동작이 수행될 다이 즉, 제5 다이(D5)와 중첩하지 않는 다이에 포함된 오픈 플러시 버퍼 블록을 선택할 수 있다. 도 5에서는 제1 다이(D1) 및 제2 다이(D2)의 오픈 플러시 버퍼 블록들(FB1, FB2)을 선택한 것을 예시로 도시하였다.
프로세서(220)는 선택된 제1 다이(D1) 및 제2 다이(D2)의 오픈 플러시 버퍼 블록들(FB1, FB2)에 대한 플러시 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 또한, 프로세서(220)는 플러시 라이트 동작이 완료되기 전에 노멀 라이트 동작을 재개하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(240)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 6을 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서 도 1 내지 도 5가 참조될 수 있다.
S610 단계에서, 컨트롤러(200, 도 1 참조)의 프로세서(220, 도 1 참조)는 호스트 장치로부터 플러시 라이트 요청이 수신되는지 여부를 판단할 수 있다. 플러시 라이트 요청이 수신되면, S620 단계로 진행될 수 있다.
S620 단계에서, 프로세서(220)는 오픈 수퍼 블록 매니저(OSBM)를 사용하여 현재 노멀 라이트 동작이 수행 중인 다이(예컨대, 제4 다이(D4), 도 5 참조) 및 다음 순서로 노멀 라이트 동작이 수행될 다이(예컨대, 제5 다이(D5), 도 5 참조)를 확인할 수 있다.
S630 단계에서, 프로세서(220)는 오픈 플러시 버퍼 블록 매니저(OFBM)를 사용하여 제4 다이(D4) 및 제5 다이(D4)와 중첩하지 않는 다이들(예컨대, 제1 및 제2 다이들(D1, D2), 도 5 참조)에 포함된 오픈 플러시 버퍼 블록(FB1, FB2, 도 5 참조)을 선택할 수 있다.
S640 단계에서, 프로세서(220)는 선택된 오픈 플러시 버퍼 블록들(FB1, FB2)에 대한 플러시 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 7의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200), 도 10의 데이터 저장 장치(4200)로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 랜덤 액세스 메모리
240: 메모리 인터페이스

Claims (15)

  1. 복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치;
    상기 복수의 수퍼 블록들 중 할당된 하나의 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저 및 상기 각 다이 별로 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 포함하는 랜덤 액세스 메모리; 및
    호스트 장치로부터 플러시 라이트 요청이 수신되면, 상기 오픈 수퍼 블록 매니저를 이용하여 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하고, 상기 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하고, 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 프로세서
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 랜덤 액세스 메모리는,
    상기 복수의 수퍼 블록들 각각에 대한 할당 여부 및 소거/라이트 사이클이 저장되는 수퍼 블록 풀; 및
    상기 복수의 플러시 버퍼 블록들 각각에 대한 할당 여부 및 소거/라이트 사이클이 저장되는 플러시 버퍼 블록 풀
    을 더 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 프로세서는 상기 수퍼 블록 풀을 이용하여 상기 복수의 수퍼 블록들 중 상기 소거/라이트 사이클이 가장 작은 수퍼 블록을 상기 오픈 수퍼 블록으로 할당하고, 및 상기 플러시 버퍼 블록 풀을 이용하여 상기 각 다이에 포함된 상기 복수의 플러시 버퍼 블록들 중 상기 소거/라이트 사이클이 가장 작은 플러시 버퍼 블록을 상기 오픈 플러시 버퍼 블록들로 할당하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 오픈 수퍼 블록 매니저는 상기 오픈 수퍼 블록이 새로 할당될 때마다 상기 인덱스를 갱신하고, 상기 노멀 라이트 동작이 수행될 때마다 상기 라이트할 위치를 갱신하는 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 오픈 플러시 버퍼 블록 매니저는 상기 각 다이 별 상기 플러시 버퍼 블록이 새로 할당될 때마다 상기 각 다이 별로 대응하는 오픈 플러시 버퍼 블록의 인덱스를 갱신하고, 상기 플러시 라이트 동작이 수행될 때마다 대응하는 오픈 플러시 버퍼 블록의 라이트할 위치를 갱신하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 프로세서는 상기 플러시 라이트 동작이 완료되기 전에 상기 제2 다이에 대한 상기 노멀 라이트 동작을 이어서 수행하도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 복수의 수퍼 블록들은 상기 복수의 다이들 각각에 포함된 동일한 메모리 블록들을 그루핑한 블록들인 데이터 저장 장치.
  8. 제7항에 있어서,
    각 수퍼 블록에 포함된 메모리 블록들은 각각 복수의 섹터들을 갖는 복수의 페이지들을 포함하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 오픈 수퍼 블록 매니저에 포함된 상기 라이트할 위치는 페이지 번호 및 섹터 번호를 포함하는 데이터 저장 장치.
  10. 제8항에 있어서,
    상기 노멀 라이트 동작은 상기 오픈 수퍼 블록에 포함된 다이 순서, 페이지 순서 및 섹터 순서를 따라 순차적으로 수행되는 데이터 저장 장치.
  11. 복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트 장치로부터 플러시 라이트 요청이 수신되면, 상기 복수의 다이들 중 현재 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하는 단계;
    상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하는 단계; 및
    선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 복수의 수퍼 블록들은 상기 복수의 다이들 각각에 포함된 동일한 메모리 블록들을 그루핑한 블록들이고,
    상기 노멀 라이트 동작은 상기 복수의 수퍼 블록들 중 할당된 오픈 수퍼 블록에서 수행되는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 제1 다이 및 상기 제2 다이를 확인하는 단계는,
    상기 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저를 이용하여 현재의 라이트 위치 및 연속되는 라이트할 위치를 확인하여 수행되는 데이터 저장 장치의 동작 방법.
  14. 제11항에 있어서,
    상기 복수의 플러시 버퍼 블록들은 상기 복수의 다이들 각각에 포함된 복수의 단위 메모리 블록들을 포함하고,
    상기 오픈 플러시 버퍼 블록은 상기 복수의 플러시 버퍼 블록들 중 각 다이 별로 하나씩 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 대응하는 오픈 플러시 버퍼 블록들 중에서 선택되는 데이터 저장 장치의 동작 방법.
  15. 플러시 라이트 요청을 전송하는 호스트 장치; 및
    복수의 수퍼 블록들 및 복수의 플러시 버퍼 블록들로 이루어진 복수의 다이들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고,
    상기 컨트롤러는,
    상기 복수의 수퍼 블록들 중 할당된 하나의 오픈 수퍼 블록에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 수퍼 블록 매니저 및 상기 각 다이 별로 할당된 복수의 오픈 플러시 버퍼 블록들 각각에 대한 인덱스 및 라이트할 위치를 관리하는 오픈 플러시 버퍼 블록 매니저를 포함하는 랜덤 액세스 메모리; 및
    상기 호스트 장치로부터 상기 플러시 라이트 요청이 수신되면, 상기 오픈 수퍼 블록 매니저를 이용하여 노멀 라이트 동작이 수행 중인 제1 다이 및 상기 제1 다이에 연속하는 제2 다이를 확인하고, 상기 오픈 플러시 버퍼 블록 매니저를 이용하여 상기 제1 다이 및 상기 제2 다이와 중첩하지 않는 다이들에 포함된 적어도 하나의 오픈 플러시 버퍼 블록을 선택하고, 선택된 상기 오픈 플러시 버퍼 블록에 대한 플러시 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 프로세서를 포함하는 데이터 처리 시스템.
KR1020180000732A 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 KR20190083148A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180000732A KR20190083148A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US16/052,234 US11150811B2 (en) 2018-01-03 2018-08-01 Data storage apparatus performing flush write operation, operating method thereof, and data processing system including the same
CN201811132249.2A CN109992202B (zh) 2018-01-03 2018-09-27 数据存储设备、其操作方法以及包括其的数据处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000732A KR20190083148A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20190083148A true KR20190083148A (ko) 2019-07-11

Family

ID=67057641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000732A KR20190083148A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US11150811B2 (ko)
KR (1) KR20190083148A (ko)
CN (1) CN109992202B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635896B2 (en) 2021-01-25 2023-04-25 SK Hynix Inc. Method and data storage apparatus for replacement of invalid data blocks due to data migration
US11698748B2 (en) 2020-10-30 2023-07-11 SK Hynix Inc. Memory comprising memory controller configured to determine a logical address of a target zone system and method of operating the memory controller

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516106B1 (ko) * 2018-02-14 2023-03-31 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11287989B2 (en) * 2020-03-24 2022-03-29 Western Digital Technologies, Inc. Dynamic allocation of sub blocks
KR20220048869A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11640254B2 (en) 2021-08-25 2023-05-02 Western Digital Technologies, Inc. Controlled imbalance in super block allocation in ZNS SSD
CN116303118B (zh) * 2023-05-18 2023-09-05 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440171C (zh) * 2004-02-24 2008-12-03 中国科学院声学研究所 一种嵌入式环境下音像录放装置的文件组织管理方法
KR100951099B1 (ko) 2008-07-24 2010-04-07 인하대학교 산학협력단 데이터 저장 관리 방법 및 그 방법을 수행하기 위한프로그램이 기록된 기록매체
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
US8769190B1 (en) * 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
US9361044B2 (en) * 2011-03-28 2016-06-07 Western Digital Technologies, Inc. Power-safe data management system
JP2013061799A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 記憶装置、記憶装置の制御方法およびコントローラ
US8819380B2 (en) * 2012-03-21 2014-08-26 International Business Machines Corporation Consideration of adjacent track interference and wide area adjacent track erasure during block allocation
US8862810B2 (en) * 2012-09-27 2014-10-14 Arkologic Limited Solid state device write operation management system
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory
US9213634B2 (en) * 2013-11-22 2015-12-15 Apple Inc. Efficient reuse of segments in nonoverwrite storage systems
US9329799B2 (en) * 2014-03-04 2016-05-03 Netapp, Inc. Background checking for lost writes and data corruption
KR102295223B1 (ko) 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치
US10228862B2 (en) * 2017-03-15 2019-03-12 Western Digital Technologies, Inc. Capacity-aware wear leveling in solid-state storage devices
US20190188156A1 (en) * 2017-12-19 2019-06-20 Seagate Technology Llc Stripe aligned cache flush

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11698748B2 (en) 2020-10-30 2023-07-11 SK Hynix Inc. Memory comprising memory controller configured to determine a logical address of a target zone system and method of operating the memory controller
US11635896B2 (en) 2021-01-25 2023-04-25 SK Hynix Inc. Method and data storage apparatus for replacement of invalid data blocks due to data migration

Also Published As

Publication number Publication date
CN109992202A (zh) 2019-07-09
CN109992202B (zh) 2022-06-17
US20190205038A1 (en) 2019-07-04
US11150811B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
CN106681931B (zh) 数据储存设备及其操作方法
US11150811B2 (en) Data storage apparatus performing flush write operation, operating method thereof, and data processing system including the same
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210064542A1 (en) Memory controller, storage device including memory controller, and operating method of memory controller
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11669470B2 (en) Storage system with capacity scalability and method of operating the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN109840214B (zh) 数据存储装置及其操作方法
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법