KR20200143530A - Methods and apparati for making thin semi-conductor wafers with locally controlled regions that are relatively thicker than other regions and such wafers - Google Patents

Abstract

제어된 위치들에서 얇은 영역과 더 두꺼운 영역을 갖는 반도체 웨이퍼들은 광발전을 위한 것일 수 있다. 그 내부는 180미크론 미만이거나 50미크론까지 더 얇을 수 있고, 180 내지 250미크론 범위에 있는 더 두꺼운 부분이 있을 수 있다. 얇은 웨이퍼들은 더 높은 효율을 가진다. 더 두꺼운 둘레는 취급 강도를 제공한다. 더 두꺼운 줄무늬, 랜딩, 및 아일랜드는 금속화 결합을 위한 것이다. 웨이퍼들은 상대적인 두께들의 위치에 대응하도록 배치된, 상이한 열 추출 경향이 있는 영역들을 갖는 템플릿의 용해물로부터 직접 만들어질 수 있다. 격자간 산소는 6×10¹⁷원자수/cc 미만, 바람직하게는 2×10¹⁷ 미만이고, 총 산소수는 8.75×10¹⁷원자수/cc 미만, 바람직하게는 5.25×10¹⁷ 미만이다. 더 두꺼운 영역들이 상대적으로 더 높은 열 추출 경향을 가지는 인접한 템플릿 영역들과 더 낮은 추출 경향을 갖는 영역들에 인접한 더 얇은 영역들을 형성한다. 더 두꺼운 템플릿 영역들이 더 높은 추출 경향을 가진다. 템플릿 상의 기능성 재료들 역시 상이한 추출 경향을 가진다.Semiconductor wafers with thinner and thicker regions at controlled locations may be for photovoltaic. Its interior may be less than 180 microns or thinner up to 50 microns, and there may be thicker portions ranging from 180 to 250 microns. Thin wafers have higher efficiency. The thicker perimeter provides handling strength. Thicker stripes, landings, and islands are for metallization bonds. Wafers can be made directly from a melt of a template with regions prone to different heat extraction, arranged to correspond to the location of the relative thicknesses. The interstitial oxygen is less than 6×10 ¹⁷ atoms/cc, preferably less than 2×10 ¹⁷ , and the total number of oxygen is less than 8.75×10 ¹⁷ atoms/cc, preferably less than 5.25×10 ¹⁷ . Thicker regions form adjacent template regions with a relatively higher heat extraction tendency and thinner regions adjacent to regions with a lower extraction tendency. Thicker template regions have a higher extraction tendency. Functional materials on the template also have different extraction tendencies.

Description

다른 영역보다 상대적으로 더 두꺼운 국부적으로 제어된 영역을 갖는 얇은 반도체 웨이퍼를 제조하는 방법, 장치, 및 그 웨이퍼{METHODS AND APPARATI FOR MAKING THIN SEMI-CONDUCTOR WAFERS WITH LOCALLY CONTROLLED REGIONS THAT ARE RELATIVELY THICKER THAN OTHER REGIONS AND SUCH WAFERS}METHODS AND APPARATI FOR MAKING THIN SEMI-CONDUCTOR WAFERS WITH LOCALLY CONTROLLED REGIONS THAT ARE RELATIVELY THICKER THAN OTHER REGIONS AND SUCH WAFERS}

관련 문서들Related documents

본 출원은 "METHODS AND APPARATI FOR THE AUTOMATED MANUFACTURE OF KERFLESS WAFERS"라는 제목으로 2014년 4월 30일 출원된 미국 가 출원 61/986,388의 우선권을 주장하고, 역시 "TECHNIQUES, METHODS AND APPARATI FOR THE AUTOMATED MANUFACTURE OF KERFLESS WAFERS"라는 제목으로 2014년 6월 13일 출원된 미국 가 출원 62/011,866의 우선권을 주장한다.This application claims the priority of US Provisional Application 61/986,388 filed on April 30, 2014 under the title "METHODS AND APPARATI FOR THE AUTOMATED MANUFACTURE OF KERFLESS WAFERS", and also "TECHNIQUES, METHODS AND APPARATI FOR THE AUTOMATED MANUFACTURE OF US provisional application 62/011,866, filed on June 13, 2014 under the title "KERFLESS WAFERS", claims priority.

통상적으로, 태양 전지용 실리콘 웨이퍼는 156㎜×156㎜ 및 180 내지 200미크론의 두께를 가진다. 이들 웨이퍼를 만들기 위해 사용된 상당히 정제된(highly refined) 실리콘은 상당히 고가이기 때문에, 재료 비용을 감소시키기 위해서는 더 얇은 웨이퍼를 사용하는 것이 유리하게 된다. 또한, 적절한 셀(cell) 구성을 가지고, 상대적으로 더 얇은 실리콘 웨이퍼가 더 두꺼운 실리콘 셀보다 상대적으로 더 높은 효율을 가진다. 더 얇은 웨이퍼들을 사용하여 더 높은 효율을 보여주는 셀 구성은 낮은 표면 재결합과 양호한 광포획을 초래하는 것들이다. PERC 셀 구조는 현재 그러한 셀 구조를 채택한 것 중 가장 널리 사용되는 것이다(PERC은 Passivated Emitter Rear Contact의 약자이다). 이러한 더 높은 효율에 관한 이유는 컬렉팅(collecting) pn-접합까지, 더 두꺼운 것보다 더 얇은 몸체에서의 더 짧은 거리로 인한 더 낮은 부피의(volume) 재결합인 것으로 여겨진다. 더 얇은 두께로부터 생기는 셀 효율의 증가량은 셀 구성 또는 아키텍처에 따라 달라지고, 또한 웨이퍼의 전자적 품질에 따라 달라진다. 일반적으로, 웨이퍼 전자 품질이 낮아질수록 증가율을 더 커진다. 그러므로 감소된 웨이퍼 비용과 증가된 셀 효율 모두에 관해, 더 얇은 웨이퍼를 사용하기 위한 강한 동기 부여가 존재한다. 더 얇은 웨이퍼들의 추가 장점은 단위 체적당 소수 캐리어 주입 레벨이 더 높다는 것인데, 이는 동일한 개수의 광자가 더 높은 주입 레벨에 관해서는 적은 재료로 흡수되고, 다수결정질 실리콘 재료가 더 높은 주립 레벨들에서 더 높은 벌크(bulk) 소수 캐리어 수명(lifetime)을 가지기 때문이다.Typically, silicon wafers for solar cells have a thickness of 156 mm x 156 mm and 180 to 200 microns. Since the highly refined silicon used to make these wafers is quite expensive, it would be advantageous to use thinner wafers to reduce material cost. In addition, a relatively thinner silicon wafer with an appropriate cell configuration has a relatively higher efficiency than a thicker silicon cell. Cell configurations that show higher efficiency using thinner wafers are those that result in low surface recombination and good light trapping. The PERC cell structure is currently the most widely used among those adopting such cell structure (PERC stands for Passivated Emitter Rear Contact). The reason for this higher efficiency is believed to be the lower volume of recombination due to the shorter distance in the thinner body than the thicker, up to the collecting pn-junction. The amount of increase in cell efficiency resulting from thinner thickness depends on the cell configuration or architecture, and also on the electronic quality of the wafer. In general, the lower the wafer electronic quality, the greater the rate of increase. Therefore, for both reduced wafer cost and increased cell efficiency, there is a strong motivation to use thinner wafers. An additional advantage of thinner wafers is that the minority carrier implantation level per unit volume is higher, which means that the same number of photons are absorbed into less material for higher implant levels, and the polycrystalline silicon material is more likely to be at higher state levels. This is because it has a high bulk (bulk) minority carrier lifetime.

광발전용 실리콘 웨이퍼는 보통 잉곳(ingot)을 성장 또는 주조한 다음, 그러한 잉곳을 보통 와이어 절단(wire sawing)에 의해 웨이퍼들로 슬라이싱(slicing)하여 만들어진다. 와이어 절단은 표준 180-200미크론 두께보다 얇은 웨이퍼들을 만들기 위해 사용될 수 있다. 하지만, 그러한 더 얇은 웨이퍼들은 셀 제작, 전기적인 상호 접속, 및 모듈로의 캡슐화(encapsulation) 동안 쪼개지는 것으로 발견되었다. 이러한 이유들로 인해, 더 얇은 웨이퍼(120미크론만큼 얇은)를 시도한 후, 업계에서는 180-200미크론의 이전 표준으로 되돌아갔다. 다수결정질 실리콘 재료를 사용하는 PERC를 포함하는 전형적인 셀 구조에 있어서는, 80미크론보다 얇은 웨이퍼들을 만드는 것이 임의의 추가로 감지할 수 있을 정도의 효율 이득을 제공하지 않는다.Photovoltaic silicon wafers are usually made by growing or casting ingots and then slicing such ingots into wafers, usually by wire sawing. Wire cutting can be used to make wafers thinner than the standard 180-200 micron thickness. However, such thinner wafers were found to split during cell fabrication, electrical interconnection, and encapsulation into modules. For these reasons, after trying a thinner wafer (thin as thin as 120 microns), the industry went back to the previous standard of 180-200 microns. For a typical cell structure including PERC using polycrystalline silicon material, making wafers thinner than 80 microns does not provide any additional appreciable efficiency gain.

더 얇은 웨이퍼들의 증가된 파손은 몇몇 원인을 가진다. 셀 제작 동안, 웨이퍼들은 종종 그러한 웨이퍼의 가장자리로부터의 결함의 전파에 의해 파손된다. 가장자리 결함들은 균열과 얇은 반점들을 포함한다. 또한, 취급하는 동안, 새로운 균열과 결함이 가장자리들에서 생성되는데, 이는 그것들이 제작 공정 동안 장비의 다른 피스(piece)들과 접촉하는 위치들이기 때문이다. 가장자리로부터 시작하는 균열들은 셀을 만들고 모듈을 제작하는 동안 문제이다. 일반적으로, 현재 사용된 기계 장치와 방법들을 가지고서는, 150미크론보다 얇은 PV 웨이퍼들이 실용적이라고 받아들일 수 없는 빈도로 손상된다는 점을 발견하였다.The increased breakage of thinner wafers has several causes. During cell fabrication, wafers are often broken by propagation of defects from the edges of such wafers. Edge defects include cracks and thin spots. Also, during handling, new cracks and defects are created at the edges because they are the locations where they come into contact with other pieces of equipment during the manufacturing process. Cracks starting from the edge are a problem during cell building and module fabrication. In general, it has been found that with the mechanical devices and methods currently used, PV wafers thinner than 150 microns are damaged at a frequency that is not acceptable to be practical.

게다가, 하지만 와이어와 다른 전기적 접속은 그것들을 상호 연결하기 위해 셀들의 상부 전극과 하부 전극에 부착되어야 한다. 이들 와이어는 태양 전지에 의해 생성된 큰 전류를 운반할 수 있게 단면적이 상당히 클 수 있다. 예를 들면, 3-버스와이어 셀에서의 전형적인 구리 버스 와이어는 폭이 1.6㎜이고 두께가 0.15㎜이다. 이들 와이어는 납땜에 의해 또는 도전성 접착제를 사용하여 셀 상의 금속화(metallization)에 부착된다. 그러한 부착 자체는, 특히 납땜의 경우, 와이어와 금속화 사이의 스트레스를 생성한다. 와이어와 실리콘 셀의 열적 팽창 계수들은 다르고(와이어의 열적 팽창 계수가 실리콘의 열적 팽창 계수보다 높다), 따라서 온도 변화가 와이어와 셀 사이의 더 많은 스트레스를 가져온다. 부착 및 열적 팽창 스트레스는 특히 셀의 가장자리 부근에서 셀로부터 와이어 및/또는 금속화의 층간 박리를 야기할 수 있다. 또한, 버스 와이어들은 인접 셀의 뒷면(back surface)까지 아래에서 감싸기 위해 셀의 상부면으로부터 아래로 휘어져야 한다. 이러한 휘어진 와이어는 셀의 가장자리 부근의 금속화에서의 층간 박리 스트레스들에 추가된다. 또한, 부적절하게 휘어지면 와이어는 실제로 셀의 가장자리와 접촉할 수 있고, 이로 인해 가장자리 균열을 야기 또는 전파시킨다.In addition, however, wires and other electrical connections must be attached to the upper and lower electrodes of the cells to interconnect them. These wires can be quite large in cross-section to be able to carry large currents generated by solar cells. For example, a typical copper bus wire in a 3-buswire cell is 1.6 mm wide and 0.15 mm thick. These wires are attached to the metallization on the cell by soldering or using a conductive adhesive. Such attachment itself creates a stress between the wire and the metallization, especially in the case of soldering. The thermal expansion coefficients of the wire and the silicon cell are different (the thermal expansion coefficient of the wire is higher than the thermal expansion coefficient of the silicon), so the temperature change brings more stress between the wire and the cell. The adhesion and thermal expansion stress can cause delamination of wires and/or metallization from the cell, particularly near the edge of the cell. In addition, the bus wires must be bent down from the top surface of the cell to wrap down to the back surface of the adjacent cell. This curved wire adds to the delamination stresses in the metallization near the edge of the cell. In addition, if improperly bent, the wire can actually contact the edge of the cell, causing or propagating edge cracks.

제작의 또 다른 방법에 따르면, 반도체 웨이퍼는 일반적으로 본 명세서에 참조로 통합되어 있고, Sachs 등에 의해 "METHODS FOR EFFICIENTLY MAKING THIN SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL FOR SOLAR CELLS AND THE LIKE"라는 제목으로 2012년 10월 23일 발표된 미국 특허 8,293,009에 개시된 기술들을 사용하는 반도체 용융물(melt)로부터 형성된다. 이 특허에 개시된 기술은 본 명세서에서 일반적으로 다이렉트 웨이퍼

(DW) 웨이퍼 형성 기술이라고 부른다. 이 기술에 따르면, 웨이퍼와 같은 얇은 반도체 몸체는 잉곳으로부터 잘려지거나, 스트링들 사이에서 성장하거나 일부 다른 방법보다는 반도체 재료의 용융물로부터 형성된다.According to another method of fabrication, semiconductor wafers are generally incorporated herein by reference, and by Sachs et al. under the title "METHODS FOR EFFICIENTLY MAKING THIN SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL FOR SOLAR CELLS AND THE LIKE" in October 2012. It is formed from a semiconductor melt using techniques disclosed in U.S. Patent 8,293,009 published on the 23rd. The technology disclosed in this patent is generally a direct wafer

(DW) called wafer formation technology. According to this technique, a thin semiconductor body such as a wafer is cut from an ingot, grown between strings, or formed from a melt of semiconductor material rather than some other method.

간단히, 다이렉트 웨이퍼(DW) 웨이퍼 형성 기술에 따르면, 다공성 몰드(porous mold) 시트에 걸쳐 압력 차이가 인가되고, 그 위에 반도체(예컨대, 실리콘) 웨이퍼가 형성된다. 압력 차이를 완화시키면 웨이퍼의 해제(release)를 허용한다. 몰드 시트는 용융물보다 찰 수 있다. 열이 형성 웨이퍼의 두께를 통해 추출된다. 액체와 고체 인터페이스가 몰드 시트에 실질적으로 평행하다. 응고시키는 몸체의 온도는 그것의 폭에 걸쳐 실질적으로 균일하여, 낮은 스트레스들과 전위 밀도(dislocation density), 그리고 더 높은 결정학적 품질을 초래한다. 다공성 몰드 시트는 그것을 통한 기체의 흐름을 허용하도록 충분히 침투성이 있어야 한다. 압력 차이가 제공되는 시간 동안 작은 구멍들의 개구들 내로 용융된 재료가 침입하는 것을 허용할 정도로 크게 침투성이 있어서는 안 된다. 그렇지 않으면, 작은 구멍들이 막히게 되고, 압력 차이는 유지될 수 없게 된다. 용융물은 그러한 용융물의 상부와의 전체 영역 접촉; 수평 또는 수직이거나 그것들 사이에 있든지 몰드 시트와 용융물의 부분적인 영역 접촉을 가로지르는 것, 및 몰드를 용융물에 담그는 것에 의해 시트로 끼워 넣어질 수 있다. 낟알(grain) 크기는 많은 수단에 의해 제어될 수 있다. 때때로 다이렉트 웨이퍼 기술 특허와 본 명세서에서 차압 레짐(differential pressure regime)이라고 부르는 차이 압력은 대기압으로 용융물 표면을 유지하고, 몰드 시트의 뒷면은 대기압보다 낮게 유지함으로써 확립될 수 있다. 또 다른 실시예에서는 몰드 시트의 면들 사이의 차이 압력은 국부적인 대기압보다 실질적으로 더 높은 압력으로 몰드 시트의 형성면 상에 공기를 유지하면서, 공기에 직접 몰드 시트의 뒷면에 구멍을 냄으로써 발생된다. 이 실시예의 장점은 진공 펌프가 요구되지 않는다는 점이다. 몰드 면과 용융물 표면은 접촉 지속 시간이라고 부르기도 하는 시간 기간 동안 서로 접촉한다. 이러한 접촉 지속 시간의 적어도 일부 동안에는 차압 레짐이 제공된다. 용융물로부터 웨이퍼를 형성하는 것이 유익하고, 이는 다이렉트 웨이퍼 기술 특허의 발명인 것으로 간주되며 또한, 본 명세서에서 개시된 발명들 중 하나이라고 간주되고, 이는 용융물 내에 응고된 몸체를 생성하고, 예를 들면 웨이퍼와 같은 그러한 몸체를 몰드 시트(또는, 본 명세서에서 개시된 발명들의 경우에는 템플릿(template)) 상에 형성하기 위한 것이다. 귀중한 제작 물품을 구성하기 위해 몰드 시트(또는 템플릿)로부터 해제될 필요는 없다. 하지만, 역시 형성된 웨이퍼가 다양한 방식으로 몰드 시트로부터 제거될 수 있다. 몇몇 경우에서는, 차압 레짐이 제거될 수 있는데, 즉 진공이 사용되면 턴 오프될 수 있고, 웨이퍼가 떨어진다. 또는, 차압 레짐이 감소될 수 있는데, 즉 진공의 정도가 감소될 수 있거나, 압력 차이가 감소될 수 있다. 또한, 스트리핑(stripping) 핀, 스트리핑 프레임과 같은 기계적 수단, 또는 웨이퍼와 기계적으로 접촉하고 웨이퍼를 몰드 시트로부터 떨어지게 누르는 다른 도구들이 사용될 수 있다.Briefly, according to the direct wafer (DW) wafer formation technique, a pressure difference is applied across a sheet of a porous mold, and a semiconductor (eg, silicon) wafer is formed thereon. Relieving the pressure difference allows the release of the wafer. The mold sheet may be colder than the melt. Heat is extracted through the thickness of the formed wafer. The liquid and solid interface is substantially parallel to the mold sheet. The temperature of the solidifying body is substantially uniform over its width, resulting in lower stresses and dislocation density, and higher crystallographic quality. The porous mold sheet must be sufficiently permeable to allow gas flow through it. It should not be sufficiently permeable to allow molten material to penetrate into the openings of the small pores during the time the pressure difference is provided. Otherwise, the small holes become clogged, and the pressure difference cannot be maintained. The melt is in full area contact with the top of the melt; Whether horizontal or vertical, or between them, can be sandwiched between the mold sheet and the partial area contact of the melt, and by dipping the mold into the melt. Grain size can be controlled by many means. The differential pressure, sometimes referred to as the direct wafer technology patent and the differential pressure regime herein, can be established by keeping the melt surface at atmospheric pressure and the back side of the mold sheet below atmospheric pressure. In another embodiment, the differential pressure between the faces of the mold sheet is generated by puncturing the back side of the mold sheet directly into the air, while maintaining the air on the forming face of the mold sheet at a pressure substantially higher than the local atmospheric pressure. The advantage of this embodiment is that no vacuum pump is required. The mold surface and the melt surface are in contact with each other for a period of time, also called the contact duration. A differential pressure regime is provided for at least a portion of this contact duration. It is beneficial to form a wafer from the melt, which is considered to be the invention of the direct wafer technology patent, and is also considered one of the inventions disclosed herein, which creates a solidified body within the melt, e.g., a wafer. Such a body is for forming on a mold sheet (or, in the case of the inventions disclosed herein, a template). It does not have to be released from the mold sheet (or template) to construct a valuable article of manufacture. However, the also formed wafer can be removed from the mold sheet in various ways. In some cases, the differential pressure regime can be eliminated, ie it can be turned off if vacuum is used, and the wafer falls off. Alternatively, the differential pressure regime may be reduced, that is, the degree of vacuum may be reduced, or the pressure difference may be reduced. In addition, mechanical means such as stripping pins, stripping frames, or other tools that mechanically contact the wafer and press the wafer away from the mold sheet may be used.

몰드 시트의 작은 구멍과 관계없이, 일 실시예에서 처음에 용융된 다음 나중에 응고된 반도체 재료와 접촉하는 표면의 작은 구멍은, 그러한 작은 구멍 내로 용융된 반도체가 들어가는 것이 어렵게 되도록 스케일이 충분히 작아야 한다. 보통, 관심 있는 세공(pore)의 사이즈는 0.1 내지 10.0미크론 사이의 범위에 있을 수 있다. 작은 구멍들은 서로 연결되어, 몰드의 다공성 매체를 통과하는 기체가 보통 복잡한 패턴으로 흐르고, 따라서 임의의 방해물들 주위의 우회 경로들을 찾음으로써 국부적인 방해물에 적응을 한다.Regardless of the small holes in the mold sheet, in one embodiment, small holes on the surface that are first melted and then later contacted with the solidified semiconductor material must have a sufficiently small scale so that the molten semiconductor becomes difficult to enter into such small holes. Usually, the size of the pores of interest can be in the range between 0.1 and 10.0 microns. The small holes are interconnected so that the gas passing through the porous medium of the mold usually flows in a complex pattern, thus adapting to the local obstruction by finding bypass paths around any obstructions.

용융된 재료의 표면을 향하고 용융된 재료의 표면과 접촉하는 표면을 형성하는, 다공체의 바로 외부 표면은 약간 편평하지 않을(non-planar) 수 있어(현미경적이거나 약간 더 큰 스케일로), 비록 다수의 그리고 빽빽하게 찬 위치들일지라도, 용융된 반도체가 특별한 위치에서만 몰드 표면과 접촉하는 닿는 것을 허용한다. 이러한 구조를 가지고, 기체가 용융된 재료와 다공성 몰드의 표면 사이에서 조금 옆으로 흐를 수 있다. 이는 차압 레짐에 의해 제공되는 흡입이 대략 100%로, 표면적의 매우 큰 백분율로 웨이퍼 표면 위에 힘을 인가하는 것을 허용한다. 즉, 이는 대등한 압력 차이를 확립하기 위해 차이 압력이 제공될 수 있는, 더 작은 개수의 더 큰 홀(hole)이 제공될 수 있는 경우와는 대조적이다. 후자의 경우에는 압력 차이가 발생하는 장소가, 전자의 경우에서의 정말로 다공성인 몸체와는 대조적으로 상대적으로 작은 개수의 큰 홀의 상대적으로 작은 표면적으로 제한되는데, 이는 가스가 옆으로 흐를 수 있고, 그 압력 차이가 몰드와 부착된 웨이퍼의 전체 표면적에 걸쳐 훨씬 더 많이 분포된 성질로 실제로 존재하기 때문이다. 본 명세서에서 사용되는 다공성이라는 단어는 후자의 경우가 아니고 전자의 경우를 묘사하기 위해 사용된다.The immediate outer surface of the porous body, which faces the surface of the molten material and forms a surface in contact with the surface of the molten material, may be slightly non-planar (on a microscopic or slightly larger scale), although many Even in pitting and tightly packed locations, the molten semiconductor allows contact with the mold surface only in special locations. With this structure, gas can flow slightly laterally between the molten material and the surface of the porous mold. This allows the suction provided by the differential pressure regime to apply a force on the wafer surface with a very large percentage of the surface area, approximately 100%. That is, this is in contrast to the case where a smaller number of larger holes can be provided, in which a differential pressure can be provided to establish an equivalent pressure difference. In the latter case, the place where the pressure difference occurs is limited to the relatively small surface area of a relatively small number of large holes, as opposed to the really porous body in the former case, which gas can flow sideways and This is because the pressure difference actually exists with a property that is much more distributed over the entire surface area of the mold and the attached wafer. As used herein, the word porosity is used to describe the former case, not the latter case.

다이렉터 웨이퍼(DW) 웨이퍼 형성 기술 방법에 의해 만들어진 웨이퍼들은, 예컨대 분말(powder)까지 재료 그라운드(material ground)가 없고, 따라서 소잉(sawing)에 잃어버리는 것이 없기 때문에 가공되지 않은 실리콘의 낭비가 훨씬 덜한 것 같이, 와이어 절단된 웨이퍼들에 비해 일정한 장점들이 있다. 또한, 대개 몰드를 용융된 재료의 표면에 접촉시킴으로써 웨이퍼들이 만들어지는 방법이 아래에 논의된 것처럼, 웨이퍼 제작의 일정한 양상들의 독특한 제어에 적합하다. 하지만, 와이어 절단 웨이퍼들과 같이, 표준 두께의 다이렉트 웨이퍼 특허 기술 방법으로 만들어진 웨이퍼들은 또한 아래에 논의된 효율의 동일한 이유들 때문에, 동일한 기술에 의해 만들어진 더 얇은 웨이퍼들보다 덜 효율적이다. 또한, 다이렉트 웨이퍼 특허 기술에 의해 만들어진 상대적으로 더 얇은 웨이퍼들은 더 깨지기 쉽거나, 같은 다이렉트 웨이퍼 특허 기술에 의해 만들어진 상대적으로 더 두꺼운 웨이퍼들과 같은 표준 두께만큼이나 더 튼튼하지 않다. 또한, 다이렉트 웨이퍼 특허 기술 방법들에 의해 만들어진 상대적으로 더 얇은 웨이퍼들은, 다이렉트 웨이퍼 특허 기술을 사용하여 만들어진 상대적으로 더 두꺼운 웨이퍼보다는 더 적은 양의 가공되지 않은 반도체 재료를 사용하게 된다.Wafers made by the Direct Wafer (DW) wafer formation technique, for example, do not have a material ground up to the powder, so there is no loss in sawing, so the waste of raw silicon is much more. Likewise, there are certain advantages over wire cut wafers. Also, the method by which wafers are made, usually by contacting the mold with the surface of the molten material, is suitable for the unique control of certain aspects of wafer fabrication, as discussed below. However, like wire cut wafers, wafers made with the direct wafer patent technology method of standard thickness are also less efficient than thinner wafers made by the same technology, for the same reasons of efficiency discussed below. Also, the relatively thinner wafers made by the direct wafer patent technology are more fragile or not as sturdy as the standard thicknesses of the relatively thicker wafers made by the same direct wafer patent technology. In addition, relatively thinner wafers made by direct wafer patent technology methods will use a smaller amount of raw semiconductor material than a relatively thicker wafer made using direct wafer patent technology.

그러므로 PV 모듈의 비용을 감소시키고, 특히 그 부피를 감소시키며, 따라서 어떤 방법으로 제작하든지 간에, 강도, 내구성, 또는 성능을 희생하지 않고, 각각의 웨이퍼에 관해 요구된 실리콘의 비용을 감소시키는 것이 바람직하게 된다. 또한, 그것들의 비용, 무게, 사이즈, 단단함, 또는 다른 특성들을 과도하게 증가시키지 않고, 제작된 웨이퍼들의 강도를 증가시키는 것이 바람직하게 된다. 또한, 표준 180-200미크론 두께의 웨이퍼들보다 상대적으로 더 높은 효율을 가지는 웨이퍼들을 제공하는 것이 바람직하게 된다. 또 일반적으로 얇은 반도체 웨이퍼들에 대한 전기적 접속을 가능하게 하고, 그것들을 서로 연결하고 다른 구성 성분들에 연결하는 것을 가능하게 하는 것이 바람직하게 된다.It is therefore desirable to reduce the cost of the PV module, especially its volume, and thus reduce the cost of silicon required for each wafer, without sacrificing strength, durability, or performance, no matter which method is fabricated. Is done. It is also desirable to increase the strength of fabricated wafers without unduly increasing their cost, weight, size, rigidity, or other properties. It would also be desirable to provide wafers with relatively higher efficiency than standard 180-200 micron thick wafers. It is also desirable to enable electrical connections to generally thin semiconductor wafers, to connect them to each other and to other components.

연구원들은, 예컨대 더 얇은 내부와 더 두꺼운 둘레를 가진 다른 것들보다 더 두꺼운 몇몇 구역들을 가지는 웨이퍼들을 생성하기 위해, 분말에 기초한 기술들과 세터링(settering)을 가지고 실험하였다. 예컨대, Jonczyk 등의 이름으로 "METHOD OF USING A SETTER HAVING A RECESS IN MANUFACTURING A NET-SHAPE SEMICONDUCTOR WAFER"라는 제목으로 출원된 미국 특허 7,456,084B2('084 특허)를 참조하라. 이러한 세터링 작업에서는, 분말로 된 실리콘이 원하는 모양의 몰드('084 특허에서 세터라고 부르는)에 제공되고, 가열되어 분말 재료가 다수결정성 실리콘의 단단한 몸체 내로 녹아서 접착되게 한다. '084 특허에 개시된 기술과 임의의 분말 기술이 지닌 주요 어려움은, 격자간 산소 함유량이 반도체용으로, 특히 광발전용으로는 받아들일 수 없을 정도로 높다는 것이다. 이는 특별한 단계들을 행하지 않고서, 분말 입자들 상의 미세한 산화물(native oxide)이 웨이퍼들에서의 높은 격자간 산소 레벨들을 초래하기 때문이다. 상대적으로 더 작은 입자들은 완성된 제품에서 상대적으로 더 많은 격자간 산소를 초래한다. 상대적으로 더 얇은 웨이퍼를 달성하기 위해서는, 상대적으로 더 작은 입자들이 사용되어야 한다. 그러므로 상대적으로 더 얇은 웨이퍼들을 달성하기 위해서, 만약 입자들로부터 만들어진다면, 웨이퍼들에는 상대적으로 더 많은 격자간 산호가 존재하게 된다.The researchers experimented with powder-based techniques and settering, for example, to create wafers with some areas thicker than others with a thinner interior and thicker perimeter. For example, see US Pat. No. 7,456,084B2 ('084 patent) filed under the name of Jonczyk et al. under the title "METHOD OF USING A SETTER HAVING A RECESS IN MANUFACTURING A NET-SHAPE SEMICONDUCTOR WAFER". In this settering operation, powdered silicon is provided to a mold of the desired shape (called a setter in the '084 patent) and heated to allow the powdered material to melt and adhere into the rigid body of polycrystalline silicon. The main difficulty with the technology disclosed in the '084 patent and any powder technology is that the interstitial oxygen content is unacceptably high for semiconductors, especially photovoltaic applications. This is because, without performing special steps, the native oxide on the powder particles results in high interstitial oxygen levels in the wafers. Relatively smaller particles result in relatively more interstitial oxygen in the finished product. To achieve a relatively thinner wafer, relatively smaller particles must be used. Therefore, to achieve relatively thinner wafers, if made from particles, there will be relatively more interstitial corals in the wafers.

예컨대, '084 특허는 분말로부터 만들어진 300미크론과 1000미크론 사이의 상대적으로 큰 두께의 범위를 가지는 웨이퍼들을 다룬다. 본 발명의 발명자들에 의해 행해진 이론 해석에 기초하면, 푸리에 변환 적외선 분광법(FTIR)인 ASTM-F1188에 의해 측정된 것처럼, 6×10¹⁷atoms/cc와 2×10¹⁸atoms/cc 사이에 있는 격자간 산소 함유량을 가지는 웨이퍼들이 만들어졌다고 믿어진다. 이론상 예로서는, 1㎚ 두께의 미세한 산화물 쉘(shell)을 갖는 150미크론의 직경을 가진 구 모양의 분말을 가정하면 1×10¹⁸atoms/cc인 총 산소 농도가 존재하게 된다. 실제로는, 실리콘 분말이 종횡비가 2:1보다 큰, 구 모양이 아니기 때문에, 위의 추정에서 사용된 이론상 구들보다 더 큰 표면적 대 부피비, 그리고 훨씬 더 높은 산소 농도를 가지게 된다. 300미크론 미만의 두께를 가진, 더 얇은 웨이퍼를 달성하기 위해서는, 더 작은 입자들이 요구되고, 이는 더 높은 산소 농도를 초래한다. 비록 '084 특허가 이론상으로는 100미크론 정도로 얇은 웨이퍼를 언급하였지만, '084 특허는 더 전형적인 것들은 350 내지 900미크론이 된다고 기술하고 있음이 강조되어야 한다. 가장 중요한 것은, 그것이 어떠한 공식적인 예도 가지지 않고, 본 명세서에서 개시된 공정들에 따라 임의의 실제 웨이퍼들을 만든다는 것도 논의하지 않다는 점이다. '084 특허가 더 두껍고 더 얇은 구역을 가지는 것으로 논의하고 있는 유일한 웨이퍼들은 그것들의 더 얇은 부분들에서 900미크론의 두께를 가지는 것이고, 그러한 웨이퍼들의 명백한 논의가 이루어진 것이 존재하지 않는다.For example, the '084 patent covers wafers with a relatively large thickness range between 300 microns and 1000 microns made from powder. Based on the theoretical analysis done by the inventors of the present invention, the lattice between 6×10 ¹⁷ atoms/cc and 2×10 ¹⁸ atoms/cc as measured by ASTM-F1188, Fourier Transform Infrared Spectroscopy (FTIR) It is believed that wafers with liver oxygen content have been made. As a theoretical example, assuming a spherical powder with a diameter of 150 microns with a fine oxide shell of 1 nm thickness, there will be a total oxygen concentration of 1×10 ¹⁸ atoms/cc. In practice, since the silicon powder is not spherical, with an aspect ratio greater than 2:1, it will have a larger surface area to volume ratio and a much higher oxygen concentration than the theoretical spheres used in the above estimate. To achieve a thinner wafer, with a thickness of less than 300 microns, smaller particles are required, which results in a higher oxygen concentration. It should be emphasized that although the '084 patent refers to wafers as thin as 100 microns in theory, the '084 patent states that the more typical ones are between 350 and 900 microns. Most importantly, it does not have any formal example, nor does it discuss making any actual wafers according to the processes disclosed herein. The only wafers that the '084 patent is discussing as having thicker and thinner regions are those with a thickness of 900 microns in their thinner portions, and no explicit discussion of such wafers has been made.

일반적으로, 얇은 웨이퍼들을 제조하기 위해 사용될 입자들은 웨이퍼의 완성된 두께의 1/3보다 커서는 안 된다고 믿어진다. 예컨대, 웨이퍼를 150미크론보다 얇게 만들기 위해서는, 분말 입자들이 50미크론보다 작아야 한다. 그러한 작은 치수의 입자들은 제공된 재료의 부피에 대해 매우 큰 표면적을 가지게 된다. 이러한 상대적으로 큰 표면적은 미세한 산화물, 탄화수소, 및 금속을 통한 상대적으로 많은 양의 격자간 산소가 반드시 동반된다. 너무 많은 격자간 산소는 빈약한 성능을 가져오기 쉬울뿐만 아니라, 극단적인 경우에는 분말이 적절히 녹고 결정화하는 것을 막을 수 있다. 그러한 적은 분말에서의 산소는 또한 많은 양의 SiO를 형성하게 되고, 이는 온도가 용융 온도보다 조금 낮은 경우에서도 용광로 어디서나 응축할 수 있다.In general, it is believed that the particles that will be used to make thin wafers should not be larger than one-third of the finished thickness of the wafer. For example, to make a wafer thinner than 150 microns, the powder particles must be smaller than 50 microns. Particles of such small dimensions will have a very large surface area for the volume of material provided. This relatively large surface area is necessarily accompanied by a relatively large amount of interstitial oxygen through fine oxides, hydrocarbons, and metals. Too much interstitial oxygen is not only prone to poor performance, but in extreme cases can prevent the powder from melting and crystallizing properly. Oxygen in such a small powder will also form large amounts of SiO, which can condense anywhere in the furnace even when the temperature is slightly below the melting temperature.

'084 특허의 5컬럼 1-10라인에서는 반도체 재료에서의 산화규소(또는 다른 반도체들에 관한 다른 산화물들)의 존재가 바람직하지 않은 오염이고, 상대적으로 더 작은 입자 사이즈들에 관해서도 상대적으로 더 나쁘다는 점이 인정된다. 그러므로 최종 웨이퍼에서 달성될 수 있는 두께를 제한하는, 입자 사이즈의 하한(lower limit)은 격자간 산소 오염에 관한 가능성(potential)에 의해 제한된다. 150미크론 이하의 두께를 가진 웨이퍼들을 제작하기 위해 요구되는 것처럼, 50미크론의 입자 사이즈를 갖는 분말을 사용하는 것은 300 내지 600미크론 크기의 웨이퍼를 만들기 위해 사용된 임자들에 존재하게 되는 것과 같이 분말의 더 작은 임자들에서 거의 4배나 더 많은 산소를 초래하게 된다. 그러므로 50미크론 입자들(150미크론 두께의 웨이퍼를 달성하기 위해)을 사용하는 것은, 적어도 3×10¹⁸atoms/cc의 격자간 산소를, 그리고 필히 더 많이 가지는 웨이퍼가 만들어지는 것이 예상된다.The presence of silicon oxide (or other oxides on other semiconductors) in the semiconductor material in lines 1-10 in 5 columns of the '084 patent is undesirable contamination and is relatively worse for relatively smaller particle sizes. Is acknowledged. Therefore, the lower limit of the particle size, which limits the thickness that can be achieved in the final wafer, is limited by the potential for interstitial oxygen contamination. As required to fabricate wafers with a thickness of less than 150 microns, the use of powders with a particle size of 50 microns is the same as those of those used to make wafers of 300 to 600 microns in size. In the smaller ones, almost four times more oxygen is produced. Therefore, using 50 micron particles (to achieve a 150 micron thick wafer) is expected to result in a wafer having at least 3×10 ¹⁸ atoms/cc of interstitial oxygen, and necessarily more.

격자간 산소 레벨들을 6×10¹⁷atoms/cc 미만의 임의의 값으로, 그리고 바람직하게는 2×10¹⁷atoms/cc 미만으로 가지는 것이 바람직하게 된다. 단지 2개의 브레이크 포인트를 고르기 위해, 더 적은 양의 격자간 산소의 각각의 정도를 달성하는 것(예컨대, 5×10¹⁷atoms/cc, 4×10¹⁷atoms/cc 등)이 더 높은 양들보다 더 많은 장점을 제공한다.It is desirable to have the interstitial oxygen levels at any value less than 6×10 ¹⁷ atoms/cc, and preferably less than 2×10 ¹⁷ atoms/cc. To pick just two breakpoints, achieving each degree of interstitial oxygen in a smaller amount (e.g., 5×10 ¹⁷ atoms/cc, 4×10 ¹⁷ atoms/cc, etc.) is more than higher amounts. It offers many advantages.

게터링(gettering)과 같은 알려진 열 처리를 통해 격자간 산소를 대략 2×10¹⁷atoms/cc 위로 정하는 것이 이론상으로는 가능하다. 그러므로 이러한 격자간 산소는 대략 그러한 값으로 아마도 감소하지만, 결정에서의 총 산소는 St. Joseph, Michigan의 LECO사에 의해 제공되는 것과 같은 IGA(Interstitical Gas Analysis)법에 의해 측정된 바와 같이, 적어도 8.75×10¹⁷atoms/cc로 상대적으로 그리고 불리하게 높게 남아 있다. 하지만, 총 산소 레벨을 8.74×10¹⁷atoms/cc(=10ppmw) 미만으로 가지는 것이 바람직하다. 이러한 값 미만, 그리고 바람직하게는 5.25×10¹⁷atoms/cc(=6ppmw) 미만의 어떠한 값도 장점을 제공하게 된다. 단지 2개의 브레이크 포인트를 고르기 위해, 더 적은 양의 총 산소의 각각의 정도를 달성하는 것(예컨대, 7×10¹⁷atoms/cc, 6×10¹⁷atoms/cc)이 상대적으로 더 많은 장점을 제공한다.It is theoretically possible to set the interstitial oxygen above approximately 2×10 ¹⁷ atoms/cc through a known heat treatment such as gettering. Therefore, this interstitial oxygen is probably reduced to approximately that value, but the total oxygen in the crystal is St. It remains relatively and unfavorably high, at least 8.75×10 ¹⁷ atoms/cc, as measured by the Interstitical Gas Analysis (IGA) method, such as that provided by Joseph, Michigan's LECO. However, it is desirable to have a total oxygen level of less than 8.74×10 ¹⁷ atoms/cc (= 10 ppmw). Any value less than this value, and preferably less than 5.25×10 ¹⁷ atoms/cc (=6ppmw) will provide an advantage. To pick just two breakpoints, achieving each degree of less total oxygen (e.g. 7×10 ¹⁷ atoms/cc, 6×10 ¹⁷ atoms/cc) offers relatively more advantages. do.

특히, 실리콘과 같은 반도체를 형성하는 웨이퍼에 기초한 분말에 관련된 또 다른 문제점은, 실리콘의 매우 높은 표면 장력에 기인한다. 얇은 웨이퍼는 실리콘 모두가 동시에 임의의 위치에서 녹는다면 분말 및 세터(setter) 기술로부터는 만들어질 수 없다. 일정한 최소량의 녹지 않은 실리콘이 표면 장력을 깨뜨리기 위해 필요하다. 그렇지 않으면 평평해진 얇은 구조보다는 실리콘의 볼(ball)들이 형성된다. '084 특허에서 개시된 웨이퍼 제작 공정은 부분적으로 실리콘 분말을 녹인 다음, 다른 측으로부터 남아 있는 녹지 않은 분말을 녹이기 전에, 일 측에 그것을 결정화하고, 이전에 성장한 실리콘 상에 에피텍셜 방식으로 성장을 계속시키는 것을 수반하였다. 7컬럼 55라인부터 8컬럼 64라인, 그리고 도 1과 도 2를 일반적으로 참조하라. 텍스트는 톱-다운(top-down) 가열 및 낟알(grain) 성장 공정을 묘사한다. '084 특허의 도 2는 용융물의 상부와 하부로부터 열이 인가되고 몸체를 응고시키는 것을 보여주고, '084 특허의 도 12와 15 컬럼 4-19 라인은 여전히 미립자로 되어 있는 재료(참조 번호 없음)인 부분적으로 용융된 재료(89)와 함께 동일한 것을 보여준다. 그러한 공정은 매우 얇은 분말 베드(bed) 두께로는 매우 어렵다. 어느 하나의 위치에서의 실리콘 분말의 전체 깊이(full depth)를 녹이는 것은 모든 곳에서 회피되어야 한다. 그렇지 않으면, 용융된 재료의 얇은 층이 뒤범벅이 되어, 볼링(balling)의 구역에 인접하게 구멍(hole)들이 형성되게 한다. 그러므로 분말과 세터 기술을 사용하게 되면, 만약 불가능하지 않다면, 실리콘(그리고 비슷하게 높은 표면 장력을 갖는 임의의 다른 반도체)으로 200미크론보다 얇은 웨이퍼를 얻은 것이 어려운데, 이는 한 번에 그것의 깊이의 나머지 전부를 녹이지 않고, 분말 입자들의 그러한 얕은 몸체의 깊이 일부만을 녹이는 것이 매우 어려워서 용융된 반도체의 구역을 엉망이 되게 하기 때문이다.In particular, another problem related to wafer-based powders forming semiconductors such as silicon is due to the very high surface tension of silicon. Thin wafers cannot be made from powder and setter technology if all of the silicon melts at the same time and in random locations. A certain minimum amount of undissolved silicon is needed to break the surface tension. Otherwise, balls of silicon are formed rather than a flattened thin structure. The wafer fabrication process disclosed in the '084 patent partially melts the silicon powder, then crystallizes it on one side and continues the growth in an epitaxial manner on the previously grown silicon before dissolving the remaining unmelted powder from the other side. Involved. See generally lines 7 to 55 to 64 lines for 8 columns, and FIGS. 1 and 2. The text describes the top-down heating and grain growth process. Figure 2 of the '084 patent shows that heat is applied from the top and bottom of the melt and solidifies the body, and the lines of Figures 12 and 15 of the '084 patent are still particulate (no reference number). It shows the same thing with the partially molten material 89. Such a process is very difficult with very thin powder bed thicknesses. Melting the full depth of the silicon powder at any one location should be avoided everywhere. Otherwise, a thin layer of molten material is jumbled, causing holes to form adjacent to the area of the bowling. Therefore, with powder and setter technology, it is difficult to obtain a wafer thinner than 200 microns with silicon (and any other semiconductor with similarly high surface tension), if not impossible, which means that all the rest of its depth at once. This is because it is very difficult to melt only a portion of the depth of such a shallow body of powder particles without melting the molten semiconductor, which messes up the area of the molten semiconductor.

분말 입자들로부터 웨이퍼를 제작하는 것은 또한 한 위치로부터 또 다른 위치로의 큰 두께 단차(step)들에 관련된 또 다른 문제점을 제공하고, 이러한 문제점은 분말이 많아야 50% 정도로 짙고, 더 일반적으로는 33% 정도로 짙다는 사실로 인한 것이다. 이러한 문제로 인해, 더 두꺼운 구역과 상대적으로 더 얇은 구역 사이의 전이시 뚜렷하게 얇은 부분과 형성된 몸체의 반대측 면상에 전체적인 평평함 부족을 가지지 않으면서 인접한 위치보다 20 내지 30%보다 더 두꺼운 구역을 가지는 것이 가능하지 않다. (다르게 얘기하면, 인접한 구역들의 두께들의 비는 1.3:1보다 클 수 없거나, 심지어 입자 사이즈들, 요구된 부분 품질 및 치수 균등에 따라 1.2:1만큼이나 작다) 분말의 밀도는 응고된 재료의 밀도의 약 1/3이다. (입자 사이즈는 이러한 파편이 일부 영향을 미친다) '084 특허의 도 9 및 도 12에서 세터 장치가 예시된다. 더 얇은 내부 구역 위로 올려지는, 세터(70)에서의 오목부(73)가, 세터의 구역(74)에서 형성된, 완성된 제품에서의 둘레를 형성하기 위해 사용되어야 한다면, 오목부(73)와 더 얕은 구역(74)에는 완성된 제품을 생성하기 위해 입자들의 충분한 깊이/부피가 처음에 제공되어야 한다.Fabricating a wafer from powder particles also presents another problem related to large thickness steps from one location to another, this problem being as dense as 50% at most of the powder, and more generally 33 It is due to the fact that it is as thick as %. Due to this problem, it is possible to have an area that is 20 to 30% thicker than the adjacent position without having a distinctly thin portion and a lack of overall flatness on the opposite side of the formed body at the transition between a thicker and a relatively thinner area Not. (In other words, the ratio of the thicknesses of adjacent zones cannot be greater than 1.3:1, or even as small as 1.2:1 depending on the particle sizes, the required part quality and dimensional uniformity) The density of the powder is the density of the solidified material. It is about 1/3. (Particle size has some influence on these fragments) The setter device is illustrated in Figs. The recess 73 in the setter 70, which is raised above the thinner inner zone, is to be used to form the perimeter in the finished product, formed in the zone 74 of the setter, the recess 73 and The shallower area 74 should initially be provided with a sufficient depth/volume of particles to produce the finished product.

이어지는 셋업(set up)에 관해 무슨 일이 일어나는지를 본다. 만약 세터에서의 오목부(74)가 깊이가 100미크론이고, 웨이퍼 두께가 주요 내부 구역에서 300미크론이 될 것이 요구된다면, 주요 구역에 있어서는 최종 300미크론 두께의 3배인, 총 900미크론의 깊이까지 이 구역 위에 분말을 쌓아 올리는 것이 필수적이 된다. 이는 트렌치(trench) 위에서 두께가 1000미크론이 된다는 것을 의미한다. 용융된 후, 완성된 몸체의 두께는 그 몸체 위에 있었던 분말의 깊이의 대략 1/3이 된다. 그러므로 내구 구역에서는 두께가 300미크론이 된다. 트렌치 위에서는 1/3×1000미크론=333미크론의 두께가 된다. 하지만, 트렌치는 내부보다 100미크론 더 깊다. 그러므로 둘레의 두께는 트렌치 바닥으로부터 측정된 바와 같이 333미크론이 되고, 중심 구역 아래는 100미크론이 되며, 내부의 두께는 평평한 내부 구역으로부터 측정된 300미크론이 된다. 형성된 몸체의 뒷면은 평평한 것과는 거리가 먼데, 이는 반대측 표면들이 트렌치로부터 100미크론 벗어나기 때문이다. 트렌치의 바닥으로부터 트렌치 위의 뒷면까지의 거리는 333미크론이 된다. 트렌치의 바닥의 레벨로부터 내부 구역 위의 뒷면까지의 거리는 400미크론이 되는데, 이는 내부 구역 위의 두께가 300미크론이고, 그러한 내부 구역이 100미크론 깊이의 트렌치의 바닥으로부터 100미크론만큼 이격되어 있기 때문이다. 그러므로 트렌치 위의 둘레와 내부 위의 구역 사이의 경계면에서의 뒷면의 인접한 구역들은, 각각 333미크론과 400미크론의 트렌치의 바닥으로부터 다른 거리만큼 위치하여, 그 2개 사이에는 67미크론의 조그(jog)를 남긴다.See what happens with the subsequent set up. If the concave portion 74 in the setter is 100 microns deep and the wafer thickness is required to be 300 microns in the main inner area, then in the main area it is three times the final 300 micron thickness, which is a total depth of 900 microns It becomes essential to stack the powder on the area. This means 1000 microns thick over the trench. After melting, the thickness of the finished body is approximately 1/3 of the depth of the powder on the body. Therefore, the thickness is 300 microns in the durable zone. Above the trench, it is 1/3 x 1000 microns = 333 microns thick. However, the trench is 100 microns deeper than the inside. Therefore, the circumferential thickness is 333 microns as measured from the bottom of the trench, 100 microns below the central area, and the inner thickness is 300 microns measured from the flat inner area. The back side of the formed body is far from being flat, since the opposite surfaces are 100 microns off the trench. The distance from the bottom of the trench to the back above the trench is 333 microns. The distance from the level of the bottom of the trench to the back above the inner section is 400 microns, since the thickness above the inner section is 300 microns, and such an inner section is 100 microns apart from the bottom of the trench 100 microns deep. . Therefore, adjacent regions on the back at the interface between the perimeter above the trench and the region above the inside are located at different distances from the bottom of the trench, respectively, of 333 microns and 400 microns, and a 67 micron jog between the two. Leaves.

평평함이 없는 것으로 인해, 트렌치와 내부 구역 사이의 모서리에 인접한 더 얇은 부분이 존재하게 된다. 이러한 더 얇은 부분은 더 약할 수 있거나, 응력 집중부(stress raiser)를 구성할 수 있고, 일반적으로 바람직하지 않다. 평평함이 없는 것은 둘레 주위에 더 큰 연장부(extension)를 확립하기 위해 제공된 더 깊은 트렌치에 관해서는 더 나쁘다. 이는 추가된 연장부로 인한 차이가, 절대적인(absolute) 상태에 존재하게 되는 추가된 연장부와, 증가된 연장부와 동일한 정도로 인한 차이 때문이지만, 이러한 추가된 연장부로 인한 추가된 분말은 추가된 양의 1/3까지 압축된다. 그러므로 200미크론 깊이를 가지는 둘레 트렌치에 있어서는, 뒷면에서의 조그가 124미크론(=300-((1100미크론/3)-200)의 차이가 된다.Due to the lack of flatness, there will be a thinner section adjacent to the edge between the trench and the inner region. These thinner sections may be weaker, or may constitute a stress raiser, and are generally undesirable. The lack of flatness is worse with respect to the deeper trench provided to establish a larger extension around the perimeter. This is because the difference due to the added extension is due to the difference due to the same degree as the increased extension and the added extension that will be present in the absolute state, but the added powder due to this added extension will be It is compressed to 1/3. Therefore, for a circumferential trench with a depth of 200 microns, the jog at the back is 124 microns (=300-((1100 microns/3)-200) difference.

전술한 고려 내용들은 또한, 더 얇은 구역의 두께에 비해 더 두꺼운 구역의 올려지고 연장된 부분의 사이즈의 비(ratio)의 항으로 표현될 수 있다. 만약 더 얇은 구역의 표면이 베이스(base) 레벨이라고 간주되면, 세터링 방법으로는 더 얇은 구역의 두께에 대한 베이스 레벨 위의 돌출부 연장의 비가 0.11보다 큰 정도까지 베이스 레벨 표면을 넘어 연장하는 돌출부를 갖는 몸체를 제작하는 것이 일반적으로 가능하지 않다. 어느 경우든, '084 특허는 더 큰 비를 가진 몸체들의 어떠한 예도 개시하지 않는다. 본 명세서에서 개시된 예만이 많아야 100미크론인 돌출부를 갖는, 900미크론의 얇은 구역을 가짐으로써, 100/900=0.11의 비를 나타낸다.The above considerations can also be expressed in terms of the ratio of the size of the raised and extended portions of the thicker regions to the thickness of the thinner regions. If the surface of the thinner area is considered to be at the base level, the settering method is to provide a protrusion extending beyond the base level surface to the extent that the ratio of the protrusion extension above the base level to the thickness of the thinner area is greater than 0.11. It is generally not possible to fabricate a body with a body. In either case, the '084 patent does not disclose any examples of bodies with larger ratios. Only the examples disclosed herein have a thin area of 900 microns with protrusions that are at most 100 microns, indicating a ratio of 100/900 = 0.11.

그러므로 본 발명의 목적은 일정한 제어된 구역들에서는 표준의 180-200미크론 두께의 반도체 웨이퍼보다 얇은, 상당히 큰 부분들에서는 80미크론만큼이나 얇고, 심지어 일부 경우에서는 50 내지 60미크론만큼이나 얇은 반도체 웨이퍼이지만, 이러한 더 얇은 웨이퍼는 종래의, 또는 거의 종래의 광발전용 적용예들에서 사용되기에 충분히 강하고 튼튼하다. 본 발명의 또 다른 목적은, 동일한 표면적을 가지는 표준 반도체 웨이퍼의 것보다 상대적으로 적은 부피를 가지는 반도체를 가지는 반도체 웨이퍼이다. 본 발명의 또 다른 목적은 국부적으로 더 얇지만, 여전히 강한 웨이퍼를 만드는 방법이다. 본 발명의 또 다른 목적은 더 적은 부피를 갖는 반도체 웨이퍼를 만드는 방법이다. 본 발명의 또 다른 목적은 3차원의 기하학적 형태를 갖는 웨이퍼들을 생성하는 것이다. 본 발명의 또 다른 목적은, 예컨대 6×10¹⁷atoms/cc, 그리고 바람직하게는 2×10¹⁷atoms/cc 미만인 임의의 값으로, 받아들일 수 있는 격자간 산소 함유량을 갖는 얇은 웨이퍼들을 생성하는 것이다. 관련된 목적은 8.75×10¹⁷atoms/cc(=10ppmw) 미만인 임의의 값, 그리고 바람직하게는 IGA에 의해 측정된 것과 같은 5.25×10¹⁷atoms/cc(=6ppmw) 미만인 임의의 값을 가지는 총 산소를 갖는 웨이퍼들을 생성하는 것이다. 또 다른 목적은 인접한 구역들이 1.28:1보다 큰 두께 비를 가지는 상이한 두께를 갖는 구역들을 가지는 반도체 웨이퍼이다. 전술한 내용에 관련된 목적은 더 얇은 구역의 베이스 레벨 위의 더 두꺼운 구역의 연장부가 더 얇은 구역의 두께의 0.11배보다 큰, 상이한 두께를 갖는 구역들을 가지는 반도체 웨이퍼이다. 본 발명의 또 다른 목적은 상이한 두께를 갖는 구역들을 가지는 반도체 웨이퍼로서, 이 경우 더 얇은 구역이 바람직하게는 180미크론보다 얇고, 특정 실시예에서는, 표면적의 적어도 80%를 넘게, 많게는 표면적의 95%를 넘게 연장된다.Therefore, it is an object of the present invention to be a semiconductor wafer thinner than a standard 180-200 micron thick semiconductor wafer in certain controlled areas, as thin as 80 microns in significantly larger portions, and even as thin as 50-60 microns in some cases. Thinner wafers are strong and sturdy enough to be used in conventional, or almost conventional, photovoltaic applications. Another object of the present invention is a semiconductor wafer having a semiconductor having a relatively smaller volume than that of a standard semiconductor wafer having the same surface area. Another object of the present invention is a method of making locally thinner but still strong wafers. Another object of the present invention is a method of making a semiconductor wafer having a smaller volume. Another object of the present invention is to produce wafers having a three-dimensional geometric shape. Another object of the present invention is to create thin wafers with acceptable interstitial oxygen content, with arbitrary values, e.g. 6×10 ¹⁷ atoms/cc, and preferably less than 2×10 ¹⁷ atoms/cc. . A related objective is to obtain total oxygen with an arbitrary value less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw), and preferably an arbitrary value less than 5.25×10 ¹⁷ atoms/cc (=6 ppmw) as measured by IGA. It is to create wafers that have. Another object is a semiconductor wafer having regions with different thicknesses in which adjacent regions have a thickness ratio of greater than 1.28:1. An object related to the foregoing is a semiconductor wafer having regions having different thicknesses, wherein the extension of the thicker region above the base level of the thinner region is greater than 0.11 times the thickness of the thinner region. Another object of the present invention is a semiconductor wafer having zones of different thickness, in which case the thinner zone is preferably thinner than 180 microns, and in certain embodiments, at least 80% of the surface area, more than 95% of the surface area Is extended beyond

간략한 요약Brief summary

일반적인 본 발명은 웨이퍼의 특별히 설계되거나 제어된 위치들에 있는, 다른 구역들보다 상대적으로 더 두꺼운 구역들을 가지는 반도체 웨이퍼이다. 또 다른 일반적인 본 발명은, 일반적으로 베이스 레벨에서 떨어지게 돌출하는 돌출부들이 있는, 베이스 레벨에 있는 레벨인 표면을 가지는 반도체 웨이퍼이고, 돌출부들이 또한 웨이퍼의 특별히 설계되거나 제어된 위치들에 있다. 더 구체적인 본 발명은 상대적으로 더 얇은 내부 구역과 상대적으로 더 두꺼운 둘레 구역을 가짐으로써, 균일하게 두꺼운 웨이퍼보다 반도체 재료를 덜 소비하는 반도체 웨이퍼이고, 이러한 반도체 웨이퍼는 또한 그것의 대다수의 표면 영역 위에서 상대적으로 더 두꺼운 웨이퍼보다 높은 효율을 가진다. 또 다른 구체적인 본 발명은 상대적으로 얇은 구역과, 이격된 리브(rib)들, 랜딩(landing)들, 스트라이프(stripe)들과 같은 하나 이상의 더 두꺼운 개별 구역들, 직사각형, 원, 다른 기하학적 모양 등을 가지는 아일랜드(island)들을 가짐으로써, 전기적이고 기계적인 연결 및 다른 결합에 관해 강화된 구역들을 제공하는 웨이퍼이다. 일반적으로, 본 발명은 180미크론보다 얇고, 60미크론 정도로 얇을 수 있지만, 더 일반적으로는 80미크론보다 두껍고, 바람직한 일 실시예에서는, 더 두꺼운 구역이 몸체의 표면 영역의 적어도 80% 위에서 연장된다. 본 발명은 또한 180미크론보다 두꺼운 얇은 섹션(section)들과 두께들의 비가 적어도 1.3:1인 더 두꺼운 섹션들을 가지는 웨이퍼들을 포함한다. 본 발명의 또 다른 것은, 격자간 산소 함유량이 6×10¹⁷atoms/cc 미만, 더 바람직하게는 2×10¹⁷atoms/cc 미만, 그리고 가장 바람직하게는 어떠한 격자간 산소도 발견되지 않는, 상대적으로 더 두꺼운 부분들이 있는, 상대적으로 얇은 웨이퍼이다. 또한, 그러한 웨이퍼들은 IGA에 의해 측정된 것처럼 총 산소의 8.75×10¹⁷atoms/cc(=10ppmw) 미만, 바람직하게는 5.25×10¹⁷atoms/cc(=6ppmw) 미만을 가진다. 본 발명의 또 다른 것은 상대적으로 얇은 부분들과 상대적으로 두꺼운 부분들을 갖는 웨이퍼로서, 이 경우 상대적으로 얇은 부분들은 180미크론 미만의 두께를 가지고, 상대적으로 두꺼운 부분들은 적어도 40 그리고 더 많게는 120 내지 200미크론만큼 더 얇은 부분들을 넘어 연장한다.The general invention is a semiconductor wafer having regions that are relatively thicker than other regions, in specially designed or controlled locations of the wafer. Another general invention is a semiconductor wafer having a surface that is level at the base level, with protrusions generally protruding away from the base level, and the protrusions are also in specially designed or controlled locations of the wafer. A more specific invention is a semiconductor wafer that consumes less semiconductor material than a uniformly thick wafer by having a relatively thinner inner region and a relatively thicker peripheral region, and such a semiconductor wafer also has a relatively thinner area over its majority surface area. It has higher efficiency than thicker wafers. Another specific invention provides a relatively thin section and one or more thicker discrete areas such as spaced ribs, landings, stripes, rectangles, circles, other geometric shapes, etc. A branch is a wafer that has islands, thereby providing enhanced areas for electrical and mechanical connections and other bonding. In general, the present invention is thinner than 180 microns and may be as thin as 60 microns, but more generally thicker than 80 microns, and in one preferred embodiment, the thicker regions extend above at least 80% of the surface area of the body. The invention also includes wafers having thin sections thicker than 180 microns and thicker sections with a ratio of thicknesses of at least 1.3:1. Another thing of the present invention is that the interstitial oxygen content is less than 6×10 ¹⁷ atoms/cc, more preferably less than 2×10 ¹⁷ atoms/cc, and most preferably no interstitial oxygen is found, relatively It is a relatively thin wafer with thicker parts. Also, such wafers have less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw) of total oxygen, preferably less than 5.25×10 ¹⁷ atoms/cc (=6 ppmw) of total oxygen as measured by IGA. Another aspect of the present invention is a wafer having relatively thin portions and relatively thick portions, in which case the relatively thin portions have a thickness of less than 180 microns, and the relatively thick portions have a thickness of at least 40 and more than 120 to 200 microns. Extend beyond the thinner parts.

전술한 발명 모두는, 예컨대 만약 있다면 6×10¹⁷atoms/cc 미만, 그리고 바람직하게는 2×10¹⁷atoms/cc 미만인 상대적으로 소량인 격자간 산소를 가지는 반도체로 유리하게 구성될 수 있다. 비록, 이들 값 사이의 차이가 조작하는 데 있어서, 특별히 상당하다고 여겨지지 않을지라도, 6×10¹⁷atoms/cc보다 크고 그 값보다 작은, 그리고 바람직하게는 2×10¹⁷atoms/cc 미만인 것 사이의 차이는 그 결과로 생기는 광발전용 성과 측면에서 매우 상당하다. 6×10¹⁷atoms/cc 이상의 격자간 산소를 가지고 광발전에 사용하기 위한 반도체는 더 낮은 효율과, 2%보다 큰 광 유도 분해를 만들지만, 2×10¹⁷atoms/cc 이하의 격자간 산소를 가지는 웨이퍼들이 바람직하게 되고, 2%보다 작은 상당히 더 낮은 광 유도 분해를 나타낸다. 전술한 발명들 모두는 또한 만약 있다면, 예컨대 8.75×10¹⁷atoms/cc(=10ppmw) 미만, 바람직하게는 5.25×10¹⁷atoms/cc(=6ppmw) 미만인, 상대적으로 소량인 총 산소를 가지는 반도체로 유리하게 구성될 수 있다.All of the above-described inventions can be advantageously constructed from a semiconductor having a relatively small amount of interstitial oxygen, for example less than 6×10 ¹⁷ atoms/cc, and preferably less than 2×10 ¹⁷ atoms/cc, if any. Although the difference between these values is not considered particularly significant in manipulation, between those greater than 6×10 ¹⁷ atoms/cc and less than that value, and preferably less than 2×10 ¹⁷ atoms/cc The difference is very significant in terms of the resulting photovoltaic performance. Semiconductors intended for use in photovoltaic power generation with 6×10 ¹⁷ atoms/cc or more interstitial oxygen produce lower efficiency and light-induced decomposition greater than 2%, but interstitial oxygen less than 2×10 ¹⁷ atoms/cc Branch wafers are preferred, and exhibit significantly lower light-induced degradation of less than 2%. All of the foregoing inventions are also a semiconductor with a relatively small amount of total oxygen, if any, for example less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw), preferably less than 5.25×10 ¹⁷ atoms/cc (=6 ppmw). It can be advantageously configured.

본 발명의 추가적인 것들에는 그러한 웨이퍼들로 구성된 태양 전지를 포함하고, 그들 중 일부에는 전술한 바와 같이, 상대적으로 더 두꺼운 구역들에서 전기적 접속이 제공될 수 있으며, 또한 그러한 전기 접속을 거쳐 서로 연결되는 태양 전지들과 더 두꺼운 웨이퍼 부분들로 구성된 태양 모듈들은 또한 전술한 바와 같이, 구성 웨이퍼들의 전체적인 얇음으로 인한 높은 효율을 이용한다. 본 발명의 추가적인 것들에는 전술한 바와 같이 두께가 변하는 웨이퍼, 셀들, 및 모듈들 중 임의의 것 및 전부를 만드는 방법들이 있다.Additional ones of the invention include solar cells composed of such wafers, some of which may be provided with electrical connections in relatively thicker regions, as described above, and are also connected to each other via such electrical connections. Solar modules composed of solar cells and thicker wafer portions also utilize a high efficiency due to the overall thinness of the constituent wafers, as described above. Additional aspects of the present invention include methods of making any and all of wafers, cells, and modules of varying thickness as described above.

일 실시예에서, 웨이퍼의 둘레 주위의 전체 구역의 두께는 내부, 또는 중심 구역에서의 두께보다 두꺼울 수 있다. 예를 들면, 웨이퍼의 내부 구역은 대략 100미크론의 두께와, 대략 180 내지 200미크론의 두께를 갖는 둘레 구역을 가질 수 있다. 이러한 더 두꺼운 둘레는 보통, 도 1에 도시된 것처럼 가장자리로부터 대략 1 내지 3㎜ 안쪽으로 연장될 수 있다. 이러한 식으로, 웨이퍼의 가장자리의 강도는 정상적인 균일한 두께를 갖는 웨이퍼의 가장자리의 강도와 비슷하게 된다.In one embodiment, the thickness of the entire region around the perimeter of the wafer may be thicker than the thickness in the inner, or central region. For example, the inner region of the wafer may have a thickness of approximately 100 microns and a peripheral region having a thickness of approximately 180 to 200 microns. This thicker perimeter can usually extend approximately 1-3 mm from the edge, as shown in FIG. 1. In this way, the strength of the edge of the wafer becomes similar to the strength of the edge of the wafer having a normal uniform thickness.

아래에 설명된 것처럼, 더 두꺼운 가장자리들은 많은 형태를 취할 수 있고, 많은 프로필들을 가질 수 있다.As explained below, thicker edges can take many forms and have many profiles.

또 다른 실시예에서는, 웨이퍼의 내부 내에 특별히 선택된 구역들이 다른 구역들보다 상대적으로 더 두꺼울 수 있다. 예를 들면, 상호 연결 버스 바(bus bar)들을 나중에 받게 되는 구역들에서 더 큰 두께를 갖는 스트라이프들을 가지는 웨이퍼가 만들어질 수 있다. 도 2는 그러한 두꺼워진 스트라이프들이 있는 웨이퍼의 일 예를 보여준다. 그러한 스트라이프들은 더 두꺼운 금속 도체들로의 납땜, 또는 접착제와 같은, 전기적 접속들의 스트레스들을 견디기 위해 더 튼튼하고, 균열에 더 잘 저항하는 구역들을 제공한다.In another embodiment, specially selected regions within the interior of the wafer may be relatively thicker than other regions. For example, a wafer can be made with stripes having a larger thickness in regions where the interconnecting bus bars will be later received. 2 shows an example of a wafer with such thickened stripes. Such stripes provide areas that are harder to withstand the stresses of electrical connections, such as soldering to thicker metal conductors, or adhesives, and more resistant to cracking.

상대적으로 두꺼워지는 내부와 둘레의 결합(combination)들을 가지는 다른 실시예가 본 발명들로서 예측되고, 아래에 설명된다. 둘레 또는 내부 구역의 부분들만이 두꺼워지는 실시예들이 또한 본 발명인 것으로 간주되고, 아래에 설명된다.Other embodiments with relatively thickened inner and circumferential combinations are contemplated as the present inventions and described below. Embodiments in which only portions of the circumferential or inner zone are thickened are also considered to be the present invention and are described below.

또 다른 본 발명은 그러한 두껍게 접해지거나 두꺼운 구역들과 얇은 내부 웨이퍼들을 사용하여 만들어진 태양 전지이다. 이러한 태양 전지는 태양 에너지 컬렉터(collector)들로서 종래의 균일한 두께를 갖는 반도체 웨이퍼들을 가지는 태양 전지들보다 가볍고, 덜 비용이 들며, 더 지속 가능하고, 더 효율적이다. 모듈을 제조하기 위해, 하나의 셀을 또 다른 셀에 연결하기 위해 요구된 전기적 접속이 손상의 위험이 덜 한 채로, 웨이퍼들에 제공될 수 있다.Another invention is a solar cell made using such thickened or thickened regions and thin inner wafers. Such solar cells are lighter, less expensive, more sustainable, and more efficient than solar cells having semiconductor wafers with conventional uniform thickness as solar energy collectors. In order to manufacture the module, the electrical connection required to connect one cell to another can be provided to the wafers, with less risk of damage.

또 다른 본 발명은, 본 발명의 반도체 웨이퍼들로 구성된 태양 전지들로 구성된 모듈이다. 그러한 모듈은 웨이퍼들의 두꺼움으로 인해 더 높은 효율을 나타내지만, 전기적 접속을 위한 상대적으로 더 두꺼운 둘레 구역과 상대적으로 더 두꺼운 구역들 모두 또는 어느 하나에 의해 제공된 강도(strength) 때문에 받아들일 수 없을 정도로 깨지기 쉽지 않다.Still another aspect of the present invention is a module composed of solar cells composed of the semiconductor wafers of the present invention. Such a module exhibits higher efficiency due to the thickening of the wafers, but is unacceptably broken due to the strength provided by either or both the relatively thicker circumferential and relatively thicker areas for electrical connection Uneasy.

본 발명 중 또 다른 것들은 그러한 두껍게 접해진 얇은 내부 웨이퍼들, 또는 선택적으로 두꺼운 구역들과 그 외의 얇은 구역들을 갖는 웨이퍼들을 만드는 방법들이다. 그러한 방법들 중 하나는, 본 명세서에서 개시된 상당한 창의적인 수정예인, 다이렉트 웨이퍼(Direct Wafer

)(DW)에 기초한다. 기초 방법은 위에서 참조된 다이렉트 웨이퍼 기술 특허에서 충분히 설명된다. 본 발명들인 DW 기술 방법들 중 일부 수정예들이 아래에 설명된다. 수정된 다이렉트 웨이퍼

방법에 기초하여 만들어진 웨이퍼들은, 6×10¹⁷atoms/cc 미만, 그리고 보통은 발견될 수 있는 격자간 산소가 없을 정도로 적은 경우에도 2×10¹⁷atoms/cc 미만인 격자간 산소 함유량을 가진다. 또한, 그러한 웨이퍼들은 8.75×10¹⁷atoms/cc(=10ppmw) 미만, 보통은 5.25×10¹⁷atoms/cc(=6ppmw) 미만의 총 산소를 가진다.Still other of the inventions are methods of making such thick tangent thin inner wafers, or, optionally, wafers having thick and other thin areas. One such method is Direct Wafer, a significant creative modification disclosed herein.

)(DW). The basic method is fully described in the direct wafer technology patent referenced above. Some modifications of the DW technology methods of the present invention are described below. Modified Direct Wafer

Wafers made based on the method have an interstitial oxygen content of less than 6×10 ¹⁷ atoms/cc, and usually less than 2×10 ¹⁷ atoms/cc, even when so small that there is no interstitial oxygen that can be found. Also, such wafers have total oxygen less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw), usually less than 5.25×10 ¹⁷ atoms/cc (=6 ppmw).

DW 기술 방법들에 의해 몰드 상에 형성된 웨이퍼의 두께는, 용융된 것으로부터 추출된 열의 양과, 관심 위치에서의 응고된 반도체 재료의 양, 그리고 또한 어느 정도는 그러한 위치에서의 열 추출율(열 흐름)에 의존적이다. 응고된 실리콘의 두께는 상한을 가지고, 이는 추출된 열의 총량에 기초한다. 이는 그것을 얼리기 위해서는 액체로부터 구체적인 양의 열이 추출되어야 하기 때문이다. 그 양을 녹음의 숨은 열이라고 부른다. 예컨대, 실리콘의 경우, 녹음의 숨은 열은 4.138kJ/㎤이다. 그러므로 실리콘의 부피를 동결시키기 위해서는, 국부적인 열 추출이 웨이퍼 두께의 매 100미크론마다 41.4J/㎤가 되어야 한다. 이는 용융된 것으로부터 추출된 열 정부가 숨은 열로부터 온 것이라고 생각하는 것이다. 달리 얘기하면, 이는 용융된 것이 이미 정확하게 결빙 온도에 있었다고 생각하는 것이다. 하지만, 이러한 양의 열이 너무 느리게 추출되면 - 너무 오랜 기간의 시간에 걸쳐 - 열은 그것 아래의 더 따뜻한 용융물로부터 응고된 웨이퍼 내로 전도되어, 용융된 재료로부터 추출된 순수한 열을 감소시키고, 따라서 그 결과로 생긴 웨이퍼의 두께를 감소시킨다. 그러므로 그렇게 느린 추출의 경우에서는, 필수적인 양의 열이 추출될지라도, 용융물이 다시 응고된 재료를 따뜻하게 하고, 따라서 동일한 정도까지 얼려지지 않게 된다.The thickness of the wafer formed on the mold by DW technology methods is the amount of heat extracted from the melted one, the amount of solidified semiconductor material at the location of interest, and also to some extent the rate of heat extraction at that location (heat flow). Depends on The thickness of solidified silicon has an upper limit, which is based on the total amount of heat extracted. This is because a specific amount of heat must be extracted from the liquid to freeze it. That amount is called the hidden heat of greenery. In the case of silicon, for example, the hidden heat of melting is 4.138 kJ/cm 3. Therefore, in order to freeze the volume of silicon, the localized heat extraction must be 41.4 J/cm 3 for every 100 microns of wafer thickness. This is to think that the heat government extracted from the molten one comes from hidden heat. In other words, this is to assume that the melt was already at the exact freezing temperature. However, if this amount of heat is extracted too slowly-over a too long period of time-the heat is conducted from the warmer melt below it into the solidified wafer, reducing the pure heat extracted from the molten material, and thus Reduce the resulting wafer thickness. Therefore, in the case of such a slow extraction, even if the necessary amount of heat is extracted, the melt warms the solidified material again and thus does not freeze to the same extent.

하나의 본 발명으로서, 또 다른 구역에 비해 하나의 구역에서 추출된 상대적으로 많은 열이, 상대적으로 많은 열 추출이 있는 위치에서 상대적으로 더 두꺼운 웨이퍼 구역의 형성을 가져온다고 결정되었다. 역으로, 또 다른 구역에 비해 한 구역에서의 상대적으로 적은 열 추출은 상대적으로 적은 열 추출이 있는 위치에서 상대적으로 더 얇은 웨이퍼 구역의 형성을 가져온다. 일반적으로, 더 큰 열 흐름을 겪는 위치들은 또한 더 많은 열 추출을 가지고, 열 흐름이 덜하게 이루어지는 위치들은 또한 열 추출이 덜하다.As one invention, it was determined that the relatively large amount of heat extracted in one zone compared to another zone resulted in the formation of a relatively thicker wafer zone in locations where there was a relatively large amount of heat extraction. Conversely, relatively little heat extraction in one zone compared to another results in the formation of a relatively thinner wafer zone at locations with relatively little heat extraction. In general, locations that experience greater heat flow also have more heat extraction, and locations where less heat flow occurs also have less heat extraction.

아래에 설명될 이유들 때문에, 본 발명의 웨이퍼들을 생성하기 위해 사용되는 방법들은 DW 기술 특허들에서 사용되는 조건(terms)과 같은 몰드 또는 몰드-시트와 비슷한, 웨이퍼에 모양을 주는 몸체가 종래의 몰드로서 기능하지 않도록, 중요한 방식으로 다이렉트 웨이퍼

기술 방법들과는 다르다. 몸체의 기능은 아래에서 설명된다. 하지만, 이러한 이유 때문에, 본 명세서에서 그것은 일반적으로 템플릿(template)이라고 불리거나, 몇몇 경우에서는 몰드가 아니라 패턴으로서 불린다.For reasons to be described below, the methods used to create the wafers of the present invention are similar to a mold or mold-sheet, such as the terms used in DW technology patents, in which a body giving shape to the wafer is conventional. Direct wafer in an important way so that it does not function as a mold

It is different from the technical methods. The function of the body is described below. However, for this reason, in this specification it is generally referred to as a template, or in some cases as a pattern rather than a mold.

예를 들면, 상대적으로 더 두꺼운 둘레 구역을 가지는 웨이퍼를 형성하는 것을 고려하면, 이는 내부 구역에 비해, 웨이퍼가 더 두꺼운 것이 바람직한 구역들에서, 둘레 주위의 용융된 재료로부터 추출된 더 많은 열이 존재하도록, 반도체 용융물로부터 템플릿으로의 열 흐름을 제어함으로써 달성될 수 있다. 이와 같이 형성된 웨이퍼는 그것이 내부에서보다는 둘레 주위에서 더 두껍게 될 것이다. 비슷하게, 상대적으로 더 두꺼운 스트라이프들이나, 특히 전기적 접속들과 연관될 다른 기하학적 형태에 관해서는, 상대적으로 더 두꺼울 것이 바람직한 위치들에서 추출된 상대적으로 더 많은 열이, 상대적으로 더 적은 열이 추출되는 구역들에 비해, 그러한 상대적으로 더 큰 두께를 초래하게 될 것이다.For example, considering forming a wafer with a relatively thicker circumferential region, this means that in regions where the wafer is preferably thicker, compared to the inner region, there is more heat extracted from the molten material around the circumference. So, it can be achieved by controlling the heat flow from the semiconductor melt to the template. A wafer formed in this way will be thicker around the perimeter than on the inside. Similarly, for relatively thicker stripes or other geometries to be associated with electrical connections, in particular, regions where relatively more heat is extracted from locations where it is desirable to be relatively thicker, and relatively less heat is extracted. Compared to those, it will result in such a relatively larger thickness.

다음은 하나의 명확하게 위치하고 설계된 구역으로부터 또 다른 구역으로의 열 추출시 제어되고 설계된 차이들을 제공하는 많은 상이한 방식을 논의하는 것으로, 코팅되지 않은 구역들에 비해 열 추출을 지체시키는(또는 요구된다면 늘리는) 템플릿 상의 코팅의 하나 이상의 구역을 제공하는 단계; 상이한 템플릿 위치들에서 상이한 템플릿 두께를 갖는, 따라서 상이한 위치들에서 얼마간의 열식 질량(thermal mass)을 갖는, 일반적으로 열식 질량과 열 추출을 적게 가지는 더 얇은 구역들에 비해 더 많은 열식 질량을 가지고 더 많은 열 추출을 겪게 되는 더 두꺼운 구역들을 제공하는 단계; 템플릿 표면에 걸쳐 상이한 위치들에서 상이한 양의 차이 압력을 제공하는 단계; 이들 상이한 위치들에서 열 추출이 상이하게 더 적은 열식 질량이 존재하거나 상이한 재료들의 삽입이 존재하도록, 빈 공간(void)들을 포함하는 것과 같이, 템플릿 자체 내에 국부적으로 상이한 열적 성질을 제공하는 단계; 및 이로 인해 투과성(permeability) 자체, 또는 상이한 정도의 투과성으로부터 발생하는 상이한 정도의 압력 차이로 인한, 상이한 정도의 열 추출을 제공하는 단계를 포함하지만, 이들에 국한되는 것은 아니다.The following discusses many different ways of providing controlled and designed differences in heat extraction from one clearly located and designed area to another, which delays (or increases if required) heat extraction compared to uncoated areas. ) Providing one or more zones of the coating on the template; More thermal masses with different template thicknesses at different template locations, and thus more thermal masses compared to thinner areas with less thermal mass and heat extraction in general, with some thermal mass at different locations. Providing thicker regions that are subjected to more heat extraction; Providing different amounts of differential pressure at different locations across the template surface; Providing different thermal properties locally within the template itself, such as including voids, such that the heat extraction at these different locations has differently less thermal mass or there is an insertion of different materials; And thereby providing different degrees of heat extraction due to the permeability itself, or to different degrees of pressure differences resulting from different degrees of permeability.

다음은, 예컨대 태양 에너지 수집 웨이퍼의 형성에서, 주로 광발전 용의 반도체 웨이퍼들을 형성하는 것을 논의한다. 전형적인 웨이퍼들은 크기가 156㎜×156㎜인 정사각형을 모양을 하고 있고, 일반적으로 평면 모양인 태양 에너지 수집 표면을 가지고 있다. 이러한 웨이퍼들은 이러한 평면에 직교하는 두께를 가지고, 일반적으로 180 내지 200미크론 범위의 두께를 가진다. 다음 논의의 주된 초점은 이러한 두께 치수이고, 태양 에너지 수집 표면의 평면에 직교하는 이러한 치수를 갖는 구조물의 사이즈를 가리키기 위해 일반적으로 얇은 및 두꺼운 이라는 용어가 사용된다. 태양 에너지 수집 표면의 평면 내에 있는 치수를 가지는 구조물이 묘사된다. 태양 에너지 수집 표면의 평면에서의 이들 구조물의 사이즈를 가리키기 위해, 넓은 및 좁은 또는 이와 비슷한 용어들이 일반적으로 사용된다. 다른 용도를 위한 웨이퍼를 형성하는 것이 또한 가능하다. 광발전용으로 사용하는 것에 관해 제시된 예들은 오직 설명의 목적을 위한 것이고, 청구항에서 달리 명시되지 않는 한, 본 명세서에서 주장된 본 발명을 광발전 용도에만 국한하는 것으로 여겨져서는 안 된다.In the following, for example, in the formation of a solar energy collection wafer, the formation of semiconductor wafers mainly for photovoltaic power generation is discussed. Typical wafers have the shape of a square of 156 mm x 156 mm in size and have a solar energy collection surface that is generally planar. These wafers have a thickness orthogonal to this plane, and generally have a thickness in the range of 180 to 200 microns. The main focus of the following discussion is on these thickness dimensions, and the terms thin and thick are generally used to refer to the size of structures having these dimensions orthogonal to the plane of the solar energy collection surface. Structures with dimensions that are within the plane of the solar energy collection surface are depicted. To refer to the size of these structures in the plane of the solar energy collection surface, terms broad and narrow or similar are generally used. It is also possible to form wafers for other uses. The examples presented with regard to use for photovoltaic power generation are for illustrative purposes only and should not be taken as limiting the invention claimed herein to photovoltaic applications, unless otherwise specified in the claims.

본 명세서에서 논의된 용해 방법들에 직접 따라 만들어진 웨이퍼들은, 격자간 산소 함유량이 6×10¹⁷atoms/cc 미만, 그리고 전형적으로는 2×10¹⁷atoms/cc 미만, 심지어는 탐지 가능한 격자간 산소가 없을 정도로 거의 없는, 바라는 낮은 산소 레벨들을 가진다. 또한, 그러한 웨이퍼들은 8.75×10¹⁷atoms/cc(=10ppmw) 미만인, 그리고 전형적으로는 5.25×10¹⁷atoms/cc(=6ppmw) 미만인 총 산소를 가진다.Wafers made according to the dissolution methods discussed herein have an interstitial oxygen content of less than 6×10 ¹⁷ atoms/cc, and typically less than 2×10 ¹⁷ atoms/cc, and even detectable interstitial oxygen. It has the desired low oxygen levels, almost none. In addition, such wafers have total oxygen less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw), and typically less than 5.25×10 ¹⁷ atoms/cc (=6 ppmw).

본 명세서에서 개시된 이들 및 다른 목적 및 양상은 도면의 그림들을 참조하여 보다 잘 이해될 것이다.These and other objects and aspects disclosed herein will be better understood with reference to the drawings in the drawings.

도 1은 상대적으로 얇은 100미크론 두께의 내부 구역과 상대적으로 두꺼운 200미크론 두께의 둘레 구역을 가지고, 내부 구역이 표준 180 내지 200미크론 두께의 실리콘 PV 웨이퍼보다 더 얇으며, 두꺼운 둘레가 너비가 대략 2㎜이고, 경사진 안쪽 가장자리를 가지는, 본 발명의 웨이퍼를 개략적으로 도시한 도면.
도 1a는 A에서의 도 1의 웨이퍼의 둘레 구역의 확대도.
도 1b는 둘레가 내부 구역보다 두꺼운 것을 보여주는, 라인 B-B를 따라 단면이 취해진, 도 1의 웨이퍼의 단면도.
도 2는 버스 와이어 연결을 위한 스트라이프들을 포함하는, 더 두꺼운 200 내지 300미크론 두께의 구역들과 얇은 100미크론의 내부 구역을 가지는, 본 발명의 웨이퍼를 개략적으로 도시한 도면.
도 2a는 스트라이프(들)가 인접한 내부 구역들보다 두껍고, 경사진 가장자리들을 가지는 것을 보여주는, 라인 A-A를 따라 단면이 취해진, 도 2의 웨이퍼의 확대된 단면도.
도 3은 셀의 효율과 웨이퍼 두께 PERC 셀 구조 사이의 관계를 보여주는 도식적 표현.
도 4는 예컨대 100미크론 두께를 가지는 상대적으로 얇은 내부 구역, 대략 150미크론의 두께와 1.5㎜의 폭을 가진 상대적으로 두꺼운 둘레 구역, 및 대략 150미크론의 높이(tall)와 2.7㎜의 폭을 가지는 내부보다 상대적으로 더 두꺼운 스트라이프들을 포함하는 구역들을 가지는, 본 발명의 웨이퍼를 개략적으로 도시하는 도면.
도 4a는 도 4의 구역 A의 확대도.
도 5는 상대적으로 얇은 100미크론의 내부 구역과, 상대적으로 두꺼운 200미크론의 둘레 구역을 가지고, 두꺼운 둘레가 대략 1㎜의 폭을 가지며, 그것의 내부 가장자리에서 예리한 모서리를 갖는, 본 발명의 웨이퍼를 개략적으로 도시하는 도면.
도 5a는 A에서의 도 5의 웨이퍼의 둘레 구역의 확대도.
도 5b는 둘레가 내부 구역보다 더 두꺼운 것을 보여주고, A-A를 따라 단면이 취해진, 도 5의 웨이퍼의 단면도.
도 6은 60미크론 두께의 매우 얇은 내부 구역과 200미크론 두께의 둘레 구역을 가지며, 둘레가 폭이 대략 2㎜이고 0.4㎜인 전이를 이루는 경사진 내부 가장자리를 가지는, 본 발명의 웨이퍼의 개략도.
도 6a는 A에서의 도 6의 웨이퍼의 둘레 구역의 확대도.
도 6b는 둘레가 내부 구역보다 더 두꺼운 것을 보여주고, A-A를 따라 단면이 취해진, 도 6의 웨이퍼의 단면도.
도 7은 상대적으로 얇은 100미크론의 내부 구역과 상대적으로 두꺼운 200미크론의 둘레 구역을 가지며, 더 두꺼운 구역의 폭이 대략 2㎜이고 내부의 얇은 정도(thinness)까지 약 2㎜인 전이 구역이 있도록, 얇은 내부로부터 두꺼운 둘레로의 전이가 매우 점진적인, 본 발명의 웨이퍼의 개략도.
도 7a는 A에서의 도 7의 웨이퍼의 둘레 구역의 확대도.
도 7b는 둘레가 내부 구역보다 더 두꺼운 것을 보여주고, A-A를 따라 단면이 취해진, 도 7의 웨이퍼의 단면도.
도 8은 100미크론 정도의 얇은 내부 구역과, 가장자리에서 200미크론인 두께로부터 내부 구역의 두께까지 점점 가늘어지는 둘레로부터 안쪽으로 연장하는, 상대적으로 더 두껍고 폭이 대략 2.4㎜인 이격된 버스 와이어 보강 랜딩들을 가지는 본 발명의 웨이퍼의 개략도로서, 그러한 랜딩들의 가장자리 외에 일반적으로 더 두꺼운 둘레 구역이 없는, 본 발명의 웨이퍼의 개략도.
도 8a는 도 8의 구역(A)의 확대도.
도 9는 상대적으로 얇은 100미크론의 내부 구역, 대략 150미크론 두께와 1.5㎜인 폭을 갖는 상대적으로 더 두꺼운 테두리 구역, 및 가장자리에서 테두리 구역의 두께로부터 내부 구역의 두께까지 점점 가늘어지고, 더 두꺼운 테두리 구역으로부터 안쪽으로 연장하며 대략 2.7㎜인 폭을 갖는 이격된 버스 와이어 랜딩들을 가지는, 본 발명의 웨이퍼의 개략도.
도 9a는 도 9의 구역(A)의 확대도.
도 10은, 예컨대 100미크론 두께의 상대적으로 얇은 내구 구역, 대략 150미크론의 두께와 1.5㎜인 폭을 갖는 상대적으로 더 두꺼운 테두리 구역, 가장자리에서 대략 150미크론인 테두리 구역의 두께로부터, 예컨대 100미크론인 내부 구역의 두께까지 점점 가늘어지고 더 두꺼운 테두리 구역으로부터 안쪽으로 연장하는, 대략 2.7㎜인 폭을 갖는 이격된 버스 와이어 랜딩, 및 버스 와이어들의 지지를 위해 웨이퍼의 폭에 걸쳐 이격된 버스 와이어 아일랜드들을 가지는, 본 발명의 웨이퍼의 개략도.
도 11은 랜딩, 아일랜드, 및 금속화가 제공되고 2개의 버스 와이어와 상호 연결된 얇은 내부를 갖는, 도 11에 도시된 바와 같은 2개의 웨이퍼의 개략도.
도 11a는 단일 버스 와이어 및 금속화의 부분, 그리고 랜딩 및 아일랜드를 보여주는, 도 11의 부분(A)의 확대도의 개략도.
도 11b는 아래의 금속화를 보여주기 위해 버스 바(bus-bar) 요소가 제거된, 도 11a에 도시된 웨이퍼의 확대된 부분의 부분 분해도.
도 12a, 도 12b, 도 12c, 도 12d, 및 도 12e는 얇은 내부와 더 두꺼운 둘레를 가지는 웨이퍼를 제공하기 위해, 2가지 단계로 쌓이는 기능 층의 적용 스테이지(stage)들을 개략적으로 도시하는 도면.
도 12a는 전체 표면 위에 제1 기능층이 제공된 템플릿을 도시하는 도면.
도 12b는 둘레 주위에 마스크가 있는, 도 12a의 템플릿을 도시하는 도면.
도 12c는 마스크의 내부 내에 쌓인 제2 기능층이 있는, 도 12b의 마스크된(masked) 템플릿을 도시하는 도면.
도 12d는 상이한 표면적을 갖는 2개의 적층된 기능층을 보여주고, 마스크가 제거된 도 12c의 템플릿을 도시하는 도면.
도 12e는 보통 사용시 있게 되듯이, 용융물 변(melt-ward side)이 아래로 향하도록 뒤집힌 도 12d의 템플릿을 도시하는 도면.
도 13a, 도 13b, 도 13c, 및 도 13d는 2개의 인터포저(interposer) 층들의 스테이지를 개략적으로 도시하는 도면.
도 13a는 테플릿만을 도시하는 도면.
도 13b는 전체 표면을 덮는 제1 인터포저 층을 갖는, 도 13a의 템플릿을 도시하는 도면.
도 13c는 얇은 내부와 더 두꺼운 둘레를 가지는 웨이퍼를 만들기 위해, 내부를 덮는 추가적인 인터포저 층이 있는, 도 13b의 덮인 템플릿을 도시하는 도면.
도 13d는 사용하는 동안 있게 되듯이, 용융물 변이 아래로 향하도록 뒤집힌 도 13c의 템플릿을 도시하는 도면.
도 14a는 분말 또는 다른 유체 형태로 쌓이거나, 자유롭게 서 있는 인터포저 몸체들로서의 기능성 재료의 스트립들로 덮인 템플릿을 개략적으로 도시하는 도면.
도 14b는 사용하는 동안 있게 되듯이, 용융물 변이 아래로 향하도록 뒤집힌 도 14a의 템플릿을 도시하는 도면.
도 15는 2개의 기능성 재료층이 있는 템플릿과, 그러한 템플릿의 용융물 표면에 형성된 웨이퍼를 부분 단면도로 개략적으로 도시하는 도면.
도 16은 템플릿과 분리된, 도 15의 웨이퍼를 부분 단면도로 개략적으로 도시하는 도면.
도 17은 더 얇은 내부 구역과 더 두꺼운 둘레 구역이 있는, 상이한 구역들에서의 상이한 두께를 가지는 템플릿을 개략적으로 도시하는 도면.
도 18은 두께가 변하는 템플릿과, 그러한 템플릿의 용융물 표면에 형성된 웨이퍼를 부분 단면도로 개략적으로 도시하는 도면.
도 19는 더 얇은 내부 구역과 더 두꺼운 둘레 구역이 있고, 또한 스트라이프, 랜딩, 및 아일랜드를 형성하기 위한 더 두꺼운 내부 구역들이 있는, 도 17에서와 같은 상이한 구역들에서 상이한 두께를 가지는 템플릿을 개략적으로 도시하는 도면.
도 19a는 라인 A-A를 따라 단면이 취해진, 도 19의 템플릿의 단면도를 개략적으로 도시하는 도면.
도 19b는 라인 B-B를 따라 단면이 취해진, 도 19의 템플릿의 단면도를 개략적으로 도시하는 도면.
도 20a는 템플릿의 용융물 표면에 웨이퍼가 형성된, 도 19a에 도시된 변하는 두께를 갖는 템플릿의 부분을 부분 단면도로 개략적으로 도시하는 도면.
도 20b는 템플릿의 용융물 표면에 웨이퍼가 형성된, 도 19b에 도시된 변하는 두께를 갖는 템플릿의 부분을 부분 단면도로 개략적으로 도시하는 도면.
도 21은 예시를 간략하게 하기 위해 구멍들이 개략적으로 도시되어 있고, 둘레 구역에 비해 내부 구역에서의 열적 성질이 다른 템플릿을 제공하기 위해 내부 내에 배치된 구멍들이 있는 템플릿을 도시하는 도면.1 has a relatively thin 100 micron thick inner region and a relatively thick 200 micron thick circumferential region, the inner region is thinner than a standard 180-200 micron thick silicon PV wafer, with a thick circumference of approximately 2 A schematic view of a wafer of the present invention, mm and having an inclined inner edge.
1A is an enlarged view of the circumferential region of the wafer of FIG. 1 in A;
FIG. 1B is a cross-sectional view of the wafer of FIG. 1 taken along line BB, showing that the perimeter is thicker than the inner zone.
FIG. 2 schematically shows a wafer of the invention, with thicker 200-300 micron thick regions and thin 100 micron inner regions, including stripes for bus wire connection.
FIG. 2A is an enlarged cross-sectional view of the wafer of FIG. 2 taken along line AA, showing that the stripe(s) are thicker than adjacent interior regions and have sloped edges.
3 is a schematic representation showing the relationship between cell efficiency and wafer thickness PERC cell structure.
Figure 4 shows, for example, a relatively thin interior region having a thickness of 100 microns, a relatively thick circumferential region having a thickness of approximately 150 microns and a width of 1.5 mm, and an interior having a tall of approximately 150 microns and a width of 2.7 mm. Schematic illustration of a wafer of the present invention, having regions comprising relatively thicker stripes.
Figure 4a is an enlarged view of area A of Figure 4;
5 shows a wafer of the present invention, having a relatively thin 100 micron inner region, a relatively thick 200 micron circumferential region, a thick circumference having a width of approximately 1 mm, and a sharp edge at its inner edge. A schematic diagram.
5A is an enlarged view of the circumferential region of the wafer of FIG. 5 in A;
FIG. 5B shows a cross-sectional view of the wafer of FIG. 5 taken along AA, showing that the perimeter is thicker than the inner region.
Figure 6 is a schematic diagram of a wafer of the present invention, having a very thin inner region 60 microns thick and a circumferential region 200 microns thick, the circumference approximately 2 mm wide and a sloped inner edge making a transition of 0.4 mm.
Fig. 6a is an enlarged view of the circumferential region of the wafer of Fig. 6 in A.
FIG. 6B is a cross-sectional view of the wafer of FIG. 6 taken along AA, showing that the perimeter is thicker than the inner region.
7 has a relatively thin 100 micron inner region and a relatively thick 200 micron circumferential region, such that the thicker region has a transition region approximately 2 mm wide and approximately 2 mm to the inner thinness, Schematic diagram of a wafer of the present invention in which the transition from thin inside to thick circumference is very gradual.
Fig. 7A is an enlarged view of the circumferential region of the wafer of Fig. 7 in A.
FIG. 7B is a cross-sectional view of the wafer of FIG. 7 taken along AA, showing that the perimeter is thicker than the inner zone.
Figure 8 is a relatively thicker, approximately 2.4 mm wide spaced bus wire reinforcement landing extending inward from a thin inner region of the order of 100 microns and tapering from a thickness of 200 microns at the edge to the thickness of the inner region. A schematic view of a wafer of the present invention having a field, with generally no thicker circumferential regions other than the edges of such landings.
Fig. 8a is an enlarged view of the area A of Fig. 8;
9 shows a relatively thin 100 micron inner region, a relatively thicker rim region having a width of approximately 150 microns and a width of 1.5 mm, and tapering from the thickness of the rim region to the thickness of the inner region at the edge, and a thicker rim A schematic view of a wafer of the present invention, with spaced bus wire landings extending inward from the zone and having a width of approximately 2.7 mm.
Fig. 9a is an enlarged view of the area A of Fig. 9;
Figure 10 is, for example, from the thickness of the rim region, which is approximately 150 microns at the edge, a relatively thin endurance region having a thickness of approximately 150 microns and a width of 1.5 mm, for example 100 microns. A spaced bus wire landing having a width of approximately 2.7 mm, tapering to the thickness of the inner region and extending inward from the thicker rim region, and having bus wire islands spaced across the width of the wafer for support of the bus wires. , A schematic diagram of the wafer of the present invention.
11 is a schematic view of two wafers as shown in FIG. 11, provided with landing, islands, and metallization and having a thin interior interconnected with two bus wires.
FIG. 11A is a schematic diagram of an enlarged view of part (A) of FIG. 11, showing a single bus wire and portion of metallization, and landing and islands;
11B is a partial exploded view of an enlarged portion of the wafer shown in FIG. 11A with the bus-bar elements removed to show the metallization below.
12A, 12B, 12C, 12D, and 12E schematically show application stages of a functional layer stacked in two stages to provide a wafer with a thin inner and thicker perimeter.
Fig. 12A shows a template provided with a first functional layer over the entire surface.
Fig. 12B shows the template of Fig. 12A with a mask around the perimeter.
FIG. 12C shows the masked template of FIG. 12B with a second functional layer stacked within the interior of the mask.
Fig. 12d shows the template of Fig. 12c with the mask removed, showing two stacked functional layers with different surface areas.
Fig. 12e shows the template of Fig. 12d inverted with the melt-ward side facing down, as will be in normal use.
13A, 13B, 13C, and 13D schematically illustrate a stage of two interposer layers.
13A is a diagram showing only the tablet.
FIG. 13B shows the template of FIG. 13A with a first interposer layer covering the entire surface.
FIG. 13C shows the covered template of FIG. 13B with an additional interposer layer covering the inside, to make a wafer with a thinner inside and a thicker perimeter.
FIG. 13D shows the template of FIG. 13C inverted with the melt side facing down, as will be during use.
Figure 14a schematically shows a template covered with strips of functional material as interposer bodies, stacked in powder or other fluid form, or as free standing interposer bodies.
Fig. 14b shows the template of Fig. 14a inverted with the melt side facing down, as will be during use.
Fig. 15 schematically shows a template with two layers of functional material and a wafer formed on the melt surface of such a template in partial cross-sectional view.
Fig. 16 schematically shows the wafer of Fig. 15, separated from the template, in a partial cross-sectional view.
Figure 17 schematically shows a template with different thickness in different zones, with a thinner inner zone and a thicker circumferential zone.
Fig. 18 is a diagram schematically showing, in a partial cross-sectional view, a template having a variable thickness and a wafer formed on a surface of a melt of the template.
Figure 19 schematically shows a template with different thickness in different zones as in Figure 17, with a thinner inner zone and a thicker perimeter zone, and also with thicker inner zones to form stripes, landings, and islands. Drawing to show.
FIG. 19A schematically shows a cross-sectional view of the template of FIG. 19 taken along line AA.
FIG. 19B schematically shows a cross-sectional view of the template of FIG. 19 taken along line BB.
Fig. 20A schematically shows, in a partial cross-sectional view, a portion of a template with varying thickness shown in Fig. 19A, with a wafer formed on the melt surface of the template.
Fig. 20B schematically shows, in partial cross-sectional view, a portion of the template with varying thickness shown in Fig. 19B, with a wafer formed on the melt surface of the template.
FIG. 21 is a diagram showing a template with holes disposed therein to provide a template with holes schematically shown for simplicity of illustration and different thermal properties in the inner zone compared to the perimeter zone.

본 명세서에서 개시된 발명들은 반도체 웨이퍼들과 그러한 웨이퍼들을 형성하는 방법에 관한 것이다. 이러한 발명은 비록 다른 사용을 위해 웨이퍼와 같은 물건의 형성을 위해 사용될 수 있을지라도, 광발전용 조립체들에서 사용하기 위한 반도체 웨이퍼와, 그러한 웨이퍼들과 그러한 조립체를 제작하는 방법에 특히 적용 가능하다. 일 예로서 실리콘 웨이퍼들이 논의되지만, 이러한 발명들은 반도체와 같은 실리콘에 국한되지 않는다. 비슷하게, 비록 광발전 용으로 사용하는 것이 본보기로서 논의되지만, 본 명세서에 개시된 방법들은 더 두꺼운 다른 것들보다 더 얇은 구역들을 가지는 것이 요구되고, 또한 특히 얇은 구역들이 상당히 얇고, 두꺼워진 구역들의 존재에 의해 어느 정도까지 강화되는, 본 명세서에서 설명된 템플릿과 같은 다공체를 사용하여, 일정 부피의 용융된 재료로부터 제조된 임의의 반도체 물건을 가지고 사용될 수 있다.The inventions disclosed herein relate to semiconductor wafers and a method of forming such wafers. This invention is particularly applicable to semiconductor wafers for use in photovoltaic assemblies, and methods of making such wafers and such assemblies, although it may be used for the formation of articles such as wafers for other uses. Silicon wafers are discussed as an example, but these inventions are not limited to silicon such as semiconductors. Similarly, although use for photovoltaic power is discussed as an example, the methods disclosed herein are required to have thinner areas than others, which are thicker, and in particular the thinner areas are considerably thinner, by the presence of thickened areas It can be used with any semiconductor article made from a volume of molten material, using a porous body such as the template described herein, which is strengthened to some extent.

위에서 논의된 것처럼, 본 명세서에서 개시된 발명들은 일반적으로 대부분의 표면 영역에 걸쳐, 일반적으로 180 내지 200미크론의 두께를 갖는 표준 광발전용 웨이퍼들보다 얇은 웨이퍼들에 관한 것일 수 있다. 본 발명의 웨이퍼들은 또한 더 두꺼운 구역들을 가지고, 이는 더 두꺼운 둘레 구역들 또는 더 두꺼운 스트라이프들, 아일랜드들, 연장하는 리브(rib)들, 랜딩들, 탭(tap)들, 또는 전기적 접속을 위한 다른 기하학적 형태들과 같이, 180미크론 미만의 균일한 두께를 가지는 웨이퍼로 존재하게 되는 것보다 큰 강도를 제공하는데 도움을 줄 수 있다. 전기 접속을 위해 증대된 튼튼함(robustness)과 같이, 강도 외의 다른 특징들이 또한 이들 다른 더 두꺼운 구조에 의해 제공될 수 있다. 본 명세서에서 사용된 것처럼, 웨이퍼가 더 얇은 내부 구역을 가진다고 얘기될 때에는, 스트라이프, 아일랜드 등과 같은 이들 다른 기하학적 형태들을 제외하고, 내부 구역의 대부분이 더 얇다는 것을 의미한다. 일반적으로, 내부 구역의 적어도 50%는 더 얇은 사이즈의 것이 되고, 더 일반적으로는 80% 또는 90%보다 많은 내부 구역이 더 얇은 사이즈의 것이 될 것이다. 일반적으로, 본 발명의 웨이퍼들은 140미크론보다 얇은, 바람직하게는 100미크론보다 얇아 60미크론만큼 얇게 된 내부 구역을 가진다. 특별한 조치를 취하면, 60미크론보다 훨씬 더 얇은 웨이퍼를 만드는 것이 가능할 수 있다. 일반적으로, 상대적으로 더 얇은 구역들에 대한 상대적으로 더 두꺼운 구역들의 비는 1.3 내지 1과 3 내지 1 사이에 있게 되지만, 더 작거나 더 클 수 있다. 대부분의 일반적인 경우, 광발전용으로는, 더 얇은 구역이 50미크론보다 얇게 되지는 않고, 더 두꺼운 구역은 250미크론보다 더 두껍게 되지 않는다고 생각되어진다. 두께의 이들 극한값(extreme) 모두를 갖는 웨이퍼는, 비록 이들 극한값 모두가 현재 실무 상황에서 동일한 웨이퍼에서 발견되지 않을 가능성이 더 있더라도, 장래에 가능하다.As discussed above, the inventions disclosed herein may generally relate to wafers that are thinner than standard photovoltaic wafers having a thickness of between 180 and 200 microns, generally over most of the surface area. The wafers of the present invention also have thicker regions, which may include thicker circumferential regions or thicker stripes, islands, elongating ribs, landings, taps, or other Like geometries, it can help to provide greater strength than would exist with a wafer having a uniform thickness of less than 180 microns. Other features besides strength may also be provided by these other thicker structures, such as increased robustness for electrical connections. As used herein, when a wafer is said to have a thinner inner region, it is meant that most of the inner region is thinner, except for these other geometries such as stripes, islands, etc. In general, at least 50% of the interior regions will be of a thinner size, and more generally more than 80% or 90% of the interior regions will be of a thinner size. In general, the wafers of the present invention have an inner region thinner than 140 microns, preferably thinner than 100 microns, as thin as 60 microns. If special measures are taken, it may be possible to make wafers much thinner than 60 microns. In general, the ratio of the relatively thicker regions to the relatively thinner regions will be between 1.3 and 1 and 3 to 1, but may be smaller or larger. In most common cases, for photovoltaic applications, it is believed that the thinner regions do not become thinner than 50 microns, and the thicker regions do not become thicker than 250 microns. Wafers with all of these extremes of thickness are possible in the future, even though it is more likely that not all of these extremes will be found on the same wafer in the current practice.

본 명세서에서 사용된 바와 같은 더 두꺼운 구역들과 더 얇은 구역들의 의미는, 종래의 와이어-손(wire-sawn) 광발전용 웨이퍼 두께의 자연스런 변화로 인한 일부 설명을 필요로 한다. 와이어-손 웨이퍼들은 보통 톱질하는 방향에서 쐐기 모양을 취하는데, 이는 웨이퍼를 잘라내기 위해 브릭(brick)의 리딩 에지(leading edge)에 절단 와이어가 들어갈 때, SiC와 같은 절단 슬러리(cutting slurry)가 부스러지고 또한, 그것과 함께 벗겨진 Si를 운반하여, 와이어가 톱질되는 브릭의 기존 가장자리까지 이동될 때 커프(kerf) 두께의 변화를 가져오기 때문이다. 그러므로 리딩 부분에서보다 절단 경로의 트레일링(trailing) 부분에서 브릭으로부터 더 많은 재료가 제거된다. 톱질된 웨이퍼에 관한 전형적인 두께 변동은 10미크론과 30미크론 사이에 있게 되고, 이 경우 두께 변화는 하나의 가장자리로부터 나머지 가장자리까지 사실상 체계적이다. 절단 와이어의 길이에 나란한 웨이퍼의 두께는 와이어의 한쪽 끝에서부터 다른 쪽 끝까지 대략 동일하다. 와이어가 움직이는 방향에서 변화가 생긴다. 일반적으로, 이들 톱질되어 잘려진(saw-cut) 관련된 이유(cause)들로 인한 웨이퍼 내에서의 두께 차이는 더 두꺼운 부분의 20% 이하이다.The meaning of thicker and thinner regions as used herein requires some explanation due to the natural variation in the thickness of a conventional wire-sawn photovoltaic wafer. Wire-hand wafers are usually wedge-shaped in the sawing direction, which is a cutting slurry such as SiC when the cutting wire enters the leading edge of the brick to cut the wafer. This is because it carries the Si crumbly and with it the peeled off, resulting in a change in the kerf thickness as the wire is moved to the existing edge of the brick being sawed. Therefore, more material is removed from the brick in the trailing portion of the cutting path than in the leading portion. Typical thickness variations for sawed wafers will be between 10 microns and 30 microns, in which case the thickness variation is substantially systematic from one edge to the other. The thickness of the wafer parallel to the length of the cutting wire is approximately the same from one end of the wire to the other. There is a change in the direction the wire moves. In general, the difference in thickness within the wafer due to these saw-cut related causes is less than 20% of the thicker portion.

본 명세서에서 사용된 것처럼, 본 발명의 웨이퍼의 한 구역이 또 다른 구역보다 두껍다고 언급될 때에는, 특별히 설계된 국부적인 두께 변동이 존재하고 생성되었음을 의미한다. 변화를 정하는 것(placement)이 설계되고 특별히 제어된다. 더 두껍다는 용어는 톱질해 잘려진 것(saw cut)의 리딩 에지로부터 트레일링 에지까지, 위에서 논의된 톱질(sawing)로 인한 변화와는 다른 것을 의미하는 것으로 의도된다. 백분율 관점으로부터 고려하면, 특별히 설계되고, 국부적으로 제어된 차이로 인한 웨이퍼 내에서의 두께의 차이는 보통 더 두꺼운 부분의 두께의 20% 이상이다.As used herein, when it is mentioned that one area of the wafer of the present invention is thicker than another area, it means that a specially designed local thickness variation exists and has been created. Placement is designed and specially controlled. The term thicker is intended to mean something different from the change due to the sawing discussed above, from the leading edge of the saw cut to the trailing edge. Considered from a percentage point of view, the difference in thickness within the wafer due to a specially designed, locally controlled difference is usually at least 20% of the thickness of the thicker portion.

본 명세서에서 사용된 것처럼, 어떤 구역의 두께는, 하나의 웨이퍼 표면으로부터 반대측 웨이어 표면까지의 용량성(capacitive) 두께 센서들을 사용하여 측정된 것과 같은, 평균 두께를 의미하고, 이는 위치에 의한 두께의 x-y 맵(map)을 생성한다. 예컨대 크고 얇은 내부 구역과 제2의 더 두꺼운 구역(둘레와 같은 연속 구역이나 아래에 논의된 것과 같이 아일랜드나 랜딩과 같은 연속되지 않는 구역 섹션들)을 가지는 웨이퍼를 고려하게 되면, 웨이퍼 표면의 x-y 맵이 제2 구역(들)(더 큰 두께를 갖는)을 배제시킬 수 있다. 제1의 더 얇은 구역 내에서의 두께 변화가 존재할 수 있다. (예컨대, 본 발명에 따라 만들어진 웨이퍼들의 맵 상의 모든 점들 중 최대인 것에서 최소인 것을 뺀 것으로 계산된, 전형적인 TTV, 즉 최대로서 계산된 총 두께 변화는 200미크론 두께의 웨이퍼에 관해서는 40미크론과 80미크론 사이에 범위에 있을 수 있다) 하지만, 제1 구역의 평균 두께는 제2 구역의 평균 두께보다 상당히(>20%) 적다.As used herein, the thickness of a region refers to the average thickness, as measured using capacitive thickness sensors from one wafer surface to the opposite wafer surface, which is the thickness by position. Create an xy map of. Consider a wafer with a large, thin inner region and a second thicker region (contiguous regions such as perimeter or non-contiguous region sections such as islands or landings as discussed below), then the xy map of the wafer surface. This second zone(s) (with a larger thickness) can be excluded. There may be a thickness variation within the first thinner region. (E.g., a typical TTV, calculated as the maximum minus the minimum of all points on the map of wafers made according to the invention, i.e., the total thickness change calculated as maximum is 40 microns and 80 microns for 200 microns thick wafers. May range between microns), however, the average thickness of the first region is significantly (>20%) less than the average thickness of the second region.

제2 구역에 관한 더 좁은 둘레의 경우에서는, 두께를 결정하기 위한 측정 방법이 가장자리 비전(vision) 카메라들에 의한 것과 같이 다를 수 있는데, 이는 용량성 센서들이 5㎜까지의 측정 스폿(spot)을 가지고 좁은 릿지(ridge)들을 탐지할 수 없기 때문이다.In the case of a narrower circumference relative to the second zone, the measurement method to determine the thickness can be different, such as by edge vision cameras, which capacitive sensors have a measurement spot of up to 5 mm. This is because it cannot detect narrow ridges.

다음은 본 발명의 웨이퍼들의 몇몇 상이한 타입과 기하학적 형태를 먼저 논의하게 된다. 그런 다음 그러한 웨이퍼들을 형성하는 방법들을 논의한다.The following will first discuss several different types and geometries of the inventive wafers. Then we discuss methods of forming such wafers.

도 1은 예컨대 대략 100미크론과 같이, 180미크론보다 얇은 내부 구역(120)의 넓은 공간(expanse)(110)을 가지는 웨이퍼(100)를 개략적으로 보여준다. 둘레 구역(130)은 그것의 범위 내에서 표준 실리콘 PV 웨이퍼의 전체 두께에 관한 범위를 포함하는, 예컨대 180 내지 250미크론 두께와 같이, 더 두꺼울 수 있다. 그러므로 더 얇은 부분의 두께에 대한 더 두꺼운 부분의 두께의 비는 적어도 1.8:1이 되고, 이러한 비는 '084 특허에서 개시된 거소가 같이 분말에 기초한 기술을 사용하여서는 달성 가능하지 않다. 더 두꺼운 둘레(130)는 보통, 도 1에 도시된 것처럼 가장자리로부터 0.5 내지 3㎜, 바람직하게는 1 내지 2㎜까지 연장될 수 있다. 그러므로 그것의 폭(w)은 대략 1 내지 3㎜가 될 수 있다. 안쪽 모서리(134)는 더 높고 더 두꺼운 둘레(130)로부터 더 낮고 더 얇은 내부(120)까지 경사져 있다. 웨이퍼(100)의 가장자리(132)의 강도는 정상적인 웨이퍼의 가장자리의 강도와 비슷하게 된다. 도 1에 도시된 실시예는 2㎜의 둘레 폭(w)을 가지고, 이 경우 더 두꺼운 부분으로부터 대략 0.4㎜인 더 얇은 부분으로의 점진적인 전이 구역이 존재한다.1 schematically shows a wafer 100 having an expand 110 of an inner region 120 that is thinner than 180 microns, such as approximately 100 microns, for example. The circumferential region 130 may be thicker, such as 180-250 microns thick, including within its range a range relating to the overall thickness of a standard silicon PV wafer. Therefore, the ratio of the thickness of the thicker portion to the thickness of the thinner portion is at least 1.8:1, and this ratio is not achievable by using a powder-based technique as described in the '084 patent. The thicker perimeter 130 can usually extend 0.5 to 3 mm, preferably 1 to 2 mm from the edge, as shown in FIG. 1. Therefore, its width w can be approximately 1 to 3 mm. The inner edge 134 slopes from the taller and thicker perimeter 130 to the lower and thinner interior 120. The strength of the edge 132 of the wafer 100 is similar to that of the normal wafer edge. The embodiment shown in Fig. 1 has a circumferential width w of 2 mm, in which case there is a gradual transition zone from the thicker portion to the thinner portion, approximately 0.4 mm.

실제로, 몇몇 방식으로 더 두꺼운 둘레(130)가 정상적인 경우의 균일한 두께의 웨이퍼에서 동일한 두께를 갖는 가장자리보다 더 강하게 된다. 예를 들면, 상대적으로 얇은 중심(110)과 상대적으로 두꺼운 가장자리(132)를 갖는 본 발명의 웨이퍼(100)가 웨이퍼 캐리어 또는 하드웨어의 다른 조각(piece)에 맞닿아 부딪힐 때에는, 균일한 두께의 웨이퍼인 경우보다 적은 힘으로 그렇게 하게 되는데, 이는 대체로 더 얇은 웨이퍼(100)가 더 적은 질량을 가지게 되고 따라서 더 적은 모멘텀을 가지게 되며, 따라서 멈추기 위해서는 더 적은 힘을 필요로 하기 때문이다. 또한, 더 얇은 내부 섹션을 갖는 웨이퍼는, 표준 두께를 갖는 웨이퍼와 비교하여, 이러한 내부 구역에서 훨씬 더 많은 기울어짐과 구부러짐(bending)을 유지할 수 있다. 심지어 더 두꺼운 테두리 구역은 동일한 두께를 갖는 풀(full) 웨이퍼보다 더 많은 구부러짐을 유지할 수 있는데, 이는 고체역학 분야에서 이해되는 것처럼, 전자가 빔(beam)과 같이 구부러지고, 후자가 플레이트(plate)와 같이 거동하기 때문이다. 그러므로 얇은 내부와 두꺼운 둘레를 갖는 웨이퍼는 일반적으로 균일한 정상 두께를 갖는 정상 웨이퍼, 또는 균일한(비록 더 얇지만) 두께를 갖는 얇은 웨이퍼보다 단단하고 더 튼튼하다.In fact, in some way the thicker perimeter 130 becomes stronger than the edge of the same thickness in the normal case of a wafer of uniform thickness. For example, when the wafer 100 of the present invention having a relatively thin center 110 and a relatively thick edge 132 abuts against a wafer carrier or another piece of hardware, it has a uniform thickness. This is done with less force than in the case of a wafer, because generally the thinner wafer 100 has less mass and thus less momentum, and thus requires less force to stop. In addition, wafers with thinner inner sections can maintain much more tilt and bending in these inner regions compared to wafers with standard thickness. Even thicker edge regions can hold more bend than full wafers of the same thickness, which, as understood in the field of solid state mechanics, is where the former bends like a beam and the latter is a plate. Because it behaves like Therefore, a wafer with a thin inner and a thick circumference is generally harder and more robust than a normal wafer with a uniform normal thickness, or a thin wafer with a uniform (albeit thinner) thickness.

또한, 그러한 웨이퍼는 그것의 전체적인 상대적 두께로 인해, 그러한 웨이퍼의 둘레 또는 다른 더 두꺼운 구역들을 제외하고는, 위에서 언급된 PERC와 같은 양호한 광 트랩핑(light trapping)과 낮은 표면 조합(surface combination)을 초래하는 셀 구조(cell architecture)에서 더 높은 효율을 가진다. 그러한 두꺼운 테두리(또는 두꺼운 구역들)과 얇은 내부 웨이퍼는, 동일하거나 더 나쁜 강도 또는 동일하거나 더 나쁜 효율, 또는 둘 다를 갖는 종래의 균일하게 두꺼운 웨이퍼의 경우보다 상당히 적은 반도체 재료로 구성되어 있다.In addition, due to its overall relative thickness, such wafers have good light trapping and low surface combination, such as the PERC mentioned above, except for the perimeter or other thicker areas of such wafers. It has higher efficiency in the resulting cell architecture. Such thick rims (or thick regions) and thin inner wafers are made of significantly less semiconductor material than in the case of a conventional uniformly thick wafer having the same or worse strength or the same or worse efficiency, or both.

그러므로 본 발명의 그러한 웨이퍼는 상당히 더 저렴한 재료 비용을 가지는데, 이는 그러한 웨이퍼가 균일한 두께를 갖는 웨이퍼보다 적은 반도체 재료로 구성되어 있기 때문이다. 예컨대, 위에서 언급된 100미크론 두께의 내부, 200미크론 두께와 2㎜와 폭을 갖는 둘레인 치수를 갖는 웨이퍼는 균일한 두께는 갖는 200미크론 두께의 웨이퍼에 관해 필요로 하는 반도체의 대략 60% 이하로 구성되어 있다.Therefore, such wafers of the present invention have significantly lower material costs, since such wafers are composed of less semiconductor material than wafers of uniform thickness. For example, a wafer with a 100 micron thick inner, 200 micron thick and circumferential dimension with a width of 2 mm and a thickness of 100 microns mentioned above would be less than about 60% of the semiconductor required for a 200 micron thick wafer with a uniform thickness. Consists of.

예를 들면, 156㎜×156㎜×200미크론 두께인 치수를 갖는, 표준 웨이퍼의 부피는 4.87㎤이고, 그것의 질량은 대략 11.2그램이다. 100미크론 두께를 갖는 중심 섹션과 200미크론 두께를 가지고 폭이 2㎜인 테두리를 가지는 웨이퍼는 2.56㎤의 부피와 대략 5.88그램의 질량을 가짐으로써, 표준 웨이퍼의 질량의 대략 50%가 절약된다.For example, having dimensions of 156 mm×156 mm×200 microns thick, the volume of a standard wafer is 4.87 cm 3, and its mass is approximately 11.2 grams. A wafer with a central section 100 microns thick and a 200 micron thick border 2 mm wide has a volume of 2.56 cm 3 and a mass of approximately 5.88 grams, saving approximately 50% of the mass of a standard wafer.

본 명세서에서 사용된 것처럼, 둘레 구역은 정사각형, 직사각형, 원일 수 있는 임의의 모양 또는 임의의 다른 모양을 갖는 웨이퍼의 전체 경계를 실질적으로 둘러싸는 구역이다.As used herein, a circumferential region is a region that substantially encloses the entire boundary of a wafer having any shape, which may be square, rectangular, circle, or any other shape.

또 다른 실시예에서는, 웨이퍼의 내부 내의 일정한 구역들이 특수한 기능상 이유들로 인해 더 두껍게 만들어진다. 예를 들면, 도 2를 참조하여 개략적으로 도시된 것처럼, 웨이퍼(200)는 상호 연결 버스 바(bus bar)를 나중에 수용하게 되는 웨이퍼(200)의 구역들에 위치하고 더 큰 두께를 갖는 스트라이프들(240a, 240b, (중간 스트라이프들을 도시되지 않음), 240i)을 가질 수 있다. 스트라이프(240a 내지 240c)는, 예컨대 100미크론의 두께를 가지는 정상적인 180 내지 200미크론 두께의 웨이퍼보다 달리 더 얇은 내부 구역(210)에서 설정된다. 스트라이프들은, 비록 그것들이 이러한 목적을 위해 필요로 하지 않을지라도 250미크론 정도로 두꺼울 수 있다. 전기적 접속을 위해서 150미크론과 250미크론 사이인 두께가 유리하다고 믿어진다. 그러므로 더 얇은 부분의 두께에 대한 더 두꺼운 부분의 두께의 비는 적어도 1.5:1이 되고, 이러한 비는 '084 특허에서 개시된 것과 같이, 분말에 기초한 기술을 사용하여서는 달성될 수 없다.In another embodiment, certain regions within the interior of the wafer are made thicker for special functional reasons. For example, as schematically shown with reference to FIG. 2, the wafer 200 is located in regions of the wafer 200 that will later receive an interconnecting bus bar and has stripes ( 240a, 240b, (middle stripes not shown), 240i). Stripes 240a-240c are set in an inner region 210 that is thinner than a normal 180-200 micron thick wafer having a thickness of, for example, 100 microns. Stripes can be as thick as 250 microns, although they are not needed for this purpose. It is believed that a thickness between 150 microns and 250 microns is advantageous for electrical connections. Therefore, the ratio of the thickness of the thicker portion to the thickness of the thinner portion is at least 1.5:1, and this ratio cannot be achieved using a powder-based technique, as disclosed in the '084 patent.

둘레 구역들과 임의의 더 두꺼운 내부 구역들의 두께는 중앙 구역의 두께에 관련하여 선택될 수 있다. 보통, 얇은 구역에 대한 두꺼운 구역의 두께의 비는 1.28:1과 3:1 사이에 있지만, 몇몇 전형적인 사용의 경우에는 5:1만큼이나 클 수 있다. 달리 얘기하면, 더 얇은 구역의 두께에 대한 더 얇은 구역의 표면의 베이스 레벨을 넘는 더 두꺼운 구역의 연장부의 사이즈의 비 측면에서, 그 비는 보통 0.28과 0.4 사이에 있다.The thickness of the circumferential zones and any thicker inner zones can be selected with respect to the thickness of the central zone. Usually, the ratio of the thickness of the thick to thin section is between 1.28:1 and 3:1, but for some typical uses it can be as large as 5:1. In other words, in terms of the ratio of the size of the extension of the thicker region over the base level of the surface of the thinner region to the thickness of the thinner region, the ratio is usually between 0.28 and 0.4.

관련 분야에 알려진 바와 같이, 특정 타입의 셀 구조에 있어서는, 상대적으로 더 얇은 웨이퍼를 가지는 태양 전지의 효율이 상대적으로 더 두꺼운 웨이퍼를 가지는 태양 전지의 효율보다 높을 수 있다. 그것이 사실인 셀 구조의 타입은 PERC(Passivated Emitter Rear Contact)와 PASHA를 포함하지만 이들에 국한되지는 않는다. PASHA 구조에서는, 셀의 뒷면이 두껍게 도핑된 구역으로 구성되어, 관련 분야에 알려진 것처럼 뒷면 필드를 생성하여 셀의 앞쪽으로 소수 캐리어들을 쫓아 버린다. 셀 도체의 뒤에 있는 도체는 금속의 전체(full) 영역보다는 핑거(finger)의 형태를 하고 있다. 이들 핑거 사이의 실리콘 표면은 부동태화될 수 있고, 이는 뒷면 필드와 결합하여 포괄적인 부동태화를 제공한다. 셀의 뒤에 도달하는 적외선 광은 양호한 광학 반사기와 마주쳐 셀에 다시 들어갈 수 있다. 이러한 구조는 특히 얇은 웨이퍼에 잘 맞는데, 이는 뒷 부분에서의 금속의 도달 범위(coverage)가 적을수록 실리콘과 실제 금속 사이의 열 팽창 부정합(mismatch)으로 인해 웨이퍼가 활 모양으로 휘어지는 것이 덜하게 되기 때문이다. 이는 몇 가지 물리적 이유로부터 생긴다.As known in the related art, for certain types of cell structures, the efficiency of a solar cell having a relatively thinner wafer may be higher than that of a solar cell having a relatively thicker wafer. The types of cell structures that are true include, but are not limited to, Passivated Emitter Rear Contact (PERC) and PASHA. In the PASHA structure, the back side of the cell is made up of heavily doped regions, creating a back side field as known in the art to displace minority carriers toward the front of the cell. The conductor behind the cell conductor is in the form of a finger rather than the full area of the metal. The silicon surface between these fingers can be passivated, which in combination with the back field provides comprehensive passivation. Infrared light reaching the back of the cell can encounter a good optical reflector and re-enter the cell. This structure is particularly well suited for thin wafers, as the less coverage of the metal at the back, the less the wafer will bow due to thermal expansion mismatch between the silicon and the real metal. to be. This arises from several physical reasons.

더 얇은 웨이퍼를 사용하게 되면 개로 전압(V_OC)과 단락 전압(I_SC) 모두를 증가시킴으로써, 그러한 웨이퍼 상에 만들어진 셀의 효율을 증가시킬 수 있다. 웨이퍼의 대부분에서 소수 캐리어의 재결합이 적고, 벌크가 적으며, 즉 정확하게는 웨이퍼가 더 얇기 때문에 V_OC는 상승한다. 전류 또한 더 높을 수 있다. 이는 셀의 뒷면 가까이 있는 적외선 광자의 흡수로부터 생기는 광에 의해 생성된 캐리어가 셀의 앞에 있는 p-n 접합까지 멀어지게 이동할 필요가 없기 때문이다. 따라서 이들 광에 의해 생성된 더 적은 개수의 캐리어가 재결합에서 분실되고, 따라서 셀 외부에 전류를 생성할 수 있는 접합(junction)에서 더 많이 도착한다.The use of thinner wafers can increase the efficiency of cells made on such wafers by increasing both the open voltage (V _OC ) and the short circuit voltage (I _SC ). In most of the wafers, there is less recombination of minority carriers, less bulk, ie, precisely because the wafers are thinner, so V _OC rises. The current can also be higher. This is because the carriers produced by light resulting from absorption of infrared photons near the back side of the cell do not need to move away to the pn junction in front of the cell. Thus, fewer carriers produced by these lights are lost in recombination, and thus more arrive at junctions that can generate current outside the cell.

이들 개선점의 충분히 이용하기 위해, 셀은 적외선 광이 셀 내에서 많이 앞뒤로 다시 튀고 흡수되도록 이용될 수 있게 우수한 광포획(light trapping)을 달성하는 것이 바람직하다. 특히, 셀의 뒤에서 양호한 광학 반사가 바람직하게 존재해야 한다. 이는 관련 분야에 알려진 PREC 백(back)을 가지고 존재한다. 두께 감소로 인해 생기는 효율면에서의 이득은 전자적 품질의 가장 중요한 척도인 더 낮은 소수 캐리어 수명을 갖는 재료에 있어서 실제로 더 크다. 이는 더 낮은 수명을 갖는 재료에 있어서는, 셀의 뒤에서 생성된 광에 의해 생긴 캐리어가, 높은 수명을 갖는 재료가 있는 비슷한 경우에 비해, 셀의 앞에 도달하기 전에 더 많이 재결합하기 쉽기 때문이다. 그러므로 광에 의해 생긴 캐리어가 이동해야 하는 이러한 거리를 짧게 하는 것이 더 낮은 수명을 갖는 재료에 관해서는 더 유리하다.In order to take full advantage of these improvements, it is desirable for the cell to achieve good light trapping so that infrared light can be used to bounce and absorb a lot back and forth back and forth within the cell. In particular, good optical reflection should preferably be present behind the cell. It exists with a PREC back known in the related field. The efficiency gains resulting from the reduction in thickness are actually greater for materials with lower minority carrier lifetimes, the most important measure of electronic quality. This is because for materials with lower lifetimes, carriers created by light generated behind the cell are more likely to recombine before reaching the front of the cell, compared to similar cases with materials with higher lifetimes. Therefore, it is more advantageous for a material with a lower lifetime to shorten this distance through which the carriers caused by light must travel.

도 3은 셀 효율과(수직축)과 웨이퍼 두께(수평축) 사이의 관계를 개략적으로 보여준다. 이 그래프는 PV 업계에서 널리 사용되는 PCID로 알려진 시뮬레이션 소프트웨어로부터 만들어졌다. 이는 96%의 광학 반사율과 20㎝/초의 표면 재결합 속도를 갖는 PERC 백(back)을 가정한다. 곡선의 패밀리(family)는 소수 캐리어 수명(tau)의 상이한 값들에 관한 것이다. 일반적으로, 표준 180 내지 200미크론 두께를 갖는 웨이퍼는 대략 150㎳의 타우(tau)를 가지고, 대략 19%와 19.1% 사이의 효율을 가진다. 그러한 표준 웨이퍼의 두께를 100미크론까지 감소시키면 이러한 효율을 대략 19.3%까지 약간만 올린다. 이에 반해, 예컨대 대략 18%만의 효율을 가지게 되는 180 내지 200미크론의 표준 두께에서 35㎳와 같이 더 적은 타우를 갖는 웨이퍼는, 오직 100미크론의 더 적은 두께를 가진다면 18.4%에 접근하는 훨씬 더 높은 효율을 가질 수 있다. 그러므로 상대적으로 더 적은 타우를 가지고 웨이퍼들의 두께를 감소시키는 것은 상대적으로 더 큰 타우를 가지는 웨이퍼들의 두께를 감소시키게 되는 것보다 더 적은 타우를 갖는 웨이퍼들의 효율 이득에 있어서 더 큰 이익을 가진다. 더 얇은 웨이퍼들의 추가 장점은 더 높은 주입 레벨을 초래하는 부피가 적은 재료에 동일한 개수의 광자가 흡수되기 때문에, 단위 체적당 소수 캐리어 주입 레벨이 더 높다는 것이다. 다결정 실리콘 재료와 다이렉트 웨이퍼(Direct Wafer

) 방법으로 제조된 재료가 더 높은 주입 레벨들에서 증가하는 더 높은 벌크(bulk) 소수 캐리어 수명을 가지기 때문에, 더 얇은 웨이퍼가 실제로는 더 높은 타우를 달성하게 된다.3 schematically shows the relationship between cell efficiency (vertical axis) and wafer thickness (horizontal axis). This graph was created from simulation software known as PCID, which is widely used in the PV industry. This assumes a PERC back with an optical reflectivity of 96% and a surface recombination rate of 20 cm/sec. The family of curves relates to different values of the minority carrier lifetime (tau). In general, wafers with a standard 180-200 micron thickness have a tau of approximately 150 ms and have an efficiency between approximately 19% and 19.1%. Reducing the thickness of such a standard wafer to 100 microns only slightly increases this efficiency to approximately 19.3%. In contrast, a wafer with less tau, such as 35 ms at a standard thickness of 180 to 200 microns, which would have an efficiency of only about 18%, would be much higher, approaching 18.4% if it had a thickness of only 100 microns less. It can have efficiency. Therefore, reducing the thickness of wafers with relatively less tau has a greater benefit in the efficiency gain of wafers with less tau than reducing the thickness of wafers with relatively larger tau. An additional advantage of thinner wafers is that the level of minority carrier implantation per unit volume is higher because the same number of photons are absorbed by the less bulky material resulting in higher implant levels. Polycrystalline silicon material and direct wafer

) As the material produced by the method has a higher bulk minority carrier life that increases at higher implant levels, a thinner wafer actually achieves a higher tau.

그러므로 전술한 바와 같은 더 얇은 웨이퍼의 이점들은 실리콘을 덜 사용하는 것으로부터 효율을 증가시키는 것과 비용을 줄이는 것 모두를 포함한다. 반도체의 용융된 몸체로부터 직접 만들어진 웨이퍼들의 2015의 재료 비용 및 효율을 가지고, 상이한 두께를 갖는 구역들을 제조하기 위해 취해져야 할 여분의 노력에 비해 이점들을 균형을 맞추는 실제 관점으로부터, 더 얇은 웨이퍼의 제1 구역과 더 두꺼운 웨이퍼의 제2 구역을 가지는 웨이퍼를 가지고 이들 이점을 획득하기 위해서는, 제1 구역의 영역 부분(area fraction)이 웨이퍼 표면의 대다수, 바람직하게는 80%보다 많은 부분, 그리고 더 바람직하게는 90%보다 많은 부분이 되어야 한다.Therefore, the benefits of thinner wafers as described above include both increasing efficiency and reducing cost from using less silicon. With the material cost and efficiency of 2015 of wafers made directly from the molten body of a semiconductor, the production of thinner wafers, from a practical point of view balancing the advantages over the extra effort that must be taken to fabricate zones with different thicknesses. In order to obtain these advantages with a wafer having one zone and a second zone of thicker wafers, the area fraction of the first zone is the majority of the wafer surface, preferably more than 80%, and more preferably. Haegi should be more than 90%.

그러므로 전술한 내용은 얇은 구역과 두꺼운 구역의 몇몇 상이한 기본 기하학적 형태, 패턴, 및 사용에 관해서, 상당한 정도의 그것들의 표면 영역에 걸쳐, 업계의 정상적인 180 내지 200미크론 두께를 갖는 웨이퍼들보다 상당히 더 얇은 구역을 가지는 웨이퍼들의 몇 가지 기본 실시예를 보여준다. 전술한 내용은 또한 이들 더 얇은 웨이퍼가 더 두꺼운 웨이퍼들(동일한 타우를 갖는)보다 효과적이고, 또한 선택적으로 더 두꺼운 구역을 갖는 이들 더 얇은 웨이퍼들은, 균일하게 얇거나 균일하게 두꺼운 웨이퍼들의 경우보다 더 강하다는 것을 개시하였다. 그러한 얇은 웨이퍼를 만드는 방법들이 아래에 더 논의된다. 하지만, 그러한 웨이퍼를 만드는 방법들을 논의하기 전에, 바로 아래에는 얇은 구역과 두꺼운 구역의 매우 다양한 패턴이 논의된다.Hence, the foregoing is much thinner than the industry's normal 180-200 micron thick wafers, over a significant degree of their surface area, with respect to several different basic geometries, patterns, and uses of thin and thick areas. Some basic embodiments of wafers with zones are shown. The foregoing also shows that these thinner wafers are more effective than thicker wafers (with the same tau), and also these thinner wafers, optionally with a thicker area, are better than the case of uniformly thin or evenly thick wafers. Disclosed that it is strong. Methods of making such thin wafers are discussed further below. However, before discussing methods of making such a wafer, just below a wide variety of patterns of thin and thick areas are discussed.

기하학적 형태들Geometric shapes

본 발명의 중요한 일 양상은 내부에서 상당히 얇은, 즉 보통 180미크론 미만의 두께를 갖는 웨이퍼들을 제공하는 것이다. 바람직한 실시예에서, 그 두께는 140미크론 미만이 된다. 몇몇 실시예에서는 그 두께가 100미크론 미만이 된다. 일부 특화된(specialized) 실시예에서는, 비록 그 효율 장점이 80미크론보다 얇은 웨이퍼에서는 나타나지 않지만, 재료 비용의 이점이 존재하게 된다고 또한 믿어지더라도, 그 두께가 80미크론 미만이 될 것이다. 매우 특화된 일부 실시예에서는, 그 두께가 60미크론 미만일 수 있다. 관련 분야에서는 180미크론 미만의 두께를 갖는 웨이퍼가 일반적으로 취급시 망가지기 쉽고, 이는 150미크론보다 얇은 웨이퍼들에 대해서는 확실히 그러하다고 이해된다. 또한, 웨이퍼들이 지극히 얇다면, 보통 웨이퍼들은 그것들을 캐리어에 장착시킴으로써 취급되어야 하고, 이러한 캐리어는 종종 웨이퍼에 붙어있는 채로 남아 있고 완성된 모듈의 부분이 되는 것이 관련 분야에서 이해된다. 그러므로 만약 그렇지 않으면 독립된(free-standing) 웨이퍼들로서 취급하는 것이 실제로 불가능하게 되는 웨이퍼 두께를 다루는 것을 가능하게 하는 것이 본 발명의 중요한 일 양상이다. 어느 정도까지는 본 발명의 일부 웨이퍼에 완전한(integral) 캐리어 부분, 즉 두꺼워진 테두리를 제공하는 것이 고려될 수 있다.One important aspect of the present invention is to provide wafers that are quite thin inside, ie usually less than 180 microns thick. In a preferred embodiment, the thickness is less than 140 microns. In some embodiments, the thickness is less than 100 microns. In some specialized embodiments, the thickness will be less than 80 microns, although it is also believed that the material cost advantage will exist, although the efficiency advantage does not appear in wafers thinner than 80 microns. In some highly specialized embodiments, the thickness may be less than 60 microns. In the related field, it is understood that wafers with a thickness of less than 180 microns are generally prone to breakage when handled, which is certainly the case for wafers thinner than 150 microns. Also, if the wafers are extremely thin, it is understood in the art that usually wafers have to be handled by mounting them on a carrier, which carriers often remain attached to the wafer and become part of the finished module. Therefore, it is an important aspect of the present invention to enable handling of the wafer thickness, which would otherwise be practically impossible to treat as free-standing wafers. To some extent, it may be conceivable to provide an integral carrier portion, ie a thickened rim, on some wafers of the invention.

위에서 이미 논의된 것은, 도 1에 도시되고 두꺼워진 둘레(132)가 있는 얇은 웨이퍼(100)의 기본 실시예와, 도 2에 도시되고 버스-바 도체 또는 다른 전기 요소를 연결 또는 운반하기 위해 두꺼워진 스트라이프(240a, 240b, 240c 등)가 있는 얇은 웨이퍼(200)의 기본 실시예이다. 결합, 변형, 및 변형예들의 결합 역시 가능하다.What has already been discussed above is the basic embodiment of a thin wafer 100 shown in Figure 1 and having a thickened perimeter 132, and shown in Figure 2 and thickened to connect or carry a bus-bar conductor or other electrical element. This is a basic embodiment of a thin wafer 200 with true stripes 240a, 240b, 240c, etc. Combinations, variations, and combinations of variations are also possible.

도 4는 본 발명의 웨이퍼(400)를 개략적으로 나타낸 것으로 이러한 웨이퍼(400)는 예컨대 100미크론의 두께를 갖는 상대적으로 얇은 내부 구역(410)과, 대략 150 내지 250미크론의 두께를 갖는 상대적으로 더 두꺼운 둘레 구역(430)을 가져, 총 대략 1.5㎜인 폭(w)(도 4a)을 갖는다. 추가로, 스트라이프 형태로 되어 있는 구역들(440a, 440b, 440c)은, 대략 150 내지 250미크론의 두께를 가지고, 폭(r)이 대략 2.7㎜인 전체적인 내부(410)보다 상대적으로 더 두껍다. 그러므로 도 4에 도시된 웨이퍼(400)의 실시예는 얇은 내부(410)를 가지고, 상대적으로 더 두꺼운 둘레(430)와 상대적으로 더 두꺼운 스트라이프(440a, 440b, 등) 모두를 가진다. 가장자리(432)가 또한, 도시되어 있다.Figure 4 schematically shows a wafer 400 of the present invention, which wafer 400 has a relatively thin inner region 410 having a thickness of, for example, 100 microns, and a relatively thinner having a thickness of approximately 150 to 250 microns With a thick circumferential region 430, it has a total width w (Fig. 4A) of approximately 1.5 mm. Additionally, the stripe-shaped regions 440a, 440b, 440c are relatively thicker than the overall interior 410, which has a thickness of approximately 150 to 250 microns and a width r of approximately 2.7 mm. Therefore, the embodiment of the wafer 400 shown in FIG. 4 has a thin interior 410 and has both a relatively thicker perimeter 430 and a relatively thicker stripe 440a, 440b, etc. Edge 432 is also shown.

도 5는 내부 구역(520)의 연장부(510)를 가지는 웨이퍼(500)를 개략적으로 보여주는 것으로, 이는 예컨대 대략 100미크론과 같이 180미크론보다 얇다. 둘레 구역(530)은, 예컨대 200미크론의 두께를 가지는 것처럼 더 두꺼울 수 있다. 이러한 더 두꺼운 둘레(530)는 도 5b에 도시된 것처럼, 가장자리(532)로부터 안쪽으로 대략 1㎜만큼 연장되는 것으로 도시되어 있다. 그러므로 그것의 폭(w)은 대략 1㎜일 수 있다. 안쪽 모서리(534)는 도시된 배율로 보았을 때 대략 정사각형으로 상대적으로 예리하고, 따라서 두꺼운 것으로부터 얇은 것으로의 전이가 갑작스럽게 이루어진다. 도 5b는 라인 B-B를 따라 단면이 취해진 도 5의 웨이퍼를 보여준다. 도 5a는 도 5의 웨이퍼에서 A 부분을 확대한 것을 보여준다. (도 5, 5a 또는 5b 그 어느 것도 비율에 맞추어 그려지지 않았다)5 schematically shows a wafer 500 having an extension 510 of an inner region 520, which is thinner than 180 microns, such as approximately 100 microns, for example. The circumferential region 530 may be thicker, such as having a thickness of 200 microns. This thicker perimeter 530 is shown to extend approximately 1 mm inward from edge 532, as shown in FIG. 5B. Therefore, its width w may be approximately 1 mm. The inner edge 534 is relatively sharp, approximately square when viewed at the magnification shown, and thus the transition from thick to thin is abrupt. 5B shows the wafer of FIG. 5 taken in cross section along line B-B. 5A shows an enlarged view of portion A in the wafer of FIG. 5. (Neither of Figures 5, 5a or 5b was drawn to scale)

도 6은 예컨대 대략 60미크론과 같이, 180미크론보다 얇은 내부 구역(620)의 연장부(610)를 가지는 웨이퍼(600)를 개략적으로 보여준다. 둘레 구역(630)은, 예컨대 200미크론의 두께와 같이 더 두꺼울 수 있다. 이러한 두꺼운 둘레(630)는 도 6에 도시된 것처럼 가장자리(632)로부터 안쪽으로 대략 2㎜만큼 연장되는 것으로 도시되어 있다. 그러므로 그것의 폭(w)은 대략 2㎜일 수 있다. 안쪽 모서리(634)는 더 높고 더 두꺼운 둘레(630)로부터 더 낮고 더 얇은 내부(620)까지 경사져 있다. 도 6에 도시된 실시예는 2㎜인 둘레 폭(w)을 가지고, 더 두꺼운 부분으로부터 대략 0.4㎜인 더 얇은 부분으로의 점진적인 전이 구역을 갖는다. 도 6b는 라인 B-B를 따라 단면이 취해진 도 6의 웨이퍼를 보여준다. 도 6a는 도 6의 웨이퍼에서 A 부분을 확대한 것을 보여준다. (도 6, 6a 또는 6b 그 어느 것도 비율에 맞추어 그려지지 않았다)6 schematically shows a wafer 600 having an extension 610 of an inner region 620 that is thinner than 180 microns, such as approximately 60 microns, for example. The circumferential region 630 may be thicker, such as a thickness of 200 microns, for example. This thick circumference 630 is shown to extend approximately 2 mm inward from edge 632 as shown in FIG. 6. Therefore, its width w may be approximately 2 mm. The inner edge 634 slopes from the taller and thicker perimeter 630 to the lower and thinner interior 620. The embodiment shown in FIG. 6 has a circumferential width w of 2 mm and has a gradual transition zone from a thicker portion to a thinner portion of approximately 0.4 mm. 6B shows the wafer of FIG. 6 taken in cross section along line B-B. 6A is an enlarged view of portion A in the wafer of FIG. 6. (Neither of Figures 6, 6a or 6b was drawn to scale)

도 7은 예컨대 대략 100미크론과 같이, 180미크론보다 얇은 내부 구역(720)의 연장부(710)를 가지는 웨이퍼(700)를 개략적으로 보여준다. 둘레 구역(730)은, 예컨대 200미크론의 두께와 같이 더 두꺼울 수 있다. 이러한 더 두꺼운 둘레(730)는 도 7에 도시된 것처럼 가장자리(732)로부터 안쪽으로 대략 2㎜만큼 연장되는 것으로 도시되어 있다. 그러므로 그것의 폭(w)은 대략 2㎜일 수 있다. 안쪽 모서리(734)는 매끄럽고 매우 점진적이며, 더 높고 더 두꺼운 둘레(730)로부터 더 낮고 더 얇은 내부(720)까지의, 위에서 논의된 실시예들의 전이 구역들보다 더 많이 연장된다. 도 7에 도시된 실시예는 2㎜인 둘레 폭(w)을 가지고, 더 두꺼운 부분으로부터 대략 2㎜인 폭(s)을 가지는 더 얇은 부분으로의 전이 구역을 갖는다. 도 7b는 라인 B-B를 따라 단면이 취해진 도 7의 웨이퍼를 보여준다. 도 7a는 도 7의 웨이퍼에서 A 부분을 확대한 것을 보여준다. (도 7, 7a 또는 7b 그 어느 것도 비율에 맞추어 그려지지 않았다)7 schematically shows a wafer 700 having an extension 710 of an inner region 720 that is thinner than 180 microns, such as approximately 100 microns, for example. The circumferential region 730 may be thicker, such as a thickness of 200 microns, for example. This thicker perimeter 730 is shown to extend approximately 2 mm inward from the edge 732 as shown in FIG. 7. Therefore, its width w may be approximately 2 mm. The inner edge 734 is smooth and very gradual and extends more than the transition zones of the embodiments discussed above, from the higher and thicker perimeter 730 to the lower and thinner interior 720. The embodiment shown in Fig. 7 has a circumferential width w of 2 mm, and has a transition zone from a thicker portion to a thinner portion with a width s of approximately 2 mm. 7B shows the wafer of FIG. 7 taken in cross section along line B-B. 7A shows an enlarged view of portion A in the wafer of FIG. 7. (Neither of Figures 7, 7a or 7b were drawn to scale)

도 8은 도 2를 참조하여 도시된 것과 몇 가지 면에서 비슷한 실시예를 보여준다. 웨이퍼(800)는 짧은 랜딩(landing), 즉 웨이퍼(800)에 버스 와이어들을 부착하기 위한 보강물인 탭(840a, 840b, 840c 등)을 가진다. 랜딩(840a 등)은 832와 같은 가장자리들에 가까운 더 큰 두께를 가지고, 짧은 길이 후 내부 구역(810)의 두께로 아래로 점점 가늘어진다. 랜딩은 또한, 본 명세서에서 탭이라고 불린다. 이들은 보통 상호 연결 버스 바를 나중에 수용하는 웨이퍼(800)의 구역들에 특히, 그리고 의도적으로 위치한다. 보통, 버스 와이어들은 가장자리(832)에 가까운 웨이퍼에서 가장 단단하게 잡아당기는 경향이 있고, 따라서 이는 보강 탭들이 가장 유리한 위치이다. 버스 와이어들은 중심(810)에 더 가까운 가장자리(832)로부터 더 멀어지게 더 많은 힘으로 잡아당기지 않는다. 그러므로 웨이퍼 내부(810)의 전체적인 일반적 두께는 논의된 것처럼 100미크론 이하처럼 얇을 수 있다. 버스 와이어 보강 랜딩(840a, b, c)은, 비록 그것들이 모든 목적을 위해 그렇게 두꺼울 필요가 없을지라도, 그것들의 가장 두꺼운 섹션에서 200 내지 250미크론, 또는 그 이상으로 두꺼울 수 있다. 150미크론과 250미크론 사이의 전기적 접속을 위한 두께가 유리하다고 믿어진다. 전형적인 일 실시예에서, 그러한 보강 랜딩(840a 등)은, 대략 2.4㎜인 폭(r)을 가질 수 있고, 예컨대 약 18 내지 20㎜인 폭(r)에 수직인 길이에 걸쳐 200미크론의 두께로부터 100미크론의 두께까지 점점 가늘어진다. 그러한 구조물은 본 명세서에서 버스 와이어 랜딩, 보강재, 또는 탭이라고 불린다. 도 8a는 도 8의 구역(A)을 확대한 것이다.FIG. 8 shows an embodiment similar in several respects to that shown with reference to FIG. 2. The wafer 800 has a short landing, that is, tabs 840a, 840b, 840c, etc., which are reinforcements for attaching bus wires to the wafer 800. The landing 840a, etc., has a greater thickness close to the edges, such as 832, and tapers down to the thickness of the inner region 810 after a short length. Landing is also referred to herein as a tap. These are usually specifically and deliberately located in regions of the wafer 800 that later receive the interconnecting bus bar. Usually, the bus wires tend to pull most tightly on the wafer near the edge 832, so this is the most advantageous position for the reinforcing tabs. The bus wires do not pull with more force away from the edge 832 closer to the center 810. Therefore, the overall general thickness of the wafer interior 810 can be as thin as 100 microns or less as discussed. The bus wire reinforcement landings 840a, b, c can be 200 to 250 microns, or more, thick in their thickest section, although they do not need to be that thick for all purposes. It is believed that a thickness for electrical connections between 150 microns and 250 microns is advantageous. In one typical embodiment, such a reinforcing landing 840a, etc., may have a width r that is approximately 2.4 mm, for example from a thickness of 200 microns over a length perpendicular to the width r that is approximately 18 to 20 mm. It gradually tapers to a thickness of 100 microns. Such structures are referred to herein as bus wire landings, stiffeners, or tabs. 8A is an enlarged view of the area A of FIG. 8.

본 명세서에서는 랜딩과 탭이라는 용어는 웨이퍼의 가장자리에 인접하고, 가장자리로부터 상대적으로 얇은 내부 구역까지 연장하는 높아진 구역을 가리키기 위해 서로 교환 가능하게 사용된다. 랜딩 자체는 내부 구역보다 더 두껍다. 랜딩은 가장자리에 가까운 가장 두꺼운 부분으로부터 내부에 가깝고 더 얇은 내부만큼이나 얇을 수 있는 더 얇은 부분까지 점점 가늘어질 수 있다. 또한, 웨이퍼의 가장자리는 그 자체가 웨이퍼 몸체의 둘레의 적어도 어느 정도에 관해서는 더 두꺼울 수 있고, 실제로는 그 전체 둘레가 더 두꺼울 수 있다. 그러므로 랜딩은 더 두꺼운 둘레로부터 더 얇은 내부까지 연장할 수 있고, 랜딩의 두께는 둘레에 인접한 둘레의 두께와 같거나 더 두꺼울 수 있으며, 내부에 인접한 내부만큼 얇을 수 있다.In this specification, the terms landing and tab are used interchangeably to refer to an elevated region adjacent to the edge of the wafer and extending from the edge to a relatively thin inner region. The landing itself is thicker than the inner zone. The landing can taper from the thickest part near the edge to a thinner part that is close to the interior and can be as thin as the thinner interior. Further, the edge of the wafer itself may be thicker in terms of at least some extent of the circumference of the wafer body, and in practice its entire circumference may be thicker. Therefore, the landing can extend from a thicker perimeter to a thinner interior, and the thickness of the landing can be equal to or thicker than the thickness of the perimeter adjacent to the perimeter, and can be as thin as the interior adjacent to the perimeter.

도 9는 더 두꺼운 둘레 테두리(930)와 버스 와이어 보강 랜딩(즉, 탭)을 모두 가지는, 도 1과 도 8을 참조하여 도시된 것과 몇 가지 측면에서 비슷한 일 실시예를 보여준다. 웨이퍼(900)는 위 랜딩(840a, 840b)과 비슷한 웨이퍼(900)에 버스 와이어들을 부착하기 위한 보강재인 랜딩(940a, 940b, 940c 등)을 가진다. 랜딩(940a 등)은 932와 같은 가장자리에 가까운 더 큰 두께를 가지고, 짧은 거리 후 내부 구역(910)의 두께까지 아래로 점점 가늘어진다. 이들은 나중에 상호 연결 버스 바를 수용하게 될 웨이퍼(900)의 구역들에 위치한다. 웨이퍼 내부(910)의 전체적이고 일반적인 두께는, 논의된 바와 같이 100미크론 이하처럼 얇을 수 있다. 버스 와이어 보강 랜딩(940a, b, c 등)은, 비록 그것들이 모든 목적을 위해 그렇게 두꺼울 필요는 없을지라도, 200 내지 250미크론 또는 그 이상으로 두꺼울 수 있다. 또한, 이러한 실시예는 위에서 논의된 실시예처럼 200미크론의 두께를 가질 수 있는 가장자리(932) 각각에서 두꺼운 둘레 구역(930)을 가진다. 전형적인 일 실시예에서, 보강 랜딩(940a 등)은 폭이 대략 2.7㎜이고, 둘레 구역(930)과 동일한 두께인 200미크론에서부터 약 18 내지 20㎜인 길이에 걸쳐 100미크론까지 점점 가늘어지게 된다. 둘레 구역(930)은 위에서 논의된 것처럼, 약 1 내지 3㎜ 또는 그 이상인 폭(w)을 가질 수 있고, 1.5㎜인 것이 유리하다. 도 9a는 도 9의 구역(A)을 확대한 것이다.9 shows an embodiment similar in several respects to that shown with reference to FIGS. 1 and 8, with both a thicker circumferential rim 930 and a bus wire reinforcement landing (ie, tab). The wafer 900 has landings 940a, 940b, 940c, etc., which are reinforcing materials for attaching bus wires to the wafer 900 similar to the landings 840a and 840b above. The landings 940a, etc. have a greater thickness near the edge, such as 932, and taper down to the thickness of the inner region 910 after a short distance. These are located in regions of the wafer 900 that will later receive the interconnecting bus bar. The overall and general thickness of the wafer interior 910 may be as thin as 100 microns or less, as discussed. Bus wire reinforcement landings 940a, b, c, etc. may be as thick as 200-250 microns or more, although they do not have to be that thick for all purposes. In addition, this embodiment has a thick circumferential region 930 at each edge 932, which may have a thickness of 200 microns as in the embodiments discussed above. In one exemplary embodiment, the reinforcing landing 940a, etc., is approximately 2.7 mm wide and tapers from 200 microns, which is the same thickness as the circumferential region 930, to 100 microns over a length of about 18-20 mm. The circumferential region 930 can have a width w that is about 1 to 3 mm or more, as discussed above, advantageously being 1.5 mm. 9A is an enlarged view of the area A in FIG. 9.

도 10은 본 발명의 웨이퍼(1000)를 개략적으로 나타낸 것으로, 이러한 웨이퍼(1000)는 100미크론의 두께와 같이 상대적으로 얇은 내부 구역(1010)과, 대략 150 내지 250미크론의 두께와 같이 상대적으로 더 두꺼운 둘레 구역(1030)을 가지며, 그 폭은 대략 1.5㎜이다. 추가로, 랜딩 즉 탭의 형태로 되어 있는 높아진 구역(1040a, 1040b)은 대략 150 내지 250미크론 정도로 높고 대략 2.7㎜인 폭을 가지는 내부보다 상대적으로 더 두껍다. 랜딩 즉 탭(1040a, 1040b)은, 도 4에서의 랜딩(440a, 440b)과 같이, 위에 논의된 것처럼 버스 와이어들의 끝에서의 보강을 위한 것이다. 게다가, 두꺼운 아일랜드(1042a, 1042b)는 둘레(1030)의 다른 변(side)에 다리로 놓이는 라인(라인들)에서, 그것의 내부를 따라 웨이퍼에 걸쳐 이격되어 있다. 이들 높아진 랜딩(1040a 등)과 아일랜드(1042a 등)는 버스 와이어를 받기 위한 것이다. 아일랜드(1042a, 1042b 등)는 랜딩(1040a, 1040b)과 비슷하게, 예컨대 150 내지 250미크론 높은 내부(1010)보다 더 두껍다. 본 명세서에서 사용된 것처럼, 아일랜드라는 용어는 상대적으로 더 낮고 보통 더 얇은 구역들에 의해 둘러싸이는 상대적으로 높아진 구역을 의미한다.10 schematically shows a wafer 1000 of the present invention, such a wafer 1000 having a relatively thin inner region 1010, such as a thickness of 100 microns, and a relatively further such as a thickness of approximately 150 to 250 microns. It has a thick circumferential region 1030, the width of which is approximately 1.5 mm. Additionally, the raised regions 1040a, 1040b in the form of landings or tabs are relatively thicker than the interior, which is as high as about 150-250 microns and has a width of about 2.7 mm. The landing, or tabs 1040a, 1040b, is for reinforcement at the ends of the bus wires as discussed above, such as the landings 440a, 440b in FIG. In addition, thick islands 1042a and 1042b are spaced across the wafer along its interior, in lines (lines) that bridge the other side of perimeter 1030. These elevated landings 1040a, etc. and islands 1042a, etc. are for receiving bus wires. The islands 1042a, 1042b, etc. are thicker than the interior 1010, for example 150-250 microns high, similar to the landings 1040a, 1040b. As used herein, the term island refers to a relatively elevated area surrounded by relatively lower and usually thinner areas.

도 11은 한 쌍의 버스 와이어(1170a, 1170b)에 의해 연결되고, 도 10에 도시된 것과 같은 한 쌍의 웨이퍼(1000a, 1000b)를 개략적으로 보여준다. 도 11a와 도 11b는 도 11의 확대된 부분(A)을 보여준다. 구성 성분으로서 웨이퍼(1100a)를 사용하는 태양 전지에 관한 금속화의 버스 부분(1172)은 연속적인 스트라이프로서 스크린 인쇄될 수 있고, 이는 거친 표면 위에 놓인 리본과 같이, 도 11a와 도 11b에 도시된 것처럼, 랜딩(1040a)과 아일랜드(1042a 등) 위와 사이에서 상하로 굽이친다. 하지만 버스 와이어 그 자체(1170b)는 굽이침이 덜 한 평면에 더 많이 있을 수 있고, 버스 와이어 내부 스팬(span)들을 따라, 버스 와이어 끝과 높아진 아일랜드(1042a1, 1042a2 등)에서 높아진 패드(pad)(1040a, 1040b 등)에만 부착되어, 대부분의 버스 와이어를 기계적으로 구별되게 하고 웨이퍼(1000a)의 표면으로부터의 위치들에서 이격된다. 도 11a는 금속화(1172) 밑을 보여주기 위해 버스 와이어(1170b)가 약간 옮겨진, 도 11의 A 부분을 확대한 것을 보여주고, 도 11b는 제자리에 있는 버스 와이어(1170b)가 있는 동일한 섹션을 보여준다. 도 11a와 도 11b는 위치(s)에서, 웨이퍼의 표면과 웨이퍼의 금속화(1172) 사이의 수직 공간이 존재하는 것과, 버스 바(1170b)의 하면을 보여준다. 이러한 식으로, 실리콘 웨이퍼 재료와 구리 버스 와이어 사이의 열정 팽창의 부정합이 랜딩 패드(1040a)와 아일랜드(1042a) 사이의 공간들(s)에 의해 어느 정도 수용될 수 있어, 버스 와이어가 어느 정도 구부러지는 것을 허용한다(예컨대, 스트레칭). 이는 웨이퍼 상에 스트레스를 덜 만들 수 있고, 크랙(crack)과, 버스 와이어의 얇은 조각으로 갈라지는 것과 같은 다른 고장에 관한 잠재적인 원인을 감소시킬 수 있다.FIG. 11 schematically shows a pair of wafers 1000a and 1000b as shown in FIG. 10 and connected by a pair of bus wires 1170a and 1170b. 11A and 11B show an enlarged portion A of FIG. 11. The metallization bus portion 1172 of the solar cell using the wafer 1100a as a component can be screen printed as a continuous stripe, which is shown in FIGS. 11A and 11B, such as a ribbon overlying a rough surface. Likewise, it bends up and down between the landing 1040a and the island 1042a, etc. However, the bus wire itself 1170b may be more in one plane with less curvature, and along the spans inside the bus wire, the pads raised at the ends of the bus wire and raised islands 1042a1, 1042a2, etc. It is attached only to (1040a, 1040b, etc.), making most of the bus wire mechanically distinct and spaced at positions from the surface of the wafer 1000a. Figure 11A shows an enlarged view of portion A of Figure 11 with the bus wire 1170b slightly displaced to show under the metallization 1172, and Figure 11B shows the same section with the bus wire 1170b in place. Show. 11A and 11B show the presence of a vertical space between the surface of the wafer and the metallization 1172 of the wafer, and the bottom surface of the bus bar 1170b at position (s). In this way, the mismatch of thermal expansion between the silicon wafer material and the copper bus wire can be accommodated to some extent by the spaces s between the landing pad 1040a and the island 1042a, so that the bus wire is bent to some extent. Allow to lose (eg, stretching). This can create less stress on the wafer and can reduce the potential cause of cracks and other failures, such as delamination of bus wires.

그러므로 도 10과 도 11에 도시된 웨이퍼(1000)의 실시예는 얇은 내부(1010), 그리고 상대적으로 더 두꺼운 둘레(1030)와 랜딩 패드(1040a, 1040b) 등), 그리고 아일랜드(1042a, 1042b 등) 모두를 가진다.Therefore, the embodiment of the wafer 1000 shown in FIGS. 10 and 11 is a thin inner 1010, and a relatively thicker perimeter 1030 and landing pads 1040a, 1040b, etc.), and islands 1042a, 1042b, etc. ) Have all.

도 11은 버스 와이어(1170a, 1170b)가 하나의 셀(1000a)의 상면으로부터 밑을 감싸기 위해, 인접하는 셀(1000b)의 뒷면까지 아래로 어떻게 휘어져야 하는지를 보여준다. 이러한 휘어진 와이어는 부착 포인트들에서, 그리고 셀(1000a)의 가장자리(1132) 가까이에서 금속화에 얇은 조각으로 갈라지는 스트레스들을 추가한다. 또한, 만약 부적절하게 휘어진다면, 와이어는 셀의 가장자리(1132)를 실제로 텁촉할 수 있어, 가장자리 크랙을 야기 또는 전파시킨다. 그러므로 랜딩(1040b)과 와이어(1042b1)과 같은 더 두꺼운 부착 포인트들과, 더 두꺼워진 둘레(1030)를 제공하는 것은, 웨이퍼의 강도를 증대시키고, 얇은 조각으로 갈라지는 것과 크랙의 기회를 최소화시킨다.11 shows how the bus wires 1170a and 1170b must be bent down to the rear surface of the adjacent cell 1000b in order to wrap the bottom from the top surface of one cell 1000a. This curved wire adds delaminating stresses to the metallization at the attachment points and near the edge 1132 of the cell 1000a. Also, if improperly bent, the wire can actually tackle the edge 1132 of the cell, causing or propagating edge cracks. Therefore, providing thicker attachment points, such as landing 1040b and wire 1042b1, and a thicker perimeter 1030, increases the strength of the wafer and minimizes the chance of flaking and cracking.

상대적으로 더 얇은 부분들과 상대적으로 더 두꺼운 부분들 측면에서 위에서 논의된 실시예들은 또한, 도 1의 웨이퍼(100)를 고려하는 것과 같이 일반적인 베이스 레벨, 그러한 베이스 레벨 부분으로부터 연장하는, 높아진 둘레(130)와 같은 돌출부들을 가지는 웨이퍼의 측면에서 설명될 수 있다는 점이 이해될 것이다. 비슷하게 도 4에 도시된 것처럼, 웨이퍼(400)는 일반적인 베이스 레벨(420)을 가지고, 이러한 베이스 레벨(420)로부터 스트라이프(440a, 440b 등)와 둘레(430)와 같은 돌출부들을 연장시킨다. 일반적으로, 돌출부는 더 일반적으로는 40미크론과 같이 더 얇은 부분의 베이스 레벨 표면을 넘어 20미크론만큼 작게서부터 많게는 예컨대 내부가 60미크론의 두께를 가지고 둘레가 180미크론의 두께를 가지는 웨이퍼의 경우에서와 같이 120미크론까지 연장될 수 있다. 실제로 어느 정도까지는, 연장된 부분의 그러한 사이즈가 또한 더 얇은 부분의 두께에 의존적이다. 일반적으로, 더 얇은 두께에 대한 더 두꺼운 두께의 비는 보통 5:1을 초과하지 않고, 더 일반적으로는 3:1 이하가 된다.The embodiments discussed above in terms of relatively thinner portions and relatively thicker portions also have a general base level, as contemplating the wafer 100 of FIG. 1, an elevated perimeter extending from such a base level portion. It will be appreciated that it may be described in terms of a wafer having protrusions such as 130). Similarly, as shown in FIG. 4, the wafer 400 has a general base level 420 and extends protrusions such as stripes 440a, 440b, etc. and the circumference 430 from the base level 420. In general, the protrusions are more generally from as small as 20 microns beyond the base level surface of a thinner part, such as 40 microns, and as much as in the case of wafers with a thickness of, for example, 60 microns inside and a circumference of 180 microns. Together, it can be extended to 120 microns. Indeed, to some extent, the size of the elongated portion also depends on the thickness of the thinner portion. In general, the ratio of the thicker thickness to the thinner thickness usually does not exceed 5:1, and more generally is 3:1 or less.

기하학적 형태와 상대적인 두께의 고려는, 효율과 취급, 그리고 전기적인 접속 측면에서 생각될 수 있다. 일반적으로, 웨이퍼의 효율은 가장 큰 크기의 표면적의 얇은 정보에 의해 좌우되고, 이는 표면적의 적어도 80%의 얇은 내부를 가지는 것이 효율 이득을 달성하는 데 있어서 중요한 이유이다. 비슷하게, 현재 사용중인 기계의 타입에 기초하여, 둘레와 가장 두꺼운 부분의 두께에 의해 취급의 용이함이 좌우되고, 이러한 두께는 웨이퍼의 표면적의 5%보다 크거나 심지어 더 적을 필요는 없다. 마지막으로, 전기적 접속의 용이함은 전기 접속이 이루어질 필요가 있는 위치들에서의 웨이퍼의 두께에 의해 좌우되고, 이러한 위치들은 스트라이프들과 같은 버스 와이어가 있는 곳 및/또는 일부 경우에서는 랜딩 또는 아일랜드와 같이, 땜납 연결이 이루어지는 곳이다.Consideration of geometry and relative thickness can be considered in terms of efficiency, handling, and electrical connections. In general, the efficiency of a wafer is dominated by thin information of the largest sized surface area, which is why having a thin interior of at least 80% of the surface area is important in achieving efficiency gains. Similarly, based on the type of machine currently in use, ease of handling is dictated by the circumference and the thickness of the thickest part, and this thickness need not be greater or even less than 5% of the surface area of the wafer. Finally, the ease of electrical connection is dictated by the thickness of the wafer at the locations where the electrical connection needs to be made, and these locations are where bus wires such as stripes are present and/or in some cases landings or islands. , This is where the solder connection is made.

위에서 논의된 것처럼, 웨이퍼 제작의 상대적으로 최근에 개발된 방법에 따르면, 반도체 웨이퍼는 일반적으로 본 명세서에 전문이 참조로 통합되어 있고, Sachs 등에 의해 "METHODS FOR EFFICIENTLY MAKING THIN SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL FOR SOLAR CELLS AND THE LIKE"라는 제목으로 2012년 10월 23일에 발표된 미국 특허 8,293,009호에 개시된 기술들을 사용하여 반도체 용융물로부터 직접 형성된다. '009 특허에 개시된 기술은 본 명세서에서 일반적으로 Direct Wafer

(DW) 웨이퍼 형성 기술이라고 부른다. 이 기술에 따르면, 웨이퍼와 같은 얇은 반도체 몸체는 잉곳으로부터 잘라지거나 스트링들 사이에서 성장하기보다는 용융물이나 몇몇 다른 방법으로부터 형성된다.As discussed above, according to a relatively recently developed method of wafer fabrication, semiconductor wafers are generally incorporated herein by reference in their entirety, and "METHODS FOR EFFICIENTLY MAKING THIN SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL FOR SOLAR" by Sachs et al. It is formed directly from a semiconductor melt using the techniques disclosed in US Pat. No. 8,293,009 issued on October 23, 2012 under the title "CELLS AND THE LIKE". The technology disclosed in the '009 patent is generally referred to as Direct Wafer.

(DW) called wafer formation technology. According to this technique, a thin semiconductor body, such as a wafer, is formed from a melt or some other method rather than being cut from an ingot or grown between strings.

위에서 간략하게 언급된 것처럼, 템플릿에 형성된 웨이퍼의 두께는 용융물로부터 추출된 열의 양, 관심 위치에서의 응고된 반도체 재료, 및 열 추출의 속도(rate)에 어느 정도 의존적이다. 또 다른 구역에 비해 한 구역에서 상대적으로 더 많이 추출된 (만약 충분히 빠른 속도로 추출된) 열은 상대적으로 더 많은 열 추출이 있는 템플릿 위치에서 상대적으로 더 두꺼운 웨이퍼 구역의 형성을 초래한다. 반대로, 또 다른 구역에 비해 하나의 구역에서 추출된 상대적으로 더 적은 열은 상대적으로 열 추출이 덜한 템플릿 위치에서 상대적으로 더 얇은 웨이퍼 구역을 초래한다. 이는 도 15, 16, 17, 18, 19, 19a, 19b, 20a, 20b, 21을 참조하여 예시되어 있고, 아래에서 더 완전하게 논의된다.As briefly mentioned above, the thickness of the wafer formed in the template is somewhat dependent on the amount of heat extracted from the melt, the solidified semiconductor material at the location of interest, and the rate of heat extraction. Relatively more heat extracted (if extracted at a sufficiently fast rate) in one zone compared to another zone results in the formation of a relatively thicker wafer zone at the template location with relatively more heat extraction. Conversely, relatively less heat extracted in one zone compared to another results in a relatively thinner wafer zone at a template location with relatively less heat extraction. This is illustrated with reference to FIGS. 15, 16, 17, 18, 19, 19a, 19b, 20a, 20b, 21 and discussed more fully below.

그러므로 템플릿의 구역이 열을 추출하는 경향이 해당 구역에서 형성될 웨이퍼의 두께를 지배한다. 이어지는 논의는 또 다른 특별히 설계되고 제어된 구역에 비해, 템플릿의 하나의 특별히 설계되고 제어된 구역의 열 추출 경향을 증가시키고 따라서 보통 더 큰 열 추출 위치에서 형성된 웨이퍼 두께와 추출된 열을 증가시키기 위한 상이한 방식들을 탐구한다.Therefore, the tendency of regions of the template to extract heat dominates the thickness of the wafer to be formed in that region. The discussion that follows is intended to increase the heat extraction tendency of one specially designed and controlled area of the template compared to another specially designed and controlled area and thus increase the wafer thickness and extracted heat usually formed at a larger heat extraction location. Explore different ways.

열 추출 방식들을 증가시키고 변화시키는 이들 상이한 방식을 논의하기 전에, 형성된 웨이퍼들의 격자간 산소와 총 산소 함유량에 관련된 본 발명의 장점이 논의될 것이다. 위에서 언급된 것처럼, 분말에 기초한 기술들은 완료되어 형성된 웨피어나 다른 반도체 몸체에서 원치 않게 높은 레벨의 격자간 산소를 겪게 된다. 이는 특별한 단계들을 행하는 것 없이, 분말 입자들 상의 자연발생 산화물이 웨이퍼들에서 높은 격자간 산소 레벨들을 가져오기 때문이다. 상대적으로 더 작은 입자들은 완료된 산물(product)에서 상대적으로 더 많은 격자간 산소를 가져온다. 상대적으로 더 얇은 웨이퍼들을 달성하기 위해서는, 상대적으로 더 작은 입자가 사용되어야 한다. 그러므로 상대적으로 더 얇은 웨이퍼를 달성하기 위해서는, 웨이퍼들에 상대적으로 더 많은 격자간 산소가 존재할 것이다. 예컨대, '084 특허는 350미크론과 1000미크론 사이의 두께 범위를 가지는 웨이퍼들을 논의하고, 또한 20 내지 1000미크론의 범위에 있는 분말을 논의한다. 350미크론의 두께를 달성하기 위해서는, 사이즈가 120미크론 미만인 분말을 사용하는 것을 필요로 한다. 본 발명의 발명자에 의해 행해진 분석에 기초하면, 이는 6×10¹⁷atom/cc와 2×10¹⁹atom/cc 사이의 격자간 산소 함유량을 가지는 웨이퍼들을 만들게 된다고 믿어진다.Before discussing these different ways of increasing and varying heat extraction methods, the advantages of the present invention will be discussed in relation to the interstitial oxygen and total oxygen content of the formed wafers. As mentioned above, powder-based techniques are subject to undesirably high levels of interstitial oxygen in a finished and formed wafer or other semiconductor body. This is because, without performing special steps, the naturally occurring oxide on the powder particles results in high interstitial oxygen levels in the wafers. Relatively smaller particles result in relatively more interstitial oxygen in the finished product. In order to achieve relatively thinner wafers, relatively smaller particles must be used. Therefore, to achieve a relatively thinner wafer, there will be relatively more interstitial oxygen present in the wafers. For example, the '084 patent discusses wafers having a thickness range between 350 microns and 1000 microns, and also discusses powders in the range of 20 to 1000 microns. To achieve a thickness of 350 microns, it is necessary to use powders with a size of less than 120 microns. Based on the analysis done by the inventors of the present invention, it is believed that this would result in wafers with interstitial oxygen content between 6×10 ¹⁷ atoms/cc and 2×10 ¹⁹ atoms/cc.

용융된 반도체로부터 직접 만들어진 웨이퍼들은 산화물과 격자간 산소 오염이라는 이러한 문제를 겪지 않는데, 이는 용융된 재료에 관한 피드-스톡(feed-stock)이 그것들에 고유한 높은 자연발생적 산화물 함유량(content)을 갖는 작은 입자들일 필요가 없기 때문이다. 그러므로 웨이퍼 또는 다른 형성된 몸체들이 형성되는 용융된 재료는 산소 함유량이 적고, 따라서 형성된 몸체는 또한 격자간 산소가 적다. 예컨대, 위에서 설명된 방법들을 사용하여 용융된 반도체로부터 직접 형성된 실리콘 웨이퍼들은 보통 분말에 기초한 기술에 관해서 적어도 3배 이상인 것에 비해, 2×10¹⁷atom/cc 이하인 격자간 산소 함유량을 가진다. 또한, 그러한 웨이퍼는 8.75×10¹⁷atom/cc(=10ppmw) 미만을 가지고, 보통 분말에 기초한 기술들에 관한 8.75×10¹⁷atom/cc보다 많은 것에 비해, 5.25×10¹⁷atom/cc(=6ppmw)인 총 산소보다 적다.Wafers made directly from molten semiconductors do not suffer from this problem of oxide and interstitial oxygen contamination, which means that the feed-stock for the molten material has a high naturally occurring oxide content inherent in them. Because they don't have to be small particles. Therefore, the molten material from which the wafer or other formed bodies are formed has a low oxygen content, and thus the formed body is also low in interstitial oxygen. For example, silicon wafers formed directly from a molten semiconductor using the methods described above usually have an interstitial oxygen content of 2×10 ¹⁷ atoms/cc or less, compared to at least three times or more for powder-based techniques. In addition, such wafers have less than 8.75×10 ¹⁷ atoms/cc (=10 ppmw), compared to more than 8.75×10 ¹⁷ atoms/cc for ordinary powder-based technologies, 5.25×10 ¹⁷ atoms/cc (=6 ppmw). ) Is less than the total oxygen.

이제 열 추출 경향을 증가시키고 변화시키는 상이한 방식을 논의하는 것으로 돌아가서, 예를 들면 도 1의 130으로 도시된 것과 같은 상대적으로 더 두꺼운 둘레 구역을 갖는 웨이퍼에 대한 고찰이 이루어진다. 내부 구역들에 비해 웨이퍼가 더 두꺼운 것이 바람직한 구역들에서, 둘레 주위의 용융된 재료로부터 더 많은 열이 추출되도록, 용융된 반도체로부터 템플릿까지의 열 추출을 제어함으로써, 형성된 것과 같은 웨이퍼는 내부에서보다 둘레 주위에서 더 두껍게 될 것이다.Returning now to discussing different ways of increasing and varying the heat extraction tendency, a consideration is made on a wafer having a relatively thicker circumferential region, for example as shown at 130 in FIG. 1. In regions where it is desirable for the wafer to be thicker than the inner regions, by controlling the heat extraction from the molten semiconductor to the template so that more heat is extracted from the molten material around the perimeter, the wafer as formed is more likely to be It will be thicker around the perimeter.

비슷하게, 특히 전기적 접속과 연관될 버스 와이어 랜딩(840a, 840b)으로 도 8에 도시된 것과 같이, 다른 기하학적 형태들 또는 상대적으로 더 두꺼운 스트라이프들에 관해 도 2의 240a, 240b에 도시된 것처럼, 상대적으로 더 두꺼운 것이 요구된 위치들에서 추출된 상대적으로 더 많은 열은, 상대적으로 열이 덜 추출되는 대부분의 내부 구역(810)에 비해, 그러한 위치들에서 상대적으로 더 큰 두께를 가져오게 된다.Similarly, relative to other geometries or relatively thicker stripes, such as shown in FIG. 8 with the bus wire landing 840a, 840b to be associated with the electrical connection, as shown in 240a, 240b in FIG. Relatively more heat extracted at locations where thicker is desired will result in a relatively greater thickness at those locations, compared to most of the interior region 810 where relatively less heat is extracted.

또 다른 구역과 비교하여 한 구역에서의 열 흐름 및 추출에 있어서의 제어되고 설계된 차이들을 제공하기 위한 많은 상이한 방법이 아래에서 더 상세히 논의된다. 이들은 열 흐름 및/또는 추출을 늦어지게 하는(또는 소수의 경우에서는 증대시키는), 템플릿 상에서의 코팅 또는 자유롭게 서 있는 인터포저 층과 같은 기능성 층의 하나 이상의 구역을 제공하는 단계; 일부 구역들에서 더 두껍고, 따라서 열식 질량이 적고 열 추출 경향이 적은 더 얇은 다른 구역들에서보다 열식 질량이 더 많고 열 추출 경향이 더 많은 템플릿을 제공하는 단계; 템플릿 표면에 걸쳐 상이한 위치에서 상이한 양의 차이 압력을 제공하는 단계; 빈 공간의 위치들에서 템플릿을 더 얇게 효과적으로 만드는 빈 공간들을 포함하는 것처럼, 템플릿 자체 내에 국부적으로 상이한 열적 성질을 제공하는 단계; 템플릿의 상이한 위치들에서 상이한 정도의 다공성을 제공함으로써, 다공성 자체로 인하거나, 정도가 상이한 다공성으로부터 생기는 상이한 정도의 압력 차이로 인한, 열 흐름의 정도와 상이한 양의 열 추출을 제공하는 단계를 포함하지만, 이들에 국한되는 것은 아니다.Many different methods are discussed in more detail below for providing controlled and designed differences in heat flow and extraction in one zone compared to another zone. They provide one or more regions of a functional layer, such as a coating on the template or a free standing interposer layer, which slows (or in a few cases increases) heat flow and/or extraction; Providing a template that is thicker in some regions and thus has a higher thermal mass and a higher tendency to heat extraction than in other thinner regions that are less thermally mass and less prone to thermal extraction; Providing different amounts of differential pressure at different locations across the template surface; Providing different thermal properties locally within the template itself, such as including void spaces that effectively make the template thinner at locations of the void space; Providing different degrees of porosity at different locations in the template, thereby providing a degree of heat flow and a different amount of heat extraction, either due to the porosity itself, or due to different degrees of pressure difference resulting from different degrees of porosity. However, it is not limited to these.

템플릿의 기하학적 형태 또는 템플릿의 처리가 형성 또는 처리가 없이 템플릿에 의해 추출되는 것보다 존재하는 위치에서 더 큰 열 추출을 제공하는 경우에는, 그러한 형성 또는 처리를 본 명세서에서는 열 추출 증대제(enhancer) 또는 더 큰 열 추출 경향을 제공하는 처리라고 부른다. 상대적으로 더 얇은 템플릿 섹션을 제공하는 것이나, 그것들의 위치에서 템플릿의 열식 질량을 본질적으로 감소시키는 복수의 빈 공간을 제공하거나, 열 흐름을 늦어지게 하고 열 추출을 감소시키고 따라서 열 추출에 관한 경향을 감소시키는 코팅을 제공하는 것과 같이 더 적은 열 추출을 제공하는 템플릿 처리 또는 형성을 본 명세서에서는 열 추출 디트랙터(detractor)라고 부른다.Where the geometry of the template or treatment of the template provides greater heat extraction at the location where it is present than is extracted by the template without formation or treatment, such formation or treatment is referred to herein as a heat extraction enhancer. Or a treatment that provides a greater tendency to heat extraction. Providing relatively thinner template sections, or providing a plurality of voids in their location that essentially reduces the thermal mass of the template, slows heat flow and reduces heat extraction and thus increases the tendency towards heat extraction. Template treatment or formation that provides less heat extraction, such as providing a reducing coating, is referred to herein as a heat extraction detractor.

그러므로 일반적인 의미에서, 본 발명의 방법은 더 두껍게 되는 것이 요망되는 웨이퍼의 형성된 구역이 될 구역에서의 상대적으로 더 큰 열 추출 경향과, 더 얇게 되는 것이 요망되는 웨이퍼의 형성된 구역이 될 템플릿의 구역들에서의 상대적으로 더 적은 열 추출 경향을 갖는 구역들을 가지는 템플릿 상에 웨이퍼를 형성함으로써, 웨이퍼를 만드는 방법이다. 본 발명의 템플릿은 바로 위에서 설명된 상대적인 열 추출 경향을 가지는 템플릿이다. 더 크거나 더 적은 열 추출 경향을 갖는 위치들은 그것들이 요망되는 위치들에서의 템플릿에 구체적으로 생성된다.Therefore, in a general sense, the method of the present invention has a relatively greater tendency to extract heat in the region that will be the formed region of the wafer where it is desired to be thicker, and the regions of the template that will be the formed region of the wafer where it is desired to be thinner. It is a method of making a wafer by forming the wafer on a template having regions with relatively less heat extraction tendency in The template of the present invention is a template having a relative heat extraction tendency described immediately above. Locations with greater or less heat extraction tendencies are specifically created in the template at locations where they are desired.

용융물로부터 웨이퍼를 형성하는 것이 유리하고, 본 발명의 템플릿 상에 웨이퍼와 같은 몸체를 형성하고, 용융물 내에서 응고된 몸체를 생성하기 위해 본 명세서에 개시된 발명이 고려된다는 점이 주목되어야 한다. 형성된 몸체는 귀중한 제조물품을 구성하기 위해 템플릿으로부터 해제될 필요는 없다. 하지만, 역시 형성된 웨이퍼는 다양한 방식으로 템플릿으로부터 제거될 수 있다. 몇몇 경우에서는, 차압 레짐(differential pressure regime)이 제거될 수 있는데, 즉 진공이 사용되면, 턴 오프(turn off)될 수 있고, 웨이퍼가 떨어진다. 또는 차압 레짐이 감소될 수 있는데, 즉 진공의 정도가 감소될 수 있거나, 압력의 차이가 감소될 수 있다. 또한, 기계적 수단이 단독으로, 또는 스트리핑 핀(stripping pin)들, 스트리핑 프레임, 또는 웨이퍼와 기계적으로 접촉하여 웨이퍼를 눌러서 몰드-시트(mold-sheet)로부터 이탈시키는 그 외의 도구들과 같은, 차압 레짐의 감소 또는 제거와 함께 사용될 수 있다. 템플릿으로부터 형성된 웨이퍼를 이탈시키는 적절한 수단은 어느 것도 허용 가능하고, 본 발명이라고 간주된다.It should be noted that it is advantageous to form a wafer from a melt, and that the invention disclosed herein is contemplated for forming a wafer-like body on the template of the present invention and for producing a solidified body in the melt. The formed body need not be released from the template to constitute a valuable article of manufacture. However, the also formed wafer can be removed from the template in various ways. In some cases, the differential pressure regime can be eliminated, ie, if vacuum is used, it can be turned off and the wafer falls off. Alternatively, the differential pressure regime may be reduced, that is, the degree of vacuum may be reduced, or the difference in pressure may be reduced. In addition, differential pressure regimes, such as stripping pins, stripping frames, or other tools that mechanically contact the wafer and press the wafer away from the mold-sheet by mechanical means alone. Can be used with reduction or elimination of. Any suitable means of disengaging the wafer formed from the template is acceptable and considered the invention.

또 다른 템플릿 구역과 비교하여 템플릿의 하나의 구체적으로 확인된 구역으로부터 더 많은 열을 추출하기 위한 몇몇 방식은, 다음 섹션들에서 논의된 방법들을 포함하지만 이들에 국한되는 것은 아니다. 논의를 간단히 하기 위해, 처음에는 도 1에서의 130과 같은 더 두꺼운 둘레 구역과 더 얇은 내부 구역(110)을 가지는 것이 요망되는 것으로 가정될 것이다. 그러므로 더 얇은 내부와 더 두꺼운 둘레가 논의된다. 하지만, 도 2에 도시된 것과 같은 스트라이프(240a, 240b), 도 8에 도시된 것과 같은 버스 와이어 보강 랜딩(840a, 840b), 및/또는 본 명세서에서 논의된 다른 상대적으로 더 두꺼운 구역들 중 임의의 것과, 본 발명의 방법에 따라 만들어지는 장래의 구조물에서 모양과 목적에 관계없이 설계되는 임의의 다른 상대적으로 두꺼운 구역들처럼 더 두꺼운 구역들이 요망되는 임의의 패턴에 다음 논의가 적용된다는 점이 이해되어야 한다. 그러한 경우, 본 명세서와 아래에서 논의되고 더 두꺼운 둘레를 생성하기 위한 방법들은 그 둘레 외에 원하는 곳에 더 두꺼운 구역을 생성하기 위해 조정되게 된다. (만약, 더 얇은 둘레 구역이 요망되면, 정반대의 조치가 취해진다)Some methods for extracting more heat from one specifically identified region of the template compared to another template region include, but are not limited to, the methods discussed in the following sections. To simplify the discussion, it will initially be assumed that it is desired to have a thicker circumferential region such as 130 in FIG. 1 and a thinner inner region 110. Therefore, thinner interiors and thicker perimeters are discussed. However, stripes 240a, 240b as shown in FIG. 2, bus wire reinforcement landings 840a, 840b as shown in FIG. 8, and/or any of the other relatively thicker areas discussed herein. It should be understood that the following discussion applies to any pattern where thicker regions are desired, such as any other relatively thick regions designed regardless of shape and purpose in future structures made according to the method of the present invention. do. In such cases, the methods for creating a thicker perimeter discussed herein and below are adapted to create a thicker area where desired other than that perimeter. (If a thinner circumferential area is desired, the opposite is taken)

열 추출을 제어하기 위해서는, 더 두꺼운 둘레의 바라는 폭의 둘레에 의해 둘러싸인 내부를 형성하는 패턴으로, 템플릿이나 용융된 표면상에 기능성 층 코팅이 제공될 수 있다. 그러한 기능성 층은 위에서 참조된 다이렉트 웨이퍼(Direct Wafer) 기술 특허 8,293,009호에서 설명된 타입들의 것일 수 있다. 기능성 층들은 그 중에서도 특히, 템플릿으로부터 응고된 몸체의 해제를 증대시키는 것, 결정화의 핵형성 위치들을 감소시키는 것, 결정화의 핵형성 위치들의 빈도수를 증가시키는 것, 바라는 위치들에서의 결정화를 위한 핵형성 위치를 확립하는 것과 같은 다양한 기능을 제공하는 기능성 층들이 논의된다. 일반적으로 DW 기술 특허의 단락 번호 00101과 00128-00141을 참조하라. DW 기술 특허의 도 32a 내지 32e와 도 33a 내지 33h는 용융 표면에 적용되는 기능성 층을 사용하는 방법들의 2가지 상이한 실시예를 보여준다.In order to control heat extraction, a functional layer coating may be provided on the template or on the molten surface in a pattern forming the interior surrounded by the perimeter of the desired width of the thicker perimeter. Such a functional layer may be of the types described in Direct Wafer technology patent 8,293,009 referenced above. Functional layers are, inter alia, increasing the release of the solidified body from the template, reducing the nucleation sites of crystallization, increasing the frequency of the nucleation sites of crystallization, the nuclei for crystallization at the desired locations. Functional layers are discussed that provide a variety of functions, such as establishing a formation location. In general, see paragraph numbers 00101 and 00128-00141 of the DW technology patent. 32A-32E and 33A-33H of the DW technology patent show two different embodiments of methods of using a functional layer applied to a molten surface.

본 명세서에서 개시된 발명에 관한 특별한 관심 사항은, 기능성 층이 제공되는 템플릿의 구역에서 용융물로부터 열이 덜 추출되도록, 열 흐름을 방해하는 타입의, 템플릿상에서의 기능성 층 코팅이다. (그러므로 그러한 기능성 층은 보통 열 추출 디트랙터이고, 그것의 존재는 존재하는 것과 동일한 열 추출 경향을 갖는 기능성 재료가 없거나 더 얇은 기능성 재료를 가지는 구역에 비해, 상대적으로 더 낮은 열 추출 경향을 갖는 템플릿의 구역을 생성한다) 기능성 층들을 템플릿 상의 코팅들로서 제공될 수 있거나, 템플릿이 접촉할 위치에서 용융된 표면상에 제공된 분말 형성물(formation)들로서 제공될 수 있다. 그러한 기능성 재료는 커튼(curtain) 코팅, 스프래잉(spraying), 슬롯 다이(slot die) 코팅, 메니스커스(meniscus) 코팅 - 하지만 이들에 국한되지는 않음 - 등과, 알려지지는 않았지만 나중에 개발되거나 개시될 임의의 적절한 방법을 포함하는 관련 분야에 공지된 방법들에 의해 쌓일 수 있다. 기능성 재료는 또한 몇몇 방식으로 템플릿과 용융된 표면 사이에 놓이는 자유롭게 서 있는 시트(sheet)와 같은 인터포저 층으로서 제공될 수 있다.Of particular interest to the invention disclosed herein are functional layer coatings on the template, of the type that impedes heat flow, such that less heat is extracted from the melt in the region of the template in which the functional layer is provided. (Therefore, such a functional layer is usually a heat extraction detractor, and its presence is a template with a relatively lower heat extraction tendency compared to areas with thinner or thinner functional materials that have the same heat extraction tendency as existed. The functional layers may be provided as coatings on the template, or as powder formations provided on the molten surface at the location where the template will contact. Such functional materials include curtain coatings, spraying, slot die coatings, meniscus coatings-but not limited to -, etc., which are unknown but will be developed or disclosed later. It can be stacked by methods known in the art, including any suitable method. The functional material can also be provided as an interposer layer, such as a free standing sheet, that lies between the template and the molten surface in some way.

자유롭게 서 있는 인터포저 층은 템플릿에 부착되거나 그렇지 않으면 고정되거나 단독으로 놓인다. 그러한 인터포저 층은 기능성 층들이 어느 정도까지는 자유롭게 서 있는 형태를 가진다. 그러한 인터포저 층은, 본 명세서에 전문이 참조로 통합되어 있고, 본 명세서에서 인터포저 층 기술 특허 출원으로 불리고 있으며, "MAKING SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL USING A FREE-STANDING INTERPOSER SHEET"라는 제목으로 2014년 4월 24일 미국 공보 2014-0113156-A1로 발표되고, 2010년 12월 1일 출원된 가 출원의 우선권을 주장하는, 2011년 12월 1일자로 출원된 PCT 특허 출원 PCT/US11/62914호의 미국 국내 단계인, 공표된 미국 출원 13/990,498호에 설명된다.The free standing interposer layer is attached to the template or otherwise fixed or placed alone. Such an interposer layer has a form in which the functional layers stand freely to some extent. Such an interposer layer is incorporated herein by reference in its entirety, and is referred to as an interposer layer technology patent application in this specification, under the title "MAKING SEMICONDUCTOR BODIES FROM MOLTEN MATERIAL USING A FREE-STANDING INTERPOSER SHEET" in 2014. United States of America of PCT patent application PCT/US11/62914 filed on December 1, 2011, published on April 24 as U.S. Publication 2014-0113156-A1 and claiming the priority of the provisional application filed on December 1, 2010 It is described in published U.S. application 13/990,498, which is a domestic stage.

템플릿 상에 기능성 층의 재료 또는 두께를 국부적으로 확립하는 것은 또한 템플릿에 형성된 웨이퍼의 부분들의 두께를 제어하기 위해 사용될 수 있다. 예를 들면, 도 12a, 12b, 12c, 12d에 개략적으로 도시된 것처럼, 기능성 층이 용융물 표면에서보다는 템플릿(1200) 자체 상에 놓일 수 있다. 그러한 기능성 층은 2가지 단계, 즉 도 12a에 도시된 것처럼 템플릿(1200)의 전체 표면(1250)에 걸쳐 균일하게 제1 층(1252)이 놓이는 제1 단계와, 도 12b 및 도 12c에 도시된 것처럼, 템플릿(1200)(기능성 재료의 제1 층(1252)으로 전체적으로 덮이는)의 둘레(1230)를 덮기 위해 마스크(1253)가 사용되는 제2 단계로 놓일 수 있다. 그럴 경우, 도 12c에 도시된 것처럼, 템플릿(1200)의 내부(1220) 구역에 기능성 재료의 추가 층(1258)이 놓인다. 그런 다음, 도 12d에 도시된 것처럼 마스크(1253)가 제거되어, 템플릿(1200)의 전체 표면(1250)을 덮는 기능성 층을, 내부(1220)에서 기능성 층(1258)의 더 깊고 더 두꺼운 구역과, 둘레(1230) 주위의 더 얕고 더 얇은 구역(1252)으로 남겨 둔다. 기능성 층(1252, 1258)으로 덮이게 되는 표면(1250)은 나중에 사용될 때 템플릿(1200)의 용융물의(melt-ward) 표면(1256)이 된다.Locally establishing the material or thickness of the functional layer on the template can also be used to control the thickness of portions of the wafer formed in the template. For example, as schematically shown in FIGS. 12A, 12B, 12C, 12D, a functional layer may be placed on the template 1200 itself rather than on the melt surface. Such a functional layer can be carried out in two steps: a first step in which the first layer 1252 is evenly laid over the entire surface 1250 of the template 1200 as shown in FIG. As such, it can be put in a second step in which the mask 1253 is used to cover the perimeter 1230 of the template 1200 (which is entirely covered with the first layer 1252 of functional material). In that case, an additional layer of functional material 1258 is placed in the interior 1220 region of the template 1200, as shown in FIG. 12C. The mask 1253 is then removed, as shown in FIG. , Leaving a shallower and thinner area 1252 around the perimeter 1230. The surface 1250 that will be covered with the functional layers 1252 and 1258 becomes the melt-ward surface 1256 of the template 1200 when used later.

템플릿(1200)은 그 위에 반도체 웨이퍼를 형성하기 위해 사용될 수 있다. 예컨대 사용된 것처럼, 더 두꺼운 2개 레벨의 기능성 층(1252, 1258)으로 덮인 본래 표면(1250)을 구성하는 용융물 표면(1256)이 용융된 재료 표면 쪽으로 아래로 향하도록, 도 12a 내지 12d에 도시된 배향으로부터 도 12e에 도시된 것과 같은 배향까지 수직으로 템플릿(1200)이 홱 뒤집히게 된다. 그럴 경우 이러한 덮인 표면은 DW 특허의 도 3a 및 도 3b에 도시된 단락 0047에서 설명된 것처럼, 용융된 재료 부피의 표면과 접촉하게 된다(기능성 층이 없는 실시예들에 관해).The template 1200 can be used to form a semiconductor wafer thereon. As used for example, the melt surface 1256 constituting the original surface 1250 covered with the thicker two levels of functional layers 1252, 1258 is shown in Figures 12A-12D, facing down towards the molten material surface. The template 1200 is flipped vertically from the original orientation to the orientation shown in FIG. 12E. If so, this covered surface will come into contact with the surface of the molten material volume (for embodiments without a functional layer), as described in paragraph 0047 shown in Figs. 3A and 3B of the DW patent.

기능성 층들은 없을 때 추출되는 양에 비해, 액체 실리콘의 풀(pool)로부터 추출된 열의 양을 감소시킨다(그리고 다라서 열 추출 디트랙터이다). 그러므로 기능성 층(1258)이, 단일 기능성 층(1252)만을 갖고 있는 둘레(1230)보다 두꺼운 내부 구역(1220)에서는, 웨이퍼의 더 얇은 부분이 템플릿의 내부 부분의 중심(1220)에 인접하게 형성된다. 그러므로 더 얇은 내부 구역(120)과 더 두꺼운 둘레 구역(130)을 가진, 도 1에 도시된 것과 같은 웨이퍼(100)가 생기게 된다.The functional layers reduce the amount of heat extracted from the pool of liquid silicon (and hence the heat extraction detractor) compared to the amount extracted when not present. Therefore, in the inner region 1220, where the functional layer 1258 is thicker than the perimeter 1230, which has only a single functional layer 1252, a thinner portion of the wafer is formed adjacent the center 1220 of the inner portion of the template. . Thus, there is a wafer 100 as shown in FIG. 1 with a thinner inner region 120 and a thicker circumferential region 130.

기능성 층들은 전술한 바와 같이 분말이나 스프레이 또는 다른 유체 재료로서 적용될 수 있거나, 전술한 인터포저 층 기술 특허 출원에서 설명된 것과 같이, 자유롭게 서 있는 인터포저 층의 부분으로서 적용될 수 있다. 도 13a 내지 13c는 템플릿(1300)(도 13a)과, 전체 웨이퍼 표면에 관한 열 추출의 정도를 확립하기 위한 제1 인터포저 층(1352)(도 13b), 및 템플릿(1300)의 표면의 내부 부분(1320)에 놓이는 제2 인터포저 층(1358)(도 13c)이 있어서, 내부 구역(1320)에서 제1 인터포저 층(1352)와 제2 인터포저 층(1358) 모두의 총 두께가 템플릿(1300)의 둘레(1330) 주위에서 인터포저 층(1352)만의 총 두께보다 큰(더 두꺼운) 구성(set up)을 개략적으로 보여준다.The functional layers may be applied as a powder or spray or other fluid material as described above, or as part of a free standing interposer layer, as described in the interposer layer technology patent application previously described. 13A to 13C show a template 1300 (FIG. 13A ), a first interposer layer 1352 (FIG. 13B) for establishing the degree of heat extraction over the entire wafer surface, and the interior of the surface of the template 1300. There is a second interposer layer 1358 (FIG. 13C) overlying the portion 1320 so that the total thickness of both the first interposer layer 1352 and the second interposer layer 1358 in the inner region 1320 is the template. It schematically shows a larger (thicker) set up than the total thickness of the interposer layer 1352 alone around the perimeter 1330 of 1300.

위에서 논의된 바와 같이, 용융된 반도체 재료의 몸체의 표면과 접촉하게 되는, 용융물 표면(1356)을 기능성 층들(1352, 1358)이 형성하도록, 템플릿(1300)을 도 13c에 도시된 배향으로부터 홱 뒤집음으로써 도 13d에 도시된 것처럼 그곳에 도시된 것처럼 배향되게 사용된다. 템플릿(1300)의 뒷면(1354)은 용융된 재료로부터 멀어지게 향한다. 내부 부분(1320)에서 인터포저 층(1352)과 인터포저 층(1358)을 더한 상대적으로 더 두꺼운 층은, 둘레 구역(1330)에서 단일 층(1352)과 비교하여, 열 흐름이 덜하게 되고, 둘레(1330) 주위에 비해 내부(1320)에서의 열 추출이 덜하게 된다. 그러므로 웨이퍼의 더 얇은 내부 구역은 템플릿(1300) 상에 형성된다. 자유롭게 서 있는 인터포저 층들을 사용하는 과정은 분말 또는 다른 유체 기능성 층을 가지고 사용된 과정과 비슷하지만, 인터포저 층을 가지고는 마스크가 요구되지 않는데, 이는 그러한 인터포저 층이 기계적 조종기(manipulator)들에 의해 개별적으로 그리고 직접 높일 수 있기 때문이다. 어떠한 마스크도 요구되지 않는다. 보통, 인터포저 층은 또한 열 추출 디트랙터이고, 이는 열을 추출하는 템플릿의 경향의 국부적인 구역을 감소시킨다.As discussed above, the template 1300 is flipped from the orientation shown in FIG. 13C such that the functional layers 1352 and 1358 form the melt surface 1356, which comes into contact with the surface of the body of the molten semiconductor material. It is used to be oriented as shown there as shown in Fig. 13D. The back side 1354 of the template 1300 faces away from the molten material. The relatively thicker layer, plus the interposer layer 1352 and the interposer layer 1358 in the inner portion 1320, results in less heat flow compared to the single layer 1352 in the circumferential region 1330, Less heat is extracted from the interior 1320 than the circumference 1330. Therefore, a thinner inner region of the wafer is formed on the template 1300. The process of using free standing interposer layers is similar to that used with powder or other fluid functional layers, but with an interposer layer no mask is required, which means that such interposer layers are mechanically manipulators. Because it can be raised individually and directly by. No mask is required. Usually, the interposer layer is also a heat extraction detractor, which reduces the localized area of the template's tendency to extract heat.

도 14a 및 도 14b는 도 2와 도 4에 도시된 것과 같이 웨이퍼 내부보다 더 두꺼운 스트라이프들과, 도 8, 도 9 및/또는 도 10에 도시된 것과 같은 더 두꺼운 랜딩 및/또는 아일랜드들을 가지는 웨이퍼를 만들기 위해 템플릿을 제공하는 구성을 개략적으로 보여준다. 도 14에서 크로스 해치되게(cross hatched) 그려지게 도시된, 기능성 재료의 제1의 균일한 층(1452)으로 덮이는, 사용 중에 용융물 표면이 될 표면(1456)을 가지는 템플릿(1400)이 제공된다. 기능성 재료로 된 이러한 제1의 균일한 층(1452)의 7개의 패치(patch)가 아래에 더 상세하게 설명되는 것처럼, 도 14a에 도시되어 있다. 용융물 표면이란, 웨이퍼를 형성하는 동안 용융물과 면한 다음 접촉하는 표면을 의미한다. 추가적인 기능성 재료가 3개의 불규칙적으로 성형된(shaped) 기능성 재료의 구역들(1465a, 1465b, 1465c)(도 14a에서 빛깔에 농담이 없는 흰색으로 도시된)의 형태로 제공된다. 이는 스트라이프(1460a, 1460b)의 형태를 가진 템플릿 구역들과, 또는 랜딩 구역(1462a, 1462b) 또는 아일랜드(1464a, 1464b)를 덮는 기능성 재료의 단일 층을 가져온다. 기능성 재료의 추가 구역들(따라서 그것들의 위치에서 기능성 재료의 2개의 층에 해당하는)(1465a, 1465b, 1465c)이, 대응하는 네거티브 모양의 마스크를 통하는 것과 같은 코팅들이나 자유롭게 서 있는 인터포저 요소들로서 제공될 수 있다.14A and 14B show a wafer having thicker stripes than the inside of the wafer as shown in FIGS. 2 and 4 and thicker landing and/or islands as shown in FIGS. 8, 9 and/or 10. It schematically shows the configuration that provides a template to create it. A template 1400 is provided having a surface 1456 that will be the melt surface in use, covered with a first uniform layer 1452 of functional material, shown drawn cross hatched in FIG. 14 do. Seven patches of this first uniform layer 1452 of functional material are shown in FIG. 14A, as described in more detail below. The melt surface means a surface that faces and then contacts the melt during wafer formation. Additional functional material is provided in the form of three irregularly shaped regions of functional material 1465a, 1465b, 1465c (shown in FIG. 14A in shade-free white). This results in a single layer of functional material covering template regions in the form of stripes 1460a, 1460b, or landing regions 1462a, 1462b or islands 1464a, 1464b. Additional regions of the functional material (and thus corresponding to the two layers of functional material in their position) 1465a, 1465b, 1465c, as coatings such as through a corresponding negative-shaped mask or free standing interposer elements. Can be provided.

스트라이프(1460a, 1460b 등)의 템플릿 구역(기능성 재료의 하나의 층만으로 덮여지는)은, 1465a, 1465b, 1465c처럼 크로스 해칭 없이 도시된, 기능성 재료의 2개의 층의 위치에서 열을 덜 추출하고, 1460a, 1460b, 1462a, 1462b 및 1464a, 1464b 등에서처럼 크로스 해치된 채로 도시된, 기능성 재료의 하나의 층만을 가지는 템플릿의 구역들에서는 더 많은 열을 추출하게 되는 템플릿을 만들어 내게 되고, 따라서 기능성 재료의 하나의 층의 스트라이프(1460a, 1460b)에 대응하는 위치들에서 더 두꺼운 스트라이프로 형성된 웨이퍼를 만들어 내게 된다. 비슷하게, 기능성 재료의 하나의 층만을 가진, 더 짧은 크로스 해치된 구역(1462a, 1462b)은, 그것들이 형성되는 성형된 재료에서 더 짧고 두꺼운 탭을 만들어 내게 되고, 기능성 재료의 하나의 층만으로 덮이는 템플릿 표면(1464a, 1464b)의 아일랜드들은, 도 10에 도시된 것과 같이 더 두꺼운 웨이퍼의 아일랜드들을 만들어 내게 된다.The template region of the stripes 1460a, 1460b, etc. (covered with only one layer of functional material) extracts less heat at the location of the two layers of functional material, shown without cross hatching, such as 1465a, 1465b, 1465c, Areas of the template that have only one layer of functional material, shown cross-hatched as in 1460a, 1460b, 1462a, 1462b, and 1464a, 1464b, etc., create a template that extracts more heat, and thus A wafer formed in a thicker stripe is formed at positions corresponding to the stripes 1460a and 1460b of one layer. Similarly, shorter cross hatched regions 1462a, 1462b, with only one layer of functional material, will result in shorter and thicker tabs in the molded material from which they are formed, and are covered with only one layer of functional material. The islands of the template surfaces 1464a and 1464b result in thicker wafer islands as shown in FIG. 10.

도 14b는 패턴화된 기능성 층들이 제공되는 표면이 용융된 재료의 표면과, 용융물로부터 멀어지게 향하는 템플릿(1400)의 뒷면(1454)과 접촉하게 되도록, 아래쪽으로 향하게 도시된 용융물 표면(1456)을 갖는 템플릿(1400)을 그것이 사용되는 바대로 배향된 것을 보여준다.14B shows a melt surface 1456 shown facing downwards such that the surface provided with the patterned functional layers is in contact with the surface of the molten material and the back surface 1454 of the template 1400 facing away from the melt. The template 1400 with shows that it is oriented as it is used.

액체 또는 분말 배치 시스템에 의한 직접적인 배치, 또는 아무 곳에서나 유체 기능성 재료를 놓는 것을 허용하지만, 템플릿 표면(1454)의 선택된 구역들이 기능성 재료를 받는 것을 막는 마스크를 사용하는 것에 의해, 분말이나 액체와 같은 유체 형태로 기능성 재료가 제공될 수 있다.Direct placement by a liquid or powder placement system, or by using a mask that allows placement of the fluid functional material anywhere, but prevents selected areas of the template surface 1454 from receiving the functional material, such as powder or liquid. The functional material may be provided in fluid form.

일반적으로 열 추출 경향에서의 차이를 효과적으로 생성하기 위해, 도 12d와 도 12e를 참조하여 도시된 실시예를 다시 고려하면, 템플릿(1200)의 내부(1220)를 덮는, 기능성 재료(1258, 1252)의 총 두께와, 템플릿(1200)의 전체 표면(1250)(도 12a)을 덮는 기능성 재료(1252)의 두께 사이에 약 20미크론의 두께 차이가 존재한다. 이러한 20미크론의 두께는 작지만, 무시할 수 없고, 기능성 재료가 제공되는 템플릿으로 형성된 웨이퍼에서 눈으로 또는 만져서 탐지될 수 있다. (기능성 재료의 베이스 층은 이렇게 두껍거나 더 많거나 더 적을 수 있다. 예컨대, 베이스 층은 두께가 40미크론일 수 있고, 그럴 경우, 외부층은 20미크론의 두께를 가짐으로써 총 두께가 60미크론이 된다. 또는 그러한 기능성 재료는 서로 상이한 재료일 수 있다)In general, in order to effectively create a difference in heat extraction tendency, considering again the embodiment shown with reference to FIGS. 12D and 12E, functional materials 1258 and 1252 covering the interior 1220 of the template 1200 There is a difference in thickness of about 20 microns between the total thickness of the template 1200 and the thickness of the functional material 1252 covering the entire surface 1250 (FIG. 12A) of the template 1200. This 20 micron thickness is small, but not negligible, and can be detected by the eye or by touching on a wafer formed from a template provided with a functional material. (The base layer of the functional material may be so thick, more or less. For example, the base layer may be 40 microns thick, in which case the outer layer has a thickness of 20 microns, so that the total thickness is 60 microns Or such functional materials may be different materials)

이는 웨이퍼의 한 부분과 그러한 웨이퍼가 형성된 템플릿을 통한 부분 단면도를 보여주는 도 15 및 도 16을 참조하여 개략적으로 도시되어 있다(도 12e에 도시된 것과 같은 좌측은 도 1b, 도 5b, 도 6b, 도 7b의 좌측 부분과 비슷하다). 웨이퍼(1500)는 도 12e에 도시된 템플릿(1200)과 본질적으로 동일한 템플릿(1200)에 맞닿아 형성되었다. 그러한 템플릿은 템플릿(1200)의 전체를 덮는 제1의 전반적인 층(1252)과, 내부 구역에서의 제2의 층(1258)을 가지는 기능성 재료를 가진다. 그러므로 내부에서의 기능성 층의 두께는 더 두껍다. 형성된 웨이퍼(1500)는 더 두꺼운 둘레 섹션(1530)과 더 얇은 내부 섹션(1520)을 가진다. 웨이퍼는 템플릿(1200)의 용융물 표면(1256)에 면하는 표면(1556) 상에서는 평탄하지 않다. 웨이퍼(1500)의 템플릿에 면하는 표면(1556)은 오목하게 된 섹션(1557)(도 16에서 아마도 가장 잘 보이는)을 가지는데, 이는 내부(1258)와 전반적인 층(1252)에서의 기능성 재료의 결합된 구역들의 높이 차이로 인한 것이다. 전반적인 층(1252)은 오로지 템플릿 둘레 구역(1230)에서 존재하는 기능성 재료이다. 본 발명의 웨이퍼의 대표적인 실시예에서는, 약 100미크론의 두께를 갖는 내부 섹션(1520)과 두께가 200미크론과 250미크론 사이에 있는 둘레 구역(1530)을 가지는 웨이퍼의 경우, 이러한 오목부가 대략 20미크론의 깊이를 가질 수 있다(웨이퍼(1500)의 두께 방향으로).This is schematically illustrated with reference to FIGS. 15 and 16 showing a portion of a wafer and a partial cross-sectional view through a template on which such a wafer is formed (left side as shown in FIG. 12E is FIGS. 1B, 5B, 6B, It is similar to the left part of 7b). Wafer 1500 was formed in contact with template 1200 essentially identical to template 1200 shown in FIG. 12E. Such a template has a functional material having a first overall layer 1252 covering the entirety of the template 1200 and a second layer 1258 in the interior region. Therefore, the thickness of the functional layer inside is thicker. The formed wafer 1500 has a thicker peripheral section 1530 and a thinner inner section 1520. The wafer is not flat on the surface 1556 facing the melt surface 1256 of the template 1200. The surface 1556 facing the template of the wafer 1500 has a concave section 1557 (probably best visible in FIG. 16), which is a function of the functional material in the interior 1258 and the overall layer 1252. This is due to the difference in height of the combined areas. The overall layer 1252 is solely a functional material present in the region 1230 around the template. In an exemplary embodiment of the wafer of the present invention, for a wafer having an inner section 1520 having a thickness of about 100 microns and a circumferential region 1530 having a thickness between 200 microns and 250 microns, these recesses are approximately 20 microns. It can have a depth of (in the thickness direction of the wafer 1500).

성장한 웨이퍼(1500)의 둘레 구역(1530)은 실제로 내부 구역(1520)보다 더 두껍고, 그 둘레는 내부 섹션의 베이스 레벨(1521)에서 떠나서 연장된다는 점을 볼 수 있다. 위에서 언급된 사이즈에 관해서는, 그 둘레가 베이스 레벨(1521)로부터 떨어지게 약 100 내지 150미크론만큼 연장하는 내부 구역에 비해 돌출부를 구성한다. (도 16과 다른 도면들은 실제 비율대로 그려지지 않았다)It can be seen that the circumferential region 1530 of the grown wafer 1500 is actually thicker than the inner region 1520 and its circumference extends away from the base level 1521 of the inner section. Regarding the size mentioned above, the perimeter constitutes a protrusion compared to the inner region extending by about 100 to 150 microns away from the base level 1521. (Figure 16 and other drawings are not drawn to scale)

둘레 구역(1530)이 내부 부분(1520)보다 더 두껍고, 그것에서 떠나서 연장하는 중대한 이유는, 내부(1220)에 있는 것보다 둘레(1230)에서 코팅된 템플릿(1200)의 열 추출 경향이 더 크기 때문인데, 이는 둘레(1230) 주위에서의 기능성 재료의 두께가 더 적고(즉, 둘레에서는 층(1252)만이 존재하지만 내부에서는 층(1258)과 층(1252)이 또한 존재한다), 내부 섹션(1220)에서 존재하는 것보다 열의 흐름과 열 추출의 양에 대한 제한이 덜하기 때문이다. 기능성 재료 층(1258, 1252)은 동일한 재료와 열적 특성을 가질 수 있는데, 그러한 경우 두께의 차이가 열 추출 경향에서의 차이를 가져온다. 층(1258, 1252)은 또한 상이한 제2 재료인 기능성 재료의 더 두꺼운 경우보다 열 추출의 효과가 더 큰 제1 재료인 기능성 재료의 더 얇은 경우가 될 수 있게 층(1258, 1252)의 열적 특성이 다르도록, 상이한 재료 또는 밀도의 것일 수 있다. 이는 템플릿의 표면에 걸쳐 다양한 열 추출 경향을 갖는 다른 방법들과 다른 타입의 템플릿을 논의하는 상황에서 아래에 더 상세하게 논의된다.The significant reason that the circumferential region 1530 is thicker than the inner portion 1520 and extends away from it is that the heat extraction tendency of the coated template 1200 at the circumference 1230 is greater than that in the interior 1220. This is because the thickness of the functional material around the perimeter 1230 is less (i.e. only layer 1252 is present at the perimeter, but there are also layers 1258 and 1252 inside), the inner section ( 1220), because there are less restrictions on the amount of heat flow and heat extraction than exist. Functional material layers 1258 and 1252 may have the same material and thermal properties, in which case the difference in thickness results in a difference in heat extraction tendency. Layers 1258 and 1252 may also have the thermal properties of layers 1258 and 1252 to be the thinner case of the first material, the functional material, where the effect of heat extraction is greater than the thicker case of the different second material, the functional material. To be different, it can be of different materials or densities. This is discussed in more detail below in the context of discussing different types of templates and other methods with varying heat extraction tendencies across the surface of the template.

1557에 도시된 것과 같이 성장한 웨이퍼가 상대적으로 더 두꺼운 것이 요망되는 구역들에서의 기능성 재료의 약간 더 두꺼운 구역으로 인한 작은 오목부(recess)가 있는 것은, 그러한 기능성 재료가 유체 재료(액체 또는 입자들인)와 같은 코팅으로서 제공되는지 또는 자유롭게 서 있는 인터포저 시트로서 기능성 재료가 제공되는지가 존재하게 된다. 도 10(웨이퍼에 관한)과 도 14a 및 도 14b(템플릿을 보여주는)를 참조하여 도시된 것처럼, 더 두꺼운 스트라이프, 랜딩, 및 아일랜드를 구성하는 것들과 같은 기하학적 형태를 가진 다른 웨이퍼의 경우에 대해서도 존재하게 된다.As shown in 1557, the presence of small recesses due to slightly thicker areas of the functional material in areas where a relatively thicker grown wafer is desired, means that such functional material is a fluid material (liquid or particles). There will be whether it is provided as a coating such as) or a functional material as a free standing interposer sheet. As shown with reference to Figs. 10 (with respect to the wafer) and Figs. 14A and 14B (showing the template), there is also the case of other wafers with thicker stripes, landings, and other geometries such as those constituting the island. Is done.

두께가 변하게 명확히 설계된 구역을 갖는 템플릿Templates with clearly designed areas of varying thickness

도 17을 참조하여 개략적으로 도시된 것처럼, 웨이퍼 표면 영역의 명확하게 설계되고 제어된 다른 위치들에서 다른 두께를 갖는 웨이퍼들을 만들기 위해, 표면 영역에 걸쳐 두께가 변하는 템플릿(1700)이 또한 제공될 수 있다. 그러한 템플릿은 용융물 표면(1756)과 뒷 표면(1754)을 가진다. 용융물 표면이란, 웨이퍼를 형성하는 동안 용융물에 면하고 접촉하는 표면을 의미한다. 보통, 템플릿(1700)의 용융물 표면(1756)이 처음에 용융물과 접촉할 때, 템플릿 표면(1754)은 실리콘의 응고 온도 밑에 있는 온도에 있다. 템플릿(1700)으로의 전도(위에서 논의된 것과 같이 존재하는 임의의 기능성 층들을 통한)에 의해 용융물로부터 열이 추출된다. 템플릿의 온도가 높아지고, 이는 템플릿에 생성되는 웨이퍼의 두께를 제한한다. 이는 템플릿의 온도가 반도체가 녹는 온도까지 올라갈 때, 녹는 온도까지 상승한 위치들에 있는 템플릿에 대항하여 재료가 더 이상 응고될 수 없기 때문이다. 템플릿의 구역이 더 두꺼울수록, 그 구역을 이러한 온도까지 올리는 데 더 긴 시간이 걸리고, 더 얇은 템플릿 구역들에서와 비교했을 때 더 두꺼운 구역들에서의 템플릿에 대항하여 응고하는 웨이퍼 재료의 두께는 더 크다. 그러므로 템플릿의 더 두꺼운 구역은 더 얇은 구역보다 더 많은 열 추출 가능성/경향을 가진다. 그러므로 더 두꺼운 템플릿 구역이 열 추출 증대기이고, 더 얇은 템플릿 구역이 열 추출 디트랙터이다.As schematically shown with reference to FIG. 17, a template 1700 of varying thickness over the surface area may also be provided to make wafers with different thicknesses at different clearly designed and controlled locations of the wafer surface area. have. Such a template has a melt surface 1756 and a back surface 1754. The melt surface means a surface that faces and contacts the melt during wafer formation. Typically, when the melt surface 1756 of the template 1700 initially contacts the melt, the template surface 1754 is at a temperature below the solidification temperature of the silicon. Heat is extracted from the melt by conduction to the template 1700 (through any functional layers present as discussed above). The temperature of the template becomes high, which limits the thickness of the wafer produced in the template. This is because when the temperature of the template rises to the temperature at which the semiconductor melts, the material can no longer solidify against the template in the positions where it rises to the melting temperature. The thicker the region of the template, the longer it takes to raise the region to this temperature, and the thickness of the wafer material that solidifies against the template in the thicker regions is compared to that in the thinner template regions. Big. Therefore, thicker regions of the template have more heat extraction potential/trend than thinner regions. Therefore, the thicker template area is the heat extraction enhancer, and the thinner template area is the heat extraction detractor.

그러므로 도 17을 참조하여 개략적으로 도시된 본 발명의 방법의 또 다른 실시예에서는, 템플릿(1700) 자체의 두께는 내부 구역(1720)과 같은 템플릿의 한 구역으로부터 둘레 구역(1730)과 같은 또 다른 구역까지 다를 수 있다. 만약, 예컨대 둘레 구역(1730)과 같은 다른 구역들보다 국부적으로 더 얇은 내부 구역(1720)과 같은 일정한 구역을 만듦으로써 템플릿(1700)에서의 상대적으로 열식 질량이 덜 한 곳이 존재한다면, 열식 질량이 덜하고 열적 추출도 덜하게 되며, 템플릿(1700)의 내부(1720)는 더 두꺼운 둘레 구역들(1730)에 비해 상대적으로 신속하게 녹는 온도까지 온도가 상승하고 따라서 템플릿(1720)의 더 얇은 구역에서는 응고되는 실리콘이 더 적게 되어, 예를 들면 도 1 및 도 1a에서의 웨이퍼(100)를 참조하여 도시된 것처럼, 내부 구역에서는 국부적으로 더 얇은 웨이퍼가 생기게 된다.Therefore, in another embodiment of the method of the present invention, schematically illustrated with reference to FIG. 17, the thickness of the template 1700 itself is from one area of the template, such as the inner area 1720, to another such as the circumferential area 1730. It can be different to the zone. If there is one relatively less thermal mass in the template 1700 by creating a certain area, such as an inner area 1720 that is locally thinner than other areas, such as the circumferential area 1730, for example, the thermal mass There is less and less thermal extraction, and the interior 1720 of the template 1700 rises to a temperature that melts relatively quickly compared to the thicker circumferential regions 1730 and thus the thinner regions of the template 1720. Less silicon is solidified in E, resulting in locally thinner wafers in the inner region, as shown, for example, with reference to wafer 100 in Figs. 1 and 1A.

템플릿의 실질적으로 평면 모양을 갖는 용용물 표면(1756)을 용해면과 접촉시킴으로써, 두꺼운 둘레(130)와 더 얇은 내부(110)를 가지는, 도 1에서의 100으로 도시된 것과 같은 웨이퍼를 템플릿(1700)이 형성하게 된다는 점은 명백하지 않고, 반직관적이며, 새로운 것이라는 점이 주목되어야 한다. 도 17에 도시된 것과 같은 몰드(1700)에서 성장한, 도 1에 도시된 것과 같은 웨이퍼(100)의 일부를 단면도로 보여주는 도 18을 참조하여 개략적으로 도시된 것처럼, 웨이퍼(100)는 템플릿(1700)의 용융물 표면(1756)으로부터 용융물 내로 멀어지게 성장한다. 하지만, 뒷 표면(1754)으로부터 조여지는 것처럼, 상이한 두께로 인한 템플릿(1700)의 둘레 부분(1730)과 내부 부분(1720)의 상이한 열 추출 경향 때문에, 성장된 웨이퍼(100)는 두꺼운 둘레(130)와 얇은 내부(120)가 있는, 템플릿(1700)의 것을 질적으로(양적으로가 아닌) 반영하는 두께를 가지게 된다. (템플릿과 웨이퍼의 얇은 부분과 두꺼운 부분의 두께의 차이 정도는 서로 다르게 되고, 도 18은 개략적으로만 그려진 것이며, 실제 비율대로 그려진 것이 아니다)By contacting the melt surface 1756 having a substantially planar shape of the template with the melting surface, a wafer, such as shown at 100 in FIG. 1, having a thick circumference 130 and a thinner interior 110 is formed as a template ( It should be noted that it is unclear, counter-intuitive, and new. As schematically shown with reference to FIG. 18 showing a cross-sectional view of a portion of a wafer 100 as shown in FIG. 1, grown in a mold 1700 as shown in FIG. 17, the wafer 100 is a template 1700. ) Away from the melt surface 1756 of the melt into the melt. However, due to the different tendency of heat extraction of the circumferential portion 1730 and the inner portion 1720 of the template 1700 due to the different thicknesses, as tightened from the back surface 1754, the grown wafer 100 has a thick circumference 130 ) And a thin inner 120, have a thickness that reflects that of the template 1700 qualitatively (not quantitatively). (The difference between the thickness of the template and the thin portion and the thick portion of the wafer is different from each other, and FIG. 18 is drawn only schematically and is not drawn to scale)

형성된 웨이퍼(100)의 비평탄형 표면(154)은(도 1a에 도시된, 도 1에서의 뷰어를 향하는) 템플릿의 용융물 표면(1756)으로부터 성장할 것이고, 성장하며 멀어지게 향한다. 그러므로 형성된 웨이퍼(100)의 실질적으로 평면형 표면(156)은 템플릿(1700)의 실질적으로 평면형인 용융물 표면(1756) 상에 형성되고 그러한 표면(1756)과 짝이 되며, 웨이퍼(100)(면(154))와 템플릿(1700)(뒷면(1754)) 각각의 비평탄형 표면은 서로로부터 멀어지게 향한다.The non-planar surface 154 of the formed wafer 100 will grow from the melt surface 1756 of the template (as shown in FIG. 1A, facing the viewer in FIG. 1), and face away as it grows. Therefore, the substantially planar surface 156 of the formed wafer 100 is formed on and mated with the substantially planar melt surface 1756 of the template 1700, and the wafer 100 (face ( 154)) and the template 1700 (rear surface 1754), respectively, are oriented away from each other.

(실제로는 템플릿 온도가 실리콘의 용융점에 도달하기 전에 템플릿이 어느 정도 웨이퍼 성장을 계속하기에 충분한 열을 템플릿이 추출하는 것을 멈추게 되는 것이 또한, 주목되어야 한다. 템플릿은 일반적으로 용융된 실리콘의 온도 이상에 있고, 그러한 템플릿이 용융물을 국부적으로만 냉각시키는 용융된 실리콘과 도가니에 비해 상대적으로 작은 열용량을 가진다. 템플릿이 뜨거워짐에 따라, 열 추출의 비율이 줄어들고, 결국에는 나머지 용융물로부터의 열의 유입보다 더 크고, 용융점 아래까지 용융된 재료의 국부적인 층을 냉각시키는데 요구되는 것보다 낮아지게 되어, 융해열을 극복하게 된다)(It should also be noted that the template stops extracting enough heat for the template to continue wafer growth to some extent before the template temperature actually reaches the melting point of the silicon. The template is generally above the temperature of the molten silicon. And such templates have a relatively small heat capacity compared to molten silicon and crucibles that cool the melt only locally. Larger, lower than required to cool a local layer of molten material below the melting point, overcoming the heat of fusion)

도 15에 도시된 템플릿(1200)과 같은, 기능성 재료로 처리된 부분들을 가지고 작동하는 템플릿과, 도 17 및 도 18에 도시된 템플릿(1700)과 같은 상이한 두께의 부분들을 가지고 작동하는 템플릿 모두에 관해서, 용융물 표면인 표면(1256)과 표면(1756)은 각각 실질적으로 편평하지만, 웨이퍼들은 각각의 템플릿을 제어하는 것으로부터 멀어지게 각각 향하는 웨이퍼들의 편평하지 않은 표면(1554, 1754)을 가지고 성장한다.A template that operates with portions treated with a functional material, such as the template 1200 shown in FIG. 15, and a template that operates with portions of different thickness, such as the template 1700 shown in FIGS. 17 and 18 Regarding, the melt surfaces, surface 1256 and surface 1756, are each substantially flat, but the wafers grow with non-flat surfaces 1554 and 1754 of wafers each facing away from controlling the respective template. .

또한, 위에서 제시된 다른 웨이퍼의 기하학적 형태에 대응하는 상이한 구역들에서의 상이한 두께를 가지는 템플릿을 제공하는 것이 가능하다. 예컨대, 도 19에 개략적으로 도시된 것처럼, 일반적으로 평면 형상을 갖는 용융물 면(1956)(도 19에서는 보이지 않음)가 뒷면(1954), 그리고 상대적으로 얇은 전반적인 내부 구역(1920)을 가지는 템플릿(1900)을 제공하는 것이 가능하다. 그러한 얇은 구역(1920)이 베이스 레벨을 확립하고, 돌출부들의 위치에서의 템플릿의 두께가 베이스 레벨의 더 얇은 부분(1920)보다 더 두껍도록, 이러한 베이스 레벨로부터 돌출부들 또는 돌출부들이 연장한다. 이러한 돌출부는 둘레(1930)의 모양과 위치들에 있어서는, 위에서 논의된 것처럼, 스트라이프(1960), 랜딩 또는 탭(1940), 및 아일랜드(1942) 등 중 하나 이상을 취할 수 있다. 그러한 템플릿의 뒷면(1954)은 평면형이 아니게 되고, 그 템플릿은 템플릿이 더 두꺼운 구체적으로 설계된 위치(1930, 1940, 1942, 1960)에서 더 큰 열 추출 경향을 가지게 된다. 그러므로 그러한 템플릿에 형성된 웨이퍼는 더 두꺼운 둘레(1730)를 갖는 템플릿(1700)에서 성장할 때, 웨이퍼(100)의 더 두꺼운 둘레(130)가 가지는 비슷한 방식으로, 높아진 돌출부에 대응하는 위치들에서 더 두꺼운 구역들을 가지게 된다. 웨이퍼의 더 두꺼운 부분들은 용융물 내로 성장한다.It is also possible to provide templates with different thicknesses in different regions corresponding to the different wafer geometries presented above. For example, as schematically shown in FIG. 19, a template 1900 having a generally planar shape of the melt face 1956 (not visible in FIG. 19) has a back side 1954, and a relatively thin overall interior area 1920. It is possible to provide ). The protrusions or protrusions extend from this base level such that such a thin region 1920 establishes the base level and the thickness of the template at the location of the protrusions is thicker than the thinner part 1920 of the base level. This protrusion may take on one or more of a stripe 1960, a landing or tab 1940, an island 1942, and the like, as discussed above, in shape and locations of the perimeter 1930. The back side 1954 of such a template becomes non-planar, and the template has a greater tendency to extract heat at specifically designed locations (1930, 1940, 1942, 1960) where the template is thicker. Therefore, a wafer formed on such a template, when grown on a template 1700 with a thicker perimeter 1730, is in a similar manner to that of the thicker perimeter 130 of the wafer 100, and thicker at locations corresponding to the raised protrusions. You will have zones. Thicker portions of the wafer grow into the melt.

일반적으로, 두꺼운 템플릿 상의 작은 영역은 템플릿의 더 큰 영역을 가지는 것보다 더 큰 부피비(volume ratio)에 대한 표면적을 가지게 되어, 그 둘레에서 잠재적인 열 추출의 흔들림(blurring)이 상대적으로 더 많아지게 된다. 예를 들면, 200미크론의 두께를 갖는 둘레를 이룩하고 또한, 그 둘레보다 더 큰 부피비에 대한 표면을 가지게 되는, 200㎛ 두께의 작은 아일랜드를 이룩하기 위해서는, 설계자가 아마도 그 둘레를 확립할 템플릿의 구역보다 더 두꺼운 아일랜드를 확립할 템플릿의 구역을 만들 필요가 있게 된다(또는 벌크 열용량의 부피당 열 손실에 있어서 더 크고 더 작은 표면적을 가지는 임의의 구역).In general, a small area on a thick template will have a surface area for a larger volume ratio than having a larger area on the template, resulting in a relatively greater blurring of potential heat extraction around it. do. For example, to achieve a small island 200 μm thick, having a perimeter having a thickness of 200 microns and having a surface for a volume ratio greater than that perimeter, the designer will probably have the template It becomes necessary to create a zone of the template that would establish an island thicker than the zone (or any zone with a larger and smaller surface area in terms of heat loss per volume of bulk heat capacity).

도 19a는 도 19의 섹션(A-A)에서 잘라낸 템플릿(1900)을 보여주는 것으로, 도 1 또는 도 10에 도시된 것과 같이, 웨이퍼(100)에서 더 두꺼운 둘레 구역(130)의 성장을 야기하게 되는, 더 얇은 내부 구역(1920), 더 두꺼운 둘레 구역(1930) 및 둘레(1030)를 보여준다. 또한, 도 19에는 도 10에 도시된 것처럼 1040a, 1040b와 같이 더 두꺼운 랜딩 또는 탭을 생기게 하는 템플릿의 더 두꺼운 구역(1940)이 도시되어 있고, 또한 도 2에 도시된 것처럼 240a, 240b와 같은 더 두꺼운 스트라이프를 생기게 하는, 템플릿의 더 두꺼운 구역(1960)이 도시되어 있다.FIG. 19A shows a template 1900 cut out in section AA of FIG. 19, which results in the growth of a thicker circumferential region 130 in the wafer 100, as shown in FIG. 1 or 10. It shows a thinner inner region 1920, a thicker circumferential region 1930 and a circumference 1030. In addition, FIG. 19 shows a thicker region 1940 of the template that results in a thicker landing or tab, such as 1040a, 1040b, as shown in FIG. 10, and furthermore, such as 240a, 240b, as shown in FIG. A thicker area 1960 of the template is shown, resulting in a thicker stripe.

도 19b는 위에서처럼 더 얇은 내부 구역(1920), 더 두꺼운 둘레 구역(1930) 및 더 두꺼운 스트라이프를 생기게 하는 더 두꺼운 구역(1950)을 보여주는, 도 19의 섹션(B-B)에서 잘라낸 템플릿(1900)을 보여준다. 더 두꺼운 둘레 구역(1930)과 더 두꺼운 스트라이프 구역(1960) 사이에는, 도 10에서 1042a, 1042b로 도시된 것과 같은 더 두꺼운 아일랜드의 성장을 야기하는 더 두꺼운 구역(1942)이 존재한다.FIG. 19B shows a template 1900 cut out from section BB of FIG. 19, showing a thinner inner region 1920, a thicker circumferential region 1930, and a thicker region 1950 resulting in a thicker stripe as above. Show. Between the thicker circumferential region 1930 and the thicker stripe region 1960, there is a thicker region 1942 resulting in the growth of thicker islands, such as those shown at 1042a and 1042b in FIG. 10.

도 20a는 템플릿(1900)에서 성장하게 되는, 웨이퍼(2000)의 부분의 단면과 연관된, 도 19a의 템플릿(1900)의 동일한 부분의 단면도를 나타내는 것으로, 더 두꺼운 템플릿 구역(1930)과 매칭된 더 두꺼운 둘레 구역(2030), 웨이퍼의 더 두꺼운 탭 또는 랜딩 구역(2040) 및 더 두꺼운 스트라이프 구역(2060)을 보여준다. 도 20b는 템플릿(1900)에서 성장하게 되는 동일한 웨이퍼(2000)의 부분의 단면과 연관된, 도 19b의 템플릿(1900)의 부분을 도시하는 것으로, 또한 더 두꺼운 둘레 구역(2030)과 더 두꺼운 스트라이프 구역(2060), 그리고 더 두꺼운 아일랜드 구역(2042)을 보여준다. 도 18을 참조하여 개략적으로 도시된 더 간단한 템플릿과 웨이퍼 쌍을 가지고, 그러한 템플릿과 비교하여 질적으로 거울(mirror)과 같은 구성에서 웨이퍼가 성장하도록, 성장한 웨이퍼의 상대적으로 더 두꺼운 구역들이 템플릿으로부터 용융물 내로 떨어지게 성장하는 것을 볼 수 있다. (질적으로라는 것은 더 두껍고 더 얇은 구역들이 서로 인접한/반영시키는 것이라고 여겨지는 것이지만, 그것들은 양적으로 반영하지 않는다는 것은, 웨이퍼를 따라 존재하는 그것들의 측면부 크기가 매칭되고, 사이즈 크기에 있어서 본질적으로 같다는 것을 의미하지만, 서로로부터 멀어지는 그것들의 돌출부는 사이즈가 같지 않다.)FIG. 20A shows a cross-sectional view of the same portion of the template 1900 of FIG. 19A, associated with a cross-section of a portion of the wafer 2000, which grows in the template 1900, and matches the thicker template region 1930. It shows a thicker circumferential region 2030, a thicker tab or landing region 2040 of the wafer, and a thicker stripe region 2060. FIG. 20B shows a portion of the template 1900 of FIG. 19B, associated with a cross-section of a portion of the same wafer 2000 that will grow in the template 1900, with a thicker circumferential region 2030 and a thicker stripe region. (2060), and a thicker island area (2042). With a simpler template and wafer pair schematically illustrated with reference to FIG. 18, relatively thicker regions of the grown wafer are melted from the template so that the wafer grows in a qualitatively mirror-like configuration compared to such a template. You can see it grow to fall within. (Qualitative is that thicker and thinner areas are considered to be adjacent/reflecting each other, but they do not reflect quantitatively, meaning that their lateral dimensions along the wafer are matched and are essentially the same in size size. Mean, but their protrusions away from each other are not the same size.)

그러한 베이스 레벨과 돌출부를 갖는 템플릿들은, 밀링, 드릴링, 소잉(sawing) 동작들이 있는 종래의 기계가공(machining)에 의한 것과 같이 임의의 적합한 수단으로 제작될 수 있다. 예컨대, 한 가지 방법은 감소된 두께를 가져야 하는 템플릿의 구역에서 포켓을 판에 박은 듯이 평평하게 깎으면서, 진공 척(chuck)을 사용하여 고착시킴으로써 재료의 얇은 시트를 기계 가공하는 것이다. 레이저 기계 가공은 절삭력을 회피하면서, 정착물의 요구 사항을 완화시키는 또 다른 대안적인 방법이다.Templates with such a base level and protrusion can be manufactured by any suitable means, such as by conventional machining with milling, drilling, sawing operations. For example, one method is to machine a thin sheet of material by clamping it using a vacuum chuck, while flattening pockets in an area of the template that should have a reduced thickness. Laser machining is another alternative way of easing the fixture requirements while avoiding cutting forces.

형성된 웨이퍼의 두께를 변화시키는 또 다른 수단은 웨이퍼를 형성하는 동안 인가된 상이한 정도의 차이 압력을 인가하는 것에 관계된다. 다이렉트 웨이퍼 기술 특허는 용융된 표면에서의 구역에 비해, 몰드 면(mold face)에 걸리는 압력 차이를 제공하는 것을 논의하고, 이러한 압력 차이는 보통 용융물 표면에서의 기압과 비교된, 몰드 면에서의 진공도(vacuum)이다. 내부 구역과 같은, 템플릿의 또 다른 구역에서의 압력 차이와 비교하여, 둘레 구역과 같은 템플릿의 한 구역에서의 상대적으로 더 큰 압력 차이를 가지는 것이, 더 큰 압력 차이의 위치들에서의 더 많은 열 흐름과 더 많은 열 추출을 초래하게 될 것이라는 점이 결정되었다. 이는 더 높은 진공 레벨이 템플릿으로의 더 높은 비율의 열 전달을 초래함으로써, 실리콘을 더 빠르게 더 두꺼운 최대량까지 응고시키기 때문이라고 믿어진다.Another means of varying the thickness of the formed wafer involves applying different degrees of differential pressure applied during wafer formation. The direct wafer technology patent discusses providing a pressure difference across the mold face compared to the area at the molten surface, and this pressure difference is usually the degree of vacuum at the mold face compared to the air pressure at the melt surface. (vacuum). Compared to the pressure difference in another area of the template, such as the inner area, having a relatively larger pressure difference in one area of the template, such as the circumferential area, means more heat at the locations of the larger pressure difference. It was determined that it would result in flow and more heat extraction. It is believed that this is because the higher vacuum level results in a higher rate of heat transfer to the template, thereby solidifying the silicon faster to a thicker maximum.

사실은, 더 큰 압력 차이를 갖는 구역들이 더 큰 열 추출 경향을 가진다고 결정되었고, 더 큰 압력 차이를 갖는 그러한 템플릿 구역들에 대항하여 형성된 웨이퍼의 구역들이 압력 차이가 덜한 구역들에 인접하거나 면하는 성장한 웨이퍼의 구역들보다 상대적으로 더 두껍다는 점이 결정되었다. 위에서 논의된 용어들에서, 더 큰 압력 차이란 열 추출 증대기이고, 덜한(lesser) 압력 차이란 열 추출 디트랙터이다. 그러므로 본 발명은 형성된 웨이퍼에서 상이한 두께를 가지는 것이 요망되는 특별히 설계된 위치들에 따라 배치된 상이한 레벨의 차이 압력을 제공하는 것이다.In fact, it has been determined that regions with larger pressure differences have a greater tendency to extract heat, and regions of the wafer formed against those template regions with larger pressure differences are adjacent to or face the regions with less pressure differences. It was determined that it was relatively thicker than the regions of the grown wafer. In the terms discussed above, the greater pressure difference is the heat extraction enhancer, and the lesser pressure difference is the heat extraction detractor. Therefore, the present invention is to provide different levels of differential pressure arranged according to specially designed positions where different thicknesses are desired in the formed wafer.

다이렉트 웨이퍼 기술 특허는 또 다른 것에 비해 하나의 위치에서 상대적으로 더 큰 압력 차이(더 강한 진공도와 같은)를 제공하는 방식을 논의한다. DW 기술 특허의 도 27에 도시되고 단락 번호 00160과 00163에서 논의된 이렇게 하는 한 가지 방식은, 첫 번째는 제1 압력으로 유지되는 제1 내부 구역과, 상이한 압력 차이가 제공되는 제2 둘레 구역 플리넘(plenum)의 2중(dual) 플리넘을 제공하는 것이다. 그러므로 더 큰 압력 차이가 둘레 구역에서 제공될 수 있고, 이러한 더 큰 압력 차이는 또한 열 흐름을 증대시키게 되며, 따라서 그 둘레 구역에서 용융물로부터 더 많은 열을 추출함으로써, 그 둘레 구역에서 더 두꺼운 웨이퍼가 만들어진다. (DW 특허에서 논의된 2중 플리넘 몰드를 가지기 위한 이유는 더 얇은 내부를 생성하기 위해, 내부에 마주보는 둘레 주위에서 상이한 차압 레짐들을 확립하기 위한 이유와 완전히 다르고, 다른 방식으로 사용된다. 단락 번호 00114에서 도 27과 연계하여 논의된 2중 플리넘 장치에 관한 한 가지 이유는, 몰드의 상대적으로 예리하고 보유력이 있는 가장자리 부근에서 웨이퍼가 형성되는 것을 방지함으로써, 형성된 후 형성 표면으로부터 웨이퍼를 제거하는 것에 있어 도움이 되기 위해서이다. DW 기술 특허의 단락 번호 00118에서 논의된 또 다른 이유는, 몰드 시트 자체를 진공 플리넘 조립체에 고착시키는데 도움이 되는 것이다)The Direct Wafer Technology patent discusses how to provide a relatively larger pressure difference (such as a stronger degree of vacuum) in one location compared to another. One way of doing this, shown in Fig. 27 of the DW technical patent and discussed in paragraphs 00160 and 00163, is the first inner zone maintained at the first pressure, and the second peripheral zone provided with a different pressure difference. It provides a dual plenum of plenum. Therefore, a larger pressure difference can be provided in the circumferential region, and this larger pressure difference will also increase the heat flow, so by extracting more heat from the melt in that circumferential region, a thicker wafer in that circumferential region Made. (The reason for having a double plenum mold discussed in the DW patent is completely different from the reason for establishing different differential pressure regimes around the perimeter facing the inside, and used in a different way to create a thinner interior. One reason for the double plenum device discussed in connection with Figure 27 at number 00114 is to prevent the formation of the wafer near the relatively sharp and retaining edges of the mold, thereby removing the wafer from the forming surface after formation. Another reason discussed in paragraph number 00118 of the DW technical patent is to help fix the mold sheet itself to the vacuum plenum assembly.)

형성되는 웨이퍼의 두께를 변화시키기 위한 또 다른 방법은, 코팅과 같이, 또 다른 것에 비해 템플릿의 하나의 구역에서 정도가 다른 투과성을 가지는 기능성 재료를 제공함으로써, 인가된 차이 압력의 정도를 변화시키는 것이다. 그러한 구조는 진공이 요망되지 않는 영역에서 몰드 시트(2705)의 뒷면(back-side) 상의 불침투성 코팅(2712)을 다루고 있는 DW 기술 특허 단락 번호 00118에서 논의된다. 그러한 코팅의 예는 CVD SiN(질화 규소) 또는 열분해 흑연이다. 위에서 논의되는 것과 같은 모든 기능성 재료 층은 어느 정도까지는 침투성이 있지만, 상이한 정도의 침투성을 가지지만 비슷한 특성들(두께, 열식 질량, 열전도율 등)을 갖는 기능성 재료들은 상이한 두께를 생성하기 위해 사용될 수 있다. 위에서 논의된 용어들에서, 더 큰 압력 차이를 가져올 수 있는 더 큰 투과성을 갖는 기능성 재료는 열 추출 증대기이고, 덜한 압력 차이를 가져올 수 있는 덜한 투과성은 열 추출 디트랙터이다. 하지만, 웨이퍼의 두께에 관련해서는, 코팅과 같은 기능성 재료의 영향을 미치는 특성이 상대적으로 덜할 것이라고 예상된다.Another way to change the thickness of the resulting wafer is to vary the degree of applied differential pressure by providing a functional material that has a different degree of permeability in one region of the template compared to another, such as a coating. . Such a structure is discussed in DW Technology Patent Paragraph No. 00118, which deals with an impermeable coating 2712 on the back-side of mold sheet 2705 in areas where vacuum is not desired. Examples of such coatings are CVD SiN (silicon nitride) or pyrolytic graphite. All functional material layers as discussed above are permeable to some extent, but functional materials with different degrees of permeability but with similar properties (thickness, thermal mass, thermal conductivity, etc.) can be used to produce different thicknesses. . In the terms discussed above, a functional material with a greater permeability that can lead to a larger pressure difference is a heat extraction enhancer, and a less permeable that can lead to a smaller pressure difference is a heat extraction detractor. However, with regard to the thickness of the wafer, it is expected that the influencing properties of functional materials such as coating will be relatively less.

본 발명의 방법의 또 다른 실시예에서는, 템플릿이 용융물에 접촉하기 전 예열 단계(phase) 동안 템플릿의 온도가 국부적으로 변할 수 있다. 템플릿의 온도가 더 낮은(더 찬) 구역들에서는, 더 큰 두께를 갖는 실리콘이 얼게 되어, 더 두꺼운 구역을 가져온다. 그러므로 웨이퍼의 더 두꺼운 둘레 구역을 달성하기 위해서는, 템플릿의 둘레가 템플릿 내부보다 더 낮은 온도로 유지되게 된다. (즉, 달리 얘기하면, 더 두꺼운 둘레 구역을 달성하기 위해서는, 템플릿의 내부가 그러한 템플릿의 둘레 구역보다 높은 온도로 가열 또는 유지될 수 있다.) 위에서 논의된 용어에서, 템플릿의 더 낮은 온도 구역이란 열 추출 증대기이고, 템플릿의 더 높은 온도 구역은 열 추출 디트랙터를 말한다. 일반적으로, 템플릿 온도는 두께 제어에 관해서 중요한 메커니즘이다. 하지만, 본 명세서에서 논의된 구조들을 생성하기 위한 충분히 국부적인 기초하에서는, 본 명세서에서 논의된 다른 기술이 더 실용적이고 비용면에서 효과적이라고 믿어진다. 하지만, 템플릿 온도 조정의 균형을 잡는 것에 대한 비용 및 효과를 중요시하는 점을 고려하는 경우에는, 성형된(shaped) 가열 요소들, 열 차폐 또는 국부적인 냉각과 같은 종래의 수단에 의해 그러한 것이 이루어질 수 있다. 웨이퍼의 둘레에서 두껍게 하는 것의 효과는, 열 추출 경향을 국부적으로 변화시키는 이러한 방법의 경우에서는 더 점진적일 수 있어서, 더 두꺼운 둘레와 더 얇은 내부 구역 사이의 더 매끄러운 전이를 가져온다. 심지어 예컨대, 10㎜ 정도로 상대적으로 넓은, 증가된 두께의 테두리 구역에서도, 웨이퍼의 중앙 내부 영역의 76%가 상대적으로 더 얇게 되고, 여전히 더 낮은 실리콘 사용량과 더 높은 효율의 이점들을 제공한다.In another embodiment of the method of the present invention, the temperature of the template may change locally during the preheating phase before the template contacts the melt. In regions where the temperature of the template is lower (cooler), the silicon with a larger thickness freezes, resulting in a thicker region. Therefore, to achieve a thicker circumferential region of the wafer, the circumference of the template is kept at a lower temperature than inside the template. (In other words, in other words, in order to achieve a thicker circumferential region, the interior of the template may be heated or maintained at a higher temperature than the circumferential region of such a template.) In the terms discussed above, the lower temperature region of the template means It is a heat extraction enhancer, and the higher temperature zone of the template refers to the heat extraction detractor. In general, template temperature is an important mechanism when it comes to thickness control. However, on a sufficiently localized basis to produce the structures discussed herein, it is believed that the other techniques discussed herein are more practical and cost effective. However, given the importance of the cost and effectiveness of balancing template temperature adjustments, such can be accomplished by conventional means such as shaped heating elements, heat shielding or local cooling. have. The effect of thickening around the perimeter of the wafer can be more gradual in the case of this method of locally changing the heat extraction tendency, resulting in a smoother transition between the thicker perimeter and the thinner inner zone. Even with a relatively wide, increased thickness rim region, such as, for example, 10 mm, 76% of the central inner area of the wafer becomes relatively thinner, still providing the advantages of lower silicon usage and higher efficiency.

둘레 구역으로부터 더 많은 열을 추출하고, 따라서 더 두꺼운 둘레 구역을 가지는 웨이퍼를 제공하기 위한 또 다른 방법은, 도 21을 참조하여 도시된다. 이는 보통 내부 또는 둘레에서 또는 둘 다에서 비어있거나 부분적으로 채워진, 또는 2가지 모두가 결합되는 구멍들을 제공함으로써, 템플릿의 내부에 관해서보다는 템플릿의 둘레 구역에 관해 상이한 열적 특성을 제공하는 것이다.Another method for extracting more heat from the circumferential region and thus providing a wafer with a thicker circumferential region is shown with reference to FIG. 21. This is to provide different thermal properties with respect to the circumferential region of the template rather than with respect to the interior of the template by providing holes that are usually empty or partially filled, or both join, either inside or around or at both.

또 다른 것과 비교해서 몰드의 하나의 구역에 관한 상이한 열적 특성을 제공하는 한 가지 방식은, DW 기술 특허 단락 번호 00103-0014에서 설명된다. (이 방법은 상이한 두께를 갖는 구역들을 가지는 웨이퍼를 만들기 위한 것이 목적이 아니고, 예측되거나 논의된 가능성에 관한 것도 아니었다. 동적으로 안정적인 메니스커스에 관한 필요성 없이, 고체-액체 계면의 평면내 옆으로의 전파를 실행하는 것이 목표이다. 이는 몰드의 특성과 기하학적 형태를 변화시킴으로써 몰드 시트로의 열 전달의 비율을 공간적으로 변화시킴으로써 행해진다.)One way of providing different thermal properties for one area of the mold compared to another is described in DW Technical Patent Paragraph No. 00103-0014. (This method is not aimed at making wafers with zones with different thicknesses, nor was it about the predicted or discussed possibilities. The in-plane side of the solid-liquid interface, without the need for a dynamically stable meniscus. The goal is to implement the propagation of the mold, which is done by spatially changing the rate of heat transfer to the mold sheet by changing the properties and geometry of the mold.)

도 20은 몰드 시트(빈 공간(2016)들에서의)의 부분들이 본질적으로 몰드의 다른 부분들(빈 공간 사이의 위치(2004))보다 얇도록, 몰드 시트의 몸체(2005) 내에서의 이격된 빈 공간(2016)(이 단락에서의 참조 번호는 DW 특허 도면들을 가리킨다)을 보여준다. 빈 공간에서의 부분들은 본질적으로 그러한 빈 공간들 사이의 다른 구역들보다 얇다.Figure 20 is the spacing within the body 2005 of the mold sheet, such that portions of the mold sheet (in the empty spaces 2016) are essentially thinner than other parts of the mold (position between the empty spaces 2004). Empty space (2016) (reference numbers in this paragraph refer to DW patent drawings). Parts in empty spaces are essentially thinner than other areas between those empty spaces.

본 발명에 관해서, 본 출원의 도 21을 참조하여 개략적으로 도시된 것처럼, 둘레(2130) 주위가 아니고, 내부(2120) 내에 위치한 구멍(2102)들의 필드가 제공된 템플릿(2100)을 사용하는 것이 가능하다. 일반적으로, 그러한 구멍들은 직경이 상당히 작고, 서로 간격이 상당히 가깝게 되어있을 수 있다. 예컨대, 그러한 구멍은 대략 템플릿의 두께 이하인 중심과 중심 사이의 공간(center-center spacing)을 가질 수 있다. 예를 들면, 1㎜ 두께의 흑연 템플릿(용융물 표면으로부터 뒷 표면까지)에서는, 0.5㎜의 직경과 0.6㎜의 깊이를 가진 구멍들이 1㎜의 간격을 두고 있을 수 있다. 6각형 공간 배치가 보통 선호되지만, 바람직하지만, 정사각형 배치 또한 유리하다. 구멍들의 직경은 마찬가지로 대략 템플릿의 두께 이하이다. 구멍들의 깊이는 열 추출 경향에서의 효과적인 변화를 제공하는 임의의 사이즈를 가질 수 있고, 이는 보통 템플릿 두께의 적어도 절반을 의미하며, 그 상한은 템플릿의 전체 두께이다.With respect to the present invention, it is possible to use a template 2100 provided with a field of holes 2102 located in the interior 2120, not around the perimeter 2130, as schematically shown with reference to FIG. 21 of the present application. Do. In general, such holes are quite small in diameter and may be quite close to each other. For example, such apertures may have a center-center spacing that is approximately less than the thickness of the template. For example, in a 1 mm thick graphite template (from the melt surface to the back surface), holes with a diameter of 0.5 mm and a depth of 0.6 mm may be spaced by 1 mm. A hexagonal space arrangement is usually preferred, but preferred, but a square arrangement is also advantageous. The diameters of the holes are likewise approximately less than the thickness of the template. The depth of the holes can have any size that provides an effective change in heat extraction tendency, which usually means at least half the thickness of the template, the upper limit being the total thickness of the template.

구멍들은 블라인드(blind)할 수 있는데, 이는 용융된 재료로부터 멀어지게 향하는, 템플릿(2100)의 뒷면(2154)에 보통 열린 끝(end)이 있는, 템플릿 두께를 통해 부분적으로만 지나간다는 것을 의미한다. 용융물 면(2156)은 용융된 재료를 향하고, 그것을 통과하는 임의의 구멍에 관하여 적어도 일반적으로 매끄럽다(즉, 어떠한 구멍에 의해서도 관통되지 않음). 또는 그 구멍들이 뒷면(2154)으로부터 용융물 면(2156)까지 일관되게 템플릿 몸체를 지나갈 수 있다. 또는, 구멍들의 적어도 일부에 관해서는 2개의 채워지거나 단단한 구역들 사이에서 갇힌 빈 공간 구역이 존재하도록, 그 구멍들이 먼저 템플릿의 뒷면에서 그것들의 끝이 열린 블라인드 구멍들을 확립한 다음, 그러한 뒷면을 마개로 막음으로써 제작될 수 있다.The holes can be blind, meaning they only partially pass through the template thickness, with an usually open end on the back side 2154 of the template 2100, facing away from the molten material. . The melt side 2156 faces the molten material and is at least generally smooth (ie, not pierced by any holes) with respect to any holes through it. Alternatively, the holes may pass through the template body consistently from the back side 2154 to the melt side 2156. Alternatively, with respect to at least some of the holes, the holes first establish blind holes with their ends open at the back of the template, so that there is an empty space area trapped between the two filled or rigid areas, and then plug those back sides. Can be produced by blocking with.

만약 구멍이 블라인드하고, 속이 비어 있으며, 용융물 표면(2156) 상의 접촉하지 않은 닫힌 끝 부분이 용융된 재료를 향하고, 뒷면(2154)에 그것들의 열린 끝 부분이 용융된 재료로부터 멀어지게 향하고 속이 빈 채로 남아 있을 경우에는, 그것들의 위치에서 더 얇은 템플릿 구역들을 효과적으로 생성하고, 이는 그러한 위치들에서 용융물로부터 열을 덜 추출하게 되어 그러한 위치들에 인접한 더 얇은 웨이퍼 몸체를 가지게 된다. 그러므로 구멍들이 속이 빈 있는 채로 남아 있고, 함께 충분히 가까이 있으며, 열 추출 목적을 위해 충분히 자아서 내부 내에서 더 얇은 템플릿의 연속 구역을 본질적으로 생성하게 되면, 그러한 템플릿은 그것의 내부가 효과적으로 더 얇게 되고(도 17에 도시된 몰드(1700)의 내부 구역(1720)과 유사하게), 내부에 속이 빈 블라인드 홀들의 필드가 제공된 템플릿으로 형성된 웨이퍼는 바라는 바대로, 그리고 도 1에 개략적으로 도시된 것처럼, 더 얇은 내부 구역을 가지게 된다.If the holes are blind, hollow, and the non-contact closed ends on the melt surface 2156 are facing the molten material, and their open ends on the back side 2154 are facing away from the molten material and remain hollow. If left, it effectively creates thinner template regions at their locations, which will extract less heat from the melt at those locations, resulting in a thinner wafer body adjacent to those locations. Therefore, if the holes remain hollow, are close enough together, and self sufficient for heat extraction purposes to essentially create a continuous region of a thinner template within the interior, such a template will effectively become thinner in its interior. (Similar to the inner region 1720 of the mold 1700 shown in FIG. 17), a wafer formed from a template provided with a field of hollow blind holes therein, as desired, and as schematically shown in FIG. 1, It will have a thinner interior area.

그러므로 빈 공간 또는 구멍을 제공하는 것은, 다른 것들보다 상대적으로 더 얇은 템플릿의 구역들을 만드는 또 다른 방식이다. 그러므로 템플릿 구역에서의 복수의 빈 공간은 더 얇은 템플릿 구역을 가져오고, 따라서 열 추출 디트랙터를 구성한다. 도 17의 1720에서와 같은 연속적인 더 얇은 구역과 대조적으로 구멍들을 사용하는 것은, 더 낮은 열식 질량을 가지는 템플릿을 가져올 수 있어, 도 17에 도시된 연속적으로 더 얇은 형태보다 열 추출을 더 적지만 더 많은 기계적 강도를 갖게 된다.Providing voids or holes, therefore, is another way to create regions of the template that are relatively thinner than others. Therefore, a plurality of empty spaces in the template area results in a thinner template area, thus constituting a heat extraction detractor. Using holes in contrast to a continuous thinner area as in 1720 of FIG. 17 may result in a template with a lower thermal mass, resulting in less heat extraction than the continuously thinner shape shown in FIG. It will have more mechanical strength.

구멍들은 알려진 기계식 가공 수단에 의해 형성될 수 있다. 한 가지 방법은 바라는 위치들에 구멍을 뚫는 것이다. 또 다른 방법은 원형인 톱날(saw blade)을 갖는 복수의 가깝게 이격된 평행한 쏘 컷(saw cut)들을 제공하는 것으로, 이는 구멍들의 바라는 간격(spacing)만큼 이격된 템플릿을 시종일관 지나가는 것은 아니다. 그럴 경우, 평행한 소 컷들의 제2 세트가 제공될 수 있고, 그러한 제2 세트는 역시 구멍 간격(역시 소 컷들의 자른 면을 고려하는)까지 이격된 바라는 제1의 복수의 구멍에 수직으로 배향된다. 이는 소 컷들 사이의 공간의 교차점에서 곧게 선 핀(pin)과 유사한 복수의 구조물을 만들게 된다. 이러한 핀들은 나머지 재료의 격자를 형성하고, 모든 핀들 사이의 공간들은 표면에서 구멍들과 비슷하게 됨으로써, 템플릿의 효과적으로 더 얇은 내부 구역을 확립한다.The holes can be formed by known mechanical processing means. One way is to drill holes in the desired locations. Another method is to provide a plurality of closely spaced parallel saw cuts with circular saw blades, which do not consistently traverse the template spaced apart by the desired spacing of the holes. In that case, a second set of parallel small cuts may be provided, and such a second set is also oriented perpendicular to the desired first plurality of holes spaced up to the hole spacing (also taking into account the cut side of the small cuts). do. This creates a plurality of structures similar to pins that are straightened at the intersection of the spaces between the small cuts. These pins form a lattice of the rest of the material, and the spaces between all pins become similar to holes in the surface, effectively establishing a thinner interior area of the template.

더 큰 상대적인 열 추출을 가지는 구역들을 제공하는 또 다른 관련된 방식은, 다른 구역들보다 가스 투과율이 더 큰 템플릿 구역들을 제공하는 것이다. 투과율이 더 큰 구역들은 차압 레짐으로 인해 상대적인 압력의 더 큰 힘이 형성하는 몸체에 적용될 수 있게 하고, 따라서 더 큰 압력 차이로 인해 더 많은 열 추출이 이루어진다. 다공성 재료를 통과하는 점성이 있는 흐름에 관한 압력경도는 그 재료의 가스 투과율에 의해 나누어진 점성도의 흐름 속도(flow rate) 시간에 의해 결정된다. 이는 달시(Darcy)의 법칙으로 당업자에게 공지된 관계에 의해 지배를 받는 현상인 점이라는 것이 그 특징이다.Another related way of providing zones with greater relative heat extraction is to provide template zones with a greater gas permeability than other zones. Zones with greater permeability allow a greater force of relative pressure to be applied to the forming body due to the differential pressure regime, and thus more heat extraction due to the greater pressure difference. The pressure gradient for a viscous flow through a porous material is determined by the flow rate time of the viscosity divided by the gas permeability of the material. This is characterized in that it is a phenomenon governed by relationships known to those skilled in the art by Darcy's law.

이를 행하는 한 가지 방식은 제공되는 위치들의 가스 투과율을 변경하는 기능성 재료들을 제공하거나, 상이한 위치들에서의 상이한 투과율의 기능성 재료들을 제공함으로써, 위에서 이미 논의되었다. 일부 경우에서는, 블라인드 구멍(또는 열린 구멍)의 필드를 제공하는 것이, 구멍이 없는 구역들에 비해 구멍이 존재하는 구역에서 더 큰 가스 투과율을 확립하게 된다. 그러므로 블라인드 구멍이 존재하는 구역들은 증대된 열 추출을 제공할 수 있고, 따라서 그것들 위에 형성된 반도체의 더 두꺼운 구역을 제공하게 된다. 이러한 효과는 위에서 논의된 효과와 반대되는 것인데, 이 경우 더 얇은 구역들이 열식 질량이 덜한 것들을 구성하고, 따라서 웨이퍼의 더 얇은 부분들이 구멍들이 있는 템플릿 구역들에 인접하게 형성된다는 점을 주목하라. 투과율이 더 높고, 열식 질량이 덜한 것의 효과들은 잘 규정되고, 당업자라면 그것들의 상대적인 크기를 이해할 수 있으며, 따라서 구멍들의 사이즈와 위치의 적절한 선택에 의해 바라는 효과를 결정하고 설계할 수 있다. 일반적으로 열식 질량의 효과가 주된 고려사항이지만, 투과율 효과 또한 고려되어야 한다고 믿어진다.One way of doing this has already been discussed above, either by providing functional materials that change the gas permeability of the locations provided, or by providing functional materials of different permeability at different locations. In some cases, providing a field of blind holes (or open holes) establishes a greater gas permeability in areas with holes compared to areas without holes. Hence, areas where blind holes are present can provide for enhanced heat extraction, thus providing thicker areas of the semiconductor formed over them. This effect is contrary to the effect discussed above, noting that in this case the thinner regions constitute those with less thermal mass, and thus thinner portions of the wafer are formed adjacent to the template regions with holes. The effects of higher transmittance and less thermal mass are well defined, and those skilled in the art can understand their relative size, and thus determine and design the desired effect by appropriate selection of the size and location of the holes. In general, the effect of thermal mass is the main consideration, but it is believed that the transmittance effect should also be considered.

또한, 템플릿의 늘어나지 않은 구역들로부터 보다는 부근에서 더 많은 열이 추출되도록 열적 성질이 되어 있는 재료의 삽입물로 구멍들을 채우는 것이 가능하다. 그러므로 형성된 웨이퍼의 둘레가 바라는 바대로 더 두껍고, 도 1을 참조하여 도시된 것과 같이 되도록, 템플릿의 주요 부분보다 열적으로 더 부피가 큰, 재료로 둘레 구멍들이 채워질 수 있다. 하지만, 재료를 그러한 구멍에 삽입하는 방법은 약간은 도전적이다.In addition, it is possible to fill the holes with inserts of material that are thermally characterized so that more heat is extracted in the vicinity than from the unstretched areas of the template. Thus, the circumferential holes can be filled with a material, which is thermally bulkier than the main part of the template, such that the circumference of the formed wafer is as desired and as shown with reference to FIG. However, how to insert the material into such a hole is a bit challenging.

템플릿, 그리고 임의의 템플릿 삽입물에 관한 재료를 선택할 때, 그리고 역시 템플릿에서의 구멍들을 빈 채로 남길지, 또는 그것들을 얼마다 크게(깊게, 직경) 만들 것인지에 대한 고려를 할 때에는, 설계자가 열 전도율과 열 관성(열 용량) 모두가 응고 두께에 영향을 미칠 수 있다는 점을 고려해야 한다. 이는 템플릿으로 열이 끌어 올려지는 것과, 아래의 용융물로부터 웨이퍼 내로 열이 전도되는 것 사이에 경쟁이 존재한다는 사실로 인해, 열전달을 결정하는 두께가 일시적인 양상(열 전도율)과 정상 상태 양상(열 관성)을 가진다는 점에서 앞선 논의와 비슷하다.When choosing a template, and the material for any template insert, and also when considering whether to leave holes in the template empty, or how large (depth, diameter) they will make, the designer should consider thermal conductivity and thermal conductivity. It should be taken into account that both inertia (heat capacity) can influence the solidification thickness. This is due to the fact that there is a competition between the heat being drawn up into the template and the conduction of heat into the wafer from the melt below, so that the thickness that determines the heat transfer is the transient mode (thermal conductivity) and the steady state mode (thermal inertia). It is similar to the previous discussion in that it has ).

위에서 논의된 바와 같은 다른 웨이퍼의 기하학적 형태를 만들기 위해, 상이한 패턴들로 배치된 삽입물을 가지는 템플릿이 사용될 수 있다. 구멍들은 속이 빈 구멍 위치들에서 템플릿의 본질적으로 더 얇은 구역들을 제공하기 위해 속이 빈 채로 남겨질 수 있거나, 그러한 템플릿의 주요 몸체에 비교하여 열 추출 증대 또는 감손을 제공하기 위한 열적 성질을 가지는 재료로 채워질 수 있어, 그것들의 위치에서 웨이퍼의 더 두꺼운 구역 또는 더 얇은 구역이 생기게 한다.In order to create different wafer geometries as discussed above, templates with inserts placed in different patterns can be used. The holes may be left hollow to provide essentially thinner regions of the template at hollow hole locations, or may be filled with a material that has thermal properties to provide increased or reduced heat extraction compared to the main body of such a template. Can, resulting in thicker regions or thinner regions of the wafer at their locations.

앞선 논의에서, 더 두꺼운 둘레 구역들을 갖는 얇은 웨이퍼들이 논의되었다. 그 둘레들은 예컨대, 4개의 변(side)에서 도 1에 도시된 바와 같이 내부 구역을 완전히 둘러싸는 것으로 도시되었다. 또한, 전체 둘레보다 적은 부분이 내부 구역보다 더 두껍게 되는 것이 가능하다. 예컨대, 1개, 2개, 또는 3개의 테두리 가장자리들(여기서는 테두리라고 불림)이 더 두꺼울 수 있다. 또는 전체 테두리 구역이 더 두껍게 되기보다는, 더 두꺼운 구역들이 하나의 테두리의 부분들을 구성할 수 있다.In the preceding discussion, thin wafers with thicker circumferential regions were discussed. The perimeters are shown as completely enclosing the inner zone as shown in FIG. 1, for example on four sides. It is also possible for a portion less than the entire perimeter to be thicker than the inner zone. For example, one, two, or three rim edges (referred to herein as rims) may be thicker. Or, rather than making the entire border area thicker, thicker areas may constitute parts of one border.

또한, 위 논의는 업계 표준인 정사각형 웨이퍼에 대해 초점을 맞추고 있다. 이는 오늘날 가장 흔한 사례이지만, 본 명세서에서 개시된 발명은 정사각형이 아닌 직사각형, 원, 삼각형 등을 포함하는 임의의 모양을 가지는 웨이퍼에 적용 가능하다. 문제는 일반적으로 얇은 구역이 존재하고, 적어도 하나의 특별히 설계된 위치에서는 적어도 하나의 더 두꺼운 구역이 존재하며, 웨이퍼의 표면(정사각형, 직사각형, 원 등)에 직교하는 방향으로 두께가 측정된다는 것이다. 최근의(2015년) 업계 추세는 156㎜의 정사각형 실리콘 웨이퍼들을 156㎜의 정사각형 태양 전지들로 완전히 처리하는 것으로, 이는 공급 사슬 사회 기반 시설을 이용하고 이러한 사이즈를 다루기 위한 표준화된 장비를 이용하지만, 태빙(tabbing), 스트링잉(stringing), 및 모듈로의 캡슐화(encapsulation) 직전에 웨이퍼들을 156㎜×78㎜의 절단 셀들로 절단한다. 이는 낮은 전류로 더 높은 전압을 구축하고, 직렬 저항 손실을 최소화한다. 본 명세서에서 개시된 웨이퍼들을 사용하는 이러한 옵션(option)을 국부적인 두께 제어로 지원하기 위해, 절단 셀들을 만들기 위한 절단 선(cut line)이 될 선을 따라 중앙 릿지(central ridge)가 제공될 수 있다. 이러한 릿지는 도 2에 도시된 것처럼, 스트라이프(240b)와 비슷하게 된다. 그럴 경우 웨이퍼는 릿지/스트라이프의 중앙선을 따라 얇게 잘라질 수 있고, 이는 형성되는 2개의 절반 사이즈의 셀의 두꺼워진 둘레의 부분이 된다.In addition, the discussion above focuses on the industry standard square wafer. This is the most common case today, but the invention disclosed herein is applicable to wafers having any shape, including a rectangle, circle, triangle, etc. rather than a square. The problem is that there is generally a thin area, at least one thicker area in at least one specially designed location, and the thickness is measured in a direction orthogonal to the surface of the wafer (square, rectangle, circle, etc.). A recent (2015) industry trend is to fully process 156 mm square silicon wafers into 156 mm square solar cells, which uses supply chain infrastructure and standardized equipment to handle these sizes, but Wafers are cut into 156 mm×78 mm cut cells immediately prior to tabbing, stringing, and encapsulation into the modulo. This builds up a higher voltage with a lower current and minimizes series resistance losses. To support this option with local thickness control using the wafers disclosed herein, a central ridge may be provided along the line that will be the cut line for making cut cells. . This ridge becomes similar to the stripe 240b, as shown in FIG. 2. In that case, the wafer can be cut thinly along the center line of the ridge/stripe, which becomes the portion of the thickened circumference of the two half-sized cells being formed.

일반적으로, 본 발명의 웨이퍼들은 상대적으로 더 얇은 부분과 상대적으로 더 두꺼운 부분을 가지게 된다. 바람직한 실시예에서, 상대적으로 더 두꺼운 부분은 웨이퍼의 표면적의 적어도 80%를 넘어 연장하고, 바람직하게는 적어도 90%를 넘어 연장한다. 이는 추가적인 노력과 비용의 균형을 맞추어, 두께와 재료 절감으로부터 획득한 재료 비용과 효율의 이익이 있는 좀 더 복잡한 웨이퍼를 만들기 위함이다. 일반적으로, 절대적으로 더 얇은 부분은 적어도 50미크론 두께를 가지게 되고, 효율 이들을 달성하기 위해서는 적어도 80미크론의 두께를 가져야 한다. 더 얇은 부분의 두께에 대한 더 두꺼운 부분의 두께의 비는 통상적으로 적어도 1.28:1(예컨대, 140미크론의 내부를 갖는 180미크론의 둘레)이고, 약 3:1 또는 5:1만큼 많을 수 있다.In general, the wafers of the present invention will have a relatively thinner portion and a relatively thicker portion. In a preferred embodiment, the relatively thicker portion extends beyond at least 80% of the surface area of the wafer, and preferably extends beyond at least 90%. This is to balance the extra effort and cost to create more complex wafers that benefit from material cost and efficiency gained from thickness and material savings. In general, absolutely thinner sections will have a thickness of at least 50 microns, and should have a thickness of at least 80 microns to achieve these efficiencies. The ratio of the thickness of the thicker portion to the thickness of the thinner portion is typically at least 1.28:1 (eg, a circumference of 180 microns with an interior of 140 microns), and can be as much as about 3:1 or 5:1.

종합적인 고려사항은 더 얇은 부분의 효율이 사용된 특정 셀 구조에 따라 약 80미크론까지 낮아진 임의의 사이즈로 달성된다는 점이다. 표준 두께를 가진 웨이퍼들은 180 내지 200미크론이고, 따라서 이러한 두께 범위 내의 더 두꺼운 부분들은 유용한 실시예가 된다. 비슷하게, 더 두꺼운 부은 추가된 강도를 위해 250미크론이나 많게 될 수 있고, 이는 여전히 상대적인 표준 사이즈 범위 내에 있다. 그러므로 누구나 80미크론만큼 얇은 부분과, 200미크론의 두께, 심지어는 250미크론 정도의 두께를 갖는 더 두꺼운 부분을 갖는 웨이퍼를 즉시 제작할 수 있다. 그러한 웨이퍼는 더 얇은 부분의 기초 레벨 위의 170미크론만큼 연장하게 되는 더 두꺼운 부분을 가지고, 3:1보다 약간 더 많은 두께 비율을 가지게 된다. 무게 절감 목적으로 약 50미크론의 매우 얇은(ultra-thin) 내부, 그리고 당해 용법(contemporary usage)의 외부 한계에서 250미크론의 상대적으로 두꺼운 둘레를 갖는 유용물(utility)을 가지는 것을 생각해볼 수 있다. 그러한 웨이퍼는 얇은 것에 대한 두꺼운 것의 비가 5:1가 된다.A comprehensive consideration is that the efficiency of the thinner section is achieved with any size down to about 80 microns depending on the specific cell structure used. Wafers with a standard thickness are 180 to 200 microns, so thicker portions within this thickness range are a useful embodiment. Similarly, thicker swollen can be as high as 250 microns for added strength, which is still within the relative standard size range. Therefore, anyone can instantly build a wafer with sections as thin as 80 microns, and thicker sections with a thickness of 200 microns, or even 250 microns. Such a wafer will have a thicker section that extends by 170 microns above the base level of the thinner section, and will have a thickness ratio slightly more than 3:1. It is conceivable to have an ultra-thin interior of about 50 microns for weight saving purposes, and a utility with a relatively thick circumference of 250 microns at the outer limits of the contemporary usage. Such wafers have a 5:1 ratio of thin to thick.

두꺼운 구역과 얇은 구역의 전술한 비율은 업계 표준인 156㎜×156㎜ 사이즈의 실리콘 웨이퍼, 또는 아마도 그러한 사이즈의 절반 크기의 웨이퍼의 상황에서 제시되었음도 주목되어야 한다. 위의 사이즈 고려사항은 그러한 웨이퍼들에 관해 현재 사용된 기계 장치와 공정들을 고려하여 개발되었다. 하지만, PV 외의 적용 또는 이들 표준 사이즈의 웨이퍼에 관한 것 외의 적용에 관해서는, 면적이 더 큰 사이즈이거나 더 작은 사이즈를 갖는 몸체들이 또한 길이 또는 폭 또는 둘 다의 면에서 훨씬 더 작거나 다소 더 크게 되는 것처럼, 다이렉트 웨이퍼 제작 기술 특허 방법을 사용함으로써 만들어질 수 있다. 그러한 표준이 아닌 사이즈 몸체들에 관해서는, 얇은 것에 대한 두꺼운 것의 비는 1.28:1 내지 5:1의 위에서 언급된 범위의 한계들에 더 자주 있을 수 있다. 비슷하게, 50미크론의 사이즈에 가까운 매우 얇은 웨이퍼 또는 250미크론에 가까운 것과 같은 두꺼운 부분들을 갖는 웨이퍼의 더 빈번한 적용이 존재할 수 있다.It should also be noted that the above-described ratio of thick and thin areas has been presented in the context of an industry standard 156 mm x 156 mm sized silicon wafer, or perhaps half that sized wafer. The size considerations above were developed taking into account the machinery and processes currently used for such wafers. However, for applications other than PV or for applications other than those relating to these standard sized wafers, bodies with larger or smaller sizes in area are also much smaller or somewhat larger in length or width or both. As it is, it can be made by using a direct wafer fabrication technology patent method. For such non-standard sized bodies, the ratio of thin to thick may more often be at the limits of the above mentioned range of 1.28:1 to 5:1. Similarly, there may be more frequent applications of very thin wafers close to the size of 50 microns or wafers with thick portions such as close to 250 microns.

상이한 위치들에서 상이한 열 추출 경향을 템플릿에 제공하기 위한 전술한 기술들 중 많은 것/임의의 것이 임의의 다른 것들과 사용될 수 있다는 점이 주목되어야 한다. 예컨대, 도 17에 도시된 것과 같이 어느 정도 균일한 밀도를 가지고, 또는 존재하는 위치들에서 효과적으로 더 얇거나 더 많은 투과 가능한 템플릿 구역을 생성하는 빈 공간을 가지고 상이한 위치들에서 두께가 변하는 템플릿이 서로와 함께 사용될 수 있고, 코팅이나 인터포저 층으로서 기능성 층들을 적용하여 사용될 수도 있다. 템플릿과 웨이퍼의 기하학적 형태에서 도시된 더 두꺼운 구역들의 다양한 모양 중 임의의 것이 임의의 다른 모양과 함께 사용될 수 있다. 위에서 논의된 임의의 템플릿은 가열된 구역 또는 냉각된 구역 또는 다른 특별히 국부적인 템플릿 온도 제어 또는 증대를 가질 수 있다. 또한, 논의된 템플릿의 기하학적 형태 중 임의의 것이, 2개 이상의 플리넘(plenum)으로 확립되거나 또는 상이한 투과율이나, 템플릿의 상이한 구역들의 상이한 간극률을 갖는 코팅으로 그 정도가 더 크거나 더 작게 달라지는 다수의 차압 레짐으로 사용될 수 있다.It should be noted that many/any of the above techniques for providing a template with different heat extraction trends at different locations can be used with any others. For example, templates varying in thickness at different locations with a somewhat uniform density as shown in Fig. 17, or with empty spaces that effectively create thinner or more permeable template regions at existing locations It may be used together with, and may be used by applying functional layers as a coating or interposer layer. Any of a variety of shapes of thicker regions shown in the template and wafer geometry can be used with any other shape. Any of the templates discussed above may have a heated or cooled zone or other specially localized template temperature control or increase. In addition, any of the discussed template geometries may be established with two or more plenums or vary in degree to a greater or lesser degree with coatings having different transmittances or different porosities of different regions of the template. It can be used as a differential pressure regime.

성장한 웨이퍼에는 도 15에 도시된 것과 같은 기능성 층을 제공함으로써, 성장한 웨이퍼의 양면, 즉 템플릿에 면하여 성장한 표면과 용융물에 면하여 성장한 표면 상의 돌출부들의 구역들이 제공될 수 있고, 이는 도 16에 도시된 것과 같이, 웨이퍼의 표면들 양쪽으로부터 연장하는 돌출부들을 갖는 웨이퍼(1500)를 만들어낸다. 웨이퍼 두께에 있어서의 조그(jog)(1557)가 둘레(1530) 또는 다른 더 두꺼운 구역들의 두께와 비교하여 상당히 크도록, 상당히 다른 두께(예컨대 20미크론보다 더 큰)를 갖는 기능성 층들을 제공하는 것이 가능하다. 또는 템플릿에 면하는 표면상의 돌출부들의 높이 차이를 확립하기 위해 기능성 층들이 제공될 수 있고, 템플릿 두께의 차이, 또는 압력 차이 등이 용융물 표면상의 돌출부들의 높이를 제공하기 위해 사용될 수 있다.By providing the grown wafer with a functional layer as shown in Fig. 15, regions of protrusions on both sides of the grown wafer, that is, the surface grown facing the template and the surface grown facing the melt, can be provided, which is shown in Fig. As described above, a wafer 1500 is made with protrusions extending from both surfaces of the wafer. It is desirable to provide functional layers with significantly different thickness (e.g., greater than 20 microns) such that the jog 1557 in wafer thickness is significantly larger compared to the thickness of the perimeter 1530 or other thicker regions. It is possible. Alternatively, functional layers may be provided to establish a height difference of the protrusions on the surface facing the template, a difference in the template thickness, or a pressure difference, etc. may be used to provide the height of the protrusions on the melt surface.

본 개시물은 2개 이상의 발명을 설명하고 개시한다. 이러한 발명들은 본 개시물에 기초한 임의의 특허 출원의 출원뿐만이 아니라 실행하는 동안 발전된 이러한 그리고 관련된 문서들의 청구항에서 설명된다. 본 발명의 발명자들은 뒤에 결정되는 것처럼 종래 기술에 의해 허용된 한계들까지 다양한 발명 전부를 주장하려고 생각한다. 본 명세서에서 개시된 발명 각각에 불가결한 특징은 본 명세서에서 기재된 것이 없다. 그러므로 본 발명의 발명자들은 본 명세서에서 설명되지만, 본 개시물에 기초한 임의의 특허의 임의의 특별한 청구항에서 주장되지 않은 특징들은 그 어느 것도 임의의 그러한 청구항에 통합되어서는 안 된다라는 뜻으로 말하고 있는 것이다.This disclosure describes and discloses two or more inventions. These inventions are described in the filing of any patent application based on this disclosure, as well as in the claims of these and related documents developed during execution. The inventors of the present invention intend to claim all of the various inventions up to the limits permitted by the prior art, as determined later. Features essential to each of the inventions disclosed herein are not described in this specification. Therefore, although the inventors of the present invention are described herein, it is meant that none of the features not claimed in any particular claim of any patent based on this disclosure should be incorporated into any such claim. .

예컨대, 열 추출을 제어하기 위해 기능성 재료들을 사용하는 발명이 단독으로, 또는 국부적인 두께가 다른 템플릿을 사용하는 것, 정도가 다른 차이 압력, 정도가 다른 다공성, 상이한 국부적인 템플릿 온도들, 및 정도가 상이한 가스 투과율을 적용하는 것과 같이, 다른 방법들 중 임의의 것과 결합하여 논의된 것처럼 사용될 수 있다. 비슷하게, 국부적인 두께가 다른 템플릿을 사용하는 것이 방금 언급된 다른 기술들 중 임의의 것과 사용될 수 있다. 기하학적 형태 중 임의의 것이 단독으로 사용될 수 있거나 다른 기하학적 형태의 임의의 것과 같이, 또는 언급되지 않은 임의의 다른 적당한 기하학적 형태를 가지고 사용될 수 있다. 아일랜드, 랜딩, 스트라이프 또는 완전하거나 부분적인 테두리 중 임의의 것이나 전부를 가지고 두꺼운 둘레가 사용될 수 있고, 이들 중 임의의 것이 나머지 것들 중 임의의 것이나 전부를 가지고 사용될 수 있다.For example, the invention of using functional materials to control heat extraction alone, or using templates with different local thicknesses, differential pressures with different degrees, porosity with different degrees, different local template temperatures, and degrees May be used as discussed in combination with any of the other methods, such as applying different gas permeability. Similarly, the use of templates with different local thicknesses can be used with any of the other techniques just mentioned. Any of the geometric shapes may be used alone or as any of the other geometric shapes, or with any other suitable geometric shape not mentioned. Thick perimeters may be used with any or all of islands, landings, stripes or full or partial borders, any of which may be used with any or all of the rest.

주로 광발전용인 실리콘 반도체를 가지고 발명들이 설명되었다. 하지만, 이러한 기술은 그 용도가 무엇이든지 간에, 임의의 반도체를 가지고 사용될 수 있다. PV 웨이퍼들이 제작될 대표적인 물품으로서 사용되었지만, 다른 종류의 전기적 접속을 갖는 다른 반도체 몸체 역시 개시된 템플릿에 기초한 방법들을 사용하여 만들어질 수 있다.The inventions have been described with a silicon semiconductor mainly for photovoltaic use. However, this technique can be used with any semiconductor, whatever its use. Although PV wafers have been used as a representative article to be fabricated, other semiconductor bodies with other types of electrical connections can also be made using methods based on the disclosed template.

하드웨어의 몇몇 조립체들, 또는 단계들의 그룹이 본 명세서에서는 하나의 발명으로서 불린다. 하지만, 이는 그러한 조립체 또는 그룹이 특히 하나의 특허 출원에서 심사될 발명들의 개수 또는 발명의 단일성에 관한 법이나 규정들에 의해 예측되는 것처럼, 반드시 특허받을 수 있는 별개의 발명들이라고 용인하는 것이 아니다. 본 발명의 일 실시예를 얘기하는 짧은 방식인 것으로 의도된다.Several assemblies, or groups of steps, of hardware are referred to herein as an invention. However, this is not to admit that such an assembly or group is necessarily separate inventions that can be patented, especially as predicted by laws or regulations regarding the unity of the invention or the number of inventions to be examined in one patent application. It is intended to be a short way of talking about one embodiment of the invention.

요약서가 본 명세서와 함께 제출된다. 이러한 요약서는 심사관과 다른 검사관이 본 기술 개시물의 주제를 신속하게 확인하는 것을 허용할 적요를 요구하는 규칙에 따르기 위해 제공된다는 점이 강조된다. 이러한 요약서는 특허청의 규칙에 의해 약정한 바대로, 청구항의 범주 또는 의미를 해석 또는 제한하기 위해 사용되지는 않는다는 점을 이해를 가지고 제출된다.A summary is submitted with this specification. It is emphasized that this summary is provided to comply with the rules requiring briefing that will allow examiners and other inspectors to quickly identify the subject matter of this disclosure. This summary is submitted with the understanding that it is not used to interpret or limit the scope or meaning of the claims as stipulated by the rules of the Patent Office.

전술한 논의는 예시적인 것으로 이해되어야 하고, 어떤 의미로든 제한하는 것으로 여겨져서는 안 된다. 본 발명들이 그것의 바람직한 실시예를 참조하여 특별히 도시되고 설명되었지만, 당업자라면 청구항들에 의해 규정된 것과 같은 본 발명의 취지 및 범주로부터 벗어나지 않으면서 형태와 세부 사항의 다양한 변경이 이루어질 수 있다는 것을 이해하게 된다.The foregoing discussion is to be understood as being illustrative and should not be considered limiting in any sense. While the inventions have been specifically shown and described with reference to their preferred embodiments, those skilled in the art understand that various changes in form and detail can be made without departing from the spirit and scope of the invention as defined by the claims. Is done.

아래 청구항에서 대응하는 구조, 재료, 행위(act), 및 기능 요소들을 추가한 모든 수단 또는 단계의 동등물(equivalents)은, 구체적으로 주장된 것과 같은 다른 주장된 요소들과 결합하여 기능들을 수행하기 위한 임의의 구조, 재료 또는 행위를 포함하는 것으로 의도된다.The equivalents of all means or steps to which the corresponding structure, material, act, and functional elements have been added in the claims below, in combination with other claimed elements as specifically claimed, to perform functions. It is intended to include any structure, material or act for.

발명의 양상들Aspects of the invention

본 발명의 다음 양상들은 본 명세서에서 설명되는 것으로 의도되고, 본 섹션은 그것들이 언급되는 것을 보장하기 위한 것이다. 그것들은 양상이라고 부르고, 비록 그것들이 청구항과 비슷한 것으로 보일지라도 청구항은 아니다. 하지만, 앞으로의 몇몇 포인트에서는, 본 출원인이 본 출원과 임의의 관련 출원에서 이들 양상 중 임의의 것 또는 정부를 주장할 권리를 확보한다.The following aspects of the invention are intended to be described herein, and this section is intended to ensure that they are mentioned. They are called aspects, and although they appear to be similar to the claims, they are not claims. However, at some points in the future, the Applicant reserves the right to assert any of these aspects or governments in this application and any related applications.

A1. 반도체 웨이퍼로서,A1. As a semiconductor wafer,

a. 제1 표면;a. A first surface;

b. 제2 표면;b. A second surface;

c. 제1 표면에 직교하는 방향으로 제1 평균 두께를 갖는 제1 구역;c. A first zone having a first average thickness in a direction orthogonal to the first surface;

d. 상기 제1 평균 두께보다 두껍고 제어된 위치에 있는 제2 평균 두께를 갖는 제2 구역; 및d. A second region thicker than the first average thickness and having a second average thickness at a controlled location; And

e. 6×10¹⁷atoms/cc 미만의 격자간 산소 함유량; 및e. An interstitial oxygen content of less than 6×10 ¹⁷ atoms/cc; And

f. 8.75×10¹⁷atoms/cc 미만의 총 산소 함유량f. Total oxygen content less than 8.75×10 ¹⁷ atoms/cc

을 포함하는 반도체 웨이퍼.A semiconductor wafer comprising a.

A2. 반도체 웨이퍼로서,A2. As a semiconductor wafer,

a. 제1 표면;a. A first surface;

b. 제2 표면;b. A second surface;

c. 제1 표면에 직교하는 방향으로 제1 평균 두께를 갖는 제1 구역; 및c. A first zone having a first average thickness in a direction orthogonal to the first surface; And

d. 제2 평균 두께를 가지고 제어된 위치에 있는 제2 구역으로서, 상기 제1 평균 두께에 대한 상기 제2 평균 두께의 비는 1.28:1과 5:1 사이에 있는 제2 구역d. A second zone in a controlled position with a second average thickness, wherein the ratio of the second average thickness to the first average thickness is between 1.28:1 and 5:1

을 포함하는 반도체 웨이퍼.A semiconductor wafer comprising a.

A3. 반도체 웨이퍼로서,A3. As a semiconductor wafer,

a. 제1 표면;a. A first surface;

b. 제2 표면;b. A second surface;

c. 제1 표면에 직교하는 방향으로 160미크론보다 작은 제1 평균 두께를 갖는 제1 구역; 및c. A first zone having a first average thickness of less than 160 microns in a direction orthogonal to the first surface; And

d. 적어도 180미크론의 제2 평균 두께를 가지고 제어된 위치에 있는 제2 구역d. A second zone in a controlled position with a second average thickness of at least 180 microns

을 포함하는 반도체 웨이퍼.A semiconductor wafer comprising a.

A4. 양상 1 또는 3의 반도체 웨이퍼로서, 상기 제1 평균 두께에 대한 상기 제2 평균 두께의 비가 1.28:1과 5:1 사이에 있다.A4. The semiconductor wafer of aspect 1 or 3, wherein a ratio of the second average thickness to the first average thickness is between 1.28:1 and 5:1.

A5. 양상 2 및 양상 3의 웨이퍼로서, 이러한 웨이퍼는 6×10¹⁷atoms/cc 미만의 격자간 산소 함유량과 8.75×10¹⁷atoms/cc 미만의 총 산소 함유량을 포함한다.A5. As the wafers of Aspects 2 and 3, such wafers comprise an interstitial oxygen content of less than 6×10 ¹⁷ atoms/cc and a total oxygen content of less than 8.75×10 ¹⁷ atoms/cc.

A6. 양상 1 또는 양상 2의 웨이퍼로서, 상기 제1 평균 두께가 140미크론 미만이고, 상기 제2 평균 두께가 적어도 180미크론이다.A6. The wafer of aspect 1 or aspect 2, wherein the first average thickness is less than 140 microns and the second average thickness is at least 180 microns.

A7. 양상 1의 반도체 웨이퍼로서, 제2 표면은 베이스 레벨을 포함하고, 제2 구역에서는 0.25와 제1 평균 두께의 4배 사이에 있는 거리만큼 베이스 레벨을 넘어 제2 표면으로부터 연장하는 제2 표면 높아진 모양(raised feature)을 포함한다.A7. The semiconductor wafer of aspect 1, wherein the second surface comprises a base level and in the second region a second surface elevation extending from the second surface beyond the base level by a distance between 0.25 and 4 times the first average thickness. Includes (raised features).

A8. 이전 양상들 중 임의의 것의 웨이퍼로서, 이러한 웨이퍼는 2×10¹⁷atoms/cc 미만의 격자간 산소 함유량을 포함한다.A8. As a wafer of any of the previous aspects, such a wafer comprises an interstitial oxygen content of less than 2×10 ¹⁷ atoms/cc.

A9. 이전 양상들 중 임의의 것의 웨이퍼로서, 이러한 웨이퍼는 5.25×10¹⁷atoms/cc 미만의 총 산소 함유량을 포함한다.A9. As the wafer of any of the previous aspects, such a wafer comprises a total oxygen content of less than 5.25×10 ¹⁷ atoms/cc.

A10. 이전 양상들 중 임의의 것의 웨이퍼로서, 상기 제1 구역은 150미크론 미만의 평균 두께를 가진다.A10. The wafer of any of the previous aspects, wherein the first zone has an average thickness of less than 150 microns.

A11. 이전 양상들 중 임의의 것의 웨이퍼로서, 제1 구역은A11. The wafer of any of the previous aspects, wherein the first zone is

a. 120미크론a. 120 micron

b. 80미크론, 및b. 80 microns, and

c. 60미크론c. 60 micron

중 하나보다 작은 평균 두께를 가진다.Has an average thickness less than one of them.

A12. 이전 양상들 중 임의의 것의 웨이퍼로서, 제2 구역은 둘레; 테두리, 내부 스트라이프; 랜딩; 및 아일랜드 중 적어도 하나로 구성되는 그룹으로부터 선택된다.A12. The wafer of any of the previous aspects, wherein the second region comprises a perimeter; Border, inner stripe; Landing; And at least one of islands.

A13. 이전 양상들 중 임의의 것의 웨이퍼로서, 상기 제2 구역은 250미크론보다 작은, 바람직하게는 180미크론과 250미크론 사이에 있고, 더 바람직하게는 180미크론과 200미크론 사이에 있는 두께를 가진다.A13. As the wafer of any of the previous aspects, the second zone has a thickness of less than 250 microns, preferably between 180 and 250 microns, more preferably between 180 and 200 microns.

A14. 이전 양상들 중 임의의 것의 웨이퍼로서, 제2 구역은 스트라이프 구역을 포함하고, 스트라이프의 적어도 한 부분에 금속화를 더 포함한다.A14. As the wafer of any of the preceding aspects, the second region comprises a stripe region and further comprises metallization in at least a portion of the stripe.

A15. 양상 14의 웨이퍼로서, 금속화와 접촉하는 버스 와이어를 더 포함한다.A15. The wafer of aspect 14, further comprising a bus wire in contact with the metallization.

A16. 이전 양상들 중 임의의 것의 웨이퍼로서, 제2 구역은 랜딩 구역을 포함한다.A16. As the wafer of any of the previous aspects, the second zone comprises a landing zone.

A17. 양상 16의 웨이퍼로서, 제2 구역은 적어도 하나의 아일랜드를 포함한다.A17. The wafer of aspect 16, wherein the second region includes at least one island.

A18. 양상 17의 웨이퍼로서, 랜딩 구역과 아일랜드 구역을 결합시키는 금속화를 더 포함한다.A18. The wafer of aspect 17, further comprising metallization joining the landing region and the island region.

A19. 양상 18의 웨이퍼로서, 랜딩과 아일랜드에서 금속화와 접촉하는 버스 와이어를 더 포함한다.A19. The wafer of aspect 18, further comprising a bus wire in contact with the landing and metallization at the island.

A20. 양상 19의 웨이퍼로서, 랜딩과 아일랜드 사이의 금속화와 접촉하기 위해 위치한 버스 와이어.A20. The wafer of aspect 19, the bus wire positioned for contact with the metallization between the landing and the island.

A21. 양상 19의 웨이퍼로서, 버스 와이어는 랜딩과 아일랜드 사이의 구역에서 금속화로부터 이격되게 위치한다.A21. As the wafer of aspect 19, the bus wires are located spaced from metallization in the region between the landing and the island.

A22. 양상 16의 웨이퍼로서, 랜딩은 인접한 제2 구역보다 크고 인접한 제1 구역보다 작은 두께를 가진다.A22. The wafer of aspect 16, wherein the landing has a thickness greater than the adjacent second zone and less than the adjacent first zone.

A23. 양상 22의 웨이퍼로서, 랜딩은 더 큰 두께로부터 더 작은 두께로 점진적으로 전이하는 두께를 가진다.A23. As the wafer of aspect 22, the landing has a thickness that gradually transitions from a larger thickness to a smaller thickness.

A24. 이전 양상들 중 임의의 것의 웨이퍼로서, 제1 구역과 제2 구역 사이의 두께 전이 구역을 더 포함하고, 이러한 전이는 갑작스런 전이와 점진적인 전이로 이루어지는 그룹으로부터 선택된다.A24. The wafer of any of the previous aspects, further comprising a thickness transition region between the first region and the second region, the transition being selected from the group consisting of a sudden transition and a gradual transition.

A25. 이전 양상들 중 임의의 것의 웨이퍼로서, 제2 구역은 폭을 가지는 둘레 구역을 포함하고, 웨이퍼는 제2 구역으로부터 제1 구역으로의 두께 전이 구역을 더 포함하며, 이러한 전이 구역은 역시 폭을 가진다.A25. The wafer of any of the previous aspects, wherein the second region comprises a circumferential region having a width, and the wafer further comprises a thickness transition region from the second region to the first region, the transition region also having a width. .

A26. 양상 25의 웨이퍼로서, 둘레 구역의 폭은 전이 구역의 폭과 대략 같다.A26. With the wafer of aspect 25, the width of the circumferential region is approximately equal to the width of the transition region.

A27. 양상 25의 웨이퍼로서, 둘레 구역의 폭은 전이 구역의 폭보다 상당히 크다.A27. With the wafer of aspect 25, the width of the circumferential region is significantly greater than the width of the transition region.

A28. 이전 양상들 중 임의의 것의 웨이퍼로서, 제2 표면을 덮는 캡슐화 재료, 버스 와이어, 및 버스 와이어에 결합된 제2 웨이퍼를 더 포하마한다.A28. The wafer of any of the previous aspects, further comprising an encapsulating material covering the second surface, a bus wire, and a second wafer bonded to the bus wire.

A29. 이전 양상들 중 임의의 것의 웨이퍼로서, 제1 표면은 실질적으로 편평한 표면을 포함한다.A29. As the wafer of any of the previous aspects, the first surface comprises a substantially planar surface.

A30. 양상 7의 웨이퍼로서, 제1 표면은 베이스 레벨과 제1 표면 높아진 모양을 포함하고, 제1 표면 높아진 모양은 제2 표면 높아진 모양이 제2 표면으로부터 연장하는 거리보다 작은 거리만큼 제1 표면으로부터 연장한다.A30. The wafer of aspect 7, wherein the first surface comprises a base level and a first surface raised shape, and the first surface raised shape extends from the first surface by a distance less than the distance the second surface raised shape extends from the second surface. do.

A31. 이전 양상들 중 임의의 것의 웨이퍼로서, 반도체는 실리콘을 포함한다.A31. As the wafer of any of the previous aspects, the semiconductor comprises silicon.

A32. 이전 양상들 중 임의의 것의 웨이퍼로서, 웨이퍼는 광발전용 컬렉터를 포함하는 웨이퍼를 포함한다.A32. As the wafer of any of the preceding aspects, the wafer comprises a wafer comprising a photovoltaic collector.

A33. 양상 32의 웨이퍼로서, 웨이퍼 제1 표면은 적어도 156㎜ 깊이를 갖는 제1 사이드와 적어도 77㎜인 직교하는 사이드를 가진다.A33. The wafer of aspect 32, wherein the wafer first surface has a first side having a depth of at least 156 mm and an orthogonal side that is at least 77 mm.

A34. 반도체 웨이퍼를 제작하는 방법으로서, 이러한 방법은A34. As a method of manufacturing a semiconductor wafer, such a method

a. 표면을 가지는 용융된 반도체 재료를 제공하는 단계;a. Providing a molten semiconductor material having a surface;

b. ⅰ. 용융물 표면;b. I. Melt surface;

ⅱ. 뒷 표면;Ii. Back surface;

ⅲ. 제1 열 추출 경향을 가지는 제1 템플릿 구역;Iii. A first template region having a first heat extraction tendency;

ⅳ. 상기 제1 열 추출 경향보다 큰 제2 열 추출 경향을 가지는 제2 템플릿 구역을 포함하는 다공체를 포함하는 템플릿을 제공하는 단계;Iv. Providing a template including a porous body including a second template region having a second heat extraction tendency greater than the first heat extraction tendency;

c. 상기 용융물 표면의 적어도 한 부분에서의 압력이 상기 용융된 반도체 재료 표면에서의 압력보다 작도록 차압 레짐을 제공하는 단계; 및c. Providing a differential pressure regime such that the pressure at at least a portion of the melt surface is less than the pressure at the molten semiconductor material surface; And

d. 상기 용융물 표면과 상기 용융된 반도체 재료가 서로 접촉하는 접촉 지속 기간의 적어도 한 부분 동안 상기 용융된 반도체 재료의 표면에 상기 템플릿의 용융물 표면을 접촉시키는 단계를 포함하고,d. Contacting the melt surface of the template with the surface of the molten semiconductor material for at least a portion of a duration of contact in which the melt surface and the molten semiconductor material are in contact with each other,

이러한 차압 레짐은 반도체 재료의 몸체가 용융물 표면에서 응고하도록 제공되며, 형성된 몸체는,This differential pressure regime is provided so that the body of the semiconductor material solidifies at the surface of the melt, and the formed body,

ⅰ. 제1의 더 얇은 몸체 평균 두께를 가지고 제1 템플릿 구역에 인접하게 형성된 제1의 더 얇은 몸체 구역과,I. A first thinner body region formed adjacent to the first template region with a first thinner body average thickness,

ⅱ. 제2의 더 두꺼운 몸체 평균 두께를 가지는 제2의 더 두꺼운 몸체 구역을 포함하고, 상기 제2 몸체 구역은 제2 템플릿 구역에 인접하에 형성되며, 상기 제2 몸체 평균 두께는 상기 제1 몸체 두께보다 크다.Ii. And a second thicker body region having a second thicker body average thickness, the second body region being formed adjacent to a second template region, the second body average thickness being less than the first body thickness. Big.

A35. 양상 34의 방법으로서, 템플릿으로부터 반도체 재료의 형성된 몸체를 분리하는 단계를 더 포함한다.A35. The method of aspect 34, further comprising separating the formed body of semiconductor material from the template.

A36. 양상 35의 방법으로서, 형성된 몸체를 분리하는 단계는 차압 레짐의 정도를 감소시키는 것을 포함한다.A36. The method of aspect 35, wherein separating the formed body includes reducing the degree of differential pressure regime.

A37. 양상 35의 방법으로서, 형성된 몸체를 분리하는 단계는 형성된 몸체에 분리하는 힘을 기계적으로 가하는 것을 포함한다.A37. The method of aspect 35, wherein separating the formed body includes mechanically applying a separating force to the formed body.

A38. 양상 34의 방법으로서, 제1 템플릿 구역은 내부 구역을 포함하고, 이로 인해 상기 제1의 더 얇은 몸체 구역은 내부 구역이다.A38. The method of aspect 34, wherein the first template region comprises an inner region, whereby the first thinner body region is an inner region.

A39. 양상 38의 방법으로서, 상기 제2 템플릿 구역은 둘레 구역을 포함하고, 상기 제2의 더 두꺼운 몸체 구역은 둘레 구역을 포함한다.A39. The method of aspect 38, wherein the second template region comprises a circumferential region and the second thicker body region comprises a circumferential region.

A40. 양상 38 또는 양상 39의 방법으로서, 제2 템플릿 구역은 내부 구역에 걸쳐 연장하는 스트라이프 구역을 포함하고, 제2의 더 두꺼운 몸체 구역은 몸체 내부 구역에 걸쳐 연장하는 스트라이프 구역을 포함한다.A40. The method of aspect 38 or aspect 39, wherein the second template region comprises a striped region extending over the inner region, and the second thicker body region comprises a striped region extending over the inner region of the body.

A41. 양상 38 내지 양상 40 중 어느 하나의 방법으로서, 제2 템플릿 구역은 랜딩 구역을 포함하며, 제2의 더 두꺼운 몸체 구역은 랜딩을 포함한다.A41. The method of any one of aspects 38-40, wherein the second template region comprises a landing region and the second thicker body region comprises a landing.

A42. 양상 38 내지 양상 41 중 어느 하나의 방법으로서, 제2 템플릿 구역은 아일랜드 구역을 포함하하고, 제2의 더 두꺼운 몸체 구역을 아일랜드를 포함한다.A42. The method of any one of aspects 38-41, wherein the second template region comprises an island region and the second thicker body region comprises an island.

A43. 양상 38의 방법으로서, 상기 제2 템플릿 구역은 둘레 구역을 포함하고, 상기 제2의 더 두꺼운 몸체 구역은 둘레를 포함하며, 상기 제2의 더 두꺼운 템플릿 구역은,A43. The method of aspect 38, wherein the second template region comprises a circumferential region, the second thicker body region comprises a circumference, and the second thicker template region,

a. 상기 내부 구역에 걸쳐 연장함으로써, 상기 제2의 더 두꺼운 몸체 구역이 상기 몸체 내부에 걸쳐 연장하는 스트라이프를 포함하는 스트라이프 구역;a. A stripe region including a stripe extending over the inner region, such that the second thicker body region extends across the interior of the body;

b. 상기 제2의 더 두꺼운 몸체 구역이 랜딩을 포함하는 랜딩 구역; 및b. A landing region in which the second, thicker body region comprises landing; And

c. 상기 제2의 더 두꺼운 몸체 구역이 아일랜드를 포함하는 아일랜드 구역으로 이루어지는 그룹으로부터 선택된 적어도 하나를 더 포함한다.c. The second thicker body region further comprises at least one selected from the group consisting of island regions comprising islands.

A44. 양상 41 내지 양상 43 중 어느 하나의 방법으로서, 형성된 몸체에서, 제1 아일랜드로부터 제2 아일랜드와 랜딩 중 적어도 하나까지 연장하는 금속화 재료를 제공하는 단계를 더 포함한다.A44. The method of any one of aspects 41-43, further comprising providing, in the formed body, a metallization material extending from the first island to at least one of the second island and the landing.

A45. 양상 44의 방법으로서, 제1 아일랜드로부터 제2 아일랜드와 랜딩 중 적어도 하나까지 연장하는 버스 와이어를 제공하는 단계를 더 포함하고, 이러한 버스 와이어는 제1 아일랜드와, 제2 아일랜드와 랜딩 중 적어도 하나 사이의 금속화와 접촉한다.A45. The method of aspect 44, further comprising providing a bus wire extending from the first island to at least one of the second island and the landing, wherein the bus wire is between the first island and at least one of the second island and the landing. Contact with the metallization of.

A46. 양상 44의 방법으로서, 제1 아일랜드로부터 제2 아일랜드와 랜딩 중 적어도 하나까지 연장하는 버스 와이어를 제공하는 단계를 더 포함하고, 이러한 버스 와이어는 제1 아일랜드와, 제2 아일랜드와 랜딩 중 적어도 하나 사이의 금속화로부터 이격되어 있다.A46. The method of aspect 44, further comprising providing a bus wire extending from the first island to at least one of the second island and the landing, wherein the bus wire is between the first island and at least one of the second island and the landing. Apart from metallization of

A47. 양상 41 내지 양상 43 중 어느 하나의 방법으로서, 제2 구역은 스트라이프 구역을 포함하고, 형성된 몸체에서 스트라이프 구역을 따라 연장하는 금속화 재료를 제공하는 단계를 더 포함한다.A47. The method of any one of aspects 41-43, wherein the second region comprises a striped region, and further comprising providing a metallization material extending along the striped region in the formed body.

*A48. 양상 47의 방법으로서, 금속화를 따라 연장하는 버스 와이어를 제공하는 단계를 더 포함한다.*A48. The method of aspect 47, further comprising providing a bus wire extending along the metallization.

A49. 양상 34 내지 양상 48 중 어느 하나의 방법으로서, 상기 다공성 템플릿이 상기 제1 템플릿 구역에서 제1의 더 적은 평균 두께를 가지는 템플릿 재료와, 제2 템플릿 구역에서 제2의 더 큰 평균 두께를 가지는 템플릿 재료를 포함함으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향이, 상기 제1 템플릿 구역의 템플릿 재료의 평균 두께에 비해 상기 제2 템플릿 구역의 템플릿 재료의 더 큰 평균 두께에 적어도 부분적으로 기인한다.A49. The method of any one of aspects 34 to 48, wherein the porous template has a template material having a first lower average thickness in the first template region and a second larger average thickness in the second template region. By including material, a greater tendency to extract heat of the second template region compared to the first template region is a greater average of the template material of the second template region compared to the average thickness of the template material of the first template region. Due at least in part to the thickness.

A50. 양상 34 내지 양상 49 중 어느 하나의 방법으로서, 상기 다공성 템플릿이 제1 템플릿 구역에서 제1의 열전도율을 가지는 기능성 재료와, 제2 템플릿 구역에서 제2의 더 큰 열전도율을 가지는 기능성 재료를 가짐으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향이, 상기 제1 템플릿 구역의 더 적은 기능성 재료 열전도율에 비해 상기 제2 템플릿 구역의 더 큰 기능성 재료 열전도율에 적어도 부분적으로 기인한다.A50. The method of any one of aspects 34 to 49, wherein the porous template has a functional material having a first thermal conductivity in the first template region and a functional material having a second greater thermal conductivity in the second template region, The greater tendency to extract heat of the second template region relative to the first template region is due at least in part to the greater functional material thermal conductivity of the second template region compared to the less functional material thermal conductivity of the first template region. .

A51. 양상 50의 방법으로서, 상기 기능성 재료는 서로 동일한 조성을 포함하고, 상기 제1 구역의 기능성 재료는 제1 두께를 가지며, 상기 제2 구역의 기능성 재료는 제1 두께보다 적은 제2 두께를 가진다.A51. The method of aspect 50, wherein the functional materials comprise the same composition as each other, the functional material of the first zone has a first thickness, and the functional material of the second zone has a second thickness less than the first thickness.

A52. 양상 50 또는 양상 51의 방법으로서, 적어도 하나의 기능성 재료가 코팅을 포함한다.A52. The method of aspect 50 or aspect 51, wherein the at least one functional material comprises a coating.

A53. 양상 50 또는 양상 51의 방법으로서, 적어도 하나의 기능성 재료는 적어도 하나의 인터포저 층을 포함한다.A53. The method of aspect 50 or aspect 51, wherein the at least one functional material comprises at least one interposer layer.

A54. 양상 53의 방법으로서, 인터포저 층은 상이한 사이즈를 갖는 2개의 적층된(stacked) 인터포저 층을 포함한다.A54. The method of aspect 53, wherein the interposer layer includes two stacked interposer layers having different sizes.

A55. 양상 53의 방법으로서, 인터포저 층은 상이한 위치에서 상이한 두께를 가지는 하나의 인터포저 층을 포함한다.A55. The method of aspect 53, wherein the interposer layer includes one interposer layer having a different thickness at different locations.

A56. 양상 34 내지 양상 53 중 어느 하나의 방법으로서, 상기 다공성 템플릿이 상기 제1 템플릿 구역에서 제1 가스 투과율을 가지는 템플릿 재료와 상기 제2 템플릿 구역에서 더 큰 제2 가스 투과율을 가지는 템플릿 재료를 포함함으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향은, 상기 제1 템플릿 구역의 템플릿 재료의 투과율에 비해 상기 제2 템플릿 구역의 템플릿 재료의 더 큰 투과율에 적어도 부분적으로 기인한다.A56. The method of any one of aspects 34 to 53, wherein the porous template comprises a template material having a first gas permeability in the first template region and a template material having a second gas permeability higher in the second template region. , The greater heat extraction tendency of the second template region relative to the first template region is at least partially due to the greater transmittance of the template material of the second template region compared to the transmittance of the template material of the first template region. do.

A57. 양상 34 내지 양상 56 중 어느 하나의 방법으로서, 상기 제1 템플릿 구역을 차이 압력의 제1 소스에 결합하는 단계와, 상기 제2 템플릿 구역을 차이 압력의 제2 소스에 결합하는 단계를 더 포함하고, 상기 차이 압력의 제2 소스는 상기 차이 압력의 제1 소스보다 더 큰 차이 압력을 제공함으로써, 상기 제1 템플릿 구역에 비해 제2 템플릿 구역의 더 큰 열 추출 경향은, 상기 제1 템플릿 구역에서 제공된 차이 압력에 비해 상기 제2 템플릿 구역에서 제공된 더 큰 차이 압력에 적어도 부분적으로 기인한다.A57. The method of any one of aspects 34-56, further comprising coupling the first template region to a first source of differential pressure, and coupling the second template region to a second source of differential pressure, , The second source of differential pressure provides a greater differential pressure than the first source of differential pressure, such that a greater heat extraction tendency of the second template region compared to the first template region is obtained from the first template region. It is due at least in part to the greater differential pressure provided in the second template region compared to the differential pressure provided.

A58. 양상 49의 방법으로서, 제1 템플릿 구역에서의 제1의 더 적은 평균 두께는 제1 템플릿 구역에서 제공되는 복수의 구멍에 기인한다.A58. As the method of aspect 49, the first, smaller average thickness in the first template region is due to the plurality of holes provided in the first template region.

A59. 양상 58의 방법으로서, 구멍들은 다공체 뒷면으로부터 다공체 용융물 표면까지 어느 정도 연장하는 블라인드 구멍들을 포함한다.A59. The method of aspect 58, wherein the holes include blind holes extending to some extent from the back side of the porous body to the surface of the porous body melt.

A60. 다공체를 포함하는 템플릿으로서, 이러한 다공체는A60. As a template containing a porous body, such a porous body

a. 용융물 표면;a. Melt surface;

b. 뒷 표면;b. Back surface;

c. 제1 열 추출 경향을 가지는 제1 구역; 및c. A first zone having a first heat extraction tendency; And

d. 상기 제1 열 추출 경향보다 큰 제2 열 추출 경향을 가지는 제2 구역을 포함한다.d. And a second zone having a second heat extraction tendency greater than the first heat extraction tendency.

A61. 양상 60의 템플릿으로서, 상기 다공체는 상기 제1 구역에서 제1의 더 적은 평균 두께를 가지는 재료와, 상기 제2 구역에서 제2의 더 큰 평균 두께를 가지는 재료를 포함함으로써, 상기 제1 구역의 더 적은 열 추출 경향에 비해 상기 제2 구역의 더 큰 열 추출 경향은, 상기 제1 구역의 재료의 더 적은 두께에 비해 상기 제2 구역의 재료의 더 큰 두께에 적어도 부분적으로 기인한다.A61. The template of aspect 60, wherein the porous body comprises a material having a first lower average thickness in the first region and a material having a second larger average thickness in the second region, thereby The greater heat extraction tendency of the second zone relative to the less heat extraction tendency is due at least in part to the greater thickness of the material of the second zone relative to the less thickness of the material of the first zone.

A62. 양상 62의 템플릿으로서, 상기 용융물 표면은 상기 뒷 표면에 비해 상대적으로 더 편평한(planar) 표면을 포함하고, 더 큰 두께를 갖는 상기 제2 구역은 상기 용융물 표면에서 멀어지며 상기 뒷 표면의 베이스 레벨로부터 연장하는 돌출부들에 의해 확립된다.A62. The template of aspect 62, wherein the melt surface comprises a relatively planar surface compared to the back surface, and the second zone having a greater thickness is away from the melt surface and from the base level of the back surface. It is established by extending protrusions.

A63. 양상 60 내지 양상 62 중 어느 하나의 템플릿으로서, 제1 구역은 뒷 표면으로부터 용융물 표면 쪽으로 연장하는 이격된 빈 공간들을 포함한다.A63. The template of any one of aspects 60 to 62, wherein the first zone comprises spaced apart voids extending from the back surface toward the melt surface.

A64. 양상 63의 템플릿으로서, 빈 공간들은 그것들이 존재하는 구역에서의 템플릿의 평균 두께 이하인 크기를 갖는 중심과 중심 사이의 간격을 가진다.A64. As the template of aspect 63, the voids have a center-to-centre spacing that is sized less than the average thickness of the template in the area in which they are present.

A65. 양상 63 또는 양상 64의 템플릿으로서, 빈 공간들은 그것들이 존재하는 구역에서의 템플릿의 평균 두께 이하인 크기를 갖는 직경을 가진다.A65. As the template of aspect 63 or 64, the voids have a diameter with a size that is less than or equal to the average thickness of the template in the area in which they are present.

A66. 양상 63 내지 양상 65 중 어느 하나의 템플릿으로서, 빈 공간들은 그것들이 존재하는 템플릿의 구역의 평균 두께의 적어도 1/2인 깊이를 가진다.A66. The template of any one of aspects 63 to 65, wherein the empty spaces have a depth that is at least 1/2 of the average thickness of the region of the template in which they are present.

A67. 양상 63 내지 양상 66 중 어느 하나의 템플릿으로서, 빈 공간들은 블라인드 구멍들을 포함한다.A67. The template of any one of aspects 63 to 66, wherein the empty spaces include blind holes.

A68. 양상 67의 템플릿으로서, 블라인드 구멍들은 속이 빈 구멍들을 포함한다.A68. As the template of aspect 67, the blind holes include hollow holes.

A69. 양상 60 내지 양상 68 중 어느 하나의 템플릿으로서, 상기 다공체는 그것의 용융물 표면에서, 상기 제1 구역에서 제1의 더 큰 두께를 가지는 기능성 재료와 상기 제2 구역에서 제2의 덜 두꺼운 두께를 가지는 기능성 재료를 포함함으로써, 상기 제1 구역의 더 적은 열 추출 경향에 비해 상기 제2 구역의 더 큰 열 추출 경향은, 상기 제1 구역의 기능성 재료의 더 큰 두께에 비해 상기 제2 구역의 기능성 재료의 더 적은 두께에 적어도 부분적으로 기인한다.A69. The template of any one of aspects 60 to 68, wherein the porous body has a functional material having a first greater thickness in the first zone and a second less thick thickness in the second zone at its melt surface. By including a functional material, the greater heat extraction tendency of the second zone relative to the less heat extraction tendency of the first zone is the functional material of the second zone relative to the greater thickness of the functional material of the first zone. At least in part due to the smaller thickness of the.

A70. 양상 60 내지 양상 68 중 어느 하나의 템플릿으로서, 상기 다공체는 그것의 용융물 표면에서, 상기 제1 구역에서 제1의 더 적은 열전도율을 가지는 기능성 재료와 상기 제2 구역에서 제2의 더 큰 열전도율을 가지는 기능성 재료를 포함함으로써, 상기 제1 구역의 더 적은 열 추출 경향에 비해 상기 제2 구역의 더 큰 열 추출 경향은, 상기 제1 구역의 기능성 재료의 더 적은 열전도율에 비해 상기 제2 구역의 기능성 재료의 더 큰 열전도율에 적어도 부분적으로 기인한다.A70. The template of any one of aspects 60 to 68, wherein the porous body has a functional material having a first lower thermal conductivity in the first zone and a second greater thermal conductivity in the second zone at its melt surface. By including a functional material, the greater heat extraction tendency of the second zone relative to the less heat extraction tendency of the first zone is the functional material of the second zone relative to the less thermal conductivity of the functional material of the first zone. At least in part due to the greater thermal conductivity of.

A71. 양상 69 또는 양상 70의 템플릿으로서, 기능성 재료는 코팅을 포함한다.A71. As the template of aspect 69 or aspect 70, the functional material comprises a coating.

A72. 양상 71의 템플릿으로서, 코팅은 커튼 코팅, 분무, 슬롯 다이 코팅, 및 메니스커스 코팅으로 이루어지는 그룹으로부터 선택된 방법에 의해 적용된 코팅을 포함한다.A72. As the template of aspect 71, the coating comprises a coating applied by a method selected from the group consisting of curtain coating, spraying, slot die coating, and meniscus coating.

A73. 양상 69의 템플릿으로서, 기능성 재료는 적어도 하나의 자유롭게 서 있는 인터포저 층을 포함한다.A73. The template of aspect 69, wherein the functional material includes at least one free standing interposer layer.

A74. 양상 73의 템플릿으로서, 인터포저 층은 상이한 표면적을 갖는 2개의 적층된 인터포저 층을 포함한다.A74. As the template of aspect 73, the interposer layer includes two stacked interposer layers having different surface areas.

A75. 양상 73의 템플릿으로서, 인터포저 층은 상이한 위치에서 상이한 두께를 가지는 하나의 인터포저 층을 포함한다.A75. The template of aspect 73, wherein the interposer layer includes one interposer layer having a different thickness at different locations.

A76. 양상 60 내지 양상 75 중 어느 하나의 템플릿으로서, 다공성 재료는 제1 구역에서 제1 투과율을 가지는 재료와 제2 구역에서 더 큰 제2 투과율을 가지는 재료를 포함함으로써, 제1 구역의 더 적은 열 추출 경향에 비해 제2 구역의 더 큰 열 추출 경향은, 제1 구역의 재료의 투과율에 비해 제2 구역의 재료의 더 큰 투과율에 적어도 부분적으로 기인한다.A76. The template of any one of aspects 60 to 75, wherein the porous material comprises a material having a first transmittance in the first zone and a material having a higher second transmittance in the second zone, thereby extracting less heat from the first zone. The greater tendency of heat extraction in the second zone relative to the trend is due at least in part to the greater transmittance of the material in the second zone relative to the permeability of the material in the first zone.

A77. 양상 60 내지 양상 76 중 어느 하나의 템플릿으로서, 상기 제1 구역은 내부 구역을 포함한다.A77. The template of any one of aspects 60 to 76, wherein the first zone comprises an interior zone.

A78. 양상 60 내지 양상 77 중 어느 하나의 템플릿으로서, 상기 제2 구역은 둘레 구역을 포함한다.A78. The template of any one of aspects 60 to 77, wherein the second zone comprises a circumferential zone.

A79. 양상 77 또는 양상 78의 템플릿으로서, 제2 구역은 내부 구역에 걸쳐 연장하는 스트라이프 구역을 포함한다.A79. The template of aspect 77 or 78, wherein the second region comprises a striped region extending over the interior region.

A80. 양상 77 내지 양상 79 중 어느 하나의 템플릿으로서, 제2 구역은 랜딩 구역을 포함한다.A80. The template of any one of aspects 77-79, wherein the second zone comprises a landing zone.

A81. 양상 77 내지 양상 80 중 어느 하나의 템플릿으로서, 제2 구역은 아일랜드 구역을 포함한다.A81. The template of any one of aspects 77-80, wherein the second zone comprises an island zone.

A82. 양상 77의 템플릿으로서, 상기 제2 구역은,A82. The template of aspect 77, wherein the second zone comprises:

a. 내부 구역에 걸쳐 연장하는 스트라이프 구역;a. A stripe region extending over the interior region;

b. 랜딩 구역; 및b. Landing area; And

c. 아일랜드 구역c. Ireland District

으로 이루어지는 그룹으로부터 선택된 적어도 하나와, 둘레 구역을 포함한다.At least one selected from the group consisting of and a circumferential region.

이상으로 본 명세서에 개시된 발명을 설명하였다.The invention disclosed in the present specification has been described above.

Claims (9)

반도체 웨이퍼 제조방법으로서:
a. 표면을 가지는 용융된 반도체 재료를 제공하는 단계;
b. 다공체를 포함하는 템플릿(template)을 제공하는 단계 - 상기 다공체는:
ⅰ. 용융물 표면;
ⅱ. 뒷 표면;
ⅲ. 제1 열 추출 경향을 가지는 제1 템플릿 구역;
ⅳ. 상기 제1 열 추출 경향보다 큰 제2 열 추출 경향을 가지는 제2 템플릿 구역을 포함함 -;
c. 상기 용융물 표면의 적어도 한 부분에서의 압력이 상기 용융된 상기 반도체 재료 표면에서의 압력보다 작도록 차압 레짐(differential pressure regime)을 제공하는 단계; 및
d. 상기 용융물 표면과 상기 용융된 반도체 재료가 서로 접촉하는 접촉 지속 기간의 적어도 한 부분 동안 상기 용융된 반도체 재료의 상기 표면에 상기 템플릿의 용융물 표면을 접촉시키는 단계를 포함하고,
반도체 재료의 몸체가 상기 용융물 표면에서 고체화되고, 형성된 몸체는:
ⅰ. 제1의 더 얇은 몸체 평균 두께를 가지고 상기 제1 템플릿 구역에 인접하게 형성되는 제1의 더 얇은 몸체 구역; 및
ⅱ. 제2의 더 두꺼운 몸체 평균 두께를 가지는 제2의 더 두꺼운 몸체 구역을 포함하고, 상기 제2의 몸체 구역은 상기 제2 템플릿 구역에 인접하여 형성되며, 상기 제2 몸체 평균 두께는 상기 제1 몸체 두께보다 크도록, 상기 차압 레짐이 제공되는, 반도체 웨이퍼 제조방법.As a method of manufacturing a semiconductor wafer:
a. Providing a molten semiconductor material having a surface;
b. Providing a template comprising a porous body-the porous body:
I. Melt surface;
Ii. Back surface;
Iii. A first template region having a first heat extraction tendency;
Iv. Comprising a second template zone having a second heat extraction tendency greater than the first heat extraction tendency;
c. Providing a differential pressure regime such that the pressure at at least a portion of the melt surface is less than the pressure at the molten semiconductor material surface; And
d. Contacting the melt surface of the template with the surface of the molten semiconductor material for at least a portion of a duration of contact in which the melt surface and the molten semiconductor material contact each other,
A body of semiconductor material is solidified on the surface of the melt, and the body formed is:
I. A first thinner body region having a first thinner body average thickness and formed adjacent to the first template region; And
Ii. And a second thicker body region having a second thicker body average thickness, wherein the second body region is formed adjacent to the second template region, the second body average thickness being the first body To be greater than the thickness, the differential pressure regime is provided, a method of manufacturing a semiconductor wafer. 제1 항에 있어서,
상기 제1 템플릿 구역은 내부 구역을 포함하고, 이로 인해 상기 제1의 더 얇은 몸체 구역은 내부 구역인, 반도체 웨이퍼 제조방법.The method of claim 1,
Wherein the first template region comprises an inner region, whereby the first thinner body region is an inner region. 제1 항에 있어서,
상기 제2 템플릿 구역은 둘레 구역을 포함하고, 상기 제2의 더 두꺼운 몸체 구역은 둘레 구역을 포함하는, 반도체 웨이퍼 제조방법.The method of claim 1,
Wherein the second template region comprises a circumferential region and the second thicker body region comprises a circumferential region. 제1 항에 있어서,
상기 제2 템플릿 구역은 둘레 구역을 포함하고, 상기 제2의 더 두꺼운 몸체 구역은 둘레를 포함하며, 제2의 더 두꺼운 템플릿 구역은:
a. 상기 내부 구역에 걸쳐 연장하는 스트라이프 구역(stripe region) - 이에 의해 상기 제2의 더 두꺼운 몸체 구역이 상기 몸체 내부에 걸쳐 연장하는 스트라이프를 포함함 -;
b. 랜딩 구역(landing region) - 이에 의해 상기 제2의 더 두꺼운 몸체 구역이 랜딩을 포함함 -; 및
c. 아일랜드 구역(island region) - 이에 의해 상기 제2의 더 두꺼운 몸체 구역이 아일랜드를 포함함 -으로 이루어지는 그룹으로부터 선택되는 적어도 하나를 더 포함하는, 반도체 웨이퍼 제조방법.The method of claim 1,
The second template region comprises a perimeter region, the second thicker body region comprises a perimeter, and the second thicker template region:
a. A stripe region extending over the inner region, whereby the second thicker body region comprises a stripe extending over the interior of the body;
b. A landing region, whereby the second, thicker body region comprises landing; And
c. And at least one selected from the group consisting of an island region, whereby the second, thicker body region comprises an island. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
상기 다공성 템플릿이 상기 제1 템플릿 구역에서 제1의 더 적은 평균 두께를 가지는 템플릿 재료와 상기 제2 템플릿 구역에서 제2의 더 큰 평균 두께를 가지는 템플릿 재료를 포함함으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향이 상기 제1 템플릿 구역의 템플릿 재료의 평균 두께에 비해 상기 제2 템플릿 구역의 템플릿 재료의 더 큰 평균 두께에 적어도 부분적으로 기인하는, 반도체 웨이퍼 제조방법.The method according to any one of claims 1 to 4,
Compared to the first template region, the porous template comprises a template material having a first lower average thickness in the first template region and a second larger average thickness in the second template region. The method of manufacturing a semiconductor wafer, wherein the tendency of the second template region to extract more heat is at least in part due to the greater average thickness of the template material of the second template region compared to the average thickness of the template material of the first template region. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
상기 다공성 템플릿이 상기 제1 템플릿 구역에서 제1의 열전도율을 가지는 기능성 재료와 상기 제2 템플릿 구역에서 제2의 더 큰 열전도율을 가지는 기능성 재료를 가짐으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향이 상기 제1 템플릿 구역의 더 적은 기능성 재료 열전도율에 비해 상기 제2 템플릿 구역의 더 큰 기능성 재료 열전도율에 적어도 부분적으로 기인하는, 반도체 웨이퍼 제조방법.The method according to any one of claims 1 to 5,
Since the porous template has a functional material having a first thermal conductivity in the first template area and a functional material having a second higher thermal conductivity in the second template area, the second template is compared to the first template area. The method of manufacturing a semiconductor wafer, wherein the tendency of the region to extract more heat is at least in part due to the greater thermal conductivity of the second template region compared to the lower thermal conductivity of the first template region. 제6 항에 있어서,
상기 기능성 재료는 서로 동일한 조성을 포함하고, 상기 제1 구역의 기능성 재료는 제1 두께를 가지며, 상기 제2 구역의 기능성 재료는 상기 제1 두께보다 적은 제2 두께를 가지는, 반도체 웨이퍼 제조방법.The method of claim 6,
The functional material comprises the same composition as each other, the functional material of the first region has a first thickness, and the functional material of the second region has a second thickness less than the first thickness. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
상기 다공성 템플릿이 상기 제1 템플릿 구역에서 제1 가스 투과율을 가지는 템플릿 재료와 상기 제2 템플릿 구역에서 더 큰 제2 가스 투과율을 가지는 템플릿 재료를 포함함으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향은 상기 제1 템플릿 구역의 상기 템플릿 재료의 투과율에 비해 상기 제2 템플릿 구역의 상기 템플릿 재료의 더 큰 투과율에 적어도 부분적으로 기인하는, 반도체 웨이퍼 제조방법.The method according to any one of claims 1 to 6,
Since the porous template includes a template material having a first gas permeability in the first template region and a template material having a second gas permeability higher in the second template region, the second template compared to the first template region The method of manufacturing a semiconductor wafer, wherein the greater tendency of heat extraction of the region is due at least in part to the greater transmittance of the template material in the second template region compared to the transmittance of the template material in the first template region. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
상기 제1 템플릿 구역을 제1 압력차이의 소스에 결합하는 단계와, 상기 제2 템플릿 구역을 제2 압력차이의 소스에 결합하는 단계를 더 포함하고, 상기 제2 압력차이의 소스는 상기 제1 압력차이의 소스보다 더 큰 압력차이를 제공함으로써, 상기 제1 템플릿 구역에 비해 상기 제2 템플릿 구역의 더 큰 열 추출 경향은 상기 제1 템플릿 구역에서 제공되는 압력차이에 비해 더 높은 상기 제2 템플릿 구역에서 제공되는 압력차이에 적어도 부분적으로 기인하는, 반도체 웨이퍼 제조방법.The method according to any one of claims 1 to 8,
Coupling the first template region to a source of a first pressure difference, and coupling the second template region to a source of a second pressure difference, wherein the source of the second pressure difference is the first By providing a pressure difference greater than the source of the pressure difference, the greater heat extraction tendency of the second template area compared to the first template area is higher than the pressure difference provided in the first template area. A method of manufacturing a semiconductor wafer, at least in part due to the pressure difference provided in the zone.

Images