KR20200113118A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200113118A
KR20200113118A KR1020190032957A KR20190032957A KR20200113118A KR 20200113118 A KR20200113118 A KR 20200113118A KR 1020190032957 A KR1020190032957 A KR 1020190032957A KR 20190032957 A KR20190032957 A KR 20190032957A KR 20200113118 A KR20200113118 A KR 20200113118A
Authority
KR
South Korea
Prior art keywords
undercut
insulating layer
groove
electrode
sidewall
Prior art date
Application number
KR1020190032957A
Other languages
English (en)
Inventor
전용제
우민우
이왕우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190032957A priority Critical patent/KR20200113118A/ko
Priority to US16/741,623 priority patent/US11171192B2/en
Priority to CN202010195112.2A priority patent/CN111725416A/zh
Publication of KR20200113118A publication Critical patent/KR20200113118A/ko
Priority to US17/500,856 priority patent/US11856817B2/en

Links

Images

Classifications

    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/32—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L2251/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 상기 표시 영역 내에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 상에 배치된 복수의 절연층들, 상기 복수의 절연층들 상에 배치되는 유기 발광층 및 상기 비표시 영역에 배치되고, 적어도 하나의 절연층이 제거되어 형성된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 포함한다. 이에 따라서, 상기 언더컷-그루브를 형성함으로써 상기 비표시 영역에 외부 소자를 삽입하기 위해 형성된 홀의 단면으로부터 외부 공기에 포함된 수분 및 불순물이 상기 표시 영역 측으로 유입되는 것을 막을 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE DISPLAY DEVICE}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 외부 공기가 유입되는 것을 막기 위한 표시 장치 및 이의 제조 방법에 관한 것이다.
다양한 전기적 신호 정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 가지는 다양한 평판 표시 장치들이 사용되고 있다. 평판 표시 장치 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
외부로부터 수분 및/또는 산소 등의 불순물이 표시 장치의 내부로 유입되면 표시 장치가 포함하는 전기 소자의 수명이 단축될 수 있고, 유기 발광 표시 장치의 경우에 유기 발광층의 발광 효율이 저하될 수 있다. 이 경우, 유기 발광층의 발광 색의 변질 등의 문제점이 발생할 수 있다.
본 발명의 일 목적은 수분 및/또는 산소 등의 불순물이 유입되는 것을 막기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역 및 상기 표시 영역 내에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 상에 배치된 복수의 절연층들, 상기 복수의 절연층들 상에 배치되는 유기 발광층 및 상기 비표시 영역에 배치되고, 적어도 하나의 절연층이 제거되어 형성된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 포함한다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 제1 절연층, 상기 제1 절연층 상에 형성된 게이트 전극을 덮도록 상기 제1 절연층 상에 형성된 제2 절연층, 상기 제2 절연층 상에 형성된 커패시터 전극을 덮도록 상기 제2 절연층 상에 형성된 제3 절연층 및 상기 제3 절연층 상에 형성된 소스 전극 및 드레인 전극을 덮도록 상기 제3 절연층 상에 형성된 제4 절연층을 더 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브는 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층이 제거되어 형성된 그루브, 상기 그루브의 제1 측벽에 형성된 제1 언더컷 및 상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽에 형성된 제2 언더컷을 포함한다.
일 실시예에 있어서, 상기 제1 언더컷은 상기 제1 측벽의 상기 제1 절연층 및 상기 제2 절연층 사이에 형성되고, 상기 제2 언더컷은 상기 제2 측벽의 상기 제1 절연층 및 상기 제2 절연층 사이에 형성된다.
일 실시예에 있어서, 상기 제1 언더컷은 상기 그루브의 제1 측벽 내 상기 제2 절연층 및 상기 제3 절연층 사이에 형성되고, 상기 제2 언더컷은 상기 그루브의 제2 측벽 내 상기 제2 절연층 및 상기 제3 절연층 사이에 형성된다.
일 실시예에 있어서, 상기 언더컷-그루브는 상기 제2 절연층 및 상기 제3 절연층이 제거되어 형성된 그루브, 상기 그루브의 바닥면과 제1 측벽 사이에 형성된 제1 언더컷 및 상기 그루브의 바닥면과 상기 제1 측벽과 마주하는 제2 측벽 사이에 형성된 제2 언더컷을 포함한다.
일 실시예에 있어서, 상기 제1 언더컷은 상기 바닥면의 상기 제1 절연층과 상기 제1 측벽의 상기 제2 절연층 사이에 형성되고, 상기 제2 언더컷은 상기 바닥면의 상기 제1 절연층과 상기 제2 측벽은 상기 제2 절연층 사이에 형성된다.
일 실시예에 있어서, 상기 언더컷-그루브는 상기 제1 측벽의 상기 제2 절연층과 상기 제3 절연층 사이에 형성된 제3 언더컷 및 상기 제2 측벽 내 상기 제2 절연층과 상기 제3 절연층 사이에 형성된 제4 언더컷을 더 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브는 상기 제3 절연층이 제거된 그루브, 상기 그루브의 제1 측벽과 인접한 상기 제2 절연층 아래에 형성된 제1 언더컷 및 상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽과 인접한 상기 제2 절연층 아래에 형성된 제2 언더컷을 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브는 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층 및 상기 제4 절연층이 제거되어 형성된 그루브, 상기 그루브의 제1 측벽 내 상기 제3 절연층과 상기 제4 절연층 사이에 형성된 제1 언더컷 및 상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽 내 상기 제3 절연층과 상기 제4 절연층 제2 언더컷을 포함한다.
일 실시예에 있어서, 상기 제3 절연층 및 상기 제4 절연층 사이에 형성된 제5 절연층을 더 포함하고, 상기 언더컷-그루브는 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층, 상기 제4 절연층 및 상기 제5 절연층이 제거되어 형성된 그루브, 상기 그루브의 제1 측벽 내 상기 제1 절연층과 상기 제4 절연층 사이에 형성된 제1 언더컷 및 상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽 내 상기 제1 절연층과 상기 제4 절연층 사이에 형성된 제2 언더컷을 포함한다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 표시 영역과 상기 표시 영역 내 위치하는 비표시 영역을 포함하는 기판 상에 복수의 절연층들을 형성하는 단계, 상기 비표시 영역에 형성된 적어도 하나의 절연층이 제거된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 형성하는 단계 및 상기 언더컷-그루브가 형성된 상기 기판 상에 유기 발광층을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 복수의 절연층들을 형성하는 단계는 상기 기판 상에 형성된 버퍼층을 형성하는 단계, 상기 버퍼층 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제1 도전층으로 형성된 게이트 전극을 덮도록 상기 제1 절연층 상에 제2 절연층을 형성하는 단계, 상기 제2 절연층 상에 제2 도전층으로 형성된 커패시터 전극을 덮도록 상기 제2 절연층 상에 제3 절연층을 형성하는 단계, 및 상기 제3 절연층 상에 형성된 제3 도전층으로 형성된 소스 전극 및 드레인 전극을 덮도록 상기 제3 절연층 상에 제4 절연층을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계, 상기 제1 언더컷 전극 및 상기 제2 언더컷 전극이 노출되도록 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계, 및 상기 제1 및 제2 언더컷 전극들을 제어하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제2 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계, 상기 제1 언더컷 전극 및 상기 제2 언더컷 전극이 노출되도록 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계, 및 상기 제1 및 제2 언더컷 전극들을 제거하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제1 도전층으로 언더컷 전극을 형성하는 단계, 상기 언더컷 전극의 상부면 일부분이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계, 및 상기 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 그루브에 의해 노출된 상기 버퍼층 및 상기 제1 절연층을 제거하는 단계를 더 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극을 형성하는 단계, 상기 제2 도전층으로, 상기 제1 언더컷 전극의 제1 단부와 중첩하는 제2 언더컷 전극 및 상기 제1 언더컷 전극의 제1 단부와 중첩하는 제3 언더컷 전극을 형성하는 단계, 상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계, 및 상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극을 제거하여, 상기 그루브의 바닥면과 제1 측벽 사이에 상기 제1 언더컷 전극의 제1 단부가 제거된 제1 언더컷, 상기 그루브의 바닥면과 제2 측벽 사이에 상기 제1 언더컷 전극의 제2 단부가 제거된 제2 언더컷, 상기 제1 측벽에 상기 제1 언더컷 전극이 제거된 제3 언더컷 및 상기 제2 측벽에 상기 제2 언더컷 전극이 제거된 제4 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계, 상기 제2 도전층으로, 상기 제1 언더컷 전극과 중첩하는 제1 단부와 상기 제2 언더컷 전극과 중첩하는 제2 단부를 포함하는 제3 언더컷 전극을 형성하는 단계, 상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계, 및 상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽과 인접한 상기 제2 절연층 아래에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽과 인접한 상기 제2 절연층 아래에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브 패턴을 형성하는 단계, 상기 제3 도전층으로 상기 그루브 패턴의 바닥면에 형성된 바닥부, 상기 그루브 패턴의 제1 측벽에 형성된 제1 측부, 및 상기 그루브 패턴의 제2 측벽에 형성된 제2 측부, 상기 제1 측벽과 연결된 상기 제3 절연층의 상부에 형성된 제1 단부 및 상기 제2 측벽과 연결된 상기 제3 절연층의 상부에 형성된 제2 단부를 포함하는 언더컷 전극을 형성하는 단계, 상기 제4 절연층을 제거하여 상기 언더컷 전극의 제1 측부, 제2 측부 및 바닥부가 노출되도록 그루브를 형성하는 단계, 및 상기 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 언더컷-그루브를 형성하는 단계는 상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계, 상기 제1 및 제2 언더컷 전극들이 노출되도록 상기 버퍼층, 제1 절연층, 제2 절연층 및 제3 절연층을 제거하여 그루브 패턴을 형성하는 단계, 제4 도전층으로 상기 제1 언더컷 전극과 접촉하는 제1 단부, 상기 그루브 패턴의 제1 측벽과 접촉하는 제1 측부, 상기 기판과 접촉하는 바닥부, 상기 그루브 패턴의 제2 측벽과 접촉하는 제2 측부, 및 상기 제2 언더컷 전극과 접촉하는 제2 단부를 포함하는 제3 언더컷 전극을 형성하는 단계, 상기 제3 언더컷 전극 상에 형성된 적어도 하나의 절연층을 제거하여 상기 제3 언더컷 전극의 바닥부, 제1 측부 및 제2 측부를 노출하는 그루브를 형성하는 단계, 및 상기 제3 언더컷 전극 및 상기 제3 언더컷 전극과 접촉하는 상기 제1 및 제2 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극 및 상기 제3 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함한다.
본 발명의 실시예들에 따른 표시 장치 및 이의 제조 방법에 있어서, 표시 영역 내의 비표시 영역에 복수의 절연층들이 제거된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 형성함으로써 상기 비표시 영역에 외부 소자를 삽입하기 위해 형성된 홀의 단면으로부터 외부 공기에 포함된 수분 및 불순물이 상기 표시 영역 측으로 유입되는 것을 막을 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이다.
도 2는 도 1의 A 부분의 확대도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도 2에 도시된 I-I'선을 따라 절단한 단면도이다.
도 4 내지 도 7은 도 3에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 9 내지 도 11은 도 8에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 13 내지 도 15는 도 12에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 18 내지 도 20은 도 17에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 21은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 22 내지 도 24는 도 21에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 25는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 26 내지 도 28은 도 25에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 29는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 30 내지 도 32는 도 29에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도이다. 도 2는 도 1의 A 부분의 확대도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치(1000)는 제1 기판(100)과 상기 제1 기판(100)과 대향하는 제2 기판(400)을 포함한다.
상기 제1 기판(100) 및 상기 제2 기판(400)은 유리, 석영, 플라스틱 등을 포함하는 절연성 기판을 포함할 수 있다. 일 실시예에 있어서, 상기 제1 기판(100) 및 상기 제2 기판(400)은 유리, 석영 등과 같은 단단한(Rigid) 재질의 절연 기판을 포함할 수 있다.
상기 표시 장치는 표시 영역(DA), 차광 영역(BMA) 및 비표시 영역(NDA)을 포함한다.
상기 표시 영역(DA)은 영상을 표시하는 영역으로, 화소(P)가 배열될 수 있다.
상기 화소(P)는 게이트 라인(GL), 데이터 라인(DL), 제1 전원 신호(ELVDD) 및 제2 전원 신호(ELVSS)에 연결되고, 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다.
예를 들면, 화소(P)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 스토리지 커패시터(CST) 및 유기 발광 다이오드(OLED)를 포함한다.
상기 제1 트랜지스터(TR1)는 상기 게이트 라인(GL)에 연결된 게이트 전극, 상기 데이터 라인(DL)에 연결된 소스 전극, 및 제1 노드(N1)에 연결된 드레인 전극을 포함한다. 상기 제2 트랜지스터(TR2)는 상기 제1 노드(N1)에 연결된 게이트 전극, 상기 제1 전원 신호(ELVDD)에 연결된 소스 전극, 및 상기 유기 발광 다이오드(OLED)에 연결된 드레인 전극을 포함한다. 상기 스토리지 커패시터(CST)는 상기 제1 노드(N1)에 연결된 제1 커패시터 전극 및 제1 전원 신호(ELVDD)에 연결된 제2 커패시터 전극을 포함한다. 상기 유기 발광 다이오드(OLED)는 상기 제2 트랜지스터(TR2)에 연결된 양극(anode) 및 제2 전원 신호(ELVSS)에 연결된 음극(cathode)을 포함한다.
상기 제1 트랜지스터(TR1)가 상기 게이트 라인(GL)으로부터 전송된 상기 게이트 신호에 의해 턴 온 되면, 상기 제1 트랜지스터(TR1)는 상기 데이터 라인(DL)으로부터 전송된 상기 데이터 신호를 제1 노드(N1)에 전송한다. 상기 제2 트랜지스터(TR2)는 상기 스토리지 커패시터(CST)에 저장된 상기 제1 전원 신호(ELVDD)와 상기 제1 노드(N1)에 인가된 데이터 신호 사이의 전압에 기초하여 상기 유기 발광 다이오드(OLED)에 구동 전류를 제공한다. 상기 유기 발광 다이오드(OLED)는 상기 구동 전류에 기초하여 발광한다.
상기 차광 영역(BMA)은 상기 표시 영역(DA)의 가장자리를 둘러싸는 영역으로, 광이 차단되는 영역이다. 상기 차광 영역(BMA)에는 상기 화소(P)를 구동하기 위한 다양한 구동 회로가 배치될 수 있다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA) 내에 위치하는 영역으로, 화소가 배치되지 않는다. 상기 비표시 영역(NDA)은 카메라 및 다양한 기능의 센서들과 같은 외부 소자가 배치되기 위해 표시 장치가 절단된 홀(hole)이 형성되는 영역을 포함할 수 있다.
도 2를 참조하면, 상기 비표시 영역(NDA)은 예를 들면, 원 형상, 사각형 형상, 다각형 형상 등 다양한 형상을 가질 수 있다.
상기 비표시 영역(NDA)은 홀(hole) 영역(HA), 실(seal) 영역(SLA), 그루브(groove) 영역(GA) 및 신호 라인 영역(LA)을 포함할 수 있다.
상기 홀 영역(HA)은 상기 표시 장치가 절단된 홀이 형성되는 영역으로, 상기 외부 소자가 상기 홀에 삽입되어 배치될 수 있다.
상기 실 영역(SLA)은 상기 표시 장치의 제1 기판(100)과 상기 제2 기판(400)을 밀봉하는 실런트(sealant)가 배치되는 영역이다.
상기 그루브 영역(GA)은 공기 중의 수분 및/또는 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 차단하는 영역이다.
상기 그루브 영역(GA)에는 상기 제1 기판(100) 상에 형성된 복수의 절연층들이 제거된 언더컷-그루브(UG1)가 배치될 수 있다.
상기 언더컷-그루브(UG1)는 상기 복수의 절연층들이 제거된 그루브(GR), 상기 그루브(GR)의 제1 측벽에 적어도 하나의 제1 언더컷(UC1) 및 상기 제1 측벽과 마주하는 상기 그루브(GR)의 제2 측벽에 적어도 하나의 제2 언더컷(UC2)을 포함할 수 있다.
상기 그루브(GR)는 상기 비표시 영역(NDA)의 형상을 따라서 형성될 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 상기 그루브(GR)는 상기 비표시 영역(NDA)에 대응하여 원 형상으로 형성될 수 있다.
상기 신호 라인 영역(LA)은 상기 비표시 영역(NDA)에 배치되는 상기 외부 소자와 연결되어 구동 신호를 전송하는 복수의 신호 라인들이 배열될 수 있다. 상기 복수의 신호 라인들은 상기 비표시 영역(NDA)의 형상을 따라서 형성될 수 있다. 예를 들면, 상기 복수의 신호 라인들 각각은 상기 비표시 영역(NDA)에 대응하여 원 형상으로 형성될 수 있다.
본 실시예에 따르면, 상기 그루브 영역(GA)에 형성된 언더컷-그루브(UG1)는 상기 홀 영역(HA)의 절단면을 통해서 공기 중의 수분 및 불순물이 상기 표시 영역(DA) 측으로 유입되는 것을 막을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도 2에 도시된 I-I'선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 상기 표시 장치(1000)는 제1 기판(100) 및 제2 기판(400)을 포함하고, 화소가 배치되는 표시 영역(DA), 상기 표시 영역(DA) 내에 위치한 비표시 영역(NDA)을 포함한다. 상기 비표시 영역(NDA)은 신호 라인 영역(LA), 그루브 영역(GA), 실 영역(SLA) 및 홀 영역(HA)을 포함한다.
상기 제1 기판(100)은 베이스 기판(110)을 포함한다. 상기 베이스 기판(110)은 유리, 석영, 플라스틱 등을 포함하는 절연성 기판일 수 있다. 일 실시예에서, 상기 베이스 기판(110)은 유리, 석영등과 같은 단단한 절연 기판일 수 있다.
상기 베이스 기판(110) 상에는 버퍼층(120)이 배치될 수 있다.
상기 버퍼층(120)은 상기 베이스 기판(110)을 통해 침투하는 산소, 수분 등과 같은 불순물을 차단할 수 있다. 또한, 상기 버퍼층(120)은 상기 베이스 기판(110)의 상부에 평탄면을 제공할 수 있다. 상기 버퍼층(120)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층일 수 있다. 또는, 상기 버퍼층(120)은 선택적으로 생략될 수 있다.
상기 버퍼층(120) 상에는 반도체층(AC)이 배치될 수 있다. 상기 반도체층(AC)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성될 수 있다.
상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역을 포함할 수 있다.
상기 반도체층(AC) 상에는 제1 절연층(140)이 배치될 수 있다.
상기 제1 절연층(140)은 상기 반도체층(AC)을 덮으며 상기 버퍼층(120) 상에 배치될 수 있다. 상기 제1 절연층(140)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층일 수 있다.
상기 제1 절연층(140) 상에는 제1 도전 패턴(GE, E1, L1)이 배치될 수 있다. 상기 제1 도전 패턴(GE, E1, L1)은 상기 표시 영역(DA)에 배치된 트랜지스터(TR)의 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 또한 상기 신호 라인 영역(LA)의 제1 신호 라인(L1)을 포함할 수 있다.
상기 제1 도전 패턴(GE, E1, L1) 상에는 제2 절연층(160)이 배치될 수 있다. 상기 제2 절연층(160)은 상기 제1 도전 패턴(GE, E1, L1)을 덮으며 제1 절연층(140) 상에 배치될 수 있다. 상기 제2 절연층(160)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층일 수 있다.
상기 제2 절연층(160) 상에는 제2 도전 패턴(E2)이 배치될 수 있다.
상기 제2 도전 패턴(E2)은 상기 표시 영역(DA)에 배치된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함할 수 있다.
상기 제2 도전 패턴(E2) 상에는 제3 절연층(180)이 배치될 수 있다. 상기 제3 절연층(180)은 상기 제2 도전 패턴(E2)을 덮으며 상기 제2 절연층(160) 상에 배치될 수 있다. 상기 제3 절연층(180)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층 또는 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등을 포함하는 유기 절연층일 수 있다.
상기 제3 절연층(180) 상에는 제3 도전 패턴(SE, DE, L2)이 배치될 수 있다.
상기 제3 도전 패턴(SE, DE, L2)은 상기 표시 영역(DA)에 배치된 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함하고, 또한, 상기 신호 라인 영역(LA)에 배치된 제2 신호 라인(L2)을 포함할 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 제1 절연층(140), 제2 절연층(160), 및 제3 절연층(180)을 관통하는 접촉 구멍들을 통해 각각 상기 반도체(AC)의 상기 소스 영역 및 상기 드레인 영역에 각각 연결될 수 있다.
상기 제3 도전 패턴(SE, DE, L2) 상에는 제4 절연층(210)이 배치될 수 있다. 상기 제4 절연층(210)은 상기 제3 도전 패턴(SE, DE, L2)을 덮으며 상기 제3 절연층(180) 상에 배치될 수 있다. 상기 제4 절연층(210)은 상기 제3 도전 패턴(SE, DE, L2)의 상부에 평탄면을 제공할 수 있다. 제4 절연층(210)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등을 포함하는 유기 절연층 또는 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층일 수 있다.
상기 제4 절연층(210) 상에는 화소 전극(220)이 배치될 수 있다. 상기 화소 전극(220)은 각 화소 별로 형성될 수 있다. 상기 화소 전극(220)은 상기 제4 절연층(210)에 형성된 접촉 구멍을 통해 트랜지스터와 연결될 수 있다. 상기 화소 전극(220)은 금속, 투명 도전성 산화물 등을 포함할 수 있다.
상기 화소 전극(220) 상에는 제5 절연층(230)이 배치될 수 있다. 상기 제5 절연층(230)은 화소 전극(220)의 가장자리를 덮으며 상기 제4 절연층(210) 상에 배치될 수 있다. 상기 제5 절연층(230)은 상기 제1 전극(220)의 일부를 노출하는 개구를 포함할 수 있다. 상기 개구는 상기 화소의 발광 영역을 정의할 수 있다. 상기 제5 절연층(230)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질을 포함할 수 있다.
상기 화소 전극(220)이 배치된 상기 베이스 기판(110)의 전체 영역에 유기 발광층(240)이 배치될 수 있다. 상기 유기 발광층(240)은 정공 주입층(hole injection layer, HIL) 및/또는 정공의 수송성이 우수하고 유기 발광층(240)에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL)이 배치될 수 있다.
상기 유기 발광층(240)이 배치된 상기 베이스 기판(110)의 전체 영역에 공통 전극층(250)이 배치될 수 있다. 상기 공통 전극층(250)은 상기 화소 전극(210)의 대향 전극일 수 있다. 상기 공통 전극층(250)은 금속, 투명 도전성 산화물 등을 포함할 수 있다. 상기 화소 전극(220), 상기 유기 발광층(240) 및 공통 전극층(250)이 중첩하는 영역에 유기 발광 다이오드(OLED)가 정의될 수 있다.
상기 베이스 기판(110)의 그루브 영역(GA)에는 언더컷-그루브(UG1)가 배치된다.
일 실시예에 있어서, 상기 언더컷-그루브(UG1)는 상기 버퍼층(120), 상기 제1 절연층(140), 상기 제2 절연층(160) 및 상기 제3 절연층(180)이 제거된 그루브(GR)를 포함한다. 또한, 상기 언더컷-그루브(UG1)는 상기 그루브(GR)의 제1 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제1 언더컷(UC1)과 상기 그루브(GR)의 제2 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제2 언더컷(UC2)을 포함한다.
상기 베이스 기판(110)의 실 영역(SLA)에는 상기 제2 기판(400)과 상기 제1 기판(100)을 결합하기 위한 실런트(300)가 배치된다.
본 실시예에 따르면, 상기 홀 영역(HA)의 절단면에 노출된 상기 유기 발광층(240)을 통해 외부 공기에 포함된 수분 및 산소 등과 같은 불순물이 유입되어도 상기 그루브 영역(GA)에 형성된 상기 언더컷-그루브(UG1)에 의해 물리적으로 차단됨으로써 상기 표시 영역(DA)으로 유입되는 것을 막을 수 있다.
도 4 내지 도 7은 도 3에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1, M11, M12)을 형성한다. 상기 제1 도전 패턴(GE, E1, M11, M12)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 또한 상기 비표시 영역(NDA)의 상기 그루브 영역(GA)에 형성된 제1 언더컷 전극(M11) 및 제2 언더컷 전극(M12)을 포함한다.
상기 제1 언더컷 전극(M11) 및 제2 언더컷 전극(M12)은 이격되어 배치되고, 상기 제1 언더컷 전극(M11) 및 제2 언더컷 전극(M12)의 이격 거리는 후속 공정에서 형성되는 그루브의 폭에 대응할 수 있다.
상기 제1 도전 패턴(GE, E1, M11, M12)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다.
도 5를 참조하면, 상기 제2 절연층(160)이 형성된 베이스 기판(110)에 제2 도전층을 형성하고 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2)을 형성한다. 상기 제2 도전 패턴(E2)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함할 수 있다.
상기 제2 도전 패턴(E2)을 형성한 후, 상기 게이트 전극(GE)을 마스크로 상기 반도체층(AC)에 불순물을 도핑한다. 이에 따라서, 상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역으로 구분될 수 있다.
상기 제2 도전 패턴(E2)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 제1, 제2 및 제3 절연층들(140, 160, 180)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE)을 형성한다.
상기 제3 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 제3 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 6을 참조하면, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M11) 및 상기 제2 언더컷 전극(M12) 사이의 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)을 제거하여 형성될 수 있다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M11)의 단부 및 상기 제2 언더컷 전극(M12)의 단부를 노출시킨다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M11) 및 상기 제2 언더컷 전극(M12)을 기준으로 상기 제2 절연층(160) 및 상기 제3 절연층(180)이 제거된 상부 영역과 상기 버퍼층(120) 및 상기 제1 절연층(140)이 제거된 하부 영역을 포함할 수 있다. 상기 그루브(GR)의 상부 영역은 제1 폭(W1)을 갖고, 상기 하부 영역은 상기 제1 폭(W1) 보다 작은 제2 폭(W2)을 가질 수 있다.
도 7을 참조하면, 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 제1 언더컷 전극(M11)의 단부 및 제2 언더컷 전극(M12)의 단부를 통해 상기 제1 및 제2 언더컷 전극들(M11, M12)의 전체가 제거될 수 있다.
상기 그루브(GR)의 제1 측벽에는 상기 제1 언더컷 전극(M11)이 제거된 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽에는 상기 제2 언더컷 전극(M12)이 제거된 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG1)가 형성될 수 있다.
상기 언더컷-그루브(UG1)는 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 제1 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제2 언더컷(UC2)을 포함할 수 있다.
상기 언더컷-그루브(UG1)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성될 수 있다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
이하에서는 이전 실시예에서 설명된 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 간략하게 하거나 생략한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG2)를 포함할 수 있다.
상기 언더컷-그루브(UG2)는 상기 버퍼층(120), 상기 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)이 제거된 그루브(GR)를 포함한다. 상기 언더컷-그루브(UG2)는 상기 그루브(GR)의 제1 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성된 제1 언더컷(UC1)과 상기 그루브(GR)의 제2 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성된 제2 언더컷(UC2)을 포함한다.
도 9 내지 도 11은 도 8에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1)을 형성한다. 상기 제1 도전 패턴(GE, E1)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함한다.
상기 제1 도전 패턴(GE, E1)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다.
상기 제2 절연층(160)이 형성된 베이스 기판(110)에 제2 도전층을 형성하고 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2, M21, M22)을 형성한다.
상기 제2 도전 패턴(E2, M21, M22)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함하고, 또한 상기 비표시 영역(NDA)인 상기 그루브 영역(GA)에 형성된 제1 언더컷 전극(M21) 및 제2 언더컷 전극(M22)을 포함할 수 있다.
상기 제1 언더컷 전극(M21) 및 제2 언더컷 전극(M22)은 이격되어 배치될 수 있다.
상기 제2 도전 패턴(E2, M21, M22)을 형성한 후, 상기 게이트 전극(GE)을 마스크로 상기 반도체층(AC)에 불순물을 도핑한다. 이에 따라서, 상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역으로 구분될 수 있다.
도 10을 참조하면, 상기 제2 도전 패턴(E2, M21, M22)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 제1, 제2 및 제3 절연층들(140, 160, 180)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE)을 형성한다.
상기 제3 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 제3 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 11을 참조하면, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M21) 및 제2 언더컷 전극(M22) 사이의 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)을 제거하여 형성될 수 있다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M21)의 단부 및 제2 언더컷 전극(M22)의 단부를 노출시킨다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M21)의 단부 및 제2 언더컷 전극(M22)을 기준으로 상기 제3 절연층(180)이 제거된 상부 영역과 상기 버퍼층(120), 상기 제1 절연층(140) 및 상기 제2 절연층(160)이 제거된 하부 영역을 포함한다. 상기 그루브GR)의 상부 영역은 제1 폭(W1)을 갖고, 상기 그루브(GR)의 하부 영역은 상기 제1 폭(W1) 보다 작은 제2 폭(W2)을 가질 수 있다.
도 8을 참조하면, 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 제1 언더컷 전극(M21)의 단부 및 제2 언더컷 전극(M22)의 단부를 통해 상기 제1 및 제2 언더컷 전극들(M21, M22)의 전체가 제거될 수 있다.
상기 그루브(GR)의 제1 측벽에는 상기 제1 언더컷 전극(M21)이 제거된 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽에는 상기 제2 언더컷 전극(M22)이 제거된 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG2)가 형성될 수 있다.
상기 언더컷-그루브(UG2)는 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 제1 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성된 제2 언더컷(UC2)을 포함할 수 있다.
상기 언더컷-그루브(UG2)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성될 수 있다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 12를 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG3)을 포함할 수 있다.
상기 언더컷-그루브(UG3)은그루브(GR)와 상기 그루브(GR)의 바닥면과 인접한 제1 측벽에 형성된 제1 언더컷(UC1)과 상기 그루브(GR)의 바닥면과 인접한 제2 측벽에 형성된 제2 언더컷(UC2)을 포함한다.
상기 그루브(GR)의 바닥면은 상기 제1 절연층(140)의 상부면일 수 있다. 상기 제1 언더컷(UC1)은 상기 그루브(GR)의 바닥면과 인접한 제1 측벽 내 상기 제1 절연층(140)과 상기 제2 절연층(160) 사이에 형성되고, 상기 제2 언더컷(UC2)은 상기 그루브(GR)의 바닥면과 인접한 제2 측벽 내 상기 제1 절연층(140)과 상기 제2 절연층(160) 사이에 형성될 수 있다.
도 13 내지 도 15는 도 12에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 13을 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1, M13)을 형성한다. 상기 제1 도전 패턴(GE, E1, M13)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 상기 비표시 영역인 상기 그루브 영역(GA)에 형성된 언더컷 전극(M13)을 포함할 수 있다.
상기 언더컷 전극(M13)은 후속 공정에서 형성되는 그루브의 폭에 대응하는 폭(MW)으로 형성될 수 있다.
상기 제1 도전 패턴(GE, E1, M13)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다.
도 14를 참조하면, 상기 제2 절연층(160)이 형성된 베이스 기판(110)에 제2 도전층을 형성하고 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2)을 형성한다. 상기 제2 도전 패턴(E2)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함할 수 있다.
상기 제2 도전 패턴(E2)을 형성한 후, 상기 게이트 전극(GE)을 마스크로 상기 반도체층(AC)에 불순물을 도핑한다. 이에 따라서, 상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역으로 구분될 수 있다.
상기 제2 도전 패턴(E2)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 제1, 제2 및 제3 절연층들(140, 160, 180)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE)을 형성한다.
상기 제3 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 제3 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 15를 참조하면, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 언더컷 전극(M13)을 기준으로 상부에 위치한 상기 제2 절연층(160) 및 상기 제3 절연층(180)을 제거하여 형성될 수 있다.
상기 그루브(GR)는 상기 언더컷 전극(M13)의 상부면을 노출시키고 상기 언더컷 전극(M13)의 제1 단부(EP1) 및 제2 단부(EP2)는 노출시키지 않는다.
도 12를 참조하면, 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 언더컷 전극(M13)의 상부면을 통해 상기 언더컷 전극(M13)의 전체가 제거될 수 있다.
상기 그루브(GR)의 제1 측벽에는 상기 언더컷 전극(M13)의 제1 단부(EP1)가 제거된 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽에는 상기 언더컷 전극(M13)의 제2 단부(EP2)가 제거된 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG3)가 형성될 수 있다.
상기 언더컷-그루브(UG1)는 상기 언더컷 전극(M13), 상기 제2 절연층(160) 및 상기 제3 절연층(180)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 바닥면과 접하는 제1 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 바닥면과 접하는 제2 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성된 제2 언더컷(UC2)을 포함할 수 있다. 상기 그루브(GR)의 바닥면은 상기 제1 절연층(140)의 상부면일 수 있다.
상기 언더컷-그루브(UG3)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치는 그루브 영역(GA)에 배치된 언더컷-그루브(UG4)을 포함할 수 있다.
상기 언더컷-그루브(UG4)을 포함하는 표시 장치의 제조 방법은 도 12 내지 도 15를 참조하여 설명한 이전 실시예에 따른 표시 장치의 제조 방법을 포함할 수 있다.
도 12 내지 도 15를 참조하여 설명된 바와 같이, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 언더컷 전극(M13)을 기준으로 상부에 배치된 상기 제2 절연층(160) 및 상기 제3 절연층(180)을 제거하여 형성될 수 있다.
이어, 제1 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 언더컷 전극(M13)의 상부면을 통해 상기 언더컷 전극(M13)의 전체가 제거될 수 있다.
도 16을 참조하면, 상기 그루브(GR)의 제1 측벽에는 상기 언더컷 전극(M13)의 제1 단부(EP1)가 제거된 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽에는 상기 언더컷 전극(M13)의 제2 단부(EP2)가 제거된 제2 언더컷(UC2)이 형성될 수 있다.
이어, 제2 건식 식각 공정을 이용하여, 제거된 상기 언더컷 전극(M13)에 노출된 상기 버퍼층(120) 및 상기 제1 절연층(130)을 식각한다. 상기 버퍼층(120) 및 상기 제1 절연층(130)이 제거됨으로써 상기 그루브(GR)는 상기 버퍼층(120) 및 상기 제1 절연층(130)의 두께(t)만큼 더 깊게 형성될 수 있다.
본 실시예에 따르면, 상기 그루브(GR)는 상기 제1 및 제2 언더컷 (UC1, UC2)을 기준으로 상기 제2 절연층(160) 및 상기 제3 절연층(180)의 두께에 대응하는 제1 깊이(d1)의 상부 영역과 상기 버퍼층(120) 및 상기 제1 절연층(140)의 두께에 대응하는 제2 깊이(d2)의 하부 영역을 포함할 수 있다.
상기 언더컷-그루브(UG4)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 17을 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG5)을 포함할 수 있다.
상기 언더컷-그루브(UG5)는 상기 제2 절연층(160) 및 상기 제3 절연층(180)이 제거된 그루브(GR)를 포함한다. 상기 언더컷-그루브(UG5)는 상기 그루브(GR)의 측벽에 형성된 제1 언더컷(UC1), 제2 언더컷(UC2), 제3 언더컷(UC3) 및 제4 언더컷(UC3)을 포함한다.
상기 제1 언더컷(UC1)은 상기 그루브(GR)의 제1 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성되고, 상기 제2 언더컷(UC2)은 상기 그루브(GR)의 제2 측벽 내 상기 제1 절연층(140) 및 상기 제2 절연층(160) 사이에 형성되고, 상기 제3 언더컷(UC3)은 상기 그루브(GR)의 제1 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성되고, 상기 제2 언더컷(UC4)은 상기 그루브(GR)의 제2 측벽 내 상기 제2 절연층(160) 및 상기 제3 절연층(180) 사이에 형성된다.
상기 언더컷-그루브(UG5)은그루브(GR), 상기 그루브(GR)의 제1 측벽에 형성된 제1 및 제3 언더컷들(UC1, UC3) 및 상기 그루브(GR)의 제2 측벽에 형성된 제2 및 제4 언더컷들(UC2, UC4)을 포함할 수 있다.
도 18 내지 도 20은 도 17에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 18을 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1, M13)을 형성한다. 상기 제1 도전 패턴(GE, E1, M13)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 상기 비표시 영역인 상기 그루브 영역(GA)에 형성된 제1 언더컷 전극(M13)을 포함할 수 있다. 상기 제1 언더컷 전극(M13)의 폭(MW)은 후속 공정에서 형성되는 그루브의 폭에 대응할 수 있다.
상기 제1 도전 패턴(GE, E1, M13)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다.
제2 도전층을 상기 제2 절연층(160) 상에 형성하고, 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2, M21, M22)을 형성한다. 상기 제2 도전 패턴(E2, M21, M22)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함하고, 상기 비표시 영역인 상기 그루브 영역(GA)에 형성된 제2 언더컷 전극(M21) 및 상기 제2 언더컷 전극(M21)과 이격된 제3 언더컷 전극(M22)을 포함할 수 있다. 상기 제2 언더컷 전극(M21)은 상기 제1 언더컷 전극(M13)의 제1 단부(EP1)와 중첩하고, 상기 제3 언더컷 전극(M22)은 상기 제1 언더컷 전극(M13)의 제2 단부(EP2)와 중첩할 수 있다.
도 19를 참조하면, 상기 제2 도전 패턴(E2, M21, M22)을 형성한 후, 상기 게이트 전극(GE)을 마스크로 상기 반도체층(AC)에 불순물을 도핑한다. 이에 따라서, 상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역으로 구분될 수 있다.
상기 제2 도전 패턴(E2, M21, M22)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 제1, 제2 및 제3 절연층들(140, 160, 180)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE)을 형성한다.
상기 제3 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 제3 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 20을 참조하면, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 제2 언더컷 전극(M21) 및 제3 언더컷 전극(M22)을 기준으로 하부에 위치한 상기 제2 절연층(160) 및 상부에 위치한 상기 제3 절연층(180)을 제거하여 형성될 수 있다.
한편, 상기 제1 언더컷 전극(M13)의 제1 단부(EP1) 아래에 위치한 상기 절연층(160) 및 상기 제1 언더컷 전극(M13)의 제2 단부(EP2) 아래에 위치한 상기 절연층(160)은 식각되지 않는다.
상기 그루브(GR)는 상기 제1 언더컷 전극(M13)의 상부 일부면을 노출시키고, 상기 제2 언더컷 전극(M21) 및 제3 언더컷 전극(M22)의 단부들 각각 노출시킨다.
도 17 및 도 20을 참조하면, 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 언더컷 전극(M13)의 상부면을 통해 상기 언더컷 전극(M13)의 전체가 제거될 수 있다. 또한, 상기 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 제2 언더컷 전극(M21)의 단부 및 제3 언더컷 전극(M22)의 단부를 통해 상기 제2 언더컷 전극(M21) 및 제3 언더컷 전극(M22)의 전체가 제거될 수 있다.
상기 그루브(GR)의 제1 측벽에는 상기 제1 언더컷 전극(M13)의 제1 단부(EP1)가 제거된 제1 언더컷(UC1) 및 상기 제2 언더컷 전극(M21)이 제거된 제3 언더컷(UC3)이 형성될 수 있다. 또한, 상기 그루브(GR)의 제2 측벽에는 상기 제1 언더컷 전극(M13)의 제2 단부(EP2)가 제거된 제2 언더컷(UC2) 및 상기 제3 언더컷 전극(M22)이 제거된 제4 언더컷(UC4)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG5)가 형성될 수 있다.
상기 언더컷-그루브(UG5)는 상기 제1 언더컷 전극(M13), 상기 제2 절연층(160) 및 제3 절연층(180)의 두께에 대응하는 깊이의 그루브(GR)를 포함하고, 또한, 상기 그루브(GR)의 제1 측벽으로부터돌출된 제2 절연층(160)과 상기 제1 절연층(140) 사이에 형성된 제1 언더컷(UC1) 및 상기 돌출된 제2 절연층(160)과 상기 제3 절연층(180) 사이에 형성된 제3 언더컷(UC3)을 포함하고, 또한, 상기 그루브(GR)의 제2 측벽에 돌출된 제2 절연층(160)과 상기 제1 절연층(140) 사이에 형성된 제2 언더컷(UC2) 및 상기 돌출된 제2 절연층(160)과 상기 제3 절연층(180) 사이에 형성된 제4 언더컷(UC4)을 포함할 수 있다.
상기 언더컷-그루브(UG5)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2, UC3, UC4) 에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 21은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 21을 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG6)을 포함할 수 있다.
상기 언더컷-그루브(UG6)는 상기 제2 절연층(160)이 제거된 그루브(GR)를 포함한다. 또한, 상기 언더컷-그루브(UG6)는 상기 그루브(GR)의 제1 측벽과 인접하는 바닥면의 아래에 위치한 제2 절연층(140)이 제거된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽과 인접하는 바닥면의 아래에 위치한 제2 절연층(140)이 제거된 제2 언더컷(UC2)을 포함할 수 있다.
도 22 내지 도 24는 도 21에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 22를 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1, M11, M12)을 형성한다. 상기 제1 도전 패턴(GE, E1, M11, M12)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 상기 비표시 영역인 상기 그루브 영역(GA)에 형성된 제1 언더컷 전극(M11) 및 상기 제1 언더컷 전극(M11)과 이격된 제2 언더컷 전극(M12)을 포함할 수 있다. 상기 제1 언더컷 전극(M11) 및 제2 언더컷 전극(M12)은 후속 공정에서 그루브(GR)의 측벽과 인접하는 바닥면 측에 형성되는 제1 및 제2 언더컷들에 각각 대응할 수 있다.
상기 제1 도전 패턴(GE, E1, M11, M12)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다.
제2 도전층을 상기 제2 절연층(160) 상에 형성하고, 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2, M23)을 형성한다. 상기 제2 도전 패턴(E2, M23)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함하고, 상기 비표시 영역인 상기 그루브 영역(GA)에 형성된 제3 언더컷 전극(M23)을 포함할 수 있다. 상기 제3 언더컷 전극(M23)은 상기 제1 및 제2 언더컷 전극들(M11, M12) 사이의 이격 영역에 배치되고, 상기 제3 언더컷 전극(M23)의 제1 단부(EP1)는 상기 제1 언더컷 전극(M11)과 부분적으로 중첩하고, 상기 제3 언더컷 전극(M23)의 제2 단부(EP2)는 상기 제2 언더컷 전극(M12)과 부분적으로 중첩할 수 있다.
도 23을 참조하면, 상기 제2 도전 패턴(E2, M23)을 형성한 후, 상기 게이트 전극(GE)을 마스크로 상기 반도체층(AC)에 불순물을 도핑한다. 이에 따라서, 상기 반도체층(AC)은 소스 영역, 채널 영역 및 드레인 영역으로 구분될 수 있다.
상기 제2 도전 패턴(E2, M23)이형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 제1, 제2 및 제3 절연층들(140, 160, 180)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE)을 형성한다.
상기 제3 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 제3 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 24를 참조하면, 상기 표시 영역(DA)에 상기 제5 절연층(230)을 형성한 후, 식각 공정을 이용하여 상기 그루브 영역(GA)에 그루브(GR)를 형성한다.
상기 그루브(GR)는 상기 제3 언더컷 전극(M23)의 상부에 위치한 상기 제3 절연층(180)과 상기 제1 언더컷 전극(M11) 및 제2 언더컷 전극(M12)의 상부에 위치하고 상기 제3 언더컷 전극(M23)에 의해 노출된 상기 제2 절연층(160)을 제거하여 형성될 수 있다.
상기 그루브(GR)는 상기 제3 언더컷 전극(M23)의 상부면 및 측면을 노출시킨다. 또한, 상기 제3 언더컷 전극(M23)의 제1 단부(EP1)와 중첩하지 않는 상기 제1 언더컷 전극(M11)의 상부면과 상기 제3 언더컷 전극(UC3)의 제2 단부(EP2)와 중첩하지 않는 상기 제2 언더컷 전극(M12)의 상부면을 각각 노출시킨다.
도 21 및 도 24를 참조하면, 건식 식각 공정을 이용하여, 상기 그루브(GR)에 의해 노출된 상기 제3 언더컷 전극(M23)의 상부면 및 측면을 통해 상기 제3 언더컷 전극(M23)의 전체가 제거될 수 있다. 또한, 상기 그루브(GR)에 의해 노출된 상기 제1 언더컷 전극(M11)의 상부면과 상기 제2 언더컷 전극(M12)의 상부면을 통해 상기 제1 언더컷 전극(M11) 및 상기 제2 언더컷 전극(M12)의 전체가 제거될 수 있다.
상기 그루브(GR)의 바닥면은 상기 제2 절연층(160)의 상부면으로 형성될 수 있다. 상기 그루브(GR)의 제1 측벽과 인접하는 바닥면 측의 상기 제1 절연층(140)과 상기 제2 절연층(160) 사이에 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽과 인접하는 바닥면 측의 상기 제1 절연층(140)과 상기 제2 절연층(160) 사이에 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG6)가 형성될 수 있다.
상기 언더컷-그루브(UG6)는 상기 제3 절연층(180)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 제1 측벽과 인접하는 바닥면 측에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽과 인접하는 바닥면 측에 형성된 제2 언더컷(UC2)을 포함할 수 있다.
상기 언더컷-그루브(UG6)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 25는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 25를 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG7)을 포함할 수 있다.
상기 언더컷-그루브(UG7)은 버퍼층(120), 제1 절연층(140), 제2 절연층(160), 제3 절연층(180) 및 제4 절연층(210)이 제거된 그루브(GR)를 포함한다. 또한, 상기 언더컷-그루브(UG7)은 상기 그루브(GR)의 제1 측벽 내 상기 제3 절연층(180) 및 상기 제4 절연층(210) 사이에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제3 절연층(180) 및 상기 제4 절연층(210) 사이에 형성된 제1 언더컷(UC2)을 포함한다.
도 26 내지 도 28은 도 25에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 26을 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1)을 형성한다. 상기 제1 도전 패턴(GE, E1)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함할 수 있다.
상기 제1 도전 패턴(GE, E1)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다. 제2 도전층을 상기 제2 절연층(160) 상에 형성하고, 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2)을 형성한다. 상기 제2 도전 패턴(E2)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함할 수 있다.
상기 제2 도전 패턴(E2)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 버퍼층, 제1, 제2 및 제3 절연층들(120, 140, 160, 180)을 동시에 식각하여 상기 표시 영역(DA)에는 복수의 접촉 구멍들을 형성하고, 상기 비표시 영역(NDA)인 그루브 영역(GA)에는 제1 그루브 패턴(GP1)을 형성한다. 상기 표시 영역(DA)의 복수의 접촉 구멍들은 상기 제1, 제2 및 제3 절연층들(120, 140, 160, 180)이 제거되어 상기 반도체층(AC) 및 제2 커패시터 전극(E2)을 노출시킬 수 있다. 상기 그루브 영역(GA)의 상기 제1 그루브 패턴(GP1)은 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)이 제거되어 상기 베이스 기판(110)을 노출시킬 수 있다.
상기 복수의 접촉 구멍들 및 상기 제1 그루브 패턴(GP1)이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(SE, DE, M31)을 형성한다.
상기 제3 도전 패턴(SE, DE, M31)은 상기 표시 영역(DA)에 형성된 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함하고, 상기 그루브 영역(GA)에 언더컷 전극(M31)을 포함할 수 있다.
상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결될 수 있다.
상기 언더컷 전극(M31)은 상기 제1 그루브 패턴(GP1)의 바닥면에 형성된 바닥부(MB), 상기 제1 그루브 패턴(GP1)의 제1 측벽에 형성된 제1 측부(MS1), 상기 제1 그루브 패턴(GP1)의 제2 측벽에 형성된 제2 측부(MS2), 상기 제1 측벽과 연결된 상기 제3 절연층(180)의 상부에 형성된 제1 단부(ME1) 및 상기 제2 측벽과 연결된 상기 제3 절연층(180)의 상부에 형성된 제2 단부(ME2)를 포함할 수 있다.
도 27을 참조하면, 상기 제3 도전 패턴(SE, DE, M31)이 형성된 베이스 기판(110) 위에 제4 절연층(210)을 형성한다. 상기 제4 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제4 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제5 절연층(230)을 형성하고, 상기 제5 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 28을 참조하면, 상기 비표시 영역(NDA)의 상기 그루브 영역(GA)에 형성된 상기 제4 절연층(210)을 패터닝하여 상기 언더컷 전극(M31)의 바닥부(MB), 제1 측부(MS1) 및 제2 측부(MS2)를 노출하는 제2 그루브 패턴(GP2)을 형성한다.
도 25 및 도 28을 참조하면, 건식 식각 공정을 이용하여, 상기 그루브 영역(GA)의 상기 제2 그루브 패턴(GP2)에 의해 노출된 상기 언더컷 전극(M31)의 바닥부(MB), 제1 측부(MS1) 및 제2 측부(MS2)를 통해 상기 언더컷 전극(M31)의 전체가 제거될 수 있다.
이에 따라서, 상기 그루브 영역(GA)에는, 상기 제2 그루브 패턴(GP2)에 대응하는 그루브(GR)가 형성되고, 상기 언더컷 전극(M31)의 상기 제1 단부(ME1)에 의해 상기 그루브(GR)의 제1 측벽 내 제3 절연층(180) 및 제4 절연층(210) 사이에 제1 언더컷(UC1)이 형성되고, 상기 언더컷 전극(M31)의 상기 제2 단부(ME2)에 의해 상기 그루브(GR)의 제2 측벽 내 제3 절연층(180) 및 제4 절연층(210) 사이에 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG7)가 형성될 수 있다.
상기 언더컷-그루브(UG7)은 상기 버퍼층(120), 상기 제1 절연층(140), 상기 제2 절연층(160), 상기 제3 절연층(180) 및 상기 제4 절연층(210)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 제1 측벽 내 상기 제3 절연층(180) 및 상기 제4 절연층(210) 사이에 형성된 상기 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제3 절연층(180) 및 상기 제4 절연층(210) 사이에 형성된 상기 제2 언더컷(UC2)을 포함할 수 있다.
상기 언더컷-그루브(UG7)을 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
도 29는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 단면도이다.
도 29를 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)에 배치된 트랜지스터(TR), 스토리지 커패시터(CST), 연결 전극(CE), 화소 전극(220), 유기 발광층(240) 및 공통 전극층(250)을 포함하고, 또한 비표시 영역인 그루브 영역(GA)에 배치된 언더컷-그루브(UG8)을 포함할 수 있다.
상기 언더컷-그루브(UG8)은 버퍼층(120), 제1 절연층(140), 제2 절연층(160), 제3 절연층(180), 제4 절연층(190) 및 제5 절연층(210)이 제거된 그루브(GR)를 포함한다. 또한, 상기 언더컷-그루브(UG8)은 상기 그루브(GR)의 제1 측벽 내 상기 제1 절연층(140) 및 상기 제4 절연층(190) 사이에 형성된 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제1 절연층(140) 및 상기 제4 절연층(190) 사이에 형성된 제1 언더컷(UC2)을 포함한다. 상기 제4 절연층(190)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함하는 무기 절연층 또는 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등을 포함하는 유기 절연층일 수 있다.
본 실시예에 따르면, 상기 언더컷-그루브(UG8)의상기 제1 및 제2 언더컷들(UC1, UC2) 각각의 두께(ut)는 이전 실시예들의 언더컷-그루브들에 포함된 언더컷들의 두께 보다 두껍게 형성될 수 있다.
도 30 내지 도 32는 도 29에 도시된 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 30을 참조하면, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120) 상에 반도체층(AC)을 형성한다.
상기 반도체층(AC)이 형성된 상기 베이스 기판(110) 상에 제1 절연층(140)을 형성한다.
제1 도전층을 상기 제1 절연층(140) 상에 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴(GE, E1, M11, M12)을 형성한다. 상기 제1 도전 패턴(GE, E1, M11, M12)은 상기 표시 영역(DA)에 형성된 게이트 전극(GE) 및 스토리지 커패시터(CST)의 제1 커패시터 전극(E1)을 포함하고, 상기 비표시 영역(NDA)인 그루브 영역(GA)에 형성된 제1 언더컷 전극(M11) 및 상기 제1 언더컷 전극(M11)과 이격된 제2 언더컷 전극(M12)을 포함할 수 있다.
상기 제1 도전 패턴(GE, E1, M11, M12)이 형성된 상기 베이스 기판(110) 상에 제2 절연층(160)을 형성한다. 제2 도전층을 상기 제2 절연층(160) 상에 형성하고, 상기 제2 도전층을 패터닝하여 제2 도전 패턴(E2)을 형성한다. 상기 제2 도전 패턴(E2)은 상기 표시 영역(DA)에 형성된 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)을 포함할 수 있다.
상기 제2 도전 패턴(E2)이 형성된 상기 베이스 기판(110) 상에는 제3 절연층(180)이 형성된다. 상기 버퍼층, 제1, 제2 및 제3 절연층들(120, 140, 160, 180)을 동시에 식각하여 상기 표시 영역(DA)에는 접촉 구멍을 형성하고, 상기 비표시 영역(NDA)인 그루브 영역(GA)에는 제1 그루브 패턴(GP1)을 형성한다.
상기 표시 영역(DA)의 접촉 구멍은 상기 제3 절연층(180)이 제거되어 상기 제2 커패시터 전극(E2)을 노출시킬 수 있다. 상기 그루브 영역(GA)의 상기 제1 그루브 패턴(GP1)은 상기 제1 언더컷 전극(M11) 및 상기 제2 언더컷 전극(M12)을 기준으로 상기 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 제3 절연층(180)이 제거되어 상기 베이스 기판(110), 상기 제1 언더컷 전극(M11)의 상부면 및 단면, 상기 제2 언더컷 전극(M12)의 상부면 및 단면을 노출시킬 수 있다.
도 31을 참조하면, 상기 접촉 구멍 및 상기 제1 그루브 패턴(GP1)이 형성된 상기 베이스 기판(110) 상에 제3 도전층을 형성하고, 상기 제3 도전층을 패터닝하여 제3 도전 패턴(CE, M41)을 형성한다.
상기 제3 도전 패턴(CE, M41)는 상기표시영역(DA)에 형성된 연결 전극(CE) 및 상기 그루브 영역(GA)에 제3 언더컷 전극(M41)을 포함할 수 있다.
상기 연결 전극(CE)은 상기 접촉 구멍을 통해 상기 제2 커패시터 전극(E2)과 연결될 수 있다. 상기 제3 언더컷 전극(M41)은 상기 제1 언더컷 전극(M11) 및 상기 제2 언더컷 전극(M12) 사이의 이격 영역에 배치된다. 상기 제3 언더컷 전극(M41)의 제1 단부(ME1)는 상기 제1 언더컷 전극(M11)과 중첩하고 바로 위에서 접촉되고, 상기 제3 언더컷 전극(M41)의 제2 단부(ME2)는 상기 제2 언더컷 전극(M12)과 중첩하고 바로 위에서 접촉될 수 있다.
상기 제3 언더컷 전극(M41)은 상기 제1 그루브 패턴(GP1)을 통해 노출된 상기 제1 언더컷 전극(M11)의 상부면 및 단면, 상기 베이스 기판(110), 상기 제2 언더컷 전극(M12)의 상부면 및 단면에 접촉하여 형성될 수 있다.
상기 제3 도전 패턴(CE, M41)이형성된 상기 베이스 기판(110) 상에 제4 절연층(190)을 형성한다. 상기 표시 영역(DA)의 상기 제1, 제2, 제3 및 제4 절연층들(140, 160, 180, 190)을 동시에 식각하여 복수의 접촉 구멍들을 형성한다. 상기 표시 영역(DA)의 복수의 접촉 구멍들은 상기 제1, 제2, 제3 및 제4 절연층들(140, 160, 180, 190)이 제거되어 상기 반도체층(AC) 및 상기 연결 전극(CE)을 노출시킬 수 있다.
상기 복수의 접촉 구멍들이 형성된 상기 베이스 기판(110) 상에 제4 도전층을 형성하고, 상기 제4 도전층을 패터닝하여 제4 도전 패턴(SE, DE)을 형성한다.
상기 제4 도전 패턴(SE, DE)은 상기 표시 영역(DA)에 형성된 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 소스 전극(SE)은 접촉 구멍을 통해 상기 반도체층(AC)의 소스 영역에 연결될 수 있고, 상기 드레인 전극(DE)은 접촉 구멍을 통해 상기 반도체층(AC)의 드레인 영역에 연결될 수 있다. 또한, 상기 트랜지스터(TR)는 접촉 구멍을 통해 상기 스토리지 커패시터(CST)의 제2 커패시터 전극(E2)과 연결 전극(CE)과 연결될 수 있다.
상기 제4 도전 패턴(SE, DE)이 형성된 베이스 기판(110) 위에 제5 절연층(210)을 형성한다. 상기 제5 절연층(210)을 패터닝하여 트랜지스터의 드레인 전극(DE)을 노출하는 접촉 구멍을 형성한다.
상기 접촉 구멍이 형성된 상기 제5 절연층(210) 상에 금속, 투명 도전성 산화물 등의 도전 물질을 증착하고 이를 패터닝하여 화소 전극(220)을 형성한다.
상기 화소 전극(220)이 형성된 상기 베이스 기판(110) 상에 제6 절연층(230)을 형성하고, 상기 제6 절연층(230)을 패터닝하여 상기 화소 전극(220)을 노출하는 개구를 형성한다. 상기 개구는 화소의 발광 영역을 정의할 수 있다.
도 29 및 도 32를 참조하면, 상기 비표시 영역(NDA)의 상기 그루브 영역(GA)에 형성된 상기 제4 절연층(190) 및 상기 제5 절연층(210)을 패터닝하여 상기 제3 언더컷 전극(M41)의 바닥부(MB), 제1 측부(MS1) 및 제2 측부(MS2)를 노출하는 제2 그루브 패턴(GP2)을 형성한다.
건식 식각 공정을 이용하여, 상기 그루브 영역(GA)의 상기 제2 그루브 패턴(GP2)에 의해 노출된 상기 제3 언더컷 전극(M41)의 바닥부(MB), 제1 측부(MS1) 및 제2 측부(MS2)를 통해 상기 제3 언더컷 전극(M41)의 전체가 제거될 수 있다.
이에 따라서, 상기 그루브 영역(GA)에는, 상기 제2 그루브 패턴(GP2)에 대응하는 그루브(GR)가 형성되고, 상기 그루브(GR)의 제1 측벽에는 상기 제1 언더컷 전극(M11) 및 상기 제1 언더컷 전극(M11)과 중첩하는 상기 제3 언더컷 전극(M41)의 제1 단부(ME1)에 의해 상기 제1 언더컷 전극(M11) 및 상기 제3 언더컷 전극(M41)의 제1 단부(ME1)의 두께에 대응하는 두께(ut)의 제1 언더컷(UC1)이 형성되고, 상기 그루브(GR)의 제2 측벽에는 상기 제2 언더컷 전극(M12) 및 상기 제2 언더컷 전극(M12)과 중첩하는 상기 제3 언더컷 전극(M41)의 제2 단부(ME2)에 의해 상기 제2 언더컷 전극(M12) 및 상기 제3 언더컷 전극(M41)의 제2 단부(ME2)의 두께에 대응하는 두께(ut)의 제2 언더컷(UC2)이 형성될 수 있다.
이와 같이, 상기 그루브 영역(GA)에는 언더컷-그루브(UG8)가 형성될 수 있다.
상기 언더컷-그루브(UG8)는 상기 버퍼층(120), 상기 제1 절연층(140), 상기 제2 절연층(160), 상기 제3 절연층(180) 및 상기 제4 절연층(210)의 두께에 대응하는 깊이의 그루브(GR)와, 상기 그루브(GR)의 제1 측벽 내 상기 제1 절연층(140) 및 상기 제4 절연층(190) 사이에 형성된 상기 제1 언더컷(UC1) 및 상기 그루브(GR)의 제2 측벽 내 상기 제1 절연층(140) 및 상기 제4 절연층(190) 사이에 형성된 상기 제2 언더컷(UC2)을 포함할 수 있다.
상기 언더컷-그루브(UG8)를 형성한 후, 상기 베이스 기판(110) 상의 전체 영역에 유기 발광층 및 공통 전극층을 순차적으로 형성할 수 있다.
상기 유기 발광층 및 공통 전극층은 상기 그루브 영역(GA)에서 상기 그루브(GR)의 측벽을 따라 형성되다가 상기 언더컷들(UC1, UC2)에 의해서 끊겨 상기 그루브(GR)의 바닥면에 형성된다. 따라서 유기 물질인 유기 발광층을 타고 외부 공기의 수분 및 산소 등의 불순물이 상기 표시 영역(DA) 내로 유입되는 것을 막을 수 있다.
이상의 본 발명의 실시예들에 따르면, 표시 영역 내의 비표시 영역에 복수의 절연층들이 제거된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 형성함으로써 상기 비표시 영역에 외부 소자를 삽입하기 위해 형성된 홀의 단면으로부터 외부 공기에 포함된 수분 및 불순물이 상기 표시 영역 측으로 유입되는 것을 막을 수 있다.
상기 언더컷-그루브 패턴은 적어도 하나의 언더컷 전극과 상기 적어도 하나의 언더컷 전극을 기준으로 상부 및/또는 하부에 위치한 적어도 하나의 절연층을 식각하여 그루브를 형성하고, 상기 그루브에 의해 노출된 상기 언더컷 전극을 식각하여 상기 그루브의 측벽에 적어도 하나의 언더컷을 형성할 수 있다. 이에 따라서, 상기 그루브를 형성하기 위해 식각되는 절연층들의 두께에 의해 상기 그루브의 깊이를 다양하게 설정할 수 있고, 상기 적어도 하나의 언더컷 전극의 두께에 의해 언더컷의 두께를 다양하게 설정할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치용 도전선, 표시 장치, 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.

Claims (21)

  1. 표시 영역 및 상기 표시 영역 내에 위치하는 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치된 복수의 절연층들;
    상기 복수의 절연층들 상에 배치되는 유기 발광층; 및
    상기 비표시 영역에 배치되고, 적어도 하나의 절연층이 제거되어 형성된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 제1 절연층;
    상기 제1 절연층 상에 형성된 게이트 전극을 덮도록 상기 제1 절연층 상에 형성된 제2 절연층;
    상기 제2 절연층 상에 형성된 커패시터 전극을 덮도록 상기 제2 절연층 상에 형성된 제3 절연층; 및
    상기 제3 절연층 상에 형성된 소스 전극 및 드레인 전극을 덮도록 상기 제3 절연층 상에 형성된 제4 절연층을 포함하는 표시 장치.
  3. 제2항에 있어서, 상기 언더컷-그루브는
    상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층이 제거되어 형성된 그루브;
    상기 그루브의 제1 측벽에 형성된 제1 언더컷; 및
    상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽에 형성된 제2 언더컷을 포함하는 표시 장치.
  4. 제3항에 있어서, 상기 제1 언더컷은 상기 제1 측벽의 상기 제1 절연층 및 상기 제2 절연층 사이에 형성되고,
    상기 제2 언더컷은 상기 제2 측벽의 상기 제1 절연층 및 상기 제2 절연층 사이에 형성되는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서, 상기 제1 언더컷은 상기 그루브의 제1 측벽 내 상기 제2 절연층 및 상기 제3 절연층 사이에 형성되고,
    상기 제2 언더컷은 상기 그루브의 제2 측벽 내 상기 제2 절연층 및 상기 제3 절연층 사이에 형성되는 것을 특징으로 하는 표시 장치.
  6. 제2항에 있어서, 상기 언더컷-그루브는
    상기 제2 절연층 및 상기 제3 절연층이 제거되어 형성된 그루브;
    상기 그루브의 바닥면과 제1 측벽 사이에 형성된 제1 언더컷; 및
    상기 그루브의 바닥면과 상기 제1 측벽과 마주하는 제2 측벽 사이에 형성된 제2 언더컷을 포함하는 표시 장치.
  7. 제6항에 있어서, 상기 제1 언더컷은 상기 바닥면의 상기 제1 절연층과 상기 제1 측벽의 상기 제2 절연층 사이에 형성되고,
    상기 제2 언더컷은 상기 바닥면의 상기 제1 절연층과 상기 제2 측벽은 상기 제2 절연층 사이에 형성되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 언더컷-그루브는
    상기 제1 측벽의 상기 제2 절연층과 상기 제3 절연층 사이에 형성된 제3 언더컷; 및
    상기 제2 측벽 내 상기 제2 절연층과 상기 제3 절연층 사이에 형성된 제4 언더컷을 더 포함하는 표시 장치.
  9. 제2항에 있어서, 상기 언더컷-그루브는
    상기 제3 절연층이 제거된 그루브;
    상기 그루브의 제1 측벽과 인접한 상기 제2 절연층 아래에 형성된 제1 언더컷; 및
    상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽과 인접한 상기 제2 절연층 아래에 형성된 제2 언더컷을 포함하는 표시 장치.
  10. 제2항에 있어서, 상기 언더컷-그루브는
    상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층 및 상기 제4 절연층이 제거되어 형성된 그루브;
    상기 그루브의 제1 측벽 내 상기 제3 절연층과 상기 제4 절연층 사이에 형성된 제1 언더컷; 및
    상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽 내 상기 제3 절연층과 상기 제4 절연층 제2 언더컷을 포함하는 표시 장치.
  11. 제2항에 있어서, 상기 제3 절연층 및 상기 제4 절연층 사이에 형성된 제5 절연층을 더 포함하고,
    상기 언더컷-그루브는
    상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층, 상기 제4 절연층 및 상기 제5 절연층이 제거되어 형성된 그루브;
    상기 그루브의 제1 측벽 내 상기 제1 절연층과 상기 제4 절연층 사이에 형성된 제1 언더컷; 및
    상기 제1 측벽과 마주하는 상기 그루브의 제2 측벽 내 상기 제1 절연층과 상기 제4 절연층 사이에 형성된 제2 언더컷을 포함하는 표시 장치.
  12. 표시 영역과 상기 표시 영역 내 위치하는 비표시 영역을 포함하는 기판 상에 복수의 절연층들을 형성하는 단계;
    상기 비표시 영역에 형성된 적어도 하나의 절연층이 제거된 그루브 및 상기 그루브의 측벽에 형성된 언더컷을 포함하는 언더컷-그루브를 형성하는 단계; 및
    상기 언더컷-그루브가 형성된 상기 기판 상에 유기 발광층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12항에 있어서, 상기 복수의 절연층들을 형성하는 단계는
    상기 기판 상에 형성된 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 제1 도전층으로 형성된 게이트 전극을 덮도록 상기 제1 절연층 상에 제2 절연층을 형성하는 단계;
    상기 제2 절연층 상에 제2 도전층으로 형성된 커패시터 전극을 덮도록 상기 제2 절연층 상에 제3 절연층을 형성하는 단계; 및
    상기 제3 절연층 상에 형성된 제3 도전층으로 형성된 소스 전극 및 드레인 전극을 덮도록 상기 제3 절연층 상에 제4 절연층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계;
    상기 제1 언더컷 전극 및 상기 제2 언더컷 전극이 노출되도록 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계; 및
    상기 제1 및 제2 언더컷 전극들을 제어하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제2 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계;
    상기 제1 언더컷 전극 및 상기 제2 언더컷 전극이 노출되도록 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계; 및
    상기 제1 및 제2 언더컷 전극들을 제거하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제1 도전층으로 언더컷 전극을 형성하는 단계;
    상기 언더컷 전극의 상부면 일부분이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계; 및
    상기 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 그루브에 의해 노출된 상기 버퍼층 및 상기 제1 절연층을 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극을 형성하는 단계;
    상기 제2 도전층으로, 상기 제1 언더컷 전극의 제1 단부와 중첩하는 제2 언더컷 전극 및 상기 제1 언더컷 전극의 제1 단부와 중첩하는 제3 언더컷 전극을 형성하는 단계;
    상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계; 및
    상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극을 제거하여, 상기 그루브의 바닥면과 제1 측벽 사이에 상기 제1 언더컷 전극의 제1 단부가 제거된 제1 언더컷, 상기 그루브의 바닥면과 제2 측벽 사이에 상기 제1 언더컷 전극의 제2 단부가 제거된 제2 언더컷, 상기 제1 측벽에 상기 제1 언더컷 전극이 제거된 제3 언더컷 및 상기 제2 측벽에 상기 제2 언더컷 전극이 제거된 제4 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계;
    상기 제2 도전층으로, 상기 제1 언더컷 전극과 중첩하는 제1 단부와 상기 제2 언더컷 전극과 중첩하는 제2 단부를 포함하는 제3 언더컷 전극을 형성하는 단계;
    상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극이 노출되도록 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브를 형성하는 단계; 및
    상기 제1 언더컷 전극, 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽과 인접한 상기 제2 절연층 아래에 상기 제1 언더컷 전극이 제거된 제1 언더컷 및 상기 그루브의 제2 측벽과 인접한 상기 제2 절연층 아래에 상기 제2 언더컷 전극이 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 버퍼층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 제거하여 그루브 패턴을 형성하는 단계;
    상기 제3 도전층으로 상기 그루브 패턴의 바닥면에 형성된 바닥부, 상기 그루브 패턴의 제1 측벽에 형성된 제1 측부, 및 상기 그루브 패턴의 제2 측벽에 형성된 제2 측부, 상기 제1 측벽과 연결된 상기 제3 절연층의 상부에 형성된 제1 단부 및 상기 제2 측벽과 연결된 상기 제3 절연층의 상부에 형성된 제2 단부를 포함하는 언더컷 전극을 형성하는 단계;
    상기 제4 절연층을 제거하여 상기 언더컷 전극의 제1 측부, 제2 측부 및 바닥부가 노출되도록 그루브를 형성하는 단계; 및
    상기 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  21. 제13항에 있어서, 상기 언더컷-그루브를 형성하는 단계는
    상기 비표시 영역에 상기 제1 도전층으로 제1 언더컷 전극 및 상기 제1 언더컷 전극과 이격된 제2 언더컷 전극을 형성하는 단계;
    상기 제1 및 제2 언더컷 전극들이 노출되도록 상기 버퍼층, 제1 절연층, 제2 절연층 및 제3 절연층을 제거하여 그루브 패턴을 형성하는 단계;
    제4 도전층으로 상기 제1 언더컷 전극과 접촉하는 제1 단부, 상기 그루브 패턴의 제1 측벽과 접촉하는 제1 측부, 상기 기판과 접촉하는 바닥부, 상기 그루브 패턴의 제2 측벽과 접촉하는 제2 측부, 및 상기 제2 언더컷 전극과 접촉하는 제2 단부를 포함하는 제3 언더컷 전극을 형성하는 단계;
    상기 제3 언더컷 전극 상에 형성된 적어도 하나의 절연층을 제거하여 상기 제3 언더컷 전극의 바닥부, 제1 측부 및 제2 측부를 노출하는 그루브를 형성하는 단계; 및
    상기 제3 언더컷 전극 및 상기 제3 언더컷 전극과 접촉하는 상기 제1 및 제2 언더컷 전극을 제거하여, 상기 그루브의 제1 측벽에 상기 제1 언더컷 전극 및 상기 제3 언더컷 전극의 제1 단부가 제거된 제1 언더컷 및 상기 그루브의 제2 측벽에 상기 제2 언더컷 전극 및 상기 제3 언더컷 전극의 제2 단부가 제거된 제2 언더컷을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020190032957A 2019-03-22 2019-03-22 표시 장치 및 이의 제조 방법 KR20200113118A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190032957A KR20200113118A (ko) 2019-03-22 2019-03-22 표시 장치 및 이의 제조 방법
US16/741,623 US11171192B2 (en) 2019-03-22 2020-01-13 Display device and method of manufacturing the same
CN202010195112.2A CN111725416A (zh) 2019-03-22 2020-03-19 显示设备及其制造方法
US17/500,856 US11856817B2 (en) 2019-03-22 2021-10-13 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190032957A KR20200113118A (ko) 2019-03-22 2019-03-22 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200113118A true KR20200113118A (ko) 2020-10-06

Family

ID=72514865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190032957A KR20200113118A (ko) 2019-03-22 2019-03-22 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11171192B2 (ko)
KR (1) KR20200113118A (ko)
CN (1) CN111725416A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658994B (zh) * 2021-09-10 2023-01-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
KR101157262B1 (ko) * 2005-12-14 2012-06-15 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101274801B1 (ko) * 2006-06-27 2013-06-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101699911B1 (ko) * 2010-04-05 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US20160011633A1 (en) * 2013-03-15 2016-01-14 Sharp Kabushiki Kaisha Electronic device
KR102584253B1 (ko) * 2014-12-12 2023-10-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102394427B1 (ko) * 2015-04-02 2022-05-04 엘지디스플레이 주식회사 유기발광표시장치 및 이를 제조하는 방법
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102457252B1 (ko) * 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN106449702B (zh) * 2016-09-20 2019-07-19 上海天马微电子有限公司 一种有机发光显示面板以及制作方法
JP2018060404A (ja) * 2016-10-06 2018-04-12 株式会社ジャパンディスプレイ 表示装置およびタッチ操作の補正方法
KR20180046960A (ko) 2016-10-28 2018-05-10 삼성디스플레이 주식회사 표시 장치
KR102083646B1 (ko) * 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102083315B1 (ko) * 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US10756156B2 (en) * 2017-10-30 2020-08-25 Samsung Display Co., Ltd. Display device having enhanced UV light blocking and method for fabricating the same
EP3547019B1 (en) * 2018-03-30 2021-10-27 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display assembly and mobile terminal

Also Published As

Publication number Publication date
US11856817B2 (en) 2023-12-26
US20200303480A1 (en) 2020-09-24
CN111725416A (zh) 2020-09-29
US11171192B2 (en) 2021-11-09
US20220069046A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
KR101073552B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7164230B2 (en) Dual panel-type organic electroluminescent display device and method for fabricating the same
KR100936881B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR100993426B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US11264585B2 (en) Flexible display device with improved packaging structure and manufacturing method thereof
JP4145857B2 (ja) アクティブマトリックス有機電界発光表示装置及びその製造方法
KR20190081005A (ko) 표시 장치
CN108735792A (zh) 底发射型oled阵列基板及其制作方法、显示面板、显示装置
KR102593455B1 (ko) 유기전계발광표시장치
CN109428003B (zh) 电致发光显示装置
CN104009043A (zh) 像素结构及其制作方法
CN112864179A (zh) 显示面板及其制备方法、显示装置
CN111584601B (zh) 显示用基板及其制备方法、显示装置
KR20090091568A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200113118A (ko) 표시 장치 및 이의 제조 방법
CN103928462A (zh) 主动基板以及显示面板
CN217562567U (zh) 显示基板和显示装置
TWI760011B (zh) 顯示裝置及其製造方法
KR20200135689A (ko) 표시 장치 및 이의 제조 방법
CN115295741A (zh) 显示基板及其制备方法、显示装置
TWI694601B (zh) 顯示面板及其製作方法
CN114256299A (zh) 显示面板及显示装置
KR102230529B1 (ko) 유기전계발광표시소자 및 이의 제조방법
WO2024113102A1 (zh) 显示基板和显示装置
KR101096719B1 (ko) 유기 전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination