KR20200091446A - Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법 - Google Patents

Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR20200091446A
KR20200091446A KR1020207019294A KR20207019294A KR20200091446A KR 20200091446 A KR20200091446 A KR 20200091446A KR 1020207019294 A KR1020207019294 A KR 1020207019294A KR 20207019294 A KR20207019294 A KR 20207019294A KR 20200091446 A KR20200091446 A KR 20200091446A
Authority
KR
South Korea
Prior art keywords
water
soluble organic
layer pattern
section
photoresist
Prior art date
Application number
KR1020207019294A
Other languages
English (en)
Other versions
KR102323956B1 (ko
Inventor
톈 어우
즈슝 장
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200091446A publication Critical patent/KR20200091446A/ko
Application granted granted Critical
Publication of KR102323956B1 publication Critical patent/KR102323956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G02F2001/136295—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

어레이 기판 및 디스플레이 장치의 제조 방법은, 패시베이션층(102)의 표면에 수용성 유기물층(103)을 형성하고; 수용성 유기물층(103)의 표면에 포토레지스트층을 형성하고, 황색광 공정을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻어지도록 하되, 수용성 유기물층 영역(103a)의 횡단면은 포토레지스트 영역(104)의 저면의 횡단면보다 작고; 패시베이션층(102)에 대하여 드라이 에칭을 수행하여, 패시베이션층 패턴의 횡단면과 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 한다.

Description

ＴＦＴ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법
본 발명은 디스플레이 기술 분야에 관한 것이며, 구체적으로는 어레이 기판 제조 방법 및 디스플레이 장치의 제조 방법에 관한 것이다.
박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display, 약칭 TFT-LCD)는 현재 가장 널리 사용되고 있는 플랫 패널 디스플레이다. 액정 패널의 제조 기술이 성숙되고 진보함에 따라, 생산 기법을 단순화하고, 제조 공정의 시간을 단축하며, 제조 공정의 효율을 높이는 것은 생산 비용을 낮춰 업계의 치열한 경쟁에서 살아남기 위한 중요한 수단이 된다. 이 때문에, 3단계 포토 에칭 기법으로 TFT-LCD 어레이 기판 구조를 제조하는 기술이 출현하고 있다.
3단계 포토 에칭 기법은 4단계 포토 에칭 기법을 기초로 하고 하프톤 포토마스크를 사용하여 투명 전극의 박리 기법을 포함시킨 것으로, 패시베이션층의 구멍 뚫기가 완료된 후, 포토레지스트를 제거하지 않고 직접 투명 전극을 성막하고, 성막 후에 포토레지스트를 제거한다. 그런데, 투명 전극 박리 기법에서의 난점은 포토레지스트 상에 투명 전극이 피복됨으로써, 박리액이 투명 전극이 피복되지 않은 언더컷 영역에서부터만 포토레지스트 박리를 시작할 수 있고, 언더컷이 비교적 작은 영역에서는, 박리 효율이 높지 않아, 포토레지스트가 잔류하는 문제가 있어, 패널의 품질에 영향을 미친다는 데에 있다.
본 발명은 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법을 제공하여, 투명 전극을 박리하는 과정에서, 박리액이 접촉하는 박리 영역이 비교적 작음으로 인하여, 포토레지스트 및 투명 전극의 박리 효율이 비교적 낮아 박리 시간이 증가하는 문제를 해결하도록 한다.
상술한 목적을 실현하기 위해, 본 발명이 제공하는 기술적 방안은 이하와 같다.
본 발명의 일 측면에 따르면, 어레이 기판의 제조 방법을 제공하되, 상기 어레이 기판의 제조 방법은,
기판을 제공하는 단계 S10;
상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료이고, 상기 수용성 유기물은 수산기, 알데히드기, 카르복시기, 아미노기 및 술폰산기 중 하나 또는 적어도 둘을 포함함 - ;
상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면(bottom)의 횡단면보다 작음 - ;
상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함한다.
본 발명의 일 실시예에 따르면, 상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성된다.
본 발명의 일 실시예에 따르면, 상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 포토레지스트층 패턴의 하방에 있는 상기 수용성 유기물층의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면이 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아진다.
본 발명의 일 실시예에 따르면, 상기 단계 S50은,
에칭 가스를 사용하여 상기 패시베이션층에 대하여 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하고, 또한 상기 에칭 가스를 사용하여 상기 수용성 유기물층을 에칭하여, 상기 수용성 유기물층 패턴의 횡단면이 더욱 축소되도록 하는 것을 포함한다.
본 발명의 일 실시예에 있어서, 상기 단계 S70은,
박리액을 사용하여 상기 수용성 유기물층을 박리하고, 또한 상기 포토레지스트층 패턴 및 상기 제2 전극을 박리하는 것을 포함하되, 여기서, 상기 수용성 유기물층 패턴은 상기 박리액 속에서 용해된다.
본 발명의 다른 측면에 따르면, 디스플레이 장치의 제조 방법을 제공하되, 상기 디스플레이 장치의 제조 방법은 어레이 기판의 제조 방법과 컬러 필터 기판의 제조 방법을 포함하고, 상기 어레이 기판의 제조 방법은,
기판을 제공하는 단계 S10;
상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료임 - ;
상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작음 - ;
상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
상기 수용성 유기물층 및 상기 포토레지스트층을 박리하고, 또한 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함한다.
본 발명의 일 실시예에 따르면, 상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성된다.
본 발명의 일 실시예에 있어서, 상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 수용성 유기물 영역의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면이 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아진다.
본 발명의 또 다른 측면에 따르면, 어레이 기판의 제조 방법을 제공하되, 상기 어레이 기판의 제조 방법은,
기판을 제공하는 단계 S10;
상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료임 - ;
상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작음 - ;
상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함한다.
본 발명의 일 실시예에 따르면, 상기 수용성 유기물은 수산기, 알데히드기, 카르복시기, 아미노기 및 술폰산기 중 하나 또는 적어도 둘을 포함한다.
본 발명의 일 실시예에 따르면, 상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성된다.
본 발명의 일 실시예에 따르면, 상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 포토레지스트층 패턴의 하방에 있는 상기 수용성 유기물층의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면이 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아진다.
본 발명의 일 실시예에 따르면, 상기 단계 S50은,
에칭 가스를 사용하여 상기 패시베이션층에 대하여 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하고, 또한 상기 에칭 가스를 사용하여 상기 수용성 유기물층을 에칭하여, 상기 수용성 유기물층 패턴의 횡단면이 더욱 축소되도록 하는 것을 포함한다.
본 발명의 일 실시예에 따르면, 상기 단계 S70은,
박리액을 사용하여 상기 수용성 유기물층을 박리하고, 또한 상기 포토레지스트층 패턴 및 상기 제2 전극을 박리하는 것을 포함하되, 여기서, 상기 수용성 유기물층 패턴은 상기 박리액 속에서 용해된다.
본 발명은 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법을 제공하며, 패시베이션층의 표면에 수용성 유기물층을 마련함으로써, 박리 영역의 면적을 증대시켜, 박리액이 수용성 유기물층을 용해할 수 있도록 하고, 나아가, 수용성 유기물층 상에 피복된 포토레지스트 및 투명 전극을 제거함으로써, 투명 전극의 박리 효율을 향상시키게 된다.
실시예 또는 종래기술에 있어서의 기술적 방안을 보다 명확하게 설명하기 위해, 이하에서는 실시예 또는 종래기술에 관한 설명 중에 사용되어야 하는 도면을 간단하게 소개한다. 명백히 알 수 있듯이, 이하의 설명에 있어서의 도면은 단지 본 발명의 몇가지 실시예일 뿐이며, 본 분야의 통상의 기술자라면, 발명적 노력을 들이지 않는 전제 하에, 이들 도면에 기초하여 다른 도면을 얻을 수도 있다.
도 1은 본 발명의 실시예에 있어서의 어레이 기판의 제조 공정도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 있어서의 어레이 기판의 제조 공정의 구조 모식도이다.
이하에서 각 실시예의 설명은, 본 발명에서 실시 가능한 특정 실시예를 예시하기 위한 첨부의 도면을 참조한다. 본 발명에서 언급되는 방향 용어, 예를 들어 「상」, 「하」, 「전」, 「후」, 「좌」, 「우」, 「내」, 「외」, 「측면」 등은, 첨부의 도면에 있어서의 방향을 참조하기 위한 것일 뿐이다. 따라서, 사용되고 있는 방향 용어는 본 발명을 설명 및 이해하기 위한 것이고, 본 발명을 한정하는 것이 아니다. 도면 중, 구조가 서로 유사한 유닛은 서로 동일한 부호를 사용하여 표시된다.
이하, 첨부의 도면과 구체적인 실시예를 결합하여 본 발명에 대하여 더욱 설명을 한다.
도 1에 도시한 것은 본 발명의 실시예에 있어서의 어레이 기판의 제조 공정도이고, 도 2a 내지 도 2e는 본 발명의 실시예에 있어서의 어레이 기판의 제조 공정의 구조 모식도이다.
도 2a에 도시한 바와 같이, 단계 S10에서는, 기판(101)을 제공한다.
단계 S10에서 제공되는 기판(101)은, 통상적인 상황에서는 베이스 기판과 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판이고, 상기 베이스 기판은 유리 기판이다.
단계 S20에서는, 상기 기판(101)의 표면에 패시베이션층(102)을 증착시킨다.
여기서, 단계 S20에서는 기상 증착 기술을 사용하여 상기 기판(101)의 표면에 패시베이션층(102)을 증착시키고, 상기 패시베이션층(102)은 질화실리콘 및 산화실리콘 중 한쪽 또는 양쪽을 사용하여 제조된다.
단계 S30에서는, 상기 패시베이션층(102)의 표면에 수용성 유기물층(103)을 형성하고, 상기 수용성 유기물은 물에 용해되기 쉬운 재료이다.
상기 수용성 유기물은 수산기, 알데히드기, 아미노기 및 술폰산기 중 하나 또는 적어도 둘을 포함한다.
본 발명에 관한 일 실시예에 따르면, 상기 수용성 유기물층은, 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성된다. 여기서, 3,4-에틸렌디옥시티오펜 폴리머의 수중에서의 용해도는 비교적 낮아, 물에 용해될 수 있는 폴리스티렌술폰산염을 첨가한 후에는, 상기 수용성 유기 혼합물의 용해도가 대폭 향상되는데, 3,4-에틸렌디옥시티오펜 폴리머와 폴리스티렌술폰산염의 비율을 조정함으로써, 용해도가 다른 수용성 유기물층을 얻을 수 있고, 구체적인 비율은 실제의 상황에 의거하여 정해진다.
수용성 유기물층(103)이 물에 용해되기 쉬운 재료로 제조되기 때문에, 후속의 공정에서 세정이 매우 용이해져, 후속의 투명 전극의 박리 효율을 매우 큰 정도로 향상시키게 된다.
도 2b에 도시한 바와 같이, 단계 S40에서는, 상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는데, 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역(103a)을 포함하며, 상기 포토레지스트 영역(104)은 상기 수용성 유기물 영역(103a)의 상방에 마련되고, 상기 수용성 유기물 영역(103a)의 횡단면은 상기 포토레지스트 영역(104)의 저면의 횡단면보다 작다.
상기 단계 S40에서는, 우선 황색광 공정을 수행, 즉, 상기 수용성 유기물층(103)의 표면에 포토레지스트층을 도포하고, 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는다. 현상액이 수용성 유기물층(103)에 대하여 에칭을 수행하는 과정에 있어서, 현상액의 횡방향 에칭으로 인해 상기 수용성 유기물층 영역(103a)의 횡단면은 상기 포토레지스트 영역(104)의 횡단면보다 작아지지만, 포토레지스트층에 의해 보호되지 않는 수용성 유기물 영역에서는, 상기 수용성 유기물이 완전히 세정된다.
황색광 공정에서는 하프톤 포토마스크를 사용하여 상기 포토레지스트층에 대하여 노광함으로써, 관통 구멍을 형성하고 또한 슬릿 전극의 성형을 완료한다.
도 2c에 도시한 바와 같이, 단계 S50에서는, 상기 패시베이션층(102)에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 한다.
단계 S50에서는, 상기 패시베이션층(102)에 대하여 드라이 에칭을 수행하여, 패시베이션층 영역(102a)을 얻는다. 패시베이션층(102)에 대하여 드라이 에칭을 수행하는 과정에서, 드라이 에칭용 가스에 의한 수용성 유기물층(103)의 횡방향 에칭이 수용성 유기물층 영역(103a)의 횡단면을 한층 더 축소시키므로, 이로부터, 후속의 투명 전극의 박리 공정에서 박리액 속에 포토레지스트 피복 영역이 들어가게 되어, 투명 전극막층의 박리 효율을 향상시키게 된다.
도 2d에 도시한 바와 같이, 단계 S60에서는, 상기 기판(101) 상에 투명 전극(105)을 증착시키는데, 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극(1052)과, 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극(1051)을 포함한다. 언더컷(undercut)의 존재에 의해, 투명 전극은 언더컷에서 절단되어, 박리액에 대하여 수용성 유기물층(103)의 패턴을 원활하게 용해할 수 있는 유리한 조건을 제공하게 된다.
도 2e에 도시한 바와 같이, 단계 S70에서는, 상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 또한 상기 제2 전극(1051)을 제거함으로써, 상기 투명 전극(105)이 패터닝되도록 한다.
단계 S70의 공정에 있어서, 박리액이 수용성 유기물층 패턴을 원활하게 용해하여, 이로부터 그 위에 피복된 포토레지스트층 패턴 및 제2 전극(1051) 패턴을 제거하여, 투명 전극(105)의 패터닝을 완료한다.
본 발명에 관한 다른 측면에 따르면, 디스플레이 장치의 제조 방법이 제공된다. 상기 디스플레이 장치의 제조 방법은 어레이 기판의 제조 방법과 컬러 필터 기판의 제조 방법을 포함하는 것이며, 상기 어레이 기판의 제조 방법은 이하의 단계를 포함한다.
단계 S10에서는, 기판을 제공한다.
단계 S20에서는, 상기 기판의 표면에 패시베이션층을 증착시킨다.
단계 S30에서는, 상기 패시베이션층의 표면에 수용성 유기물층을 형성하되, 상기 수용성 유기물은 물에 용해되기 쉬운 재료이다.
단계 S40에서는, 상기 수용성 유기물의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는다. 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작다.
단계 S50에서는, 상기 패시베이션층에 대하여 드라이 에칭을 수행함으로써, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 한다.
단계 S60에서는, 상기 기판 상에 투명 전극을 증착시키되, 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함한다.
단계 S70에서는, 상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 한다.
본 실시예에 있어서의 디스플레이 장치의 제조 방법의 원리는 상술한 어레이 기판의 제조 방법의 원리와 일치하고, 구체적으로는 상술한 바람직한 실시예에 있어서의 어레이 기판의 제조 방법의 동작 원리를 참조할 수 있어, 여기에서는 그 설명을 생략한다.
본 발명은 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법을 제공하며, 패시베이션층의 표면에 수용성 유기물층을 마련함으로써, 박리 영역의 면적을 증대시켜, 박리액이 수용성 유기물층을 용해할 수 있도록 하고, 나아가, 수용성 유기물층 상에 피복된 포토레지스트 및 투명 전극을 제거함으로써, 투명 전극의 박리 효율을 향상시키게 된다.
상술한 바를 종합하면, 본 발명은 바람직한 실시예를 예로 들어 위와 같이 개시되었지만, 상술한 바람직한 실시예는 본 발명을 한정하기 위한 것이 결코 아니다. 본 분야의 통상의 기술자는, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서, 각종 변경 및 수정을 모두 할 수 있다. 따라서 본 발명의 보호 범위는 특허 청구 범위에서 한정한 범위를 기준으로 한다.

Claims (14)

  1. 어레이 기판의 제조 방법으로서,
    기판을 제공하는 단계 S10;
    상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
    상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료이고, 상기 수용성 유기물은 수산기, 알데히드기, 카르복시기, 아미노기 및 술폰산기 중 하나 또는 적어도 둘을 포함함 - ;
    상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작음 - ;
    상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
    상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
    상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함하는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성되는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 수용성 유기물 영역의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아지는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 단계 S50은, 에칭 가스를 사용하여 상기 패시베이션층에 대하여 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하고, 또한 상기 에칭 가스를 사용하여 상기 수용성 유기물층을 에칭하여, 상기 수용성 유기물층 패턴의 횡단면이 더욱 축소되도록 하는 것을 포함하는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 단계 S70은, 박리액을 사용하여 상기 수용성 유기물층 패턴을 박리하고, 또한 상기 포토레지스트층 패턴 및 상기 제2 전극을 박리하는 것을 포함하되, 상기 수용성 유기물층 패턴은 상기 박리액 속에서 용해되는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  6. 디스플레이 장치의 제조 방법으로서,
    어레이 기판의 제조 방법과 컬러 필터 기판의 제조 방법을 포함하되, 상기 어레이 기판의 제조 방법은,
    기판을 제공하는 단계 S10;
    상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
    상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료임 - ;
    상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작음 - ;
    상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
    상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
    상기 수용성 유기물층 및 상기 포토레지스트층을 박리하고, 또한 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 수용성 유기물은 수산기, 알데히드기, 카르복시기, 아미노기 및 술폰산기 중 하나 또는 적어도 둘을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성되는 것을 특징으로 하는, 디스플레이 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 수용성 유기물 영역의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아지는 것을 특징으로 하는, 디스플레이 장치의 제조 방법.
  10. 어레이 기판의 제조 방법으로서,
    기판을 제공하는 단계 S10;
    상기 기판의 표면에 패시베이션층을 증착시키는 단계 S20;
    상기 패시베이션층의 표면에 수용성 유기물층을 형성하는 단계 S30 - 상기 수용성 유기물은 물에 용해되기 쉬운 재료임 - ;
    상기 수용성 유기물층의 표면에 포토레지스트층을 도포하고, 상기 포토레지스트층에 대하여 노광 및 현상을 수행하여, 포토레지스트층 패턴 및 수용성 유기물층 패턴을 얻는 단계 S40 - 상기 포토레지스트층 패턴은 간격을 두고 마련된 복수의 포토레지스트 영역을 포함하고, 상기 수용성 유기물층 패턴은 간격을 두고 마련된 복수의 수용성 유기물 영역을 포함하며, 상기 포토레지스트 영역은 상기 수용성 유기물 영역의 상방에 마련되고, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 저면의 횡단면보다 작음 - ;
    상기 패시베이션층에 대하여 드라이 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하는 단계 S50;
    상기 기판 상에 투명 전극을 증착시키는 단계 S60 - 상기 투명 전극은 상기 기판의 표면을 덮는 제1 전극과 상기 포토레지스트층 패턴의 표면을 덮는 제2 전극을 포함함 - ; 및
    상기 수용성 유기물층 패턴 및 상기 포토레지스트층 패턴을 박리하고, 또한 상기 제2 전극을 제거하여, 상기 투명 전극이 패터닝되도록 하는 단계 S70을 포함하는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 수용성 유기물은 3,4-에틸렌디옥시티오펜 폴리머 및 폴리스티렌술폰산염의 2종의 물질로 구성되는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  12. 제10항에 있어서,
    상기 포토레지스트층에 대하여 노광 및 현상을 수행할 때, 현상액이 상기 수용성 유기물 영역의 횡방향에 대하여 에칭하므로, 상기 수용성 유기물 영역의 횡단면은 상기 포토레지스트 영역의 횡단면보다 작아지고, 상기 포토레지스트 영역이 사다리꼴을 나타내게 되어, 상기 포토레지스트 영역의 상부 횡단면은 하부 횡단면보다 작아지는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  13. 제10항에 있어서,
    상기 단계 S50은, 에칭 가스를 사용하여 상기 패시베이션층에 대하여 에칭을 수행하여, 상기 패시베이션층 패턴의 횡단면과 상기 수용성 유기물층 패턴의 횡단면이 서로 동일해지도록 하고, 또한 상기 에칭 가스를 사용하여 상기 수용성 유기물층을 에칭하여, 상기 수용성 유기물층 패턴의 횡단면이 더욱 축소되도록 하는 것을 포함하는 것을 특징으로 하는, 어레이 기판의 제조 방법.
  14. 제10항에 있어서,
    상기 단계 S70은, 박리액을 사용하여 상기 수용성 유기물층 패턴을 박리하고, 또한 상기 포토레지스트층 패턴 및 상기 제2 전극을 박리하는 것을 포함하되, 상기 수용성 유기물층 패턴은 상기 박리액 속에서 용해되는 것을 특징으로 하는, 어레이 기판의 제조 방법.
KR1020207019294A 2017-12-05 2018-01-04 Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법 KR102323956B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711264583.9A CN107785382A (zh) 2017-12-05 2017-12-05 阵列基板的制作方法及显示装置的制作方法
CN201711264583.9 2017-12-05
PCT/CN2018/071273 WO2019109445A1 (zh) 2017-12-05 2018-01-04 Tft 阵列基板的制作方法及显示装置的制作方法

Publications (2)

Publication Number Publication Date
KR20200091446A true KR20200091446A (ko) 2020-07-30
KR102323956B1 KR102323956B1 (ko) 2021-11-09

Family

ID=61430275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019294A KR102323956B1 (ko) 2017-12-05 2018-01-04 Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법

Country Status (5)

Country Link
EP (1) EP3723129A4 (ko)
JP (1) JP6947925B2 (ko)
KR (1) KR102323956B1 (ko)
CN (1) CN107785382A (ko)
WO (1) WO2019109445A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620079A (zh) * 2019-09-23 2019-12-27 武汉华星光电技术有限公司 一种阵列基板及其制备方法
US11526079B2 (en) 2020-04-14 2022-12-13 Tcl China Star Optoelectronics Technology Co., Ltd. Backplane unit and its manufacturing method and display device
CN111326082B (zh) * 2020-04-14 2021-08-03 Tcl华星光电技术有限公司 背板单元及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973610A (ja) * 1995-06-30 1997-03-18 Fujitsu Ltd 磁気抵抗効果型ヘッドの製造方法
JP2005128555A (ja) * 2003-10-23 2005-05-19 Lg Philips Lcd Co Ltd 表示素子用薄膜トランジスタ基板及びその製造方法
KR20060068304A (ko) * 2004-12-16 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113046A (en) * 1979-02-23 1980-09-01 Fujitsu Ltd Pattern forming method
JPH01123436A (ja) * 1987-11-06 1989-05-16 Oki Electric Ind Co Ltd 配線接続用金属の埋め込み法
JPH03119720A (ja) * 1989-10-03 1991-05-22 Nippon Telegr & Teleph Corp <Ntt> リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JP2003158062A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd レジストパターンの形成方法、配線形成方法及び電子部品
EP1510861A1 (en) * 2003-08-26 2005-03-02 Sony International (Europe) GmbH Method for patterning organic materials or combinations of organic and inorganic materials
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101176040A (zh) * 2005-04-14 2008-05-07 哈佛大学 用于微制造的牺牲层中可调整的溶解度
KR100829743B1 (ko) * 2005-12-09 2008-05-15 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
CN101459223B (zh) * 2007-12-12 2010-06-09 中国科学院微电子研究所 一种制备交叉线阵列结构有机分子器件的方法
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
KR101131804B1 (ko) * 2010-03-03 2012-03-30 건국대학교 산학협력단 광증폭소자용 어븀착화합물 조성물 및 어븀착화합물 복합체의 패턴 형성방법
KR101311446B1 (ko) * 2011-01-21 2013-09-25 금호석유화학 주식회사 수용성 수지 조성물 및 이를 이용하여 미세패턴을 형성하는 방법
KR101877448B1 (ko) * 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN104867942B (zh) * 2015-04-29 2018-03-06 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN106129063B (zh) * 2016-07-05 2019-06-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
CN106298646B (zh) * 2016-08-17 2019-07-02 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106783876B (zh) * 2016-12-13 2019-09-24 深圳市华星光电技术有限公司 Coa基板的制作方法及coa基板
CN107265880B (zh) * 2017-06-26 2020-01-03 信利光电股份有限公司 一种防眩光玻璃镀膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973610A (ja) * 1995-06-30 1997-03-18 Fujitsu Ltd 磁気抵抗効果型ヘッドの製造方法
JP2005128555A (ja) * 2003-10-23 2005-05-19 Lg Philips Lcd Co Ltd 表示素子用薄膜トランジスタ基板及びその製造方法
KR20060068304A (ko) * 2004-12-16 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Also Published As

Publication number Publication date
EP3723129A4 (en) 2021-09-15
KR102323956B1 (ko) 2021-11-09
JP6947925B2 (ja) 2021-10-13
WO2019109445A1 (zh) 2019-06-13
JP2021501473A (ja) 2021-01-14
EP3723129A1 (en) 2020-10-14
CN107785382A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
KR100290852B1 (ko) 에칭 방법
KR102323956B1 (ko) Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법
US8835100B2 (en) Double patterning by PTD and NTD process
KR20160032633A (ko) 패턴 형성 방법
US7943521B2 (en) Method for patterning a semiconductor device
CN113678230B (zh) 半导体装置的制造方法
US9097975B2 (en) Double patterning by PTD and NTD process
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
KR100620663B1 (ko) 반도체 소자의 제조 방법
CN109686654B (zh) 一种改善Lift-off工艺划片道形貌的方法
KR20200015770A (ko) 포토마스크 구조 및 어레이 기판 제조 방법
US10224349B1 (en) Method of manufacturing TFT array substrate and display device
CN116825618A (zh) 台阶微结构的制备方法
CN111137845A (zh) 形成图案化金属层的方法
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100522094B1 (ko) 반도체 장치의 패턴형성방법
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
US20220260916A1 (en) Dual developing method for defining different resist patterns
CN116230503A (zh) 一种改善晶圆选择性窗口扩散均匀性的工艺
CN118265437A (zh) 半导体器件的制造方法
KR100192439B1 (ko) 반도체 소자의 콘택 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant