KR20200088413A - 잔여 최소 시스템 정보 통신 방법 및 관련 장치 - Google Patents

잔여 최소 시스템 정보 통신 방법 및 관련 장치 Download PDF

Info

Publication number
KR20200088413A
KR20200088413A KR1020207017269A KR20207017269A KR20200088413A KR 20200088413 A KR20200088413 A KR 20200088413A KR 1020207017269 A KR1020207017269 A KR 1020207017269A KR 20207017269 A KR20207017269 A KR 20207017269A KR 20200088413 A KR20200088413 A KR 20200088413A
Authority
KR
South Korea
Prior art keywords
rmsi
detection window
rmsi detection
window
period
Prior art date
Application number
KR1020207017269A
Other languages
English (en)
Other versions
KR102443678B1 (ko
Inventor
콴동 가오
황 황
마오 옌
싱화 송
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20200088413A publication Critical patent/KR20200088413A/ko
Application granted granted Critical
Publication of KR102443678B1 publication Critical patent/KR102443678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0078—Timing of allocation
    • H04L5/0082—Timing of allocation at predetermined intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
    • H04W48/10—Access restriction or access information delivery, e.g. discovery data delivery using broadcasted information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/12—Wireless traffic scheduling
    • H04W72/1263—Mapping of traffic onto schedule, e.g. scheduled allocation or multiplexing of flows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Abstract

본 출원은 RMSI 통신 방법 및 관련 장치를 제공한다. 통신 방법은 다음을 포함한다: 단말 디바이스에 의해 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하는 단계- 오프셋 정보는, RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -; 및 단말 디바이스에 의해, RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신하는 단계. 본 출원에서 제공되는 RMSI 통신 방법 및 관련 장치는 RMSI를 송신하기 위해 사용될 수 있다.

Description

잔여 최소 시스템 정보 통신 방법 및 관련 장치
본 출원은 2017년 11월 17일자로 중국 특허청에 출원되고 발명의 명칭이 "잔여 최소 시스템 정보 통신 방법 및 관련 장치(REMAINING MINIMUM SYSTEM INFORMATION COMMUNICATION METHOD AND RELATED APPARATUS)"인 중국 특허 출원 제201711148422.3호에 대한 우선권을 주장하며, 이는 그 전체가 본 명세서에 참조로 포함된다.
본 출원은 통신 분야에 관한 것이며, 더 구체적으로는 잔여 최소 시스템 정보(remaining minimum system information, RMSI) 통신 방법, 단말 디바이스, 네트워크 디바이스, 및 컴퓨터 판독가능 저장 매체에 관한 것이다.
NR에서의 RMSI 송신이 스몰 윈도우(small window)에 기초하여 구성된다는 것이 종래 기술에서 제안된다. 즉, 종래 기술에서는 RMSI가 스몰 윈도우에 기초하여 검출될 수 있다는 것이 제안된다. 그러나, 스몰 윈도우에 기초하여 RMSI를 검출하는 방법은 종래 기술에서 더 제공되지 않는다. 따라서, RMSI 통신 방법이 제안될 필요가 있다.
본 출원은 RMSI를 송신하기 위한 RMSI 통신 방법 및 관련 장치를 제공한다.
제1 양태에 따르면, 본 출원은 RMSI 통신 방법을 제공한다. 이 방법은 다음을 포함한다: 단말 디바이스에 의해 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하는 단계- 오프셋 정보는, RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -; 및 단말 디바이스에 의해, RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신하는 단계.
이 통신 방법에서, 단말 디바이스는 RMSI 검출 윈도우의 위치를 학습하고 RMSI 검출 윈도우에서 RMSI를 수신할 수 있다.
가능한 설계에서, 제1 RMSI 검출 윈도우는 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우이다.
가능한 설계에서, RMSI 기간에서의 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 제1 시스템 프레임의 시간 정보에 기초하여 결정된다.
가능한 설계에서, 제1 시스템 프레임의 시간 정보는 제1 시스템 프레임의 제1 서브프레임 또는 제1 시스템 프레임의 제1 슬롯이다.
가능한 설계에서, RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정된다.
가능한 설계에서, 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정된다.
가능한 설계에서, SS/PBCH 블록은 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록이다.
가능한 설계에서, RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적이다.
가능한 설계에서, RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는다.
가능한 설계에서, RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정된다.
가능한 설계에서, RMSI 검출 윈도우의 시작 시간 위치는 RMSI 검출 윈도우의 지속기간과 관련된다.
가능한 설계에서, RMSI 제어 정보의 주파수 위치는 RMSI 검출 윈도우의 지속기간 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI의 서브캐리어 간격은 RMSI 검출 윈도우의 시작 시간 위치 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI 제어 정보의 주파수 위치는 RMSI 검출 윈도우의 시작 시간 위치 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI 검출 윈도우의 시작 위치는 하프 시스템 프레임에서의 제1 슬롯에 관련된다.
제2 양태에 따르면, 본 출원은 RMSI 통신 방법을 제공한다. 통신 방법은 다음을 포함한다: 네트워크 디바이스에 의해 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하는 단계- 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -; 및 네트워크 디바이스에 의해, RMSI 검출 윈도우의 위치에 기초하여 RMSI를 전송하는 단계.
이러한 통신 방법에서, 네트워크 디바이스는 대응하는 RMSI 검출 윈도우에서 RMSI를 단말 디바이스에 전송할 수 있어, 단말 디바이스가 RMSI를 수신할 수 있게 한다.
가능한 설계에서, 제1 RMSI 검출 윈도우는 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우이다.
가능한 설계에서, RMSI 기간에서의 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 제1 시스템 프레임의 시간 정보에 기초하여 결정된다.
가능한 설계에서, 제1 시스템 프레임의 시간 정보는 제1 시스템 프레임의 제1 서브프레임 또는 제1 시스템 프레임의 제1 슬롯이다.
가능한 설계에서, RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정된다.
가능한 설계에서, 검출 윈도우의 기준 위치는 RMSI 검출 윈도우 기간에서 설정된 제1 SS/PBCH 버스트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정된다.
가능한 설계에서, SS/PBCH 블록은 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록이다.
가능한 설계에서, RMSI 검출 윈도우 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적이다.
가능한 설계에서, RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는다.
가능한 설계에서, RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정된다.
가능한 설계에서, RMSI 검출 윈도우의 시작 시간 위치는 RMSI 검출 윈도우의 지속기간과 관련된다.
가능한 설계에서, RMSI 제어 정보의 주파수 위치는 RMSI 검출 윈도우의 지속기간 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI의 서브캐리어 간격은 RMSI 검출 윈도우의 시작 시간 위치 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI 제어 정보의 주파수 위치는 RMSI 검출 윈도우의 시작 시간 위치 및/또는 시간 위치와 관련된다.
가능한 설계에서, RMSI 검출 윈도우의 시작 위치는 하프 시스템 프레임에서의 제1 슬롯에 관련된다.
제3 양태에 따르면, 본 출원의 실시예는 단말 디바이스를 제공하고, 단말 디바이스는 제1 양태에 따른 통신 방법에서 단말 디바이스의 액션을 구현하기 위한 기능을 갖는다. 이러한 기능은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 하나 이상의 모듈, 예를 들어, 전술한 기능에 대응하는 프로세서 및 메모리를 포함한다. 메모리는 관련된 명령어를 저장하고, 프로세서는 전술한 통신 방법에서의 각각의 처리 단계를 완료하기 위해 메모리에서의 명령어를 실행한다.
가능한 설계에서, 단말 디바이스는 수신기 및 프로세서를 포함하고, 여기서
프로세서는 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하도록 구성되고- 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -; 및
수신기는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신하도록 구성된다.
단말 디바이스는 메모리를 추가로 포함할 수 있고, 메모리는 프로세서에 결합되고, 단말 디바이스의 필요한 프로그램 명령어 및 필요한 데이터를 저장한다.
단말 디바이스는 송신기를 추가로 포함할 수 있고, 송신기는 정보를 네트워크 디바이스에 전송하도록 구성된다.
제4 양태에 따르면, 본 출원의 실시예는 네트워크 디바이스를 제공하고, 네트워크 디바이스는 제2 양태에 따른 통신 방법에서 단말 디바이스의 액션을 구현하기 위한 기능을 갖는다. 이러한 기능은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 하나 이상의 모듈, 예를 들어, 전술한 기능에 대응하는 프로세서 및 메모리를 포함한다. 메모리는 관련된 명령어를 저장하고, 프로세서는 전술한 통신 방법에서의 각각의 처리 단계를 완료하기 위해 메모리에서의 명령어를 실행한다.
가능한 설계에서, 네트워크 디바이스는 송신기 및 프로세서를 포함하고, 여기서
프로세서는 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하도록 구성되고- 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -; 및
송신기는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 전송하도록 구성된다.
네트워크 디바이스는 메모리를 추가로 포함할 수 있고, 메모리는 프로세서에 결합되고, 네트워크 디바이스의 필요한 프로그램 명령어 및 필요한 데이터를 저장한다.
네트워크 디바이스는 수신기를 추가로 포함할 수 있고, 여기서 수신기는 다른 디바이스에 의해 전송된 정보를 수신하도록 구성된다.
제5 양태에 따르면, 본 출원은 컴퓨터 판독가능 저장 매체를 제공한다. 컴퓨터 판독가능 저장 매체는 단말 디바이스에 의해 실행되는 프로그램 코드를 저장한다. 프로그램 코드는 제1 양태에 따른 통신 방법을 수행하기 위해 사용되는 명령어를 포함한다.
제6 양태에 따르면, 본 출원은 컴퓨터 판독가능 저장 매체를 제공한다. 컴퓨터 판독가능 저장 매체는 네트워크 디바이스에 의해 실행되는 프로그램 코드를 저장한다. 프로그램 코드는 제2 양태에 따른 통신 방법을 수행하기 위해 사용되는 명령어를 포함한다.
제7 양태에 따르면, 본 출원은 명령어를 포함하는 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품이 단말 디바이스 상에서 실행될 때, 단말 디바이스는 제1 양태에 따라 통신 방법을 수행할 수 있게 된다.
제8 양태에 따르면, 본 출원은 명령어를 포함하는 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품이 네트워크 디바이스 상에서 실행될 때, 네트워크 디바이스는 제2 양태에 따라 통신 방법을 수행할 수 있게 된다.
제9 양태에 따르면, 본 출원은 시스템 칩을 제공하고, 시스템 칩은 입력/출력 인터페이스, 적어도 하나의 프로세서, 적어도 하나의 메모리 및 버스를 포함한다. 적어도 하나의 메모리는 명령어를 저장하도록 구성되고, 적어도 하나의 프로세서는 제1 양태 또는 제2 양태에 따른 통신 방법에서의 동작을 수행하기 위해 적어도 하나의 메모리에서 명령어를 호출하도록 구성된다.
도 1은 본 출원의 실시예에 따른 통신 방법을 사용하는 통신 시스템의 개략 아키텍처 도면이다;
도 2는 본 출원의 실시예에 따른 통신 방법의 개략 흐름도이다;
도 3은 본 출원의 실시예에 따른, RMSI 및 SS/PBCH 블록의 전송의 개략도이다;
도 4는 본 출원의 실시예에 따른, RMSI 및 SS/PBCH 블록의 전송의 개략도이다;
도 5는 본 출원의 실시예에 따른, RMSI 및 SS/PBCH 블록의 전송의 개략도이다;
도 6은 본 출원의 실시예에 따른, RMSI 및 SS/PBCH 블록의 전송의 개략도이다;
도 7은 본 출원의 다른 실시예에 따른 통신 방법의 개략 흐름도이다;
도 8은 본 출원의 실시예에 따른 단말 디바이스의 개략 구조도이다; 및
도 9는 본 출원의 실시예에 따른 네트워크 디바이스의 개략 구조도이다.
다음은 첨부 도면들을 참조하여 본 출원의 기술적 해결책들을 설명한다.
도 1은 본 출원의 실시예가 적용되는 시스템의 개략도이다. 도 1에 도시된 바와 같이, 시스템(100)은 네트워크 디바이스(102) 및 단말 디바이스들(104, 106, 108, 110, 112 및 114)을 포함할 수 있다. 네트워크 디바이스는 단말 디바이스들에 무선으로 접속된다.
도 1에서, 시스템이 하나의 네트워크 디바이스를 포함하는 것은 단지 설명을 위한 예로서 사용되지만, 본 출원의 이 실시예는 이에 제한되지 않는다는 것을 이해해야 한다. 예를 들어, 시스템은 대안적으로 더 많은 네트워크 디바이스들을 포함할 수 있다. 유사하게, 시스템은 대안적으로 더 많은 단말 디바이스들을 포함할 수 있다. 시스템은 또한 네트워크라고도 지칭할 수 있다는 것을 이해해야 한다. 본 출원의 이 실시예는 그것에 대한 제한을 설정하지 않는다.
단말 디바이스는 또한 사용자 장비(User Equipment, UE), 액세스 단말, 가입자 유닛, 가입자 스테이션, 이동국, 모바일 콘솔, 원격국, 원격 단말, 모바일 디바이스, 사용자 단말, 단말, 무선 통신 디바이스, 사용자 에이전트, 또는 사용자 장치일 수 있다. 액세스 단말은 셀룰러 폰, 무코드식(cordless) 전화, 세션 개시 프로토콜(Session Initiation Protocol, SIP) 폰, 무선 로컬 루프(Wireless Local Loop, WLL) 스테이션, 개인 휴대 정보 단말기(Personal Digital Assistant, PDA), 무선 통신 기능을 갖는 핸드헬드 디바이스, 무선 모뎀에 접속된 컴퓨팅 디바이스 또는 다른 처리 디바이스, 차량내 디바이스, 웨어러블 디바이스, 장래의 5G 네트워크에서의 단말 디바이스, 장래의 진화된 공중 육상 모바일 네트워크(Public Land Mobile Network, PLMN)에서의 단말 디바이스 등일 수 있다.
제한 대신에 예로서, 본 출원의 실시예들에서, 단말 디바이스는 대안적으로 웨어러블 디바이스일 수 있다. 웨어러블 디바이스는 웨어러블 지능형 디바이스라고도 지칭될 수 있고, 웨어러블 기술을 사용함으로써 일상복 상에 지능형 설계 및 개발을 수행함으로써 획득되는 안경, 장갑, 시계, 의류, 및 신발과 같은 웨어러블 디바이스들의 일반적인 용어이다. 웨어러블 디바이스는 신체에 직접 착용되거나 또는 사용자의 옷 또는 액세서리 내에 통합된 휴대용 디바이스이다. 웨어러블 디바이스는 하드웨어 디바이스보다 더 많고, 소프트웨어 지원, 데이터 교환, 및 클라우드 상호작용을 통해 강력한 기능들을 구현한다. 넓은 의미에서, 웨어러블 지능형 디바이스들은 포괄적인 기능들을 제공하고 스마트폰과 독립적인 모든 또는 일부 기능들을 구현할 수 있는 대형 디바이스, 예를 들어, 스마트시계 또는 스마트 안경을 포함하고; 디바이스 예를 들어, 서명 모니터링을 위해 사용되는 다양한 타입들의 스마트 밴드들 및 스마트 보석을 포함하고, 그것은 단지 특정 타입의 애플리케이션 기능들을 위해 의도되고 스마트폰과 같은 다른 디바이스와 협력하여 사용될 필요가 있다.
네트워크 디바이스는 단말 디바이스와 통신하도록 구성된 디바이스일 수 있다. 네트워크 디바이스는 모바일 통신에 대한 글로벌 시스템(Global System of Mobile communication, GSM)에서의 베이스 트랜시버 스테이션(Base Transceiver Station, BTS) 또는 코드 분할 다중 액세스(Code Division Multiple Access, CDMA)일 수 있고, 광대역 코드 분할 다중 액세스(Wideband Code Division Multiple Access, WCDMA) 시스템에서의 노드B(NodeB, NB)는 롱 텀 에볼루션(Long Term Evolution, LTE) 시스템에서의 진화된 노드B(Evolutional Node B, eNB, 또는 eNodeB)일 수 있거나, 클라우드 무선 액세스 네트워크(Cloud Radio Access Network, CRAN) 시나리오에서의 무선 제어기일 수 있다. 대안적으로, 네트워크 디바이스는 중계국, 액세스 노드, 차량내 디바이스, 웨어러블 디바이스, 장래의 5G 네트워크의 네트워크 디바이스, 장래의 진화된 PLMN 네트워크의 네트워크 디바이스 등일 수 있다.
또한, 본 출원의 실시예들에서, 네트워크 디바이스는 셀에 대한 서비스를 제공한다. 단말 디바이스는 셀에 의해 사용되는 송신 리소스(예를 들어, 주파수 도메인, 즉 스펙트럼 리소스)를 사용하여 네트워크 디바이스와 통신하고, 셀은 네트워크 디바이스(예를 들어, 기지국)에 대응하는 셀일 수 있다. 셀은 매크로 기지국에 속할 수 있거나 스몰 셀(small cell)에 대응하는 기지국에 속할 수 있다. 본 명세서에서, 스몰 셀은: 메트로 셀(Metro cell), 마이크로 셀(Micro cell), 피코 셀(Pico cell), 펨토 셀(Femto cell) 등을 포함할 수 있다. 이 스몰 셀들은 작은 커버리지 및 낮은 송신 전력을 특징으로 하며, 높은 레이트 데이터 송신 서비스를 제공하는데 적합하다. 또한, 셀은 대안적으로 하이퍼셀(Hypercell)일 수 있다.
본 출원의 실시예들에서, 준 공동 위치(quasi co-location, QCL) 수단은 다음의 파라미터들: 도달 각도(angle of arrival, AoA), 지배적 도달 각도(Dominant AoA), 평균 도달 각도, 도달 각도의 파워 각 스펙트럼(power angular spectrum (PAS) of AoA), 출발 각도(angle of departure, AoD), 지배적 출발 각도, 평균 출발 각도, 출발 각도의 파워 각 스펙트럼, UE 송신 빔포밍, UE 수신 빔포밍, 공간 채널 상관, 기지국 송신 빔포밍, 기지국 수신 빔포밍, 평균 채널 이득, 평균 채널 지연, 지연 확산(delay spread), 도플러 확산(Doppler spread) 등 중 적어도 하나의 관점에서 명확한 대응을 갖거나 또는 동일하다는 것을 의미한다.
동일한 공간 수신 파라미터 및/또는 동일한 안테나 포트를 갖는 동일한 다운링크 신호/기지국 빔/단말 빔 수단을 갖는 것은, 예를 들어, 다음의 파라미터들: 도달 각도, 지배적 도달 각도 Dominant AoA, 평균 도달 각도, 도달 각도의 파워 각 스펙트럼, 출발 각도, 지배적 출발 각도, 평균 출발 각도, 출발 각도의 파워 각 스펙트럼, 단말기 송신 빔포밍, UE 수신 빔포밍, 공간 채널 상관, 기지국 송신 빔포밍, 기지국 수신 빔포밍, 평균 채널 이득, 평균 채널 지연, 지연 확산, 도플러 확산 등 중 적어도 하나에 관점에서 명확한 대응을 갖거나 동일한 것이다.
RMSI 검출 윈도우 및 SS/PBCH 블록이 연관되거나 QCL 관계에 있을 때, RMSI 및 SS/PBCH는 동일한 안테나 포트를 가질 수 있고/있거나 동일한 빔을 사용하여 전송될 수 있다.
본 출원에서의 RMSI 검출 윈도우는 또한 RMSI 모니터링 윈도우로서 지칭된다. RMSI 모니터링 윈도우는 RMSI의 물리적 다운링크 제어 채널(PDCCH) 모니터링 윈도우일 수 있거나, RMSI의 물리적 다운링크 공유 채널(PDSCH) 모니터링 윈도우일 수 있거나, RMSI의 제어 정보 세트(CORESET) 모니터링 윈도우일 수 있거나, 데이터 정보의 모니터링 윈도우일 수 있거나, 또는 RMSI 제어 정보의 모니터링 윈도우일 수 있다.
도 2는 본 출원의 실시예에 따른 RMSI 통신 방법의 개략 흐름도이다. 도 2에서, 네트워크 디바이스는 전술한 네트워크 디바이스일 수 있고, 단말 디바이스는 전술한 단말 디바이스일 수 있다. 물론, 실제 시스템에서, 네트워크 디바이스들의 수량 및 네트워크 디바이스들의 수량은 이 실시예 또는 다른 실시예에서의 예로 제한되지 않을 수 있다. 세부사항들은 아래에서 설명되지 않는다.
S210. 단말 디바이스는, 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하고, 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋(window offset)에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정됨 -;
S220. 단말 디바이스는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신한다.
제1 RMSI 검출 윈도우는 시간 인덱스가 0인 동기화 신호(synchronization signal, SS)/물리적 브로드캐스트 채널(physical broadcast channel, PBCH) 블록(block)에 대응하는 RMSI 검출 윈도우이다.
SS/PBCH 블록의 시간 인덱스는 RMSI 검출 윈도우의 시간 인덱스로서 사용될 수 있다. SS/PBCH 블록의 시간 인덱스는 후보 SS/PBCH 블록의 시간 인덱스일 수 있거나, 실제로 전송된 SS/PBCH 블록의 시간 인덱스일 수 있다. 후보 SS 블록의 시간 인덱스는 또한 가능하게 송신된 SS 블록의 시간 인덱스라고 지칭될 수 있다. 후보 SS 블록의 시간 인덱스는 줄여서 후보 SS 블록의 인덱스로서 지칭될 수 있다.
대안적으로, RMSI 검출 윈도우의 시간 인덱스는 미리 정의될 수 있다.
대안적으로, RMSI 검출 윈도우의 위치는, SS/PBCH 블록의 시간 인덱스와 연관된, RMSI 검출 윈도우의 시간 인덱스에 기초하여 결정될 수 있다.
RMSI 검출 윈도우의 지속기간은 미리 정의될 수 있거나, 단말 디바이스에 대해 네트워크 디바이스에 의해 구성될 수 있다.
적어도 2개의 인접한 검출 윈도우는 시간 상 연속적일 수 있다. 적어도 2개의 검출 윈도우는 동일한 지속기간을 가질 수 있다.
RMSI 검출 윈도우의 오프셋은 RMSI 검출 윈도우의 시작 시간과 RMSI 검출 윈도우 검출 윈도우의 기준 위치 사이의 오프셋일 수 있다.
검출 윈도우의 오프셋의 입도 또는 시간 유닛은 하프 프레임, 프레임, 슬롯, 서브프레임, 또는 심벌일 수 있다. window offset을 표현하기 위한 방법은 슬롯, (ms 유닛의) 절대 시간, 서브프레임, 하프 프레임, 또는 심벌에 기초할 수 있다.
window offset이 슬롯에 기초하여 표현될 때, 추가로, window offset의 유닛 길이는 서브캐리어 간격(SCS)과 관련될 수 있다. 예를 들어, SCS가 15KHz일 때, window offset의 유닛 길이는 1개의 슬롯, 5개의 슬롯, 또는 10개의 슬롯일 수 있거나; SCS가 30KHz일 때, window offset의 유닛 길이는 1개의 슬롯, 5개의 슬롯, 10개의 슬롯, 또는 20개의 슬롯일 수 있거나; SCS가 60KHz일 때, window offset의 유닛 길이는 1개의 슬롯, 5개의 슬롯, 10개의 슬롯, 20개의 슬롯, 또는 40개의 슬롯일 수 있거나; 또는, SCS가 120KHz일 때, window offset의 유닛 길이는 1개의 슬롯, 5개의 슬롯, 10개의 슬롯, 20개의 슬롯, 40개의 슬롯, 또는 80개의 슬롯일 수 있다.
window offset은 네트워크 디바이스에 의해 표시되지 않고 단말 디바이스 상에 미리 구성될 수 있거나, 네트워크 디바이스에 의해 표시될 수 있다. 예를 들어, 네트워크 디바이스는 1 비트, 2 비트, 또는 3 비트를 사용하여 window offset을 표시할 수 있다. window offset은 복수의 값을 가질 수 있다. 값들은 0, 0.5 프레임, 1 프레임, 1.5 프레임, 2 프레임, 2.5 프레임, 3 프레임, 3.5 프레임, 4 프레임, 4.5 프레임, 5 프레임, 5.5 프레임, 6 프레임, 6.5 프레임, 7 프레임, 및 7.5 프레임의 전부 또는 일부일 수 있다. 3 비트들은 0, 10ms, 20ms, 30ms, 40ms, 50ms, 60ms, 또는 70ms를 표시할 수 있다.
window offset이 1 비트를 사용하여 표시될 때, SCS가 15KHz이면, 1 비트는 window offset이 0개의 슬롯 또는 5개의 슬롯인 것을 표시할 수 있거나, 또는 1 비트는 window offset이 5개의 슬롯 또는 10개의 슬롯인 것을 표시할 수 있거나; SCS가 30KHz인 경우, 1 비트는 window offset이 0개의 슬롯 또는 10개의 슬롯인 것을 표시할 수 있거나, 또는 1 비트는 window offset이 10개의 슬롯 또는 20개의 슬롯인 것을 표시할 수 있거나; SCS가 60KHz인 경우, 1 비트는 window offset이 0개의 슬롯 또는 20개의 슬롯인 것을 표시할 수 있거나, 또는 1 비트는 window offset이 20개의 슬롯 또는 40개의 슬롯인 것을 표시할 수 있거나; 또는, SCS가 120KHz이면, 1 비트는 window offset이 0개의 슬롯 또는 40개의 슬롯인 것을 표시할 수 있거나, 또는 1 비트는 window offset이 40개의 슬롯 또는 80개의 슬롯인 것을 표시할 수 있다. 대안적으로, 시간 유닛은 다른 표현 방법으로 동등하게 변환될 수 있다. 예를 들어, SCS가 15KHz인 경우, 1 비트는 window offset이 5개의 슬롯 또는 10개의 슬롯인 것을 표시할 수 있거나, 10개의 슬롯은 1 비트가 window offset이 5ms 또는 10ms라는 것을 표시할 수 있다는 것으로 동등하게 변환될 수 있다. 이것은 이하의 실시예들에서도 적용가능하고, 세부 사항들은 설명되지 않는다.
window offset이 2 비트를 사용하여 표시될 때, SCS가 15KHz이면, 2 비트는 window offset이 0개의 슬롯, 5개의 슬롯, 10개의 슬롯, 또는 15개의 슬롯인 것을 표시할 수 있거나, 또는 2 비트는 window offset이 5개의 슬롯, 10개의 슬롯, 15개의 슬롯, 또는 20개의 슬롯인 것을 표시할 수 있거나; SCS가 30KHz이면, 2 비트는 window offset이 0개의 슬롯, 10개의 슬롯, 20개의 슬롯, 또는 30개의 슬롯인 것을 표시할 수 있거나, 또는 2 비트는 window offset이 10개의 슬롯, 20개의 슬롯, 30개의 슬롯, 또는 40개의 슬롯인 것을 표시할 수 있거나; SCS가 60KHz이면, 2 비트는 window offset이 0개의 슬롯, 20개의 슬롯, 40개의 슬롯, 또는 60개의 슬롯인 것을 표시할 수 있거나, 또는 2 비트는 window offset이 20개의 슬롯, 40개의 슬롯, 60개의 슬롯, 또는 80개의 슬롯인 것을 표시할 수 있거나; 또는, SCS가 120KHz이면, 2 비트는 window offset이 0개의 슬롯, 40개의 슬롯, 80개의 슬롯, 또는 120개의 슬롯인 것을 표시할 수 있거나, 또는 2 비트는 window offset이 40개의 슬롯, 80개의 슬롯, 120개의 슬롯, 또는 160개의 슬롯인 것을 표시할 수 있다.
대안적으로, window offset의 시간 유닛은 다른 시간 값, 예를 들어, 0개의 슬롯 내지 63개의 슬롯 중 임의의 값일 수 있다.
대안적으로, window offset의 값은 절대 시간 유닛을 사용하여 구성될 수 있다. 예를 들어, 표시 정보가 2 비트일 때, window offset은 0 밀리초(ms), 5ms, 10ms 또는 15ms일 수 있거나, 또는 window offset은 5ms, 10ms, 15ms, 또는 20ms일 수 있고, 시간 유닛은 5ms이다. 표시 정보가 1 비트일 때, window offset은 0ms 또는 5ms일 수 있거나, 또는 window offset은 5ms 또는 10ms일 수 있고, 시간 유닛은 5ms이다.
대안적으로, window offset의 시간 유닛은 하프-프레임일 수 있다. 예를 들어, window offset은 0개의 하프-프레임, 1개의 하프-프레임, 2개의 하프-프레임일 수 있다.
상이한 검출 윈도우들은 상이한 window offset들을 가질 수 있다. 예를 들어, SS/PBCH 블록의 인덱스가 검출 윈도우들의 최대 수량 N보다 크고 RMSI가 다음 프레임 또는 K개의 인접 프레임에서 송신될 때, 상이한 검출 윈도우들은 상이한 window offset들을 가질 수 있다.
예를 들어, 적어도 2개의 인접한 window offset이 동일할 수 있거나, 적어도 2개의 인접한 window offset이 상이할 수 있다.
RMSI 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때, RMSI의 SCS는 SS/PBCH 블록의 SCS와 동일하기 때문에, RMSI의 SCS를 표시하기 위한 1-비트 데이터는 window offset의 일부 또는 모든 값들을 표시하기 위해 사용될 수 있거나, 또는 RMSI의 SCS를 표시하기 위한 1-비트 데이터는 window offset을 표시하는 비트 데이터의 일부로서 사용될 수 있다.
RMSI 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때, 각각의 검출 윈도우의 지속기간은 고정 값, 예를 들어, 0.5ms일 수 있다. 따라서, 검출 윈도우의 지속기간은 구성되지 않을 수 있다. 이 경우, 검출 윈도우의 지속기간을 표시하기 위해 사용되는 비트는 window offset을 표시하기 위해 사용될 수 있다.
RMSI 검출 윈도우의 위치는 RMSI 검출 윈도우의 시작 시간일 수 있다. 검출 윈도우의 시작 시간은 검출 윈도우의 시작 위치라고도 지칭될 수 있다.
RMSI 검출 기간은 4개의 방법을 사용하여 PBCH에 대해 구성될 수 있다. 제1 방법에서, RMSI 검출 기간은 직접 구성된다. 예를 들어, 1 비트는 RMSI 검출 기간이 20ms 또는 40ms인 것을 표시하기 위해 사용될 수 있거나, 또는 1 비트는 RMSI 검출 기간이 40ms 또는 80ms인 것을 표시하기 위해 사용될 수 있거나, 또는 1 비트는 RMSI 검출 기간이 20ms 또는 80ms인 것을 표시하기 위해 사용될 수 있다.
제2 방법에서, RMSI 검출 기간은 PBCH의 기간의 배수로 구성되고, 1 비트 정보는 배수가 1 폴드 또는 2 폴드인 것을 표시하기 위해 사용될 수 있다.
제3 방법에서, 고정된 RMSI 검출 기간이 구성되거나, PBCH의 기간에 대한 RMSI 검출 기간의 배수가 표시된다. 예를 들어, 1 비트는 RMSI 검출 기간이 20ms로 고정되는지 또는 SS/PBCH 버스트 세트의 기간과 동일한지를 표시하기 위해 사용되거나, 또는 1 비트는 RMSI 검출 기간이 40ms로 고정되는지 또는 SS/PBCH 버스트 세트의 기간과 동일한지를 표시하기 위해 사용된다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간과 관련이 없을 때, 제4 방법에서, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간과 동일한지 또는 SS/PBCH 버스트 세트의 기간보다 큰지가 표시된다. RMSI 기간이 SS 버스트 세트의 기간과 동일할 때, RMSI 검출 윈도우의 위치는 RMSI 검출 기간이 표시되지 않더라도 결정될 수 있다. 그러나, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간보다 클 때, RMSI와 연관된 SS 버스트 세트의 프레임 위치가 블라인드 검출될 필요가 있다.
대안적으로, RMSI 검출 기간이 표시될 수 있고, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간과 동일한지 또는 SS/PBCH 버스트 세트의 기간이 RMSI 검출 기간보다 작은지가 또한 표시될 수 있다. 이 경우, 블라인드 검출이 수행될 필요가 없다.
RMSI의 송신을 용이하게 하기 위해, 하나의 서브프레임에서의 RMSI 검출 윈도우들의 최대 수량은 N으로 설정될 수 있다. SS/PBCH 블록의 인덱스(후보 SS/PBCH 블록의 시간 인덱스 및/또는 실제로 송신된 SS/PBCH 블록의 인덱스를 포함함)가 N보다 클 때, RMSI는 다음 프레임 또는 K개의 인접 프레임에서 송신될 수 있다. SS/PBCH 블록의 인덱스(후보 SS/PBCH 블록의 시간 인덱스 및/또는 실제로 송신된 SS/PBCH 블록의 인덱스를 포함함)가 N보다 작거나 같을 때, RMSI는 검출 윈도우의 시작 위치가 위치하는 프레임 또는 현재 프레임에서 전송될 수 있다.
예를 들어, SS/PBCH 블록 및 페이징 메시지 또는 RMSI가 시분할 다중화 방식으로 송신될 때, RMSI 또는 페이징 메시지는 SS/PBCH 블록의 것과 상이한 하프 프레임에서 송신될 수 있거나, 또는 마지막으로 실제로 송신된 또는 가능하게 송신된 SS/PBCH 블록 이후 송신될 수 있다.
검출 윈도우의 기준 위치는 고정적이거나 절대적일 수 있다. 예를 들어, 검출 윈도우의 기준 위치는, RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 RMSI 검출 기간에서의 제1 시스템 프레임의 시간 정보에 기초하여 결정될 수 있다. 예를 들어, 제1 시스템 프레임의 시간 정보는 제1 시스템 프레임의 제1 서브프레임 또는 제1 시스템 프레임의 제1 슬롯일 수 있다.
대안적으로, 검출 윈도우의 기준 위치는 SS/PBCH 블록의 위치와 관련될 수 있다. 예를 들어, 검출 윈도우의 기준 위치는 RMSI 검출 기간에서 제1 SS/PBCH 버스트(burst) 세트(set) 내의 제1 SS/PBCH 블록의 위치(프레임 및/또는 슬롯 및 심벌)에 기초하여 결정될 수 있다. 다른 예를 들어, 검출 윈도우의 기준 위치는, RMSI 검출 기간에서 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치일 수 있다.
검출 윈도우의 위치를 결정할 때, 단말 디바이스는 RMSI의 SCS 및 SS/PBCH 블록의 SCS에 기초하여 검출 윈도우의 위치를 추가로 결정할 수 있다.
RMSI의 SCS가 SS/PBCH 블록의 SCS와 동일할 때, 검출 윈도우의 위치가 직접 결정될 수 있다. RMSI의 SCS가 SS/PBCH 블록의 SCS와 상이할 때, 검출 윈도우의 기준 위치 및/또는 검출 윈도우의 오프셋은 동일한 SCS에 기초하는 값들로 변환될 수 있고, 그 후 검출 윈도우의 위치가 결정된다.
전술한 바와 같이, RMSI 검출 윈도우의 기준 위치는 고정될 수 있다. 다음은 RMSI 검출 윈도우의 기준 위치가 고정될 수 있을 때 RMSI 검출 윈도우의 위치를 어떻게 결정하는지를 설명한다.
RMSI 검출 윈도우의 기준 위치가 RMSI 기간에서 고정되는 것은: RMSI 검출 윈도우의 기준 위치의 프레임 위치가 고정되고, RMSI 검출 윈도우의 기준 위치의 인트라 프레임 위치가 고정된다는 것을 포함할 수 있다. 기준 위치가 위치하는 프레임은 기준 프레임이라고 지칭될 수 있다.
이 경우, 단말 디바이스는 오프셋 정보, 검출 윈도우의 시간 인덱스, 및 RMSI 검출 윈도우의 지속기간에 기초하여 RMSI 검출 윈도우의 위치를 결정할 수 있다.
본 명세서에서의 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우의 기준 위치일 수 있거나, 또는 제N RMSI 검출 윈도우의 기준 위치일 수 있다. N은 RMSI 검출 기간에서의 검출 윈도우들의 수량이다.
검출 윈도우의 기준 위치는 2개의 부분으로 분할될 수 있다. 제1 부분은 검출 윈도우의 기준 위치의 프레임 위치이고; 다시 말해서, 제1 부분은 검출 윈도우의 기준 위치가 위치하는 시스템 프레임의 프레임 번호이다. 제2 부분은 검출 윈도우의 기준 위치의 인트라-프레임 위치이다.
제1 부분은 식을 사용하여 계산될 수 있다. 계산 방법은 다음과 같다: SFN mod y=k1. SFN은 검출 윈도우의 기준 위치가 위치하는 시스템 프레임의 프레임 번호를 나타내고, mod는 모듈로 연산을 나타내고, y는 프레임으로 측정되는 RMSI 검출 기간을 나타내고, k1은 미리 정의된 값이다.
예를 들어, k1은 고정된 값일 수 있고, 예를 들어, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 또는 15 중 임의의 값일 수 있다. 예를 들어, k1은 0이다.
예를 들어, k1은 네트워크 디바이스에 의해 전송된 정보에 기초하여 구성될 수 있다. 예를 들어, 네트워크 디바이스는 물리적 브로드캐스트 채널(PBCH)을 사용하여 k1을 구성할 수 있다.
예를 들어, k1은 암시적 방식으로 구성될 수 있다. 예를 들어, k1의 값은 PBCH의 변조 및 코딩 스킴, PBCH의 순환 중복 검사(cyclic redundancy check, CRC), 스크램블링 방식, 또는 순환 시프트(cyclic shift)를 사용함으로써 암시적으로 표시될 수 있다. 예를 들어, k1의 값은 1 차 동기화 신호(PSS)의 주파수, 2차 동기화 신호(SSS)의 주파수, PSS의 시간 도메인 위치, SSS의 시간 도메인 위치, PSS의 순환 시프트, PSS의 순환 시프트, DMRS, SSS의 상이한 시퀀스들, 또는 PSS의 상이한 시퀀스들을 사용하여 암시적으로 표시될 수 있다.
검출 윈도우의 기준 위치의 제2 부분은 슬롯에 기초할 수 있거나, 또는 서브프레임에 기초하거나 심벌에 기초할 수 있다. 제2 부분이 슬롯에 기초할 때, 슬롯의 인덱스는 0 내지 63의 임의의 값일 수 있다. 제2 부분이 서브프레임에 기초할 때, 서브프레임의 인덱스는 0 내지 9의 임의의 값일 수 있다. 제2 부분이 심벌에 기초하는 예는 제2 부분이 제1 심벌인 것이다. 제2 부분이 슬롯에 기초하는 예는, 제2 부분이 제1 슬롯인 것인데, 예를 들어, 프레임 내의 그 인덱스가 0인 슬롯인 것이다.
제2 부분이 슬롯에 기초할 때, 제2 부분의 값은 PBCH의 서브캐리어 간격(subcarrier spacing, SCS)에 관련될 수 있다. 예를 들어, 서브캐리어 간격이 15 킬로헤르츠(KHz)일 때, 제2 부분의 값은 제5 슬롯일 수 있고; 서브캐리어 간격이 30KHz일 때, 제2 부분의 값은 제10 슬롯일 수 있고; 서브캐리어 간격이 60KHz일 때, 제2 부분의 값은 제20 슬롯일 수 있고; 서브캐리어 간격이 120KHz일 때, 제2 부분의 값은 제40 슬롯일 수 있다.
선택적으로, 오프셋이 존재할 수 있거나 검출 윈도우의 시작 위치와 검출 윈도우의 기준 위치 사이의 오프셋이 아닐 수 있다.
오프셋이 없다면, 검출 윈도우의 기준 위치는 검출 윈도우의 시작 위치라고도 지칭될 수 있다. 오프셋이 존재하는 경우, 오프셋은 검출 윈도우의 오프셋으로서 지칭될 수 있다.
검출 윈도우의 시작 위치와 검출 윈도우의 기준 위치 사이에 오프셋이 있을 때, 제1 검출 윈도우의 시작 위치는 검출 윈도우의 기준 위치 및 검출 윈도우의 오프셋에 기초하여 획득될 수 있다.
예를 들어, 도 3에 도시된 바와 같이, RMSI 검출 기간은 4개의 시스템 프레임을 포함하고, 프레임 번호들은 각각 SFN 0, SFN 1, SFN 2, 및 SFN 3이다. 검출 윈도우의 기준 위치는 RMSI 검출 기간에서 제1 시스템 프레임의 제1 슬롯에 고정되는데, 즉 그 프레임 번호가 SFN 0인 시스템 프레임에서 그 슬롯 인덱스가 0인 슬롯에 고정된다. 또한, 검출 윈도우의 오프셋이 5개의 슬롯일 때, 검출 윈도우의 시작 위치는 그 프레임 번호가 SFN 0인 시스템 프레임에서 그 슬롯 인덱스가 5인 슬롯일 수 있다.
인접한 검출 윈도우들이 시간 상 연속적이고 임의의 2개의 검출 윈도우가 동일한 지속기간을 가질 때, 단말 디바이스는 검출 윈도우의 기준 위치, 검출 윈도우의 오프셋, 및 SS/PBCH 블록의 인덱스에 기초하여 RMSI 검출 기간에서의 임의의 검출 윈도우의 시작 위치를 계산할 수 있다.
예를 들어, 단말 디바이스는 식 I+Window offset+xxSSB_TI에 기초하여 제x 검출 윈도우의 시작 위치를 계산할 수 있고, 여기서 I는 검출 윈도우의 기준 위치를 나타내고, window offset(window offset)은 검출 윈도우의 기준 위치에 대한 RMSI 검출 기간에서의 제1 검출 윈도우의 시간 오프셋을 나타내고, SSB_TI는 SS/PBCH 블록의 시간 인덱스를 나타낸다. SSB_TI는 또한 RMSI의 시간 인덱스로서 지칭될 수 있다.
선택적으로, SSB_TI는 가능하게 송신된 SS/PBCH 블록의 시간 인덱스를 나타낼 수 있거나, 실제로 송신된 SS/PBCH 블록의 시간 인덱스를 나타낼 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 검출 윈도우의 기준 위치가 제1 프레임의 제1 슬롯이고, window offset이 5개의 슬롯이고, 검출 윈도우의 지속기간이 1개의 슬롯일 때, 제2 검출 윈도우의 시작 위치는 0+5+1x2=7이다. 즉, 제2 검출 윈도우의 시작 위치는 제1 프레임에서 그 인덱스가 7인 슬롯이다.
RMSI가 프레임들에 걸쳐 송신될 때, 검출 윈도우가 위치하는 프레임은 식 k1+floor((I+Window offset+xxSSB_TI)/N)를 사용하여 계산될 수 있고, 검출 윈도우의 시작 슬롯은 식 (I+Window offset+xxSSB_TI) mod N을 사용하여 계산될 수 있다. 검출 윈도우의 시작 위치는 시스템 프레임 내의 슬롯들의 수량과 관련될 수 있거나 시스템 프레임의 SCS에 관련될 수 있다는 것을 알 수 있다. 본 명세서에서 검출 윈도우의 시작 위치는 하나의 검출 윈도우의 시작 위치인 점에 유의해야 한다.
RMSI 모니터링 윈도우들이 중첩할 때, 중첩 계수가 k인 것, 즉 k개의 모니터링 윈도우가 중첩되는 것으로 가정하면, 검출 윈도우의 시작 위치를 계산하기 위한 식은 I+Window offset+xxfloor(SSB_TI/k)이다. 대안적으로, 검출 윈도우가 위치하는 프레임은 식 k1+floor((I+Window offset+xxfloor(SSB_TI/k))/N)을 사용하여 계산될 수 있고, 검출 윈도우의 시작 위치는 식 (I+Window offset+xxfloor(SSB_TI/k)) mod N을 사용하여 계산된다.
단말 디바이스에 의해 수신되는 가능하게 송신되는 SS/PBCH 블록의 인덱스는 비교적 클 수 있다. 예를 들어, 그 SCS가 60KHz인 SS/PBCH 블록에 대해, 단말 디바이스에 의해 수신된 SS/PBCH 블록의 인덱스는 45일 수 있다. 1개의 검출 윈도우의 지속기간이 1개의 슬롯인 경우, 45개의 슬롯이 요구된다. 따라서, RMSI는 적어도 2개의 프레임에서 수신될 필요가 있다.
N의 값은, RMSI 검출 기간, SS/PBCH 버스트 세트의 기간에 가능하게 송신된 SS/PBCH 블록들의 수량, SS/PBCH 블록의 주파수 대역 범위, 단말 디바이스의 서비스 타입, 업링크/다운링크 시간 리소스 비, 서브캐리어 간격, 또는 검출 윈도우의 지속기간과 같은 정보에 기초하여 결정될 수 있다.
예를 들어, SCS가 15KHz일 때, N의 값은 5일 수 있거나; SCS가 30KHz일 때, N의 값은 10일 수 있거나; SCS가 60KHz일 때, N의 값은 20일 수 있거나; 또는 SCS가 120KHz일 때, N의 값은 40일 수 있다.
적어도 2개의 인접한 검출 윈도우는 시간 상 불연속적일 수 있다. 이 경우, 검출 윈도우의 위치의 계산 동안, 다른 오프셋이 도입될 필요가 있다. 오프셋은 프레임에 기초할 수 있다. 2개의 불연속 모니터링 윈도우 간의 오프셋의 일부 정보 또는 모든 정보는 명확할 수 있는데, 다시 말해서, 단말 디바이스에 의해 학습될 수 있다.
예를 들어, 제1 검출 윈도우의 위치는 RMSI 검출 기간에서의 제s 프레임에 있고, 제(i+1) 검출 윈도우의 위치는 RMSI 검출 기간에서의 s+1개의 프레임 내에 있다. 이 경우, 검출 윈도우의 시작 위치 슬롯을 계산하는 방법은 (I+Window offset+xxSSB_TI) mod i일 수 있고, 여기서 i는 양의 정수이고 s는 양의 정수이다.
인접한 검출 윈도우들이 시간 상 불연속적이고 인접한 검출 윈도우들의 시작 위치들 사이에 z개의 슬롯의 차이가 있는 경우, 검출 윈도우가 위치하는 프레임은 식 s+floor((I+Window offset+zxSSB_TI)/N)를 사용하여 계산될 수 있고, 검출 윈도우가 위치하는 슬롯은 식 (I+Window offset+zxSSB_TI) mod N을 사용하여 계산될 수 있다.
RMSI 제어 정보 및/또는 데이터 정보 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때, RMSI 주파수 위치는 RMSI 검출 윈도우의 지속기간에 관련될 수 있거나, RMSI 검출 윈도우의 시작 시간 위치에 관련될 수 있다.
예를 들어, 도 4에 도시된 바와 같이, RMSI 제어 정보 및/또는 데이터 정보의 주파수 위치 및 SS/PBCH 블록의 주파수 위치에 관한 4개의 경우가 있을 수 있다. 처음 3개의 경우는 RMSI 제어 정보 및/또는 데이터 정보 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때 존재하는 주파수 위치 관계들을 나타내고, 마지막 경우는 RMSI 제어 정보 및/또는 데이터 정보 및 SS/PBCH 블록이 시분할 방식으로 다중화될 때 존재하는 주파수 위치 관계를 나타낸다.
RMSI의 주파수 위치가 RMSI 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화된다는 것을 표시한다는 것을 도 4로부터 알 수 있다. RMSI 제어 정보 및/또는 데이터 정보의 주파수 위치와 SS/PBCH 블록의 주파수 위치 사이의 위치 관계는, RMSI 검출 윈도우의 지속기간이 주파수 분할 다중화 동안 하프 슬롯인 것을 표시할 수 있거나, RMSI 검출 윈도우의 시작 시간 위치가 주파수 분할 다중화 동안 SS/PBCH 블록의 시작 시간 위치와 동일한 것을 표시할 수 있다. 이 경우, window offset은 표시될 필요가 없을 수 있다.
검출 윈도우의 위치는 상대적이다. 예를 들어, 검출 윈도우의 위치가 SS/PBCH 블록의 위치에 관련될 때, 검출 윈도우의 위치는 SS/PBCH 버스트 세트의 기간과 RMSI 검출 기간 사이의 관계에 기초하여 상이한 방법들을 사용하여 결정될 수 있다.
검출 윈도우의 위치가 상대적일 때, 검출 윈도우의 위치는 또한, RMSI 검출 기간과 SS/PBCH 버스트 세트의 기간 사이의 관계를 검출하는 것에 의해 결정될 수 있다.
RMSI 검출 기간이 SS/PBCH 블록의 기간에 관련될 때, 검출 윈도우의 위치는 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하는 방법을 참조하여 결정될 수 있다. 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하기 위한 방법에서의 고정된 기준 위치는 SS/PBCH 블록의 위치로 대체될 필요가 있거나, 또는 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하기 위한 방법에서의 고정된 기준 위치는 제i SS/PBCH 블록의 위치로 대체되어, 제i 검출 윈도우의 위치를 결정할 필요가 있다는 점에 유의해야 한다.
RMSI의 SCS가 SS/PBCH 블록의 SCS와 상이할 때, 검출 윈도우의 기준 위치 및/또는 검출 윈도우의 오프셋은 동일한 SCS에 기초하는 값들로 변환될 수 있고, 그 후 검출 윈도우의 위치는, RMSI의 SCS가 SS/PBCH의 SCS와 동일할 때 검출 윈도우의 위치를 결정하기 위한 방법에 기초하여 결정된다.
RMSI의 SCS가 SS/PBCH 블록의 SCS와 동일할 때, 검출 윈도우의 위치는 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하는 방법을 참조하여 결정될 수 있다. 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하는 방법에서 고정된 기준 위치는 SS/PBCH 블록의 위치로 대체될 필요가 있거나, 검출 윈도우의 기준 위치가 고정될 때 검출 윈도우의 위치를 결정하기 위한 방법에서 고정된 기준 위치는 제i SS/PBCH 블록의 위치로 대체되어, 제i 검출 윈도우의 위치를 결정할 필요가 있다는 점에 유의해야 한다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간과 관련이 없을 때, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 슬롯이 검출 윈도우의 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 미니 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 미니 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 미니 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 미니 슬롯이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 제1 심벌이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 제1 심벌이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 제1 심벌이 기준 위치로서 사용될 수 있거나, RMSI 기간에서의 SS 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 제1 심벌이 기준 위치로서 사용될 수 있다. 예를 들어, RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록은 기준 위치로서 사용된다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 관련이 없을 때, RMSI 기간이 알려지지 않거나, SS/PBCH 블록의 기간이 알려지지 않거나, 다른 경우들에서, 단말 디바이스가 SS/PBCH 블록을 검출한 후에, 단말 디바이스는 SS/PBCH 블록의 위치에 기초하여 검출 윈도우의 위치를 결정할 수 없다. 이 경우, 단말 디바이스는 5개의 방법을 사용하여 RMSI를 수신할 수 있다.
제1 방법에서, 단말 디바이스는 검출 윈도우를 블라인드 검출하여, 검출 윈도우의 위치를 결정한다.
예를 들어, SS/PBCH 블록을 검출한 후에, 단말 디바이스는 RMSI가 송신될 수 있는 복수의 시간 윈도우를 블라인드 검출한다. 각각의 시간 윈도우의 지속기간은 5ms 또는 10ms일 수 있다.
제2 방법에서, 네트워크 디바이스는, PBCH를 사용하여, SS/PBCH 블록과 연관된 검출 윈도우의 위치를 표시하거나; 또는, 검출 윈도우의 기준 위치로서 사용되는, SS/PBCH 버스트 세트의 위치를 표시한다. 네트워크 디바이스는 네트워크 디바이스의 표시에 기초하여 RMSI 윈도우의 위치를 계산한다.
RMSI는 SS/PBCH 블록과 연관된 RMSI 모니터링 윈도우의 위치가 RMSI와 연관된 SS 버스트 세트가 위치하는 프레임이고, SS 버스트 세트가 하나의 RMSI 기간에 위치되는 프레임의 위치일 수 있거나, 또는 RMSI와 SS/PBCH 버스트 세트 사이의 송신 시간 간격(transmission time interval, TTI)이 위치하는 프레임의 위치일 수 있다는 것을 표시하고, 여기서 3 비트는 88개의 프레임 위치를 표시하기 위해 사용될 수 있거나, 2 비트는 4개의 프레임 위치를 표시하기 위해 사용될 수 있거나, 1 비트는 2개의 프레임 위치를 표시하기 위해 사용될 수 있다.
제3 방법에서, 네트워크 디바이스는 PBCH를 사용함으로써 SS/PBCH 버스트 세트의 기간을 표시한다. SS/PBCH 버스트 세트에서 SS 블록을 검출한 후에, 단말 디바이스는, 수신된 SS/PBCH 블록의 프레임 정보, 슬롯 정보, 및 심벌 정보와 같은 정보에 기초하여, 검출 윈도우의 기준 위치로서 사용되는, SS/PBCH 버스트 세트의 위치를 결정하여, 검출 윈도우의 시작 위치를 결정할 수 있다.
제4 방법에서, 네트워크 디바이스는 PBCH를 사용하여, PBCH가 위치하는 SS/PBCH 버스트 세트가 RMSI 검출 기간에서의 검출 윈도우 세트와 연관되어, RMSI 위치를 결정하는지; 또는 PBCH가 위치하는 SS/PBCH 버스트 세트가 RMSI 검출 윈도우의 기준 SS/PBCH 버스트 세트인지를 표시한다. 예를 들어, 표시를 위해 1 비트가 사용될 수 있다. SS/PBCH 버스트 세트에서 SS/PBCH 블록을 검출한 후, 단말 디바이스는, 정보에 기초하여, PBCH가 위치하는 SS/PBCH 버스트 세트가 RMSI 검출 기간에서의 검출 윈도우 세트와 연관되어, RMSI 위치를 결정하는지, 또는 PBCH가 위치하는 SS/PBCH 버스트 세트가 RMSI 검출 윈도우의 기준 SS/PBCH 버스트 세트인지를 결정하고, 그 후 다음 시간 동안 SS/PBCH 버스트 세트 또는 SS/PBCH 블록을 검출할지를 결정한다.
제5 방법은 전술한 방법들의 조합이다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간과 관련될 때, RMSI 검출 기간과 SS/PBCH 버스트 세트의 기간 사이의 관계는 다음 중 임의의 하나일 수 있다: RMSI 검출 기간은 SS/PBCH 블록의 기간과 동일한 것; RMSI 검출 기간은 SS/PBCH 블록의 기간의 정수배인 것; 및 RMSI 검출 기간은 SS/PBCH 블록의 기간보다 크고, RMSI 검출 기간은 SS/PBCH 블록의 기간의 분수배 또는 십진배인 것.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 상이할 때, RMSI 검출 기간은 고정되거나 고정되지 않을 수 있다. 예를 들어, 고정된 RMSI 검출 기간은 20ms 또는 40ms일 수 있다.
RMSI 검출 기간이 고정되지 않을 때, RMSI 검출 기간은 SS/PBCH 버스트 세트의 기간의 배수일 수 있다. 구체적으로, 배수는 정수배, 예를 들어, 2 폴드일 수 있거나; 또는 분수배, 예를 들어, 1/2 폴드일 수 있다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일할 때, 검출 윈도우의 기준 위치는 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정될 수 있거나, i번째 검출 윈도우의 위치는 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정될 수 있다.
다음은 RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일할 때, 검출 윈도우의 기준 위치를 결정하기 위해, 그리고 기준 위치에 기초하여 검출 윈도우의 위치를 추가로 결정하기 위해 단말 디바이스에 의해 사용되는 방법을 설명한다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일한 경우가 추가로 분할된 후에 획득되는 2개의 경우가 이하에 설명된다. 하나의 경우에, 검출 윈도우의 기준 위치는 SS/PBCH 블록의 위치와 관련된다. 다른 경우에, RMSI 검출 기간에서의 제i 검출 윈도우의 기준 위치는, SS/PBCH 버스트 세트에서의 제i SS/PBCH 블록의 위치와 관련된다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일한 예가 도 5에 도시된다. SS/PBCH 블록의 기간 및 RMSI 검출 기간은 각각 40ms이다.
다음은 검출 윈도우의 기준 위치가 SS/PBCH 블록의 위치와 관련될 때 검출 윈도우의 기준 위치를 결정하기 위해, 그리고 기준 위치에 기초하여 검출 윈도우의 위치를 추가로 결정하기 위해 단말 디바이스에 의해 사용되는 방법을 설명한다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일할 때, 검출 윈도우의 기준 위치는 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치일 수 있다. 이러한 방식으로, SS/PBCH 블록을 검출한 후에, 단말 디바이스는, RMSI 검출 기간에 기초하여 SS/PBCH 블록의 기간을 추론하고, 수신된 SS/PBCH 블록의 인덱스에 기초하여, SS/PBCH 버스트 세트에서의 제1 가능하게 송신된 SS/PBCH 블록의 위치를 추론하고, 위치를 검출 윈도우의 기준 위치로서 사용할 수 있다.
그 후, 제(SSB_TI) 검출 윈도우의 위치는 식 O+Window offset+xxSSB_TI를 사용함으로써 추론될 수 있다. SSB_TI는 0으로부터 시작하는, SS/PBCH 블록의 시간 인덱스이다. O는 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치이고, 슬롯 0 또는 슬롯 n일 수 있거나, 서브프레임 0 또는 서브프레임 n일 수 있거나, 미니 슬롯 0 또는 미니 슬롯 n일 수 있다.
O가 슬롯 0일 때, O는 식에 존재하지 않을 수 있다. 다시 말해서, 식은 Window offset+xxSSB_TI로 단순화될 수 있다.
window offset의 피처는 검출 윈도우의 기준 위치가 고정될 때 window offset의 피처를 포함할 수 있다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
또한, FDM 또는 TDM을 표시하기 위한 데이터 비트가 window offset을 표시하기 위해 사용될 수 있다. 예를 들어, FDM을 표시하기 위한 데이터 비트 값은 검출 윈도우의 시작 위치가 검출 윈도우의 기준 위치로서 사용되는, SS 버스트 세트에서의 SS 블록의 위치와 동일하다는 것을 표시할 수 있으며, 여기서 i는 0 내지 N의 임의의 값이고, N은 RMSI 검출 기간에서 검출 윈도우들의 수량이다.
예를 들어, TDM을 표시하기 위한 데이터 비트는 검출 윈도우의 기준 위치가 검출 윈도우의 기준 위치로서 사용되는, SS 버스트 세트에서의 SS 블록의 위치와, 하프 프레임만큼 상이하다는 것을 표시할 수 있다.
SS 블록의 SCS가 RMSI의 SCS와 상이할 때, SS 블록의 SCS에 기초하여 정의되는 window offset이 사용될 수 있거나, RMSI의 SCS에 기초하여 정의되는 window offset이 사용될 수 있다.
검출 윈도우의 기준 위치로서 사용되는, SS 블록의 위치에서의 슬롯의 유닛은 SS 블록의 SCS에 기초하여 정의될 수 있거나 RMSI의 SCS에 기초하여 정의될 수 있다.
또한, window offset은 하프 프레임에 기초하지 않는다. window offset의 크기는 n개의 슬롯이다. 슬롯의 유닛은 SS 블록의 SCS에 기초할 수 있거나, RMSI의 SCS에 기초할 수 있다.
RMSI 검출 윈도우의 시작 위치를 계산하기 위한 제1 방법은 다음을 포함할 수 있다: O의 값은 SS/PBCH 블록의 SCS에 기초하고, window offset은 RMSI의 SCS에 기초하고, O의 값은 RMSI의 SCS로 변환된다. RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O를 변환한 후에 획득되는 값은 O_RMSI=Oxm이고, 여기서 m은 RMSI의 SCS와 SS/PBCH 블록의 SCS 사이의 배수 관계를 나타낸다. RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O를 변환한 후에 획득되는 값은 O_RMSI=floor(O/m)이고, 여기서 m은 SS/PBCH 블록의 SCS와 RMSI의 SCS 사이의 배수 관계를 나타낸다.
O_RMSI를 계산하기 위한 전술한 식들은 O_RMSI=floor(Oxm)으로 조합될 수 있고, 여기서 m은 SS/PBCH 블록의 SCS가 RMSI의 SCS의 분수배 또는 정수배인 것을 나타낼 수 있다.
O_RMSI가 계산된 후, RMSI 검출 윈도우의 특정 위치는 식 O_RMSI+Window offset+xxSSB_TI를 사용하여 계산될 수 있고, 여기서 x는 검출 윈도우의 지속기간이고, SSB_TI는 검출 윈도우의 시간 인덱스 또는 SS/PBCH 블록의 인덱스이다.
RMSI 검출 윈도우의 시작 위치를 계산하기 위한 제2 방법은 다음을 포함할 수 있다: O의 값은 SS/PBCH 블록의 SCS에 기초하고, window offset은 SS/PBCH 블록의 SCS에 기초하고, O+Window offset의 값은 RMSI의 SCS로 변환된다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O+Window offset을 변환한 후에 획득되는 값은 (O+Window offset)xm이고, 여기서 m은 RMSI의 SCS와 SS 블록/PBCH의 SCS 사이의 배수 관계를 나타낸다. RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O+Window offset을 변환한 후에 획득되는 값은 floor((O+Window offset)/m)이고, 여기서 m은 SS/PBCH 블록의 SCS와 RMSI의 SCS 사이의 배수 관계를 나타낸다.
O+Window offset을 변환하기 위한 2개의 식은 floor((O+Window offset)xm)으로 조합될 수 있다. m은 SS/PBCH 블록의 SCS와 RMSI의 SCS 사이의 배수 관계를 나타내고, 여기서 m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
(O+Window offset)xm이 계산된 후에, RMSI 검출 윈도우의 특정 위치는 그 후 식 floor((O+Window offset)xm)+xxSSB_TI를 사용하여 계산된다.
대안적으로, RMSI 검출 윈도우의 시작 위치 또는 특정 위치는 1개의 프레임에서 송신된 검출 윈도우들의 최대 수량 N에 기초하여 결정될 수 있다.
예를 들어, SS/PBCH 버스트 세트가 위치하는 프레임의 프레임 번호가 k1이면, RMSI 검출 윈도우의 인덱스 또는 RMSI와 연관된 SS/PBCH 블록의 시간 인덱스가 N보다 클 때, RMSI는 그 프레임 번호가 k1+1인 프레임에서 송신될 수 있다.
floor((floor((O+Window offset)xm)+xxSSB_TI)/N)=k2이면, RMSI 검출 윈도우는 그 프레임 번호가 k1+k2인 프레임에서 송신된다.
(floor((O+Window offset)xm)+xxSSB_TI) mod N=k3인 경우, 그 프레임 번호가 k1+k2인 프레임에서의 RMSI 검출 윈도우의 슬롯 위치는 floor((O+Window offset)xm)+k3xSSB_TI이다.
window offset의 표시 정보는 다른 정보와 다중화될 수 있다. 예를 들어, RMSI 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때, RMSI의 SCS는 SS/PBCH 블록의 SCS와 동일하기 때문에, SCS를 표시하기 위한 1 비트 데이터는 window offset의 일부 값들 또는 모든 값들을 표시하기 위해 사용될 수 있거나, 또는 1 비트는 window offset을 표시하는 정보의 일부 데이터 비트들로서 사용된다. 예를 들어, window offset을 표시하는 정보의 데이터 비트가 1 비트이고, 0ms 또는 5ms가 표시될 때, 1 비트는 표시를 위해 추가로 사용된다. 전자의 경우에, 비트는 15ms 및 10ms를 표시한다. 후자의 경우에, 2 비트가 존재하고, 여기서, 00은 0ms를 나타내고, 01은 5ms를 나타내고, 10은 10ms를 나타내고, 11은 15ms를 나타낸다.
RMSI 및 SS/PBCH 블록이 주파수 분할 방식으로 다중화될 때, 각각의 RMSI 모니터링 윈도우의 지속기간은 0.5ms일 수 있다. 따라서, 검출 윈도우의 지속기간은 구성되지 않을 수 있다. 이러한 방식으로, 검출 윈도우의 지속기간을 표시하기 위한 데이터 비트가 window offset을 표시하기 위해 사용될 수 있다. 예를 들어, window offset을 표시하는 정보의 데이터 비트가 1 비트이고, 검출 윈도우의 지속기간을 표시하는 정보가 1 비트이고, 0ms 또는 5ms가 표시될 때, 1 비트가 표시를 위해 추가로 사용된다. 전자의 경우에, 비트는 15ms 및 10ms를 표시한다. 후자의 경우에, 2 비트가 존재하고, 여기서, 00은 0ms를 나타내고, 01은 5ms를 나타내고, 10은 10ms를 나타내고, 11은 15ms를 나타낸다.
상이한 검출 윈도우들은 상이한 window offset들을 가질 수 있다. 적어도 2개의 인접한 window offset이 동일할 수 있거나, 적어도 2개의 인접한 window offset이 상이할 수 있다. 예를 들어, 하나의 프레임이 10개의 슬롯을 가질 때, 처음 5개의 슬롯이 다운링크 송신을 위해 사용될 수 있고, 마지막 5개의 슬롯이 업링크 송신을 위해 사용된다. RMSI 모니터링 윈도우의 시작 위치는 슬롯 3으로부터 시작한다. 4개의 RMSI 검출 윈도우가 있고, 각각의 검출 윈도우의 지속기간은 하나의 슬롯이다. 이 경우, 최종 RMSI 모니터링 윈도우의 오프셋은 5개의 슬롯이어서, 업링크 데이터 송신 슬롯을 회피한다. 마지막 모니터링 윈도우의 오프셋은 이전의 3개의 모니터링 윈도우의 오프셋들과 상이하다.
RMSI 제어 정보 및/또는 데이터 정보 및 SS/PBCH가 주파수 분할 방식으로 다중화될 때, RMSI 주파수 위치는 RMSI 검출 윈도우의 지속기간에 관련될 수 있거나, RMSI 검출 윈도우의 시작 위치에 관련될 수 있다.
RMSI 제어 정보 및/또는 데이터 정보의 주파수 위치와 SS/PBCH의 주파수 위치 사이의 관계가 도 3에 도시된다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
RMSI 제어 정보의 주파수 위치, RMSI 검출 윈도우의 지속기간, 및 RMSI 검출 윈도우의 위치 또는 window offset은 공동으로 구성될 수 있다. RMSI의 전술한 구성된 파라미터들은 RMSI 검출 기간 및/또는 SS/PBCH 버스트 세트의 기간에 관련될 수 있다. RMSI의 전술한 파라미터들은 인덱스 표시 방법을 사용하여 구성될 수 있다. 예를 들어, 표 1에 도시된 바와 같이, 표 1의 경우는 대안적으로 4 비트를 사용하여 표시될 수 있다. 시분할 시의 RMSI 검출 윈도우의 지속기간 정보 또는 RMSI의 위치 정보가 추가되고 표 2에 도시된다. 표 2는 예이고, 표 2에서의 일부 또는 모든 값들은 실제 상황에서 사용될 수 있다.
표 1: RMSI의 파라미터들을 구성하기 위한 방법
Figure pct00001
표 2: RMSI의 파라미터들을 구성하기 위한 방법: 4 비트
Figure pct00002
RMSI 검출 윈도우들이 중첩될 수 있다. 즉, 하나의 RMSI 검출 윈도우는 복수의 SS/PBCH 블록과 연관될 수 있다. 연관된 SS/PBCH 블록들의 수량은 프로토콜에서 구성될 수 있거나 규정될 수 있다.
RMSI 모니터링 윈도우들이 중첩할 때, 하나의 RMSI 검출 윈도우에서 전송되는 복수의 RMSI 제어 정보 피스는 상이한 SS/PBCH 블록들에 각각 대응할 수 있다.
복수의 RMSI 피스가 하나의 슬롯에서 전송될 때, RMSI 검출 윈도우들에서의 RMSI 정보가 시간 시퀀스로 전송될 수 있거나 주파수 시퀀스에서 전송될 수 있는 것으로 미리 정의될 수 있다.
예를 들어, 제1 RMSI 제어 정보 피스가 슬롯 내의 제1 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제2 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제2 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제3 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제1 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제3 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제1 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제2 심벌 상에서 전송되고, 제3 RMSI 제어 정보 피스가 슬롯 내의 제3 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제1 또는 제2 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제3 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제1 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제2 또는 제3 심벌 상에서 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나; 또는
제1 RMSI 제어 정보 피스가 슬롯 내의 제1 심벌 상에서 전송되고, 제2 RMSI 제어 정보 피스가 슬롯 내의 제7 심벌 상에 전송된다는 것이 프로토콜에서 규정될 수 있거나 네트워크 디바이스가 이를 표시할 수 있거나;
이하에서는, RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일하고, 제i RMSI 검출 윈도우의 기준 위치가 SS 버스트 세트에서의 제i SS/PBCH 블록의 위치와 관련되는 경우를 설명한다.
RMSI 검출 기간이 SS/PBCH 블록의 기간과 동일할 때, SS 버스트 세트 내의 제i SS/PBCH 블록의 위치는 제i RMSI 검출 윈도우의 기준 위치 O로서 사용될 수 있다.
이러한 방식으로, 제i SS/PBCH 블록을 검출한 이후에, 단말 디바이스는 제i SS/PBCH 블록에 대한 제i RMSI 검출 윈도우의 오프셋에 기초하여 제i RMSI 검출 윈도우의 위치를 결정할 수 있다. RMSI 검출 윈도우 및 SS/PBCH 블록은 QCL 관계에 있을 수 있다.
SS/PBCH 블록이 하프 슬롯에 기초하고, RMSI 검출 윈도우가 슬롯에 기초할 때, 제i RMSI 검출 윈도우의 시작 위치는 검출 윈도우와 연관된 SS/PBCH 블록의 인덱스 및 검출 윈도우의 지속기간에 관련된다.
제i SS/PBCH 블록에 대한 제i RMSI 검출 윈도우의 오프셋은 복수의 방식으로 구성될 수 있다.
하나의 방법에서, 각각의 SS/PBCH 블록 내의 PBCH 콘텐츠는 고유하다. 이러한 방식으로, SS/PBCH 블록과의 QCL 관계에 있는 각각의 RMSI 검출 윈도우에 대한 각각의 SS/PBCH 블록의 오프셋의 특정 값이 PBCH 콘텐츠에 배치된다. 이 경우, RMSI 검출 윈도우의 위치는 식 O_SSi+Time offseti를 사용하여 계산될 수 있고, 여기서 O_SSi는 제i SS/PBCH 블록의 위치를 나타내고, Time offseti는 제i RMSI 검출 윈도우에 대한 제i SS/PBCH 블록의 위치의 오프셋을 나타낸다.
RMSI 검출 윈도우의 시작 위치의 기준 위치 O_SSi는 RMSI의 SCS 또는 SS/PBCH 블록의 SCS와 관련될 수 있다.
O_SSi의 값 및 Time offseti의 값 둘 다가 RMSI의 SCS에 기초할 때, RMSI 검출 윈도우의 시작 위치는 식 O_SSi+Time offseti를 사용하여 직접 계산될 수 있다.
O_SSi가 SS/PBCH 블록의 SCS에 기초하고, Time offseti가 RMSI의 SCS에 기초할 때, O_SSi의 값은 먼저 RMSI의 SCS로 변환될 수 있다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O_SSi를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSIi=O_SSixm이고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O_SSi를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSIi=floor(O_SSi/m)이고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
O_SSi를 변환하기 위한 전술한 식들은 O_RMSIi=floor(O_SSixm)로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다. 구체적으로, m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
RMSI 검출 윈도우의 위치는 RMSI 검출 윈도우의 인덱스 또는 RMSI 검출 윈도우와 QCL 관계에 있는 SS/PBCH 블록의 인덱스에 관련될 수 있다. 이 경우, O_RMSIi+Time offseti+xxSSB_TI가 계산되어, RMSI 검출 윈도우의 위치를 획득할 수 있다.
O_SSi가 RMSI의 SCS에 기초하고 Time offseti가 SS/PBCH 블록의 SCS에 기초할 때, Time offseti의 값은 먼저 RMSI의 SCS로 변환될 수 있다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, Time offset을 RMSI의 SCS로 변환한 후에 획득되는 값은 TO_RMSIi=Time offsetixm이고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, Time offseti를 RMSI의 SCS로 변환한 후에 획득되는 값은 TO_RMSIi=floor(Time offseti/m)이고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
TO_RMSIi를 계산하기 위한 전술한 2개의 식은 TO_RMSIi=floor(O_SSixm)로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타내고, m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
RMSI 검출 윈도우의 위치가 RMSI 검출 윈도우의 인덱스 또는 RMSI 검출 윈도우와 QCL 관계에 있는 SS/PBCH 블록의 인덱스에 관련될 때, RMSI 검출 윈도우의 위치는 O_SSi+TO_RMSIi+xxSSB_TI를 계산함으로써 획득될 수 있다. 이 경우, O_SSi가 SS/PBCH 블록의 SCS에 기초하고, Time offseti가 SS/PBCH 블록의 SCS에 기초하면, SS/PBCH 블록의 SCS는 동일한 방법을 사용하여 RMSI의 SCS로 변환될 수 있다.
RMSI 검출 윈도우의 위치가 RMSI 검출 윈도우의 인덱스에 관련되거나 또는 RMSI 검출 윈도우와 QCL 관계에 있는 SS/PBCH 블록의 인덱스에 관련될 때, RMSI 검출 윈도우의 인덱스는 송신될 SS/PBCH 블록의 인덱스와 동일할 수 있다. 이 경우, RMSI 검출 윈도우의 지속기간이 하나의 슬롯이면, RMSI 검출 윈도우의 특정 위치는 （O_SSi+Time offseti+SSB_TI ）mod 2일 수 있다. RMSI 검출 윈도우의 지속기간이 1개의 슬롯보다 크다면, 예를 들어, 지속기간이 2개의 슬롯이면, RMSI 검출 윈도우의 특정 위치는 식 O_SSi+Time offset+xx(SSB_TI mod 2)+3xfloor(SSB_TI/2)를 사용하여 계산될 수 있다.
다음은, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 정수배이고 검출 윈도우의 위치가 SS 버스트 세트에서의 SS/PBCH 블록의 위치와 관련되는 경우를 설명한다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 정수배인 예가 도 6에 도시된다. RMSI 검출 윈도우 기간은 40ms이고, SS/PBCH 블록의 기간은 10ms이다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 정수배일 때, RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 슬롯은 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 슬롯은 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 슬롯은 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 슬롯은 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 미니 슬롯이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 미니 슬롯이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 미니 슬롯이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 미니 슬롯이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 0이 위치하는 제1 심벌이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 0에서의 SS/PBCH 블록 n이 위치하는 제1 심벌이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 0이 위치하는 제1 심벌이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있거나; 또는
RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 SS/PBCH 블록 n이 위치하는 제1 심벌이 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있다.
RMSI 검출 기간의 시작 프레임 또는 기준 프레임의 프레임 번호는 식 SFN mod y=k2를 사용하여 계산될 수 있고, 여기서
y는 프레임으로 측정되는 RMSI 검출 기간을 나타내고, k2의 값은 고정될 수 있고, 예를 들어, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 또는 15 중 임의의 하나, 예를 들어, 0일 수 있고, SFN은 RMSI 검출 기간의 기준 프레임의 프레임 번호를 나타낸다.
SS/PBCH 블록의 기간의 시작 프레임 또는 기준 프레임의 프레임 번호를 계산하기 위한 방식 에 대해서는, RMSI 검출 기간의 시작 프레임 또는 기준 프레임의 프레임 번호를 계산하기 위한 방식을 참조한다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
RMSI 검출 기간은 SS/PBCH 블록의 기간의 정수배이다. 따라서, SS/PBCH 블록을 검출한 후에, 단말 디바이스는, RMSI 검출 기간에 기초하여 SS/PBCH 블록의 기간을 추론하고, SS/PBCH 블록의 프레임 번호에 기초하여, RMSI의 기준으로서 사용되는 SS/PBCH 버스트 세트의 프레임 번호를 결정할 수 있다. 예를 들어, RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트의 프레임 번호는 RMSI 검출 윈도우의 위치를 결정하기 위해 사용되는 프레임 번호로서 사용될 수 있다.
다음으로, SS/PBCH 버스트 세트에서의 가능하게 송신된 SS/PBCH 블록 0의 위치가 수신된 SS/PBCH 블록의 인덱스에 기초하여 결정될 수 있고, 위치는 RMSI 검출 윈도우 검출 윈도우의 기준 위치로서 사용될 수 있고, 제1 RMSI 검출 윈도우의 위치는 식 O+Window offset+xxSSB_TI를 사용하여 계산된다. O는 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치이다. 제1 SS/PBCH 블록의 위치는 슬롯 0 또는 슬롯 n일 수 있거나, 서브프레임 n 또는 서브프레임 n일 수 있거나, 미니 슬롯 0 또는 미니슬롯 n일 수 있거나, 심벌 0 또는 심벌 n일 수 있다. 선택적으로, RMSI 검출 윈도우의 위치는 대안적으로 Window offset+xxSSB_TI에 기초하여 계산될 수 있다.
window offset의 피처는, RMSI 검출 윈도우 검출 윈도우의 기준 위치가 고정될 때 획득되는 window offset의 피처와 동일할 수 있다.
O의 유닛은 SS/PBCH 블록의 SCS에 기초할 수 있거나, RMSI의 SCS에 기초할 수 있다. window offset은 SS/PBCH 블록의 SCS에 기초할 수 있거나, RMSI의 SCS에 기초할 수 있다.
O가 SS/PBCH 블록의 SCS에 기초하고, window offset이 RMSI의 SCS에 기초할 때, O의 값은 먼저 RMSI의 SCS로 변환될 수 있다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSI=Oxm이고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSI=floor(O/m)이고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
O를 변환하기 위한 2개의 식은 O_RMSI=floor(Oxm)으로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타내고, m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
O_RMSI가 계산된 후, RMSI 검출의 특정 위치는 식 O_RMSI+Window offset+xxSSB_TI를 사용하여 계산된다.
O의 값이 SS/PBCH 블록의 SCS에 기초하고, window offset이 SS/PBCH 블록의 SCS에 기초할 때, O+Window offset의 값이 먼저 RMSI의 SCS로 변환될 수 있다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O+Window offset을 RMSI의 SCS로 변환한 후에 획득되는 값은 (O+Window offset)xm이고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O+Window offset을 RMSI의 SCS로 변환한 후에 획득되는 값은 floor((O+Window offset)/m)이고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
O+Window offset을 변환하기 위한 2개의 식은 floor((O+Window offset)xm)으로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타내고, m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
floor((O+Window offset)xm)이 획득된 후에, RMSI 윈도우의 특정 위치는 floor((O+Window offset)xm)+xxSSB_TI를 사용하여 계산된다.
대안적으로, RMSI 검출 윈도우의 시작 위치 또는 특정 위치는 1개의 프레임에서 송신된 검출 윈도우들의 최대 수량 N에 기초하여 결정될 수 있다.
예를 들어, SS/PBCH 버스트 세트가 위치하는 프레임의 프레임 번호가 k1이면, RMSI 검출 윈도우의 인덱스 또는 RMSI와 연관된 SS/PBCH 블록의 시간 인덱스가 N보다 크면, RMSI는 그 프레임 번호가 k1+1인 프레임에서 송신될 수 있다.
예를 들어, floor((floor((O+Window offset)xm)+xxSSB_TI)/N)=k2일 때, RMSI 검출 윈도우는 프레임 k1+k2에서 송신될 수 있다.
예를 들어, (floor((O+Window offset)xm)+xxSSB_TI) mod N=k3이면, 프레임 k1+k2에서의 RMSI 모니터링 윈도우의 슬롯 위치는 floor((O+Window offset)xm)+k3xSSB_TI이다.
이하에서는, 제i RMSI 검출 윈도우의 기준 위치가 SS/PBCH 버스트 세트에서의 제i SS/PBCH 블록의 위치와 관련되고, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 정수배인 경우를 설명한다.
RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 정수배일 때, RMSI 검출 윈도우 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제i SS/PBCH 블록의 위치일 수 있다.
대안적으로, RMSI 검출 윈도우 검출 윈도우의 기준 위치는, RMSI 검출 기간에서의 SS/PBCH 버스트 세트 n에서의 제1 SS/PBCH 버스트 세트에서의 제i SS/PBCH 블록의 위치일 수 있다.
RMSI 검출 기간의 시작 프레임 또는 기준 프레임의 프레임 번호는 식 SFN mod y=k2를 사용하여 계산될 수 있고, 여기서 y는 프레임으로 측정되는 RMSI 검출 기간을 나타내고, k2의 값은 고정될 수 있고, 예를 들어, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 또는 15 중 어느 하나일 수 있고, SFN은 RMSI 검출 기간의 시작 프레임 또는 기준 프레임의 프레임 번호를 나타낸다.
SS/PBCH 블록의 기간의 시작 프레임 또는 기준 프레임의 프레임 번호를 계산하기 위한 방식에 대해서는, RMSI 검출 기간의 시작 프레임 또는 기준 프레임의 프레임 번호를 계산하기 위한 방식을 참조한다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
SS/PBCH 블록을 검출한 후, 단말 디바이스는, RMSI 검출 기간에 기초하여 SS/PBCH 블록의 기간을 결정하고, 그 다음, SS/PBCH 블록이 위치하는 프레임의 프레임 번호에 기초하여, RMSI의 기준으로서 사용되는 SS/PBCH 버스트 세트가 위치하는 프레임의 프레임 번호를 결정하고, 예를 들어, RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트의 프레임 번호를, RMSI의 기준으로서 사용되는 SS 버스트 세트가 위치하는 프레임의 프레임 번호로서 결정할 수 있다.
제i SS/PBCH 블록의 위치가 제i RMSI 윈도우의 기준 위치 O로서 사용될 때, 제i SS/PBCH 블록을 검출한 후에, 단말 디바이스는 제i SS/PBCH 블록에 대한 RMSI 검출 윈도우의 오프셋에 기초하여 제i RMSI 검출 윈도우의 위치를 결정할 수 있다. 제i RMSI 검출 윈도우의 위치는 제i SS/PBCH 블록과 QCL 관계에 있다.
SS/PBCH 블록은 하프 슬롯에 기초할 수 있고, RMSI 검출 윈도우는 슬롯에 기초할 수 있다.
제i RMSI 모니터링 윈도우의 시작 위치는 연관된 SS/PBCH 블록의 인덱스 및 검출 윈도우의 지속기간과 관련된다.
제i SS/PBCH 블록에 대한 RMSI 검출 윈도우의 오프셋은 복수의 방법을 사용하여 구성될 수 있다. 방법은 각각의 SS/PBCH 블록 내의 PBCH 콘텐츠가 고유한 것을 포함한다. SS/PBCH 블록과 QCL 관계에 있는 RMSI 검출 윈도우의 위치에 대한 각각의 SS/PBCH 블록의 오프셋의 특정 값이 PBCH 콘텐츠에 배치된다.
RMSI 검출 윈도우의 위치를 계산하는 구체적인 방법은 O_SSi+Time offseti일 수 있고, 여기서 O_SSi는 제i SS/PBCH 블록의 위치를 나타내고, Time offseti는 제i RMSI 검출 윈도우에 대한 제i SS/PBCH 블록의 위치의 시간 오프셋을 나타낸다.
RMSI 검출 윈도우의 기준 위치 O_SSi는 RMSI의 SCS 및/또는 SS/PBCH 블록의 SCS와 관련될 수 있다.
O_SSi의 값 및 Time offseti의 값이 RMSI의 SCS에 기초할 때, RMSI 검출 윈도우의 시작 위치는 O_SSi+Time offseti의 식을 사용하여 직접 계산될 수 있다.
O_SSi가 SS/PBCH 블록의 SCS에 기초하고, Time offseti가 RMSI의 SCS에 기초할 때, O_SSi의 값은 먼저 RMSI의 SCS로 변환될 수 있다.
예를 들어, RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, O_SSi를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSIi=O_SSixm일 수 있고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
예를 들어, RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, O_SSi를 RMSI의 SCS로 변환한 후에 획득되는 값은 O_RMSIi=floor(O_SSi/m)일 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
O_SSi를 변환하기 위한 2개의 식은 O_RMSIi=floor(O_SSixm)로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타내고, m은 분수배를 나타낼 수 있거나 정수배를 나타낼 수 있다.
RMSI 검출 윈도우의 위치는 RMSI 검출 윈도우의 인덱스 및/또는 RMSI 검출 윈도우와 QCL 관계에 있는 SS/PBCH 블록의 인덱스와 관련될 수 있다. 이 경우, RMSI 검출 윈도우의 위치는 O_RMSIi+Time offseti+xxSSB_TI를 계산함으로써 획득될 수 있다.
O_SSi가 RMSI의 SCS에 기초하고 Time offseti가 SS/PBCH 블록의 SCS에 기초할 때, Time offseti의 값은 먼저 RMSI의 SCS로 변환될 수 있다.
예를 들어, RMSI의 SCS가 SS/PBCH 블록의 SCS보다 클 때, Time offseti를 RMSI의 SCS로 변환한 후에 획득되는 값은 TO_RMSIi=Time offsetixm일 수 있고, 여기서 m은 SS/PBCH 블록의 SCS에 대한 RMSI의 SCS의 배수를 나타낸다.
예를 들어, RMSI의 SCS가 SS/PBCH 블록의 SCS보다 작을 때, Time offseti를 RMSI의 SCS로 변환한 후에 획득되는 값은 TO_RMSIi=floor(Time offseti/m)일 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타낸다.
Time offseti를 변환하기 위한 2개의 식은 TO_RMSIi=floor(O_SSixm)로 조합될 수 있고, 여기서 m은 RMSI의 SCS에 대한 SS/PBCH 블록의 SCS의 배수를 나타내고, m은 분수 배수를 나타낼 수 있거나 정수 배수를 나타낼 수 있다.
RMSI 검출 윈도우의 위치가 RMSI 검출 윈도우의 인덱스 및/또는 RMSI 검출 윈도우와 QCL 관계에 있는 SS/PBCH 블록의 인덱스에 관련될 때, RMSI 검출 윈도우의 위치는 O_SSi+TO_RMSIi+xxSSB_TI를 계산함으로써 획득될 수 있다.
O_SSi가 SS/PBCH 블록의 SCS에 기초하고 Time offseti가 SS/PBCH 블록의 SCS에 기초할 때, O_SSi 및 Time offseti를 RMSI의 SCS로 변환하기 위한 전술한 방법을 참조한다.
다음은, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간보다 크고, RMSI 검출 기간이 SS/PBCH 버스트 세트의 기간의 분수 배수인 경우를 설명한다.
이 경우, SS/PBCH 버스트 세트의 기간에 복수의 RMSI 검출 윈도우 세트가 존재할 수 있다. 이러한 검출 윈도우 세트들은 하나의 SS/PBCH 버스트 세트에서의 모든 SS/PBCH 블록들과 연관될 수 있다.
PBCH에 대해 RMSI 검출 기간이 구성되는 경우, SS 버스트 세트의 기간은 RMSI 검출 기간과 SS/PBCH 버스트 세트의 기간 사이의 배수 관계에 기초하여 추론될 수 있고, SS/PBCH 버스트 세트의 위치는 추가로 추론된다. 또한, SS/PBCH 버스트 세트의 기간에서의 RMSI 검출 윈도우 세트들의 수량 N이 추론될 수 있다.
SS/PBCH 버스트 세트의 기간에서의 제1 검출 윈도우 세트는 SS/PBCH 버스트 세트의 기간에서의 SS/PBCH 버스트 세트와 연관된 검출 윈도우 세트로서 정의될 수 있다.
다른 RMSI 검출 윈도우 세트에 대해, SS 버스트 세트에 대한 다른 RMSI 검출 윈도우 세트의 오프셋은 SS 버스트 세트의 기간에서의 제1 검출 윈도우 세트의 인덱스 및 RMSI 검출 기간에 기초하여 계산될 수 있다.
예를 들어, SS 버스트 세트에 대한 다른 RMSI 검출 윈도우의 오프셋은 I+ixT_RMSI를 계산함으로써 획득될 수 있다. I는 SS 버스트 세트의 기간에서의 제1 검출 윈도우 세트의 위치를 나타내고, I는 프레임 위치일 수 있거나, 하프 프레임 위치일 수 있거나, 또는 슬롯 위치일 수 있고; T_RMSI는 RMSI 검출 기간을 나타내고; i는 SS/PBCH 버스트 세트의 기간에서의 RMSI 검출 윈도우 세트의 인덱스를 나타낸다.
위의 다양한 경우들에서 검출 윈도우의 위치를 결정하기 위한 방법을 참조하여 RMSI 검출 윈도우의 특정 위치가 결정될 수 있다.
예를 들어, SS 블록 및 RMSI가 주파수 분할 방식으로 다중화될 때, RMSI 검출 윈도우가 위치하는 프레임의 위치가 SS/PBCH 버스트 세트에 기초하여 계산될 수 있다.
RMSI 검출 윈도우의 특정 위치에 대해, 제1 SS/PBCH 블록을 참조하거나 또는 SS/PBCH 블록 n을 참조하고, 여기서 n은 1보다 큰 정수이다.
본 출원의 이 실시예에서, 검출 윈도우의 오프셋은 정의되지 않을 수 있지만, N개의 시작 위치는 RMSI 검출 윈도우에 대해 정의된다.
이 경우, RMSI 검출 윈도우 검출 윈도우의 기준 위치는 RMSI 검출 윈도우의 시작 위치로서 지칭될 수 있다.
RMSI 검출 윈도우의 시작 위치는 제1 검출 윈도우의 시작 위치일 수 있다. 제1 RMSI 검출 윈도우의 복수의 시작 위치가 있을 수 있다.
제1 RMSI 검출 윈도우의 2개의 시작 위치가 있을 때, 2개의 시작 위치는 각각 RMSI 검출 기간에서의 제1 프레임의 처음 하프 프레임 및 후자의 하프 프레임일 수 있거나, 각각 RMSI 검출 기간에서의 제1 프레임 및 제2 프레임일 수 있다.
대안적으로, 2개의 시작 위치는 각각, 기준으로서 사용되는 SS/PBCH 버스트 세트가 위치하는 프레임의 제1 SS/PBCH 블록이 하프 프레임만큼 시프트되고 1 프레임만큼 시프트된 후에 획득되는 위치들일 수 있다.
2개의 시작 위치는 1 비트 정보를 사용하여 표시될 수 있다.
제1 RMSI 검출 윈도우의 4개의 시작 위치가 있을 때, 4개의 시작 위치는 각각, RMSI 검출 기간에서의 제1 프레임의 처음 하프 프레임 및 후자의 하프 프레임, 및 RMSI 검출 기간에서의 제2 프레임의 처음 하프 프레임 후자의 하프 프레임일 수 있다.
대안적으로, 4개의 시작 위치는 각각, 기준으로서 사용되는 SS/PBCH 버스트 세트가 위치하는 프레임의 제1 SS/PBCH 블록이 하프 프레임, 1 프레임, 1.5 프레임, 및 2 프레임만큼 시프트된 이후에 획득되는 위치들될 수 있다.
4개의 시작 위치는 2 비트를 사용하여 표시될 수 있다.
유사하게, 제1 RMSI 검출 윈도우의 8개의 시작 위치가 있을 때, 3 비트가 표시를 위해 사용될 수 있다.
RMSI 검출 윈도우에 대한 N개의 시작 위치를 정의하기 위한 방법은 FDM 경우에 적용될 수 있고, 또한 TDM 경우에 적용될 수 있다. 본 출원은 그에 대한 제한을 설정하지 않는다.
도 7은 본 출원의 다른 실시예에 따른 RMSI 통신 방법의 개략 흐름도이다.
S710. 네트워크 디바이스는 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하고, 여기서 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정된다.
S720. 네트워크 디바이스는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 전송한다.
도 2의 통신 방법의 기술적 특징들은 도 7의 통신 방법에 또한 적용가능하다. 간단히 하기 위해, 세부 사항들은 본 명세서에서 다시 설명되지 않는다.
도 8은 본 출원의 실시예에 따른 단말 디바이스의 개략 구조도이다. 도 8에 도시된 단말 디바이스(800)는 단지 예라는 점이 이해되어야 한다. 본 출원의 이 실시예에서의 단말 디바이스는 다른 모듈들 또는 유닛들을 추가로 포함하거나, 도 8의 모듈들의 기능들과 유사한 기능들을 갖는 모듈들을 포함할 수 있거나, 도 8에서의 모든 모듈들을 포함할 필요가 없다.
단말 디바이스(800)는 프로세서(820) 및 수신기(830)를 포함할 수 있다. 선택적으로, 단말 디바이스(800)는 메모리(810) 및 송신기(840)를 추가로 포함할 수 있다. 메모리(810)는 프로세서에 의해 실행되는 프로그램 코드 및 관련 데이터를 저장하도록 구성된다. 메모리(810)는 프로세서(820)에 통합될 수 있다. 송신기(840)는 정보를 전송하도록 구성될 수 있다.
프로세서(820)는 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하도록 구성되고, 여기서 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정된다.
수신기(830)는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신하도록 구성된다.
선택적으로, 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우이다.
선택적으로, RMSI 검출 기간에서의 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 제1 시스템 프레임의 시간 정보에 기초하여 결정된다.
선택적으로, 제1 시스템 프레임의 시간 정보는 제1 시스템 프레임의 제1 서브프레임 또는 제1 시스템 프레임의 제1 슬롯이다.
선택적으로, RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정된다.
선택적으로, RMSI 검출 윈도우 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정된다.
선택적으로, SS/PBCH 블록은 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록이다.
선택적으로, RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적이다.
선택적으로, RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는다.
선택적으로, RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정된다.
단말 디바이스(800)는 도 2에 도시된 통신 방법에서 단말 디바이스에 의해 수행되는 동작들 또는 단계들을 구현할 수 있다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
도 9는 본 출원의 실시예에 따른 네트워크 디바이스의 개략 구조도이다. 도 9에 도시된 네트워크 디바이스(900)는 단지 예라는 점이 이해되어야 한다. 본 출원의 이 실시예에서의 네트워크 디바이스는 다른 모듈들 또는 유닛들을 추가로 포함하거나, 도 9의 모듈들의 기능들과 유사한 기능들을 갖는 모듈들을 포함할 수 있거나, 도 9에서의 모든 모듈들을 포함할 필요가 없다.
네트워크 디바이스(900)는 프로세서(920) 및 송신기(940)를 포함할 수 있다. 선택적으로, 네트워크 디바이스(900)는 메모리(910) 및 송신기(940)를 추가로 포함할 수 있다. 메모리(910)는 프로세서에 의해 실행되는 프로그램 코드 및 관련 데이터를 저장하도록 구성된다. 메모리(910)는 프로세서(920)에 통합될 수 있다. 수신기(930)는 정보를 수신하도록 구성될 수 있다.
프로세서(920)는 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 단말 디바이스에 대응하는 RMSI 검출 윈도우의 지속기간에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 위치를 결정하도록 구성되고, 여기서 오프셋 정보는 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 RMSI 검출 기간에서의 RMSI 검출 윈도우 검출 윈도우의 기준 위치에 기초하여 결정된다.
송신기(940)는 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 전송하도록 구성된다.
선택적으로, 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우이다.
선택적으로, RMSI 기간에서의 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 제1 시스템 프레임의 시간 정보에 기초하여 결정된다.
선택적으로, 제1 시스템 프레임의 시간 정보는 제1 시스템 프레임의 제1 서브프레임 또는 제1 시스템 프레임의 제1 슬롯이다.
선택적으로, RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정된다.
선택적으로, RMSI 검출 윈도우 검출 윈도우의 기준 위치는 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정된다.
선택적으로, SS/PBCH 블록은 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록이다.
선택적으로, RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적이다.
선택적으로, RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는다.
선택적으로, RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정된다.
네트워크 디바이스(900)는 도 7에 도시된 통신 방법에서 네트워크 디바이스에 의해 수행되는 동작들 또는 단계들을 구현할 수 있다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
본 기술분야의 통상의 기술자는 본 명세서에 개시된 실시예들과 조합하여 설명된 예들에서의 유닛들 및 알고리즘 단계들이 전자 하드웨어 또는 컴퓨터 소프트웨어와 전자 하드웨어의 조합에 의해 구현될 수 있다는 것을 인식할 수 있다. 기능들이 하드웨어 또는 소프트웨어에 의해 수행되는지는 기술적 해결책들의 특정 응용들 및 설계 제약 조건들에 좌우된다. 본 기술분야에서의 통상의 기술자는 각각의 특정 애플리케이션에 대해 설명되는 기능들을 구현하기 위해 상이한 방법들을 사용할 수 있지만, 이러한 구현이 본 출원의 범위를 벗어나는 것으로 고려되어서는 안 된다.
전술한 시스템, 장치 및 유닛의 상세한 동작 프로세스에 대해, 편리하고 간단한 설명을 위해, 전술한 방법 실시예들에서의 대응하는 프로세스를 참조하는 것이 본 기술분야의 통상의 기술자에 의해 명확하게 이해될 수 있다. 세부 사항들은 본 명세서에서 다시 설명하지 않는다.
본 출원에 제공된 몇몇 실시예들에서, 개시된 시스템, 장치 및 방법은 다른 방식들로 구현될 수 있다는 것을 이해해야 한다. 예를 들어, 설명된 장치 실시예는 단지 예이다. 예를 들어, 유닛 구분은 논리적인 기능 구분일 뿐이며 실제 구현에서는 다른 구분일 수 있다. 예를 들어, 복수의 유닛 또는 컴포넌트가 조합되거나 다른 시스템에 통합되거나, 일부 피처들이 무시되거나 수행되지 않을 수 있다. 또한, 표시되는 또는 논의되는 상호 결합들 또는 직접 결합들 또는 통신 접속들은 일부 인터페이스들을 사용하여 구현될 수 있다. 장치들 또는 유닛들 사이의 간접적인 결합들 또는 통신 접속들은 전자적, 기계적 또는 기타의 형태들로 구현될 수 있다.
별개의 부분들로서 설명된 유닛들은 물리적으로 분리될 수 있거나 그렇지 않을 수 있고, 유닛들로서 표시된 부분들은 물리적 유닛들일 수 있거나 그렇지 않을 수 있고, 한 위치에 위치할 수 있거나, 복수의 네트워크 유닛에 분산될 수 있다. 유닛들의 일부 또는 전부는 실시예들의 해결책들의 목적들을 달성하기 위해 실제 요건들에 기초하여 선택될 수 있다.
또한, 본 출원의 실시예들의 기능적 유닛들은 하나의 처리 유닛으로 통합될 수 있거나, 유닛들 각각은 단독으로 물리적으로 존재할 수 있고, 또는 2개 이상의 유닛이 하나의 유닛으로 통합된다.
기능들이 소프트웨어 기능 유닛의 형태로 구현되고 독립된 제품으로서 판매 또는 사용될 때, 기능들은 컴퓨터 판독가능 저장 매체에 저장될 수 있다. 이러한 이해에 기초하여, 본 출원의 기술적 해결책들은 본질적으로, 또는 종래 기술에 기여하는 부분은, 또는 기술적 해결책들의 전부 또는 일부는, 소프트웨어 제품의 형태로 구현될 수 있다. 컴퓨터 소프트웨어 제품은 저장 매체에 저장되고, (개인용 컴퓨터, 서버, 또는 네트워크 디바이스일 수 있는) 컴퓨터 디바이스에게 본 출원의 실시예들에서 설명되는 방법들의 단계들의 전부 또는 일부를 수행하도록 명령하기 위한 여러 명령어들을 포함한다. 전술한 저장 매체는 USB 플래시 드라이브, 이동식 하드 디스크, 판독 전용 메모리(read-only Memory, ROM), 랜덤 액세스 메모리(random access memory, RAM), 자기 디스크, 또는 광 디스크와 같은, 프로그램 코드를 저장할 수 있는 임의의 매체를 포함한다.
전술한 설명들은 단지 본 출원의 구체적인 구현들이지, 본 출원의 보호 범위를 제한하도록 의도되는 것은 아니다. 본 출원에서 개시되는 기술적 범위 내에서 본 기술분야의 통상의 기술자에 의해 용이하게 도출되는 임의의 변형 또는 대체는 본 출원의 보호 범위 내에 있을 것이다. 따라서, 본 출원의 보호 범위는 청구항들의 보호 범위를 따를 것이다.

Claims (64)

  1. 잔여 최소 시스템 정보 RMSI 통신 방법으로서,
    단말 디바이스에 의해 오프셋 정보, 상기 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 지속기간에 기초하여, 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 위치를 결정하는 단계- 상기 오프셋 정보는, RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 상기 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋 및 상기 RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치에 기초하여 결정됨 -; 및
    상기 단말 디바이스에 의해, 상기 RMSI 검출 윈도우의 위치에 기초하여 RMSI를 수신하는 단계를 포함하는 통신 방법.
  2. 제1항에 있어서,
    상기 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우인 통신 방법.
  3. 제2항에 있어서,
    상기 RMSI 검출 기간에서의 상기 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 상기 제1 시스템 프레임의 시간 정보에 기초하여 결정되는 통신 방법.
  4. 제3항에 있어서,
    상기 제1 시스템 프레임의 상기 시간 정보는 상기 제1 시스템 프레임의 제1 서브프레임 또는 상기 제1 시스템 프레임의 제1 슬롯인 통신 방법.
  5. 제1항에 있어서,
    상기 RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정되는 통신 방법.
  6. 제1항에 있어서,
    상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정되는 통신 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록은 상기 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록인 통신 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적인 통신 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는 통신 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정되는 통신 방법.
  11. 잔여 최소 시스템 정보 RMSI 통신 방법으로서,
    네트워크 디바이스에 의해 오프셋 정보, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시간 인덱스, 및 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 지속기간에 기초하여, 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 위치를 결정하는 단계- 상기 오프셋 정보는, RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 상기 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 상기 RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치에 기초하여 결정됨 -; 및
    상기 네트워크 디바이스에 의해, 상기 RMSI 검출 윈도우의 위치에 기초하여 상기 RMSI를 전송하는 단계를 포함하는 통신 방법.
  12. 제11항에 있어서,
    상기 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우인 통신 방법.
  13. 제12항에 있어서,
    상기 RMSI 검출 기간에서의 상기 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 상기 제1 시스템 프레임의 시간 정보에 기초하여 결정되는 통신 방법.
  14. 제13항에 있어서,
    상기 제1 시스템 프레임의 상기 시간 정보는 상기 제1 시스템 프레임의 제1 서브프레임 또는 상기 제1 시스템 프레임의 제1 슬롯인 통신 방법.
  15. 제11항에 있어서,
    상기 RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정되는 통신 방법.
  16. 제11항에 있어서,
    상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정되는 통신 방법.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록은 상기 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록인 통신 방법.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서,
    상기 RMSI 검출 윈도우 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적인 통신 방법.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는 통신 방법.
  20. 제11항 내지 제19항 중 어느 한 항에 있어서,
    상기 RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정되는 통신 방법.
  21. 단말 디바이스로서,
    오프셋 정보, 상기 단말 디바이스에 대응하는 잔여 최소 시스템 정보 RMSI 검출 윈도우의 시간 인덱스, 및 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 지속기간에 기초하여, 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 위치를 결정하도록 구성된 프로세서- 상기 오프셋 정보는, RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 상기 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 상기 RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치에 기초하여 결정됨 -; 및
    상기 RMSI 검출 윈도우의 위치에 기초하여 상기 RMSI를 수신하도록 구성된 수신기를 포함하는 단말 디바이스.
  22. 제21항에 있어서,
    상기 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우인 단말 디바이스.
  23. 제22항에 있어서,
    상기 RMSI 검출 기간에서의 상기 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 상기 제1 시스템 프레임의 시간 정보에 기초하여 결정되는 단말 디바이스.
  24. 제23항에 있어서,
    상기 제1 시스템 프레임의 상기 시간 정보는 상기 제1 시스템 프레임의 제1 서브프레임 또는 상기 제1 시스템 프레임의 제1 슬롯인 단말 디바이스.
  25. 제21항에 있어서,
    상기 RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정되는 단말 디바이스.
  26. 제21항에 있어서,
    상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정되는 단말 디바이스.
  27. 제21항 내지 제26항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록은 상기 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록인 단말 디바이스.
  28. 제21항 내지 제27항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적인 단말 디바이스.
  29. 제21항 내지 제28항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는 단말 디바이스.
  30. 제21항 내지 제29항 중 어느 한 항에 있어서,
    상기 RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정되는 단말 디바이스.
  31. 네트워크 디바이스로서,
    오프셋 정보, 단말 디바이스에 대응하는 잔여 최소 시스템 정보 RMSI 검출 윈도우의 시간 인덱스, 및 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 지속기간에 기초하여, 상기 단말 디바이스에 대응하는 상기 RMSI 검출 윈도우의 위치를 결정하도록 구성된 프로세서- 상기 오프셋 정보는, RMS 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 기준 위치와 상기 RMSI 검출 기간에서의 제1 RMSI 검출 윈도우 사이의 오프셋에 기초하여, 그리고 상기 RMSI 검출 기간에서의 상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치에 기초하여 결정됨 -; 및
    상기 RMSI 검출 윈도우의 위치에 기초하여 상기 RMSI를 전송하도록 구성된 송신기를 포함하는 네트워크 디바이스.
  32. 제31항에 있어서,
    상기 제1 RMSI 검출 윈도우는 그 시간 인덱스가 0인 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록에 대응하는 RMSI 검출 윈도우인 네트워크 디바이스.
  33. 제32항에 있어서,
    상기 RMSI 검출 기간에서의 상기 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 시스템 프레임 및/또는 상기 제1 시스템 프레임의 시간 정보에 기초하여 결정되는 네트워크 디바이스.
  34. 제33항에 있어서,
    상기 제1 시스템 프레임의 상기 시간 정보는 상기 제1 시스템 프레임의 제1 서브프레임 또는 상기 제1 시스템 프레임의 제1 슬롯인 네트워크 디바이스.
  35. 제31항에 있어서,
    상기 RMSI 검출 기간에서의 검출 윈도우 세트의 기준 위치는 SS/PBCH 버스트 세트에서의 그 시간 인덱스가 0인 SS/PBCH 블록의 위치에 기초하여 결정되는 네트워크 디바이스.
  36. 제31항에 있어서,
    상기 RMSI 검출 윈도우 검출 윈도우의 상기 기준 위치는 상기 RMSI 검출 기간에서의 제1 SS/PBCH 버스트 세트에서의 제1 SS/PBCH 블록의 위치에 기초하여 결정되는 네트워크 디바이스.
  37. 제31항 내지 제36항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록은 상기 SS/PBCH 버스트 세트에서의 후보 SS/PBCH 블록인 네트워크 디바이스.
  38. 제31항 내지 제37항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 인접한 RMSI 검출 윈도우는 시간 상 연속적인 네트워크 디바이스.
  39. 제31항 내지 제38항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간에서의 적어도 2개의 RSMI 검출 윈도우는 동일한 지속기간을 갖는 네트워크 디바이스.
  40. 제31항 내지 제39항 중 어느 한 항에 있어서,
    상기 RMSI 검출 윈도우의 오프셋은 하프 프레임으로 측정되는 네트워크 디바이스.
  41. 컴퓨터 판독가능 저장 매체로서, 상기 컴퓨터 판독가능 저장 매체는 단말 디바이스에 의해 실행되는 프로그램 코드를 저장하도록 구성되고, 상기 프로그램 코드는 제1항 내지 제10항 중 어느 한 항에 따른 상기 통신 방법을 수행하기 위해 사용되는 명령어를 포함하는 컴퓨터 판독가능 저장 매체.
  42. 컴퓨터 판독가능 저장 매체로서, 상기 컴퓨터 판독가능 저장 매체는 네트워크 디바이스에 의해 실행되는 프로그램 코드를 저장하도록 구성되고, 상기 프로그램 코드는 제11항 내지 제20항 중 어느 한 항에 따른 상기 통신 방법을 수행하기 위해 사용되는 명령어를 포함하는 컴퓨터 판독가능 저장 매체.
  43. 데이터 통신 방법으로서,
    제1 잔여 최소 시스템 정보 RMSI 검출 윈도우의 시작 위치 및 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록의 시간 인덱스에 기초하여, 단말 디바이스에 대응하는 RMSI 검출 윈도우의 시작 위치를 결정하는 단계- 상기 RMSI 검출 윈도우의 시작 위치의 값은 4개의 값 중 임의의 하나임 -; 및
    상기 RMSI 검출 윈도우의 시작 위치에 기초하여 상기 RMSI를 수신하는 단계를 포함하는 통신 방법.
  44. 제43항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치가 슬롯에 기초할 때, 상기 슬롯의 인덱스는 0 내지 63의 임의의 값인 통신 방법.
  45. 제43항 또는 제44항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 RMSI 기간에서의 제1 프레임의 0ms 위치 또는 5ms 위치인 통신 방법.
  46. 제43항 내지 제45항 중 어느 한 항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 하프 시스템 프레임에서의 제1 슬롯인 통신 방법.
  47. 제43항 내지 제46항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록 및 상기 RMSI가 시분할 다중화 방식으로 송신될 때, 상기 RMSI의 시작 위치는 마지막으로 실제로 송신된 또는 가능하게 송신된 SS/PBCH 블록 이후에 있는 통신 방법.
  48. 제43항 내지 제47항 중 어느 한 항에 있어서,
    1개의 슬롯에 적어도 2개의 RMSI 제어 정보 피스가 있을 때,
    제1 RMSI 제어 정보 피스는 상기 슬롯에서의 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 제2 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 제3 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제2 심벌 또는 상기 제3 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 제7 심벌 상에서 전송되는 통신 방법.
  49. 제43항 내지 제48항 중 어느 한 항에 있어서,
    상기 RMSI는 2개의 프레임으로 송신되는 통신 방법.
  50. 제43항 내지 제49항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간은 20ms로 고정되고, SS/PBCH 버스트 세트의 기간과 동일한 통신 방법.
  51. 제43항 내지 제50항 중 어느 한 항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 서브캐리어 간격과 관련되는 통신 방법.
  52. 통신 장치로서,
    제1 RMSI 검출 윈도우의 시작 위치 및 동기화 신호 SS/물리적 브로드캐스트 채널 PBCH 블록의 시간 인덱스에 기초하여, 상기 통신 장치에 대응하는 RMSI 검출 윈도우의 시작 위치를 결정하고- 상기 RMSI 검출 윈도우의 시작 위치의 값은 4개의 값 중 임의의 하나임 -; 상기 RMSI 검출 윈도우의 시작 위치에 기초하여, 상기 RMSI를 수신하도록 송수신기에 지시하도록 구성된 프로세서; 및
    상기 프로세서에 의해 지시된 것과 같이 상기 RMSI를 수신하도록 구성된 상기 송수신기를 포함하는 통신 장치.
  53. 제52항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치가 슬롯에 기초할 때, 상기 슬롯의 인덱스는 0 내지 63의 임의의 값인 통신 디바이스.
  54. 제52항 또는 제53항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 RMSI 기간에서의 제1 프레임의 0ms 위치 또는 5ms 위치인 통신 디바이스.
  55. 제52항 내지 제54항 중 어느 한 항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 하프 시스템 프레임에서의 제1 슬롯인 통신 디바이스.
  56. 제52항 내지 제55항 중 어느 한 항에 있어서,
    상기 SS/PBCH 블록 및 상기 RMSI가 시분할 다중화 방식으로 송신될 때, 상기 RMSI의 시작 위치는 마지막으로 실제로 송신된 또는 가능하게 송신된 SS/PBCH 블록 이후에 있는 통신 디바이스.
  57. 제52항 내지 제56항 중 어느 한 항에 있어서,
    1개의 슬롯에 적어도 2개의 RMSI 제어 정보 피스가 있을 때,
    제1 RMSI 제어 정보 피스는 상기 슬롯에서의 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 제2 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 제3 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제2 심벌 또는 상기 제3 심벌 상에서 전송되거나; 또는
    상기 제1 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제1 심벌 상에서 전송되고, 상기 제2 RMSI 제어 정보 피스는 상기 슬롯에서의 상기 제7 심벌 상에서 전송되는 통신 디바이스.
  58. 제52항 내지 제57항 중 어느 한 항에 있어서,
    상기 RMSI는 2개의 프레임으로 송신되는 통신 디바이스.
  59. 제52항 내지 제58항 중 어느 한 항에 있어서,
    상기 RMSI 검출 기간은 20ms로 고정되고, SS/PBCH 버스트 세트의 기간과 동일한 통신 디바이스.
  60. 제52항 내지 제59항 중 어느 한 항에 있어서,
    상기 제1 RMSI 검출 윈도우의 시작 위치는 서브캐리어 간격과 관련되는 통신 디바이스.
  61. 컴퓨터 판독가능 저장 매체로서,
    상기 컴퓨터 판독가능 저장 매체는 명령어를 저장하고, 상기 명령어가 컴퓨터 상에서 실행될 때, 상기 컴퓨터는 제43항 내지 제51항 중 어느 한 항에 따른 상기 방법을 수행할 수 있게 되는 컴퓨터 판독가능 저장 매체.
  62. 칩으로서,
    컴퓨터 프로그램을 저장하도록 구성된 메모리; 및
    상기 메모리에 저장되는 상기 컴퓨터 프로그램을 판독하고 실행하도록 구성된 프로세서를 포함하고, 상기 컴퓨터 프로그램이 실행될 때, 상기 프로세서는 제43항 내지 제51항 중 어느 한 항에 따른 상기 방법을 수행하는 칩.
  63. 컴퓨터 프로그램 제품으로서,
    상기 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때, 상기 컴퓨터는 제43항 내지 제51항 중 어느 한 항에 따른 상기 방법을 수행할 수 있게 되는 컴퓨터 프로그램 제품.
  64. 통신 장치로서,
    상기 통신 장치는 제43항 내지 제51항 중 어느 한 항에 따른 상기 방법을 수행하는 통신 장치.
KR1020207017269A 2017-11-17 2018-11-19 잔여 최소 시스템 정보 통신 방법 및 관련 장치 KR102443678B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711148422.3A CN109802805A (zh) 2017-11-17 2017-11-17 剩余最小***信息的通信方法和相关装置
CN201711148422.3 2017-11-17
PCT/CN2018/116181 WO2019096302A1 (zh) 2017-11-17 2018-11-19 剩余最小***信息的通信方法和相关装置

Publications (2)

Publication Number Publication Date
KR20200088413A true KR20200088413A (ko) 2020-07-22
KR102443678B1 KR102443678B1 (ko) 2022-09-16

Family

ID=66538915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017269A KR102443678B1 (ko) 2017-11-17 2018-11-19 잔여 최소 시스템 정보 통신 방법 및 관련 장치

Country Status (6)

Country Link
US (2) US11616624B2 (ko)
EP (1) EP3703297A4 (ko)
JP (1) JP7008818B2 (ko)
KR (1) KR102443678B1 (ko)
CN (2) CN117118794B (ko)
WO (1) WO2019096302A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020019208A1 (zh) * 2018-07-25 2020-01-30 北京小米移动软件有限公司 消息传输的方法及装置
US20200053781A1 (en) * 2018-08-08 2020-02-13 Idac Holdings, Inc. Ss block methods and procedures for nr-u
CN111277378B (zh) * 2018-12-29 2021-08-17 维沃移动通信有限公司 信息的接收方法、发送方法、终端及网络侧设备
ES2969283T3 (es) 2019-06-14 2024-05-17 Guangdong Oppo Mobile Telecommunications Corp Ltd Método para determinar el recurso de acceso aleatorio, el dispositivo terminal y el dispositivo de red
WO2021073457A1 (zh) * 2019-10-19 2021-04-22 Oppo广东移动通信有限公司 时域位置确定方法、装置、终端、计算机可读介质及芯片
CN111246426B (zh) * 2020-01-16 2023-07-04 北京紫光展锐通信技术有限公司 辅链路通信的资源选择方法及通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9510212B2 (en) * 2012-04-27 2016-11-29 Qualcomm Incorporated Signal designs for densely deployed network
EP3328150A1 (en) * 2013-01-15 2018-05-30 Huawei Technologies Co., Ltd. Radio communication method, network side device and user equipment
JP6377860B2 (ja) * 2014-12-29 2018-08-22 テレフオンアクチーボラゲット エルエム エリクソン（パブル） ランダムアクセスプリアンブルを生成し及び検出するための方法及びデバイス
WO2018008918A1 (ko) * 2016-07-02 2018-01-11 엘지전자 주식회사 하향링크 신호 수신 방법 및 사용자기기와, 하향링크 신호 전송 방법 및 기지국
WO2018174587A1 (en) * 2017-03-23 2018-09-27 Samsung Electronics Co., Ltd. Method and apparatus for pbch transmission in a multi-beam based system
GB2563454A (en) 2017-06-16 2018-12-19 Nec Corp Communication system
EP3628135B1 (en) * 2017-06-26 2023-02-22 Samsung Electronics Co., Ltd. Method for generating preamble, method for configuring preamble and equipment thereof, random access method, device, user equipment and base station
US10893543B2 (en) * 2017-10-30 2021-01-12 Samsung Electronics Co., Ltd. Method and apparatus for random access design of NR unlicensed

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
3GPP R1-1715910* *
3GPP R1-1718181* *
3GPP TS38.211 v1.1.1 *
3GPP TS38.213 v1.1.0* *

Also Published As

Publication number Publication date
EP3703297A1 (en) 2020-09-02
KR102443678B1 (ko) 2022-09-16
JP7008818B2 (ja) 2022-01-25
CN117118794A (zh) 2023-11-24
CN117118794B (zh) 2024-06-11
EP3703297A4 (en) 2020-12-23
CN109802805A (zh) 2019-05-24
JP2021503817A (ja) 2021-02-12
WO2019096302A1 (zh) 2019-05-23
US20200280418A1 (en) 2020-09-03
US11616624B2 (en) 2023-03-28
US20230239115A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
KR102443678B1 (ko) 잔여 최소 시스템 정보 통신 방법 및 관련 장치
EP3605977B1 (en) Method, apparatus and system for signal transmission
CN111345007B (zh) 信令指示和接收方法、装置及通信***
CN103428868B (zh) 上行发射方法和用户设备
JP2020520584A (ja) 情報送受信方法及び関連するデバイス
JP2017123624A (ja) ユーザ装置、基地局、信号受信方法及び信号送信方法
CN111277390B (zh) 下行反馈信息的传输方法、基站以及终端设备
JP2022191387A (ja) ページング機会の開始決定
EP3745788A1 (en) Tdoa positioning of mobile devices
JP6250023B2 (ja) 帯域幅適応参照信号
EP3553991A1 (en) Transmission method, network device, and terminal device
JP2020017780A (ja) 無線通信システム、及び参照信号送信方法
EP3876620A1 (en) Resource indication method and apparatus as well as communication system
CN113271670B (zh) 一种直通链路资源的配置方法、终端及基站
JP2018057050A (ja) ユーザ装置及び信号受信方法
CN110677916B (zh) 一种随机接入信息的配置、传输和检测方法、终端及基站
CN110800351A (zh) 无线通信方法、终端和网络设备
AU2018261832B2 (en) Signal transmission method and apparatus
WO2014181446A1 (ja) 通信システム、制御装置および制御方法
US11997027B2 (en) Signal sending method, signal receiving method, and apparatus
CN118202742A (zh) 用于在上行链路覆盖增强的情况下进行上行链路多传输接收点操作的方法
CN115314929A (zh) 一种用于上报小区或载波信息的方法及装置
CN111586862A (zh) 信息指示的方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right