KR20200078771A - 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법 - Google Patents

수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20200078771A
KR20200078771A KR1020180167383A KR20180167383A KR20200078771A KR 20200078771 A KR20200078771 A KR 20200078771A KR 1020180167383 A KR1020180167383 A KR 1020180167383A KR 20180167383 A KR20180167383 A KR 20180167383A KR 20200078771 A KR20200078771 A KR 20200078771A
Authority
KR
South Korea
Prior art keywords
layer
circuit pattern
electrodes
passive element
pattern layer
Prior art date
Application number
KR1020180167383A
Other languages
English (en)
Other versions
KR102170904B1 (ko
Inventor
이종태
박지원
정민식
김민성
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020180167383A priority Critical patent/KR102170904B1/ko
Publication of KR20200078771A publication Critical patent/KR20200078771A/ko
Application granted granted Critical
Publication of KR102170904B1 publication Critical patent/KR102170904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

일 실시 예에 따르는 인쇄회로기판은, 내층 회로 패턴층, 외층 회로 패턴층, 및 상기 내층 회로 패턴층과 상기 외층 회로 패턴층 사이에 배치되는 층간 절연층을 구비하는 베이스 기판을 포함한다. 또한, 상기 인쇄회로기판은, 상기 층간 절연층 내에서 상기 내층 회로 패턴층을 노출시키는 캐비티 내에 형성되는 소자 수용 공간을 포함한다. 또한, 상기 인쇄회로기판은, 상기 소자 수용 공간 내에 배치되며, 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 제1 수동 소자을 포함한다. 또한, 상기 인쇄회로기판은, 상기 제1 수동 소자 상에 적층되며, 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 제2 수동 소자를 포함한다. 이때, 제1 수동 소자의 상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 각각 접합되며, 제2 수동 소자의 상기 제3 전극은 상기 제1 및 제2 전극 중 어느 하나와 접합되며, 상기 제4 전극은 상기 외층 회로 패턴층과 접합된다.

Description

수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법{PCB having passive device and method of manufacturing the same}
본 발명은 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 수동 소자를 구비하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 기기의 소형화에 따라, 상기 전자 기기 내에 내장되는 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 디지털 네트워크의 고도화에 의해, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 정보 단말 기기가 고성능 및 고기능화되고 있으며, 다양한 기능이 하나의 기기에 융합되어 복합화되고 있다.
이와 같이, 전자 기기가 소형화되고 고기능화됨에 따라 상기 전자 기기를 구성하는 인쇄회로기판에 실장되어야 하는 부품 소자 수가 크게 증가하고 있으나, 이에 반해 기판의 면적은 감소되지 않는 추세이다. 오히려, 상술한 소형화의 추세에 따라, 기존의 인쇄회로기판의 두께 및 상기 부품 소자의 두께를 감소할 것을 요청하고 있다. 따라서, 상술한 요구를 만족시키기 위한 인쇄회로기판의 새로운 구조 및 이를 위한 제조 방법에 대한 필요성이 지속적으로 커지고 있다.
본 출원의 실시 예는 기판 상에 복수의 수동 소자를 적층할 수 있는 인쇄회로기판의 구조 및 제조 방법을 제공한다.
본 출원의 일 측면에 따르는 인쇄회로기판이 제공된다. 상기 인쇄회로기판은, 내층 회로 패턴층, 외층 회로 패턴층, 및 상기 내층 회로 패턴층과 상기 외층 회로 패턴층 사이에 배치되는 층간 절연층을 구비하는 베이스 기판을 포함한다. 또한, 상기 인쇄회로기판은, 상기 층간 절연층 내에서 상기 내층 회로 패턴층을 노출시키는 캐비티 내에 형성되는 소자 수용 공간을 포함한다. 또한, 상기 인쇄회로기판은, 상기 소자 수용 공간 내에 배치되며, 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 제1 수동 소자을 포함한다. 또한, 상기 인쇄회로기판은, 상기 제1 수동 소자 상에 적층되며, 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 제2 수동 소자를 포함한다. 이때, 제1 수동 소자의 상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 각각 접합되며, 제2 수동 소자의 상기 제3 전극은 상기 제1 및 제2 전극 중 어느 하나와 접합되며, 상기 제4 전극은 상기 외층 회로 패턴층과 접합된다.
본 개시의 다른 측면에 따르는 인쇄회로기판이 제공된다. 상기 인쇄회로기판은 내층 회로 패턴층, 외층 회로 패턴층, 및 상기 내층 회로 패턴층과 상기 외층 회로 패턴층 사이에 배치되는 층간 절연층을 포함하는 베이스 기판을 포함한다. 또한, 상기 인쇄회로기판은, 상기 층간 절연층 내에서 상기 내층 회로 패턴층을 노출시키는 캐비티 내에 형성되는 소자 수용 공간을 포함한다. 또한, 상기 인쇄회로기판은 상기 소자 수용 공간 내에 배치되며, 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 제1 수동 소자을 포함한다. 또한, 상기 인쇄회로기판은 상기 제1 수동 소자 상에 적층되며, 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 제2 수동 소자를 포함한다. 이 때, 상기 제1 수동 소자의 상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 각각 접합되며, 상기 제2 수동 소자의 상기 제3 전극 및 제4 전극은 상기 제1 및 제2 전극과 각각 접합된다.
본 개시의 다른 측면에 따르는 인쇄회로기판의 제조 방법이 제공된다. 상기 제조 방법에 있어서, 내층 회로 패턴층을 구비하는 베이스 절연층을 제공한다. 상기 베이스 절연층 상에서 상기 내층 회로 패턴층을 덮는 층간 절연층을 형성한다. 상기 층간 절연층 상에 외층 회로 패턴층을 형성한다. 상기 층간 절연층을 가공하여 상기 내층 회로 패턴층 및 상기 베이스 절연층을 노출시키는 캐비티를 형성한다. 상기 캐비티 내에서 상기 내층 회로 패턴층 상에 제1 수동 소자를 실장한다. 상기 제1 수동 소자는 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비한다. 상기 제1 수동 소자의 상부에 제2 수동 소자를 실장한다. 상기 제2 수동 소자는 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비한다. 상기 제2 수동 소자를 실장할 때, 상기 제3 전극을 상기 제1 및 제2 전극 중 어느 하나와 접합하고, 상기 제4 전극을 상기 외층 회로 패턴층과 접합한다.
본 개시의 다른 측면에 따르는 인쇄회로기판의 제조 방법이 제공된다. 상기 제조 방법에 있어서, 내층 회로 패턴층을 구비하는 베이스 절연층을 제공한다. 상기 베이스 절연층 상에서 상기 내층 회로 패턴층을 덮는 층간 절연층을 형성한다. 상기 층간 절연층 상에 외층 회로 패턴층을 형성한다. 상기 층간 절연층을 가공하여 상기 내층 회로 패턴층 및 상기 베이스 절연층을 노출시키는 캐비티를 형성한다. 상기 캐비티 내에서 상기 내층 회로 패턴층 상에 제1 수동 소자를 실장한다. 상기 제1 수동 소자는 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비한다. 상기 제1 수동 소자 상에 제2 수동 소자를 실장한다. 상기 제2 수동 소자는 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비한다. 상기 제2 수동 소자를 실장할 때, 상기 제3 전극 및 제4 전극을 상기 제1 및 제2 전극에 각각 접합한다.
본 출원의 실시 예에 따르면, 인쇄회로기판의 캐비티 내에 형성되는 소자 수용 공간을 이용하여 복수의 수동 소자를 적층할 수 있다. 이를 통해, 인쇄회로기판의 두께를 감소시킬 수 있다. 또한, 적층되는 복수의 수동 소자간의 접합과 관련하여, 상기 수동 소자의 각각의 전극을 솔더 물질을 이용하여 서로 접합시킬 수 있다. 이에 따라, 적층되는 수동 소자 간의 전기적 연결을 위한 별도의 배선을 인쇄회로기판에 형성하지 않을 수 있다. 결과적으로, 인쇄회로기판 내에 수동 소자의 실장 밀도를 증가시킬 수 있으며, 인쇄회로기판의 크기를 효과적으로 감소시킬 수 있다.
도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 2는 본 출원의 다른 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 3 내지 도 8은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 9 및 도 10은 본 출원의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용되는, 기판 또는 소자칩의 '상면' 또는 '하면'이라는 용어는 관찰자의 시점에서 관측되는 상대적인 개념이다. 따라서, 기판 또는 소자칩의 측면을 제외한 두 면 중 어느 한 면을 '상면' 또는 '하면'으로 지칭할 수 있으며, 이에 대응하여 나머지 한 면을 '하면' 또는 '상면'으로 지칭할 수 있다. 마찬가지로, 본 명세서에서, '상', '위' 또는 '하', '아래' 라는 개념도 마찬가지로 상대적인 개념으로 사용되어질 수 있다.
도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 인쇄회로기판(1)은 제1 면(110S1)과 제2 면(110S2)을 구비하는 베이스 절연층(110)을 포함한다. 베이스 절연층(110)에서, 제1 면(110S1)에는 상부 내층 회로 패턴층(120a, 120a1, 120a2)이 배치될 수 있다. 일 실시 예에서, 상부 내층 회로 패턴층(120a, 120a1, 120a2)의 상부면이 제1 면(110S1)과 동일 레벨에 위치하도록, 상기 상부면을 제외한 상부 내층 회로 패턴층(120a, 120a1, 120a2)의 나머지 부분이 베이스 절연층(110) 내에 매립되도록 배치될 수 있다. 한편, 제2 면(110S2) 상에는 하부 내층 회로 패턴층(120b, 120b1, 120b2)가 배치될 수 있다. 하부 내층 회로 패턴층(120b, 120b1, 120b2)는 제2 면(110S2)으로부터 돌출되도록 배치될 수 있다.
또한, 상부 내층 회로 패턴층(120a, 120a1, 120a2) 중 일부분(120a1, 120a2)과 하부 내층 회로 패턴층(120b, 120b1, 120b) 중 일부분(120b1, 120b2)은 코어 비아(112)에 의해 서로 전기적으로 연결될 수 있다.
베이스 절연층(110)의 제1 면(110S1) 상에는 상부 층간 절연층(130)이 배치될 수 있다. 상부 층간 절연층(130) 상에는 상부 외층 회로 패턴층(140a, 140a1)이 배치될 수 있다. 또한, 상부 층간 절연층(130) 내에는, 상부 외층 회로 패턴층(140a, 140a1)의 일부분과, 상부 내층 회로 패턴층(120a, 120a1, 120a2) 중 일부분을 서로 전기적으로 연결하는 상부 비아(132)가 배치될 수 있다.
마찬가지로, 베이스 절연층(110)의 제2 면(110S2) 상에는 하부 층간 절연층(150)이 배치될 수 있다. 하부 층간 절연층(150) 상에는 하부 외층 회로 패턴층(140b)가 배치될 수 있다. 또한, 하부 층간 절연층(150) 내에는, 하부 외층 회로 패턴층(140b)의 일부분과, 하부 내층 회로 패턴층(120b, 120b1, 120b2) 중 일부분을 서로 전기적으로 연결하는 하부 비아(152)가 배치될 수 있다.
도 1을 다시 참조하면, 상부 층간 절연층(130) 상에서, 상부 외층 회로 패턴층(140a, 140a1)을 선택적으로 덮는 상부 솔더 레지스트 패턴층(160)이 배치될 수 있다. 상부 솔더 레지스트 패턴층(160)에 의해 노출되는 상부 외층 회로 패턴층(140a, 140a1)의 일부분은 외부 소자칩 또는 외부 기판과 전기적으로 연결되는 접속 패드로 기능할 수 있다. 도 1에서, 상부 외층 회로 패턴층(140a, 140a1)의 일부분(140a1)는 수동 소자(20)와의 전기적 접속을 위한 접속 패드로 적용될 수 있다.
한편, 하부 층간 절연층(150) 상에서, 하부 외층 회로 패턴층(140b)를 선택적으로 덮는 하부 솔더 레지스트 패턴층(170)이 배치될 수 있다. 하부 솔더 레지스트 패턴층(170)에 의해 노출되는 하부 외층 회로 패턴층(140b)의 일부분은 외부 기판과 전기적으로 연결되는 접속 패드로 기능할 수 있다. 일 예로서, 하부 외층 회로 패턴층(140b)의 일부분 상에는 솔더 볼과 같은 접속 구조물(미도시)이 배치되어 상기 외부 기판의 단자와 연결될 수 있다.
정리하자면, 본 출원의 실시 예에 따르는 인쇄회로기판(1)은 베이스 기판(1a)를 포함할 수 있다. 베이스 기판(1a)은 내층 회로 패턴층(120a, 120a1, 120a2, 120b, 120b1, 120b2), 외층 회로 패턴층(140a, 140a1, 140b), 및 내층 회로 패턴층(120a, 120a1, 120a2, 120b, 120b1, 120b2)과 외층 회로 패턴층(140a, 140a1, 140b) 사이에 배치되는 층간 절연층(110, 130, 150)을 포함할 수 있다.
한편, 도 1을 다시 참조하면, 상부 층간 절연층(130) 내에는 내층 회로 패턴층(120a1, 120a2)을 노출시키는 캐비티(1000)가 형성될 수 있다. 캐비티(1000)는 제1 수동 소자(10)를 실장하는 소자 수용 공간으로 기능할 수 있다.
제1 수동 소자(10)는 제1 전극(12), 제1 기능층(16) 및 제2 전극(14)을 구비할 수 있다. 제1 전극(12) 및 제2 전극(14)은 서로 이격하여 배치되며, 제1 기능층(16)은 제1 전극(12)과 제2 전극(14) 사이에 배치될 수 있다. 일 실시 예로서, 제1 수동 소자(10)는 캐패시터 소자를 포함할 수 있다. 이 때, 제1 기능층(16)은 유전층일 수 있다. 일 예로서, 상기 캐패시터 소자는 적층 세라믹 콘덴서(MLCC)일 수 있다. 즉, 제1 수동 소자(10)가 적층 세라믹 콘덴서인 경우, 제1 전극(12)과 제2 전극(14)은 서로 전기적으로 격리되어 있으며, 상기 제1 전극(12)과 제2 전극(14)은 복수의 적층된 유전층과 각각 전기적으로 연결될 수 있다. 다른 실시 예에 있어서, 제1 수동 소자(10)는 인턱터 소자일 수 있다. 이 경우, 제1 수동 소자(10)가 인턱터 소자인 경우, 제1 전극(12) 및 제2 전극(14)은 각각 접속 단자로서 기능하며, 제1 기능층(16)은 코일층일 수 있다. 또다른 실시 예에 있어서, 제1 수동 소자(10)는 저항 소자일 수 있다. 제1 수동 소자(10)가 저항 소자인 경우, 제1 전극(12) 및 제2 전극(14)은 각각 접속 단자로서 기능하며, 제1 기능층(16)은 저항층일 수 있다.
제1 수동 소자(10)는 제1 전극(12) 및 제2 전극(14)이, 각각 대응되는 상부 내층 회로 패턴층(120a1, 120a2)과 접합함으로써, 상기 소자 수용 공간 내에 실장될 수 있다. 이때, 상기 접합은 솔더 물질(180)에 의해 이루어질 수 있다. 솔더 물질(180)은, 솔더 볼, 솔더 범프 또는 솔더 페이스트를 포함할 수 있다. 솔더 물질(180)은 상부 내층 회로 패턴층(120a1, 120a2), 제1 및 제2 전극(12, 14)보다 녹는점이 낮으며, 이에 따라, 솔더 물질(180)을 용융시키는 경우, 상기 용융된 솔더 물질(180)이 상부 내층 회로 패턴층(120a1, 120a2) 및 제1 및 제 전극(12, 14)과 접하도록 유동할 수 있다. 이어서, 상기 용융된 솔더 물질(180)을 냉각시켜 고형화함으로써, 솔더 물질(180)이 상부 내층 회로 패턴층(120a1, 120a2) 및 제1 및 제2 전극(12, 14)을 서로 접합시킬 수 있다.
일 실시 예에서, 제1 전극(12)은 전도성 재질로 이루어질 수 있으며, 솔더 물질(180)은 제1 전극(12)의 외부면과 상부 내층 회로 패턴층(120a1)을 직접 접합시킬 수 있다. 다른 실시 예에서, 제1 전극(12)의 외부면 상에는 소정의 단면적을 가지는 별도의 전도성 접속 패드(미도시)가 배치될 수 있으며, 솔더 물질(180)은 상기 접속 패드와 상부 내층 회로 패턴층(120a1)을 서로 접합시킬 수 있다. 이 경우, 상기 접속 패드의 녹는점은 솔더 물질(180)의 녹는점보다 높을 수 있다. 한편, 제2 전극(14)과 상부 내층 회로 패턴층(120a2)도 상술한 방법과 동일한 방법을 채용하여, 서로 접합될 수 있다.
도 1을 다시 참조하면, 제1 및 제2 전극(12, 14)의 상부면(10S)는 외층 회로 패턴층(140a, 140a1)의 상부면과 동일 레벨에 위치할 수 있다. 한편, 제1 및 제2 전극(12, 14)의 상부면(10S)는 상부 층간 절연층(130)의 상부면(130S)보다 높게 위치할 수 있다. 이를 통해, 후술하는 제2 수동 소자(20)가, 제1 수동 소자(10)의 제2 전극(14) 및 상부 외층 회로 패턴층(140a1)과, 솔더 물질(180)에 의해 신뢰성 있게 접합될 수 있게 된다.
제1 수동 소자(10) 상에는 제2 수동 소자(20)가 적층될 수 있다. 제2 수동 소자(20)는 제3 전극(22), 제2 기능층(26) 및 제4 전극(24)를 구비할 수 있다. 제3 전극(22) 및 제4 전극(24)은 서로 이격하여 배치되며, 제2 기능층(26)은 제3 전극(22)과 제4 전극(24) 사이에 배치될 수 있다. 일 실시 예로서, 제2 수동 소자(20)는 캐패시터 소자를 포함할 수 있다. 이 때, 제2 기능층(26)은 유전층일 수 있다. 다른 실시 예에 있어서, 제2 수동 소자(20)는 인덕터 소자일 수 있다. 이때, 제3 및 제4 전극(22, 24)는 각각 접속 단자로서 기능하며, 제2 기능층(26)은 코일층일 수 있다. 또다른 실시 예에 있어서, 제2 수동 소자(20)는 저항 소자일 수 있다. 제2 수동 소자(20)가 저항 소자인 경우, 제3 및 제4 전극(22, 24)은 각각 접속 단자로서 기능하며, 제2 기능층(26)은 저항층일 수 있다.
일 실시 예에 있어서, 제2 수동 소자(20)는 제1 수동 소자(10)와 동일한 종류의 소자일 수 있다. 일 예로서, 제1 및 제2 수동 소자(20)는 캐패시터 소자일 수 있다. 상기 캐패시터 소자는 적층 세라믹 콘덴서(MLCC)일 수 있다. 다른 실시 예에 있어서, 제2 수동 소자(20)는 제1 수동 소자(10)와 다른 종류의 소자일 수 있다. 일 예로서, 제1 및 제2 수동 소자(20) 중 어느 하나가 캐패시터 소자이며, 다른 하나는 인덕터 소자일 수 있다.
제2 수동 소자(20)의 제3 전극(22)은 제1 수동 소자(10)의 제2 전극(14)과 접합하며, 제4 전극(24)은 상부 외층 회로 패턴층(140a1)과 접합할 수 있다. 이때, 제3 전극(22)과 제2 전극(14)의 접합을 위해 솔더 물질(180)이 적용되며, 제4 전극(24)과 상부 외층 회로 패턴층(140a1)의 접합을 위해 솔더 물질(180)이 적용될 수 있다. 일 실시 예에 있어서, 솔더 물질(180)은 제3 전극(22)의 외부면 및 제2 전극(14)의 외부면과 직접 접합할 수 있다. 다른 실시 예에 있어서, 제3 전극(22) 및 제2 전극(14)의 외부면 상에는 소정의 단면적을 가지는 전도성 접속 패드(미도시)가 각각 배치되며, 솔더 물질(180)은 각각의 접속 패드와 접합할 수 있다. 마찬가지로, 솔더 물질(180)은 제4 전극(24)의 외부면 및 상부 외층 회로 패턴층(140a1)과 직접 접합할 수 있다. 다르게는, 제4 전극(24)의 외부면 상에는 소정의 단면적을 가지는 전도성 접속 패드(미도시)가 배치되며, 솔더 물질(180)은 제4 전극(24)의 외부면에 위치하는 접속 패드와 상부 외층 회로 패턴층(140a1)과 접합할 수 있다. 그 결과, 제1 수동 소자(10)와 제2 수동 소자(20)는 서로 전기적 직렬 연결될 수 있다.
상술한 바와 같이, 본 출원의 실시 예에 따르는 인쇄회로기판은 다음과 같은 장점을 가질 수 있다. 첫째, 인쇄회로기판의 캐비티 내에 형성되는 소자 수용 공간을 이용하여 복수의 수동 소자를 적층함으로써, 인쇄회로기판의 두께를 감소시킬 수 있다. 둘째, 적층되는 수동 소자 간의 전기적 연결을 위해, 인쇄회로기판 상에 별도의 배선을 형성하지 않을 수 있다. 즉, 적층되는 수동 소자에서, 상기 수동 소자의 각각의 전극을 솔더 물질을 이용하여 서로 접합시킬 수 있다. 이에 따라, 상기 배선을 생략할 수 있어, 인쇄회로기판 내에 수동 소자의 실장 밀도를 증가시킬 수 있다. 이에 따라, 인쇄회로기판의 크기를 효과적으로 감소시킬 수 있다.
도 2는 본 출원의 다른 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다. 인쇄회로기판(2)은 제1 수동 소자(10) 및 제2 수동 소자(20)의 적층 방식을 제외하면, 도 1과 관련하여 상술한 인쇄회로기판(1)과 그 구성이 실질적으로 동일하다.
도 2를 참조하면, 베이스 기판(1a)의 캐비티(1000) 내에 제1 수동 소자(10)가 실장된다. 이어서, 제2 수동 소자(20)가 제1 수동 소자(10)의 상부에 적층되되, 제2 수동 소자(20)의 제3 전극(22)과 제1 수동 소자(10)의 제1 전극(12)이 서로 접합하고, 제2 수동 소자(20)의 제4 전극(24)과 제1 수동 소자(10)의 제2 전극(14)이 서로 접합한다. 상기 접합은 솔더 물질(180)을 이용하여 진행될 수 있다. 상기 접합의 결과, 제1 수동 소자(10)와 제2 수동 소자(20)는 서로 전기적 병렬 연결될 수 있다.
본 실시 예에서, 베이스 기판(1a)에 적층되는 제1 수동 소자(10) 및 제2 수동 소자(20)의 접합은, 서로 대응하는 전극 사이에서, 솔더 물질(180)의 접합에 의해 각각 이루어질 수 있다. 이를 통해, 제1 수동 소자(10) 및 제2 수동 소자(20) 사이의 전기적 연결을 위해, 베이스 기판(1a)에 위치하는 별도의 배선을 사용하지 않을 수 있다. 그 결과, 인쇄회로기판 내에 수동 소자의 실장 밀도를 증가시킬 수 있으며, 인쇄회로기판의 크기를 감소시킬 수 있다.
도 3 내지 도 8은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 베이스 기판(1a)을 제공한다. 베이스 기판(1a)은 도 1과 관련하여 상술한 베이스 기판(1a)과 실질적으로 동일하다.
베이스 기판(1a)은 제1 면(110S1)과 제2 면(110S2)을 구비하는 베이스 절연층(110)을 구비할 수 있다. 제1 면(110S1)에는 상부 내층 회로 패턴층(120a, 120a1, 120a2)이 형성될 수 있다. 일 실시 예에서, 상부 내층 회로 패턴층(120a, 120a1, 120a2)은 상부면이 제1 면(110S1)과 동일 레벨에 위치하도록, 상기 상부면을 제외한 상부 내층 회로 패턴층(120a, 120a1, 120a2)의 나머지 부분이 베이스 절연층(110) 내에 매립되도록 형성될 수 있다. 한편, 제2 면(110S2) 상에는 하부 내층 회로 패턴층(120b, 120b1, 120b2)이 형성될 수 있다. 하부 내층 회로 패턴층(120b, 120b1, 120b2)은 제2 면(110S2) 상에서 돌출되도록 형성될 수 있다.
또한, 상부 내층 회로 패턴층(120a, 120a1, 120a2) 중 일부분(120a1, 120a2)과 하부 내층 회로 패턴층(120b, 120b1, 120b) 중 일부분(120b1, 120b2)은 코어 비아(112)에 의해 서로 전기적으로 연결될 수 있다. 상부 내층 회로 패턴층(120a, 120a1, 120a2), 하부 내층 회로 패턴층(120b, 120b1, 120b2) 및 코어 비아(112)는 공지의 도금 공법에 의해 형성될 수 있다. 즉, 상부 내층 회로 패턴층(120a, 120a1, 120a2), 하부 내층 회로 패턴층(120b, 120b1, 120b2) 및 코어 비아(112)는 구리 도금층일 수 있다. 상술한 공정을 통해, 상부 내층 회로 패턴층(120a, 120a1, 120a2), 및 하부 내층 회로 패턴층(120b, 120b1, 120b2)를 구비하는 베이스 절연층(110)을 제공할 수 있다.
이어서, 베이스 절연층(110)의 제1 면(110S1) 상에는 상부 내층 회로 패턴층(120a, 120a1, 120a2)을 덮는 상부 층간 절연층(130)이 형성될 수 있다. 상부 층간 절연층(130) 상에는 상부 외층 회로 패턴층(140a, 140a1)가 형성될 수 있다. 또한, 상부 층간 절연층(130) 내에는, 상부 외층 회로 패턴층(140a, 140a1)의 일부분과, 상부 내층 회로 패턴층(120a, 120a1, 120a2) 중 일부분을 서로 전기적으로 연결하는 상부 비아(132)가 형성될 수 있다.
마찬가지로, 베이스 절연층(110)의 제2 면(110S2) 상에는 하부 내층 회로 패턴층(120b, 120b1, 120b2)을 덮는 하부 층간 절연층(150)이 형성될 수 있다. 하부 층간 절연층(150) 상에는 하부 외층 회로 패턴층(140b)가 형성될 수 있다. 또한, 하부 층간 절연층(150) 내에는, 하부 외층 회로 패턴층(140b)의 일부분과, 하부 내층 회로 패턴층(120b, 120b1, 120b2) 중 일부분을 서로 전기적으로 연결하는 하부 비아(152)가 형성될 수 있다.
상부 외층 회로 패턴층(140a, 140a1), 상부 비아(132), 하부 외층 회로 패턴층(140b), 및 하부 비아(152)는 공지의 도금 공법에 의해 형성될 수 있다. 즉, 상부 외층 회로 패턴층(140a, 140a1), 상부 비아(132), 하부 외층 회로 패턴층(140b), 및 하부 비아(152)는 구리 도금층일 수 있다.
도 3을 다시 참조하면, 상부 층간 절연층(130) 상에서, 상부 외층 회로 패턴층(140a, 140a1)을 선택적으로 덮는 상부 솔더 레지스트 패턴층(160)이 형성될 수 있다. 한편, 도 3에서, 상부 솔더 레지스트 패턴층(160)에 의해 노출되는 상부 외층 회로 패턴층(140a, 140a1)의 일부분(140a1)은 수동 소자(20)와의 전기적 접속을 위한 접속 패드로 적용될 수 있다.
한편, 하부 층간 절연층(150) 상에서, 하부 외층 회로 패턴층(140b)를 선택적으로 덮는 하부 솔더 레지스트 패턴층(170)이 형성될 수 있다. 하부 솔더 레지스트 패턴층(170)에 의해 노출되는 하부 외층 회로 패턴층(140b)의 일부분은 외부 기판과 전기적으로 연결되는 접속 패드로 기능할 수 있다. 일 예로서, 하부 외층 회로 패턴층(140b)의 일부분 상에는 솔더 볼과 같은 접속 구조물(미도시)이 배치되어 상기 외부 기판의 단자와 연결될 수 있다.
도 4를 참조하면, 상부 솔더 레지스트 패턴층(160)이 덮여 있지 않는 상부 층간 절연층(130)을 가공하여, 상부 내층 회로 패턴층(120a1, 120a2) 및 베이스 절연층(110)을 노출시키는 캐비티(1000)을 형성할 수 있다.
도 5를 참조하면, 캐비티(1000)에 의해 노출된 상부 내층 회로 패턴층(120a1, 120b1) 상에 솔더 물질(180)을 배치한다. 솔더 물질(180)은 일 예로서, 솔더 볼, 솔더 범프, 또는 솔더 페이스트를 포함할 수 있다. 솔더 물질(180)을 배치하는 방법은, 공지의 증착법, 인쇄법, 페이스트법 등을 적용할 수 있다.
도 6을 참조하면, 캐비티(1000) 내부의 소자 수용 공간에 제1 수동 소자(10)를 실장한다. 제1 수동 소자(10)는 서로 이격하여 배치되는 제1 및 제2 전극(12, 14), 및 상기 제1 및 제2 전극(12, 14) 사이에 배치되는 제1 기능층(16)을 구비할 수 있다. 일 실시 예에 있어서, 수동 소자(10)는 캐패시터 소자를 포함할 수 있다. 이 때, 제1 기능층(16)은 유전층일 수 있다. 일 예로서, 상기 캐패시터 소자는 적층 세라믹 콘덴서(MLCC)일 수 있다. 즉, 제1 전극(12)과 제2 전극(14)은 서로 전기적으로 격리되어 있으며, 상기 제1 전극(12)과 제2 전극(14)은 복수의 적층된 유전층과 각각 전기적으로 연결될 수 있다. 다른 실시 예에 있어서, 제1 수동 소자(10)는 인턱터 소자일 수 있다. 이때, 제1 및 제2 전극(12, 14)은 각각 접속 단자로 기능하고, 제1 기능층(16)은 코일층일 수 있다. 또다른 실시 예에 있어서, 제1 수동 소자(10)는 저항 소자일 수 있다. 제1 수동 소자(10)가 저항 소자인 경우, 제1 전극(12) 및 제2 전극(14)은 각각 접속 단자로서 기능하며, 제1 기능층(16)은 저항층일 수 있다.
일 실시 예에 있어서, 제1 수동 소자(10)의 제1 전극(12) 및 제2 전극(14)을, 각각 대응되는 상부 내층 회로 패턴층(120a1, 120a2)과, 솔더 물질(180)을 이용하여 접합시킬 수 있다. 이를 통해, 제1 수동 소자(10)를 캐비티(1000) 내의 소자 수용 공간에 안착시킬 수 있다.
구체적으로, 솔더 물질(180)은 상부 내층 회로 패턴층(120a1, 120a2), 제1 및 제2 전극(12, 14)보다 녹는 점이 낮을 수 있다. 이에 따라, 베이스 기판(1a)에 솔더 물질(180)을 용융시킬 수 있는 온도로 열을 가함으로써, 상기 용융된 솔더 물질(180)이 유동성을 가질 수 있다. 이어서, 상부 내층 회로 패턴층(120a1, 120a2) 및 제1 및 제 전극(12, 14)이 서로 접하도록 제1 수동 소자(20)를 베이스 기판(1a)에 부착시킬 수 있다. 이어서, 상기 베이스 기판(1a)을 냉각시킴으로써, 솔더 물질(180)을 고형화시킬 수 있다. 이에 따라, 솔더 물질(180)에 의해 상부 내층 회로 패턴층(120a1, 120a2) 및 제1 및 제 전극(12, 14)을 서로 접합시킬 수 있다.
도 6에서는 솔더 물질(180)이 제1 전극(12)의 외부면과 상부 내층 회로 패턴층(120a1)을 직접 접합시키는 실시 예를 도시하고 있다. 하지만, 반드시 이에 한정되는 것은 아니고 도시되지 않은 다른 실시 예에서, 제1 전극(12)의 외부면 상에는 소정의 단면적을 가지는 별도의 전도성 접속 패드(미도시)가 배치될 수 있으며, 솔더 물질(180)은 상기 접속 패드와 상부 내층 회로 패턴층(120a1)을 서로 접합시킬 수 있다. 이 경우, 상기 접속 패드의 녹는점은 솔더 물질(180)의 녹는점보다 높을 수 있다. 마찬가지로, 제2 전극(14)과 상부 내층 회로 패턴층(120a2)도 상술한 방법과 동일한 방법을 채용하여, 서로 접합될 수 있다.
도 6을 다시 참조하면, 제1 수동 소자(10)를 실장하는 단계는, 제1 및 제2 전극(12, 14)의 상부면(10S)이 상부 외층 회로 패턴층(140a1)의 상부면(140S1)과 동일 레벨을 이루도록 실장하는 단계를 포함할 수 있다. 이에 따라, 제1 및 제2 전극(12, 14)의 상부면(10S)은 상부 층간 절연층(130)의 상부면(130S)보다 높은 위치에 있을 수 있다. 상술한 바와 같이, 제1 및 제2 전극(12, 14)의 상부면(10S)이 상부 외층 회로 패턴층(140a1)의 상부면(140S1)과 동일 레벨에 위치함으로써, 후술하는 도 7 및 도 8과 관련하는 설명하는 바와 같이, 제2 수동 소자(20)를 제1 수동 소자(10) 및 상부 외층 회로 패턴층(140a1) 상에 신뢰성 있게 적층할 수 있다.
도 7을 참조하면, 제1 수동 소자(10)의 제2 전극(14) 및 상부 외층 회로 패턴층(140a1) 상에 솔더 물질(180)을 배치한다. 솔더 물질(180)은 일 예로서, 솔더 볼, 솔더 범프, 또는 솔더 페이스트를 포함할 수 있다. 솔더 물질(180)을 배치하는 방법은, 공지의 증착법, 인쇄법, 페이스트법 등을 적용할 수 있다.
도 8을 참조하면, 캐비티(1000) 내부의 소자 수용 공간에 안착된 제1 수동 소자(10)의 상부에 제2 수동 소자(20)를 실장한다. 이 때, 제2 수동 소자(20)는 서로 이격하여 배치되는 제3 및 제4 전극(22, 24), 및 상기 제3 및 제4 전극(22, 24) 사이에 배치되는 제2 기능층(26)을 구비할 수 있다. 일 실시 예에 있어서, 수동 소자(20)는 캐패시터 소자를 포함할 수 있다. 이 때, 제2 기능층(26)은 유전층일 수 있다. 일 예로서, 상기 캐패시터 소자는 적층 세라믹 콘덴서(MLCC)일 수 있다. 즉, 제3 전극(22)과 제4 전극(24)은 서로 전기적으로 격리되어 있으며, 상기 제3 전극(22)과 제4 전극(24)은 복수의 적층된 유전층과 각각 전기적으로 연결될 수 있다. 다른 실시 예에 있어서, 제2 수동 소자(20)는 인턱터 소자일 수 있다. 이때, 제3 및 제4 전극(22, 24)은 각각 접속 단자로 기능할 수 있다. 제2 기능층(26)은 코일층일 수 있다. 또다른 실시 예에 있어서, 제2 수동 소자(20)는 저항 소자일 수 있다. 제2 수동 소자(20)가 저항 소자인 경우, 제3 및 제4 전극(22, 24)은 각각 접속 단자로서 기능하며, 제2 기능층(26)은 저항층일 수 있다.
일 실시 예에 있어서, 제2 수동 소자(20)의 제3 전극(22)을 제1 수동 소자(10)의 제2 전극(14)과 접합시키고, 제4 전극(24)을 상부 외층 회로 패턴층(140S1)과 접합시킬 수 있다. 이때, 상기 제3 전극(22) 및 제4 전극(24)의 접합은 솔더 물질(180)을 이용하여 진행할 수 있다.
구체적으로, 솔더 물질(180)은, 제1 내지 제4 전극(12, 14, 22, 24)보다 녹는 점이 낮을 수 있다. 이에 따라, 베이스 기판(1a)에 솔더 물질(180)을 용융시킬 수 있는 온도로 열을 가함으로써, 상기 용융된 솔더 물질(180)이 유동성을 가질 수 있다. 이어서, 제3 및 제4 전극(22, 24)이, 제2 전극(14) 및 상부 외층 회로 패턴층(140S1)과 서로 접하도록 제2 수동 소자(20)를 제1 수동 소자(10)에 부착시킬 수 있다.
도 8에서는 솔더 물질(180)이 제2 전극(14)의 외부면과 제3 전극(22)의 외부면을 직접 접합시키는 실시 예를 도시하고 있다. 하지만, 반드시 이에 한정되는 것은 아니고 도시되지 않은 다른 실시 예에서, 제2 전극(14) 및 제3 전극(22)의 외부면 상에는 소정의 단면적을 가지는 별도의 전도성 접속 패드(미도시)가 각각 배치될 수 있으며, 솔더 물질(180)은 상기 접속 패드들을 서로 접합시킬 수 있다. 이 경우, 상기 접속 패드들의 녹는점은 솔더 물질(180)의 녹는점보다 높을 수 있다. 마찬가지로, 도시되지 않은 다른 실시 예에서, 제4 전극(24)의 외부면 상에는 소정의 단면적을 가지는 별도의 전도성 접속 패드(미도시)가 배치될 수 있으며, 솔더 물질(180)은 상기 접속 패드와 상부 외층 회로 패턴층(140a1)을 서로 접합시킬 수 있다. 이 경우, 상기 접속 패드의 녹는점은 솔더 물질(180)의 녹는점보다 높을 수 있다.
상술한 공정을 진행하여 본 출원의 실시 예에 따르는 인쇄회로기판을 제조할 수 있다. 도 3 내지 도 8의 공정을 통해 제조되는 인쇄회로기판은 도 1과 관련하여 상술한 인쇄회로기판(1)일 수 있다. 한편, 도 8에서는 제2 수동 소자(20)의 제3 전극(22)이 제1 수동 소자(10)의 제2 전극(14)과 접하고, 제2 수동 소자(20)의 제4 전극(24)이 상부 외층 회로 패턴층(140a1)과 접하는 실시예를 도시하고 있으나, 반드시 이에 한정되지는 않는다. 도시되지 않은 다른 실시 예에서, 제2 수동 소자(20)의 제3 전극(22)이 상부 외층 회로 패턴층(140a)과 접하고, 제2 수동 소자(20)의 제4 전극(24)이 제1 수동 소자(10)의 제1 전극(12)과 접하도록 적층될 수도 있다.
상술한 바와 같이, 본 출원의 실시 예에 따르면, 인쇄회로기판의 캐비티 내에 형성되는 소자 수용 공간을 이용하여 복수의 수동 소자를 적층할 수 있다. 이를 통해, 인쇄회로기판의 두께를 감소시킬 수 있다. 또한, 적층되는 복수의 수동 소자간의 접합과 관련하여, 상기 수동 소자의 각각의 전극을 솔더 물질을 이용하여 서로 접합시킬 수 있다. 이에 따라, 적층되는 수동 소자 간의 전기적 연결을 위한 별도의 배선을 인쇄회로기판에 형성하지 않을 수 있다. 결과적으로, 인쇄회로기판 내에 수동 소자의 실장 밀도를 증가시킬 수 있으며, 인쇄회로기판의 크기를 효과적으로 감소시킬 수 있다.
도 9 및 도 10은 본 출원의 다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 본 제조 방법은 도 3 내지 도 8과 관련하여 상술한 제조 방법과 대비하여, 제1 및 제2 수동 소자(10, 20)의 적층 방식이 차별된다.
도 9를 참조하면, 도 3 내지 도 6과 관련한 공정을 진행하여, 캐비티(1000) 내에 제1 수동 소자(10)가 실장된 베이스 기판(1a)을 준비한다. 이어서, 제1 수동 소자(10)의 제1 및 제2 전극(12, 14) 상에 솔더 물질(180)을 각각 배치한다.
도 10을 참조하면, 제1 수동 소자(10)의 상부에 제2 수동 소자(20)를 적층한다. 이 때, 솔더 물질(180)을 이용하여, 제2 수동 소자(20)의 제3 전극(22)과 제1 수동 소자(10)의 제1 전극(12)을 접합시키고, 제2 수동 소자(20)의 제4 전극(24)과 제1 수동 소자(10)의 제2 전극(14)을 접합시킨다.
상술한 공정을 진행하여 본 실시 예에 따르는 인쇄회로기판을 제조할 수 있다. 도 9 및 도 10과 관련하여 상술한 공정을 통해 제조되는 인쇄회로기판은 도 2와 관련하여 상술한 인쇄회로기판(2)일 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2: 인쇄회로기판,
10: 제1 수동 소자, 20: 제2 수동 소자,
12: 제1 전극, 14: 제2 전극, 16: 제1 기능층,
22: 제3 전극, 24: 제4 전극, 26: 제2 기능층,
110S1: 제1 면, 110S2: 제2 면,
110: 베이스 절연층,
120a, 120a1, 120a2: 상부 내층 회로 패턴층,
120b, 120b1, 120b2: 하부 내층 회로 패턴층,
130: 상부 층간 절연층, 150: 하부 층간 절연층,
140a, 140a1: 상부 외층 회로 패턴층,
140b: 하부 외층 회로 패턴층,
112: 코어 비아, 132: 상부 비아, 152: 하부 비아,
160: 상부 솔더 레지스트 패턴층, 170: 하부 솔더 레지스트 패턴층.

Claims (15)

  1. 내층 회로 패턴층, 외층 회로 패턴층, 및 상기 내층 회로 패턴층과 상기 외층 회로 패턴층 사이에 배치되는 층간 절연층을 포함하는 베이스 기판;
    상기 층간 절연층 내에서 상기 내층 회로 패턴층을 노출시키는 캐비티에 형성되는 소자 수용 공간;
    상기 소자 수용 공간 내에 배치되며, 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 제1 수동 소자; 및
    상기 제1 수동 소자의 상부에 적층되며, 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 제2 수동 소자를 포함하되,
    상기 제1 수동 소자의 상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 각각 접합되며,
    상기 제2 수동 소자의 상기 제3 전극은 상기 제1 및 제2 전극 중 어느 하나와 접합되며, 상기 제4 전극은 상기 외층 회로 패턴층과 접합되는
    인쇄회로기판.
  2. 제1 항에 있어서,
    상기 제1 및 제2 수동 소자는 캐패시터 소자, 인덕터 소자, 및 저항 소자 중에서 선택되는 어느 하나를 각각 포함하는
    인쇄회로기판.
  3. 제2 항에 있어서,
    상기 캐패시터 소자는 적층 세라믹 콘덴서(MLCC)인
    인쇄회로기판
  4. 제1 항에 있어서,
    상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 솔더 물질에 의해 접합되는
    인쇄회로기판.
  5. 제1 항에 있어서,
    상기 제3 전극은 상기 제1 및 제2 전극 중 어느 하나와 솔더 물질에 의해 접합되며,
    상기 제4 전극은 상기 외층 회로 패턴층과 솔더 물질에 의해 접합되는
    인쇄회로기판.
  6. 제1 항에 있어서,
    상기 제1 및 제2 전극의 상부면은 상기 외층 회로 패턴층의 상부면과 동일 레벨에 위치하는
    인쇄회로기판.
  7. 제1 항에 있어서,
    상기 제1 및 제2 수동 소자는 전기적 직렬 연결되는
    인쇄회로기판.
  8. 내층 회로 패턴층, 외층 회로 패턴층, 및 상기 내층 회로 패턴층과 상기 외층 회로 패턴층 사이에 배치되는 층간 절연층을 포함하는 베이스 기판;
    상기 층간 절연층 내에서 상기 내층 회로 패턴층을 노출시키는 캐비티에 형성되는 소자 수용 공간;
    상기 소자 수용 공간 내에 배치되며, 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 제1 수동 소자; 및
    상기 제1 수동 소자 상에 적층되며, 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 제2 수동 소자를 포함하되,
    상기 제1 수동 소자의 상기 제1 및 제2 전극은 상기 내층 회로 패턴층과 각각 접합되며,
    상기 제2 수동 소자의 상기 제3 전극 및 제4 전극은 상기 제1 및 제2 전극과 각각 접합되는
    인쇄회로기판.
  9. 제8 항에 있어서,
    상기 제1 및 제2 수동 소자는 전기적 병렬 연결되는
    인쇄회로기판.
  10. 내층 회로 패턴층을 구비하는 베이스 절연층을 제공하는 단계;
    상기 베이스 절연층 상에서 상기 내층 회로 패턴층을 덮는 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 외층 회로 패턴층을 형성하는 단계;
    상기 층간 절연층을 가공하여 상기 내층 회로 패턴층 및 상기 베이스 절연층을 노출시키는 캐비티를 형성하는 단계;
    상기 캐비티 내에서 상기 내층 회로 패턴층 상에 제1 수동 소자를 실장하되, 상기 제1 수동 소자는 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 단계; 및
    상기 제1 수동 소자의 상부에 제2 수동 소자를 실장하되, 상기 제2 수동 소자는 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 단계를 포함하되,
    상기 제2 수동 소자를 실장할 때, 상기 제3 전극을 상기 제1 및 제2 전극 중 어느 하나와 접합하고, 상기 제4 전극을 상기 외층 회로 패턴층과 접합하는
    인쇄회로기판의 제조 방법.
  11. 제10 항에 있어서,
    상기 내층 회로 패턴층 상에 상기 제1 수동 소자를 실장하는 단계는
    상기 제1 및 제2 전극을 솔더 물질을 이용하여 상기 내층 회로 패턴층과 접합하는 단계를 포함하는
    인쇄회로기판의 제조 방법.
  12. 제10 항에 있어서,
    상기 내층 회로 패턴층 상에 상기 제1 수동 소자를 실장하는 단계는
    상기 제1 및 제2 전극의 상부면이 상기 외층 회로 패턴층의 상부면과 동일 레벨을 이루도록 실장하는 단계를 포함하는
    인쇄회로기판의 제조 방법.
  13. 제10 항에 있어서,
    상기 제3 전극을 상기 제1 및 제2 전극 중 어느 하나와 접합하고, 상기 제4 전극을 상기 외층 회로 패턴층과 접합하는 단계는 솔더 물질을 이용하여 진행하는
    인쇄회로기판의 제조 방법.
  14. 내층 회로 패턴층을 구비하는 베이스 절연층을 제공하는 단계;
    상기 베이스 절연층 상에서 상기 내층 회로 패턴층을 덮는 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 외층 회로 패턴층을 형성하는 단계;
    상기 층간 절연층을 가공하여 상기 내층 회로 패턴층 및 상기 베이스 절연층을 노출시키는 캐비티를 형성하는 단계;
    상기 캐비티 내에서 상기 내층 회로 패턴층 상에 제1 수동 소자를 실장하되, 상기 제1 수동 소자는 서로 이격하여 배치되는 제1 및 제2 전극, 및 상기 제1 및 제2 전극 사이에 배치되는 제1 기능층을 구비하는 단계; 및
    상기 제1 수동 소자 상에 제2 수동 소자를 실장하되, 상기 제2 수동 소자는 서로 이격하여 배치되는 제3 및 제4 전극, 및 상기 제3 및 제4 전극 사이에 배치되는 제2 기능층을 구비하는 단계를 포함하고,
    상기 제2 수동 소자를 실장할 때, 상기 제3 전극 및 제4 전극을 상기 제1 및 제2 전극에 각각 접합하는
    인쇄회로기판의 제조 방법.
  15. 제14 항에 있어서,
    상기 제3 전극 및 제4 전극을 상기 제1 및 제2 전극에 각각 접합하는 단계는 솔더 물질을 이용하여 진행하는
    인쇄회로기판의 제조 방법.

KR1020180167383A 2018-12-21 2018-12-21 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법 KR102170904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180167383A KR102170904B1 (ko) 2018-12-21 2018-12-21 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180167383A KR102170904B1 (ko) 2018-12-21 2018-12-21 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200078771A true KR20200078771A (ko) 2020-07-02
KR102170904B1 KR102170904B1 (ko) 2020-10-29

Family

ID=71599468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167383A KR102170904B1 (ko) 2018-12-21 2018-12-21 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102170904B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150383A (ja) * 2003-11-14 2005-06-09 Tdk Corp 電気二重層キャパシタ内蔵基板及びその製造方法、並びに、電気二重層キャパシタ内蔵モジュール
KR20120031362A (ko) * 2010-09-24 2012-04-03 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
KR20120127033A (ko) * 2011-05-13 2012-11-21 전자부품연구원 칩 내장형 기판 제조 방법
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
KR20150065029A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20160090626A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20160091050A (ko) * 2015-01-23 2016-08-02 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150383A (ja) * 2003-11-14 2005-06-09 Tdk Corp 電気二重層キャパシタ内蔵基板及びその製造方法、並びに、電気二重層キャパシタ内蔵モジュール
KR20120031362A (ko) * 2010-09-24 2012-04-03 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
KR20120127033A (ko) * 2011-05-13 2012-11-21 전자부품연구원 칩 내장형 기판 제조 방법
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
KR20150065029A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20160090626A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20160091050A (ko) * 2015-01-23 2016-08-02 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR102170904B1 (ko) 2020-10-29

Similar Documents

Publication Publication Date Title
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US5780776A (en) Multilayer circuit board unit
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP4453702B2 (ja) 複合型電子部品及びその製造方法
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP5182448B2 (ja) 部品内蔵基板
JP2014110423A (ja) 電子部品組込み基板及びその製造方法
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
US9699892B2 (en) Electric element-embedded multilayer substrate and method for manufacturing the same
US10062649B2 (en) Package substrate
KR20140051692A (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9629249B2 (en) Component-embedded substrate and communication module
EP2849226B1 (en) Semiconductor package
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
KR102170904B1 (ko) 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
CN114980496B (zh) 一种电路板组件、电子设备和电路板组件的加工方法
WO2013153717A1 (ja) 電子機器及びその製造方法
EP3745456A1 (en) Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2006041238A (ja) 配線基板及び配線基板の製造方法
KR100926088B1 (ko) 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법
US20050241851A1 (en) Pin grid array package carrier and process of mounting passive component thereon
JPH06326475A (ja) 突起状接点部付き多層回路基板とその接続方法
JP2020537361A (ja) 集積回路モジュール構造及びその製作方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant