KR20200073349A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200073349A
KR20200073349A KR1020180161182A KR20180161182A KR20200073349A KR 20200073349 A KR20200073349 A KR 20200073349A KR 1020180161182 A KR1020180161182 A KR 1020180161182A KR 20180161182 A KR20180161182 A KR 20180161182A KR 20200073349 A KR20200073349 A KR 20200073349A
Authority
KR
South Korea
Prior art keywords
layer
disposed
thin film
film transistor
dam
Prior art date
Application number
KR1020180161182A
Other languages
English (en)
Inventor
박준현
이안수
김동우
문성재
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180161182A priority Critical patent/KR20200073349A/ko
Priority to US16/711,989 priority patent/US11239304B2/en
Priority to CN201911281290.0A priority patent/CN111326554A/zh
Priority to EP19215895.4A priority patent/EP3667732A3/en
Publication of KR20200073349A publication Critical patent/KR20200073349A/ko
Priority to US17/567,254 priority patent/US11882738B2/en
Priority to US18/544,577 priority patent/US20240147797A1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3265—
    • H01L27/3272—
    • H01L51/50—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판; 상기 표시영역 상에 배치된 제1박막트랜지스터; 상기 제1박막트랜지스터와 전기적으로 연결되며, 화소전극, 중간층, 및 대향전극을 포함하는 디스플레이 소자; 상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부; 및 상기 주변영역 상에서 상기 내장 구동회로부 보다 상기 표시영역 상에 인접하게 배치된 공통전압공급배선;을 포함하며,상기 공통전압공급배선은 상기 대향전극과 전기적으로 연결된, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 표시영역과 주변영역으로 구획된 기판을 포함한다. 상기 표시영역에는 스캔선과 데이터선이 상호 절연되어 형성되고, 복수의 화소들이 포함된다. 또한, 상기 표시영역에는 상기 화소들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 또한, 상기 표시영역에는 상기 화소들에 공통으로 구비되는 대향전극이 구비될 수 있다. 주변영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
이러한 디스플레이 장치는 그 용도가 다양해지고 있다. 이에 따라, 디스플레이 장치의 주변영역에 대한 설계가 다양해지고 있다.
본 발명의 실시예들은 주변영역이 차지하는 공간을 축소하면서도 고품질의 화상을 구현하는 디스플레이 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판; 상기 표시영역 상에 배치된 제1박막트랜지스터; 상기 제1박막트랜지스터와 전기적으로 연결되며, 화소전극, 중간층, 및 대향전극을 포함하는 디스플레이 소자; 상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부; 및 상기 주변영역 상에서 상기 내장 구동회로부 보다 상기 표시영역 상에 인접하게 배치된 공통전압공급배선;을 포함하며, 상기 공통전압공급배선은 상기 대향전극과 전기적으로 연결된, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 내장 구동회로부를 적어도 일부 덮는 평탄화층; 및 상기 평탄화층 상부에 배치되어, 상기 내장 구동회로부와 적어도 일부 중첩된 차폐층;을 더 포함하며, 상기 평탄화층은 상기 공통전압공급배선을 노출하는 비아홀을 포함할 수 있다.
일 실시예에 있어서, 상기 차폐층은 상기 화소전극과 동일 물질로 구비되며, 상기 비아홀을 통해서 상기 공통전압공급배선과 컨택되고, 상기 차폐층의 일부는 상기 대향전극과 컨택될 수 있다.
일 실시예에 있어서, 상기 차폐층은 상기 대향전극과 일체(一體)로 구비되며, 상기 비아홀을 통해서 상기 공통전압공급배선과 컨택될 수 있다.
일 실시예에 있어서, 상기 차폐층은 상기 화소전극과 동일 물질로 구비된 제1차폐층, 및 상기 대향전극으로 부터 연장된 제2차폐층으로 구비될 수 있다.
일 실시예에 있어서, 상기 평탄화층 상부에 배치된 차폐층은 복수의 관통홀을 구비할 수 있다.
일 실시예에 있어서, 상기 공통전압공급배선의 외측에 배치되며, 상기 기판으로 부터 돌출되어 형성된 댐부;를 더 포함하며, 상기 댐부는 상기 내장 구동회로부와 적어도 일부 중첩될 수 있다.
일 실시예에 있어서, 상기 댐부는 서로 이격되어 형성된 제1댐 및 제2댐을 구비하며, 상기 제1댐과 상기 제2댐의 높이는 실질적으로 동일할 수 있다.
일 실시예에 있어서, 상기 댐부는 제1층 및 제2층으로 구비되며, 상기 제1층의 측면은 하프톤 마스크 공정에 의해 굴곡이 형성될 수 있다.
일 실시예에 있어서, 상기 댐부의 외측에 배치되며, 상기 기판의 상면으로 부터 돌출된 지지대;를 더 포함하며, 상기 지지대의 기판의 상면으로부터 높이는 상기 댐부의 기판의 상면으로부터의 높이보다 작을 수 있다.
일 실시예에 있어서, 상기 내장 구동회로부의 외측에 배치되며, 상기 내장 구동회로부에 신호를 전달하는 배선부;를 더 구비하며, 상기 댐부 및 상기 지지대 중 적어도 하나는 상기 배선부와 적어도 일부 중첩할 수 있다.
일 실시예에 있어서, 상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층; 및 상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층;을 더 포함하며, 상기 주변영역에서 상기 무기 보호층은 상기 평탄화층 및 상기 평탄화층과 동일층으로 형성된 유기물에 의해 덮이지 않은 영역을 포함할 수 있다.
일 실시예에 있어서, 상기 무기 보호층은 상기 공통전압공급배선을 노출하는 홀을 포함하며, 상기 홀에 대응되도록 상기 공통전압공급배선을 보호하는 도전 보호층이 배치될 수 있다.
일 실시예에 있어서, 상기 표시영역을 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층;을 더 포함하며, 상기 주변영역에서, 상기 적어도 하나의 무기봉지층은 상기 무기 보호층과 컨택될 수 있다.
일 실시예에 있어서, 상기 기판과 대향되도록 배치된 컬러필터 글라스; 및 상기 주변영역의 외곽에 배치되어, 상기 기판과 상기 컬러필터 글라스를 합착하는 실링부재;를 더 포함할 수 있다.
본 발명의 다른 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판; 상기 표시영역 상에 배치된 제1박막트랜지스터, 및 상기 제1박막트랜지스터와 전기적으로 연결된 디스플레이 소자; 상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층; 상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층; 상기 표시영역을 덮으며 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함하는 박막봉지층; 상기 주변영역 상에 배치되며, 상기 기판으로부터 돌출된 댐부; 및 상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부;를 포함하며, 상기 무기봉지층은 상기 댐부의 외측에서 상기 무기 보호층과 컨택될 수 있다.
일 실시예에 있어서, 상기 내장 구동회로부를 적어도 일부 덮는 평탄화층; 및 상기 평탄화층 상부에 배치되어, 상기 내장 구동회로부와 적어도 일부 중첩된 차폐층;을 더 포함하며, 상기 평탄화층은 상기 공통전압공급배선을 노출하는 비아홀을 포함할 수 있다.
일 실시예에 있어서, 상기 댐부는 상기 내장 구동회로부의 상기 제2박막트랜지스터와 적어도 일부 중첩될 수 있다.
일 실시예에 있어서, 상기 내장 구동회로부외 외측에 배치된 배선부; 및 상기 댐부 외측에 배치되며, 상기 댐부에 비해서 높이가 낮은 돌출부;를 더 포함하며, 상기 댐부 및 상기 돌출부 중 적어도 하나는 상기 배선부와 중첩 배치될 수 있다.
일 실시예에 있어서, 상기 돌출부 외곽에 배치된 실링부재; 및 상기 기판과 마주보도록 배치된 상부 기판;을 더 포함하며, 상기 실리부재에 의해서 상기 기판과 상기 상부 기판이 합착될 수 있다.
본 발명의 또 다른 실시예는, 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판; 상기 표시영역 상에 배치된 제1박막트랜지스터; 상기 제1박막트랜지스터와 전기적으로 연결되며, 화소전극, 중간층, 및 대향전극을 포함하는 디스플레이 소자; 상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부; 및 상기 제2박막트랜지스터와 평탄화층을 사이에 두고 적어도 일부 중첩 배치되며, 상기 화소전극과 동일 물질로 구비된 제1차폐층; 및 상기 제1차폐층 상에 배치되며, 상기 대향전극이 연장되어 구비된 제2차폐층;을 포함하는, 디스플레이 장치를 제공한다.
일 실시예에 있어서, 상기 제1차폐층은 복수의 관통홀을 구비할 수 있다.
일 실시예에 있어서, 상기 제2박막트랜지스터와 상기 평탄화층 사이에 배치된 무기 보호층; 및 상기 무기 보호층과 상기 평탄화층 사이에 배치되며, 도전물질로 구비된 도전 보호층;을 더 포함하며, 상기 도전 보호층은 상기 제2박막트랜지스터와 중첩되도록 형성될 수 있다.
일 실시예에 있어서, 상기 주변영역에 배치되며, 상기 기판으로부터 돌출되어 형성된 댐부;를 더 포함하며, 상기 댐부는 상기 내장 구동회로부와 적어도 일부 중첩될 수 있다.
일 실시예에 있어서, 상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층; 및 상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층;을 더 포함하며, 상기 주변영역에서 상기 무기 보호층은 상기 평탄화층 및 상기 평탄화층과 동일층으로 형성된 유기물에 의해 덮이지 않은 영역을 포함할 수 있다.
상기한 바와 같이, 본 발명의 실시예들은 주변영역에 배치된 부재들의 배치를 최적화함에 따라, 주변영역의 사이즈를 최소화할 수 있다. 또한, 차폐층을 도입하고 있어, 고품질을 구현할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2a는 도 1의 디스플레이 장치에 구비될 수 있는 일 실시예에 의한 화소의 등가 회로도이다.
도 2b는 도 1의 디스플레이 장치에 구비될 수 있는 다른 실시예에 의한 화소의 등가 회로도이다.
도 3a은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도로써, 도 1의 I-I'선 및 II-II'선과 대응한다.
도 3b는 디스플레이 장치의 지지대의 역할을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 6는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 7는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 8a는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 8b는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 평면도이다.
도 12은 도 11의 II-II'선 및 III-III'선에 따른 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 디스플레이 장치(Liquid Crystal DisPLay), 전기영동 디스플레이 장치(Electrophoretic Display), 유기 발광 디스플레이 장치(Organic Light Emitting Display), 무기 EL 디스플레이 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 디스플레이 장치 (Quantum dot Light Emitting Display), 전계 방출 디스플레이 장치(Field Emission Display), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter Display), 플라즈마 디스플레이 장치(PLasma Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치는 표시영역(DA)과 표시영역(DA) 주변에 배치되는 주변영역(PA)을 포함한다. 디스플레이 장치는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시영역(DA)은 제1방향으로 연장된 데이터선(DL)과, 제1방향과 교차하는 제2방향으로 연장된 스캔선(SL)에 연결된 화소(P)들을 포함한다. 각 화소(P)는 제1방향으로 연장된 구동전압선(PL)과도 연결된다.
화소(P)들은 각각 유기발광소자와 같은 디스플레이 소자를 포함할 수 있다. 각 화소(P)는 유기발광소자를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
각 화소(P)는 주변영역(PA)에 배치된 내장회로들과 전기적으로 연결될 수 있다. 주변회로(PA)에는 내장 구동회로부(40), 배선부(50), 단자부(30), 데이터 구동회로부(40) , 제1전원공급배선(10), 및 제2전원공급배선(20)이 배치될 수 있다.
내장 구동회로부(40)는 복수의 박막트랜지스터들을 포함할 수 있으며, 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 내장 구동회로부(40)은 표시영역(DA)을 사이에 두고 양측에 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 좌측에 배치된 내장 구동회로부(40)와 전기적으로 연결될 수 있고, 나머지는 우측에 배치된 내장 구동회로부(40)와 전기적으로 연결될 수 있다. 다른 실시예로, 내장 구동회로부(40)는 표시영역(DA)의 일측에만 배치될 수도 있다.
내장 구동회로부(40)의 일측에는 배선부(50)가 배치된다. 배선부(50)는 내장 구동회로부(40)의 구동을 위한 신호를 전달하는 배선들이 배치되는 영역을 의미한다.
단자부(30)는 기판(100)의 일 측에 배치될 수 있다. 단자부(30)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 단자부(30)와 전기적으로 연결될 수 있다.
인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 단자부(30)로 전달한다. 제어부는 제1 및 제2연결배선(11, 21)을 통해 제1 및 제2전원공급배선(10, 20)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 2a, 2b 참조)을 제공할 수 있다. 구동전압(ELVDD)은 제1전원공급배선(10, first power supply line)과 연결된 구동전압라인(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 제2전원공급배선(20)과 연결된 화소(P)의 대향전극에 제공될 수 있다. 제2전원공급배선(20, second power supply line)은 표시영역(DA)을 적어도 일부 둘러싸도록 배치될 수 있다. 제2전원공급배선(20)은 제1전원공급배선(30)을 적어도 일부 둘러싸도록 배치될 수 있다. 다른 실시예에서, 제2전원공급배선(20)은 제1전원공급ㅂ배선(30)과 표시영역(DA) 사이에 배치될 수 있다.제2전원공급배선(20)은 내장 구동회로부(40)과 표시영역(DA) 사이에 배치될 수 있다. 제2전원공급배선(20)은 공통전압을 제공하는 바, 공통전압공급배선으로 불려질 수 있다. 제2전원공급배선(20)은 도 1에 도시된 바와 같이 표시영역(DA)의 상측, 하측, 좌측, 우측에 모두 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제2전원공급배선(20)은 표시영역(DA) 상, 하, 좌, 우측 중 적어도 하나에 대응하도록 배치될 수 있다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제3 및 제4 연결배선(31, 41)을 통해 내장 구동회로부(40) 및 배선부(50)에 전달될 수 있다. 또한, 배선부(50)로 전달된 신호는 내장 구동회로부(40)에 전달될 수 있다.
데이터 구동회로(60)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자부(30)에 연결된 연결배선(51) 및 연결배선(51)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 1은 데이터 구동회로(60)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(60)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(60)는 단자부(30)와 제1전원공급배선(10) 사이에 배치될 수 있다.
주변영역(PA)에는 댐부(120)가 배치될 수 있다. 댐부(120)는 적어도 하나의 댐(121, 123)을 포함할 수 있다. 도 1에서는 두 개의 댐(121, 123)이 배치된 구조를 도시한다. 댐부(120)는 박막봉지층(400)의 유기봉지층(420, 도 3a 참조) 형성시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(420)의 에지 테일이 형성되는 것을 방지할 수 있다. 댐부(120)는 주변영역(PA) 상에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있다. 댐이 복수로 구비되는 경우, 예컨대, 제1댐(121) 및 제2댐(123)으로 구비되는 경우, 제1댐(121)과 제2댐(123)은 서로 이격되어 구비될 수 있으며, 제1댐(121)이 제2댐(123)의 적어도 일부를 둘러싸며 배치될 수 있다.
일부 실시예에서, 댐부(120)의 적어도 일부는 내장 구동회로부(40)과 중첩되도록 배치될 수 있다. 예컨대, 제1댐(121) 또는 제2댐(123) 중 어느 하나가 내장 구동회로부(40)과 중첩되도록 배치되거나, 제1댐(121) 및 제2댐(123) 모두 내장 구동회로부(40)과 중첩되도록 배치될 수 있다.
일부 실시예에서, 댐부(120)의 적어도 일부는 배선부(50)과 중첩되도록 배치될 수 있다. 예컨대, 제1댐(121) 또는 제2댐(123) 중 어느 하나가 배선부(50)과 중첩되도록 배치되거나, 제1댐(121) 및 제2댐(123) 모두 배선부(50)과 중첩되도록 배치될 수 있다.
댐부(120)가 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치됨에 따라, 댐부(120)가 배치될 영역을 별도로 확보하지 않을 수 있는 바, 주변영역(PA)의 사이즈가 축소될 수 있다.
표시영역(DA)의 하측에서 댐부(120)는 제2전원공급배선(20)과 중첩되도록 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 댐부(120)는 제1전원공급배선(30)과 중첩되도록 배치되거나, 제1댐(121)은 제2전원공급배선(20)에 중첩되고 제2댐(123)은 제1전원공급배선(30)과 중첩되도록 배치되는 등 다양한 변형이 가능하다.
도 2a 및 도 2b는 본 발명의 일 실시예예 따른 디스플레이 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 각 화소(PX)는 유기발광소자(OLED)와, 이를 구동하는 다수의 박막트랜지스터를 포함하는 화소회로(PC)를 구비할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 센싱 박막트랜지스터(T3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극(G2)에는 스캔선(SL)이 접속되고, 소스전극(S2)에는 데이터선(DL)이 접속되며, 드레인전극(D2)에는 스토리지 커패시터(Cst)의 제1전극(CE1)이 접속될 수 있다.
이에 따라, 상기 스위칭 박막트랜지스터(T2)는 각 화소(PX)의 스캔선(SL)으로부터의 스캔 신호(Sn)에 응답하여 데이터선(DL)의 데이터 전압을 제1 노드(N)에 공급한다.
구동 박막트랜지스터(T1)의 게이트전극(G1)은 상기 제1 노드(N)에 접속되고, 소스전극(S1)은 구동전원전압(ELVDD)를 전달하는 제1전원선(PL1)에 접속되며, 드레인전극(D1)은 유기발광소자(OLED)의 애노드 전극에 접속될 수 있다.
이에 따라, 구동 박막트랜지스터(T1)는 자신의 소스-게이트간 전압(Vgs) 즉, 구동전원전압(ELVDD)과 제1 노드(N) 사이에 걸리는 전압에 따라 유기발광소자(OLED)에 흐르는 전류량을 조절할 수 있다.
센싱 박막트랜지스터(T3)의 게이트전극(G3)에는 센싱 제어선(SSL)이 접속되고, 소스전극(S3)은 제2 노드(S)에 접속되며, 드레인전극(D3)은 기준 전압선(RL)에 접속된다. 일부 실시예에서, 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL) 대신에 상기 스캔선(SL)에 의해 제어될 수 있다.
센싱 박막트랜지스터(T3)는 유기발광소자(OLED)의 애노드 전극(AD)의 전위를 센싱하는 역할을 할 수 있다. 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL)으로부터의 센싱 신호(SSn)에 응답하여 기준 전압선(RL)으로부터의 프리차징(pre-charging) 전압을 제2 노드(S)에 공급하거나, 센싱 기간 동안 유기발광소자(OLED)의 애노드 전극(AD)의 전압을 기준 전압선(RL)에 공급한다.
스토리지 커패시터(Cst)는 제1 노드(N)에 제1전극(CE1)이 접속되고, 제2 노드(S)에 제2전극(CE2)이 접속된다. 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 전압들 간의 차 전압을 충전하여 상기 구동 박막트랜지스터(T1)의 구동 전압으로 공급한다. 예를 들어, 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 데이터 전압(Dm)과 프리차징 전압(Vpre) 간의 차 전압을 충전할 수 있다.
바이어스 전극(BSM)은 상기 구동 박막트랜지스터(T1)과 대응되도록 형성되어 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속될 수 있다. 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)의 전위와 연동되어 전압을 공급 받는 바, 구동 박막트랜지스터(T1)가 안정화될 수 있다. 일부 실시예에서, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속되지 않고, 별도의 바이어스 배선과 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 공통전원전압(ELVSS)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
도 2b에서는, 각 화소(PX) 마다 신호선들(SL, SSL, DL) 기준 전압선(RL), 및 제1전원선(PL1), 및 제2전원선(PL2)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 신호선들(SL, SSL, DL) 중 적어도 어느 하나, 또는/및 기준 전압선(RL), 제1전원선(PL1), 및 제2전원선(PL2)은 이웃하는 화소들에서 공유될 수 있다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 3a은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도로써, 도 1의 I-I'선 및 II-II'선과 대응한다. 도 3b는 디스플레이 장치의 지지대의 역할을 설명하기 위한 도면이다.
도 3a을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 실시예에서, 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
본 실시예에서, 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
이하, 본 발명의 일 실시예에 따른 디스플레이 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 3a의 표시영역(DA)에서는, 도 2a 및 도 2b를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)를 도시하고 있다. 설명의 편의를 위해 도3의 표시영역(DA)에 배치된 구성을 적층 순서에 따라 설명한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
제1버퍼층(111)은 기판(100)의 상면의 평활성을 높이는 역할을 할 수 있으며, 제1버퍼층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
기판(100)과 제1버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 반도체층(A1)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
제1버퍼층(111) 상에는 구동 박막트랜지스터(T1)에 대응되도록 바이어스 전극(BSM)이 배치될 수 있다. 바이어스 전극(BSM)에는 전압이 인가될 수 있다. 예컨대, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3, 도 2b 참조)의 소스전극(S3, 도 2b 참조)과 접속되어, 상기 소스전극(S3)의 전압이 인가될 수 있다. 또한, 바이어스 전극(BSM)은 외부 광이 반도체층(A1)에 도달하는 것을 방지하는 역할을 할 수 있다. 이에 따라, 구동 박막트랜지스터(T1)의 특성이 안정화 될 수 있다.
제2버퍼층(112)은 상기 바이어스 전극(BSM)을 덮으며, 기판(110)의 전면에 형성될 수 있다. 제2버퍼층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제2버퍼층(112) 상에는 반도체층(A1)이 배치될 수 있다. 반도체층(A1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또 다른 실시예에서, 반도체층(A1)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(A1)은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A1)은 단층 또는 다층으로 구성될 수 있다.
반도체층(A1) 상에는 게이트절연층(113)을 사이에 두고, 상기 반도체층(A1)과 적어도 일부 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다. 게이트전극(G1)과 동일한 층에 스토리지 커패시터(Cst)의 제1전극(CE1)이 배치될 수 있다. 제1전극(CE1)은 게이트전극(G1)과 동일 물질로 형성될 수 있다.
게이트전극(G1) 및 스토리지 커패시터(Cst)의 제1전극(CE1)을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(115) 상부에는 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)이 배치될 수 있다.
상기 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전극(CE2), 소스전극(S1), 드레인전극(D), 및 데이터선(DL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스전극(S1), 드레인전극(D1)은 컨택홀을 통해서 반도체층(A1)의 소스영역 또는 드레인영역에 접속될 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 층간절연층(115)을 사이에 두고 제1전극(CE1)과 중첩하며, 커패시턴스을 형성한다. 이 경우, 층간절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(S1), 드레인전극(D1), 및 데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다.
무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 무기 보호층(PVX)은 층간절연층(115) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다. 기판(100)의 일부 영역(예컨대 주변영역의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들(미도시)이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
상기 무기 보호층(PVX) 상에는 평탄화층(118)이 배치되며, 평탄화층(118) 상에 유기발광소자(OLED)가 배치될 수 있다.
평탄화층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
기판(110)의 표시영역(DA)에 있어서, 평탄화층(118) 상에는 유기발광소자(OLED)가 배치된다. 유기발광소자(OLED)는 화소전극(310), 유기발광층을 포함하는 중간층(320) 및 대향전극(330)을 포함한다.
화소전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(310)은 ITO/Ag/ITO로 구비될 수 있다.
평탄화층(118) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 표시영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 제1개구부(OP1)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광소자(OLED)의 중간층(320)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(320)은 복수의 화소전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소전극(310)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(330)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(320)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(330)은 복수의 유기발광소자(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(310)에 대응할 수 있다.
화소정의막(119) 상에는 마스크 찍힘 방지를 위한 스페이서(119S)가 더 포함될 수 있다. 스페이서(119S)는 화소정의막(119)과 일체(一體)로 형성될 수 있다. 예컨대, 스페이서(119S)와 화소정의막(119)는 하프톤 마스크 공정을 이용하여 동일한 공정에서 동시에 형성될 수 있다.
유기발광소자(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(400)으로 덮어 보호될 수 있다. 박막봉지층(400)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 박막봉지층(400)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮으며, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
표시영역(DA) 외측의 주변영역(PA)에는 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 댐부(120), 지지대(130), 차폐층(140)이 배치될 수 있다.
제2전원공급배선(20)은 표시영역(DA)과 인접하게 배치될 수 있다. 예컨대, 제2전원공급배선(20)은 내장 구동회로부(40)와 표시영역(DA) 사이에 배치될 수 있다. 제2전원공급배선(20)은 박막트랜지스터(T1)의 소스전극(S1) 및/또는 드레인전극(D1)과 동일한 층에 위치할 수 있다. 이 경우, 제2전원공급배선(20)은 제조과정에서 소스전극(S1) 및/또는 드레인전극(D1)과 동일한 물질로 동시에 형성될 수 있다.
내장 구동회로부(40)에서 표시영역(DA)으로 전달되는 신호는 게이트전극(G1)과 동일한 층에 배치된 제1배선(W1) 및/또는 바이어스 전극(BSM)과 동일한 층에 배치된 제2배선(W2)에 의해 전달될 수 있다.
평탄화층(118) 제2전원공급배선(20)에 대응되는 비아홀(VH)을 구비하며, 무기 보호층(PVX)도 제2전원공급배선(20)에 대응하는 홀(PVXh)을 구비할 수 있다. 이에 따라, 제2전원공급배선(20)은 비아홀(VH) 및 홀(PVXh)을 통하여 차폐층(140)과 컨택될 수 있다.
차폐층(140)의 일측은 대향전극(330)과 컨택되는 바, 제2전원공급배선(20)으로 공급되는 공통전압(ELVSS)은 대향전극(330)으로 전달될 수 있다. 일부 실시예에서, 비아홀(VH) 내부까지 대향전극(330)이 연장되어, 제2전원공급배선(20)은 차폐층(140)을 통하지 않고 대향전극(330)과 직접적으로 컨택될 수 있다.
내장 구동회로부(40)는 표시영역(DA)에 포함된 화소(P)들에 스캔신호 등을 제공하는 것으로, 복수의 박막트랜지스터(T')을 포함할 수 있다. 내장 구동회로부(40)에 포함된 박막트랜지스터(T')는 표시영역(DA)에 포함된 박막트랜지스터(T1)와 동일한 구조를 포함할 수 있으며, 박막트랜지스터(T1)와 동일한 공정을 통해서 형성될 수 있다.
평탄화층(118)은 주변영역(PA)까지 연장되어 상기 내장 구동회로부(40)의 적어도 일부를 덮도록 배치될 수 있다. 평탄화층(118) 상부에는 차폐층(140)이 배치될 수 있다. 즉, 차폐층(140)은 내장 구동회로부(40)의 적어도 일부와 중첩되도록 배치될 수 있다. 이러한 차폐층(140)은 내장 구동회로부(40)을 정전기로부터 보호하는 역할을 할 수 있다. 차폐층(140)은 댐부(120)와 인접한 평탄화층(118)의 끝단까지 연장되어 배치될 수 있다.
평탄화층(118) 상부에 배치된 차폐층(140)에는 복수개의 관통홀(140h)이 위치할 수 있다. 이러한 복수개의 관통홀(140h)들이 존재함으로써, 차폐층(140) 하부에 배치한 평탄화층(118)에서 발생하는 아웃개싱(out-gassing)이 밖으로 용이하게 빠져나가는 것이 가능할 수 있다.
차폐층(140)은 화소전극(310)과 동일한 물질로 동시에 형성될 수 있다. 예컨대, 차폐층(140)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함할 수 있다. 또한 차폐층(140)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 차폐층(140)은 ITO/Ag/ITO로 구비될 수 있다. 전술한 바와 같이, 차폐층(140)의 일측은 대향전극(330)과 컨택하고, 차폐층(140)의 일부는 제2전원공급배선(20)과 컨택할 수 있다.
도면에서, 차폐층(140)은 댐부(120) 와는 중첩되지 않는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 차폐층(140)은 댐부(120)의 제1층(121a, 123a)의 측면 및 상부까지 연장되어 배치되는 등 다양한 변형이 가능하다.
화소정의막(119)의 일부는 주변영역(PA)으로 연장되어 배치될 수 있으며, 평탄화층(VH)에 대응하는 제2개구부(OP2) 및 차폐층(140)의 관통홀(140h)들 사이영역에 대응하는 복수의 제3개구부(OP3)를 구비할 수 있다. 즉, 관통홀(140h)들은 화소정의막(119)에 의해서 커버되어 보호되며, 관통홀(140h)들 사이에 제3개구부(OP3)가 배치될 수 있다.
한편, 내장 구동회로부(40) 외측에는 배선부(50)가 배치될 수 있다. 배선부(50)는 제3배선(W3), 제4배선(W4), 제5배선(W5)을 포함할 수 있다. 제3배선(W3) 및 제4배선(W4)은 단자부(30, 도 1 참조)와 연결되어 제어부로부터 공급되는 제어신호를 전달하는 역할을 할 수 있으며, 제5배선(W5)는 제3배선(W3) 또는 제4배선(W4)와 연결되어 내장 구동회로부(40)에 상기 제어 신호를 전달하는 역할을 할 수 있다.
제3배선(W3)은 게이트전극(G1)과 동일한 층에 배치될 수 있으며, 게이트전극(G1)과 동일한 물질로 동시에 형성될 수 있다. 제4배선(W4)는 바이어스 전극(BSM)과 동일한 층에 배치될 수 있으며, 바이어스 전극(BSM)과 동일한 물질로 동시에 형성될 수 있다. 제5배선(W5)은 소스전극(S1) 또는 드레인전극(D1)과 동일한 층에 배치될 수 있으며, 소스전극(S1) 또는 드레인전극(D1)과 동일한 물질로 동시에 형성될 수 있다.
표시영역(DA)에서부터 연장된 평탄화층(118) 및 화소정의막(119)의 외측에는 댐부(120)가 배치될 수 있다. 댐부(120)는 제1댐(121) 및 제2댐(123)을 포함할 수 있다. 댐부(120)는 평탄화층(118) 및 화소정의막(119)과 이격되어 배치되며, 박막봉지층(400)의 유기봉지층(420)의 형성시 유기물이 기판(100)의 에지로 흐르는 것을 방지하는 역할을 할 수 있다. 댐부(120)가 복수 개 구비되어 있는 경우, 복수의 댐은 서로 이격되어 배치될 수 있다. 예컨대, 제1댐(121)과 제2댐(123)은 서로 이격되어 배치될 수 있다.
제1댐(121) 및 제2댐(123)은 단일층 또는 다층구조로 형성될 수 있다. 도시된 바와 같이, 제1댐(121)은 제1층(121a), 제2층(121b),및 제3층(121c)이 적층된 구조로 구비되고, 제2댐(123)은 제1층(123a), 및 제2층(123b)이 적층된 구조로 구비될 수 있다. 이에 따라, 제1댐(121)의 높이가 제2댐(123) 보다 높게 구비될 수 있다.
이 경우, 제1층(121a, 123a)은 평탄화층(118)과 동일한 물질로 동시에 구비될 수 있으며, 제2층(121b, 123b)은 화소정의막(119)과 동일한 물질로 동시에 구비될 수 있다. 제3층(121c)은 스페이서(119S)와 동일한 물질로 동시에 구비될 수 있다.
제1댐(121)의 외측에서는 박막봉지층(400)의 제1무기봉지층(410) 및 제2무기봉지층(430)이 직접 접촉하게 되는 바, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다. 즉, 유기물에 의한 외기나 수분의 침투를 방지할 수 있다.
제1댐(121)과 제2댐(123)의 사이 영역 및 제1댐(121)의 외측영역에서는 무기 보호층(PVX)이 제1무기봉지층(410)과 직접적으로 접하고 있다. 제1무기봉지층(410) 및 무기 보호층(PVX)가 모두 무기 물질로 형성되는 바, 접착력이 강화될 수 있다. 또한, 제1댐(121)과 지지대(130)의 사이 영역에는 유기물질이 배치되고 있지 않은 바, 외기의 투습을 효과적으로 차단할 수 있다.
댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)과 적어도 일부 중첩되도록 배치될 수 있다. 예컨대, 제1댐(121) 및 제2댐(123) 모두 내장 구동회로부(40)의 박막트랜지스터(T')과 중첩되도록 배치될 수 있다. 또는, 제1댐(121)은 배선부(50)와 중첩되도록 배치되고, 제2댐(123)은 내장 구동회로부(40)과 중첩되도록 배치될 수 있다. 또한, 댐부(120)는 내장 구동회로부(40)와 중첩되지 않고 배선부(50)와만 중첩되도록 배치되는 등 다양한 변형이 가능하다.
댐부(120)가 내장 구동회로부(40) 및/또는 배선부(50)과 적어도 일부 중첩되도록 배치됨에 따라, 댐부(120)를 형성할 별도의 공간을 확보하지 않아되 되기에 주변영역(PA)의 사이즈가 축소될 수 있다.
댐부(120) 외측에는 지지대(130)가 배치될 수 있다. 지지대(130)는 도 3b와 같이 마스크 공정시 사용되는 마스크(M)를 지지하기 위한 부재일 수 있다. 즉, 마스크(M)의 일측에는 마스크 지지대(130M)가 구비되어 있어, 디스플레이 장치의 지지대(130)과 맞물려 마스크를 지지할 수 있다. 지지대(130)는 유기물질로 구비되는 바, 마스크를 지지함에 있어서 완충작용을 할 수 있다. 지지대(130)는 마스크를 지지하는 역할 이외에 크랙이 표시영역 상으로 전달되는 것을 억제하는 역할을 할 수도 있다.
지지대(130)는 기판(100)의 상면으로부터 돌출된 구조로 돌출부라 할 수 있으며, 지지대(130)는 평탄화층(118)과 동일한 물질로 동시에 구비될 수 있다. 지지대(130)은 댐부(120), 즉 제1댐(121) 및 제2댐(123)의 높이보다 작게 구비될 수 있다. 지지대(130)는 배선부(50)와 적어도 일부 중첩하도록 배치될 수 있다. 이에 따라, 주변영역(PA)의 사이즈를 축소할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 4에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
댐부(120)는 서로 이격된 제1댐(121) 및 제2댐(123)을 구비할 수 있다. 제1댐(121) 및 제2댐(123)을 복수의 층으로 구비될 수 있다. 예컨대, 제1댐(121)은 평탄화층(118)과 동일한 물질로 동시에 형성된 제1층(121a), 화소정의막(119)과 동일한 물질로 동시에 형성된 제2층(121b), 및 스페이서(119S)와 동일한 물질로 동시에 형서오딘 제3층(121c)를 포함할 수 있다. 제2댐(123)은 평탄화층(118)과 동일한 물질로 동시에 형성된 제1층(123a) 및 화소정의막(119)과 동일한 물질로 동시에 형성된 제2층(123b)을 포함할 수 있다.
본 실시예에서, 댐부(120)의 제1층(121a, 123a)은 하프톤 마스크 공정을 이용하여 형성되어 그 측면에 단차 또는 굴곡이 형성될 수 있다.
댐부(120)의 제1층(121a, 123a)에 단차 또는 굴곡이 형성됨에 따라, 댐부(120)의 상부에 배치되는 부재들에 발생할 수 있는 크랙 등을 방지할 수 있다.
도면에서, 차폐층(140)은 댐부(120) 와는 중첩되지 않는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 차폐층(140)은 댐부(120)의 제1층(121a, 123a)의 측면 및 상부까지 연장되어 배치될 수 있다.
이와 같이, 차폐층(140)이 댐부(120)의 제1층(121a, 123a)의 상부에 배치되는 경우, 차폐층(140)과 내장 구동회로부(40)의 박막트랜지스터(T')와의 간격이 멀어지게 되는 바, 기생 커패시턴스를 줄일 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 5에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
댐부(120)는 서로 이격된 제1댐(121) 및 제2댐(123)을 구비할 수 있다. 본 실시예에서 제1댐(121) 및 제2댐(123)의 높이는 동일하게 구비될 수 있다. 또한, 표시영역(DA)에는 스페이서(119S, 도 3a 참조)가 배치되지 않을 수 있다.
제1댐(121) 및 제2댐(123)을 복수의 층으로 구비될 수 있다. 예컨대, 제1댐(121)은 평탄화층(118)과 동일한 물질로 동시에 형성된 제1층(121a), 화소정의막(119)과 동일한 물질로 동시에 형성된 제2층(121b)을 포함할 수 있다. 제2댐(123)은 평탄화층(118)과 동일한 물질로 동시에 형성된 제1층(123a) 및 화소정의막(119)과 동일한 물질로 동시에 형성된 제2층(123b)을 포함할 수 있다.
도시되어 있지 않지만, 댐부(120)의 제1층(121a, 123a)은 하프톤 마스크 공정을 이용하여 형성되어 그 측면에 단차 또는 굴곡이 형성될 수 있음은 물론이다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 6에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140'), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에서, 내장 구동회로부(40)의 박막트랜지스터(T')의 적어도 일부는 평탄화층(118)으로 덮여질 수 있으며, 상기 평탄화층(118) 상에 배치되며, 상기 내장 구동회로부(40)와 중첩되어 배치된 차폐층(140)은 복수의 층으로 구비될 수 있다.
예컨대, 차폐층(140')은 상기 화소전극(310)과 동일 물질로 구비된 제1차폐층(141), 및 상기 대향전극(330)으로 부터 연장된 제2차폐층(143)이 적층되어 구성될 수 있다. 차폐층(140')이 복수의 층으로 구비됨에 따라, 내장 구동회로부(40)를 보다 안정적으로 보호할 수 있다.
제1차폐층(141)은 복수의 관통홀(141h)을 구비할 수 있다. 복수의 관통홀(141h)을 통해서 제조공정상 평탄화층(118)에서 발생할 수 있는 아웃개싱(out-gassing)이 용이하게 방출될 수 있다.
제2차폐층(143)은 대향전극(330)으로 부터 연장되어 상기 제1차폐층(141)의 상부에 배치될 수 있다. 도시되어 있지 않으나, 제2차폐층(143)에도 복수의 관통홀이 형성될 수 있다. 또한, 제1차폐층(141) 및 제2차폐층(143) 사이에는 화소정의막(119)와 동일층으로 형성된 절연층이 배치될 수 있는 등 다양한 변형이 가능하다.
도면에서, 차폐층(140')은 내장 구동회로부(40) 일부에 대응되도록 도시되고 있으나, 이에 한정되지 않는다. 예컨대, 차폐층(140')은 댐부(120)의 외측까지 연장될 수도 있다. 또한, 차폐층(140')의 제1차폐층(141) 이나 제2차폐층(143) 중 어느 한 층만 제1댐(121) 또는 제2댐(123)의 외측까지 연장될 수도 있음은 물론이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 7에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140''), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140'')은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에서, 내장 구동회로부(40)의 박막트랜지스터(T')의 적어도 일부는 평탄화층(118)으로 커버될 수 있으며, 상기 평탄화층(118) 상에 배치되며, 상기 내장 구동회로부(40)과 적어도 일부 중첩하여 배치된 차폐층(140'')이 배치될 수 있다.
본 실시예에서, 차폐층(140'')은 대향전극(330)과 일체로 형성될 수 있다. 즉, 차폐층(140'')은 표시영역(DA)의 대향전극(330)에서 연장되어, 주변영역(PA)의 내장 구동회로부(40)와 적어도 일부 중첩되도록 배치될 수 있다.
도시되고 있지 않으나, 차폐층(140'')은 복수의 관통홀을 구비할 수 있다. 이에 따라, 평탄화층(118)에서 발생할 수 있는 아웃개싱(out-gassing)이 용이하게 방출될 수 있다.
또한, 도면에서, 차폐층(140'')은 내장 구동회로부(40) 일부에 대응되도록 도시되고 있으나, 이에 한정되지 않는다. 예컨대, 차폐층(140')은 댐부(120)의 외측까지 연장될 수도 있다.
도 8a은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 8a에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 8a을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에서, 무기 보호층(PVX)에 의해 노출된 제2전원공급배선(20) 상부에는 제2전원공급배선(20)을 보호하는 도전 보호층(116)이 더 배치될 수 있다. 즉, 무기 보호층(PVX)은 제2전원공급배선(20)에 대응되는 홀(PVXh)을 구비하며, 상기 홀(PVXh)과 대응되도록 도전 보호층(116)이 배치될 수 있다.
제2전원공급배선(20)은 추후에 대향전극(330)과 전기적으로 연결되어야 하는 바, 무기 보호층(PVX)을 일부 제거하여 제2전원공급배선(20)이 노출될 수 있다. 이 경우, 추후에 공정에서 사용되는 에천트 등에 의해서 제2전원공급배선(20)이 손상될 수 있다.
도전 보호층(116)은 상기 손상으로부터 제2전원공급배선(20)을 보호하기 위해 형성된 층일 수 있다. 또한, 도전 보호층(116)은 도전성을 가져 제2전원공급배선(20)이 대향전극(330)과 전기적으로 연결되도록 하는 매개체가 될 수 있다.
본 실시예에서, 제2전원공급배선(20)은 도전 보호층(116), 차폐층(140), 및 대향전극(330) 이 순차적으로 컨택되어, 제2전원공급배선(20)에서 제공하는 공통전압(ELVSS)가 대향전극(330)으로 전달될 수 있다.
도전 보호층(116)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
도 8b은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 8b에 있어서, 도 8a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 8b을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
본 실시예에서, 도전 보호층(116)은 무기 보호층(PVX)을 사이에 두고 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되어 배치될 수 있다. 이 경우, 도전 보호층(116)은 내장 구동회로부(40)를 정전기로부터 보호하는 차폐층의 역할을 할 수 있다.
도전 보호층(116)과 같이 내장 구동회로부(40)에 포함된 박막트랜지스터와 절연층에 의해서 절연되며, 중첩 배치되는 도전층들은 모두 차폐층의 역할을 할 수 있음은 물론이다.
도 8b에서는 도전 보호층(116)이 제2전원공급배선(20)과 연결되고 내장 구동회로부(40) 까지 연장된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도전 보호층(116)은 내장 구동회로부(40) 상부에 배치된 부분과 제2전원공급배선(20) 상부에 배치된 부분이 서로 이격되어 배치될 수 있는 등 다양한 변형이 가능하다.
또한, 도전 보호층(116)은 배선부(50)와 중첩되어 배치될 수 있다. 또한, 도 1을 참고할 때, 도전 보호층(116)은 표시영역(DA)의 상, 하, 좌, 우측의 어느 곳에나 배치될 수 있다.도면에서, 도전 보호층(116)은 댐부(120) 와는 중첩되지 않는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도전 보호층(116)은 제1댐(121) 또는 제2댐(123)의 측면 및 상부까지 연장되어 배치되는 등 다양한 변형이 가능하다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에 따른 디스플레이 장치는 무기 보호층(PVX, 도 3a 참조)를 구비하지 않을 수 있다. 전술한 바와 같이, 무기 보호층(PVX, 도 3a 참조)은 박막트랜지스터(T1, T')의 소스전극(S1) 및 드레인전극(D1)과 동일층에 형성된 배선들을 보호하기 위함이다. 따라서, 상기 소스전극(S1) 및 드레인전극(D1)과 동일층에 형성된 배선들의 노출 위험성이 없는 경우, 무기 보호층(PVX)은 배치되지 않을 수 있다.
즉, 주변영역(PA)에 배치되는 배선을 게이트전극(G1)과 동일층에 배치된 제1배선(W1), 제3배선(W3) 또는 바이어스 전극(BSM)과 동일층에 배치된 제2배선(W2), 제4배선(W4)를 이용하게 되는 경우, 무기 보호층(PVX)은 형성하지 않을 수도 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 도 10에 있어서, 도 3a와 동일한 참조부호는 동일 부재를 의미하는 바, 중복 설명은 생략한다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 공통전압공급배선인 제2전원공급배선(20), 내장 구동회로부(40), 배선부(50), 차폐층(140), 댐부(120), 및 지지대(130)가 배치될 수 있다.
일 실시예에 따른 디스플레이 장치는 제2전원공급배선(20)은 내장 구동회로부(40) 보다 표시영역(DA)과 인접하게 배치될 수 있다. 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에서, 디스플레이 장치는 상부 기판(200)을 더 포함할 수 있다. 일부 실시예에서, 상부 기판(200)은 컬러 필터 글라스, 편광판, 및 윈도우 중 적어도 하나 일 수 있다. 상부 기판(200)이 컬러 필터 글라스로 이루어지는 경우, 상부 기판(200)은 퀀텀 닷(Quantum dots) 컬러 필터일 수 있다.
상기 기판(100)과 상부 기판(200)은 실링 부재(500)에 의해서 합착될 수 있다. 실링 부재(500)는 지지대(130)의 외측에서 주변영역(PA)의 외곽을 둘러싸도록 배치될 수 있다. 실링 부재(500)은 실런트(sealant), 프릿(frit) 등으로 구비될 수 있다.
상기 기판(100)과 상기 상부 기판(200) 사이에는 충진재(600)가 더 배치될 수 있다. 충진재(600)는 외부 압력 등에 대해서 완충작용을 할 수 있다. 충진재(600)은 폴리이미드 등의 유기물질로 이루어질 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 개략적인 평면도이고, 도 12은 도 11의 II-II'선 및 III-III'선에 따른 개략적인 단면도이다. 도 11에 있어서, 도 1과 동일한 참조부호는 동일 부재를 일컬으며, 도 12에 있어서, 도 6과 동일한 참조부호는 동일 부재를 일컫는다.
도 11을 참조하면, 제2전원공급배선(20)은 표시영역(DA)의 상측 및 하측, 또는 상측 이나 하측 중 어느 한 곳에만 배치될 수 있다. 제2전원공급배선(20)이 표시영역(DA)의 좌측 및 우측에 배치되지 않음에 따라, 주변영역(PA)을 축소할 수 있다.
즉, 본 실시예에 있어서, 내장 구동회로부(40)와 표시영역(DA) 사이에는 박막트랜지스터(T1, T, T')의 소스전극 또는 드레인전극과 동일층에 배치된 제2전원공급배선(20)이 배치되지 않을 수 있다.
표시영역(DA)의 하측에 배치된 제2전원공급배선(20)은 하측에 배치된 단자부(30)와 제2연결배선(21)을 통해서 연결될 수 있다. 상기 단자부(30)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 단자부(30)와 연결된 인쇄회로기판(PCB)는 공통전압(ELVSS)을 제2연결배선(21)을 통해 제2전원공급배선(20)에 제공할 수 있다.
표시영역(DA)의 상측에 배치된 제2전원공급배선(20)은 상측에 배치된 추가 단자(30')와 추가 연결배선(21')을 통해서 연결될 수 있다. 상기 추가 단자(30')는 절연층에 의해 덮이지 않고 노출되어 추가 인쇄회로기판(미도시)이나 드라이버 IC와 연결될 수 있다. 단자(30')와 연결된 추가 인쇄회로기판 또는 드라이버 IC는 공통전압(ELVSS)을 제2전원공급배선(20)에 제공할 수 있다. 도면에서는 제2전원공급배선(20)이 상측 및 하측에 배치되고 있는 것으로 도시되고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제2전원공급배선(20)은 표시영역(DA)의 하측에만 배치될 수 있다.
대향전극(330)은 표시영역(DA) 전체에 대응되도록 구비될 수 있으며, 표시영역의 상측 및 하측에 배치된 제2전원공급배선(20)과 적어도 일부 중첩되어 배치되며, 전기적으로 연결될 수 있다. 예컨대, 대향전극(330)은 제2전원공급배선(20)과 직접적으로 연결되거나, 대향전극(330)과 제2전원공급배선(20) 사이의 다른 도전층을 통해서 전기적으로 연결될 수 있다.
표시영역(DA)의 좌측 및 우측에서 대향전극(330)은 화소전극(310, 도 12 참조)와 동일층에 배치된 제1차폐층(141, 도 12 참조)과 컨택될 수 있다. 이에 따라, 대향전극(330)은 표시영역(DA)의 상, 하, 좌, 우측에서 다른 도전층과 4면 컨택이 되도록 구비될 수 있다.
일부 실시예에서, 상기 제1차폐층(141)은 표시영역(DA)의 상측 및/또는 하측에서 제2전원공급배선(20)과 전기적으로 연결될 수 있다. 이에 따라, 제1차폐층(141)은 대향전극(330)에 공통전압(ELVSS)을 전달하는 역할을 할 수 있다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA)과 그 외측의 주변영역(PA)을 포함한다. 표시영역(DA) 상에는 적어도 하나의 박막트랜지스터(T1) 및 상기 박막트랜지스터와 연결된 디스플레이 소자가 배치될 수 있다. 주변영역(PA)에는 내장 구동회로부(40), 배선부(50), 차폐층(140'), 댐부(120), 및 지지대(130)가 배치될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치는 표시영역(DA) 및 주변영역(PA)의 일부를 밀봉하는 박막봉지층(400)이 배치되며, 박막봉지층(400) 중 제1무기봉지층(410) 및/또는 제2무기봉지층(430)은 무기 보호층(PVX)과 컨택될 수 있다.
또한, 일 실시예에 따른 디스플레이 장치의 차폐층(140)은 내장 구동회로부(40)와 적어도 일부 중첩되어 배치될 수 있다. 댐부(120)는 내장 구동회로부(40) 및/또는 배선부(50)와 중첩되도록 배치될 수 있다.
본 실시예에서, 내장 구동회로부(40)의 박막트랜지스터(T')의 적어도 일부는 평탄화층(118)으로 덮여질 수 있으며, 상기 평탄화층(118) 상에 배치되며, 상기 내장 구동회로부(40)와 중첩되어 배치된 차폐층(140)은 복수의 층으로 구비될 수 있다.
예컨대, 차폐층(140')은 상기 화소전극(310)과 동일 물질로 구비된 제1차폐층(141), 및 상기 대향전극(330)으로 부터 연장된 제2차폐층(143)이 적층되어 구성될 수 있다. 차폐층(140')이 복수의 층으로 구비됨에 따라, 내장 구동회로부(40)를 보다 안정적으로 보호할 수 있다.
제1차폐층(141)은 복수의 관통홀(141h)을 구비할 수 있다. 복수의 관통홀(141h)을 통해서 제조공정상 평탄화층(118)에서 발생할 수 있는 아웃개싱(out-gassing)이 용이하게 방출될 수 있다.
제2차폐층(143)은 대향전극(330)으로 부터 연장되어 상기 제1차폐층(141)의 상부에 배치될 수 있다. 도시되어 있지 않으나, 제2층(143)에도 복수의 관통홀이 형성될 수 있다. 또한, 제1차폐층(141) 및 제2차폐층(143) 사이에는 화소정의막(119)와 동일층으로 형성된 절연층이 배치될 수 있는 등 다양한 변형이 가능하다.
본 실시예에서, 제1차폐층(141)과 제2차폐층(143)은 컨택될 수 있으며, 제2차폐층(143)의 끝단은 상기 배선부(50)와 상기 표시영역(DA)에 사이에 배치될 수 있다. 예컨대, 제2차폐층(143)은 내장 구동회로부(40)와 중첩되되, 내장 구동회로부(40)에 구동 신호를 전달하는 배선들(W3, W4 W5)과는 중첩되지 않도록 배치될 수 있다.
도면에서, 차폐층(140')은 내장 구동회로부(40) 일부에 대응되도록 도시되고 있으나, 이에 한정되지 않는다. 예컨대, 차폐층(140')은 댐부(120)의 외측까지 연장될 수도 있다. 또한, 차폐층(140')의 제1차폐층(141) 이나 제2차폐층(143) 중 어느 한 층만 제1댐(121) 또는 제2댐(123)의 외측까지 연장될 수도 있음은 물론이다.
본 실시예에서, 주변영역(PA)의 내장 구동회로부(40)와 표시영역(DA) 사이에는 제2전원공급배선(20, 도 3a 참조)은 배치되지 않을 수 있다. 이에 따라, 주변영역(PA)의 크기가 줄어들 수 있다. 제2전원공급배선(20)이 일부 배치되지 않는 영역에서는 차폐층(140')의 제1차폐층(141)이 공통전압(ELVSS)을 전달하는 역할을 할 수 있다.
이 경우, 제1차폐층(141)과 대향전극(330)이 컨택하는 지점은 배선부(50)와 표시영역(DA) 사이에서 형성될 수 있다. 또는, 제1차폐층(141)과 대향전극(330)이 컨택하는 지점은 댐부(120)와 표시영역(DA) 사이에서 형성될 수 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다. 예를들면, 도 12를 참조하여 설명한 실시예에서, 제1차폐층(141) 및 제2차폐층(143) 중 어느 하나는 배치되지 않을 수 있으며, 도 12를 참조하여 설명한 실시예에 도 8b를 참조하여 설명한 도전 보호층이 적용되거나, 도 10을 참조하여 설명한 상부 기판(200)이 적용될 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 제1전원공급배선
20: 제2전원공급배선
30: 단자부
40: 내장 구동회로부
50: 배선부
60: 데이터 구동회로
120: 댐부
130: 지지대
140, 140', 140'': 차폐층
300: 유기발광소자
400: 박막봉지층
500: 실링부재
600: 충진재

Claims (25)

  1. 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판;
    상기 표시영역 상에 배치된 제1박막트랜지스터;
    상기 제1박막트랜지스터와 전기적으로 연결되며, 화소전극, 중간층, 및 대향전극을 포함하는 디스플레이 소자;
    상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부; 및
    상기 주변영역 상에서 상기 내장 구동회로부 보다 상기 표시영역 상에 인접하게 배치된 공통전압공급배선;을 포함하며,
    상기 공통전압공급배선은 상기 대향전극과 전기적으로 연결된, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 내장 구동회로부를 적어도 일부 덮는 평탄화층; 및
    상기 평탄화층 상부에 배치되어, 상기 내장 구동회로부와 적어도 일부 중첩된 차폐층;을 더 포함하며,
    상기 평탄화층은 상기 공통전압공급배선을 노출하는 비아홀을 포함하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 차폐층은 상기 화소전극과 동일 물질로 구비되며, 상기 비아홀을 통해서 상기 공통전압공급배선과 컨택되고,
    상기 차폐층의 일부는 상기 대향전극과 컨택되는, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 차폐층은 상기 대향전극과 일체(一體)로 구비되며, 상기 비아홀을 통해서 상기 공통전압공급배선과 컨택되는, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 차폐층은 상기 화소전극과 동일 물질로 구비된 제1차폐층, 및 상기 대향전극으로 부터 연장된 제2차폐층으로 구비된, 디스플레이 장치.
  6. 제2항에 있어서,
    상기 평탄화층 상부에 배치된 차폐층은 복수의 관통홀을 구비한, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 공통전압공급배선의 외측에 배치되며, 상기 기판으로부터 돌출되어 형성된 댐부;를 더 포함하며,
    상기 댐부는 상기 내장 구동회로부와 적어도 일부 중첩된, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 댐부는 서로 이격되어 형성된 제1댐 및 제2댐을 구비하며,
    상기 제1댐과 상기 제2댐의 높이는 실질적으로 동일한, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 댐부는 제1층 및 제2층으로 구비되며, 상기 제1층의 측면은 하프톤 마스크 공정에 의해 굴곡이 형성된, 디스플레이 장치.
  10. 제7항에 있어서,
    상기 댐부의 외측에 배치되며, 상기 기판의 상면으로 부터 돌출된 지지대;를 더 포함하며,
    상기 지지대의 기판의 상면으로부터 높이는 상기 댐부의 기판의 상면으로부터의 높이보다 작은, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 내장 구동회로부의 외측에 배치되며, 상기 내장 구동회로부에 신호를 전달하는 배선부;를 더 구비하며,
    상기 댐부 및 상기 지지대 중 적어도 하나는 상기 배선부와 적어도 일부 중첩하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층; 및
    상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층;을 더 포함하며,
    상기 주변영역에서 상기 무기 보호층은 상기 평탄화층 및 상기 평탄화층과 동일층으로 형성된 유기물에 의해 덮이지 않은 영역을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 무기 보호층은 상기 공통전압공급배선을 노출하는 홀을 포함하며, 상기 홀에 대응되도록 상기 공통전압공급배선을 보호하는 도전 보호층이 배치된, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 표시영역을 덮으며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층;을 더 포함하며,
    상기 주변영역에서, 상기 적어도 하나의 무기봉지층은 상기 무기 보호층과 컨택되는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 기판과 대향되도록 배치된 컬러필터 글라스;
    상기 주변영역의 외곽에 배치되어, 상기 기판과 상기 컬러필터 글라스를 합착하는 실링부재;를 더 포함하는, 디스플레이 장치.
  16. 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판;
    상기 표시영역 상에 배치된 제1박막트랜지스터, 및 상기 제1박막트랜지스터와 전기적으로 연결된 디스플레이 소자;
    상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층;
    상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층;
    상기 표시영역을 덮으며 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함하는 박막봉지층;
    상기 주변영역 상에 배치되며, 상기 기판으로부터 돌출된 댐부; 및
    상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부;를 포함하며,
    상기 무기봉지층은 상기 댐부의 외측에서 상기 무기 보호층과 컨택되는, 디스플레이 소자.
  17. 제16항에 있어서,
    상기 내장 구동회로부를 적어도 일부 덮는 평탄화층; 및
    상기 평탄화층 상부에 배치되어, 상기 내장 구동회로부와 적어도 일부 중첩된 차폐층;을 더 포함하며,
    상기 평탄화층은 상기 공통전압공급배선을 노출하는 비아홀을 포함하는, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 댐부는 상기 내장 구동회로부의 상기 제2박막트랜지스터와 적어도 일부 중첩된, 디스플레이 장치.
  19. 제16항에 있어서,
    상기 내장 구동회로부외 외측에 배치된 배선부; 및
    상기 댐부 외측에 배치되며, 상기 댐부에 비해서 높이가 낮은 돌출부;를 더 포함하며,
    상기 댐부 및 상기 돌출부 중 적어도 하나는 상기 배선부와 중첩 배치된, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 돌출부 외곽에 배치된 실링부재; 및
    상기 기판과 마주보도록 배치된 상부 기판;을 더 포함하며,
    상기 실리부재에 의해서 상기 기판과 상기 상부 기판이 합착된, 디스플레이 장치.
  21. 화상이 표시되는 표시영역 및 상기 표시영역 외곽의 주변영역을 포함하는 기판;
    상기 표시영역 상에 배치된 제1박막트랜지스터;
    상기 제1박막트랜지스터와 전기적으로 연결되며, 화소전극, 중간층, 및 대향전극을 포함하는 디스플레이 소자;
    상기 주변영역 상에 배치되며, 제2박막트랜지스터를 포함하는 내장 구동회로부;
    상기 내장 구동회로부의 일측에 배치되어, 상기 내장 구동회로부와 연결되는 배선들이 배치된 배선부;
    상기 제2박막트랜지스터와 평탄화층을 사이에 두고 적어도 일부 중첩 배치되며, 상기 화소전극과 동일 물질로 구비된 제1차폐층; 및
    상기 제1차폐층 상에 배치되며, 상기 대향전극이 연장되어 구비된 제2차폐층;을 포함하며,
    상기 제2차폐층의 끝단은 상기 배선부와 상기 표시영역 사이에 배치된, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 제1차폐층은 복수의 관통홀을 구비한, 디스플레이 장치.
  23. 제21항에 있어서,
    상기 제2박막트랜지스터와 상기 평탄화층 사이에 배치된 무기 보호층; 및
    상기 무기 보호층과 상기 평탄화층 사이에 배치되며, 도전물질로 구비된 도전 보호층;을 더 포함하며,
    상기 도전 보호층은 상기 제2박막트랜지스터와 중첩되도록 형성된, 디스플레이 장치.
  24. 제21항에 있어서,
    상기 주변영역에 배치되며, 상기 기판으로부터 돌출되어 형성된 댐부;를 더 포함하며,
    상기 댐부는 상기 내장 구동회로부와 적어도 일부 중첩된, 디스플레이 장치.
  25. 제21항에 있어서,
    상기 제1박막트랜지스터와 상기 디스플레이 소자 사이에 배치되며, 유기물질을 포함하는 평탄화층; 및
    상기 평탄화층과 상기 제1박막트랜지스터 사이에 배치되고, 상기 제1박막트랜지스터의 소스전극 및 드레인전극을 덮으며, 상기 주변영역까지 연장된 무기 보호층;을 더 포함하며,
    상기 주변영역에서 상기 무기 보호층은 상기 평탄화층 및 상기 평탄화층과 동일층으로 형성된 유기물에 의해 덮이지 않은 영역을 포함하는, 디스플레이 장치.
KR1020180161182A 2018-12-13 2018-12-13 디스플레이 장치 KR20200073349A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180161182A KR20200073349A (ko) 2018-12-13 2018-12-13 디스플레이 장치
US16/711,989 US11239304B2 (en) 2018-12-13 2019-12-12 Display device with embedded driving circuit and common supply line on peripheral area
CN201911281290.0A CN111326554A (zh) 2018-12-13 2019-12-13 显示装置
EP19215895.4A EP3667732A3 (en) 2018-12-13 2019-12-13 Display device
US17/567,254 US11882738B2 (en) 2018-12-13 2022-01-03 Display device with dam and driving circuit portions disposed on peripheral area
US18/544,577 US20240147797A1 (en) 2018-12-13 2023-12-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161182A KR20200073349A (ko) 2018-12-13 2018-12-13 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200073349A true KR20200073349A (ko) 2020-06-24

Family

ID=68916315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161182A KR20200073349A (ko) 2018-12-13 2018-12-13 디스플레이 장치

Country Status (4)

Country Link
US (3) US11239304B2 (ko)
EP (1) EP3667732A3 (ko)
KR (1) KR20200073349A (ko)
CN (1) CN111326554A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11567595B2 (en) 2020-10-29 2023-01-31 Samsung Display Co., Ltd. Display device
WO2024048931A1 (ko) * 2022-08-31 2024-03-07 삼성전자 주식회사 디스플레이 및 그를 포함하는 전자 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073349A (ko) 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치
WO2020194736A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置、及び表示装置の製造方法
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
JP7465652B2 (ja) * 2019-12-05 2024-04-11 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 自発光表示パネルおよびその製造方法
KR20210090334A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치
KR20210104398A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
CN111430566A (zh) * 2020-03-30 2020-07-17 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
US12016221B2 (en) 2020-09-02 2024-06-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a display region and a non-display region surrounding the display region and method for manufacturing the same
KR20220117372A (ko) * 2021-02-15 2022-08-24 삼성디스플레이 주식회사 표시 장치
TWI769817B (zh) * 2021-05-17 2022-07-01 友達光電股份有限公司 顯示裝置及其製造方法
KR20230096541A (ko) 2021-12-23 2023-06-30 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20230132671A (ko) * 2022-03-08 2023-09-18 삼성디스플레이 주식회사 표시패널의 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553745B1 (ko) * 2003-08-06 2006-02-20 삼성에스디아이 주식회사 평판표시장치
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
US7221096B2 (en) * 2005-05-03 2007-05-22 Lg.Philips Lcd Co., Ltd Active matrix organic light emitting display panel
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル
JP4742835B2 (ja) 2005-12-05 2011-08-10 セイコーエプソン株式会社 発光装置および電子機器
KR100830331B1 (ko) 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
KR20140133053A (ko) 2013-05-09 2014-11-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370352B1 (ko) 2015-07-29 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
US10439165B2 (en) 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR102642368B1 (ko) 2016-07-29 2024-02-28 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180047536A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20180060851A (ko) * 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180061868A (ko) 2016-11-30 2018-06-08 이두원 센서 부착 지팡이와 블루투스 선글라스
KR20180061866A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 봉지 유닛 및 이를 포함하는 유기 발광 표시 장치
KR101898217B1 (ko) 2016-12-29 2018-09-12 엘지디스플레이 주식회사 검사장비 및 이를 이용한 검사방법
CN106775173B (zh) * 2017-02-07 2019-12-20 上海天马微电子有限公司 一种触控显示面板和触控显示装置
KR20200073349A (ko) * 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11567595B2 (en) 2020-10-29 2023-01-31 Samsung Display Co., Ltd. Display device
WO2024048931A1 (ko) * 2022-08-31 2024-03-07 삼성전자 주식회사 디스플레이 및 그를 포함하는 전자 장치

Also Published As

Publication number Publication date
EP3667732A3 (en) 2020-07-15
US11882738B2 (en) 2024-01-23
US20240147797A1 (en) 2024-05-02
US20200194534A1 (en) 2020-06-18
US20220123098A1 (en) 2022-04-21
US11239304B2 (en) 2022-02-01
EP3667732A2 (en) 2020-06-17
CN111326554A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
KR20200073349A (ko) 디스플레이 장치
US11832502B2 (en) Display device including dummy pixels in a non-display area
US11258039B2 (en) Organic light-emitting diode display
US11251235B2 (en) Display panel
KR102593534B1 (ko) 디스플레이 장치
CN109390354B (zh) 显示设备
KR20200068171A (ko) 표시 패널
US20210376028A1 (en) Display device
KR20200046221A (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR20200028567A (ko) 표시 장치
KR20150087713A (ko) 표시 장치
US20210118974A1 (en) Display device having a trench portion
US11903266B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210037062A (ko) 표시 장치 및 표시 장치의 리페어 방법
KR20240044580A (ko) 표시 장치
KR20230019313A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal