KR20200067453A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20200067453A
KR20200067453A KR1020180154324A KR20180154324A KR20200067453A KR 20200067453 A KR20200067453 A KR 20200067453A KR 1020180154324 A KR1020180154324 A KR 1020180154324A KR 20180154324 A KR20180154324 A KR 20180154324A KR 20200067453 A KR20200067453 A KR 20200067453A
Authority
KR
South Korea
Prior art keywords
insulating layer
central portion
printed circuit
pad
circuit board
Prior art date
Application number
KR1020180154324A
Other languages
English (en)
Inventor
황미선
김선아
정혜원
강덕만
나병덕
전희준
심재성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180154324A priority Critical patent/KR20200067453A/ko
Priority to US16/663,419 priority patent/US10849226B2/en
Priority to CN201911192720.1A priority patent/CN111278217A/zh
Publication of KR20200067453A publication Critical patent/KR20200067453A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 실시예에 따른 인쇄회로기판은, 비아홀이 형성된 절연층, 단일 금속층이고 비아홀로 중심부가 노출되도록 절연층 내에 배치되며, 중심부가 주변보다 높은 조도가 형성된 패드 및 비아홀에 형성되며 중심부에 연결된 비아를 포함한다.

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and manufacturing method for the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
모바일 기기 및 노트북 등과 같은 전자기기의 소형화 및 박막화에 따라, 소형 및 박형 인쇄회로기판에 대한 요구가 증가하고 있다.
박형 인쇄회로기판 내의 층간을 연결하는 비아를 형성하기 위하여, 비아홀에 대한 효율적인 가공 기술이 요구되고 있다. 더불어, 비아에 대해서도, 우수한 전기적 및 기계적 특성이 요구되고 있다.
일본등록특허 제5005416호
본 발명의 일 측면에 따르면, 비아홀이 형성된 절연층, 단일 금속층이고 비아홀로 중심부가 노출되도록 절연층 내에 배치되며, 중심부가 주변보다 높은 조도가 형성된 패드 및 비아홀에 형성되며 중심부에 연결된 비아를 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 패드가 매립된 절연층을 준비하는 단계, 샌드 블라스트(Sand blast) 가공으로 절연층을 선택적으로 제거하여 패드의 중심부가 노출되는 비아홀을 형성하는 단계 및 비아홀을 금속 재질로 채워서 비아를 형성하는 단계를 포함하고, 비아홀을 형성하는 단계에서는, 패드에 샌드 블라스트 가공하여 중심부에 주변보다 높은 조도를 형성하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 패드를 설명하는 도면.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진.
도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도.
도 8 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 패드를 설명하는 도면이고, 도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(10), 패드(20) 및 비아(30)를 포함한다.
절연층(10)은 절연 재료가 적층되어 형성되며, 절연층(10)에는 패드(20)를 포함하는 회로패턴이 형성될 수 있다. 회로패턴의 층간 연결을 위하여, 절연층(10)에는 비아(30)가 채워지는 비아홀(12)이 형성될 수 있다.
도 1을 참조하면, 본 실시예의 절연층(10)에는 내부에 패드(20)가 배치될 수 있다. 이 때, 절연층(10)의 양면에는 비아홀(12)이 형성되고, 절연층(10)의 양면에 형성된 비아홀(12)을 통하여 패드(20)의 양면이 노출될 수 있다.
절연층(10)은 열경화성 수지, 감광성 수지 등의 알려진 다양한 절연 재료를 포함하여 이루어질 수 있다. 강도, 열팽창율 등의 기계적 특성 및 전기적 특성을 향상시키 위해, 절연층(10)은 섬유재, 필러 등의 다양한 보강재를 포함할 수 있다.
또한, 절연층(10)은 다른 절연층 상에 형성되거나 여러 절연층이 있는 빌드업 층의 일부로서 형성될 수 있다.
패드(20)는 회로패턴의 일부로 절연층(10) 내에 배치되고 비아(30)와 연결된다. 패드(20)는 도금 등의 알려진 다양한 회로패턴의 형성방법에 의해 형성될 수 있다. 본 실시예의 패드(20)는 단일한 금속층으로 형성되며, 절연층(10)의 비아홀(12)로 중심부(22)가 노출된다. 또한, 중심부(22)의 조도가 주변보다 높게 형성된 구조를 가진다.
도 2 내지 도 4를 참조하면, 본 실시예에서 패드(20)는 절연층(10)의 중앙부에 배치된 형태로 형성될 수 있다. 비아(30)가 채워지지 않은 상태에서는, 비아홀(12)을 통하여 패드(20)의 중심부(22)가 노출되는 구조를 가질 수 있다. 이 때, 절연층(10)의 매립된 주변부에 비하여, 비아홀(12)로 노출된 중심부(22)가 높은 조도를 가질 수 있다. 패드(20)의 중심부(22)에는 비아(30)가 접하여 연결되므로, 중심부(22)의 높은 조도는 패드(20)에 대한 비아(30)의 결합력을 높이는 역할을 할 수 있다.
또한, 중심부(22)의 표면은 오목하게 형성되고, 오목한 표면에 조도가 높게 형성될 수 있다. 즉, 오목한 중심부(22)의 표면은 오목한 부분의 밖(외측)보다 조도가 높게 형성될 수 있다. 도 2를 참조하면, 패드(20) 중심부(22)의 두께(C-D 거리)는 주변부의 두께(A-B 거리)보다 가늘게 형성되어, 패드(20) 중심부(22)에 오목한 표면이 형성될 수 있다.
중심부(22)의 오목한 표면은 비아(30)와 결합되는 표면적을 넓히고 패드(20) 내부로 비아(30)가 들어와 결합되는 구조를 가지게 하므로, 패드(20)에 대한 비아(30)의 결합력을 더욱 높이는 역할을 할 수 있다. 이 때, 패드(20)의 양면 모두 또는 일면에만 오목한 표면이 형성될 수 있다.
비아(30)는 절연층(10)의 비아홀(12)에 형성되고 패드(20)와 연결된다. 비아(30)는 비아홀(12)에 금속을 도금하거나 도전성 페이스트를 충전하는 등의 방법으로 형성될 수 있다.
도 1을 참조하면, 본 실시예에서 비아(30)의 단부가 패드(20)의 오목한 중심부(22)와 결합될 수 있다. 이 때, 중심부(22)는 높은 조도를 가지므로, 패드(20)의 중심부(22) 표면에 형성된 골 사이로 비아(30)를 구성하는 금속이 끼워져 결합된 구조를 가질 수 있다. 따라서 패드(20)에 대한 비아(30)의 결합력이 높아지게 된다.
특히, 본 실시예에서는 패드(20)의 중심부(22) 양면이 모두 오목하게 형성되고, 중심부(22)의 오목한 양면이 모두 비아홀(12)로 노출된다. 또한, 중심부(22)의 양면에 한 쌍의 비아(30)가 마주하여 연결될 수 있다. 이에 따라, 절연층(10)의 양면에 배치된 회로패턴들은 패드(20) 및 한 쌍의 비아(30)를 통하여 신뢰성 있게 연결될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진이다.
도 5를 참조하면, 패드(20')의 일면에만 오목한 표면이 형성될 수 있다. 패드(20')에서 중심부(22')의 일면은 오목하게 형성되지만 중심부(22')의 타면은 상대적으로 평탄하게 형성될 수도 있다. 이 때에도 중심부(22')의 양면에 한 쌍의 비아(30)가 마주하여 연결될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 비아홀을 나타낸 사진이다.
도 6을 참조하면, 패드(20'')의 일면에 오목한 표면이 형성되고, 타면에는 볼록한 표면이 형성될 수 있다. 패드(20'')에서 중심부(22'')의 일면은 오목하게 형성되고, 중심부(22'')의 타면은 오목한 면에 대응되어 볼록하게 형성될 수 있다. 즉, 패드(20'')의 중심부(22'')가 전체적으로 아치형 구조로 형성될 수도 있다. 이 때, 오목한 표면 및 볼록한 표면에 각각 비아(30)가 연결되는 형태로, 중심부(22'')에는 한 쌍의 비아(30)가 마주하여 연결될 수 있다. 볼록한 표면은 비아(30)와 결합되는 표면적을 넓히고 비아(30) 내부로 패드(20'')가 들어와 결합되는 구조를 가지게 하므로, 패드(20'')에 대한 비아(30)의 결합력을 높이는 역할을 할 수 있다.
인쇄회로기판 제조방법
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도이고, 도 8 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다.
도 7 내지 도 11을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 절연층(110)을 준비하는 단계(S110), 비아홀(112)을 형성하는 단계(S120) 및 비아(130)를 형성하는 단계(S130)를 포함한다.
절연층(110)을 준비하는 단계(S110)는, 패드(120)가 매립된 절연층(110)을 준비한다.
도 8을 참조하면, 패드(120)가 중앙부에 배치된 절연층(110)이 마련될 수 있다. 절연층(110)은 열경화성 수지, 감광성 수지 등의 알려진 다양한 절연 재료를 적층하여 형성할 수 있다. 강도, 열팽창율 등의 기계적 특성 및 전기적 특성을 향상시키 위해, 절연층(110)은 섬유재, 필러 등의 다양한 보강재(111)를 포함할 수 있다.
또한, 절연 재료를 적층하고 패드(120)를 형성한 후에, 다시 절연 재료를 다시 적층하여 절연층(110)에 매립된 패드(120)를 형성할 수 있다. 이 때, 절연층(110)에 양면에는 금속층(115)이 적층될 수 있다. 이후에 금속층(115)을 선택적으로 식각하여 회로패턴을 형성할 수 있다.
한편, 본 실시예에는 절연 재료에 패드(120)를 형성하고 다시 절연 재료를 적층하여 절연층(110)을 준비하는 방법을 예시하였으나 이에 한정되지 않으며, 절연층(110)에 패드(120)를 형성하는 다양한 방법을 포함한다. 패드(120)의 형성은 도금법 및 알려진 다양한 회로패턴 형성방법(예를 들어, 금속 페이스트 소결 등)으로 형성될 수 있다.
비아홀(112)을 형성하는 단계(S120)는, 샌드 블라스트(Sand blast) 가공으로 절연층(110)을 선택적으로 제거하여 패드(120)가 노출되는 비아홀(112)을 형성한다. 또한, 패드(120)에도 샌드 블라스트 가공하여, 패드(120)의 중심부(122)에 주변보다 높은 조도를 형성한다.
샌드 블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드 블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드 블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드 블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(1Air blast)가 있다.
예를 들어, 본 실시예에서는 탄화 규소 등의 입자(155)를 샌드 블라스트 가공의 연마재로 사용할 수 있다. 입자(155)를 패드(120)가 매립된 절연층(110) 부분으로 분사하여, 절연층(110)에 홀 가공을 하고 패드(120)를 노출시키는 비아홀(112)을 형성할 수 있다.
샌드 블라스트 가공으로 절연층(110)에 비아홀(112)을 형성하면, 비아홀(112)에 표면 조도가 낮은 벽면이 형성되고 절연층(110)의 보강재(111)도 비아홀(112)의 벽면으로 돌출되지 않고 매끈하게 가공될 수 있다. 이에 따라, 비아홀(112)에 형성된 비아(130)의 외면이 낮은 조도를 가지게 되므로, 비아(130)를 통하여 전달되는 신호의 손실을 감소시켜 RF특성을 높일 수 있다.
도 8 및 도 9를 참조하면, 절연층(110)에 비아홀(112) 위치에 대응하는 관통홀(152)이 형성된 샌드 블라스트 마스크(150)를 적층한 후에, 샌드 블라스트 마스크(150)가 적층된 절연층(110)에 샌드 블라스트 가공을 하여 비아홀(112)을 형성할 수 있다. 절연층(110)에서 샌드 블라스트 마스크(150)로 가져진 부분은 비아홀(112) 가공되지 않고 그대로 유지되며, 샌드 블라스트 가공 후에 샌드 블라스트 마스크(150)는 제거될 수 있다.
본 실시예에서는, 중심부(122)의 양면을 노출시키도록, 절연층(110)의 양면에 샌드 블라스트 가공하여, 패드(120)를 중심으로 마주하는 한 쌍의 비아홀(112)을 형성할 수 있다.
도 10을 참조하면, 비아홀(112) 형성 후에 또는 동시에, 패드(120)에도 샌드 블라스트 가공하여, 패드(120)의 중심부(122)에 주변보다 높은 조도를 형성할 수 있다. 패드(120)에 샌드 블라스트 가공이 이루어지면, 오목한 구조와 함께 표면에 다수의 골이 형성되어 조도가 높아지게 될 수 있다. 즉, 패드(120)에서 절연층(110)의 매립된 주변부에 비하여, 비아홀(112)로 노출된 중심부(122)가 높은 조도를 가질 수 있다. 샌드 블라스트 가공이 이루어진 중심부(122)의 오목하고 조도가 높은 표면은, 비아(130)와 결합되는 표면적을 넓히고 패드(120) 내부로 비아(130)가 들어와 결합되는 구조를 가지게 하므로, 패드(120)에 대한 비아(130)의 결합력을 더욱 높이는 역할을 할 수 있다.
이 때, 샌드 블라스트 가공은 절연층(110)의 양면에 동시에 수행되거나, 절연층(110)의 일면과 타면에 순차적으로 수행될 수 있다. 절연층(110) 양면에서 샌드 블라스트 가공의 세기 또는 순서에 따라, 패드(120)에서 중심부(122)의 양면은 모두 오목하게 형성되거나 일면만이 오목하게 형성될 수 있다. 또한, 패드(120)의 일면에 오목한 표면이 형성되고, 타면에는 볼록한 표면이 형성될 수 있다.
비아(130)를 형성하는 단계(S130)는, 비아홀(112)을 금속 재질로 채워서 비아(130)를 형성한다.
도 11을 참조하면, 본 실시예에서는 패드(120)의 중심부(122)에 서로 마주하여 연결된 한 쌍의 비아(130)를 형성할 수 있다. 이에 따라, 절연층(110)의 양면에 배치된 회로패턴들은 패드(120) 및 한 쌍의 비아(130)를 통하여 신뢰성 있게 연결될 수 있다.
또한, 비아(130)의 단부가 패드(120)의 오목한 중심부(122)와 결합될 수 있다. 이 때, 중심부(122)는 높은 조도를 가지므로, 패드(120)의 중심부(122) 표면에 형성된 골 사이로 비아(130)를 구성하는 금속이 끼워져 결합된 구조를 가질 수 있다. 따라서 패드(120)에 대한 비아(130)의 결합력이 높아지게 된다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10, 110: 절연층
12, 112: 비아홀
20, 20', 20'', 120: 패드
22, 22', 22'', 122: 중심부
30, 130: 비아

Claims (10)

  1. 비아홀이 형성된 절연층;
    단일 금속층이고 상기 비아홀로 중심부가 노출되도록 상기 절연층 내에 배치되며, 상기 중심부가 주변보다 높은 조도가 형성된 패드; 및
    상기 비아홀에 형성되며, 상기 중심부에 연결된 비아를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 패드에서, 상기 중심부의 일면은 오목하게 형성되고, 오목한 상기 중심부의 일면은 오목한 부분의 외측보다 조도가 높게 형성된 인쇄회로기판.
  3. 제2항에 있어서,
    상기 절연층에는, 상기 중심부의 양면을 노출시키도록 마주하는 한 쌍의 상기 비아홀이 형성되고,
    상기 중심부의 양면이 각각 오목하게 형성되고, 상기 중심부에 한 쌍의 비아가 마주하여 연결된 인쇄회로기판.
  4. 제2항에 있어서,
    상기 절연층에는, 상기 중심부의 양면을 노출시키도록 마주하는 한 쌍의 상기 비아홀이 형성되고,
    상기 중심부의 일면은 오목하게 형성되며 상기 중심부의 타면은 평탄하게 형성되고, 상기 중심부에 한 쌍의 비아가 마주하여 연결된 인쇄회로기판.
  5. 제2항에 있어서,
    상기 절연층에는, 상기 중심부의 양면을 노출시키도록 마주하는 한 쌍의 상기 비아홀이 형성되고,
    상기 중심부의 일면은 오목하게 형성되며 상기 중심부의 타면은 볼록하게 형성되고, 상기 중심부에 한 쌍의 비아가 마주하여 연결된 인쇄회로기판.
  6. 패드가 매립된 절연층을 준비하는 단계;
    샌드 블라스트(Sand blast) 가공으로 상기 절연층을 선택적으로 제거하여, 상기 패드의 중심부가 노출되는 비아홀을 형성하는 단계; 및
    상기 비아홀을 금속 재질로 채워서 비아를 형성하는 단계를 포함하고,
    상기 비아홀을 형성하는 단계에서는, 상기 패드에 상기 샌드 블라스트 가공하여 상기 중심부에 주변보다 높은 조도를 형성하는 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 비아홀을 형성하는 단계에서는,
    상기 절연층에 상기 비아홀 위치에 대응하는 관통홀이 형성된 샌드 블라스트 마스크를 적층하는 단계; 및
    상기 샌드 블라스트 마스크가 적층된 상기 절연층에 상기 샌드 블라스트 가공을 하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 비아홀을 형성하는 단계에서는, 상기 절연층의 양면에 상기 샌드 블라스트 가공하여, 상기 중심부의 양면을 노출시키도록 마주하는 한 쌍의 상기 비아홀을 형성하고,
    상기 비아홀을 형성하는 단계에서는, 상기 중심부에 서로 마주하여 연결된 한 쌍의 비아를 형성하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 샌드 블라스트 가공은 상기 절연층의 양면에 동시에 수행하는 인쇄회로기판 제조방법.
  10. 제8항에 있어서,
    상기 샌드 블라스트 가공은, 상기 절연층의 일면과 타면에 순차적으로 수행하는 인쇄회로기판 제조방법.
KR1020180154324A 2018-12-04 2018-12-04 인쇄회로기판 및 그 제조방법 KR20200067453A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180154324A KR20200067453A (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 그 제조방법
US16/663,419 US10849226B2 (en) 2018-12-04 2019-10-25 Printed circuit board and method of manufacturing the same
CN201911192720.1A CN111278217A (zh) 2018-12-04 2019-11-28 印刷电路板及制造该印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154324A KR20200067453A (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20200067453A true KR20200067453A (ko) 2020-06-12

Family

ID=70848595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154324A KR20200067453A (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US10849226B2 (ko)
KR (1) KR20200067453A (ko)
CN (1) CN111278217A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115769A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505416B1 (ko) 1968-05-27 1975-03-04

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218618A (ja) * 1992-01-30 1993-08-27 Cmk Corp プリント配線板の製造方法
JPH1050209A (ja) 1996-08-06 1998-02-20 Dainippon Printing Co Ltd 電子放出素子用基板の製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
KR100633678B1 (ko) 1998-02-26 2006-10-11 이비덴 가부시키가이샤 필드 바이어 구조를 갖는 다층프린트 배선판
JPH11261236A (ja) * 1998-03-09 1999-09-24 Elna Co Ltd 多層プリント配線板およびその製造方法
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6348737B1 (en) * 2000-03-02 2002-02-19 International Business Machines Corporation Metallic interlocking structure
JP2005294364A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
EP1850648A4 (en) * 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP5005416B2 (ja) 2007-04-20 2012-08-22 新光電気工業株式会社 多層配線基板及びその製造方法
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5602584B2 (ja) 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP2014067972A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US9230934B2 (en) * 2013-03-15 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in electroless process for adhesion enhancement
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6894289B2 (ja) * 2017-05-17 2021-06-30 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505416B1 (ko) 1968-05-27 1975-03-04

Also Published As

Publication number Publication date
CN111278217A (zh) 2020-06-12
US10849226B2 (en) 2020-11-24
US20200178392A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
KR102473417B1 (ko) 인쇄회로기판 및 그 제조방법
TWI612860B (zh) 電子電路模組
KR102501905B1 (ko) 인쇄회로기판 및 그 제조방법
TW595295B (en) Method for making multilayer board having a cavity
CN109074900A (zh) 高频多层互连衬底及其制造方法
TW201448688A (zh) 複合式電路板及其製作方法
KR20200067453A (ko) 인쇄회로기판 및 그 제조방법
KR20200067458A (ko) 인쇄회로기판 및 그 제조방법
KR102571588B1 (ko) 인쇄회로기판 및 그 제조방법
US10925163B2 (en) Printed circuit board
JP2007042893A (ja) セラミック基板の製造方法およびセラミック基板
KR101603453B1 (ko) 배선기판
JP2019207977A (ja) 配線基板
US11315718B2 (en) Coil component and method for manufacturing the same
KR102574411B1 (ko) 인쇄회로기판 및 그 제조방법
KR100584973B1 (ko) 이미지 센서용 패키지 기판 및 그 제작 방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
JP2004273875A (ja) セラミック電子部品
KR100619338B1 (ko) 반도체 패키지 기판 제작 방법
JP2018006476A (ja) 配線板の製造方法
JP2007227834A (ja) 半導体装置及びその製造方法
JP2002329949A (ja) 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法
JP2002118194A (ja) フリップチップ用セラミック多層基板の製造方法
KR100789532B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application