KR20200051734A - 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 - Google Patents

반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20200051734A
KR20200051734A KR1020207009961A KR20207009961A KR20200051734A KR 20200051734 A KR20200051734 A KR 20200051734A KR 1020207009961 A KR1020207009961 A KR 1020207009961A KR 20207009961 A KR20207009961 A KR 20207009961A KR 20200051734 A KR20200051734 A KR 20200051734A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
evaluation
manufacturing
cross
Prior art date
Application number
KR1020207009961A
Other languages
English (en)
Other versions
KR102350245B1 (ko
Inventor
마사시 니시무라
히로노리 다나카
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200051734A publication Critical patent/KR20200051734A/ko
Application granted granted Critical
Publication of KR102350245B1 publication Critical patent/KR102350245B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/40—Analysis of texture
    • G06T7/41—Analysis of texture based on statistical description of texture
    • G06T7/44—Analysis of texture based on statistical description of texture using image operators, e.g. filters, edge density metrics or local histograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

반도체 웨이퍼의 평가 방법으로서, 평가 대상의 반도체 웨이퍼의 단면상을 취득하는 것, 상기 단면상은 웨이퍼 외주연부의 모따기면과 이 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하고, 상기 취득된 단면상을 웨이퍼 두께 방향으로만 확대한 확대상을 작성하는 것, 상기 작성된 확대상에 있어서, 상기 경계부의 형상을 평가하는 것을 포함하는 반도체 웨이퍼의 평가 방법이 제공된다.

Description

반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
본 발명은, 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법에 관한 것이다.
최근, 반도체 웨이퍼에 대해서, 웨이퍼 외주연부를 포함하는 웨이퍼의 단면 형상을 평가하는 것이 행해지고 있다(예를 들면 특허문헌 1 참조).
일본공표특허공보 2017-503164호
특허문헌 1에는, 웨이퍼의 단면상(像)으로부터 표면 윤곽의 좌표열을 구하고, 이를 수학적 좌표계에서 곡선으로 표현함으로써, 곡선을 수학적으로 처리하여 웨이퍼의 형상에 관한 형상 분석 데이터를 수치화하여 표현하는 것이 제안되어 있다(특허문헌 1의 단락 0032 등 참조).
그런데, 반도체 웨이퍼는, 일반적으로, 잉곳으로부터 잘라낸 웨이퍼에 각종 가공을 실시하여 제조된다. 잉곳으로부터 잘라낸 웨이퍼의 외주연부는, 그대로는 모서리부를 갖기 때문에 균열이나 이빠짐이 발생하기 쉽다. 그래서, 웨이퍼의 외주연부에 모따기 가공을 실시하여 모따기면을 형성하는 것이 통상 행해진다.
모따기면이 형성된 반도체 웨이퍼의 단면상을 취득함으로써, 그 단면상에 있어서, 반도체 웨이퍼의 디바이스 형성면이 되는 표면(앞면) 또는 앞면과는 반대측의 표면(이면)과 모따기면의 경계부의 형상을 관찰할 수 있다. 이하에 있어서, 반도체 웨이퍼의 「표면」이란, 특별히 기재하지 않는 한, 상기의 앞면 또는 이면 중 어느 한쪽 또는 양쪽을 말하는 것으로 한다. 웨이퍼 표면과 모따기면의 경계부의 형상은, 반도체 디바이스의 제조 공정에 있어서의 이빠짐, 흠집의 발생의 용이함 등을 예측하기 위한 지표로 할 수 있다. 예를 들면, 반도체 디바이스의 제조 공정에 있어서, 열처리 시에 웨이퍼를 지지하는 웨이퍼 서포트의 형상에 맞추어 웨이퍼 표면(예를 들면 이면)과 모따기면의 경계부의 형상을 적절히 설정함으로써, 접촉에 의한 경계부의 이빠짐이나 흠집이 발생하기 어려워지기 때문에, 이빠짐이나 흠집을 원인으로 하는 전위(슬립)나 발진의 발생률을 저감할 수 있다. 그러나, 특허문헌 1에 기재된 방법은, 웨이퍼의 형상을 수치화하기 위한 공정이 복잡하기 때문에, 보다 간편한 평가 방법에 의해 웨이퍼 표면과 모따기면의 경계부의 형상을 평가할 수 있는 것이 바람직하다.
그래서 본 발명의 목적은, 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상을 간편하게 평가하기 위한 새로운 방법을 제공하는 것에 있다.
본 발명의 일 실시 형태는,
반도체 웨이퍼의 평가 방법으로서,
평가 대상의 반도체 웨이퍼의 단면상을 취득하는 것,
상기 단면상은, 웨이퍼 외주연부의 모따기면과, 이 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하고,
상기 취득된 단면상을 웨이퍼 두께 방향으로만 확대한 확대상을 작성하는 것,
상기 작성된 확대상에 있어서, 상기 경계부의 형상을 평가하는 것
을 포함하는 반도체 웨이퍼의 평가 방법(이하, 「평가 방법」이라고도 기재함)
에 관한 것이다.
일 실시 형태에서는, 상기 단면상은, 평가 대상의 반도체 웨이퍼를 벽개(劈開)하여 노출시킨 벽개면에 있어서 촬상된 단면상일 수 있다.
일 실시 형태에서는, 상기 확대상은, 상기 취득된 단면상을 웨이퍼 두께 방향으로만 4배 이상의 확대 배율로 확대시켜 작성된 확대상일 수 있다.
일 실시 형태에서는, 상기 확대 배율은, 4배 이상 15배 이하일 수 있다.
일 실시 형태에서는, 상기 평가에 이용하는 확대상은, 상기 확대 후에 2치화 처리가 행해진 상일 수 있다.
일 실시 형태에서는, 상기 평가는, 상기 확대상에 있어서 상기 경계부의 형상으로 원을 피팅시켜 작성한 원의 사이즈를 지표로 하여 행할 수 있다.
일 실시 형태에서는, 평가 대상의 반도체 웨이퍼의 상기 경계부의 평가를, 상기 작성된 확대상과 비교 대상 확대상과 대비함으로써 행할 수 있다. 이 비교 대상 확대상은, 비교 대상의 반도체 웨이퍼의 웨이퍼 외주연부의 모따기면과 이 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하는 단면상을 취득하고, 이 취득된 단면상을, 웨이퍼 두께 방향으로만, 상기 평가 대상의 반도체 웨이퍼의 확대상과 동일한 확대 배율로 확대하여 작성된 확대상일 수 있다.
본 발명의 또 다른 실시 형태는,
복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
상기 추출된 반도체 웨이퍼를 상기 평가 방법에 의해 평가하는 것 및,
상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것
을 포함하는 반도체 웨이퍼의 제조 방법(이하, 「제1 제조 방법」이라고도 기재함)
에 관한 것이다.
본 발명의 또 다른 실시 형태는,
테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
상기 제조된 평가용 반도체 웨이퍼를 상기 평가 방법에 의해 평가하는 것,
상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것,
상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것
을 포함하는 반도체 웨이퍼의 제조 방법(이하, 「제2 제조 방법」이라고도 기재함)
에 관한 것이다.
일 실시 형태에서는, 상기 변경이 더해지는 제조 조건은, 반도체 웨이퍼 표면의 연마 처리 조건 및 모따기 가공 조건 중 적어도 한쪽일 수 있다.
본 발명의 일 실시 형태에 의하면, 반도체 웨이퍼의 모따기면과 웨이퍼 표면의 경계부의 형상을 간편하게 평가할 수 있는 평가 방법을 제공할 수 있다.
도 1은 2개의 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부를 포함하는 단면상(2치화 처리 없음)이다.
도 2는 도 1에 나타내는 단면상을 2치화 처리한 2치화 처리 완료상이다.
도 3은 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 2배로 확대한 확대상(2치화 처리 완료)이다.
도 4는 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 3배로 확대한 확대상(2치화 처리 완료)이다.
도 5는 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 4배로 확대한 확대상(2치화 처리 완료)이다.
도 6은 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 5배로 확대한 확대상(2치화 처리 완료)이다.
도 7은 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 10배로 확대한 확대상(2치화 처리 완료)이다.
도 8은 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 15배로 확대한 확대상(2치화 처리 완료)이다.
도 9는 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 20배로 확대한 확대상(2치화 처리 완료)이다.
도 10은 도 1에 나타내는 단면상을 웨이퍼 두께 방향으로만 30배로 확대한 확대상(2치화 처리 완료)이다.
도 11은 도 2∼도 10의 가장 오른쪽에 기재되어 있는 비의 값과 웨이퍼 두께 방향에 있어서의 확대 배율의 관계를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
[반도체 웨이퍼의 평가 방법]
본 발명의 일 실시 형태는, 반도체 웨이퍼의 평가 방법으로서, 평가 대상의 반도체 웨이퍼의 단면상을 취득하는 것, 상기 단면상은, 웨이퍼 외주연부의 모따기면과, 이 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하고, 상기 취득된 단면상을 웨이퍼 두께 방향으로만 확대한 확대상을 작성하는 것, 상기 작성된 확대상에 있어서, 상기 경계부의 형상을 평가하는 것을 포함하는 반도체 웨이퍼의 평가 방법에 관한 것이다.
상기 평가 방법에서는, 반도체 웨이퍼의 모따기면과 웨이퍼 표면의 경계부를 포함하는 단면상을, 웨이퍼 두께 방향으로만 확대한 확대상을 이용하여 경계부의 형상을 평가한다. 웨이퍼 두께 방향으로만 단면상을 확대함으로써, 단면 형상의 윤곽에 있어서, 반도체 웨이퍼의 경계부의 형상의 차이를 웨이퍼 표면(소위 수평면)에 대하여 강조할 수 있기 때문에, 경계부의 완만함/급준함을 정밀도 좋게 평가하는 것이 가능해진다. 따라서, 예를 들면, 복수의 반도체 웨이퍼의 단면 형상을 종횡 등배의 촬영 배율로 취득된 단면상에 의해 비교하면 경계부의 차이가 거의 보이지 않는 경우에서도, 복수의 반도체 웨이퍼의 경계부의 형상의 차이를 강조할 수 있기 때문에, 근소한 경계부의 형상의 차이도 판별할 수 있다. 또한, 상기 평가 방법에 의하면, 복잡한 공정을 거치는 일 없이, 단면상을 웨이퍼 두께 방향으로만 확대한다는 간편한 화상 처리에 의해, 반도체 웨이퍼의 모따기면과 웨이퍼 표면의 경계부의 형상을 평가할 수 있다.
이하, 상기 평가 방법에 대해서, 더욱 상세하게 설명한다.
<평가 대상의 반도체 웨이퍼>
상기 평가 방법의 평가 대상의 반도체 웨이퍼는, 웨이퍼의 외주연부에 모따기 가공이 실시되어 모따기면이 형성된 반도체 웨이퍼이면 좋다. 평가 대상의 반도체 웨이퍼는, 일반적으로 반도체 기판으로서 사용되는 각종 반도체 웨이퍼일 수 있다. 예를 들면, 반도체 웨이퍼의 구체예로서는, 각종 실리콘 웨이퍼를 들 수 있다. 실리콘 웨이퍼는, 예를 들면, 실리콘 단결정 잉곳으로부터 잘라내진 후에 모따기 가공 등의 각종 가공을 거친 실리콘 단결정 웨이퍼일 수 있다. 이러한 실리콘 단결정 웨이퍼의 구체예로서는, 예를 들면, 연마가 실시되어 표면에 연마면을 갖는 폴리시드 웨이퍼를 들 수 있다. 또한, 실리콘 웨이퍼는, 실리콘 단결정 웨이퍼 상에 에피택셜층을 갖는 에피택셜 웨이퍼, 실리콘 단결정 웨이퍼에 어닐링 처리에 의해 개질층을 형성한 어닐링 웨이퍼 등의 각종 실리콘 웨이퍼일 수도 있다.
<단면상의 취득>
상기 평가 방법에서는, 평가 대상의 반도체 웨이퍼의 단면상을 취득한다. 이 단면상은, 모따기면과, 이 모따기면과 인접하는 웨이퍼 표면(앞면 또는 이면)의 경계부를 포함하도록 취득하면 좋다. 모따기 가공된 반도체 웨이퍼의 외주연부에는, 통상, 웨이퍼의 앞면과 인접하는 모따기면과, 웨이퍼의 이면과 인접하는 모따기면이 존재한다. 단면상에는, 웨이퍼의 앞면과 모따기면의 경계부, 웨이퍼의 이면과 모따기면의 경계부의 한쪽 또는 양쪽이 포함될 수 있다.
단면상은, 일 실시 형태에서는, 평가 대상의 반도체 웨이퍼의 단면을 노출시키는 일 없이, 투영상으로서 취득할 수 있다. 투영상은, 공지의 투영법에 의해 취득할 수 있다. 또한, 다른 일 실시 형태에서는, 단면상은, 평가 대상의 반도체 웨이퍼의 단면을 노출시키고, 이 노출시킨 단면을 촬상하여 취득할 수 있다. 예를 들면 평가 대상의 반도체 웨이퍼를 벽개하거나, 또는 공지의 절단 수단에 의해 절단함으로써, 단면을 노출시킬 수 있다. 단면 노출의 용이성의 관점에서는, 상기 단면은, 평가 대상의 반도체 웨이퍼를 표면에 대하여 수직으로 벽개하여 노출시킨 벽개면인 것이 바람직하다. 예를 들면, 표면이 (100)면인 실리콘 단결정 웨이퍼이면, (110)면에서 벽개함으로써, 표면에 대하여 수직인 벽개면을 노출시킬 수 있다. 노출시킨 단면의 촬상에는, 광학 현미경, 주사형 전자 현미경(SEM; Scanning Electron Microscope), 레이저 현미경 등의 공지의 각종 현미경을 이용할 수 있다. 광학 현미경으로서는, 바람직하게는 광학식의 금속 현미경(낙사(落射) 조명형 현미경 등이라고 칭해짐)을 이용할 수 있다. 또한, 미분 간섭 관찰 기능을 추가로 구비한 미분 간섭 현미경을 이용하면, 초점 심도가 얕아져, 근소한 형상의 차이도 단면상에 나타나기 때문에, 보다 바람직하다.
단면상은, 촬상 배율을 1배로 하여(즉 실사이즈로) 취득해도 좋고, 촬상 배율을 1배 초과로 하여 확대하여 취득해도 좋다. 확대하는 경우, 촬상 배율은, 예를 들면 50∼1000배로 할 수 있고, 50∼500배로 하는 것이 바람직하다. 단, 여기에서의 확대에서는, 공지의 현미경에 구비된 확대 기능에 의해 행해지는 바와 같이, 어느 방향에 있어서도 동일한 배율로 행해진다. 그리고 상기 평가 방법에서는, 이렇게 하여 취득된 단면상을, 웨이퍼 두께 방향(소위 세로 방향)으로만 확대하고, 웨이퍼 지름 방향(소위 가로 방향)으로는 확대하지 않고, 확대상을 작성한다. 이와 같이 웨이퍼 두께 방향으로만 확대한 확대상을 이용함으로써, 웨이퍼 표면과 모따기면의 경계부의 형상을 정밀도 좋게 평가할 수 있다.
<확대상의 작성>
상기 단면상을 웨이퍼 두께 방향으로만 확대한 확대상의 작성은, 화상을 확대할 수 있는 공지의 화상 처리 소프트를 사용하여 행할 수 있다. 웨이퍼 두께 방향에서의 확대 배율은, 1배 초과이고, 예를 들면 2배 이상 또는 3배 이상으로 할 수 있다. 웨이퍼 표면과 모따기면의 형상을 보다 정밀도 좋게 평가하는 관점에서는, 웨이퍼 두께 방향에서의 확대 배율은 4배 이상으로 하는 것이 바람직하고, 5배 이상으로 하는 것이 보다 바람직하고, 6배 이상으로 하는 것이 더욱 바람직하고, 7배 이상으로 하는 것이 한층 바람직하고, 8배 이상으로 하는 것이 한층 더 바람직하다. 또한, 웨이퍼 두께 방향에서의 확대 배율은, 예를 들면 30배 이하, 25배 이하 또는 20배 이하로 할 수 있고, 19배 이하, 18배 이하, 17배 이하 또는 16배 이하로 할 수도 있다. 웨이퍼 표면과 모따기면의 경계부의 형상을 보다 정밀도 좋게 평가하는 관점에서는, 15배 이하로 하는 것이 바람직하고, 14배 이하로 하는 것이보다 바람직하고, 13배 이하로 하는 것이 더욱 바람직하고, 12배 이하로 하는 것이 한층 바람직하다.
웨이퍼 표면과 모따기면의 경계부의 형상을 한층 더 정밀도 좋게 평가하는 관점에서는, 단면상을 웨이퍼 두께 방향으로만 확대하기 전 또는 확대한 후에, 얻어진 화상을 2치화 처리하는 것이 바람직하고, 단면상을 웨이퍼 두께 방향으로만 확대한 후에, 얻어진 화상을 2치화 처리하는 것이 보다 바람직하다. 2치화 처리함으로써, 단면 형상의 윤곽을 보다 선명하게 표시시킬 수 있기 때문에, 웨이퍼 표면과 모따기면의 경계부의 형상을 한층 더 정밀도 좋게 평가하는 것이 가능해진다. 2치화 처리는, 공지와 같이, 농담이 있는 화상을 백색과 흑색의 2계조로 변환하는 처리이고, 어느 문턱값을 정하여 행해진다. 상기 평가 방법에 있어서 2치화 처리된 단면상을 평가에 이용하는 경우, 2치화 처리에 있어서의 문턱값은, 단면 형상의 윤곽이 선명히 표시되도록 적절히 설정하면 좋다.
<경계부의 형상의 평가>
상기 평가 방법에서는, 이상과 같이 웨이퍼 두께 방향으로만 확대한 확대상에 있어서, 웨이퍼 표면과, 이 표면과 인접하는 모따기면의 경계부의 형상을 평가한다. 이 형상의 평가는, 예를 들면, 복수의 상이한 반도체 웨이퍼에 대해서 얻어진 확대상을 육안으로 대비하여, 상대 효과로서 행할 수 있다. 예를 들면, 작성된 확대상에 있어서 경계부의 형상이, 보다 완만한지, 또는 보다 급준한지를 육안에 의해 상대적으로 평가하여, 평가 대상의 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상을 평가할 수 있다. 또한, 예를 들면, 소망하는 경계부 형상을 갖는 표준 샘플의 확대상과 평가 대상의 반도체 웨이퍼에 대해서 작성된 확대상을 육안으로 대비하여, 평가 대상의 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상을 평가할 수도 있다. 이상의 평가에 있어서, 대비하는 복수의 확대상은, 웨이퍼 두께 방향으로만 동일한 배율로 확대된 확대상인 것이, 평가의 정밀도의 관점에서 바람직하다. 즉, 평가 대상의 반도체 웨이퍼의 경계부의 평가는, 평가 대상 웨이퍼에 대해서 작성된 확대상과, 1개 이상의 비교 대상 확대상과 대비함으로써 행하는 것이 바람직하다. 이 비교 대상 확대상은, 비교 대상의 반도체 웨이퍼의 웨이퍼 외주연부의 모따기면과 이 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하는 단면상을 취득하고, 이 취득된 단면상을, 웨이퍼 두께 방향으로만, 평가 대상의 반도체 웨이퍼의 확대상과 동일한 확대 배율로 확대하여 작성된 확대상인 것이 바람직하다.
또한, 웨이퍼 두께 방향으로만 확대한 확대상에 있어서, 웨이퍼 단면 형상의 윤곽에서는, 통상, 웨이퍼 표면과 모따기면의 경계부의 형상은 곡선 형상이 된다. 그래서, 이 곡선의 곡률원에 기초하여, 경계부의 형상을 평가할 수도 있다. 상세하게는, 웨이퍼 두께 방향으로만 확대한 확대상의 웨이퍼 단면 형상의 윤곽 상에서, 웨이퍼 표면과 모따기면의 경계부의 곡선의 형상으로, 이 곡선의 형상에 근사하는 원호 형상을 갖는 원을 피팅시키거나, 또는 웨이퍼 표면과 모따기면의 경계부의 곡선의 형상으로, 이 곡선의 형상과 일치하는 원호 형상을 갖는 원을 피팅시킨다. 이 원의 피팅은, 반드시 피팅식을 이용한 정확한 원 피팅이 아니라도 좋다. 예를 들면, 웨이퍼 두께 방향으로만 확대한 확대상에 있어서, 수동으로의 원의 묘화가 가능한 공지의 소프트를 이용하여, 웨이퍼 단면 형상의 윤곽 상의 경계부의 곡선의 형상과 일치 또는 근사하는 형상의 원호를 갖는 원을 설정할 수 있다. 또는, 화상 처리 소프트를 이용하여 공지의 피팅식을 이용하여 원의 피팅을 행해도 좋다. 이렇게 하여 얻어진 원(곡률원)의 사이즈, 예를 들면 직경 또는 반경이 클수록, 웨이퍼 표면과 모따기면의 경계부의 형상은 완만하다고 판단할 수 있고, 상기 원의 사이즈가 작을수록 웨이퍼 표면과 모따기면의 경계부의 형상은 급준하다고 판단할 수 있다. 이와 같이 원의 사이즈를 이용하여 경계부의 형상을 평가하는 것은, 수치에 기초하여 객관적으로 평가를 행할 수 있기 때문에, 평가의 신뢰성의 관점에서 바람직하다.
이상과 같이, 본 발명의 일 실시 형태에 따른 평가 방법에 의하면, 반도체 웨이퍼의 웨이퍼 표면(앞면 또는 이면)과, 이 표면과 인접하는 모따기면의 경계부의 형상을, 복잡한 공정을 거치는 일 없이 간편하게 평가할 수 있다. 또한, 본 발명의 일 실시 형태에 따른 평가 방법에 의하면, 평가 대상의 반도체 웨이퍼의 단면 형상의 윤곽에 있어서, 웨이퍼 표면에 대하여 경계부의 형상의 차이를 강조할 수 있기 때문에, 경계부의 완만함/급준함을 정밀도 좋게 평가하는 것이 가능해진다.
<반도체 웨이퍼의 제조 방법>
본 발명의 일 실시 형태에 따른 반도체 웨이퍼의 제조 방법(제1 제조 방법)은,
복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
상기 추출된 반도체 웨이퍼를 상기 평가 방법에 의해 평가하는 것 및,
상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것
을 포함하는 반도체 웨이퍼의 제조 방법
이다.
본 발명의 다른 일 실시 형태에 따른 반도체 웨이퍼의 제조 방법(제2 제조 방법)은,
테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
상기 제조된 평가용 반도체 웨이퍼를 상기 평가 방법에 의해 평가하는 것,
상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것,
상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것
을 포함하는 반도체 웨이퍼의 제조 방법
이다.
제1 제조 방법에서는, 소위 발취 검사를 행한 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부친다. 한편, 제2 제조 방법에서는, 테스트 제조 조건하에서 제조된 반도체 웨이퍼를 평가하고, 이 평가 결과에 기초하여 실제조 조건을 결정한다. 제1 제조 방법 및 제2 제조 방법의 어느 것에 있어서도, 반도체 웨이퍼의 평가는, 먼저 설명한 본 발명의 일 실시 형태에 따른 평가 방법에 의해 행해진다. 따라서, 반도체 웨이퍼의 평가를 간편하게 행할 수 있고, 나아가서는 정밀도 좋게 행할 수도 있다.
(제1 제조 방법)
제1 제조 방법에 있어서의 반도체 웨이퍼 로트의 제조는, 일반적인 반도체 웨이퍼의 제조 방법과 동일하게 행할 수 있다. 예를 들면, 실리콘 웨이퍼의 일 실시 형태인 폴리시드 웨이퍼는, 초크랄스키법(CZ법) 등에 의해 육성된 실리콘 단결정 잉곳으로부터의 실리콘 웨이퍼의 절단(슬라이싱), 모따기 가공, 조연마(예를 들면 랩핑), 에칭, 경면 연마(마무리 연마), 상기 가공 공정 간 또는 가공 공정 후에 행해지는 세정을 포함하는 제조 공정에 의해 제조할 수 있다. 또한, 어닐링 웨이퍼는, 상기와 같이 제조된 폴리시드 웨이퍼에 어닐링 처리를 실시하여 제조할 수 있다. 에피택셜 웨이퍼는, 상기와 같이 제조된 폴리시드 웨이퍼의 표면에 에피택셜층을 기상 성장(에피택셜 성장)시킴으로써 제조할 수 있다. 반도체 웨이퍼 로트에 포함되는 반도체 웨이퍼의 총수는 특별히 한정되는 것은 아니다. 제조된 반도체 웨이퍼 로트로부터 빼내어, 소위 발취 검사에 부치는 반도체 웨이퍼의 수는 적어도 1개이고, 2개 이상이라도 좋고, 그 수는 특별히 한정되는 것은 아니다.
반도체 웨이퍼 로트로부터 추출된 반도체 웨이퍼는, 본 발명의 일 실시 형태에 따른 평가 방법에 의해, 웨이퍼 표면과, 이 표면과 인접하는 모따기면의 경계부의 형상이 평가된다. 평가 방법의 상세는, 앞서 기재한 바와 같다. 그리고 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부친다. 양품이라고 판정하기 위한 기준은, 제품 반도체 웨이퍼에 요구되는 품질에 따라서 결정하면 좋다. 예를 들면 일 실시 형태에서는, 앞서 기재한 바와 같이 웨이퍼 표면과 모따기면의 경계부의 형상으로 원을 피팅시켜 작성한 원의 사이즈가, 어느 값 이상(즉 문턱값 이상)인 것을, 양품이라고 판정하기 위한 기준으로 할 수 있다. 또는, 소망하는 경계부 형상을 갖는 표준 샘플의 확대상과, 반도체 웨이퍼 로트로부터 빼낸 평가 대상의 반도체 웨이퍼에 대해서 작성된 확대상을 육안으로 대비하여, 표준 샘플의 경계부의 형상과 평가 대상의 반도체 웨이퍼의 경계부의 형상이 근사하고 있는 것을 육안으로 판단하여, 양품이라고 판정할 수도 있다. 이어서, 양품이라고 판정된 반도체 웨이퍼와 동일한 로트의 1개 이상의 반도체 웨이퍼가, 제품 반도체 웨이퍼로서 출하되기 위한 준비에 부쳐진다. 이 준비로서는, 예를 들면 곤포 등을 들 수 있다. 이렇게 하여 제1 제조 방법에 의하면, 웨이퍼 표면과 모따기면의 경계부의 형상이 제품 반도체 웨이퍼에 요망되는 형상인 반도체 웨이퍼를, 안정적으로 양산하는 것이 가능해진다.
(제2 제조 방법)
제2 제조 방법에 대해서, 테스트 제조 조건 및 실제조 조건으로서는, 반도체 웨이퍼의 제조를 위한 각종 공정에 있어서의 각종 조건을 들 수 있다. 반도체 웨이퍼의 제조를 위한 각종 공정에 대해서는, 우선 제1 제조 방법에 대해서 기재한 바와 같다. 또한, 「실제조 조건」이란, 제품 반도체 웨이퍼의 제조 조건을 의미하는 것으로 한다.
제2 제조 방법에서는, 실제조 조건을 결정하기 위한 전단계로서, 테스트 제조 조건을 설정하고, 이 테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조한다. 제조된 반도체 웨이퍼는, 본 발명의 일 실시 형태에 따른 평가 방법에 의해, 웨이퍼 표면과, 이 표면과 인접하는 모따기면의 경계부의 형상이 평가된다. 평가 방법의 상세는, 앞서 기재한 바와 같다. 평가용 반도체 웨이퍼는, 적어도 1개이고, 2개 이상이라도 좋고, 그 수는 특별히 한정되는 것은 아니다. 평가의 결과, 평가용 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상이, 제품 반도체 웨이퍼에 요망되는 형상이면, 이 테스트 제조 조건을 실제조 조건으로 하여 제품 반도체 웨이퍼를 제조하여 출하함으로써, 웨이퍼 표면과 모따기면의 형상이 소망하는 형상인 제품 반도체 웨이퍼를, 안정적으로 양산할 수 있다. 다른 한편, 평가의 결과, 평가용 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상이, 제품 반도체 웨이퍼에 요망되는 형상과는 상이한 경우에는, 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정한다. 변경을 더하는 제조 조건은, 웨이퍼 표면과 모따기면의 경계부의 형상에 영향을 미친다고 생각되는 제조 조건인 것이 바람직하다. 그러한 제조 조건의 일 예로서는, 반도체 웨이퍼의 표면(앞면 및/또는 이면)의 연마 조건을 들 수 있다. 이러한 연마 조건의 구체예로서는, 조연마 조건 및 경면 연마 조건을 들 수 있고, 보다 상세하게는, 연마액의 종류, 연마액의 지립 농도, 연마 패드의 종류(예를 들면 경도 등) 등을 들 수 있다. 또한, 제조 조건의 일 예로서는, 모따기 가공 조건을 들 수도 있고, 상세하게는, 모따기 가공에 있어서의 연삭, 연마 등의 기계 가공 조건을 들 수 있고, 보다 상세하게는, 모따기 가공에 이용하는 연마 테이프의 종류 등을 들 수 있다. 이렇게 하여 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하고, 이 실제조 조건하에서 제품 반도체 웨이퍼를 제조하여 출하함으로써, 웨이퍼 표면과 모따기면의 형상이 소망하는 형상인 제품 반도체 웨이퍼를, 안정적으로 양산할 수 있다. 또한 테스트 제조 조건에 변경을 더한 제조 조건하에서 다시 평가용 반도체 웨이퍼를 제조하고, 이 평가용 반도체 웨이퍼를 본 발명의 일 실시 형태에 따른 평가 방법에 의해 평가하여, 이 제조 조건을 실제조 조건으로 할지 추가로 변경을 더할지를 판정하는 것을, 1회 또는 2회 이상 반복해도 좋다.
이상의 제2 제조 방법에 있어서, 평가용 반도체 웨이퍼의 웨이퍼 표면과 모따기면의 경계부의 형상이 제품 반도체 웨이퍼에 요망되는 형상인지 아닌지의 판정 방법에 대해서는, 앞서 제1 제조 방법의 양품의 판정에 관한 기재를 참조할 수 있다.
제1 제조 방법 및 제2 제조 방법의 그 외의 상세에 대해서는, 반도체 웨이퍼의 제조 방법에 관한 공지 기술을 적용할 수 있다.
실시예
이하에, 본 발명을 실시예에 기초하여 추가로 설명한다. 단, 본 발명은 실시예에 나타내는 실시 형태에 한정되는 것은 아니다.
1. 평가용 반도체 웨이퍼의 준비
웨이퍼 표면의 연마 조건 및 모따기 가공 조건이 상이한 2종류의 반도체 웨이퍼(직경 300㎜의 표면이 (100)면인 폴리시드 웨이퍼)를 준비했다. 이하에 있어서, 한쪽의 반도체 웨이퍼를 「샘플 1」, 다른 한쪽의 반도체 웨이퍼를 「샘플 2」라고 기재한다.
2. 단면 관찰용 시료의 제작
샘플 1 및 샘플 2를, 각각 (110)면에서 벽개하여 단면 관찰용 시료를 제작했다.
3. 단면상의 취득
상기 2.에서 제작한 단면 관찰용 시료를, 미분 간섭 현미경을 이용하여, 밝기나 콘트라스트를 조정하여, 웨이퍼의 표면(앞면)과 인접하는 모따기면의 경계부를 포함하는 단면상(촬상 배율: 500배)을 취득했다. 취득한 단면상을 도 1에 나타낸다.
4. 확대상의 작성
상기 3.에서 취득한 단면상을 화상 처리 소프트(Adobe사 제조 소프트명 Photoshop CS5)에 취입하여, 웨이퍼 두께 방향으로만 2∼30배로 확대한 후, 2치화 처리를 행했다. 2치화 처리 후의 확대상을, 도 3∼도 10에 나타낸다. 도 2에, 상기 3.에서 취득한 단면상을, 확대하지 않고 상기와 동일하게 2치화 처리만 행한 2치화 처리 완료상을 나타낸다.
5. 원 피팅
상기 4.에서 작성한 각 상을 소프트(마이크로소프트사 제조 파워포인트)에 취입하고, 동(同)소프트의 도형 묘화 툴을 이용하여, 단면 형상의 윤곽 상, 웨이퍼 표면과 모따기면의 경계부의 곡선의 형상과 원호의 형상이 거의 일치하는 원을 묘화했다. 곡선의 형상과 원호의 형상이 거의 일치하는 것은, 육안으로 판단했다. 도 2∼도 10에는, 이렇게 하여 묘화된 원 또는 원의 일부도 나타냈다. 각 도면의 원 안에 기재되어 있는 숫자는, 원의 직경이다.
또한, 도 2∼도 10 중, 가장 왼쪽에 기재되어 있는 배율은, 웨이퍼 두께 방향으로만 확대한 확대 배율이다. 예를 들면 도 3에는, 웨이퍼 두께 방향으로만 2배의 확대 배율로 확대한 확대상이 나타나 있기 때문에, 도 3의 가장 왼쪽에는, 「×2」라고 표기되어 있다. 도 2에는 상기 3.에서 취득한 단면상(확대 없음)의 2치화 처리 완료상이 나타나 있기 때문에, 도 1의 가장 왼쪽에는, 「×1」이라고 표기되어 있다.
한편, 도 2∼도 10 중, 가장 오른쪽에 기재되어 있는 수치는, 샘플 2에 대해서 묘화된 원의 직경의, 샘플 1에 대해서 묘화된 원의 직경에 대한 비(샘플 2에 대해서 묘화된 원의 직경/샘플 1에 대해서 묘화된 원의 직경)이다.
도 2에 나타난 샘플 1의 단면상과 샘플 2의 단면상을 대비해도, 웨이퍼 표면과 모따기면의 경계부의 형상의 차이는 육안으로는 확인 곤란하다. 또한, 도 2의 가장 오른쪽에 기재되어 있는 비의 값이 1을 근소하게 초과하는 정도인 점에서 알 수 있는 바와 같이, 샘플 1에 대해서 묘화된 원의 직경과 샘플 2에 대해서 묘화된 원의 직경의 차이도 근소하다.
이에 대하여, 도 2에 나타나 있는 확대 없음의 2치화 처리상과, 도 3∼도 10에 나타나 있는 확대상의 대비로부터, 단면상을 웨이퍼 두께 방향으로만 확대함으로써, 샘플 1과 샘플 2의 웨이퍼 표면과 모따기면의 경계부의 형상의 차이를 웨이퍼 표면에 대하여 강조할 수 있어, 경계부의 형상의 차이를 육안으로 확인하는 것이 용이해지는 것을 알 수 있다.
또한, 도 2의 가장 오른쪽에 기재되어 있는 비의 값과, 도 3∼도 10의 가장 오른쪽에 기재되어 있는 비의 값의 대비로부터, 단면상을 웨이퍼 두께 방향으로만 확대함으로써, 웨이퍼 표면과 모따기면의 경계부의 곡선 형상으로 피팅시킨 원의 사이즈(직경)의 차이가 커져, 경계부의 형상의 차이가 근소하더라도, 그 차이를 원의 사이즈를 지표로 하여 판정하는 것이 용이해지는 것을 확인할 수 있다.
확대 배율에 대해서는, 도 2∼도 10의 대비로부터, 웨이퍼 두께 방향에 있어서의 확대 배율을 4배 이상으로 하면, 웨이퍼(1)와 웨이퍼(2)의 웨이퍼 표면과 모따기면의 경계부의 형상의 차이를 육안으로 용이하게 확인할 수 있는 것을 알 수 있다.
한편, 도 11은, 도 2∼도 10의 가장 오른쪽에 기재되어 있는 비의 값과 웨이퍼 두께 방향에 있어서의 확대 배율의 관계를 나타내는 그래프이다. 도 11의 그래프로부터, 확대 배율이 4배 이상이 되면 비의 값이 단조롭게 증가하는 것을 확인할 수 있다. 또한, 도 11의 그래프로부터, 확대 배율이 15배를 초과하면 비의 값의 증가의 정도가 작아지는 것을 확인할 수 있다. 또한, 웨이퍼 두께 방향에 있어서의 확대 배율이 20배(도 9) 또는 30배(도 10)인 확대상에서는, 다른 확대상과 비교하여, 웨이퍼 표면측의 요철이 크다(화상의 웨이퍼 표면측이 다른 확대상과 비교하여 희미함). 이들의 점에서, 웨이퍼 두께 방향의 형상의 정보를 보다 정확하게 얻는 관점에서는, 웨이퍼 두께 방향에 있어서의 확대 배율은, 15배 이하가 바람직하다고 생각된다.
이상의 결과로부터, 웨이퍼 두께 방향에 있어서의 확대 배율은, 4배 이상 15배 이하인 것이 적합하다고 판단할 수 있다.
이상과 같이, 평가 대상의 반도체 웨이퍼의 단면상을 웨이퍼 두께 방향으로만 확대한 확대상을 이용함으로써, 웨이퍼 표면과 모따기면의 경계부의 형상을 간편하게 평가할 수 있고, 또한 근소한 차이도 정밀도 좋게 평가할 수 있는 것이 확인되었다.
이러한 평가의 결과는, 앞서 기재한 바와 같이 로트로부터의 발취 검사에 이용할 수 있고, 반도체 웨이퍼의 실제조 조건의 결정을 위해 이용할 수도 있다.
(산업상의 이용 가능성)
본 발명은, 실리콘 웨이퍼 등의 각종 반도체 웨이퍼의 제조 분야에 있어서 유용하다.

Claims (10)

  1. 반도체 웨이퍼의 평가 방법으로서,
    평가 대상의 반도체 웨이퍼의 단면상을 취득하는 것,
    상기 단면상은, 웨이퍼 외주연부의 모따기면과 당해 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하고,
    상기 취득된 단면상을 웨이퍼 두께 방향으로만 확대한 확대상을 작성하는 것,
    상기 작성된 확대상에 있어서, 상기 경계부의 형상을 평가하는 것
    을 포함하는 반도체 웨이퍼의 평가 방법.
  2. 제1항에 있어서,
    상기 단면상은, 평가 대상의 반도체 웨이퍼를 벽개(劈開)하여 노출시킨 벽개면에 있어서 촬상된 단면상인, 반도체 웨이퍼의 평가 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 확대상은, 상기 취득된 단면상을 웨이퍼 두께 방향으로만 4배 이상의 확대 배율로 확대시켜 작성된 확대상인, 반도체 웨이퍼의 평가 방법.
  4. 제3항에 있어서,
    상기 확대 배율은, 4배 이상 15배 이하인, 반도체 웨이퍼의 평가 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 평가에 이용하는 확대상은, 상기 확대 후에 2치화 처리가 행해진 상인, 반도체 웨이퍼의 평가 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 평가를, 상기 확대상에 있어서 상기 경계부의 형상으로 원을 피팅시켜 작성한 원의 사이즈를 지표로 하여 행하는, 반도체 웨이퍼의 평가 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    평가 대상의 반도체 웨이퍼의 상기 경계부의 평가를, 상기 작성된 확대상과 비교 대상 확대상과 대비함으로써 행하고,
    상기 비교 대상 확대상은, 비교 대상의 반도체 웨이퍼의 웨이퍼 외주연부의 모따기면과 당해 모따기면과 인접하는 웨이퍼 표면의 경계부를 포함하는 단면상을 취득하고, 당해 취득된 단면상을, 웨이퍼 두께 방향으로만, 상기 평가 대상의 반도체 웨이퍼의 확대상과 동일한 확대 배율로 확대하여 작성된 확대상인, 반도체 웨이퍼의 평가 방법.
  8. 복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
    상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
    상기 추출된 반도체 웨이퍼를 제1항 내지 제7항 중 어느 한 항에 기재된 평가 방법에 의해 평가하는 것 및,
    상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것
    을 포함하는 반도체 웨이퍼의 제조 방법.
  9. 테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
    상기 제조된 평가용 반도체 웨이퍼를 제1항 내지 제7항 중 어느 한 항에 기재된 평가 방법에 의해 평가하는 것,
    상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것,
    상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것
    을 포함하는 반도체 웨이퍼의 제조 방법.
  10. 제9항에 있어서,
    상기 변경이 더해지는 제조 조건은, 반도체 웨이퍼 표면의 연마 처리 조건 및 모따기 가공 조건 중 적어도 한쪽인, 반도체 웨이퍼의 제조 방법.
KR1020207009961A 2017-10-11 2018-08-17 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 KR102350245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-197421 2017-10-11
JP2017197421A JP6841202B2 (ja) 2017-10-11 2017-10-11 半導体ウェーハの評価方法および半導体ウェーハの製造方法
PCT/JP2018/030457 WO2019073687A1 (ja) 2017-10-11 2018-08-17 半導体ウェーハの評価方法および半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20200051734A true KR20200051734A (ko) 2020-05-13
KR102350245B1 KR102350245B1 (ko) 2022-01-11

Family

ID=66101439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207009961A KR102350245B1 (ko) 2017-10-11 2018-08-17 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법

Country Status (6)

Country Link
JP (1) JP6841202B2 (ko)
KR (1) KR102350245B1 (ko)
CN (1) CN111201592B (ko)
DE (1) DE112018004524T5 (ko)
TW (1) TWI705416B (ko)
WO (1) WO2019073687A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113325294A (zh) * 2021-02-24 2021-08-31 上海先进半导体制造有限公司 芯片检测设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093488A1 (ja) * 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
JP2009156686A (ja) * 2007-12-26 2009-07-16 Kobelco Kaken:Kk 形状測定装置，形状測定方法
JP2009168634A (ja) * 2008-01-16 2009-07-30 Kobelco Kaken:Kk 形状測定方法，形状測定装置
KR20150033640A (ko) * 2012-07-09 2015-04-01 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 평가 방법 및 제조 방법
KR20150074370A (ko) * 2013-12-24 2015-07-02 주식회사 엘지실트론 웨이퍼의 형상 분석 방법 및 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927560B1 (ko) * 2002-01-29 2009-11-23 가부시키가이샤 니콘 이미지 형성 상태 조정 시스템, 노광 방법 및 노광 장치, 그리고 프로그램 및 정보 기록 매체
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US9052190B2 (en) * 2013-03-12 2015-06-09 Kla-Tencor Corporation Bright-field differential interference contrast system with scanning beams of round and elliptical cross-sections
US10526728B2 (en) * 2014-06-02 2020-01-07 Sumco Corporation Silicon wafer and method for manufacturing same
JP2016165768A (ja) * 2015-03-09 2016-09-15 信越半導体株式会社 ウェーハの面取り加工装置及びウェーハの面取り加工方法
JP6507967B2 (ja) * 2015-09-24 2019-05-08 株式会社Sumco エピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093488A1 (ja) * 2007-01-31 2008-08-07 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの面取り装置およびシリコンウエーハの製造方法ならびにエッチドシリコンウエーハ
JP2009156686A (ja) * 2007-12-26 2009-07-16 Kobelco Kaken:Kk 形状測定装置，形状測定方法
JP2009168634A (ja) * 2008-01-16 2009-07-30 Kobelco Kaken:Kk 形状測定方法，形状測定装置
KR20150033640A (ko) * 2012-07-09 2015-04-01 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 평가 방법 및 제조 방법
KR20150074370A (ko) * 2013-12-24 2015-07-02 주식회사 엘지실트론 웨이퍼의 형상 분석 방법 및 장치
JP2017503164A (ja) 2013-12-24 2017-01-26 エルジー・シルトロン・インコーポレーテッド ウェハー形状分析方法および装置

Also Published As

Publication number Publication date
DE112018004524T5 (de) 2020-06-25
WO2019073687A1 (ja) 2019-04-18
JP2019071375A (ja) 2019-05-09
JP6841202B2 (ja) 2021-03-10
KR102350245B1 (ko) 2022-01-11
CN111201592A (zh) 2020-05-26
TWI705416B (zh) 2020-09-21
CN111201592B (zh) 2024-02-20
TW201923708A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
CN113227706B (zh) 半导体晶片的评价方法及半导体晶片的制造方法
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
KR102350245B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
KR102518971B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
KR102436876B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
CN115335975A (zh) 硅晶圆的dic缺陷的形状测量方法及研磨方法
JP7298557B2 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
JP3787547B2 (ja) 結晶欠陥の自動検査方法及び自動検査装置
CN117280083A (zh) 硅单晶锭的评价方法、硅外延晶片的评价方法、硅外延晶片的制造方法及硅镜面晶片的评价方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant