JP6841202B2 - 半導体ウェーハの評価方法および半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの評価方法および半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP6841202B2 JP6841202B2 JP2017197421A JP2017197421A JP6841202B2 JP 6841202 B2 JP6841202 B2 JP 6841202B2 JP 2017197421 A JP2017197421 A JP 2017197421A JP 2017197421 A JP2017197421 A JP 2017197421A JP 6841202 B2 JP6841202 B2 JP 6841202B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- image
- cross
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 169
- 238000004519 manufacturing process Methods 0.000 title claims description 99
- 238000011156 evaluation Methods 0.000 title claims description 73
- 235000012431 wafers Nutrition 0.000 claims description 312
- 238000000034 method Methods 0.000 claims description 34
- 238000012360 testing method Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000002950 deficient Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 5
- 238000003776 cleavage reaction Methods 0.000 claims description 4
- 230000007017 scission Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/40—Analysis of texture
- G06T7/41—Analysis of texture based on statistical description of texture
- G06T7/44—Analysis of texture based on statistical description of texture using image operators, e.g. filters, edge density metrics or local histograms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
半導体ウェーハの評価方法であって、
評価対象の半導体ウェーハの断面像を取得すること、
上記断面像は、ウェーハ外周縁部の面取り面と、この面取り面と隣接するウェーハ表面との境界部を含み、
上記取得された断面像をウェーハ厚み方向のみに拡大した拡大像を作成すること、
上記作成された拡大像において、上記境界部の形状を評価すること、
を含む半導体ウェーハの評価方法(以下、「評価方法」とも記載する。)、
に関する。
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法(以下、「第一の製造方法」とも記載する。)、
に関する。
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法(以下、「第二の製造方法」とも記載する。)、
に関する。
本発明の一態様は、半導体ウェーハの評価方法であって、評価対象の半導体ウェーハの断面像を取得すること、上記断面像は、ウェーハ外周縁部の面取り面と、この面取り面と隣接するウェーハ表面との境界部を含み、上記取得された断面像をウェーハ厚み方向のみに拡大した拡大像を作成すること、上記作成された拡大像において、上記境界部の形状を評価すること、を含む半導体ウェーハの評価方法に関する。
以下、上記評価方法について、更に詳細に説明する。
上記評価方法の評価対象の半導体ウェーハは、ウェーハの外周縁部に面取り加工が施されて面取り面が形成された半導体ウェーハであればよい。評価対象の半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出された後に面取り加工等の各種加工を経たシリコン単結晶ウェーハであることができる。かかるシリコン単結晶ウェーハの具体例としては、例えば、研磨が施されて表面に研磨面を有するポリッシュドウェーハを挙げることができる。また、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。
上記評価方法では、評価対象の半導体ウェーハの断面像を取得する。この断面像は、面取り面と、この面取り面と隣接するウェーハ表面(おもて面または裏面)との境界部を含むように取得すればよい。面取り加工された半導体ウェーハの外周縁部には、通常、ウェーハのおもて面と隣接する面取り面と、ウェーハの裏面と隣接する面取り面が存在する。断面像には、ウェーハのおもて面と面取り面との境界部、ウェーハの裏面と面取り面との境界部の一方または両方が含まれ得る。
上記断面像をウェーハ厚み方向のみに拡大した拡大像の作成は、画像を拡大することができる公知の画像処理ソフトを使用して行うことができる。ウェーハ厚み方向での拡大倍率は、1倍超であり、例えば2倍以上または3倍以上とすることができる。ウェーハ表面と面取り面との形状をより精度よく評価する観点からは、ウェーハ厚み方向での拡大倍率は4倍以上とすることが好ましく、5倍以上とすることがより好ましく、6倍以上とすることが更に好ましく、7倍以上とすることが一層好ましく、8倍以上とすることがより一層好ましい。また、ウェーハ厚み方向での拡大倍率は、例えば30倍以下、25倍以下または20倍以下とすることができ、19倍以下、18倍以下、17倍以下または16倍以下とすることもできる。ウェーハ表面と面取り面との境界部の形状をより精度よく評価する観点からは、15倍以下とすることが好ましく、14倍以下とすることがより好ましく、13倍以下とすることが更に好ましく、12倍以下とすることが一層好ましい。
上記評価方法では、以上のようにウェーハ厚み方向のみに拡大した拡大像において、ウェーハ表面と、この表面と隣接する面取り面との境界部の形状を評価する。この形状の評価は、例えば、複数の異なる半導体ウェーハについて得られた拡大像を目視で対比して、相対評価として行うことができる。例えば、作成された拡大像において境界部の形状が、よりなだらかであるか、またはより急峻であるかを目視により相対的に評価して、評価対象の半導体ウェーハのウェーハ表面と面取り面との境界部の形状を評価することができる。また、例えば、所望の境界部形状を有する標準サンプルの拡大像と評価対象の半導体ウェーハについて作成された拡大像とを目視で対比して、評価対象の半導体ウェーハのウェーハ表面と面取り面との境界部の形状を評価することもできる。以上の評価において、対比する複数の拡大像は、ウェーハ厚み方向のみに同じ倍率で拡大された拡大像であることが、評価の精度の観点から好ましい。即ち、評価対象の半導体ウェーハの境界部の評価は、評価対象ウェーハについて作成された拡大像と、1つ以上の比較対象拡大像と対比することにより行うことが好ましい。この比較対象拡大像は、比較対象の半導体ウェーハのウェーハ外周縁部の面取り面とこの面取り面と隣接するウェーハ表面との境界部を含む断面像を取得し、この取得された断面像を、ウェーハ厚み方向のみに、評価対象の半導体ウェーハの拡大像と同じ拡大倍率で拡大して作成された拡大像であることが好ましい。
本発明の一態様にかかる半導体ウェーハの製造方法(第一の製造方法)は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
である。
第一の製造方法における半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、シリコンウェーハの一態様であるポリッシュドウェーハは、チョクラルスキー法(CZ法)等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断(スライシング)、面取り加工、粗研磨(例えばラッピング)、エッチング、鏡面研磨(仕上げ研磨)、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長(エピタキシャル成長)させることにより製造することができる。半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも1つであり、2つ以上であってもよく、その数は特に限定されるものではない。
第二の製造方法について、テスト製造条件および実製造条件としては、半導体ウェーハの製造のための各種工程における各種条件を挙げることができる。半導体ウェーハの製造のための各種工程については、先に第一の製造方法について記載した通りである。なお、「実製造条件」とは、製品半導体ウェーハの製造条件を意味するものとする。
以上の第二の製造方法において、評価用半導体ウェーハのウェーハ表面と面取り面との境界部の形状が製品半導体ウェーハに望まれる形状であるか否かの判定方法については、先に第一の製造方法の良品の判定に関する記載を参照できる。
ウェーハ表面の研磨条件および面取り加工条件が異なる二種類の半導体ウェーハ(直径300mmの表面が(100)面のポリッシュドウェーハ)を準備した。以下において、一方の半導体ウェーハを「サンプル1」、他方の半導体ウェーハを「サンプル2」と記載する。
サンプル1およびサンプル2を、それぞれ(110)面でへき開して断面観察用試料を作製した。
上記2.で作製した断面観察用試料を、微分干渉顕微鏡を用いて、明るさやコントラストを調整して、ウェーハの表面(おもて面)と隣接する面取り面との境界部を含む断面像(撮像倍率:500倍)を取得した。取得した断面像を図1に示す。
上記3.で取得した断面像を画像処理ソフト(Adobe社製ソフト名Photoshop CS5)に取り込み、ウェーハ厚み方向のみに2〜30倍に拡大した後、二値化処理を行った。二値化処理後の拡大像を、図3〜図10に示す。図2に、上記3.で取得した断面像を、拡大せずに上記と同じく二値化処理のみ行った二値化処理済像を示す。
上記4.で作成した各像をソフト(マイクロソフト社製パワーポイント)に取り込み、同ソフトの図形描画ツールを用いて、断面形状の輪郭上、ウェーハ表面と面取り面との境界部の曲線の形状と円弧の形状がほぼ一致する円を描画した。曲線の形状と円弧の形状がほぼ一致することは、目視で判断した。図2〜図10には、こうして描画された円または円の一部も示した。各図の円の中に記載されている数字は、円の直径である。
また、図2〜図10中、最左に記載されている倍率は、ウェーハ厚み方向のみに拡大した拡大倍率である。例えば図3には、ウェーハ厚み方向のみに2倍の拡大倍率で拡大した拡大像が示されているため、図3の最左には、「×2」と表記されている。図2には上記3.で取得した断面像(拡大なし)の二値化処理済像が示されているため、図1の最左には、「×1」と表記されている。
一方、図2〜図10中、最右に記載されている数値は、サンプル2について描画された円の直径の、サンプル1について描画された円の直径に対する比(サンプル2について描画された円の直径/サンプル1について描画された円の直径)である。
これに対し、図2に示されている拡大なしの二値化処理像と、図3〜図10に示されている拡大像との対比から、断面像をウェーハ厚み方向のみに拡大することにより、サンプル1とサンプル2のウェーハ表面と面取り面との境界部の形状の違いをウェーハ表面に対して強調することができ、境界部の形状の違いを目視で確認することが容易になることがわかる。
更に、図2の最右に記載されている比の値と、図3〜図10の最右に記載されている比の値との対比から、断面像をウェーハ厚み方向のみに拡大することにより、ウェーハ表面と面取り面との境界部の曲線形状にフィッティングさせた円のサイズ(直径)の違いが大きくなり、境界部の形状の違いがわずかであっても、その違いを円のサイズを指標として判定することが容易になることが確認できる。
一方、図11は、図2〜図10の最右に記載されている比の値とウェーハ厚み方向における拡大倍率との関係を示すグラフである。図11のグラフから、拡大倍率が4倍以上になると比の値が単調に増加することが確認できる。また、図11のグラフから、拡大倍率が15倍を超えると比の値の増加の程度が小さくなることが確認できる。また、ウェーハ厚み方向における拡大倍率が20倍(図9)または30倍(図10)の拡大像では、他の拡大像と比べて、ウェーハ表面側の凹凸が大きい(画像のウェーハ表面側が他の拡大像と比べてぼやけている)。これらのことから、ウェーハ厚み方向の形状の情報をより正確に得る観点からは、ウェーハ厚み方向における拡大倍率は、15倍以下が好ましいと考えられる。
以上の結果から、ウェーハ厚み方向における拡大倍率は、4倍以上15倍以下であることが好適であると判断できる。
このような評価の結果は、先に記載したようにロットからの抜き取り検査に用いることができ、半導体ウェーハの実製造条件の決定のために用いることもできる。
Claims (10)
- 半導体ウェーハの評価方法であって、
評価対象の半導体ウェーハの断面像を取得すること、
前記断面像は、ウェーハ外周縁部の面取り面と該面取り面と隣接するウェーハ表面との境界部を含み、
前記取得された断面像をウェーハ厚み方向のみに拡大した拡大像を作成すること、
前記作成された拡大像において、前記境界部の形状を評価すること、
を含む半導体ウェーハの評価方法。 - 前記断面像は、評価対象の半導体ウェーハをへき開して露出させたへき開面において撮像された断面像である、請求項1に記載の半導体ウェーハの評価方法。
- 前記拡大像は、前記取得された断面像をウェーハ厚み方向のみに4倍以上の拡大倍率で拡大させて作成された拡大像である、請求項1または2に記載の半導体ウェーハの評価方法。
- 前記拡大倍率は、4倍以上15倍以下である、請求項3に記載の半導体ウェーハの評価方法。
- 前記評価に用いる拡大像は、前記拡大後に二値化処理が行われた像である、請求項1〜4のいずれか1項に記載の半導体ウェーハの評価方法。
- 前記評価を、前記拡大像において前記境界部の形状に円をフィッティングさせて作成した円のサイズを指標として行う、請求項1〜5のいずれか1項に記載の半導体ウェーハの評価方法。
- 評価対象の半導体ウェーハの前記境界部の評価を、前記作成された拡大像と比較対象拡大像と対比することにより行い、
前記比較対象拡大像は、比較対象の半導体ウェーハのウェーハ外周縁部の面取り面と該面取り面と隣接するウェーハ表面との境界部を含む断面像を取得し、該取得された断面像を、ウェーハ厚み方向のみに、前記評価対象の半導体ウェーハの拡大像と同じ拡大倍率で拡大して作成された拡大像である、請求項1〜6のいずれか1項に記載の半導体ウェーハの評価方法。 - 複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
前記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
前記抽出された半導体ウェーハを請求項1〜7のいずれか1項に記載の評価方法によって評価すること、および
前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法。 - テスト製造条件下で評価用半導体ウェーハを製造すること、
前記製造された評価用半導体ウェーハを請求項1〜7のいずれか1項に記載の評価方法によって評価すること、
前記評価の結果に基づき、前記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または前記テスト製造条件を実製造条件として決定すること、
前記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法。 - 前記変更が加えられる製造条件は、半導体ウェーハ表面の研磨処理条件および面取り加工条件の少なくとも一方である、請求項9に記載の半導体ウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017197421A JP6841202B2 (ja) | 2017-10-11 | 2017-10-11 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
PCT/JP2018/030457 WO2019073687A1 (ja) | 2017-10-11 | 2018-08-17 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
CN201880064409.6A CN111201592B (zh) | 2017-10-11 | 2018-08-17 | 半导体晶片的评价方法和半导体晶片的制造方法 |
DE112018004524.2T DE112018004524T5 (de) | 2017-10-11 | 2018-08-17 | Bewertungsverfahren für Halbleiterwafer sowie Herstellungsverfahren für Halbleiterwafer |
KR1020207009961A KR102350245B1 (ko) | 2017-10-11 | 2018-08-17 | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 |
TW107130085A TWI705416B (zh) | 2017-10-11 | 2018-08-29 | 半導體晶圓的評價方法以及半導體晶圓的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017197421A JP6841202B2 (ja) | 2017-10-11 | 2017-10-11 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019071375A JP2019071375A (ja) | 2019-05-09 |
JP6841202B2 true JP6841202B2 (ja) | 2021-03-10 |
Family
ID=66101439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017197421A Active JP6841202B2 (ja) | 2017-10-11 | 2017-10-11 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP6841202B2 (ja) |
KR (1) | KR102350245B1 (ja) |
CN (1) | CN111201592B (ja) |
DE (1) | DE112018004524T5 (ja) |
TW (1) | TWI705416B (ja) |
WO (1) | WO2019073687A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113325294A (zh) * | 2021-02-24 | 2021-08-31 | 上海先进半导体制造有限公司 | 芯片检测设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100927560B1 (ko) * | 2002-01-29 | 2009-11-23 | 가부시키가이샤 니콘 | 이미지 형성 상태 조정 시스템, 노광 방법 및 노광 장치, 그리고 프로그램 및 정보 기록 매체 |
EP2107598B1 (en) * | 2007-01-31 | 2016-09-07 | Shin-Etsu Handotai Co., Ltd. | Chamfering apparatus for silicon wafer and method for producing silicon wafer |
JP4316643B2 (ja) * | 2007-12-26 | 2009-08-19 | 株式会社コベルコ科研 | 形状測定装置,形状測定方法 |
JP2009168634A (ja) * | 2008-01-16 | 2009-07-30 | Kobelco Kaken:Kk | 形状測定方法,形状測定装置 |
JP5423384B2 (ja) * | 2009-12-24 | 2014-02-19 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
JP5862492B2 (ja) * | 2012-07-09 | 2016-02-16 | 信越半導体株式会社 | 半導体ウェーハの評価方法及び製造方法 |
US9052190B2 (en) * | 2013-03-12 | 2015-06-09 | Kla-Tencor Corporation | Bright-field differential interference contrast system with scanning beams of round and elliptical cross-sections |
KR101540569B1 (ko) * | 2013-12-24 | 2015-07-31 | 주식회사 엘지실트론 | 웨이퍼의 형상 분석 방법 및 장치 |
JP6187689B2 (ja) * | 2014-06-02 | 2017-08-30 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP2016165768A (ja) * | 2015-03-09 | 2016-09-15 | 信越半導体株式会社 | ウェーハの面取り加工装置及びウェーハの面取り加工方法 |
JP6507967B2 (ja) * | 2015-09-24 | 2019-05-08 | 株式会社Sumco | エピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法 |
JP6565624B2 (ja) * | 2015-11-16 | 2019-08-28 | 株式会社Sumco | シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法 |
-
2017
- 2017-10-11 JP JP2017197421A patent/JP6841202B2/ja active Active
-
2018
- 2018-08-17 CN CN201880064409.6A patent/CN111201592B/zh active Active
- 2018-08-17 KR KR1020207009961A patent/KR102350245B1/ko active IP Right Grant
- 2018-08-17 WO PCT/JP2018/030457 patent/WO2019073687A1/ja active Application Filing
- 2018-08-17 DE DE112018004524.2T patent/DE112018004524T5/de active Pending
- 2018-08-29 TW TW107130085A patent/TWI705416B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2019073687A1 (ja) | 2019-04-18 |
CN111201592B (zh) | 2024-02-20 |
JP2019071375A (ja) | 2019-05-09 |
DE112018004524T5 (de) | 2020-06-25 |
TWI705416B (zh) | 2020-09-21 |
TW201923708A (zh) | 2019-06-16 |
KR20200051734A (ko) | 2020-05-13 |
CN111201592A (zh) | 2020-05-26 |
KR102350245B1 (ko) | 2022-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3904825B1 (en) | Semiconductor wafer evaluation method and semiconductor wafer production method | |
US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
JP2020107745A5 (ja) | ||
JP6841202B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
US6753955B2 (en) | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same | |
KR102518971B1 (ko) | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 | |
KR102436876B1 (ko) | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 | |
JP7298557B2 (ja) | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 | |
JP2019054132A (ja) | 半導体ウェーハの評価方法 | |
CN117280083A (zh) | 硅单晶锭的评价方法、硅外延晶片的评价方法、硅外延晶片的制造方法及硅镜面晶片的评价方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6841202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |