KR20200044635A - 반도체 서브 어셈블리 및 반도체 파워 모듈 - Google Patents

반도체 서브 어셈블리 및 반도체 파워 모듈 Download PDF

Info

Publication number
KR20200044635A
KR20200044635A KR1020180170098A KR20180170098A KR20200044635A KR 20200044635 A KR20200044635 A KR 20200044635A KR 1020180170098 A KR1020180170098 A KR 1020180170098A KR 20180170098 A KR20180170098 A KR 20180170098A KR 20200044635 A KR20200044635 A KR 20200044635A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
chip
terminal
electrode pad
Prior art date
Application number
KR1020180170098A
Other languages
English (en)
Other versions
KR102586458B1 (ko
Inventor
미치아키 히요시
박성민
Original Assignee
현대자동차주식회사
기아자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아자동차주식회사 filed Critical 현대자동차주식회사
Publication of KR20200044635A publication Critical patent/KR20200044635A/ko
Application granted granted Critical
Publication of KR102586458B1 publication Critical patent/KR102586458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

칩의 두께가 얇고 열저항을 감소시킬 수가 있는 반도체 서브 어셈블리 및 반도체 파워 모듈을 제공한다.
본 발명의 반도체 서브 어셈블리는, 제 1 전극(3a)이 하면에 형성되고, 제 2 전극(3b)이 상면에 형성됨과 함께, 상면의 일단에 복수 개의 칩 측 신호 전극 패드(2)가 형성된 하나 또는 복수의 반도체 칩(1a)과, 반도체 칩(1a)이 매립되는 매립 기판(12)과, 칩 측 신호 전극 패드(2)의 각각에 접속되는 복수의 확장 신호 전극 패드(11)를 구비하고, 확장 신호 전극 패드(11)는 평면시로 칩 측 신호 전극 패드(2)보다 큰 사이즈로 매립 기판(12)에 형성된다.

Description

반도체 서브 어셈블리 및 반도체 파워 모듈{semiconductor sub-assembly and semiconductor power module}
본 발명은 반도체 서브 어셈블리 및 반도체 파워 모듈과 관련된 것으로, 보다 상세하게는 소형화가 가능하고 열 저항을 감소시킬 수 있는 반도체 서브 어셈블리 및 이것을 인스톨한 반도체 파워 모듈에 관한 것이다.
반도체 파워 모듈의 방열 성능이 향상되고, 또한, 탑재되는 반도체 칩의 소형화가 진행되고 있다. 양면 냉각 패키지의 경우, 예로서, 편면 냉각 패키지의 약 반의 사이즈로 동등의 냉각 성능을 얻을 수 있다. 또한, 파워 반도체의 예로서, SiC(실리콘 카바이트) 파워 디바이스의 경우, 종래의 1/5의 칩 사이즈로 동등의 성능을 얻을 수 있을 전망이다. 한편, 양면 냉각 패키지에서는, 신호 단자와의 접속 구조가 소형화의 저해 요인이 되고 있다. 칩 사이즈가 작아지면, 칩 표면의 신호 전극 패드도 작아지므로, 접속에 사용하는 와이어의 소경화가 합리적이지만, 기계적 강도와 신뢰성에 문제가 있다.
특허 문헌 1에는, 양면 냉각이 가능한 반도체 파워 모듈의 내부 구조가 개시된다. 신호 단자(38)에의 접속에는 본딩 와이어(37)가 사용된다. 와이어 본딩 접속은, 반도체 패키지의 내부에 배선 스페이스를 고려한 절연 공간을 확보할 필요가 있다.
그러나, 와이어 본딩 접속은 조립 공수가 크다. 와이어 본딩 접속에 대신하여, BGA(볼 그리드 어레이)를 이용한 핸더 접속의 예도 있지만, 양면 냉각 패키지의 경우, 패키지와 칩의 위치 맞춤 정밀도가 그만큼 높지 않다. 그 때문에, 와이어 본딩 접속을 대체할 수 있고, 소형화한 신호 전극 패드에 대응할 수 있고, 열저항도 감소시킬 수 있는 반도체 칩의 패키징 구조가 바람직하다.
도 6은 파워 반도체(1)의 패키징의 종래 예이다. 파워 반도체(1)는 구체적으로는 IGBT(Insulated Gate Bipolor Transistor)이다. IGBT는 절연 게이트형 바이폴러 트랜지스터라 불리는 것으로, 3상의 교류 모터의 제어 등에 사용된다. IGBT는 컬렉터 전극(C)과 이미터 전극(E)과 게이트 전극(G)의 3개의 단자를 가진다. 도 1의 (A)에 도시된 IGBT의 반도체 칩(1a)은 평면도(탑뷰)로 도시된 것으로, 표면에는 직사각형상의 이미터 전극(E)용의 제 2 전극 3(3b)이 있다. 이면의 하면에는 컬렉터 전극(C) 용의 제 1 전극 3(3a)이 있다. IGBT의 반도체 칩(1a)은 예로서, 5개의 칩 측 신호 전극 패드(2)를 가진다. 이것에는, 게이트 전극(G)의 제어선이나, 내부에 마련된 온도 센서(예：다이오드)의 입출력선 등이 있다.
도 6에 도시한 바와 같이, IGBT의 반도체 파워 모듈(200)은 패키지(9)에서 패키징 되고, IGBT의 반도체 칩(1a)과, DCB(Direct Copper Bonding) 기판(4, 4＇)과, 복수의 외부 신호 단자(8)와, 스페이서(7)와, 제 1 외부 전극 단자(22)와, 제 2 외부 전극 단자(23)를 구비한다. IGBT의 반도체 칩(1a)을 중앙에 두고, 그 위에 도전성의 스페이서(7)를 용접하고, 그 위에 DCB 기판(4＇)을 접속한다. IGBT의 반도체 칩(1a)의 하측에도 DCB 기판(4)을 접속한다.
DCB 기판은 세라믹 판(4a)의 상하의 각각에 동판(4b, 4b)을 직접 접합한 3층 구조를 가진다. 반도체 칩(1a)을 2개의 DBC 기판(4, 4＇)으로 사이에 두고, IGBT의 반도체 칩(1a)의 상하 양측을 각각 접합한다. 상측의 DBC 기판(4＇)에서는 제 2 외부 전극 단자(23)가 인출되고, 하측의 DCB 기판(4)으로부터는, 제 1 외부 전극 단자(22)가 인출된다. 도 1의 우측으로부터는, 외부 신호 단자(8)가 외부로 인출된다. 외부 신호 단자(8)는 와이어 본딩 접속(6)으로 IGBT의 반도체 칩(1a)에 접속된다. 이러한 종래 구조는, 스페이서(7)에 의한 열저항으로 온도가 상승하기 쉽고, 또한 와이어 본딩 접속의 공간이 필요하고, 반도체 파워 모듈(200)의 두께를 얇게 하기 어렵다.
(특허 문헌 1) 일본국 공개 특허(20)16-100479호 공보
본 발명의 목적은 칩의 두께가 얇고 열저항을 감소시킬 수 있는 반도체 서브 어셈블리 및 반도체 파워 모듈을 제공하는 것에 있다.
본 발명의 실시예에 따른 반도체 서브 어셈블리는, 제 1 전극(3a)이 하면에 형성되고, 제 2 전극(3b)이 상면에 형성되며, 상면의 일단에 복수의 칩 측 신호 전극 패드(2)가 형성된 하나 또는 복수 개의 반도체 칩(1a); 상기 반도체 칩(1a)이 매립되는 매립 기판(12); 상기 칩 측 신호 전극 패드(2)의 각각에 접속되는 복수 개의 확장 신호 전극 패드(11)를 구비하고, 상기 확장 신호 전극 패드(11)는, 평면상에서 보았을 때 상기 칩 측 신호 전극 패드(2)보다 큰 사이즈로 상기 매립 기판(12)에 형성되는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 서브 어셈블리에서, 상기 매립 기판(12)에는 상기 반도체 칩을 수납하는 개구부(19)가 형성되고, 상기 제 1 전극(3a)은 상기 매립 기판(12)의 하면의 전면에 설치된 제 1 전극 패드(13)와 전기적 및 열적으로 접속되며, 상기 제 2 전극(3b)은 상기 반도체 칩(1a)의 상면에 노출되고, 상기 칩 측 신호 전극 패드(2)는 상기 매립 기판(12)의 상면에 설치된 접속 배선에 의해 상기 확장 신호 전극 패드(11)에 접속되고, 상기 제 1 전극 패드(13)와 상기 확장 신호 전극 패드(11)는 금속 도금에 의해 형성되고, 상기 반도체 칩(1a)의 상기 복수 개의 칩 측 신호 전극 패드(2) 중에서 인접하는 적어도 한 쌍의 상기 칩 측 신호 전극 패드(2)는, 한쪽이 상기 매립 기판(12)에 형성된 제 1 배선층(15)에 포함되는 접속 배선(17)에 접속되고, 다른 한쪽이 절연층을 사이에 두고 상기 제 1 배선층(15) 위에 형성된 제 2 배선층(16)에 포함되는 접속 배선(18)에 접속되며, 상기 제 1 배선층(15)에 포함되는 접속 배선(17)과 상기 제 2 배선층(16)에 포함되는 접속 배선(18)이 상하로 서로 겹치는 영역을 가지도록 형성되는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 서브 어셈블리, 상기 반도체 칩(1a)이 병렬 접속되는 경우, 상기 반도체 칩(1a)의 상기 칩 측 신호 전극 패드(2)의 대응하는 신호 전극끼리가 서로 접속되고, 대응하는 상기 확장 신호 전극 패드(11)에 접속되는 것을 특징으로 한다.
그리고, 본 발명의 실시예에 따른 반도체 파워 모듈은, 상기 반도체 서브 어셈블리(100)가 사용되는 반도체 파워 모듈이며, 서브 어셈블리의 제 1 전극 패드(13)가 제 1 전극 패드(13)의 하측에 설치되는 DCB 기판(4)의 제 1 전극 단자(20)에 접속되고, 상기 제 1 전극 단자(20)에는 제 1 외부 전극 단자(22)가 접속되고, 반도체 칩(1a)의 제 2 전극(3b)이 상기 제 2 전극(3b)의 상측에 설치되는 DCB 기판(4＇)의 제 2 전극 단자(21)에 접속되고, 제 2 전극 단자(21)에는 제 2 외부 전극 단자(23)가 접속되고, 반도체 칩(1a)의 칩 측 신호 전극 패드(2)에 접속되는 복수의 확장 신호 전극 패드(11)가 복수의 외부 신호 단자(8)에 접속되고, 평면시로 상기 제 2 전극 단자(21)와 상기 확장 신호 전극 패드(11)와의 사이, 및 상기 제 2 전극 단자(21)와 상기 외부 신호 단자(8)와의 사이는, 격리되어 절연 거리가 확보되어 있는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 파워 모듈은, 상기 제 1 전극 패드(13)와 상기 제 1 전극 단자(20)와의 접속, 상기 제 2 전극(3b)과 상기 제 2 전극 단자(21)와의 접속, 및 상기 확장 신호 전극 패드(11)와 상기 외부 신호 단자(8)와의 접속이, 땜납에 의해 행해지는 것을 특징으로 한다.
본 발명에 의한 반도체 서브 어셈블리에 의하면,
(a) 반도체 칩(1a)이 매립되는 매립 기판(12)에, 사이즈의 큰 확장 신호 전극 패드(11)를 형성하고, 상기 확장 신호 전극 패드(11)와 반도체 칩(1a)의 칩 측 신호 전극 패드(2)를 접속하였으므로, 와이어 본딩 접속에 의하지 않고, 신호 외부 단자를 확장 신호 전극 패드(11)에 연결할 수 있다.
(b) 와이어 본딩 접속이 없기 때문에, 칩의 두께를 얇게 할 수 있다.
(c) 또한, 스페이서가 없기 때문에, 2회의 땜납 공정을 1회로 할 수 있다.
(d) 더욱이 스페이서가 없기 때문에, 박형화에 의해 열저항을 약(20)% 개선할 수 있다.
(e) 더욱이 또한, 스페이서가 없기 때문에, 제 1 외부 전극 단자(22)와 제 2 외부 전극 단자(23)이 서로 접근하여, 저인덕턴스로 할 수 있다.
제 2 항에 기재된 반도체 서브 어셈블리에 의하면,
(a) 매립 기판(12)의 하면의 전면에 금속 도금의 제 1 전극 패드(13)를 마련하였으므로, 반도체 칩(1a)의 제 1 전극(3a)을 제 1 전극 패드(13)의 한쪽의 면에 양호하게 접합할 수 있고, 다른 한쪽의 면에는 땜납에 의해 DCB 기판(4)의 제 1 전극 단자(20)를 접합할 수 있다.
(b) 또한, 반도체 칩(1a)의 제 2 전극(3b)은 금 도금의 제 2 전극 패드(14)를 개재하여, 땜납에 의해 DCB 기판(4＇)의 제 1 전극 단자(20)에 양호하게 접합할 수 있다.
(c) 칩 측 신호 전극 패드(2)와 확장 신호 전극 패드(11)를 2층의 접속 배선에 의해 접속하고, 제 1층의 접속 배선과 제 2층의 접속 배선이 상하로 서로 겹치도록 형성하였으므로, 인덕턴스를 감소시킬 수 있다. 즉, 신호 단자 중, 게이트/소스 배선에 대응하는 2개의 선을 상하로 겹쳐지도록 병행하게 배치로 하였으므로, 인덕턴스를 감소시킬 수가 있다.
제 3 항에 기재된 반도체 서브 어셈블리에 의하면, 병렬 접속의 경우, 서브 어셈블리 내에서 대응하는 신호 전극끼리를 서로 접속하였으므로, 예로서 하나의 G단자로 2개의 SiC-MOSFET를 제어할 수 있다. 반도체 칩 간의 신호 전극을 극력 짧게 할 수 있다.
본 발명에 의한 반도체 파워 모듈에 의하면, 제 2 전극 단자(21)와 확장 신호 전극 패드(11)와의 사이, 및 제 2 전극 단자(21)와 외부 신호 단자(8)와의 사이는 격리하여 절연 거리를 확보하였으므로, 제 2 전극 단자(21)의 신호 단자에의 영향을 억제한 절연 공간으로 할 수 있다. 또한, 와이어 본딩과 같은 높이 방향의 공간이 필요하지 않기 때문에, 반도체 파워 모듈의 두께를 저감할 수 있다. 또한, 본 발명에 의한 반도체 파워 모듈은 반도체 서브 어셈블리(100)를 사용하므로, 상기 (a)~(e), (a)~(c)의 효과도 얻을 수 있다.
제 5 항에 기재된 반도체 파워 모듈에 의하면, 제 1 전극 패드(13)와 제 1 전극 단자(20)와의 접속, 제 2 전극(3b)과 제 2 전극 단자(21)와의 접속, 및 확장 신호 전극 패드(11)와 외부 신호 단자(8)와의 접속을 땜납에 의해 행하였으므로, 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명에 의한 반도체 파워 모듈의 설명도이다.
도 2는 본 발명에 의한 반도체 서브 어셈블리의 설명도이다.
도 3은 본 발명에 의한 반도체 파워 모듈을 온도 해석하기 위해 모델화한 도면이다.
도 4는 본 발명에 의한 반도체 파워 모듈과 종래의 반도체 파워 모듈의 온도 분포를 비교한 도면이다.
도 5는 복수의 파워 반도체를 하나의 서브 어셈블리에 인스톨한 예이다.
도 6은 종래의 파워 반도체의 패키징의 예이다.
이하, 첨부의 도면을 참조하여, 본 발명에 의한 반도체 서브 어셈블리 및 반도체 파워 모듈을 설명한다.
(실시예)
도 1a 내지 도 1d는 본 발명에 의한 반도체 파워 모듈(200)의 설명도이다. 파워 반도체(1)는 구체적으로는 IGBT의 반도체 칩(1a)으로, IGBT의 기호는 도 1d에 나타낸 바와 같다. 도 1a는 평면도이며, 반도체 칩(1a)의 상면에 제 2 전극(3b)이, 이면에는 제 1 전극(3a)이 형성되어 있다. 반도체 칩(1a)의 우측에는 5개의 칩 측 신호 전극 패드(2)가 형성되어 있다. 구체적으로는, 게이트 전극(G)의 제어선이나, 내부에 마련된 2개의 온도 센서 소자의 입출력선이다.
도 1b는 반도체 서브 어셈블리(100)의 평면도이다. 도 1b에 도시한 바와 같이, 매립 기판(12)에는 반도체 칩(1a)을 매립하기 위한 개구부(19)가 설치되어 있다. 반도체 칩(1a)을 여기에 매립한 후, 매립 기판(12)의 저부에는 제 1 전극 패드(13)가 금속 도금으로 형성된다. 그 때문에, 반도체 칩(1a)의 이면의 제 1 전극(3a)과 제 1 전극 패드(13)는 전기적이고 열적(熱的)으로 접합된다. 매립 기판(12)의 5개의 칩 측 신호 전극 패드(2)는, 마찬가지로 금속 도금으로 형성된다.
도 1c는 반도체 파워 모듈(200)의 내부 구조를 나타내고, 금속 도금 후, 반도체 서브 어셈블리(100)을 인스톨하여 반도체 파워 모듈(200)을 형성한다.
반도체 서브 어셈블리(100)의 제 1 전극 패드(13)가, 그 하측에 설치되는 DCB 기판(4)의 제 1 전극 단자(20)에 땜납으로 접속된다. 또한, 제 1 전극 단자(20)는 일단에 제 1 외부 전극 단자(22)가 미리 연결되어 있다. 반도체 칩(1a)의 제 2 전극(3b), 즉 제 2 전극(3b)에 형성된 제 2 전극 패드(14)는 상측에 설치되는 DCB 기판(4＇)의 제 2 전극 단자(21)에 땜납(10)으로 접속된다. 또한, 제 2 전극 단자(21)는 일단에 제 2 외부 전극 단자(23)가 미리 연결되어 있다. 이것에 의해, 반도체 칩(1a)의 하면의 제 1 전극(3a)이 반도체 모듈(200)의 제 1 외부 전극 단자(22)로 인출되고, 반도체 칩(1a) 상면의 제 2 전극(3b)이 반도체 파워 모듈(200)의 제 2 외부 전극 단자(23)으로 인출된다.
확장 신호 전극 패드(11)는 외부 신호 단자(8)에 땜납(10)으로 접속된다. 이것에 의해, 반도체 칩(1a)의 5개의 칩 측 신호 전극 패드(2)가, 확장 신호 전극 패드(11)를 개재하여, 파워 모듈(200)의 제 2 외부 전극 단자(23)으로 인출된다. 또한, 제 2 전극 단자(21)와 확장 신호 전극 패드(11)와의 사이, 및 제 2 전극 단자(21)와 외부 신호 단자(8)와의 사이는, 격리되어 절연 거리가 확보된다.
도 2a 및 도 2b는 본 발명에 의한 반도체 서브 어셈블리(100)의 설명도이다. 도 2a는 반도체 서브 어셈블리(100)의 평면도이며, 도 2b는 도 2a의 A-A 단면도이다. 반도체 칩(1a)의 칩 측 신호 전극 패드(2)와 확장 신호 전극 패드(11)의 접속은, 금속 도금의 2층의 배선층에서 행한다. 이 배선층은 제 1 배선층(15)과 제 2 배선층(16)으로 이루어진다.
도 2a에 도시한 바와 같이, 반도체 칩(1a)로부터 이격되어 있는 우측의 3개의 확장 신호 전극 패드(11)가, 하측의 제 1 배선층(15)에 형성되고, 반도체 칩(1a)에 가까운 좌측의 2개의 확장 신호 전극 패드(11)가, 상측의 제 2 배선층(15)에 형성되어 있다. 칩 측 신호 전극 패드(2)와 우측의 3개의 확장 신호 전극 패드(11)와의 접속은, 하측의 제 1 배선층(15)의 접속 배선(17)에 의해 행하고, 칩 측 신호 전극 패드(2)와 좌측의 2개의 확장 신호 전극 패드(11)와의 접속은, 상측의 제 2 배선층(16) 접속 배선(18)에 의해 행한다. 여기서, 제 1 배선층(15)에 포함되는 접속 배선(17)을 폭이 넓은 것으로 하고, 제 2 배선층(16)에 포함되는 접속 배선(18)과 상하로 서로 겹치는 영역을 가지도록 형성한다. 이것에 의해, 전류의 방향이 역방향의 2개의 배선에 적용하면, 인덕턴스를 저감할 수 있다.
도 2b에 도시한 바와 같이, 제 1 전극(3a)은 매립 기판(12)의 하면의 전면에 설치되는 금속 도금에 의해, 제 1 전극 패드(13)와 전기적 및 열적으로 접속된다. 반도체 칩(1a)의 제 2 전극(3b)은 반도체 칩(1a)의 상면에 노출되어 있고, 표면에는 얇게 금속 도금의 제 2 전극 패드(14)가 형성된다. 매립 기판(12)에는 고내열 고절연 수지(24)가 사용된다.
도 3은 본 발명에 의한 반도체 파워 모듈(200)을 온도 해석하기 위해 모델화한 도면이다. 반도체 칩(1a)이 반도체 서브 어셈블리(100)에 매립되고, 상하 방향으로 세라믹의 DCB 기판(4, 4＇)으로 사이에 끼워지는 구조로 되어 있다. L1, L2는 전원 또는 신호의 층이다.
도 4a 및 도 4b는 본 발명에 의한 반도체 파워 모듈(200)과, 종래의 반도체 파워 모듈의 온도 분포를 비교한 도면이다. 또한, 반도체 칩의 사이즈는 약 12mm×12mm의 대략 정방형이며, 양면 냉각으로 하였다.
도 4a 및 도 4b에서는 50W를 인가했을 때의 칩 온도 Rth를 비교하였다. 도 4a에 나타낸 바와 같이 종래 구조에서는 Rth가 0.1℃／W로 산출되고, 도 4b에 나타낸 바와 같이 본 발명의 도 3에 도시한 구조에서는, Rth가 0.08℃／W로 산출되었다. 열저항이 약 20% 개선될 수 있는 것을 알 수 있다. 50W를 Rth에 곱하면, 종래 구조에서는 5℃가 되고, 본 발명의 구조에서는 4℃가 되기 때문에, 이 경우라면, 약 1℃의 온도 저하를 할 수 있다.
도 5a 및 도 5b는 복수의 파워 반도체를 하나의 서브 어셈블리에 인스톨한 예이다. SiC-MOSFET는, 현상(現狀) 5mm×5mm 정도이며, SiC-SBD도 마찬가지이다. SiC-MOSFET는 IGBT와 비교하여 사이즈가 작고 고속이지만, 칩 당의 전류 용량이 작기 때문에, 도 5a 및 도 5b에 도시한 바와 같이 복수 칩을 배치하여 병렬 회로를 구성하는 것으로, 전류 용량을 증대할 수 있다. 이 병렬 회로는, 다이오드와 트랜지스터가 병렬로 접속되므로, S단자와 D단자에 접속되는 제 1 전극 패드(13)와 제 2 전극 패드(14)를 공통으로 할 수 있다. 또한, 2개의 G단자도, 제 1 배선층(15)의 대응하는 접속 배선(17)을 서로 접속하여, 장신호 전극 패드(11)를 하나로 공통화할 수 있다.
본 발명은 소형이며 열저항을 감소시킬 수 있는 반도체 서브 어셈블리 및 이것을 인스톨한 반도체 파워 모듈로서 매우 적합하다.
1 : 파워 반도체 1a : 반도체 칩
2 : 칩 측 신호 전극 패드 3 : 전극
3a : 제 1 전극 3b : 제 2 전극
4, 4＇ : DCB 기판 4a : 세라믹 판
4b : 동판 6 : 와이어 본딩 접속
7 : 스페이서 8 : 외부 신호 단자
9 : 패키지 10 : 땜납
11 : 확장 신호 전극 패드 12 : 매립 기판
13 : 제 1 전극 패드 14 : 제 2 전극 패드
15 : 제 1 배선층 16 : 제 2 배선층
17 : (제 1 배선층의) 접속 배선
18 : (제 2 배선층의) 접속 배선
19 : 개구부 20 : 제 1 전극 단자
21 제 2 전극 단자 22 : 제 1 외부 전극 단자
23 : 제 2 외부 전극 단자 24: 고내열 고절연 수지
100 : 반도체 서브 어셈블리
200 : 반도체 파워 모듈

Claims (5)

  1. 제 1 전극(3a)이 하면에 형성되고, 제 2 전극(3b)이 상면에 형성되며, 상면의 일단에 복수 개의 칩 측 신호 전극 패드(2)가 형성된 하나 또는 복수 개의 반도체 칩(1a);
    상기 반도체 칩(1a)이 매립되는 매립 기판(12);
    상기 칩 측 신호 전극 패드(2)의 각각에 접속되는 복수 개의 확장 신호 전극 패드(11)를 구비하고,
    상기 확장 신호 전극 패드(11)는, 평면상에서 보았을 때 상기 칩 측 신호 전극 패드(2)보다 큰 사이즈로 상기 매립 기판(12)에 형성되는 것을 특징으로 하는 반도체 서브 어셈블리.
  2. 제 1 항에 있어서,
    상기 매립 기판(12)에는 상기 반도체 칩을 수납하는 개구부(19)가 형성되고,
    상기 제 1 전극(3a)은 상기 매립 기판(12)의 하면의 전면에 설치된 제 1 전극 패드(13)와 전기적 및 열적으로 접속되며, 상기 제 2 전극(3b)은 상기 반도체 칩(1a)의 상면에 노출되고,
    상기 칩 측 신호 전극 패드(2)는 상기 매립 기판(12)의 상면에 설치된 접속 배선에 의해 상기 확장 신호 전극 패드(11)에 접속되고,
    상기 제 1 전극 패드(13)와 상기 확장 신호 전극 패드(11)는 금속 도금에 의해 형성되고,
    상기 반도체 칩(1a)의 상기 복수 개의 칩 측 신호 전극 패드(2) 중에서 인접하는 적어도 한 쌍의 상기 칩 측 신호 전극 패드(2)는,
    한쪽이 상기 매립 기판(12)에 형성된 제 1 배선층(15)에 포함되는 접속 배선(17)에 접속되고, 다른 한쪽이 절연층을 사이에 두고 상기 제 1 배선층(15) 위에 형성된 제 2 배선층(16)에 포함되는 접속 배선(18)에 접속되며, 상기 제 1 배선층(15)에 포함되는 접속 배선(17)과 상기 제 2 배선층(16)에 포함되는 접속 배선(18)이 상하로 서로 겹치는 영역을 가지도록 형성된 것을 특징으로 하는 반도체 서브 어셈블리.
  3. 제 1 항에 있어서,
    상기 복수 개의 반도체 칩(1a)이 병렬 접속되는 경우, 제 1 전극(3a)과 제 2 전극(3b)이 공통으로 사용되는 것을 특징으로 하는 반도체 서브 어셈블리.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 기재된 반도체 서브 어셈블리(100)가 사용되는 반도체 파워 모듈이며,
    반도체 서브 어셈블리의 제 1 전극 패드(13)가, 제 1 전극 패드(13)의 하측에 설치되는 DCB 기판(4)의 제 1 전극 단자(20)에 접속되고, 상기 제 1 전극 단자(20)에는 제 1 외부 전극 단자(22)가 접속되며,
    반도체 칩(1a)의 제 2 전극(3b)이, 상기 제 2 전극(3b)의 상측에 설치되는 DCB 기판(4＇)의 제 2 전극 단자(21)에 접속되고, 제 2 전극 단자(21)에는 제 2 외부 전극 단자(23)가 접속되며,
    반도체 칩(1a)의 칩 측 신호 전극 패드(2)에 접속되는 복수 개의 확장 신호 전극 패드(11)가 복수 개의 외부 신호 단자(8)에 접속되고,
    평면에서 보았을 때 상기 제 2 전극 단자(21)와 상기 확장 신호 전극 패드(11)와의 사이, 및 상기 제 2 전극 단자(21)와 상기 외부 신호 단자(8)와의 사이는, 격리되어 절연 거리가 확보되어 있는 것을 특징으로 하는 반도체 파워 모듈.
  5. 제 4 항에 있어서,
    상기 제 1 전극 패드(13)와 상기 제 1 전극 단자(20)와의 접속, 상기 제 2 전극(3b)과 상기 제 2 전극 단자(21)와의 접속, 및 상기 확장 신호 전극 패드(11)와 상기 외부 신호 단자(8)와의 접속이, 땜납에 의해 행해진 것을 특징으로 하는 반도체 파워 모듈.
KR1020180170098A 2018-10-19 2018-12-27 반도체 서브 어셈블리 및 반도체 파워 모듈 KR102586458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018197216A JP7260278B2 (ja) 2018-10-19 2018-10-19 半導体サブアセンブリー及び半導体パワーモジュール
JPJP-P-2018-197216 2018-10-19

Publications (2)

Publication Number Publication Date
KR20200044635A true KR20200044635A (ko) 2020-04-29
KR102586458B1 KR102586458B1 (ko) 2023-10-06

Family

ID=70278954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180170098A KR102586458B1 (ko) 2018-10-19 2018-12-27 반도체 서브 어셈블리 및 반도체 파워 모듈

Country Status (4)

Country Link
US (1) US11538765B2 (ko)
JP (1) JP7260278B2 (ko)
KR (1) KR102586458B1 (ko)
CN (1) CN111081667A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018131144A1 (ja) * 2017-01-13 2018-07-19 三菱電機株式会社 半導体装置及びその製造方法
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
CN115064512A (zh) * 2022-05-19 2022-09-16 上海沛塬电子有限公司 一种双面散热高频大功率模组及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
JP2018107481A (ja) * 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JPWO2010041630A1 (ja) * 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
WO2011016360A1 (ja) * 2009-08-03 2011-02-10 株式会社安川電機 電力変換装置
JP5381926B2 (ja) * 2010-07-27 2014-01-08 株式会社デンソー 半導体装置
JP6344215B2 (ja) 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
WO2016157394A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
JP2018107481A (ja) * 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Also Published As

Publication number Publication date
CN111081667A (zh) 2020-04-28
US11538765B2 (en) 2022-12-27
JP7260278B2 (ja) 2023-04-18
JP2020065017A (ja) 2020-04-23
KR102586458B1 (ko) 2023-10-06
US20200126925A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
KR100430772B1 (ko) 반도체장치
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
US10658342B2 (en) Vertically stacked multichip modules
CN108735692B (zh) 半导体装置
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US10825751B2 (en) Semiconductor device
JP6330436B2 (ja) パワー半導体モジュール
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
WO2021251126A1 (ja) 半導体装置
KR20100120006A (ko) 전력 모듈 패키지
KR101343199B1 (ko) 반도체 패키지
EP3584834A1 (en) Semiconductor device
US20230238307A1 (en) Dual-side cooling semiconductor packages and related methods
JP2021158232A (ja) 半導体モジュール
JP2010225952A (ja) 半導体モジュール
WO2020241239A1 (ja) 半導体装置
JP2022053401A (ja) 半導体モジュール
CN112397472A (zh) 半导体装置
JP2021180234A (ja) 半導体モジュール
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
US20240243097A1 (en) Power module package structure
US11450623B2 (en) Semiconductor device
TWI820690B (zh) 功率模組及其製造方法
CN217361562U (zh) 一种半导体功率模块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant