KR20200038424A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20200038424A
KR20200038424A KR1020190122419A KR20190122419A KR20200038424A KR 20200038424 A KR20200038424 A KR 20200038424A KR 1020190122419 A KR1020190122419 A KR 1020190122419A KR 20190122419 A KR20190122419 A KR 20190122419A KR 20200038424 A KR20200038424 A KR 20200038424A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
grinding
processing
layer
Prior art date
Application number
KR1020190122419A
Other languages
English (en)
Inventor
도모히로 시라하마
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200038424A publication Critical patent/KR20200038424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 소요 공정수의 증가를 억제하면서도 게터링 능력을 부여할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법은, 웨이퍼를 박화(薄化)하는 가공 방법으로서, 웨이퍼의 표면 측에 보호 부재를 접착하는 보호 부재 접착 단계(ST2)와, 웨이퍼의 보호 부재 측을 척 테이블의 유지면으로 유지하고, 지립을 본드재로 고정한 연삭 지석으로 웨이퍼의 이면 측을 연삭하여 박화하는 연삭 단계(ST3)와, 연삭 단계(ST3) 후, 웨이퍼의 이면 측에 슬러리를 공급하면서 회전하는 연마 패드를 압박하여, 연삭으로 형성된 연삭 변형층이 약간 잔존하는 상태가 될 때까지 웨이퍼의 이면 측을 연마하여 게터링층을 생성하는 연마 단계(ST4)를 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 웨이퍼의 가공 방법, 특히 박화(薄化) 가공에 관한 것이다.
반도체 디바이스는, 전자 기기의 경박 단소화에 따라, 얇고 작게 하는 것이 항상 요구되고 있다. 예컨대, 메모리 디바이스는, 얇게 한 디바이스 칩을 많이 적층하여, 사이즈를 크게 하지 않고 고성능화를 실현한다. 많은 디바이스 칩을 적층하기 위해서는, 각 디바이스 칩의 항절 강도를 향상시킬 필요가 생기는데, 얇은 디바이스 칩의 항절 강도를 향상시키기 위해서는, 연삭한 웨이퍼의 연삭에 의한 변형층을 연마에 의해 제거하는 가공 기술이 진행되었다.
그러나, 연삭에 의해서보다는 변형층을 연마에 의해 제거하는 가공 기술은, 변형층의 제거에 따라, 디바이스 칩의 게터링 능력이 없어져 디바이스의 중금속 오염에 의한 특성 불량이라고 하는 새로운 문제가 발생하였다. 그래서, 연마하여 변형층이 제거된 면에 게터링 성능을 가질 정도로 가공을 실시하는 가공 기술이, 각종 고안되었다(예컨대, 특허문헌 1 및 특허문헌 2 참조).
[특허문헌 1] 일본 특허 제4871617호 공보 [특허문헌 2] 일본 특허 제6192778호 공보
그러나, 특허문헌 1 및 특허문헌 2에 나타난 가공 기술은, 일단, 연마하여 변형층이 제거된 면에, 게터링 능력을 갖기 위한 가공을 행한다고 하는 소요 공정수의 증가라고 하는 문제가 발생하고 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 소요 공정수의 증가를 억제하면서도 게터링 능력을 부여할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
전술한 과제를 해결하여, 목적을 달성하기 위해서, 본 발명의 웨이퍼의 가공 방법은, 웨이퍼를 박화하는 웨이퍼의 가공 방법으로서, 상기 웨이퍼의 표면 측에 보호 부재를 접착하는 보호 부재 접착 단계와, 상기 웨이퍼의 보호 부재 측을 척 테이블의 유지면으로 유지하고, 지립을 본드재로 고정한 연삭 지석으로 상기 웨이퍼의 이면 측을 연삭하여 박화하는 연삭 단계와, 상기 연삭 단계 후, 상기 웨이퍼의 이면 측에 슬러리를 공급하면서 회전하는 연마 패드를 압박하여, 연삭으로 형성된 연삭 변형층이 약간 잔존하는 상태가 될 때까지 상기 웨이퍼의 이면 측을 연마하여 게터링층을 생성하는 연마 단계를 포함하는 것을 특징으로 한다.
상기 웨이퍼의 가공 방법에 있어서, 상기 연마 단계의 연마 조건을 결정하기 위해서, 상기 연삭 단계 실시 후의 상기 웨이퍼를 연마하고, 연마된 후의 상기 웨이퍼의 상기 이면 측의 표면 거칠기를, 상기 연마 패드의 압박력 또는 연마 시간마다 측정하여, 상기 연마 단계에서 마무리하는 표면 거칠기에 대응하는 연마 조건을 선정하는 연마 조건 선정 단계를 더 포함해도 좋다.
상기 웨이퍼의 가공 방법에 있어서, 상기 연마 단계에서는, 상기 연삭 변형층의 표면 거칠기 Ra가 1 ㎚를 초과하고 10 ㎚ 이하가 되도록 상기 웨이퍼의 이면 측을 연마해도 좋다.
상기 웨이퍼의 가공 방법에 있어서, 상기 웨이퍼는, 판형의 지지 기판에 탑재된 디바이스 칩이 몰드 수지로 덮여진 패키지 웨이퍼이고, 상기 연삭 단계에서는, 상기 디바이스 칩이 노출될 때까지 몰드 수지 측을 연삭하며, 상기 연마 단계에서는, 연삭으로 노출된 상기 디바이스 칩의 표면에 상기 연삭 변형층이 약간 잔존하는 상태가 될 때까지 패키지 웨이퍼의 상기 몰드 수지 측의 면을 연마해도 좋다.
본원발명의 웨이퍼의 가공 방법은, 소요 공정수의 증가를 억제하면서도 게터링 능력을 부여할 수 있다고 하는 효과를 발휘한다.
도 1은 실시형태 1에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 일례를 도시한 사시도이다.
도 2는 실시형태 1에 따른 웨이퍼의 가공 방법의 흐름을 도시한 플로우차트이다.
도 3은 도 2에 도시된 웨이퍼의 가공 방법의 보호 부재 접착 단계를 도시한 사시도이다.
도 4는 도 2에 도시된 웨이퍼의 가공 방법의 보호 부재 접착 단계 후의 웨이퍼를 도시한 사시도이다.
도 5는 도 2에 도시된 웨이퍼의 가공 방법의 연삭 단계를 일부 단면으로 도시한 측면도이다.
도 6은 도 2에 도시된 웨이퍼의 가공 방법의 연삭 단계 후의 웨이퍼의 주요부의 단면도이다.
도 7은 도 2에 도시된 웨이퍼의 가공 방법의 연마 단계를 도시한 측면도이다.
도 8은 도 2에 도시된 웨이퍼의 가공 방법의 연마 단계 후의 웨이퍼의 주요부의 측면도이다.
도 9는 도 2에 도시된 웨이퍼의 가공 방법의 연마 조건 선정 단계 전의 웨이퍼의 주요부의 단면도이다.
도 10은 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 도시한 사시도이다.
도 11은 도 10 중의 XI-XI선을 따르는 단면도이다.
도 12는 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 후의 웨이퍼를 도시한 사시도이다.
도 13은 도 12 중의 XIII-XIII선을 따르는 단면도이다.
도 14는 도 13 중의 XIV를 확대하여 도시한 도면이다.
본 발명을 실시하기 위한 형태(실시형태)에 대해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지의 생략, 치환 또는 변경을 행할 수 있다.
〔실시형태 1〕
본 발명의 실시형태 1에 따른 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 1은 실시형태 1에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 일례를 도시한 사시도이다. 도 2는 실시형태 1에 따른 웨이퍼의 가공 방법의 흐름을 도시한 플로우차트이다.
실시형태 1에 따른 웨이퍼의 가공 방법은, 도 1에 도시된 웨이퍼(1)를 박화하는 가공 방법이다. 실시형태 1에서는, 웨이퍼(1)는, 실리콘, 사파이어, 또는 갈륨비소 등을 기판(2)으로 하는 원판형의 반도체 웨이퍼나 광디바이스 웨이퍼이다. 웨이퍼(1)는, 도 1 및 도 2에 도시된 바와 같이, 기판(2)의 표면(3)의 격자형의 분할 예정 라인(4)에 의해 구획된 복수의 영역에 각각 디바이스(5)가 형성되어 있다. 디바이스(5)는, 예컨대, IC(Integrated Circuit) 또는 LSI(Large Scale Integration) 등이다.
실시형태 1에 따른 웨이퍼의 가공 방법은, 웨이퍼(1)를 소정의 마무리 두께(100)까지 박화하는 방법이다. 실시형태 1에 따른 웨이퍼의 가공 방법은, 도 2에 도시된 바와 같이, 보호 부재 접착 단계(ST2)와, 연삭 단계(ST3)와, 연마 단계(ST4)와, 연마 조건 선정 단계(ST5)를 구비한다. 실시형태 1에 따른 웨이퍼의 가공 방법에서는, 오퍼레이터 등이 연마 단계(ST4)에 있어서의 연마 조건이 결정 완료되었는지의 여부를 판정하고(단계(ST1)), 연마 조건이 결정 완료되었다고 판정하면(단계(ST1): Yes), 보호 부재 접착 단계(ST2)로 진행한다. 한편, 실시형태 1에서는, 연마 단계(ST4)에 있어서의 연마 조건은, 새로운 종류의 웨이퍼(1)가 제조되었을 때 등에 결정된다.
(보호 부재 접착 단계)
도 3은 도 2에 도시된 웨이퍼의 가공 방법의 보호 부재 접착 단계를 도시한 사시도이다. 도 4는 도 2에 도시된 웨이퍼의 가공 방법의 보호 부재 접착 단계 후의 웨이퍼를 도시한 사시도이다.
보호 부재 접착 단계(ST2)는, 웨이퍼(1)의 기판(2)의 표면(3) 측에 보호 부재인 점착 테이프(200)를 접착하는 단계이다. 실시형태 1에 있어서, 보호 부재 접착 단계(ST2)에서는, 도 3에 도시된 바와 같이, 웨이퍼(1)와 동일 직경의 점착 테이프(200)의 점착층을 웨이퍼(1)의 기판(2)의 표면(3) 측에 대향시킨 후, 도 4에 도시된 바와 같이, 점착 테이프(200)의 점착층을 웨이퍼(1)의 기판(2)의 표면(3)에 접착한다. 실시형태 1에서는, 보호 부재로서 웨이퍼(1)와 동일 직경의 점착 테이프(200)를 이용하지만, 본 발명에서는, 보호 부재는, 점착 테이프(200)에 한정되지 않고, 예컨대, 웨이퍼(1)와 동일 직경이며 또한 경질인 원판형의 기판을 이용해도 좋다. 웨이퍼의 가공 방법은, 웨이퍼(1)의 기판(2)의 표면(3) 측에 점착 테이프(200)를 접착하면, 연삭 단계(ST3)로 진행한다.
(연삭 단계)
도 5는 도 2에 도시된 웨이퍼의 가공 방법의 연삭 단계를 일부 단면으로 도시한 측면도이다. 도 6은 도 2에 도시된 웨이퍼의 가공 방법의 연삭 단계 후의 웨이퍼의 주요부의 단면도이다. 연삭 단계(ST3)는, 웨이퍼(1)의 점착 테이프(200) 측을 연삭 장치(20)의 척 테이블(21)의 유지면(22)으로 유지하고, 지립을 본드로 고정한 연삭 지석(23)으로 웨이퍼(1)의 표면(3)의 뒤쪽인 이면(6) 측을 연삭하여 박화하는 단계이다.
연삭 단계(ST3)에서는, 연삭 장치(20)가, 척 테이블(21)의 유지면(22)에 점착 테이프(200)를 통해 웨이퍼(1)의 표면(3) 측을 흡인 유지한다. 연삭 단계(ST3)에서는, 연삭 장치(20)가, 도 5에 도시된 바와 같이, 스핀들(24)에 의해 연삭 휠(25)을 회전시키고 또한 척 테이블(21)을 축심 주위로 회전시키면서 웨이퍼(1)의 이면(6) 상에 연삭수(26)를 공급하고, 연삭 휠(25)의 연삭 지석(23)을 척 테이블(21)에 소정의 이송 속도로 근접시킴으로써, 연삭 지석(23)으로 웨이퍼(1)의 기판(2)의 이면(6)을 연삭한다.
웨이퍼의 가공 방법은, 도 6에 도시된 바와 같이, 마무리 두께(100)보다 약간 두꺼운 소정의 두께(101)까지 웨이퍼(1)를 박화하면, 연마 단계(ST4)로 진행한다. 연삭 단계(ST3) 후의 웨이퍼(1)는, 도 6에 도시된 바와 같이, 이면(6) 전체에 연삭 단계(ST3)의 연삭 가공으로 연삭 변형층(7)이 형성되어 있다. 연삭 변형층(7)은, 웨이퍼(1)의 기판(2)의 이면(6)의 표층에 결정 결함, 변형이 형성된 층이며, 웨이퍼(1)에 부착된 구리(Cu) 등의 금속을 주로 하는 불순물을 포착하여, 디바이스(5)의 불순물에 의한 금속 오염을 억제하는 소위 게터링 능력을 발휘하는 층이다. 한편, 소정의 두께(101)는, 연마 단계(ST4)에 있어서 결정된 연마 조건으로 웨이퍼(1)를 연마했을 때에 연삭 변형층(7)을 제거하는 두께 방향의 치수(이하, 제거량이라고 적음)(102)를 마무리 두께(100)에 더한 두께인 것이 바람직하다.
(연마 단계)
도 7은 도 2에 도시된 웨이퍼의 가공 방법의 연마 단계를 도시한 측면도이다. 도 8은 도 2에 도시된 웨이퍼의 가공 방법의 연마 단계 후의 웨이퍼의 주요부의 측면도이다. 연마 단계(ST4)는, 연삭 단계(ST3) 후, 웨이퍼(1)의 이면(6) 측에 슬러리를 공급하면서 회전하는 연마 장치(30)의 연마 패드(33)를 압박하여, 연삭으로 형성된 연삭 변형층(7)이 약간 잔존하는 상태가 될 때까지 웨이퍼(1)의 이면(6) 측을 연마하여, 게터링층(7-1)을 생성하는 단계를 포함하는 웨이퍼의 가공 방법이다.
연마 단계(ST4)에서는, 연마 장치(30)가, 척 테이블(31)의 유지면(32)에 점착 테이프(200)를 통해 웨이퍼(1)의 표면(3) 측을 흡인 유지한다. 연마 단계(ST4)에서는, 도 6에 도시된 바와 같이, 스핀들(34)에 의해 연마 휠(35)을 회전시키고 또한 척 테이블(31)을 축심 주위로 회전시키면서 슬러리 공급원(36)으로부터 개폐 밸브(37) 및 연마 휠(35) 내 등에 형성된 공급로(38)를 통해 연마액인 슬러리를 연마 휠(35)의 연마 패드(33)와 웨이퍼(1)의 이면(6) 사이에 공급하고, 연마 패드(33)를 척 테이블(31)에 소정의 이송 속도로 근접시킴으로써, 연마 패드(33)로 웨이퍼(1)의 이면(6)을 연마한다.
실시형태 1에 있어서, 연마 단계(ST4)에서는, 연마 장치(30)가, 연마액으로서 지립을 포함하는 슬러리를 공급하면서 웨이퍼(1)의 이면(6)을 연마하지만, 본 발명에서는, 연마액으로서 순수(純水)를 공급하면서 고정 지립을 갖는 연마 패드(33)를 이용하여 웨이퍼(1)의 이면(6)을 연마해도 좋고, 연마액으로서 알칼리성의 연마액을 공급하면서 연마 패드(33)를 이용하여 화학적 기계적 연마(CMP: Chemical Mechanical Polishing)를 실시해도 좋다.
또한, 연마 단계(ST4)에서는, 미리 결정된 연마 조건대로 웨이퍼(1)의 이면(6)을 연마한다. 실시형태 1에서는, 연마 조건은, 연마 패드(33)를 웨이퍼(1)의 이면(6)에 압박하는 압박력, 연마 시간이며, 연마 단계(ST4)에 있어서, 연삭 변형층(7)의 표층을 연마에 의해 제거하고, 연삭 변형층(7)을 약간 잔존시켜 평탄화하며, 연삭 변형층(7)의 표면 즉 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가, 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록 연마하는 조건이다. 즉, 본 발명에서 말하는, 연삭 변형층(7)이 약간 잔존하는 상태가 될 때까지 웨이퍼(1)의 이면(6)을 연마한다란, 연마 후에 잔존하는 연삭 변형층(7)의 표면 거칠기 Ra 즉 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록 웨이퍼(1)의 이면(6)을 연마하는 것을 말한다. 한편, 표면 거칠기 Ra는, 소위 산술 평균 거칠기이다. 이와 같이, 연마 단계(ST4)에서는, 연마 장치(30)는, 연삭 변형층(7)을 박화하고, 도 8에 도시된 바와 같이, 연삭 변형층(7)의 표면 즉 웨이퍼(1)의 기판(2)의 이면(6)을 연마하여, 연삭 변형층(7)을 게터링 능력을 갖는 게터링층(7-1)으로 형성하고, 웨이퍼(1)를 마무리 두께(100)까지 박화한다.
실시형태 1에 따른 웨이퍼의 가공 방법에서는, 연마 단계(ST4)의 가공 조건의 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간 15 sec로 하여, 게터링층(7-1)의 표면 즉 웨이퍼(1)의 기판(2)의 이면(6)의 표면 거칠기 Ra를 7 ㎚ 이상이며 또한 8 ㎚ 이하로 형성하지만, 본 발명은 연마 단계(ST4)의 가공 조건의 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간 30 sec로 하여, 게터링층(7-1)의 표면 즉 웨이퍼(1)의 기판(2)의 이면(6)의 표면 거칠기 Ra를 4 ㎚ 이상이며 또한 6 ㎚ 이하로 형성해도 좋고, 연마 단계(ST4)의 가공 조건의 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간 60 sec로 하여, 게터링층(7-1)의 표면 즉 웨이퍼(1)의 기판(2)의 이면(6)의 표면 거칠기 Ra를 2 ㎚ 이상이며 또한 3 ㎚ 이하로 형성해도 좋다.
또한, 실시형태 1에 따른 웨이퍼의 가공 방법에서는, 연마 단계(ST4)에 있어서 이용하는 연마 패드(33)의 직경은, 예컨대, 450 ㎜이고, 연마 패드(33)의 두께는, 예컨대, 4 ㎜이다. 또한, 실시형태 1에 따른 웨이퍼의 가공 방법에서는, 연마 단계(ST4)에 있어서, 스핀들(34)의 회전수는, 예컨대, 500 rpm이고, 척 테이블(31)의 회전수는, 505 rpm이며, 슬러리의 공급량은, 0.2 L/min이다. 웨이퍼의 가공 방법은, 연마 단계(ST4)에 있어서, 가공 조건대로 웨이퍼(1)의 이면(6)을 연마하면 종료한다.
또한, 웨이퍼의 가공 방법에서는, 연마 조건이 결정 완료가 아니라고 판정하면(단계(ST1): No), 연마 조건 선정 단계(ST5)로 진행한다.
(연마 조건 선정 단계)
도 9는 도 2에 도시된 웨이퍼의 가공 방법의 연마 조건 선정 단계 전의 웨이퍼의 주요부의 단면도이다. 연마 조건 선정 단계(ST5)는, 연마 단계(ST4)의 연마 조건을 결정하기 위해서, 연삭 단계(ST3) 실시 후의 웨이퍼(1)를 연마하고, 연마된 후의 웨이퍼(1)의 이면(6) 측의 표면 거칠기 Ra를, 연마 패드(33)의 압박력 또는 연마 시간마다 측정하여, 연마 단계(ST4)에서 마무리하는 표면 거칠기 Ra에 대응하는 연마 조건을 선정하는 단계이다.
연마 조건 선정 단계(ST5)에서는, 먼저, 연삭 단계(ST3)가 실시된 웨이퍼(1)를 복수 준비하고, 각 웨이퍼(1)마다 연마 조건을 상이하게 해서, 연마 단계(ST4)와 마찬가지로, 연마 장치(30)를 이용하여, 웨이퍼(1)의 이면(6)을 연마하여, 연삭 변형층(7)을 박화하고 연삭 변형층(7)의 표면 즉 웨이퍼(1)의 이면(6)을 평탄화하여 게터링층(7-1)을 형성한다. 연마 조건 선정 단계(ST5)에서는, 도 9에 도시된 연삭 단계(ST3) 후의 웨이퍼에 있어서, 가공 조건마다 즉 연마 패드(33)의 압박력 또는 연마 시간마다, 연삭 변형층(7)의 제거량(102)과 잔여량[연삭 변형층(7)의 두께(103)로부터 제거량(102)을 제외한 양](104)이 상이하여, 연마 후의 게터링층(7-1)의 표면 즉 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가 상이하다. 한편, 잔여량(104)은, 연마 단계(ST4) 후의 게터링층(7-1)의 두께이기도 하다.
실시형태 1에 있어서, 연마 조건 선정 단계(ST5)의 제거량(102)이 클수록, 게터링층(7-1)의 표면 즉 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가 작아진다. 한편, 실시형태 1에서는, 웨이퍼(1)의 분할 후의 디바이스(5)는, 게터링층(7-1)의 표면의 표면 거칠기 Ra가 커지면 게터링 능력(불순물을 포착하는 능력)이 향상되지만, 항절 강도가 저하된다.
연마 조건 선정 단계(ST5)에서는, 연마 패드(33)의 압박력 또는 연마 시간마다, 연마 후의 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra를 측정하여, 복수의 연마 조건 중 이면(6)의 표면 거칠기 Ra가, 연마 단계(ST4)에서 마무리하는 표면 거칠기인 1 ㎚를 초과하고 또한 10 ㎚ 이하의 범위 내인 가공 조건을, 연마 단계(ST4)의 가공 조건으로서 선정한다. 한편, 연마 조건 선정 단계(ST5)에서는, 연마 후의 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하의 범위 내인 가공 조건이 복수 존재한 경우에는, 웨이퍼(1)의 분할 후의 디바이스(5)에 요구되는 게터링 능력과 항절 강도를 고려하여, 가공 조건을 선정하는 것이 바람직하다. 웨이퍼의 가공 방법은, 연마 단계(ST4)의 가공 조건을 선정하면, 보호 부재 접착 단계(ST2)로 진행한다.
실시형태 1에 따른 웨이퍼의 가공 방법은, 웨이퍼(1)의 이면(6)을 연삭하는 연삭 단계(ST3) 후의 연마 단계(ST4)에 있어서, 연삭 변형층(7)을 완전히 제거하지 않고, 약간 연삭 변형층(7)을 잔존시키도록 연마에 의한 제거량(102)을 설정하고 나서 연마 단계(ST4)에 있어서 웨이퍼(1)의 이면(6)을 연마한다. 이 때문에, 웨이퍼의 가공 방법은, 항절 강도를 향상시키면서 게터링 능력을 갖는 게터링층(7-1)을 형성한 상태로 웨이퍼(1)의 가공을 종료하기 때문에, 효율적인 웨이퍼의 박화와 연마를 실시할 수 있다. 그 결과, 웨이퍼의 가공 방법은, 연마 단계(ST4) 후에 또한 게터링 능력을 부여하기 위한 공정이 불필요해져, 소요 공정수의 증가를 억제하면서도 웨이퍼(1) 및 웨이퍼(1)로부터 개개로 개편화된 디바이스(5)에 게터링 능력을 부여할 수 있다고 하는 효과를 발휘한다.
또한, 실시형태 1에 따른 웨이퍼의 가공 방법은, 연마 조건 선정 단계(ST5)에 있어서, 연삭 단계(ST3) 실시 후의 웨이퍼(1)를 연마 단계(ST4)와 마찬가지로 가공 조건을 상이하게 해서 복수 연마하여, 적절한 연마 조건을 선정한다. 그 결과, 웨이퍼의 가공 방법은, 연마 단계(ST4) 후에 또한 게터링 능력을 부여하기 위한 공정을 불필요하게 하면서도 웨이퍼(1)로부터 개개로 개편화된 디바이스(5)에의 게터링 능력의 부여와 항절 강도의 향상을 도모할 수 있다.
또한, 실시형태 1에 따른 웨이퍼의 가공 방법은, 연마 단계(ST4)에서는, 연삭 변형층(7)의 표면 즉 웨이퍼(1)의 이면(6)의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록, 웨이퍼(1)의 이면(6)을 연마하기 때문에, 연마 단계(ST4) 후에 또한 게터링 능력을 부여하기 위한 공정을 불필요하게 하면서도 웨이퍼(1)로부터 개개로 개편화된 디바이스(5)에의 게터링 능력의 부여와 항절 강도의 향상을 도모할 수 있다.
〔실시형태 2〕
본 발명의 실시형태 2에 따른 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 10은 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 도시한 사시도이다. 도 11은 도 10 중의 XI-XI선을 따르는 단면도이다. 도 12는 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 후의 웨이퍼를 도시한 사시도이다. 도 13은 도 12 중의 XIII-XIII선을 따르는 단면도이다. 도 14는 도 13 중의 XIV를 확대하여 도시한 도면이다. 한편, 도 10, 도 11, 도 12, 도 13 및 도 14에 있어서, 실시형태 1과 동일 부분에 동일한 부호를 붙이고 설명을 생략한다.
실시형태 2에 따른 웨이퍼의 가공 방법은, 가공 대상인 웨이퍼(1-2)가 상이한 것 이외에, 실시형태 1과 동일하다. 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼(1-2)는, 도 10 및 도 11에 도시된 바와 같이, 복수의 디바이스 칩(10)과, 원판형의 지지 기판(11)과, 몰드 수지(12)를 구비한다.
디바이스 칩(10)은, 예컨대, 실시형태 1에 나타난 웨이퍼(1)가 분할 예정 라인(4)을 따라 분할되는 등 하여 제조되는 것이다. 디바이스 칩(10)은, 지지 기판(11) 상에 디바이스(5)가 형성된 표면(3)이 겹쳐져, 지지 기판(11) 상에 등간격으로 탑재되어 있다. 실시형태 2에 있어서, 지지 기판(11)은, 디바이스 칩(10)의 전극과 접속되는 도시하지 않은 배선층을 구비하는 것이지만, 본 발명에서는, 이것에 한정되지 않는다. 몰드 수지(12)는, 합성 수지로 이루어지고 지지 기판(11) 상의 복수의 디바이스 칩(10)을 피복하고 있다. 이와 같이, 실시형태 2에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼(1-2)는, 지지 기판(11) 상에 탑재된 디바이스 칩(10)이 몰드 수지(12)로 덮여진 소위 패키지 웨이퍼이다.
실시형태 2에 따른 웨이퍼의 가공 방법은, 실시형태 1과 마찬가지로, 보호 부재 접착 단계(ST2)와, 연삭 단계(ST3)와, 연마 단계(ST4)와, 연마 조건 선정 단계(ST5)를 포함한다. 실시형태 2에 따른 웨이퍼의 가공 방법은, 보호 부재 접착 단계(ST2)에서는, 도 12에 도시된 바와 같이, 웨이퍼(1-2)의 지지 기판(11)의 표면(11-1) 측에 보호 부재인 점착 테이프(200)를 접착한다. 실시형태 2에 따른 웨이퍼의 가공 방법은, 연삭 단계(ST3)에서는, 웨이퍼(1-2)의 점착 테이프(200) 측을 연삭 장치(20)의 척 테이블(21)로 유지하고, 연삭 지석(23)으로 웨이퍼(1-2)의 이면인 몰드 수지(12)의 표면(12-1)을 연삭하여, 도 12 및 도 13에 도시된 바와 같이, 웨이퍼(1-2)를 몰드 수지(12)의 표면(12-1) 측에 디바이스 칩(10)이 노출될 때까지 몰드 수지(12)를 연삭하여, 디바이스 칩(10)의 표면(3)의 뒤쪽인 이면(6)에 연삭 변형층(7)을 형성한다.
실시형태 2에 따른 웨이퍼의 가공 방법은, 연마 단계(ST4)에서는, 웨이퍼(1-2)의 몰드 수지(12)의 표면(12-1) 및 연삭으로 노출된 디바이스 칩(10)의 이면(6)에 슬러리를 공급하면서 실시형태 1과 마찬가지로 연삭 변형층(7)이 약간 잔존하는 상태가 될 때까지, 웨이퍼(1-2)의 몰드 수지(12) 측의 이면(6) 및 표면(12-1)을 연마하여, 도 14에 도시된 바와 같이, 디바이스 칩(10)의 이면(6)에 실시형태 1과 동일한 표면 거칠기 Ra의 게터링층(7-1)을 형성한다.
실시형태 2에 따른 웨이퍼의 가공 방법은, 실시형태 1과 마찬가지로, 웨이퍼(1-2)의 각 디바이스 칩(10)의 이면(6)을 연삭하는 연삭 단계(ST3) 후의 연마 단계(ST4)에 있어서, 연삭 변형층(7)을 완전히 제거하지 않고, 약간 연삭 변형층(7)을 잔존시키도록 연마에 의한 제거량(102)을 설정하고 나서 연마 단계(ST4)에 있어서 웨이퍼(1-2)의 이면(6)을 연마한다. 그 결과, 실시형태 2에 따른 웨이퍼의 가공 방법은, 실시형태 1과 마찬가지로, 연마 단계(ST4) 후에 또한 게터링 능력을 부여하기 위한 공정이 불필요해져, 소요 공정수의 증가를 억제하면서도 웨이퍼(1-2) 및 웨이퍼(1-2)로부터 개개로 개편화된 디바이스(5)를 포함하는 디바이스 칩(10)에 게터링 능력을 부여할 수 있다고 하는 효과를 발휘한다.
또한, 실시형태 2에 따른 웨이퍼의 가공 방법은, 연마 단계(ST4)에 있어서, 연삭 변형층(7)을 완전히 제거하지 않고, 약간 연삭 변형층(7)을 잔존시키도록 연마하고, 잔존한 연삭 변형층(7)을 게터링층(7-1)으로 하기 때문에, 특히, 지지 기판(11) 상에 배치된 디바이스 칩(10)을 몰드 수지(12)로 피복한 패키지 웨이퍼인 웨이퍼(1-2)의 가공에 따른 소요 공정수를 억제하면서도 디바이스 칩(10)에 게터링층(7-1)을 형성할 수 있다.
다음으로, 본 발명의 발명자는, 본 발명의 웨이퍼의 가공 방법의 효과를 확인하였다. 결과를 표 1에 나타낸다.
압박력 연마 시간 표면 거칠기 Ra 게터링 능력 항절 강도
비교예 1 25 ㎪ 2 min 1 nm 이하 × ○
본 발명품 1 15 ㎪ 60 sec 2 nm 내지 3 nm ○ ○
본 발명품 2 15 ㎪ 30 sec 4 nm 내지 6 nm ○ ○
본 발명품 3 15 ㎪ 15 sec 7 nm 내지 8 nm ○ ○
비교예 2 15 ㎪ 5 sec 10 nm 초과 ○ ×
표 1에서는, 본 발명의 발명자는, 연삭 단계(ST3) 후의 복수의 웨이퍼(1)를 연마 조건을 상이하게 해서 연마 단계(ST4)와 동일하게 연마하여, 비교예 1, 비교예 2, 본 발명품 1, 본 발명품 2 및 본 발명품 3을 생성하였다. 본 발명의 발명자는, 비교예 1, 비교예 2, 본 발명품 1, 본 발명품 2 및 본 발명품 3 각각에 있어서 잔존한 연삭 변형층(7) 즉 게터링층(7-1)의 표면의 표면 거칠기 Ra, 게터링 능력, 분할 후의 항절 강도를 확인하였다. 한편, 표 1의 비교예 1, 비교예 2, 본 발명품 1, 본 발명품 2 및 본 발명품 3 각각에 있어서, 연삭 단계(ST3) 후의 웨이퍼(1)의 연삭 변형층(7)의 표면의 표면 거칠기 Ra는, 약 10 ㎚였다.
비교예 1의 연마 조건은, 연마 패드(33)의 압박력을 25 ㎪로 하고, 연마 시간을 2 min으로 하였다. 비교예 2의 연마 조건은, 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간을 5 sec로 하였다. 본 발명품 1의 연마 조건은, 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간을 60 sec로 하였다. 본 발명품 2의 연마 조건은, 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간을 30 sec로 하였다. 본 발명품 3의 연마 조건은, 연마 패드(33)의 압박력을 15 ㎪로 하고, 연마 시간을 15 sec로 하였다.
비교예 1의 게터링층(7-1)의 표면의 표면 거칠기 Ra는, 1 ㎚ 이하이고, 비교예 2의 게터링층(7-1)의 표면의 표면 거칠기 Ra는, 10 ㎚를 초과하였다. 또한, 본 발명품 1의 게터링층(7-1)의 표면의 표면 거칠기 Ra는, 2 ㎚ 이상이며 또한 3 ㎚ 이하이고, 본 발명품 2의 게터링층(7-1)의 표면의 표면 거칠기 Ra는, 4 ㎚ 이상이며 또한 6 ㎚ 이하이고, 본 발명품 3의 게터링층(7-1)의 표면의 표면 거칠기 Ra는, 7 ㎚ 이상이며 또한 8 ㎚ 이하였다.
또한, 표 1은 개개로 개편 후에 요구되는 게터링 능력을 갖는 것을 동그라미로 나타내고, 요구되는 게터링 능력을 갖지 않는 것을 가위표로 나타낸다. 또한, 표 1은 개개로 개편 후에 요구되는 항절 강도를 갖는 것을 동그라미로 나타내고, 요구되는 항절 강도를 갖지 않는 것을 가위표로 나타낸다.
표 1에 의하면, 비교예 1은, 게터링 능력이 가위표인 데 대해, 본 발명품 1, 본 발명품 2 및 본 발명품 3은, 게터링 능력이 동그라미였다. 따라서, 표 1에 의하면, 연삭 단계(ST3) 후의 웨이퍼(1, 1-2)를 잔존한 연삭 변형층(7) 즉 게터링층(7-1)의 표면의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록 연마 단계(ST4)에 있어서 연마함으로써, 요구되는 게터링 능력을 부여할 수 있는 것이 명백해졌다.
또한, 표 1에 의하면, 비교예 2는, 항절 강도가 가위표인 데 대해, 본 발명품 1, 본 발명품 2 및 본 발명품 3은, 항절 강도가 동그라미였다. 따라서, 표 1에 의하면, 연삭 단계(ST3) 후의 웨이퍼(1, 1-2)를 잔존한 연삭 변형층(7) 즉 게터링층(7-1)의 표면의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록 연마 단계(ST4)에 있어서 연마함으로써, 요구되는 항절 강도를 부여할 수 있는 것이 명백해졌다. 따라서, 표 1에 의하면, 연삭 단계(ST3) 후의 웨이퍼(1, 1-2)를 게터링층(7-1)의 표면의 표면 거칠기 Ra가 1 ㎚를 초과하고 또한 10 ㎚ 이하가 되도록 연마 단계(ST4)에 있어서 연마함으로써, 요구되는 게터링 능력과 항절 강도의 양방을 부여할 수 있고, 연마 단계(ST4) 후에 또한 게터링 능력을 부여하기 위한 공정을 불필요하게 하면서도 게터링 능력의 부여와 항절 강도의 향상을 도모할 수 있는 것이 명백해졌다.
한편, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지로 변형하여 실시할 수 있다.
1: 웨이퍼 1-2: 웨이퍼(패키지 웨이퍼)
3, 11-1: 표면 6: 이면
7: 연삭 변형층 7-1: 게터링층
11: 지지 기판 12: 몰드 수지
12-1: 몰드 수지의 표면(웨이퍼의 이면) 21: 척 테이블
22: 유지면 23: 연삭 지석
33: 연마 패드 200: 점착 테이프(보호 부재)
ST2: 보호 부재 접착 단계 ST3: 연삭 단계
ST4: 연마 단계 ST5: 연마 조건 선정 단계

Claims (4)

  1. 웨이퍼를 박화(薄化)하는 웨이퍼의 가공 방법으로서,
    상기 웨이퍼의 표면 측에 보호 부재를 접착하는 보호 부재 접착 단계와,
    상기 웨이퍼의 보호 부재 측을 척 테이블의 유지면으로 유지하고, 지립을 본드재로 고정한 연삭 지석으로 상기 웨이퍼의 이면 측을 연삭하여 박화하는 연삭 단계와,
    상기 연삭 단계 후, 상기 웨이퍼의 이면 측에 슬러리를 공급하면서 회전하는 연마 패드를 압박하여, 연삭으로 형성된 연삭 변형층이 약간 잔존하는 상태가 될 때까지 상기 웨이퍼의 이면 측을 연마하여 게터링층을 생성하는 연마 단계를 포함하는, 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 연마 단계의 연마 조건을 결정하기 위해서, 상기 연삭 단계 실시 후의 상기 웨이퍼를 연마하고, 연마된 후의 상기 웨이퍼의 상기 이면 측의 표면 거칠기를, 상기 연마 패드의 압박력 또는 연마 시간마다 측정하여, 상기 연마 단계에서 마무리하는 표면 거칠기에 대응하는 연마 조건을 선정하는 연마 조건 선정 단계를 더 포함하는, 웨이퍼의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 연마 단계에서는, 상기 연삭 변형층의 표면 거칠기가 1 ㎚를 초과하고 10 ㎚ 이하가 되도록 상기 웨이퍼의 이면 측을 연마하는 것인, 웨이퍼의 가공 방법.
  4. 제1항 또는 제2항에 있어서, 상기 웨이퍼는, 판형의 지지 기판에 탑재된 디바이스 칩이 몰드 수지로 덮여진 패키지 웨이퍼이고,
    상기 연삭 단계에서는, 상기 디바이스 칩이 노출될 때까지 몰드 수지 측을 연삭하며,
    상기 연마 단계에서는, 연삭으로 노출된 상기 디바이스 칩의 표면에 상기 연삭 변형층이 약간 잔존하는 상태가 될 때까지 패키지 웨이퍼의 상기 몰드 수지 측의 면을 연마하는 것인, 웨이퍼의 가공 방법.
KR1020190122419A 2018-10-03 2019-10-02 웨이퍼의 가공 방법 KR20200038424A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-188268 2018-10-03
JP2018188268A JP7175698B2 (ja) 2018-10-03 2018-10-03 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20200038424A true KR20200038424A (ko) 2020-04-13

Family

ID=70081812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190122419A KR20200038424A (ko) 2018-10-03 2019-10-02 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP7175698B2 (ko)
KR (1) KR20200038424A (ko)
CN (1) CN110993494A (ko)
TW (1) TWI818091B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114161258A (zh) * 2021-12-10 2022-03-11 中国电子科技集团公司第四十六研究所 一种氧化镓晶片防解理的边缘磨削方法
CN114393497B (zh) * 2022-01-27 2023-12-19 江门市鸿华金属制品有限公司 一种不锈钢制品的抛光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871617B2 (ja) 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP6192778B2 (ja) 2016-07-07 2017-09-06 株式会社ディスコ シリコンウエーハの加工装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006249B2 (ja) * 1991-12-24 2000-02-07 信越半導体株式会社 半導体ウェーハの研磨装置
JP5060755B2 (ja) * 2006-09-29 2012-10-31 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
JP2009238853A (ja) * 2008-03-26 2009-10-15 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP2015053468A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP6410490B2 (ja) * 2014-06-27 2018-10-24 株式会社ディスコ デバイスウェーハの評価方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871617B2 (ja) 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP6192778B2 (ja) 2016-07-07 2017-09-06 株式会社ディスコ シリコンウエーハの加工装置

Also Published As

Publication number Publication date
TW202015121A (zh) 2020-04-16
TWI818091B (zh) 2023-10-11
JP7175698B2 (ja) 2022-11-21
CN110993494A (zh) 2020-04-10
JP2020057710A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US8029335B2 (en) Wafer processing method
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
CN107895693B (zh) 晶片的加工方法
JP5916513B2 (ja) 板状物の加工方法
US20080318362A1 (en) Manufacturing Method of Semiconductor Integrated Circuit Device
KR20200038424A (ko) 웨이퍼의 가공 방법
JP4878738B2 (ja) 半導体デバイスの加工方法
JP2008277602A (ja) 半導体集積回路装置の製造方法
JP4961183B2 (ja) 半導体ウェーハの加工方法
JP2011249499A (ja) ウェーハの加工方法
JP5119614B2 (ja) ウェーハ外周部研削方法
KR102320761B1 (ko) 웨이퍼의 가공 방법 및 연마 장치
JP7313775B2 (ja) ウェーハの加工方法
CN111438580B (zh) 被加工物的加工方法
JP6194210B2 (ja) 研削ホイール及びウエーハの加工方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JPS6381934A (ja) ウエハおよびその製造方法
JP2005251909A (ja) ドレッシング方法
JP2023128351A (ja) 加工方法
JP2000068556A (ja) 窒化物半導体ウエハの研削装置及び研削方法
JP2020061501A (ja) ウェーハの加工方法
JP2000216117A (ja) 高平坦度ウェ―ハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal