KR20200031749A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200031749A
KR20200031749A KR1020180110455A KR20180110455A KR20200031749A KR 20200031749 A KR20200031749 A KR 20200031749A KR 1020180110455 A KR1020180110455 A KR 1020180110455A KR 20180110455 A KR20180110455 A KR 20180110455A KR 20200031749 A KR20200031749 A KR 20200031749A
Authority
KR
South Korea
Prior art keywords
layer
substrate
electrode
transistor
conductive layer
Prior art date
Application number
KR1020180110455A
Other languages
English (en)
Other versions
KR102562902B1 (ko
Inventor
정윤모
서일훈
윤주선
이대우
이탁영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180110455A priority Critical patent/KR102562902B1/ko
Priority to US16/502,224 priority patent/US10886305B2/en
Priority to CN201910830550.9A priority patent/CN110911445A/zh
Publication of KR20200031749A publication Critical patent/KR20200031749A/ko
Application granted granted Critical
Publication of KR102562902B1 publication Critical patent/KR102562902B1/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3258—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은 표시장치를 개시한다.
본 발명의 일 실시예에 따른 표시장치는, 기판; 상기 기판 상의 반도체층; 상기 반도체층 상의 게이트 전극; 및 상기 게이트 전극 상에 배치되고, 직류전압원과 전기적으로 연결되고, 상기 기판과 컨택하는 도전층;을 포함한다.

Description

표시장치{Display apparatus}
본 발명의 실시예들은 표시장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 표시 장치는 박막 트랜지스터(Thin Film Transistor: TFT), 커패시터, 및 복수의 배선을 포함하는 어레이 기판을 포함한다. 어레이 기판은 TFT, 커패시터, 및 배선 등의 미세 패턴으로 이루어지고, 상기 TFT, 커패시터 및 배선 간의 복잡한 연결에 의해 표시 장치가 작동된다.
최근 콤팩트하고 해상도가 높은 표시장치에 대한 요구가 증가함에 따라, 표시장치에 포함된 TFT, 커패시터 및 배선들 간의 효율적인 공간 배치, 연결 구조, 구동 방식 및 구현되는 영상의 품질 개선에 대한 요구가 높아지고 있다.
본 발명의 실시예들은 잔상 현상을 방지할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는, 유기물을 포함하는 절연성의 기판; 상기 기판 상의 반도체층; 상기 반도체층 상의 게이트 전극; 및 직류전압원과 전기적으로 연결되고, 상기 기판과 컨택하는 도전층;을 포함한다.
상기 표시장치는, 상기 도전층이 배치된 층과 다른 층에 배치되고, 상기 도전층과 전기적으로 연결된 전원선;을 더 포함할 수 있다.
상기 기판은, 적어도 하나의 유기층; 및 상기 적어도 하나의 유기층과 교대로 적층된 적어도 하나의 무기층;을 포함할 수 있다.
상기 도전층은 상기 적어도 하나의 유기층 중 상부 유기층과 컨택할 수 있다.
상기 기판은, 제1 유기층; 상기 제1 유기층 상의 제1 무기층; 상기 제1 무기층 상의 제2 유기층; 및 상기 제2 유기층 상의 제2 무기층;을 포함할 수 있다.
상기 기판은, 상기 제1 무기층과 상기 제2 유기층 사이의 무기 도전층;을 더 포함할 수 있다.
상기 도전층은 상기 기판의 상기 무기 도전층과 컨택할 수 있다.
상기 무기 도전층은 도전성 수소화 비정질 실리콘 또는 도전성 산화물을 포함할 수 있다.
상기 표시장치는, 상기 기판과 상기 도전층 사이에, 상기 반도체층의 일부를 노출하는 제1 컨택홀 및 상기 기판의 일부를 노출하는 제2 컨택홀을 구비한 적어도 하나의 절연층;을 포함하고, 상기 도전층은 상기 제1 컨택홀을 통해 상기 반도체층과 컨택하고, 상기 제2 컨택홀을 통해 상기 기판과 컨택할 수 있다.
상기 표시장치는, 상기 기판과 상기 도전층 사이에, 상기 반도체층의 일부 및 상기 기판의 일부를 노출하는 제3 컨택홀을 구비한 적어도 하나의 절연층;을 포함하고, 상기 도전층은 상기 제3 컨택홀을 통해 상기 반도체층 및 상기 기판과 컨택할 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 유기물을 포함하는 절연성의 기판; 상기 기판 상에 배열된 복수의 화소들; 및 상기 복수의 화소들로 직류전압을 인가하고, 상기 기판과 컨택하는 적어도 하나의 도전층;을 포함한다.
상기 도전층은 상기 기판과 컨택하는 컨택부가 상기 복수의 화소들 각각에 위치할 수 있다.
상기 도전층은 상기 기판과 컨택하는 컨택부가 상기 복수의 화소들 중 일부 화소들에 위치할 수 있다.
상기 도전층은 행 방향으로 연장되고, 상기 행 방향의 화소들 각각의 구동 트랜지스터와 중첩할 수 있다.
상기 표시장치는, 상기 도전층이 배치된 층과 다른 층에 열 방향으로 연장되고, 상기 도전층과 전기적으로 연결된 전원선;을 더 포함할 수 있다.
상기 도전층은, 상기 복수의 화소들로 제1 직류전압을 인가하는 제1 전원선 및 상기 복수의 화소들로 제2 직류전압을 인가하는 제2 전원선 중 적어도 하나를 포함할 수 있다.
상기 도전층은, 상기 복수의 화소들 각각의 트랜지스터의 반도체층과 컨택할 수 있다.
상기 기판은, 적어도 하나의 유기층; 및 적어도 하나의 무기층;을 포함하고, 상기 도전층은 상기 적어도 하나의 유기층과 컨택할 수 있다.
상기 기판은, 제1 유기층; 상기 제1 유기층 상의 제1 무기층; 상기 제1 무기층 상의 제2 유기층; 상기 제2 유기층 상의 제2 무기층; 및 상기 제1 무기층과 상기 제2 유기층 사이의 무기 도전층;을 포함하고, 상기 도전층은 상기 무기 도전층과 컨택할 수 있다.
본 발명의 실시예에 따른 표시장치는 잔상 현상을 방지하여 고품질의 영상을 제공할 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 표시장치의 하나의 화소의 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다.
도 7은 도 6의 A-A'를 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다.
도 9는 도 8의 B-B'를 따라 절단한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다.
도 11은 도 10의 C-C'를 따라 절단한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 표시장치(1)는 기판(110) 상에 구비된 적어도 하나의 트랜지스터(20) 및 도전층(30)을 포함할 수 있다.
표시장치(1)는 유기 발광 표시장치, 액정 표시장치, 전기영동 표시장치 및 일렉트로웨팅 표시장치 등 다양한 표시장치를 포함할 수 있다. 이하에서는 유기 발광 표시장치를 예로서 설명한다.
기판(110)은 가요성 기판일 수 있다. 기판(110)은 플라스틱 기판일 수 있다. 기판(110)은 유기물을 포함하는 절연성 기판일 수 있다. 기판(110)은 제1층(111), 제1층(111) 상의 제2층(113), 제2층(113) 상의 제3층(115) 및 제3층(115) 상의 제4층(117)의 적층 구조로 형성될 수 있다. 적층 구조의 가요성 기판은 유기물 단독으로 형성된 가요성 기판 대비 낮은 산소 투과율과 낮은 수분 투과율을 가지며, 높은 내구성을 가질 수 있다. 기판(110)은 투명한 재질의 기판, 즉 투광성 기판일 수 있다.
제1층(111)의 제1 두께는 제3층(115)의 제3 두께와 같을 수 있다. 제2층(113)의 제2 두께는 제4층(117)의 제4 두께와 같을 수 있다. 제1층(111)의 제1 두께 및 제3층(115)의 제3 두께는 제2층(113)의 제2 두께 및 제4층(117)의 제4 두께보다 두꺼울 수 있다.
제1층(111) 및 제3층(115)은 유기물을 포함하는 유기층일 수 있다. 제1층(111) 및 제3층(115)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, Polycarbonate), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 적어도 하나의 물질을 포함할 수 있다.
제2층(113) 및 제4층(117)은 무기물을 포함하는 무기층일 수 있다. 제2층(113) 및 제4층(117)은 산화규소(SiO2) 또는 질화규소(SiNx) 등을 포함할 수 있다. 제4층(117)은 단층막 또는 산화규소(SiO2)와 질화규소(SiNx)를 교대로 반복 적층한 다층막일 수 있다. 제2층(113) 및 제4층(117)은 기판(110)으로의 수분 및/또는 산소의 침투를 차단하는 베리어층으로 기능할 수 있다.
기판(110) 상에는 버퍼층(10)이 더 구비될 수 있다. 버퍼층(10)은 무기막 및 유기막 중 적어도 하나의 막으로 형성될 수 있다. 예를 들어, 버퍼층(10)은 기판(110)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 산화규소(SiO2) 및/또는 질화규소(SiNx)와 같은 무기물로 단층 또는 복수층으로 형성될 수 있다. 버퍼층(10)은 기판(110)의 최상층인 제4층(117) 상에 형성될 수 있다. 버퍼층(10)은 생략될 수 있다.
트랜지스터(20)는 반도체층(21), 게이트 전극(22), 소스 전극(23) 및 드레인 전극(24)을 포함하는 박막 트랜지스터일 수 있다. 트랜지스터(20)는 화소의 구동 트랜지스터일 수 있다.
반도체층(21)은 버퍼층(10) 상에 배치될 수 있다. 반도체층(21)은 다양한 물질을 함유할 수 있다. 예를 들면, 반도체층(21)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 예로서 반도체층(21)은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다. 반도체층(21)은 양 단의 소스 영역과 드레인 영역 및 소스 영역과 드레인 영역 사이의 게이트 전극(22)에 대응하는 채널 영역을 포함할 수 있다.
반도체층(21) 상에 게이트 전극(22)이 배치될 수 있다. 게이트 전극(22)은 다양한 도전성 물질을 포함할 수 있다. 예컨대, 게이트 전극(22)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
반도체층(21)과 게이트 전극(22) 사이에 제1 절연층(11)이 배치될 수 있다. 제1 절연층(11)은 무기 절연막일 수 있다. 제1 절연층(11)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다.
게이트 전극(22) 상에 반도체층(21)의 양 단과 각각 컨택하는 소스 전극(23) 및 드레인 전극(24)이 배치될 수 있다. 소스 전극(23) 및 드레인 전극(24)은 다양한 도전성 물질을 포함할 수 있다. 예컨대, 소스 전극(23) 및 드레인 전극(24)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(23) 및 드레인 전극(24)은 제1 절연층(11)과 제2 절연층(12)에 형성된 반도체층(21)의 양 단을 각각 노출하는 컨택홀을 통해 반도체층(21)과 컨택할 수 있다.
게이트 전극(22)과 소스 전극(23) 및 드레인 전극(24) 사이에 제2 절연층(12)이 배치될 수 있다. 제2 절연층(12)은 무기 절연막일 수 있다. 제2 절연층(12)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다. 다른 실시예에서 제2 절연층(12)은 유기 절연막일 수 있다.
도전층(30)은 도전층(30)과 기판(110) 사이의 적어도 하나의 절연층에 형성된 컨택홀(CH)을 통해 컨택부(CNT)에서 기판(110)과 컨택할 수 있다. 도전층(30)은 기판(110)의 제3층(115)과 컨택할 수 있다. 도전층(30)은 반도체층(21)과 다른 층에 배치될 수 있다. 도 1의 실시예에서 도전층(30)은 제2 절연층(12) 상에 배치되어 있다.
표시장치(1)의 구동 시 변동되는 전압에 의해 기판(110)의 유기층(예를 들어, 제3층(115))에 이동 전하(mobile charge)가 유도되고, 이는 트랜지스터(20)(특히, 구동 트랜지스터)의 반도체층(21)의 백 채널에 영향을 주어 트랜지스터(20) 특성에 영향을 줄 수 있다. 이에 따라 표시장치(1)의 잔상 현상 등에 따라 화질이 떨어지고 불량이 발생할 수 있다.
본 발명의 실시예는 트랜지스터(20)의 백 채널 전위가 안정적으로 유지되도록 기판(110)에 일정 전압을 인가하는 도전층(30)을 구비한다. 이에 따라, 제3층(115)의 전압을 균일하게 유지할 수 있다. 도전층(30)은 직류전압원과 전기적으로 연결될 수 있다.
도 2의 실시예에 따른 표시장치(2)는, 도 1에 도시된 제1층(111), 제1층(111) 상의 제2층(113), 제2층(113) 상의 제3층(115) 및 제3층(115) 상의 제4층(117)의 적층 구조를 갖는 기판(110)에서, 제2층(113)과 제3층(115) 사이에 제5층(114)이 추가되었다. 그 외 구성은 도 1에 도시된 실시예와 동일하므로 상세한 설명은 생략한다.
제5층(114)은 무기물을 포함하는 무기층일 수 있다. 제5층(114)은 N형 또는 P형으로 도핑되어 도전성을 갖는 수소화 비정질 실리콘(a-Si:H) 또는 IGZO:Hx 등의 도전성 산화물을 포함할 수 있다.
본 발명의 실시예는, 제3층(115)의 이동 전하에 기인한 제3층(115) 내 전압의 균일도가 충분하지 않은 경우, 도전성을 갖는 제5층(114)을 추가함으로써 제3층(115)의 전압 균일도를 유지할 수 있다.
도 3의 실시예에 따른 표시장치(3)는, 도 2에 도시된 기판(110)의 적층 구조에서, 도전층(30)이 제5층(114)과 컨택하는 점에서 도 2에 도시된 표시장치(2)와 차이가 있다. 그 외 구성은 도 1 및 도 2에 도시된 실시예와 동일하므로 상세한 설명은 생략한다.
본 발명의 실시예는, 제3층(115)의 이동 전하에 기인한 제3층(115) 내 전압의 균일도가 충분하지 않은 경우, 도전성을 갖는 제5층(114)을 추가하고, 도전층(30)과 기판(110)의 컨택부(CNT)가 제5층(114)에 형성됨으로써 제3층(115)의 전압 균일도를 유지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시장치(4)는 기판(110)을 구비한다. 기판(110)은 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함한다.
기판(110)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 기판(110)의 주변영역(PA)에는 표시영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들이 위치할 수 있다.
화소(PX)는 제1 색을 발광하는 제1 화소, 제2 색을 발광하는 제2 화소 및 제3 색을 발광하는 제3 화소를 포함할 수 있다. 제1 화소는 적색 화소이고, 제2 화소는 녹색 화소이고, 제3 화소는 청색 화소일 수 있다. 본 발명의 실시예는 이에 한정되지 않고, 서로 다른 색을 발광하는 하나 이상의 화소들을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 4의 표시장치의 하나의 화소의 등가 회로도이다.
화소(PX)는 빛을 발광하는 발광소자 및 복수의 배선들로부터 신호를 전달받아 발광소자를 구동하는 화소회로를 포함한다. 이하에서는 유기발광소자(organic light-emitting device, OLED)를 발광소자로 갖는 화소(PX)를 예로서 설명한다.
상기 배선들은 제1 주사신호(GI)를 전달하는 제1 주사선(GIL), 제2 주사신호(GW)를 전달하는 제2 주사선(GWL), 제3 주사신호(GB)를 전달하는 제3 주사선(GBL), 데이터 신호(DATA)를 전달하는 데이터선(DL), 및 제1 전원전압(ELVDD)을 전달하는 전원선(PL)을 포함할 수 있다. 한편, 본 발명은 이에 한정되지 않고, 도 2에 도시된 바와 같이 초기화 전압(Vint)을 전달하는 초기화선(VL), 및 발광 제어 신호(EM)를 전달하는 발광 제어선(EML)을 더 포함할 수 있다.
화소(PX)의 화소회로는 다수의 트랜지스터(T1 내지 T7) 및 커패시터(Cst 및 Cse)를 포함할 수 있다. 도 2의 제1 전극들(E11~E71) 및 제2 전극들(E12~E72)은 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라 소스전극(소스영역) 또는 드레인전극(드레인영역)일 수 있다.
제1 트랜지스터(T1)는 커패시터(Cst)의 제1 전극(Cst1)에 연결된 게이트 전극(G1), 제5 트랜지스터(T5)를 경유하여 전원선(PL)과 연결된 제1 전극(E11), 제6 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결된 제2 전극(E12)을 포함한다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광소자(OLED)에 전류를 공급한다.
제2 트랜지스터(T2)는 제2 주사선(GWL)에 연결된 게이트 전극(G2), 데이터선(DL)에 연결된 제1 전극(E21), 제1 트랜지스터(T1)의 제1 전극(E11)에 연결된 제2 전극(E22)을 포함한다. 제2 트랜지스터(T2)는 제2 주사선(GWL)을 통해 전달받은 제2 주사신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1 트랜지스터(T1)의 제1 전극(E11)으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)는 제2 주사선(GWL)에 연결된 게이트 전극(G3), 제1 트랜지스터(T1)의 제2 전극(E12)에 연결된 제1 전극(E31), 커패시터(Cst)의 제1 전극(Cst1), 제4 트랜지스터(T4)의 제2 전극(E42) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제2 전극(E32)을 포함한다. 제3 트랜지스터(T3)는 제2 주사선(GWL)을 통해 전달받은 제2 주사신호(GW)에 따라 턴온되어 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제1 주사선(GIL)에 연결된 게이트 전극(G4), 초기화선(VL)에 연결된 제1 전극(E41), 커패시터(Cst)의 제1 전극(Cst1), 제3 트랜지스터(T3)의 제2 전극(E32) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제2 전극(E42)을 포함한다. 제4 트랜지스터(T4)는 제1 주사선(GIL)을 통해 전달받은 제1 주사신호(GI)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전압을 초기화시키는 초기화 동작을 수행한다.
제5 트랜지스터(T5)는 발광 제어선(EML)에 연결된 게이트 전극(G5), 전원선(PL)에 연결된 제1 전극(E51), 제1 트랜지스터(T1)의 제1 전극(E11) 및 제2 트랜지스터(T2)의 제2 전극(E22)과 연결된 제2 전극(E52)을 포함한다.
제6 트랜지스터(T6)는 발광 제어선(EML)에 연결된 게이트 전극(G6), 제1 트랜지스터(T1)의 제2 전극(E12) 및 제3 트랜지스터(T3)의 제1 전극(E31)에 연결된 제1 전극(E61), 유기발광소자(OLED)의 화소전극에 연결된 제2 전극(E62)을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 발광 제어선(EML)을 통해 전달받은 발광 제어신호(EM)에 따라 동시에 턴온되어 유기발광소자(OLED)에 전류가 흐르게 된다.
제7 트랜지스터(T7)는 제3 주사선(GBL)과 연결된 게이트 전극(G7), 제6 트랜지스터(T6)의 제2 전극(E62) 및 유기발광소자(OLED)의 화소전극에 연결된 제1 전극(E71), 초기화선(VL)에 연결된 제2 전극(E72)을 포함한다. 제7 트랜지스터(T7)는 제3 주사선(GBL)을 통해 전달받은 제3 주사신호(GB)에 따라 턴온되어 초기화 전압(Vint)을 유기발광소자(OLED)의 화소전극에 전달하여 유기발광소자(OLED)의 화소전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제7 트랜지스터(T7)의 게이트 전극(G7)에 연결된 제3 주사선(GBL)은 다음 행 또는 이전 행의 제1 주사선(GIL) 또는 제2 주사선(GWL)일 수 있고, 제3 주사신호(GB)는 다음 행 또는 이전 행의 제1 주사신호(GI) 또는 제2 주사신호(GW)일 수 있다. 제7 트랜지스터(T7)는 생략될 수 있다.
커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된 제1 전극(Cst1) 및 전원선(PL)에 연결된 제2 전극(Cst2)을 포함한다. 커패시터(Cst)의 제1 전극(Cst1)은 제3 트랜지스터(T3)의 제2 전극(E32) 및 제4 트랜지스터(T4)의 제2 전극(E42)과도 연결된다.
유기발광소자(OLED)는 화소전극 및 화소전극에 대향하는 공통전극을 포함하고, 공통전극은 제2 전원전압(ELVSS)을 인가받을 수 있다.
유기발광소자(OLED)의 화소전극과 공통전극 사이에는 중간층을 포함한다. 중간층은 광을 방출하는 유기 발광층을 구비하며, 그 외에 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나가 더 배치될 수 있다. 그러나, 본 실시예는 이에 한정되지 아니하고, 화소전극과 공통전극의 사이에는 다양한 기능층이 더 배치될 수 있다.
유기 발광층은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 유기 발광층은 백색광을 방출할 수도 있다. 이 경우, 유기 발광층은 적색광을 방출하는 발광 물질, 녹색광을 방출하는 발광 물질 및 청색광을 방출하는 발광 물질이 적층된 구조를 포함하거나, 적색광을 방출하는 발광 물질, 녹색광을 방출하는 발광 물질 및 청색광을 방출하는 발광 물질이 혼합된 구조를 포함할 수 있다.
유기발광소자(OLED)는 제1 트랜지스터(T1)로부터 구동전류(Ioled)를 전달받아 소정의 색으로 발광함으로써 화상을 표시할 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다. 도 7은 도 6의 A-A'를 따라 절단한 단면도이다.
화소(PX)는 제1 방향으로 연장되는 복수의 배선들 및 제1 방향(열 방향)과 교차하는 제2 방향(행 방향)으로 연장되는 복수의 배선들이 교차하는 지점에 배치된다. 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 초기화선(VL) 및 발광 제어선(EML)은 제2 방향으로 연장된다. 데이터선(DL) 및 전원선(PL)은 제1 방향으로 연장된다.
화소회로의 제1 내지 제7 트랜지스터(T1 내지 T7)는 각각 소스 영역, 드레인 영역, 소스 영역과 드레인 영역 사이의 채널 영역을 포함하는 반도체층 및 채널 영역에 대응하는 위치에 반도체층과 절연 배치된 게이트 전극을 포함한다. 소스 영역은 도 5에 도시된 제1 전극 및 제2 전극 중 하나일 수 있고, 드레인 영역은 제1 전극 및 제2 전극 중 나머지 하나일 수 있다. 이하에서는 설명의 편의를 위해, 제1 전극 및 제2 전극으로 표기한다.
기판(110)은 가요성 기판일 수 있다. 기판(110)은 플라스틱 기판일 수 있다. 기판(110)은 유기물층 및 무기물층의 적층 구조로 형성될 수 있다. 예를 들어, 기판(110)은 도 1에 도시된 바와 같이, 제1층(111)/제2층(113)/제3층(115)/제4층(117), 즉 유기층/무기층/유기층/무기층의 적층 구조일 수 있다. 기판(110)의 최상층인 무기층은 배리어층으로 기능할 수 있다. 다른 예에서, 기판(110)은 도 2 및 도 3에 도시된 바와 같이, 제1층(111)/제2층(113)/제5층(114)/제3층(115)/제4층(117), 즉 유기층/무기층/도전성무기층/유기층/무기층의 적층 구조일 수 있다.
기판(110) 상에 반도체층(SEM)이 배치될 수 있다. 반도체층(SEM)은 다양한 물질을 함유할 수 있다. 예를 들면, 반도체층(SEM)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 예로서 반도체층(SEM)은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다. 반도체층(SEM)은 양 단의 소스 영역과 드레인 영역 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다. 소스 영역과 드레인 영역은 N형 불순물 또는 P형 불순물로 도핑될 수 있다. 제1 내지 제7 트랜지스터(T1 내지 T7)의 반도체층(SEM)은 동일층에 배치되며, 서로 연결되며 다양한 형상으로 굴곡질 수 있다.
기판(110)과 반도체층(SEM) 사이에 버퍼층(10)이 배치될 수 있다. 버퍼층(10)은 생략될 수 있다.
반도체층(SEM)과 게이트 전극(G1 내지 G7) 사이에는 제1 절연층(11, 도 7 참조)이 배치된다.
제1 내지 제7 트랜지스터(T1 내지 T7)의 게이트 전극(G1 내지 G7)과 동일층에 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 및 발광 제어선(EML)이 제2 방향으로 연장되며 배치된다. 제1 내지 제7 트랜지스터(T1 내지 T7)의 게이트 전극(G1 내지 G7) 상에는 제2 절연층(12, 도 7 참조)이 배치된다.
제1 트랜지스터(T1)는 제1 전극(E11), 제2 전극(E12), 채널 영역(C1)을 포함하는 반도체층 및 게이트 전극(G1)을 포함한다. 제1 트랜지스터(T1)의 게이트 전극(G1)은 평면상 채널 영역(C1)과 중첩한다. 제1 트랜지스터(T1)의 반도체층은 제1 전극(E11)과 제2 전극(E12) 사이에서 굴곡을 가짐으로써 채널 영역(C1)을 길게 형성할 수 있어, 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어질 수 있다. 제1 트랜지스터(T1)의 반도체층의 형상은 'ㄷ', 'ㄹ', 'S', 'M', 'W' 등의 굴곡 있는 형상 또는 구부러진 형상과 같이 다양한 실시예가 가능하다.
제2 트랜지스터(T2)는 제1 전극(E21), 제2 전극(E22), 채널 영역(C2)을 포함하는 반도체층 및 게이트 전극(G2)을 포함한다. 제2 트랜지스터(T2)의 게이트 전극(G2)은 평면상 채널 영역(C2)과 중첩한다. 제2 트랜지스터(T2)의 제1 전극(E21)은 제1 절연층(11) 내지 제3 절연층(13, 도 7 참조)의 컨택홀을 통해 데이터선(DL)과 전기적으로 연결된다. 제2 트랜지스터(T2)의 제2 전극(E22)은 제1 트랜지스터(T1)의 제1 전극(E11)과 연결된다.
제3 트랜지스터(T3)는 제1 전극(E31), 제2 전극(E32), 채널 영역(C3)을 포함하는 반도체층 및 게이트 전극(G3)을 포함한다. 제3 트랜지스터(T3)의 게이트 전극(G3)은 평면상 채널 영역(C3)과 중첩하고, 제2 주사선(GWL)의 일부에 의해 형성된다. 제3 트랜지스터(T3)의 제1 전극(E31)은 제1 트랜지스터(T1)의 제2 전극(E12)과 연결되고, 제2 전극(E32)은 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결전극에 의해 전기적으로 연결된다. 연결전극은 제3 트랜지스터(T3)의 제2 전극(E32)을 노출하는 제1 절연층(11) 내지 제3 절연층(13)의 컨택홀과 제1 트랜지스터(T1)의 게이트 전극(G1)을 노출하는 제2 절연층(12) 및 제3 절연층(13)의 컨택홀을 통해 제3 트랜지스터(T3)의 제2 전극(E32)과 제1 트랜지스터(T1)의 게이트 전극(G1)을 연결한다.
제4 트랜지스터(T4)는 제1 전극(E41), 제2 전극(E42), 채널 영역(C4)을 포함하는 반도체층 및 게이트 전극(G4)을 포함한다. 제4 트랜지스터(T4)의 게이트 전극(G4)은 평면상 채널 영역(C4)과 중첩하고, 제1 주사선(GIL)의 일부에 의해 형성된다. 제4 트랜지스터(T4)의 제1 전극(E41)은 연결전극에 의해 초기화선(VL)과 전기적으로 연결되고, 제2 전극(E42)은 제3 트랜지스터(T3)의 제2 전극(E32) 및 제1 트랜지스터(T1)의 게이트 전극(G1)과 전기적으로 연결된다. 연결전극은 제4 트랜지스터(T4)의 제1 전극(E41)을 노출하는 제1 절연층(11) 내지 제3 절연층(13)의 컨택홀과 초기화선(VL)을 노출하는 제3 절연층(13)의 컨택홀을 통해 제4 트랜지스터(T4)의 제1 전극(E41)과 초기화선(VL)을 연결한다. 초기화선(VL)은 저장 커패시터(Cst)의 제2 전극(Cst2)과 동일층에 배치된다.
제5 트랜지스터(T5)는 제1 전극(E51), 제2 전극(E52), 채널 영역(C5)을 포함하는 반도체층 및 게이트 전극(G5)을 포함한다. 제5 트랜지스터(T5)의 게이트 전극(G5)은 평면상 채널 영역(C5)과 중첩하고, 발광 제어선(EML)의 일부에 의해 형성된다. 제5 트랜지스터(T45)의 제1 전극(E51)은 자신의 일부를 노출하는 제1 절연층(11) 내지 제3 절연층(13)의 컨택홀을 통해 전원선(PL)과 전기적으로 연결되고, 제2 전극(E52)은 제1 트랜지스터(T1)의 제1 전극(E11)과 연결된다.
제6 트랜지스터(T6)는 제1 전극(E61), 제2 전극(E62), 채널 영역(C6)을 포함하는 반도체층 및 게이트 전극(G6)을 포함한다. 제6 트랜지스터(T6)의 게이트 전극(G6)은 평면상 채널 영역(C6)과 중첩하고, 발광 제어선(EML)의 일부에 의해 형성된다. 제6 트랜지스터(T6)의 제1 전극(E61)은 제1 트랜지스터(T1)의 제2 전극(E12)과 연결되고, 제2 전극(E62)은 유기발광소자(OLED)의 화소전극과 전기적으로 연결된다. 제6 트랜지스터(T6)의 제2 전극(E62)은 자신의 일부를 노출하는 제1 절연층(11) 내지 제3 절연층(13)의 컨택홀을 통해 제3 절연층(13) 상의 연결전극과 전기적으로 연결된다. 화소전극은 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된 연결전극 상부의 제5 절연층의 비아홀을 통해 연결전극과 전기적으로 연결됨으로써, 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된다.
제7 트랜지스터(T7)는 제1 전극(E71), 제2 전극(E72), 채널 영역(C7)을 포함하는 반도체층 및 게이트 전극(G7)을 포함한다. 제7 트랜지스터(T7)의 게이트 전극(G7)은 평면상 채널 영역(C7)과 중첩하고, 제3 주사선(GBL)의 일부에 의해 형성된다. 제7 트랜지스터(T7)의 제2 전극(E72)은 제4 트랜지스터(T4)의 제1 전극(E41)과 연결되고, 제1 전극(E71)은 제6 트랜지스터(T6)의 제2 전극(E62)과 연결된다.
커패시터(Cst)의 제1 전극(Cst1)은 제1 트랜지스터(T1)의 게이트 전극(G1)이다. 즉, 커패시터(Cst)의 제1 전극(Cst1)과 제1 트랜지스터(T1)의 게이트 전극(G1)은 일체(一體)인 것으로 이해될 수 있다. 커패시터(Cst)의 제1 전극(Cst1)은 인접한 화소와 분리되어 사각 형상으로 형성되어 있으며, 제1 주사선(GIL), 제2 주사선(GWL), 제3 주사선(GBL), 발광 제어선(EML)과 동일한 물질로 동일한 층에 형성된다.
커패시터(Cst)의 제2 전극(Cst2)은 제2 방향으로 인접한 화소들, 즉 동일 행의 화소들의 제2 전극(Cst2)과 연결된다. 커패시터(Cst)의 제2 전극(Cst2)은 제1 전극(Cst1) 전체를 커버하도록 제1 전극(Cst1)과 중첩하고, 제1 트랜지스터(T1)와 평면상 및 단면상 수직으로 중첩하는 구조를 갖는다. 커패시터(Cst)의 제1 전극(Cst1)과 제2 전극(Cst2) 사이의 제2 절연층(12)이 유전체층으로 기능한다. 커패시터(Cst)의 제2 전극(Cst2)은 제1 전극(Cst1)의 일부를 노출하는 컨택홀에 대응하는 위치에 개구를 구비한다.
커패시터(Cst)의 제2 전극(Cst2) 상에는 제3 절연층(13)이 배치된다. 제3 절연층(13) 상에 데이터선(DL) 및 전원선(PL)이 제1 방향으로 연장되며 배치된다. 전원선(PL)은 커패시터(Cst)의 제2 전극(Cst2)과 일부 중첩한다.
커패시터(Cst)의 제2 전극(Cst2)은 자신의 일부를 노출하는 제3 절연층(13)의 컨택홀(CH1)을 통해 전원선(PL)과 전기적으로 연결된다. 이에 따라 전원선(PL)은 제1 방향의 전원선으로 기능하고, 커패시터(Cst)의 제2 전극(Cst2)은 제2 방향의 전원선으로 기능하여, 전원선(PL)은 전체적으로 메쉬(mesh) 구조를 가질 수 있다. 또한 전원선(PL)은 제5 트랜지스터(T5)의 제1 전극(E51)과 전기적으로 연결된다.
커패시터(Cst)의 제2 전극(Cst2)과 동일층에 초기화선(VL)이 제2 방향으로 연장되며 배치된다. 데이터선(DL) 및 전원선(PL)은 제3 절연층(13, 도 7 참조) 상에 제1 방향으로 연장되며 배치된다.
한편, 화소(PX)에 제2 트랜지스터(T2)의 제1 전극(E21) 및 제2 전극(E22) 중 적어도 하나의 일부, 및/또는 제3 트랜지스터(T3)의 제1 전극(E31) 및 제2 전극(E32) 중 적어도 하나의 일부, 및/또는 제4 트랜지스터(T4)의 제1 전극(E41) 및 제2 전극(E42) 중 적어도 하나의 일부를 커버하는 차광부재(120)가 배치될수 있다.
차광부재(120)는 초기화선(VL)과 동일층에 배치될 수 있다. 차광부재(120)는 초기화선(VL)과 동일 물질을 포함할 수 있다. 차광부재(120)는 전원선(PL) 또는 초기화선(VL)과 전기적으로 연결될 수 있다. 차광부재(120)는 전원선(PL) 또는 초기화선(VL)과 연결되어 정전압을 인가받음으로써 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 주변의 다른 전기적 신호에 의해 영향받는 것을 차단할 수 있다. 즉, 차광부재(120)는 화소(PX)의 회로의 동작 특성을 향상시킬 수 있다.
도 7을 참조하면, 화소(PX)의 제1 트랜지스터(T1)는 제1 전극(E11), 제2 전극(E12) 및 채널 영역(C1)을 포함하는 반도체층과, 채널 영역(C1)에 대응하게 배치된 게이트 전극(G1)을 구비한다. 제1 트랜지스터(T1)와 평면상 및 단면상 수직으로 중첩하게 커패시터(Cst)가 구비된다. 커패시터(Cst)는 하부전극인 제1 전극(Cst1) 및 상부전극인 제2 전극(Cst2)을 구비한다.
커패시터(Cst)의 제2 전극(Cst2)은 제3 절연층(13)의 컨택홀(CH1)을 통해 전원선(PL)과 전기적으로 연결되고, 버퍼층(10)과 제1 내지 제3 절연층(11 내지 13)의 컨택홀(CH2)을 통해 컨택부(CNT)에서 기판(110)과 컨택한다. 커패시터(Cst)의 제2 전극(Cst2)은 기판(110)의 제3층(115) 또는 제5층(114)과 컨택한다. 즉, 커패시터(Cst)의 제2 전극(Cst2)은 도 1 내지 도 3의 도전층(30)에 대응한다. 컨택부(CNT)는 제1 트랜지스터(T1) 주변에 위치할 수 있다. 커패시터(Cst)의 제2 전극(Cst2)은 일정한 제1 전원전압(ELVDD)을 기판(110)에 제공함으로써, 기판(110)의 제3층(115)에 균일한 전압이 유지되도록 할 수 있다.
도 8은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다. 도 9는 도 8의 B-B'를 따라 절단한 단면도이다.
도 8의 실시예는 연결전극(310)이 도 1 내지 도 3의 도전층(30)에 대응하는 점에서 도 6의 실시예와 상이하다. 이하에서는 도 6 및 도 7과 상이한 구성을 중심으로 설명한다.
도 8 및 도 9를 참조하면, 연결전극(301)이 제3 절연층(13)의 컨택홀(CH3)을 통해 초기화선(VL)과 전기적으로 연결되고, 버퍼층(10)과 제1 내지 제3 절연층(11 내지 13)의 컨택홀(CH4)을 통해 컨택부(CNT)에서 기판(110)과 컨택한다. 즉, 연결전극(301)은 도 1 내지 도 3의 도전층(30)에 대응한다. 초기화선(VL)은 제2 절연층(12) 상에 배치되고, 연결전극(301)은 제3 절연층(13) 상에 배치된다.
컨택홀(CH4)은 제4 트랜지스터(T4)의 제1 전극(E41)의 일부 및 기판(110)의 일부를 노출한다. 연결전극(301)은 컨택홀(CH4)을 통해 제4 트랜지스터(T4)의 제1 전극(E41)의 일부 및 기판(110)과 컨택할 수 있다. 연결전극(301)은 기판(110)의 제3층(115) 또는 제5층(114)과 컨택할 수 있다. 연결전극(301)과 컨택하는 제4 트랜지스터(T4)의 제1 전극(E41)의 일부는 제7 트랜지스터(T7)의 제2 전극(E72)의 일부일 수 있다. 즉, 컨택부(CNT)는 제4 트랜지스터(T4) 및 제7 트랜지스터(T7) 주변에 위치할 수 있다.
연결전극(301)은 일정한 초기화 전압(Vint)을 기판(110)에 제공함으로써, 기판(110)의 제3층(115)에 균일한 전압이 유지되도록 할 수 있다.
도 10은 본 발명의 일 실시예에 따른 도 3에 도시된 화소의 화소회로를 나타낸 평면도이다. 도 11은 도 10의 C-C'를 따라 절단한 단면도이다.
도 10의 실시예는, 전원선(PL)이 도 1 내지 도 3의 도전층(30)에 대응하는 점에서 도 6의 실시예와 상이하다. 이하에서는 도 6 및 도 7과 상이한 구성을 중심으로 설명한다.
도 10 및 도 11을 참조하면, 전원선(PL)이 제1 내지 제3 절연층(11 내지 13)의 컨택홀(CH6)을 통해 제5 트랜지스터(T5)의 제1 전극(E51)과 전기적으로 연결되고, 버퍼층(10)과 제1 내지 제3 절연층(11 내지 13)의 컨택홀(CH5)을 통해 컨택부(CNT)에서 기판(110)과 컨택한다. 즉, 전원선(PL)은 도 1 내지 도 3의 도전층(30)에 대응한다. 전원선(PL)은 기판(110)의 제3층(115) 또는 제5층(114)과 컨택할 수 있다. 전원선(PL)은 제3 절연층(13) 상에 배치된다.
컨택홀(CH5)은 기판(110)의 일부를 노출하고, 컨택홀(CH6)은 제5 트랜지스터(T5)의 제1 전극(E51)의 일부를 노출한다. 전원선(PL)은 일정한 제1 전원전압(ELVDD)을 기판(110)에 제공함으로써, 기판(110)의 제3층(115)에 균일한 전압이 유지되도록 할 수 있다.
본 발명의 실시예에 따른 컨택부(CNT)는 제1 방향 및 제2 방향의 복수의 화소들 각각마다 구비될 수 있고, 일정 간격의 화소들에만 구비될 수도 있다.
본 발명의 실시예에 따라, 도 6에 도시된 컨택부(CNT), 도 8에 도시된 컨택부(CNT), 및 도 10에 도시된 컨택부(CNT) 중 적어도 하나가 화소들마다, 또는 일정 간격의 화소들에만 규칙적으로 구비될 수도 있다.
본 발명의 실시예에 따른 컨택부(CNT)는 전술된 실시예에 개시된 위치에 한정되지 않고, 화소 설계에 따라 일정 직류전압을 인가하는 배선이 화소 단위(각 화소 또는 일정 간격의 화소)로 기판과 컨택할 수 있는 위치에 구비되는 경우에 모두 적용될 수 있다.
본 발명의 실시예들에 따른 표시장치는 화소 내에, 일정 전압을 갖는 도전층과 기판이 컨택하는 컨택부를 구비하여 일정 전압을 기판으로 제공할 수 있다. 이에 따라 구동 트랜지스터 주변의 트랜지스터들의 동작에 따른 전압변동에도 기판의 유기층에 일정 전압이 유지되도록 하여 구동 트랜지스터의 백 채널의 전위를 안정적으로 유지할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목시계형 전자 기기 등의 휴대용 단말기에 적용될 수 있다. 표시장치는 휴대용 단말기에 한정되지 않고, 텔레비전 또는 외부 광고판과 같은 대형 전자 장비, 퍼스널 컴퓨터, 노트북 컴퓨터, 자동차 네비게이션 유닛, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다. 본 발명의 실시예는 전술된 예에 한정되지 않고, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 유기물을 포함하는 절연성의 기판;
    상기 기판 상의 반도체층;
    상기 반도체층 상의 게이트 전극; 및
    직류전압원과 전기적으로 연결되고, 상기 기판과 컨택하는 도전층;을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 도전층이 배치된 층과 다른 층에 배치되고, 상기 도전층과 전기적으로 연결된 전원선;을 더 포함하는 표시장치.
  3. 제1항에 있어서, 상기 기판은,
    적어도 하나의 유기층; 및
    상기 적어도 하나의 유기층과 교대로 적층된 적어도 하나의 무기층;을 포함하는, 표시장치.
  4. 제3항에 있어서,
    상기 도전층은 상기 적어도 하나의 유기층 중 상부 유기층과 컨택하는, 표시장치.
  5. 제1항에 있어서, 상기 기판은,
    제1 유기층;
    상기 제1 유기층 상의 제1 무기층;
    상기 제1 무기층 상의 제2 유기층; 및
    상기 제2 유기층 상의 제2 무기층;을 포함하는 표시장치.
  6. 제5항에 있어서, 상기 기판은,
    상기 제1 무기층과 상기 제2 유기층 사이의 무기 도전층;을 더 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 도전층은 상기 기판의 상기 무기 도전층과 컨택하는, 표시장치.
  8. 제6항에 있어서,
    상기 무기 도전층은 도전성 수소화 비정질 실리콘 또는 도전성 산화물을 포함하는, 표시장치.
  9. 제1항에 있어서,
    상기 기판과 상기 도전층 사이에, 상기 반도체층의 일부를 노출하는 제1 컨택홀 및 상기 기판의 일부를 노출하는 제2 컨택홀을 구비한 적어도 하나의 절연층;을 포함하고,
    상기 도전층은 상기 제1 컨택홀을 통해 상기 반도체층과 컨택하고, 상기 제2 컨택홀을 통해 상기 기판과 컨택하는, 표시장치.
  10. 제1항에 있어서,
    상기 기판과 상기 도전층 사이에, 상기 반도체층의 일부 및 상기 기판의 일부를 노출하는 제3 컨택홀을 구비한 적어도 하나의 절연층;을 포함하고,
    상기 도전층은 상기 제3 컨택홀을 통해 상기 반도체층 및 상기 기판과 컨택하는, 표시장치.
  11. 유기물을 포함하는 절연성의 기판;
    상기 기판 상에 배열된 복수의 화소들; 및
    상기 복수의 화소들로 직류전압을 인가하고, 상기 기판과 컨택하는 적어도 하나의 도전층;을 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 도전층이 상기 기판과 컨택하는 컨택부가 상기 복수의 화소들 각각에 위치하는, 표시장치.
  13. 제11항에 있어서,
    상기 도전층이 상기 기판과 컨택하는 컨택부가 상기 복수의 화소들 중 일부 화소들에 위치하는, 표시장치.
  14. 제11항에 있어서,
    상기 도전층은 행 방향으로 연장되고, 상기 행 방향의 화소들 각각의 구동 트랜지스터와 중첩하는, 표시장치.
  15. 제14항에 있어서,
    상기 도전층이 배치된 층과 다른 층에 열 방향으로 연장되고, 상기 도전층과 전기적으로 연결된 전원선;을 더 포함하는 표시장치.
  16. 제11항에 있어서, 상기 도전층은,
    상기 복수의 화소들로 제1 직류전압을 인가하는 제1 전원선 및 상기 복수의 화소들로 제2 직류전압을 인가하는 제2 전원선 중 적어도 하나를 포함하는, 표시장치.
  17. 제11항에 있어서, 상기 도전층은,
    상기 복수의 화소들 각각의 트랜지스터의 반도체층과 컨택하는, 표시장치.
  18. 제11항에 있어서, 상기 기판은,
    적어도 하나의 유기층; 및
    적어도 하나의 무기층;을 포함하고,
    상기 도전층은 상기 적어도 하나의 유기층과 컨택하는, 표시장치.
  19. 제18항에 있어서, 상기 기판은,
    제1 유기층;
    상기 제1 유기층 상의 제1 무기층;
    상기 제1 무기층 상의 제2 유기층;
    상기 제2 유기층 상의 제2 무기층; 및
    상기 제1 무기층과 상기 제2 유기층 사이의 무기 도전층;을 포함하는 표시장치.
  20. 제19항에 있어서,
    상기 도전층은 상기 무기 도전층과 컨택하는, 표시장치.
KR1020180110455A 2018-09-14 2018-09-14 표시장치 KR102562902B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180110455A KR102562902B1 (ko) 2018-09-14 2018-09-14 표시장치
US16/502,224 US10886305B2 (en) 2018-09-14 2019-07-03 Display device
CN201910830550.9A CN110911445A (zh) 2018-09-14 2019-09-04 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180110455A KR102562902B1 (ko) 2018-09-14 2018-09-14 표시장치

Publications (2)

Publication Number Publication Date
KR20200031749A true KR20200031749A (ko) 2020-03-25
KR102562902B1 KR102562902B1 (ko) 2023-08-04

Family

ID=69774552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180110455A KR102562902B1 (ko) 2018-09-14 2018-09-14 표시장치

Country Status (3)

Country Link
US (1) US10886305B2 (ko)
KR (1) KR102562902B1 (ko)
CN (1) CN110911445A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854157A (zh) * 2019-08-20 2020-02-28 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示装置
CN112289807A (zh) * 2020-10-27 2021-01-29 武汉华星光电半导体显示技术有限公司 一种oled显示面板
CN113066839B (zh) * 2021-03-22 2022-08-19 厦门天马微电子有限公司 显示面板和显示装置
CN113327936B (zh) * 2021-05-24 2022-08-23 武汉华星光电技术有限公司 阵列基板及其制备方法
CN114464755B (zh) * 2022-02-07 2024-04-19 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102900A1 (en) * 2004-11-18 2006-05-18 Hyun-Soo Shin Flat panel display and its method of fabrication
KR20160027490A (ko) * 2014-08-29 2016-03-10 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
US20160197129A1 (en) * 2013-11-06 2016-07-07 Samsung Display Co., Ltd. Flexible display

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635042B1 (ko) * 2001-12-14 2006-10-17 삼성에스디아이 주식회사 전면전극을 구비한 평판표시장치 및 그의 제조방법
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
KR101094302B1 (ko) 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101889918B1 (ko) * 2010-12-14 2018-09-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10879329B2 (en) * 2018-03-29 2020-12-29 Joled Inc. Semiconductor device, semiconductor substrate, luminescent unit, and display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102900A1 (en) * 2004-11-18 2006-05-18 Hyun-Soo Shin Flat panel display and its method of fabrication
US20160197129A1 (en) * 2013-11-06 2016-07-07 Samsung Display Co., Ltd. Flexible display
KR20160027490A (ko) * 2014-08-29 2016-03-10 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20200091195A1 (en) 2020-03-19
US10886305B2 (en) 2021-01-05
KR102562902B1 (ko) 2023-08-04
CN110911445A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
KR102426708B1 (ko) 디스플레이 장치
CN106469745B (zh) 有机发光二极管显示器及其制造方法
TWI754634B (zh) 像素及包含其之有機發光顯示設備
KR102550732B1 (ko) 표시장치
US11482173B2 (en) Display device
KR102562902B1 (ko) 표시장치
KR20170136146A (ko) 유기발광 표시장치
KR102491873B1 (ko) 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치
US11600678B2 (en) Organic light-emitting diode display device
US10957756B2 (en) Display device
US9437667B2 (en) Display device
US11961950B2 (en) Display device
US12010882B2 (en) Display device
KR102434199B1 (ko) 표시장치
US20230020926A1 (en) Display device
US20220059637A1 (en) Display apparatus
CN114093914A (zh) 显示装置
US20240224619A1 (en) Display apparatus and method of manufacturing the same
US20230009353A1 (en) Display device
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20230045657A (ko) 표시 장치
KR20240049739A (ko) 표시 장치
CN118284157A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant