KR20200007492A - Printed circuit board and battery module having the same - Google Patents
Printed circuit board and battery module having the same Download PDFInfo
- Publication number
- KR20200007492A KR20200007492A KR1020180081667A KR20180081667A KR20200007492A KR 20200007492 A KR20200007492 A KR 20200007492A KR 1020180081667 A KR1020180081667 A KR 1020180081667A KR 20180081667 A KR20180081667 A KR 20180081667A KR 20200007492 A KR20200007492 A KR 20200007492A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating material
- metal
- cavity
- metal tab
- circuit board
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 277
- 239000002184 metal Substances 0.000 claims abstract description 277
- 239000011810 insulating material Substances 0.000 claims abstract description 152
- 239000011888 foil Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000012774 insulation material Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 113
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 239000010949 copper Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 238000007747 plating Methods 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000003822 epoxy resin Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- CSNNHWWHGAXBCP-UHFFFAOYSA-L Magnesium sulfate Chemical compound [Mg+2].[O-][S+2]([O-])([O-])[O-] CSNNHWWHGAXBCP-UHFFFAOYSA-L 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- OSGAYBCDTDRGGQ-UHFFFAOYSA-L calcium sulfate Chemical compound [Ca+2].[O-]S([O-])(=O)=O OSGAYBCDTDRGGQ-UHFFFAOYSA-L 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004843 novolac epoxy resin Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000454 talc Substances 0.000 description 2
- 229910052623 talc Inorganic materials 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000005995 Aluminium silicate Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000012211 aluminium silicate Nutrition 0.000 description 1
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 1
- 239000004841 bisphenol A epoxy resin Substances 0.000 description 1
- 239000004842 bisphenol F epoxy resin Substances 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- AXCZMVOFGPJBDE-UHFFFAOYSA-L calcium dihydroxide Chemical compound [OH-].[OH-].[Ca+2] AXCZMVOFGPJBDE-UHFFFAOYSA-L 0.000 description 1
- 239000000920 calcium hydroxide Substances 0.000 description 1
- 229910001861 calcium hydroxide Inorganic materials 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000378 calcium silicate Substances 0.000 description 1
- 229910052918 calcium silicate Inorganic materials 0.000 description 1
- 235000011132 calcium sulphate Nutrition 0.000 description 1
- OYACROKNLOSFPA-UHFFFAOYSA-N calcium;dioxido(oxo)silane Chemical compound [Ca+2].[O-][Si]([O-])=O OYACROKNLOSFPA-UHFFFAOYSA-N 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 229910052570 clay Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- NJLLQSBAHIKGKF-UHFFFAOYSA-N dipotassium dioxido(oxo)titanium Chemical compound [K+].[K+].[O-][Ti]([O-])=O NJLLQSBAHIKGKF-UHFFFAOYSA-N 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000010881 fly ash Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- -1 hydrotalum Sight Chemical compound 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- ZLNQQNXFFQJAID-UHFFFAOYSA-L magnesium carbonate Chemical compound [Mg+2].[O-]C([O-])=O ZLNQQNXFFQJAID-UHFFFAOYSA-L 0.000 description 1
- 239000001095 magnesium carbonate Substances 0.000 description 1
- 229910000021 magnesium carbonate Inorganic materials 0.000 description 1
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 1
- 239000000347 magnesium hydroxide Substances 0.000 description 1
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- GVALZJMUIHGIMD-UHFFFAOYSA-H magnesium phosphate Chemical compound [Mg+2].[Mg+2].[Mg+2].[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O GVALZJMUIHGIMD-UHFFFAOYSA-H 0.000 description 1
- 239000004137 magnesium phosphate Substances 0.000 description 1
- 229960002261 magnesium phosphate Drugs 0.000 description 1
- 229910000157 magnesium phosphate Inorganic materials 0.000 description 1
- 235000010994 magnesium phosphates Nutrition 0.000 description 1
- 239000000391 magnesium silicate Substances 0.000 description 1
- 229910052919 magnesium silicate Inorganic materials 0.000 description 1
- 235000019792 magnesium silicate Nutrition 0.000 description 1
- 229910052943 magnesium sulfate Inorganic materials 0.000 description 1
- 235000019341 magnesium sulphate Nutrition 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000010456 wollastonite Substances 0.000 description 1
- 229910052882 wollastonite Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
-
- H01M2/34—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
- H01M50/572—Means for preventing undesired use or discharge
- H01M50/574—Devices or arrangements for the interruption of current
- H01M50/583—Devices or arrangements for the interruption of current in response to current, e.g. fuses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
Description
본 발명은 인쇄회로기판 및 이를 포함하는 배터리 모듈에 관한 것이다.The present invention relates to a printed circuit board and a battery module including the same.
모바일 기기에 대한 기술 개발과 수요의 증가로 이차전지(Rechargeable battery)의 수요 또한 급격히 증가하고 있으며, 이차전지는 충전이 불가능한 일차 전지와는 달리 충전 및 방전이 가능한 전지로서, 각종 모바일 기기는 물론 다양한 전자제품의 에너지원으로 널리 사용되고 있다. The demand for rechargeable batteries is also increasing rapidly due to the development of technology and increasing demand for mobile devices. Unlike rechargeable primary batteries, rechargeable batteries are batteries that can be charged and discharged. It is widely used as an energy source for electronic products.
이차전지에는 각종 가연성 물질들이 내장되어 있어서, 과충전, 과전류, 기타 물리적 외부 충격 등에 의해 발열, 폭발 등의 위험성이 있으므로, 안전성에 큰 단점을 가지고 있다. 따라서, 이러한 이차전지에는 과충전, 과전류 등의 비정상인 상태를 효과적으로 제어할 수 있는 안전소자가 결합될 수 있다. Since secondary batteries have various combustible materials, there are risks of overheating and explosion due to overcharging, overcurrent, and other physical external shocks. Therefore, a safety device capable of effectively controlling abnormal conditions such as overcharge and overcurrent may be coupled to the secondary battery.
본 발명은 금속탭의 신뢰성이 향상된 인쇄회로기판 및 이를 포함하는 배터리 모듈을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a printed circuit board with improved reliability of the metal tab and a battery module including the same.
본 발명의 일 측면에 따르면, 일측면으로 개방된 캐비티가 구비된 절연재; 상기 절연재의 상기 일측면보다 돌출되게 상기 캐비티에 삽입되는 금속탭; 및 상기 금속탭의 상기 절연재의 상기 일측면보다 돌출된 부분이 노출되도록 상기 절연재 상에 적층되는 절연층을 포함하고, 상기 금속탭의 상하 방향에 대한 중심면은 상기 절연재의 상하 방향에 대한 중심면보다 높게 위치하는 인쇄회로기판이 제공된다.According to an aspect of the invention, the insulating material provided with a cavity opened to one side; A metal tab inserted into the cavity to protrude from the one side of the insulating material; And an insulating layer laminated on the insulating material to expose a portion protruding from the one side surface of the insulating material of the metal tab, wherein a center plane of the metal tab in the up and down direction is greater than a center plane of the insulating material in the up and down direction. There is provided a printed circuit board that is positioned high.
본 발명의 다른 측면에 따르면, 전극을 포함하는 배터리 셀; 및 상기 배터리 셀에 결합되는 인쇄회로기판을 포함하고, 상기 인쇄회로기판은, 일측면으로 개방된 캐비티가 구비된 절연재; 상기 절연재의 상기 일측면보다 돌출되게 상기 캐비티에 삽입되는 금속탭; 및 상기 금속탭의 상기 절연재의 상기 일측면보다 돌출된 부분이 노출되도록 상기 절연재 상에 적층되는 절연층을 포함하고, 상기 금속탭의 상하 방향에 대한 중심면은 상기 절연재의 상하 방향에 대한 중심면보다 높게 위치하는 배터리 모듈이 제공된다.According to another aspect of the invention, a battery cell comprising an electrode; And a printed circuit board coupled to the battery cell, wherein the printed circuit board includes an insulating material having a cavity opened to one side; A metal tab inserted into the cavity to protrude from the one side of the insulating material; And an insulating layer laminated on the insulating material to expose a portion protruding from the one side surface of the insulating material of the metal tab, wherein a center plane of the metal tab in the up and down direction is greater than a center plane of the insulating material in the up and down direction. Highly positioned battery modules are provided.
도 1 내지 도 4는 본 발명의 다양한 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 5는 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 도면.
도 9 내지 도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 도면.
도 13 내지 도 15는 본 발명의 다양한 실시예에 따른 배터리 모듈을 나타낸 도면. 1 to 4 illustrate a printed circuit board according to various embodiments of the present disclosure.
5 is a view showing a manufacturing method of a printed circuit board according to an embodiment of the present invention.
9 to 12 are views showing a method of manufacturing a printed circuit board according to another embodiment of the present invention.
13 to 15 illustrate battery modules according to various embodiments of the present disclosure.
본 발명에 따른 인쇄회로기판 및 이를 포함하는 배터리 모듈의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of a printed circuit board and a battery module including the same according to the present invention will be described in detail with reference to the accompanying drawings. In the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. Duplicate description thereof will be omitted.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are limited by terms such as the first and second components. no.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the coupling does not only mean a case where physical contact is directly between the components in the contact relationship between the components, but another component is interposed between the components, and the components are included in the other components. Use it as a comprehensive concept until each contact.
인쇄회로기판Printed circuit board
도 1 내지 도 4는 본 발명의 다양한 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 본 발명의 실시예에 따른 인쇄회로기판은 배터리 셀에 결합되는 보호회로모듈(Protection Circuit Module, PCM) 기판일 수 있다. 보호회로모듈 기판인 인쇄회로기판은 배터리 셀의 과충전, 과전류 등의 비정상 상태를 방지할 수 있는 소자를 포함할 수 있다. 1 to 4 illustrate a printed circuit board according to various embodiments of the present disclosure. The printed circuit board according to the embodiment of the present invention may be a protection circuit module (PCM) substrate coupled to the battery cell. The printed circuit board, which is a protective circuit module substrate, may include an element capable of preventing abnormal conditions such as overcharging and overcurrent of a battery cell.
도 1을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 절연재(110), 금속탭(200), 절연층(120)을 포함하고, 회로(310, 320), 비아(410, 420, 430, 440a, 440b), 솔더레지스트(500) 등을 더 포함할 수 있다. Referring to FIG. 1, a printed circuit board according to an exemplary embodiment of the present invention includes an
절연재(110)는 수지와 같은 절연물질로 조성되는 자재로, 얇은 판상일 수 있다. 절연재(110)의 수지는 열경화성 수지, 열가소성 수지 등의 다양한 소재일 수 있으며, 구체적으로 에폭시 수지, 폴리이미드, BT 수지 등일 수 있다. 여기서, 에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.The
절연재(110)는 상기 수지에 유리 섬유(glass cloth)와 같은 섬유 보강재가 포함되는 것으로, 예를 들어 프리프레그(Prepreg; PPG)일 수 있다. 절연재(110)는 상기 수지에 실리카(SiO2)와 같은 무기 필러(filler)가 충진된 형태의 빌드업 필름(build up film)일 수 있다. 이러한 빌드업 필름으로는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 무기필러로는 실리카(SiO2), 황산바륨(BaSO4), 알루미나(Al2O3) 중 어느 하나가 선택되어 사용되거나, 2 이상을 조합하여 사용될 수 있다. 무기충전제는 그 외에도 탄산칼슘, 탄산마그네슘, 플라이 애시, 천연 실리카, 합성 실리카, 카올린, 클레이, 산화칼슘, 산화마그네슘, 산화티타늄, 산화아연, 수산화칼슘, 수산화알루미늄, 수산화마그네슘, 탈크, 마이카, 하이드로탈사이트, 규산알루미늄, 규산마그네슘, 규산칼슘, 소성 탈크, 규회석, 티탄산칼륨, 황산마그네슘, 황산칼슘, 인산마그네슘 등이 포함될 수 있어 그 물질이 제한되는 것은 아니다.The
절연재(110)는 인쇄회로기판의 코어(core)로 인쇄회로기판의 중간층에 위치하고 인쇄회로기판에 강성을 부여할 수 있다.The
절연재(110)에는 캐비티(C)가 구비될 수 있다. The
캐비티(C)는 절연재(110)의 일측면으로 개방되며, 상하면으로도 개방될 수 있다. 여기서 「절연재(110)의 상하면」과 관련하여, 판상의 절연재(110)에서 넓은 면적을 가지는 두 면을 상하면으로 정의하고, 그 외의 면들을 측면이라 정의할 수 있다. 즉, 캐비티(C)는 판상의 절연재(110)의 가장자리에 형성(펀칭)된 구멍일 수 있고, 상하면 및 일측면이 개방된 구멍이다. 캐비티(C)의 형상에는 제한은 없으나, 직육면체 형상을 가질 수 있다.The cavity C is opened to one side of the
캐비티(C)는 한 개 또는 복수일 수 있고, 캐비티(C)가 한 개인 경우, 후술하는 복수의 금속탭(200)이 한 개의 캐비티(C) 내에 함께 삽입될 수 있고, 캐비티(C)가 복수인 경우 복수의 금속탭(200) 각각이 각각의 캐비티(C) 내에 삽입될 수 있다. The cavity C may be one or plural, and when there is one cavity C, a plurality of
한편, 절연재(110)에는 상기 캐비티(C)와 구별되는 전자부품(E1, E2, E3)을 수용하기 위한 캐비티(C1 내지 C3)가 마련될 수 있고, 전자부품(E1, E2, E3)은 캐비티(C1 내지 C3) 내에 삽입됨으로써 절연재(110)에 내장된다. 설명의 편의를 위해 전자의 금속탭(200) 삽입을 위한 캐비티(C)는 제1 캐비티라고 하고, 후자의 전자부품(E1, E2, E3) 삽입을 위한 캐비티(C1 내지 C3)는 제2 캐비티라 한다.On the other hand, the
제2 캐비티(C1 내지 C3)는 절연재(110)의 상면 및/또는 하면으로 개방될 수 있고, 제1 캐비티(C)와 달리 측면으로는 개방되지 않는다. 한편, 제2 캐비티(C1 내지 C3)에 수용되는 전자부품(E1, E2, E3)은 능동소자, 수동소자 등 다양할 수 있고, 보호회로모듈에 필요한 소자일 수 있다.The second cavities C1 to C3 may be opened to the top and / or bottom surface of the
전자부품(E1, E2, E3)은 복수일 수 있고 이 경우, 제2 캐비티(C1 내지 C3) 역시 복수로 형성될 수 있다. 각 전자부품(E1, E2, E3)은 대응하는 제2 캐비티(C1 내지 C3)에, 상측으로 치우치게 삽입된다. 여기서, 복수의 전자부품(E1, E2, E3)의 일면(상면)은 모두 동일평면(A)에 위치할 수 있다. 상기의 동일 평면(A)은 후술하는 제1 회로(310)의 상면이 위치하는 평면일 수 있다. 한편, 복수의 전자부품(E1, E2, E3)의 두께는 서로 다를 수 있다. The electronic components E1, E2, and E3 may be plural, and in this case, the second cavities C1 to C3 may also be plural. Each of the electronic components E1, E2, and E3 is inserted into the corresponding second cavities C1 to C3 upwardly. Here, one surface (upper surface) of the plurality of electronic components E1, E2, and E3 may be located on the same plane A. FIG. The same plane A may be a plane on which an upper surface of the
금속탭(200)은 절연재(110)의 일측면보다 돌출되게 제1 캐비티(C) 내에 삽입되며, 여기서의 「일측면」은 판상의 절연재(110)의 상하면을 제외한 측면들 중, 제1 캐비티(C)가 개방된 쪽의 측면이다. 금속탭(200)은 복수로 이루어지고 특히, 한 쌍으로 이루어질 수 있으며, 한 쌍의 금속탭(200)은 각각 배터리 셀의 전극(양전극과 음전극)과 대응될 수 있다.The
금속탭(200)의 상하(z축) 방향(두께 방향)에 대한 중심면(CP1)은 절연재(110)의 상하 방향(두께 방향)에 대한 중심면(CP2)보다 상측에 위치한다. 즉, 금속탭(200)은 제1 캐비티(C) 내에 상측으로 치우치도록 삽입된다. 이에 따라, 금속탭(200)의 상면(A)은 절연재(110)의 상면(B)보다 높게 위치할 수 있다. 그 높이만큼의 차이는 후술하는 제1 회로(310)의 두께만큼이 되고, 금속탭(200)의 상면은 제1 회로(310)(특히, 절연재(110)의 상면에 형성된 제1 회로(310))의 상면과 동일 평면 상에 위치하고, 금속탭(200)의 상면은 전자부품(E1, E2, E3)의 상면과 동일평면 상에 위치할 수 있다.The center plane CP1 in the vertical (z-axis) direction (thickness direction) of the
또한, 금속탭(200)의 두께는 절연재(110)의 두께보다 작다. 이 경우, 금속탭(200)이 절연재(110)의 중심면을 기준으로 상측으로 치우쳐서 제1 캐비티(C) 내에 삽입되면, 금속탭(200)이 하측에 공간이 확보된다. In addition, the thickness of the
금속탭(200)은 제1 캐비티(C)의 크기보다 작고, 제1 캐비티(C)의 내측벽과 서로 이격될 수 있다. 이 경우, 후술하는 절연층(120)이 제1 캐비티(C)의 내측벽과 금속탭(200) 사이로 유입되어 제1 캐비티(C)의 내측벽과 금속탭(200) 사이를 충전할 수 있다.The
금속탭(200)은 금속코어(210)와 금속박(220)을 포함할 수 있다. 금속코어(210)는 금속판일 수 있고, 금속박(220)은 금속코어(210)보다 작은 두께를 가지고, 금속코어(210)의 일면 또는 양면에 형성된다. 금속박(220)은 절연층(120)의 일측면보다 돌출되는 금속탭(200) 부분에는 형성되지 않을 수 있다. 이 경우, 금속박(220)은 노출되지 않는다. 즉, 금속박(220)은 절연층(120) 내에 위치하는 금속탭(200) 부분에만 형성될 수 있다.The
금속코어(210)과 금속박(220) 각각은 니켈(Ni), 구리(Cu), 알루미늄(Al) 등의 금속으로 이루어질 수 있고, 금속코어(210)와 금속박(220)은 서로 동일한 금속 또는 서로 다른 금속으로 이루어질 수 있다. 예를 들어, 금속코어(210)는 니켈을 주성분으로 하는 금속으로 이루어지고, 금속박(220)은 구리를 주성분으로 하는 금속으로 이루어질 수 있다.Each of the
도 1을 참조하면, 금속박(220)의 상면은 제1 회로(310)의 상면과 동일 평면(A) 상에 위치할 수 있다. 여기서, 전자부품(E1, E2, E3)들의 일면(상면)도 모두 동일평면(A)에 위치한다.Referring to FIG. 1, the upper surface of the
절연층(120)은 절연재(110) 상에 적층되는 수지 등의 절연물질층으로서, 상기 절연층(120)에 있어서, 절연재(110)에 대해 앞서 설명한 사항이 동일하게 적용될 수 있다. 절연층(120)은 절연재(110)의 상하에 모두 적층될 수 있고, 절연재(110)가 인쇄회로기판의 코어인 경우, 절연층(120)은 빌드업층으로서 절연재(110) 상하에 적층될 수 있다. 절연층(120)은 절연재(110)와 동일한 재료로 형성될 수 있고, 서로 다른 재료로 형성될 수 있으며, 예를 들어, 절연재(110)는 PPG, 절연층(120)은 build-up film으로 형성될 수 있다.The insulating
절연층(120)은 금속탭(200)의 단부가 노출되도록 절연재(110)에 적층된다. 즉, 금속탭(200)은 절연재(110)에 대해서도 측면으로 돌출되고, 절연층(120)에 대해서도 측면으로 돌출된다.The insulating
절연층(120)에 의하여 금속탭(200)은 제1 캐비티(C)에 안정적으로 고정될 수 있다. 특히, 금속탭(200)과 제1 캐비티(C)의 내측벽이 서로 이격된 경우, 절연층(120)은 금속탭(200)과 제1 캐비티(C1)의 내측벽이 이격되어 형성된 공간 내로 충전될 수 있다.The
또한 절연층(120)은 제2 캐비티(C1 내지 C3) 내로 유입되어 전자부품(E1, E2, E3)을 고정할 수 있다.In addition, the insulating
제1 회로(310)는 절연재(110)의 외측 표면에 형성되는 회로이며, '회로'는 전기신호를 전달하기 위해 패턴화된 전도체이다. 제1 회로(310)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. The
제2 회로(320)는 절연층(120)의 외측 표면에 형성되는 회로이다. 제2 회로(320)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. The
상술한 바와 같이, 제1 회로(310)의 상면은 금속탭(200)(특히 금속박(220))의 상면과, 그리고 전자부품(E1, E2, E3)의 상면과 동일 평면(A) 상에 위치할 수 있다.As described above, the upper surface of the
제1 비아(410)는 제1 회로(310)와 제2 회로(320)를 연결하기 위하여 절연층(120)을 관통하는 비아이다. 제2 비아(420)는 금속탭(200)과 제2 회로(320)를 연결하기 위하여 제2 절연층(120)을 관통하는 비아이다. 특히, 제2 비아(420)는 금속탭(200)의 금속박(220)과 제2 회로(320)를 연결한다. 제3 비아(430)는 전자부품(E1, E2, E3)과 제2 회로(320)를 연결하기 위하여 제2 절연층(120)을 관통하는 비아이다. 제3 비아(430)는 전자부품(E1, E2, E3)의 전극과 제2 회로(320)를 연결한다. The first via 410 is a via penetrating the insulating
제1 관통비아(440a)는 절연재(110)의 양면에 형성된 제1 회로(310)를 서로 연결하기 위해 절연재(110)를 관통하는 비아이다. 제2 관통비아(440b)는 절연층(120)의 양면에 형성된 제2 회로(320)를 서로 연결하기 위해 절연재(110) 및 절연층(120)을 관통하는 비아이고, 제2 관통비아(440b)는 제2 회로(320)와 제1 회로(310)를 연결시키는 기능도 할 수 있다.The first through via 440a is a via penetrating the insulating
솔더레지스트(500)는 절연층(120) 상에 적층되어 제2 회로(320)를 보호한다. 필요에 따라, 제2 회로(320)의 적어도 일부를 노출시키는 개구를 구비한다. 노출된 제2 회로(320)는 외부 접속 용 패드로 기능할 수 있다The solder resist 500 is stacked on the insulating
도 1에서는 복수의 전자부품(E1, E2, E3)이 금속탭(200)과 이격되어 수평으로 배열되는 반면, 도 2에서는 복수의 전자부품(E1, E2, E3) 중 적어도 하나(E1)가 금속탭(200)의 하면에 실장된다. 상기 전자부품(E1)은 제1 캐비티(C)에 삽입되고, 금속탭(200) 하면에 부착된다. 전자부품(E1)은 접착부재(AD)에 의하여 금속탭(200) 하면에 부착될 수 있다. 접착부재(AD)는 다이 어태치 필름(die attach film)일 수 있다. 한편, 이 경우, 금속박(220)은 금속탭(200)의 양면 중 전자부품(E1)이 부착되지 않는 면에만 형성될 수 있다(도 2의 경우 금속박(220)은 금속탭(200)의 상면에 형성됨).In FIG. 1, the plurality of electronic components E1, E2, and E3 are horizontally arranged to be spaced apart from the
도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 절연재(110), 금속탭(200), 절연층(120)을 포함하고, 회로(310, 320), 비아(410, 420, 430, 440a, 440b), 솔더레지스트(500) 등을 더 포함할 수 있다. 2, a printed circuit board according to an exemplary embodiment of the present invention includes an insulating
절연재(110)에는 제1 캐비티(C)가 구비될 수 있다. 제1 캐비티(C)는 절연재(110)의 일측면으로 개방되며, 상하면으로도 개방될 수 있다. 즉, 제1 캐비티(C)는 판상의 절연재(110)의 가장자리에 형성(펀칭)된 구멍일 수 있고, 상하면 및 일측면이 개방된 구멍이다. 제1 캐비티(C)의 형상에는 제한은 없으나, 직육면체 형상을 가질 수 있다.The insulating
제1 캐비티(C)는 한 개 또는 복수일 수 있고, 제1 캐비티(C)가 한 개인 경우, 복수의 금속탭(200)이 한 개의 제1 캐비티(C) 내에 함께 삽입될 수 있고, 제1 캐비티(C)가 복수인 경우 복수의 금속탭(200) 각각이 각각의 제1 캐비티(C) 내에 삽입될 수 있다. The first cavity C may be one or plural, and when the first cavity C is one, the plurality of
제1 캐비티(C)에는 금속탭(200)이 삽입되고 동시에 전자부품(E1)도 삽입된다. 제1 캐비티(C)에 삽입되는 전자부품(E1)은 금속탭(200)의 하면에 접착부재(AD)로 부착될 수 있다. 도 2에는 금속탭(200)의 하면에 부착되는 전자부품(E1)이 한 개로 도시되어 있지만, 도면과 달리 복수일 수도 있다. 전자부품(E1)은 능동소자, 수동소자 등 다양할 수 있고, 보호회로모듈에 필요한 소자일 수 있다.The
한편, 절연재(110)에는 상기 제1 캐비티(C)와 구별되는 전자부품(E2, E3)을 수용하기 위한 제2 캐비티(C2 내지 C3)가 마련될 수 있고, 전자부품(E2, E3)은 제2 캐비티(C2 내지 C3) 내에 삽입됨으로써 절연재(110)에 내장된다. Meanwhile, the insulating
제2 캐비티(C2 내지 C3)는 절연재(110)의 상면 및/또는 하면으로 개방될 수 있고, 제1 캐비티(C)와 달리 측면으로는 개방되지 않는다. 한편, 제2 캐비티(C2 내지 C3)에 수용되는 전자부품(E2, E3)은 능동소자, 수동소자 등 다양할 수 있고, 보호회로모듈에 필요한 소자일 수 있다.The second cavities C2 to C3 may be opened to the top and / or bottom surface of the insulating
제2 캐비티(C2 내지 C3)에 수용되는 전자부품(E2, E3)은 복수일 수 있고 이 경우, 제2 캐비티(C2 내지 C3) 역시 복수로 형성될 수 있다. 각 전자부품(E2, E3)은 대응하는 제2 캐비티에, 상측으로 치우치게 삽입된다. 여기서, 복수의 전자부품(E2, E3)의 일면(상면)은 모두 동일 평면(A)에 위치할 수 있다. 상기의 동일 평면(A)은 제1 회로(310)의 상면이 위치하는 평면일 수 있다. 한편, 복수의 전자부품(E2, E3)의 두께는 서로 다를 수 있다. The electronic components E2 and E3 accommodated in the second cavities C2 to C3 may be plural, and in this case, the second cavities C2 to C3 may also be plural. Each of the electronic components E2 and E3 is inserted into the corresponding second cavity upwardly. Here, one surface (upper surface) of the plurality of electronic components E2 and E3 may be located on the same plane A. FIG. The same plane A may be a plane on which an upper surface of the
금속탭(200)은 절연재(110)의 일측면보다 돌출되게 제1 캐비티(C) 내에 삽입된다. 금속탭(200)은 복수로 이루어지고 특히, 한 쌍으로 이루어질 수 있으며, 한 쌍의 금속탭(200)은 각각 배터리 셀의 전극(양전극과 음전극)과 대응될 수 있다.The
금속탭(200)의 상하(z축) 방향(두께 방향)에 대한 중심면은 절연재(110)의 상하 방향(두께 방향)에 대한 중심면보다 상측에 위치한다. 즉, 금속탭(200)은 제1 캐비티(C) 내에 상측으로 치우치도록 삽입된다. 이에 따라, 금속탭(200)의 상면(A)은 절연재(110)의 상면(B)보다 높게 위치할 수 있다. 그 높이만큼의 차이는 후술하는 제1 회로(310)의 두께만큼이 되고, 금속탭(200)의 상면은 제1 회로(310)(특히, 절연재(110)의 상면에 형성된 제1 회로(310))의 상면과 동일 평면 상에 위치하고, 금속탭(200)의 상면은 전자부품(E2, E3)의 상면과 동일평면 상에 위치할 수 있다.The center plane of the
또한, 금속탭(200)의 두께는 절연재(110)의 두께보다 작다. 이 경우, 금속탭(200)이 절연재(110)의 중심면을 기준으로 상측으로 치우쳐서 제1 캐비티(C) 내에 삽입되면, 금속탭(200)이 하측에 공간이 확보된다. In addition, the thickness of the
금속탭(200)은 제1 캐비티(C)의 크기보다 작고, 제1 캐비티(C)의 내측벽과 서로 이격될 수 있다. 이 경우, 후술하는 절연층(120)이 제1 캐비티(C)의 내측벽과 금속탭(200) 사이로 유입되어 제1 캐비티(C)의 내측벽과 금속탭(200) 사이를 충전할 수 있다.The
금속탭(200)은 금속코어(210)와 금속박(220)을 포함할 수 있다. 금속코어(210)는 금속판일 수 있고, 금속박(220)은 금속코어(210)보다 작은 두께를 가지고, 전자부품(E1)이 부착되지 않는 금속박(220)의 일면에 형성된다. 또한 금속박(220)은 절연층(120)의 일측면보다 돌출되는 금속탭(200) 부분에는 형성되지 않을 수 있다. 이 경우, 금속박(220)은 노출되지 않는다. 즉, 금속박(220)은 절연층(120) 내에 위치하는 금속탭(200) 부분에만 형성될 수 있다.The
금속코어(210)과 금속박(220) 각각은 니켈(Ni), 구리(Cu), 알루미늄(Al) 등의 금속으로 이루어질 수 있고, 금속코어(210)와 금속박(220)은 서로 동일한 금속 또는 서로 다른 금속으로 이루어질 수 있다. 예를 들어, 금속코어(210)는 니켈을 주성분으로 하는 금속으로 이루어지고, 금속박(220)은 구리를 주성분으로 하는 금속으로 이루어질 수 있다.Each of the
도 2를 참조하면, 금속박(220)의 상면은 제1 회로(310)의 상면과 동일 평면(A) 상에 위치할 수 있다. 여기서, 전자부품(E2, E3)들의 일면(상면)도 모두 동일평면(A)에 위치한다.Referring to FIG. 2, the upper surface of the
제1 회로(310)는 절연재(110)의 외측 표면에 형성되는 회로이며, '회로'는 전기신호를 전달하기 위해 패턴화된 전도체이다. 제1 회로(310)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. The
제2 회로(320)는 절연층(120)의 외측 표면에 형성되는 회로이다. 제2 회로(320)는 전기 전도 특성을 고려하여 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속 또는 이들의 합금으로 이루어질 수 있다. The
상술한 바와 같이, 제1 회로(310)의 상면은 금속탭(200)(특히 금속박(220))의 상면과, 그리고 전자부품(E2, E3)의 상면과 동일 평면(A) 상에 위치할 수 있다.As described above, the upper surface of the
제1 비아(410)는 제1 회로(310)와 제2 회로(320)를 연결하기 위하여 절연층(120)을 관통하는 비아이다. 제2 비아(420)는 금속탭(200)과 제2 회로(320)를 연결하기 위하여 제2 절연층(120)을 관통하는 비아이다. 특히, 제2 비아(420)는 금속탭(200)의 금속박(220)과 제2 회로(320)를 연결한다. 제2 비아(420)는 전자부품(E1)와 반대측에 위치한다. 제3 비아(430)는 전자부품(E1, E2, E3)과 제2 회로(320)를 연결하기 위하여 제2 절연층(120)을 관통하는 비아이다. 제3 비아(430)는 전자부품(E1, E2, E3)의 전극과 제2 회로(320)를 연결한다. The first via 410 is a via penetrating the insulating
솔더레지스트(500)는 절연층(120) 상에 적층되어 제2 회로(320)를 보호한다. 필요에 따라, 제2 회로(320)의 적어도 일부를 노출시키는 개구를 구비한다. 노출된 제2 회로(320)는 외부 접속 용 패드로 기능할 수 있다The solder resist 500 is stacked on the insulating
이외에 설명하지 않은 구성에 대해서는 도 1을 참조하여 상술한 것을 적용할 수 있다.The configuration described above with reference to FIG. 1 may be applied to configurations other than those described.
도 3을 참조하면, 전자부품(E4)는 전자부품(E1)의 아래에 실장된다. 여기서, 전자부품(E4)(설명의 편의 상 추가 전자부품이라 함)와 전자부품(E1)은 접착부재(AD)로 부착된다. 접착부재(AD)는 다이 어태치 필름일 수 있다.Referring to FIG. 3, the electronic component E4 is mounted below the electronic component E1. Here, the electronic component E4 (referred to as an additional electronic component for convenience of description) and the electronic component E1 are attached by the adhesive member AD. The adhesive member AD may be a die attach film.
전자부품(E1)과 추가 전자부품(E4)는 동일한 캐비티(C1) 내에 삽입된다. 전자부품(E1, E2, E3)의 상면은 동일 평면(A) 상에 위치한다. 추가 전자부품(E4)의 경우, 전자부품(E1) 하측에 실장되기 때문에, 추가 전자부품(E4)의 상면은 전자부품(E1, E2, E3)의 상면과 동일 평면 상에 위치할 수 없다. The electronic component E1 and the additional electronic component E4 are inserted in the same cavity C1. Upper surfaces of the electronic components E1, E2, and E3 are located on the same plane A. FIG. In the case of the additional electronic component E4, since it is mounted below the electronic component E1, the upper surface of the additional electronic component E4 cannot be located on the same plane as the upper surface of the electronic components E1, E2, E3.
전자부품(E1, E2, E3, E4) 각각은 능동소자, 수동소자 등 다양할 수 있고, 보호회로모듈에 필요한 소자일 수 있다.Each of the electronic components E1, E2, E3, and E4 may vary from an active device, a passive device, or the like, and may be a device required for a protection circuit module.
도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은 리지드-플렉서블 기판일 수 있다.Referring to FIG. 4, the printed circuit board according to the embodiment of the present invention may be a rigid-flexible substrate.
도 3을 참조하면, 인쇄회로기판은 두 개의 리지드부(R1, R2)와 플렉서블부(F)로 이루어질 수 있고, 플렉서블부(F)는 두 개의 리지드부(R1, R2) 사이에 위치할 수 있다. 특히, 리지드부(R1) 내에 금속탭(200)이 내장되어, 이를 매개로 리지드부(R1)가 배터리 셀(200)과 결합되고, 또 다른 리지드부(R2)가 메인보드에 결합되며, 리지드부(R1, R2) 사이에 플렉서블부(F)가 위치한다. 이 경우, 리지드부(R1)는 보호회로모듈 기판으로서 기능하고, 리지드부(R2)는 배터리 모듈을 메인보드에 연결시키는 커넥터 용 기판으로 기능하며, 플렉서블부(F)는 두 리지드부(R1, R2)를 연결하는 기능을 한다.Referring to FIG. 3, a printed circuit board may be formed of two rigid parts R1 and R2 and a flexible part F, and the flexible part F may be located between two rigid parts R1 and R2. have. In particular, the
절연재(110)는 플렉서블 절연재(111)와 리지드 절연재(112, 112')를 포함한다. 플렉서블 절연재(111)는 폴리이미드(polyimide, PI)와 같은 유연한 소재(연성의 소재)로 이루어질 수 있다. 플렉서블 절연재(111)는 플렉서블부(F)와 리지드부(R1, R2) 전체에 걸쳐 형성된다. 리지드 절연재(112, 112')는 플렉서블 절연재(111) 상에 적층되고 리지드 절연재(112, 112')에 비해 상대적으로 유연하지 않은 에폭시 수지 등의 소재(경성의 소재)로 이루어질 수 있다. 리지드 절연재(112, 112')는 플렉서블부(F)를 제외한 리지드부(R1, R2)에만 형성된다. The insulating
즉, 리지드 절연재(112, 112')는 플렉서블 절연재(111)의 소정의 영역을 제외한 영역에 적층되며, 리지드 절연재(112, 112')가 적층되는 영역은 두 개로 구분될 수 있고, '소정의 영역'은 리지드 절연재(112, 112')가 적층되는 두 개의 영역 사이에 위치한다. 여기서, '리지드 절연재(112, 112')가 적층되는 영역'을 '리지드부(R1, R2)'로, '소정의 영역'은 '플렉서블부(F)'로 이해할 수 있다.That is, the
한편, 절연층(120, 120')은 경성의 소재로 이루어지고, 리지드 절연재(112, 112') 상에 적층되며, 절연층(120, 120')은 '소정의 영역' 내의 플렉서블 절연재(111) 상에 직접 적층되지 않는다. 즉, 절연층(120, 120')은 플렉서블부(F)를 제외한 리지드부(R1, R2)에만 적층된다. Meanwhile, the insulating
솔더레지스트(500, 500')는 절연층(120, 120') 상에 형성된다. 요컨대, 플렉서블부(F)에는 플렉서블 절연재(111)와 커버레이(113)(이에 대해서는 후술함)가 포함되고, 리지드부(R1, R2)에는 플렉서블 절연재(111), 리지드 절연재(112, 112'), 절연층(120, 120'), 솔더레지스트(500, 500')가 모두 포함될 수 있다. Solder resists 500 and 500 'are formed on the insulating
상술한 바와 같이, 금속탭(200)은 리지드부(R1)에 형성될 수 있다. 리지드부(R1)의 플렉서블 절연재(111) 및 리지드 절연재(112)에는, 금속탭(200) 삽입을 위한 제1 캐비티(C)가 형성된다.As described above, the
금속탭(200)의 상하(z축) 방향(두께 방향)에 대한 중심면은 절연재(특히 플렉서블 절연재(111))의 상하 방향(두께 방향)에 대한 중심면보다 상측에 위치한다. 즉, 금속탭(200)은 제1 캐비티(C) 내에 상측으로 치우치도록 삽입된다. 이에 따라, 금속탭(200)의 상면은 리지드 절연재(112)의 상면보다 높게 위치할 수 있다. 그 높이만큼의 차이는 제1-2 회로(312)의 두께만큼이 되고, 금속탭(200)의 상면은 제1-2 회로(312)의 상면과 동일 평면 상에 위치할 수 있다.The center plane of the
금속탭(200)은 금속코어(210)와 금속박(220)을 포함할 수 있다. 금속코어(210)는 금속판일 수 있고, 금속박(220)은 금속코어(210)보다 작은 두께를 가지고, 금속코어(210)의 일면 또는 양면에 형성된다. 금속박(220)은 절연층(120)의 일측면보다 돌출되는 금속탭(200) 부분에는 형성되지 않을 수 있다. 이 경우, 금속박(220)은 노출되지 않는다. 즉, 금속박(220)은 절연층(120) 내에 위치하는 금속탭(200) 부분에만 형성될 수 있다.The
금속탭(200)이 상면에 금속박(220)을 구비하는 경우, 금속박(220)의 상면은 제1-2 회로(312)의 상면과 동일 평면 상에 위치할 수 있다.When the
이외의 금속탭(200)에 대한 설명은 도 1 내지 도 3을 참조하여 상술한 바와 같으므로 생략하기로 한다. Description of the
회로는 플렉서블 절연재(111)의 양면 및 리지드 절연재(112, 112')의 외측 표면에 형성되고, 그리고 절연층(120, 120')의 외측 표면에 형성된다. 제1-1 회로(311)는 플렉서블 절연재(111)의 양면에 형성되는 회로이고, 제1-2 회로(312)는 리지드 절연재(112, 112')의 외측 표면에 형성되는 회로이다. 또한, 제2 회로(320)는 절연층(120, 120')의 외측 표면에 형성되는 회로이다.Circuits are formed on both sides of the
제1-1 회로(311)는 리지드부(R1, R2)와 플렉서블부(F) 모두에 걸쳐 형성되나, 리지드부(R1, R2)에 위치한 제1-1 회로(311)는 리지드 절연재(112, 112')로 커버되고, 플렉서블부(F)에 위치한 제1-1 회로(311)는 리지드 절연재(112, 112')로 커버되지 않고 노출된다. 여기서, 플렉서블부(F)에 위치한 제1-1 회로(311), 즉, 상기 '소정의 영역' 내에 위치한 제1-1 회로(311)는 리지드 절연재(112, 112') 대신 유연한 소재의 커버레이(113)로 커버될 수 있다. 요컨대, 커버레이(113)는 플렉서블 절연재(111) 상에 적층되어 '소정의 영역' 내에 위치한 제1-1 회로(311)를 커버 및 보호한다. 필요에 따라 커버레이(113)는 제1-1 회로(311) 일부를 노출시킬 수 있다.The first-
한편, 리지드 절연재(112, 112') 상에 형성된 제1-2 회로(312)는 절연층 (120, 120')으로 커버된다. 또한, 제2 회로(320)는 절연층(120, 120') 상에 형성되고, 솔더레지스트(500, 500')로 커버된다. Meanwhile, the 1-2
한편, 리지드부(R1)의 절연재(111, 112)에는 전자부품(E1, E2, E3)이 내장하기 위한 제2 캐비티(C1 내지 C3)가 형성될 수 있다. 제2 캐비티(C1 내지 C3)는 플렉서블 절연재(111)와 리지드 절연재(112)를 상하로 일괄 관통한다. On the other hand, the second cavity (C1 to C3) for the electronic component (E1, E2, E3) is built in the insulating material (111, 112) of the rigid portion (R1). The second cavities C1 to C3 collectively penetrate the flexible insulating
제2 캐비티(C1 내지 C3)에 삽입되는 전자부품(E1, E2, E3)의 상면은 제1-2 회로(312)의 상면과 동일 평면 상에 위치할 수 있다. Upper surfaces of the electronic components E1, E2, and E3 inserted into the second cavities C1 to C3 may be disposed on the same plane as the upper surface of the 1-2
인쇄회로기판 제조 방법Printed Circuit Board Manufacturing Method
도 5는 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 도면이고, 도 9 내지 도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 도면이다. 5 is a view showing a manufacturing method of a printed circuit board according to an embodiment of the present invention, Figures 9 to 12 are views showing a manufacturing method of a printed circuit board according to another embodiment of the present invention.
도 5(a)을 참조하면, 금속 재질의 층(예를 들어, 구리층)(M1)이 양면에 적층된 절연재(110)가 제공된다. 절연재(110) 일면 또는 양면에 동박이 적층된 원자재는 CCL(copper clad laminate)라 일컬어진다.Referring to FIG. 5A, an insulating
도 5(b)를 참조하면, CCL과 같은 원자재에 비아홀(TH1)이 형성된다. 비아홀(TH1)은 레이저 드릴, CNC 드릴 등으로 형성될 수 있고, 비아홀(TH1)은 금속 재질의 층(M1)과 절연재(110)를 모두 관통한다.Referring to FIG. 5B, the via hole TH1 is formed in a raw material such as CCL. The via hole TH1 may be formed by a laser drill, a CNC drill, or the like, and the via hole TH1 penetrates both the metal layer M1 and the insulating
도 5(c)를 참조하면, 비아홀(TH1) 내벽을 포함한 원자재 표면에 도금층(P1)을 형성한다. 여기서 도금층(P1)은 금속 재질의 층(M1)을 인입선으로 한 전해도금층일 수 있다.Referring to FIG. 5C, the plating layer P1 is formed on the surface of the raw material including the inner wall of the via hole TH1. Here, the plating layer P1 may be an electroplating layer having a lead layer of the metal layer M1.
도 5(d)를 참조하면, 금속 재질의 층(M1)과 도금층(P1)을 에칭 등의 방법으로 패터닝하여 제1 회로(310)를 형성한다. 여기서 제1 회로(310)의 층간 연결을 하는 제1 관통비아(440a)도 함께 형성된다.Referring to FIG. 5 (d), the
도 5(e)를 참조하면, 캐비티(C, C1, C2, C3)가 형성된다. 제1 캐비티(C)는 절연재(110)의 가장자리에 형성되며, 절연재(110)의 측면으로 개방된다. 도 5(e)에는 제 캐비티(C)가 형성된 절연재(110)의 사시도(제2 캐비티(C1 내지 C3)와 제1 회로(310)의 도시는 제외됨)가 함께 도시되어 있다.Referring to FIG. 5E, the cavities C, C1, C2, and C3 are formed. The first cavity C is formed at an edge of the insulating
제2 캐비티(C1 내지 C3)는 절연재(110)의 상하를 관통하도록 형성되고, 제2 캐비티(C1 내지 C3)는 절연재(110)의 측면으로 개방되지 않는다.The second cavities C1 to C3 are formed to penetrate the top and bottom of the insulating
도 6(a)를 참조하면, 제1 캐비티(C)에 금속탭(200)이 삽입된다. 금속탭(200)은 제1 캐비티(C) 내에 상측으로 치우치게 삽입되어, 금속탭(200)의 중심면은 절연재(110)의 중심면보다 상측에 위치하고, 금속탭(200)의 상면은 절연재(110)의 상면보다 상측에 위치한다. 한편, 금속탭은 금속코어와 금속박을 포함할 수 있다. 이 경우, 금속박의 상면은 절연재(110)의 상면보다 상측에 위치한다. 도 6(a)에는 제1 캐비티(C) 내에 금속탭(200)이 삽입된 상태가 도시된 사시도(제2 캐비티(C1 내지 C3)와 제1 회로(310)의 도시는 제외됨)가 함께 도시되어 있다. Referring to FIG. 6A, the
금속탭(200)은 제1 캐비티(C)의 크기와 동일하거나 그보다 약간 작을 수 있다. 금속탭(200)이 제1 캐비티(C1)보다 작은 경우, 금속탭(200)과 제1 캐비티(C) 내측벽 사이에는 간격이 발생한다.The
한편, 도 6(a)에서, 전자부품(E1, E2, E3)이 제2 캐비티(C1 내지 C3) 내에 삽입된다. 전자부품(E1, E2, E3) 상면은 동일 평면(A) 상에 위치할 수 있다. 또한, 금속탭(200)의 금속박(220)의 상면 역시 전자부품(E1, E2, E3) 상면과 동일 평면(A) 상에 위치할 수 있다.Meanwhile, in FIG. 6A, the electronic components E1, E2, and E3 are inserted into the second cavities C1 to C3. Upper surfaces of the electronic components E1, E2, and E3 may be located on the same plane A. FIG. In addition, the top surface of the
도 6(b)를 참조하면, 절연재(110) 상에 절연층(120)이 적층된다. 절연층(120) 일면에는 금속 재질의 층(예를 들어, 구리층)(M2)이 부착되어 있을 수 있다. 절연층(120)은 절연재(110)뿐만 아니라 금속탭(200)까지 커버하며, 금속탭(200)과 제1 캐비티(C) 내측벽 사이에 발생한 간격 내에도 충전된다.Referring to FIG. 6B, an insulating
도 6(c)를 참조하면, 절연층(120)과 금속 재질의 층(M2)을 관통하는 비아홀(VH1, VH2, VH3)이 형성된다. 비아홀(VH1 내지 VH3)은 레이저 드릴 등으로 형성될 수 있고, 이 경우, 비아홀(VH1 내지 VH3)의 면적은 외측에서 내측으로 갈수록 작아질 수 있다. 또한, 도 7(c)에서, 절연재(110)와 절연층(120)을 관통하는 비아홀(TH2)도 형성될 수 있다.Referring to FIG. 6C, via holes VH1, VH2 and VH3 are formed to penetrate through the insulating
도 7(a)를 참조하면, 비아홀(VH1 내지 VH3, TH2) 내부 및 금속 재질의 층(M2) 상에 도금층(P2)이 형성된다. 여기서, 도금층(P2)은 금속 재질의 층(M2)을 인입선으로 한 전해도금층일 수 있다.Referring to FIG. 7A, the plating layer P2 is formed in the via holes VH1 to VH3 and TH2 and on the metal layer M2. Here, the plating layer P2 may be an electroplating layer having the metal layer M2 as a lead line.
도 7(b)를 참조하면, 금속 재질의 층(M2)과 도금층(P2)이 에칭 등의 방식으로 패터닝되어, 제2 회로(320), 비아(410, 420, 430) 그리고 제2 관통비아(440b)가 형성된다. 금속 재질의 층(M2)과 도금층(P2) 패터닝 시, 금속탭(120)의 최종적으로 노출될 부분 위에 위치한 금속 재질의 층(M2)과 도금층(P2)은 제거된다.Referring to FIG. 7B, the metal layer M2 and the plating layer P2 are patterned by etching or the like to form the
도 7(c)를 참조하면, 절연층(130) 일부가 제거되어 금속탭(200)이 노출되며, 특히, 금속탭(200)의 금속박(220)이 노출된다. 금속탭(200)은 절연재(110) 및 절연층(120)보다 돌출된 형태가 된다. 절연층(120)의 제거는 박리, 현상, 레이저 드릴 등의 다양한 방식으로 가능하다. Referring to FIG. 7C, a portion of the insulating layer 130 is removed to expose the
도 8(a)를 참조하면, 노출된 금속박(220)도 제거되고, 금속코어(210)의 단부가 완전히 노출된다. 금속박(220)의 제거는 에칭으로 이루어질 수 있다. 금속코어(210)와 금속박(220)의 금속 종류가 다른 경우, 반응하는 에칭액도 다를 수 있고, 금속박(220)만 선택적으로 제거하는 것이 용이할 수 있다. 한편, 도 8(a)에는 금속박(220)이 제거되고 금속코어(210)의 단부가 노출된 상태의 사시도(제2 회로(320)의 도시는 제외됨)가 함께 도시되어 있다. Referring to FIG. 8A, the exposed
도 8(b)를 참조하면, 절연층(120) 상에 제2 회로(320)를 커버하는 솔더레지스트(500)가 적층되고, 필요에 따라 솔더레지스트(500)에 개구가 형성되고, 개구를 통해 제2 회로(320) 일부가 노출될 수 있다.Referring to FIG. 8B, a solder resist 500 covering the
상기 공정을 통해 제조된 인쇄회로기판은 도 1의 인쇄회로기판과 유사할 수 있다.The printed circuit board manufactured through the above process may be similar to the printed circuit board of FIG. 1.
도 9(a)을 참조하면, 금속 재질의 층(예를 들어, 구리층)(M1)이 양면에 적층된 절연재(110)가 제공된다. 절연재(110) 일면 또는 양면에 동박이 적층된 원자재는 CCL(copper clad laminate)라 일컬어진다.Referring to FIG. 9A, an insulating
도 9(b)를 참조하면, CCL과 같은 원자재에 비아홀(TH1)이 형성된다. 비아홀(TH1)은 레이저 드릴, CNC 드릴 등으로 형성될 수 있고, 비아홀(TH1)은 금속 재질의 층(M1)과 절연재(110)를 모두 관통한다.Referring to FIG. 9B, the via hole TH1 is formed in a raw material such as CCL. The via hole TH1 may be formed by a laser drill, a CNC drill, or the like, and the via hole TH1 penetrates both the metal layer M1 and the insulating
도 9(c)를 참조하면, 비아홀(TH1) 내벽을 포함한 원자재 표면에 도금층(P1)을 형성한다. 여기서 도금층(P1)은 금속 재질의 층(M1)을 인입선으로 한 전해도금층일 수 있다.Referring to FIG. 9C, the plating layer P1 is formed on the surface of the raw material including the inner wall of the via hole TH1. Here, the plating layer P1 may be an electroplating layer having a lead layer of the metal layer M1.
도 9(d)를 참조하면, 금속 재질의 층(M1)과 도금층(P1)을 에칭 등의 방법으로 패터닝하여 제1 회로(310)를 형성한다. 여기서 제1 회로(310)의 층간 연결을 하는 제1 관통비아(440a)도 함께 형성된다.Referring to FIG. 9 (d), the
도 9(e)를 참조하면, 캐비티(C, C2, C3)가 형성된다. 제1 캐비티(C)는 절연재(110)의 가장자리에 형성되며, 절연재(110)의 측면으로 개방된다. 도 5(e)에는 제 캐비티(C)가 형성된 절연재(110)의 사시도(제2 캐비티(C2 내지 C3)와 제1 회로(310)의 도시는 제외됨)가 함께 도시되어 있다.Referring to FIG. 9E, the cavities C, C2 and C3 are formed. The first cavity C is formed at an edge of the insulating
제2 캐비티(C2 내지 C3)는 절연재(110)의 상하를 관통하도록 형성되고, 제2 캐비티(C2 내지 C3)는 절연재(110)의 측면으로 개방되지 않는다. The second cavities C2 to C3 are formed to penetrate the top and bottom of the insulating
도 10(a)를 참조하면, 제1 캐비티(C)에 금속탭(200)이 삽입된다. 금속탭(200)은 제1 캐비티(C) 내에 상측으로 치우치게 삽입되어, 금속탭(200)의 중심면은 절연재(110)의 중심면보다 상측에 위치하고, 금속탭(200)의 상면은 절연재(110)의 상면보다 상측에 위치한다. 한편, 금속탭은 금속코어와 금속박을 포함할 수 있다. 이 경우, 금속박의 상면은 절연재(110)의 상면보다 상측에 위치한다. Referring to FIG. 10A, the
금속탭(200)은 제1 캐비티(C)의 크기와 동일하거나 그보다 약간 작을 수 있다. 금속탭(200)이 제1 캐비티(C1)보다 작은 경우, 금속탭(200)과 제1 캐비티(C) 내측벽 사이에는 간격이 발생한다.The
한편, 도 10(a)에서, 전자부품(E1, E2, E3)들이 절연재(110)에 내장된다. 구체적으로, 전자부품(E1)은 제1 캐비티(C)에 삽입되고, 금속탭(200)의 하면에 접착부재(AD)를 통해 부착된다. 또한, 전자부품(E2, E3)은 제2 캐비티(C2, C3) 내에 삽입된다.Meanwhile, in FIG. 10A, the electronic components E1, E2, and E3 are embedded in the insulating
도 10(b)를 참조하면, 절연재(110) 상에 절연층(120)이 적층된다. 절연층(120) 일면에는 금속 재질의 층(예를 들어, 구리층)(M2)이 부착되어 있을 수 있다. 절연층(120)은 절연재(110)뿐만 아니라 금속탭(200)까지 커버하며, 금속탭(200)과 제1 캐비티(C) 내측벽 사이에 발생한 간격 내에도 충전된다.Referring to FIG. 10B, an insulating
도 10(c)를 참조하면, 절연층(120)과 금속 재질의 층(M2)을 관통하는 비아홀(VH1, VH2, VH3)이 형성된다. 비아홀(VH1 내지 VH3)은 레이저 드릴 등으로 형성될 수 있고, 이 경우, 비아홀(VH1 내지 VH3)의 면적은 외측에서 내측으로 갈수록 작아질 수 있다. Referring to FIG. 10C, via holes VH1, VH2, and VH3 are formed to penetrate through the insulating
도 11(a)를 참조하면, 비아홀(VH1 내지 VH3) 내부 및 금속 재질의 층(M2) 상에 도금층(P2)이 형성된다. 여기서, 도금층(P2)은 금속 재질의 층(M2)을 인입선으로 한 전해도금층일 수 있다.Referring to FIG. 11A, the plating layer P2 is formed in the via holes VH1 to VH3 and on the metal layer M2. Here, the plating layer P2 may be an electroplating layer having the metal layer M2 as a lead line.
도 11(b)를 참조하면, 금속 재질의 층(M2)과 도금층(P2)이 에칭 등의 방식으로 패터닝되어, 제2 회로(320), 비아(410, 420, 430)가 형성된다. 금속 재질의 층(M2)과 도금층(P2) 패터닝 시, 금속탭(120)의 최종적으로 노출될 부분 위에 위치한 금속 재질의 층(M2)과 도금층(P2)은 제거된다.Referring to FIG. 11B, the metal layer M2 and the plating layer P2 are patterned by etching or the like to form the
도 11(c)를 참조하면, 절연층(130) 일부가 제거되어 금속탭(200)이 노출되며, 특히, 금속탭(200)의 금속박(220)이 노출된다. 금속탭(200)은 절연재(110) 및 절연층(120)보다 돌출된 형태가 된다. 절연층(120)의 제거는 박리, 현상, 레이저 드릴 등의 다양한 방식으로 가능하다. Referring to FIG. 11C, a portion of the insulating layer 130 is removed to expose the
도 12(a)를 참조하면, 노출된 금속박(220)도 제거되고, 금속코어(210)의 단부가 완전히 노출된다. 금속박(220)의 제거는 에칭으로 이루어질 수 있다. 금속코어(210)와 금속박(220)의 금속 종류가 다른 경우, 반응하는 에칭액도 다를 수 있고, 금속박(220)만 선택적으로 제거하는 것이 용이할 수 있다. Referring to FIG. 12A, the exposed
도 12(b)를 참조하면, 절연층(120) 상에 제2 회로(320)를 커버하는 솔더레지스트(500)가 적층되고, 필요에 따라 솔더레지스트(500)에 개구가 형성되고, 개구를 통해 제2 회로(320) 일부가 노출될 수 있다.Referring to FIG. 12B, a solder resist 500 covering the
배터리 모듈Battery module
도 13 내지 도 15는 본 발명의 다양한 실시예에 따른 배터리 모듈을 나타낸 도면이다.13 to 15 are diagrams illustrating battery modules according to various embodiments of the present disclosure.
상술한 바와 같이, 도 1 내지 도 4를 참조하여 설명한 인쇄회로기판은 배터리 셀에 결합되는 보호회로모듈(PCM) 기판일 수 있다. 이러한 PCM 기판은 배터리 셀의 과충전, 과전류 등의 비정상 상태를 방지할 수 있는 소자를 포함할 수 있다.As described above, the printed circuit board described with reference to FIGS. 1 to 4 may be a protection circuit module (PCM) substrate coupled to a battery cell. The PCM substrate may include a device capable of preventing abnormal states such as overcharging and overcurrent of the battery cell.
배터리 모듈은 인쇄회로기판을 통하여 메인보드와 연결될 수 있다. 여기서, 인쇄회로기판과 메인보드 사이에 커넥터 기판이 부가적으로 결합되거나, 인쇄회로기판의 일부가 커넥터 용 기판 역할을 할 수 있다.The battery module may be connected to the main board through a printed circuit board. Here, the connector board is additionally coupled between the printed circuit board and the main board, or a part of the printed circuit board may serve as a connector board.
도 13을 참조하면, 배터리 모듈은 전극(11)을 포함하는 배터리 셀(10); 및 배터리 셀(10)에 결합되는 PCM 용 인쇄회로기판(20)을 포함한다. 인쇄회로기판(20)은 도 1 내지 도 5를 참조하여 설명한 것과 같이 다양한 형태로 구현될 수 있다. 금속탭(210)은 배터리 셀(10)의 전극(11)에 전기적으로 연결된다. 노출된 금속탭(210)은 배터리 셀(10)의 전극(11)에 솔더(S)를 통해 접합될 수 있다. Referring to FIG. 13, a battery module includes a
배터리 셀(10)의 전극(11)은 양전극과 음전극을 포함하고, 한 쌍의 금속탭(210)은 양전극과 음전극 각각에 대응하여 접합된다. The
한편, 도 14를 참조하면, 금속탭(210)은 휘어질 수 있고, 인쇄회로기판(20)은 전극을 감싸는 형태가 될 수 있다.Meanwhile, referring to FIG. 14, the
또한, 도 15를 참조하면, 인쇄회로기판(20)의 리지드부(R1)는 금속탭(210)을 매개로 배터리 셀(10)의 전극(11)에 결합되고, 또 다른 리지드부(R2)는 메인보드에 결합되고, 플렉서블부는 두 개의 리지드부(R1, R2)를 연결한다.In addition, referring to FIG. 15, the rigid part R1 of the printed
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although embodiment of this invention was described, those of ordinary skill in the art should add, change, delete, add, etc. the component within the range which does not deviate from the idea of this invention described in the claim. The present invention may be modified and changed in various ways, which will also be included within the scope of the present invention.
110: 절연재
111: 플렉서블 절연재
112: 리지드 절연재
120: 절연층
200: 금속탭
210: 금속코어
220: 금속박
310: 제1 회로
320: 제2 회로
410: 제1 비아
420: 제2 비아
430: 제3 비아
440: 관통비아
500: 솔더레지스트
C1, C2, C3: 캐비티
E1, E2, E3: 전자부품
10: 배터리 셀
11: 전극
12: 메인보드
S: 솔더110: insulation material
111: flexible insulation
112: rigid insulation material
120: insulation layer
200: metal tab
210: metal core
220: metal foil
310: first circuit
320: second circuit
410: first via
420: second via
430: third via
440: through via
500: solder resist
C1, C2, C3: Cavity
E1, E2, E3: Electronic Components
10: battery cell
11: electrode
12: mainboard
S: solder
Claims (35)
상기 절연재의 상기 일측면보다 돌출되게 상기 캐비티에 삽입되는 금속탭; 및
상기 금속탭의 상기 절연재의 상기 일측면보다 돌출된 부분이 노출되도록 상기 절연재 상에 적층되는 절연층을 포함하고,
상기 금속탭의 상하 방향에 대한 중심면은 상기 절연재의 상하 방향에 대한 중심면보다 높게 위치하는 인쇄회로기판.
An insulating material provided with a cavity opened to one side;
A metal tab inserted into the cavity to protrude from the one side of the insulating material; And
An insulating layer laminated on the insulating material to expose a portion protruding from the one side of the insulating material of the metal tab;
The center surface of the metal tab in the vertical direction is higher than the center surface of the insulating material in the vertical direction.
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하는 인쇄회로기판.
The method of claim 1,
A cavity formed in the insulating material; And
The printed circuit board further comprises an electronic component inserted into the cavity.
상기 금속탭의 상면은 상기 전자부품의 상면과 동일 평면 상에 위치하는 인쇄회로기판.
The method of claim 2,
The upper surface of the metal tab is located on the same plane as the upper surface of the electronic component.
상기 금속탭은,
금속코어; 및
상기 금속코어의 상기 캐비티 내에 위치하는 양면에 형성된 금속박을 포함하는 인쇄회로기판.
The method of claim 1,
The metal tab,
Metal core; And
Printed circuit board comprising a metal foil formed on both sides located in the cavity of the metal core.
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하고,
상기 금속박의 상면은 상기 전자부품의 상면과 동일 평면 상에 위치하는 인쇄회로기판.
The method of claim 4, wherein
A cavity formed in the insulating material; And
Further comprising an electronic component inserted into the cavity,
The upper surface of the metal foil is located on the same plane as the upper surface of the electronic component.
상기 캐비티의 내측벽과 상기 금속탭은 서로 이격되고,
상기 절연층은 상기 캐비티의 내측벽과 상기 금속탭 사이에 충전되는 인쇄회로기판.
The method of claim 1,
The inner wall of the cavity and the metal tab are spaced apart from each other,
The insulating layer is a printed circuit board is filled between the inner wall of the cavity and the metal tab.
상기 전자부품은 복수로 이루어지고,
상기 복수의 전자부품의 상면 각각은 서로 동일 평면 상에 위치하는 인쇄회로기판.
The method of claim 2,
The electronic component is made of a plurality,
A printed circuit board, wherein the upper surfaces of the plurality of electronic components are located on the same plane as each other.
상기 절연재의 외측 표면에 형성되는 제1 회로; 및
상기 절연층의 외측 표면에 형성되는 제2 회로를 더 포함하는 인쇄회로기판.
The method of claim 1,
A first circuit formed on an outer surface of the insulating material; And
The printed circuit board further comprises a second circuit formed on the outer surface of the insulating layer.
상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
The method of claim 8,
The printed circuit board further comprises a via electrically connecting the first circuit and the second circuit.
상기 금속탭과 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
The method of claim 8,
The printed circuit board further comprises a via for electrically connecting the metal tab and the second circuit.
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하고,
상기 전자부품과 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
The method of claim 8,
A cavity formed in the insulating material; And
Further comprising an electronic component inserted into the cavity,
And a via electrically connecting the electronic component and the second circuit.
상기 금속탭의 상면과 상기 절연재의 상면에 위치한 상기 제1 회로의 상면은 동일 평면 상에 위치하는 인쇄회로기판.
The method of claim 8,
And a top surface of the first circuit positioned on an upper surface of the metal tab and an upper surface of the insulating material.
상기 절연층의 외측 표면 상에 적층되는 솔더레지스트를 더 포함하는 인쇄회로기판.
The method of claim 1,
The printed circuit board further comprises a solder resist laminated on the outer surface of the insulating layer.
상기 금속탭의 하면에 부착되고, 상기 캐비티 내에 위치하는 전자부품을 더 포함하는 인쇄회로기판.
The method of claim 1,
And a electronic component attached to a lower surface of the metal tab and positioned in the cavity.
상기 전자부품은 접착부재에 의해 상기 금속탭의 하면에 접착되는 인쇄회로기판.
The method of claim 14,
The electronic component is bonded to the bottom surface of the metal tab by an adhesive member.
상기 금속탭은,
금속코어; 및
상기 금속코어의 상기 캐비티 내에 위치한 상면에 형성되는 금속박을 포함하고,
상기 전자부품은 상기 금속코어의 하면에 부착되는 인쇄회로기판.
The method of claim 14,
The metal tab,
Metal core; And
Metal foil is formed on the upper surface located in the cavity of the metal core,
The electronic component is a printed circuit board attached to the lower surface of the metal core.
상기 절연재는
플렉서블 절연재; 및
상기 플렉서블 절연재 상에 적층되는 리지드 절연재를 포함하고,
상기 리지드 절연재는 상기 플렉서블 절연재의 소정의 영역을 제외한 영역에 적층되고,
상기 절연층은 상기 리지드 절연재 상에 적층되는 인쇄회로기판.
The method of claim 1,
The insulation material
Flexible insulation material; And
A rigid insulating material laminated on the flexible insulating material,
The rigid insulating material is laminated in an area except for a predetermined area of the flexible insulating material,
The insulating layer is a printed circuit board laminated on the rigid insulating material.
상기 배터리 셀에 결합되는 인쇄회로기판을 포함하고,
상기 인쇄회로기판은,
일측면으로 개방된 캐비티가 구비된 절연재;
상기 절연재의 상기 일측면보다 돌출되게 상기 캐비티에 삽입되는 금속탭; 및
상기 금속탭의 상기 절연재의 상기 일측면보다 돌출된 부분이 노출되도록 상기 절연재 상에 적층되는 절연층을 포함하고,
상기 금속탭의 상하 방향에 대한 중심면은 상기 절연재의 상하 방향에 대한 중심면보다 높게 위치하는 배터리 모듈.
A battery cell comprising an electrode; And
A printed circuit board coupled to the battery cell,
The printed circuit board,
An insulating material provided with a cavity opened to one side;
A metal tab inserted into the cavity to protrude from the one side of the insulating material; And
An insulating layer laminated on the insulating material to expose a portion protruding from the one side of the insulating material of the metal tab;
The center surface of the metal tab in the vertical direction is higher than the center plane of the insulating material in the vertical direction.
상기 금속탭과 상기 배터리 셀의 전극은 솔더링되는 배터리 모듈.
The method of claim 18,
The battery module is soldered to the metal tab and the electrode of the battery cell.
상기 인쇄회로기판은,
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하는 배터리 모듈.
The method of claim 18,
The printed circuit board,
A cavity formed in the insulating material; And
The battery module further comprises an electronic component inserted into the cavity.
상기 금속탭의 상면은 상기 전자부품의 상면과 동일 평면 상에 위치하는 배터리 모듈.
The method of claim 20,
The upper surface of the metal tab is located on the same plane as the upper surface of the electronic component.
상기 금속탭은,
금속코어; 및
상기 금속코어의 상기 캐비티 내에 위치하는 양면에 형성된 금속박을 포함하는 배터리 모듈.
The method of claim 18,
The metal tab,
Metal core; And
Battery module including a metal foil formed on both sides located in the cavity of the metal core.
상기 인쇄회로기판은,
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하고,
상기 금속박의 상면은 상기 전자부품의 상면과 동일 평면 상에 위치하는 배터리 모듈.
The method of claim 22,
The printed circuit board,
A cavity formed in the insulating material; And
Further comprising an electronic component inserted into the cavity,
The upper surface of the metal foil is located on the same plane as the upper surface of the electronic component.
상기 캐비티의 내측벽과 상기 금속탭은 서로 이격되고,
상기 절연층은 상기 캐비티의 내측벽과 상기 금속탭 사이에 충전되는 배터리 모듈.
The method of claim 18,
The inner wall of the cavity and the metal tab are spaced apart from each other,
And the insulating layer is charged between the inner wall of the cavity and the metal tab.
상기 전자부품은 복수로 이루어지고,
상기 복수의 전자부품의 상면 각각은 서로 동일 평면 상에 위치하는 배터리 모듈.
The method of claim 20,
The electronic component is made of a plurality,
Each of the upper surfaces of the plurality of electronic components are located on the same plane with each other.
상기 인쇄회로기판은,
상기 절연재의 외측 표면에 형성되는 제1 회로; 및
상기 절연층의 외측 표면에 형성되는 제2 회로를 더 포함하는 배터리 모듈.
The method of claim 18,
The printed circuit board,
A first circuit formed on an outer surface of the insulating material; And
And a second circuit formed on an outer surface of the insulating layer.
상기 인쇄회로기판은,
상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 배터리 모듈.
The method of claim 26,
The printed circuit board,
And a via electrically connecting the first circuit and the second circuit.
상기 인쇄회로기판은,
상기 금속탭과 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 배터리 모듈.
The method of claim 26,
The printed circuit board,
And a via electrically connecting the metal tab and the second circuit.
상기 인쇄회로기판은,
상기 절연재에 형성된 캐비티; 및
상기 캐비티에 삽입된 전자부품을 더 포함하고,
상기 전자부품과 상기 제2 회로를 전기적으로 연결하는 비아를 더 포함하는 배터리 모듈.
The method of claim 26,
The printed circuit board,
A cavity formed in the insulating material; And
Further comprising an electronic component inserted into the cavity,
And a via electrically connecting the electronic component and the second circuit.
상기 금속탭의 상면과 상기 절연재의 상면에 위치한 상기 제1 회로의 상면은 동일 평면 상에 위치하는 배터리 모듈.
The method of claim 26,
And a top surface of the first circuit disposed on an upper surface of the metal tab and an upper surface of the insulating material.
상기 인쇄회로기판은,
상기 절연층의 외측 표면 상에 적층되는 솔더레지스트를 더 포함하는 배터리 모듈.
The method of claim 18,
The printed circuit board,
The battery module further comprises a solder resist laminated on the outer surface of the insulating layer.
상기 인쇄회로기판은,
상기 금속탭의 하면에 부착되고, 상기 캐비티 내에 위치하는 전자부품을 더 포함하는 배터리 모듈.
The method of claim 18,
The printed circuit board,
And a electronic component attached to a bottom surface of the metal tab and positioned in the cavity.
상기 전자부품은 접착제에 의해 상기 금속탭의 하면에 접착되는 배터리 모듈.
33. The method of claim 32,
The electronic component is a battery module bonded to the lower surface of the metal tab by an adhesive.
상기 금속탭은,
금속코어; 및
상기 금속코어의 상면에 형성되는 금속박을 포함하고,
상기 전자부품은 상기 금속코어의 하면에 부착되는 배터리 모듈.
The method of claim 33, wherein
The metal tab,
Metal core; And
It includes a metal foil formed on the upper surface of the metal core,
The electronic component is a battery module attached to the lower surface of the metal core.
상기 절연재는
플렉서블 절연재; 및
상기 플렉서블 절연재 상에 적층되는 리지드 절연재를 포함하고,
상기 리지드 절연재는 상기 플렉서블 절연재의 소정의 영역을 제외한 영역에 적층되고,
상기 절연층은 상기 리지드 절연재 상에 적층되는 배터리 모듈.
The method of claim 18,
The insulation material
Flexible insulation material; And
A rigid insulating material laminated on the flexible insulating material,
The rigid insulating material is laminated in an area except for a predetermined area of the flexible insulating material,
And the insulating layer is laminated on the rigid insulating material.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180081667A KR102597160B1 (en) | 2018-07-13 | 2018-07-13 | Printed circuit board and battery module having the same |
JP2019010639A JP7294585B2 (en) | 2018-07-13 | 2019-01-24 | Printed circuit board and battery module containing same |
TW108104371A TWI829668B (en) | 2018-07-13 | 2019-02-11 | Printed circuit board and battery module having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180081667A KR102597160B1 (en) | 2018-07-13 | 2018-07-13 | Printed circuit board and battery module having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200007492A true KR20200007492A (en) | 2020-01-22 |
KR102597160B1 KR102597160B1 (en) | 2023-11-02 |
Family
ID=69170030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180081667A KR102597160B1 (en) | 2018-07-13 | 2018-07-13 | Printed circuit board and battery module having the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7294585B2 (en) |
KR (1) | KR102597160B1 (en) |
TW (1) | TWI829668B (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154939A (en) * | 1997-07-31 | 1999-02-26 | Kyocera Corp | Wiring board |
JP2007273654A (en) * | 2006-03-31 | 2007-10-18 | Sumitomo Bakelite Co Ltd | Flexible circuit board, method for manufacturing the same, and electronic component |
US20110100687A1 (en) * | 2009-11-02 | 2011-05-05 | Tae Ki Hong | Carrier tape for tab-package and manufacturing method thereof |
JP2014007059A (en) | 2012-06-25 | 2014-01-16 | Asahi Kasei Chemicals Corp | Power supply stabilization device |
WO2017062662A1 (en) * | 2015-10-06 | 2017-04-13 | Thin Film Electronics Asa | Electronic device having an antenna, metal trace (s) and/or inductor with a printed adhesion promoter thereon |
KR20190085390A (en) * | 2018-01-10 | 2019-07-18 | 삼성전기주식회사 | Printed circuit board and battery module having the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2603102B2 (en) * | 1988-05-12 | 1997-04-23 | イビデン株式会社 | Manufacturing method of electronic component mounting board |
JP2752285B2 (en) * | 1992-02-26 | 1998-05-18 | シャープ株式会社 | Printed wiring board |
JPH11126978A (en) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | Multilayered wiring board |
JP2010080463A (en) | 2008-09-24 | 2010-04-08 | Nec Tokin Corp | Protection circuit board |
JP5273095B2 (en) | 2010-05-24 | 2013-08-28 | 株式会社デンソー | Semiconductor device |
JP5423621B2 (en) | 2010-06-04 | 2014-02-19 | 株式会社デンソー | Circuit board terminal connection structure |
CN105324871B (en) | 2013-07-01 | 2018-09-11 | Itm半导体有限公司 | The encapsulation of battery protecting circuit module, battery pack and the electronic device for having the battery pack |
CN106004512B (en) * | 2013-12-31 | 2018-06-12 | 比亚迪股份有限公司 | Signal acquisition component, power battery module, automobile |
US9198278B2 (en) | 2014-02-25 | 2015-11-24 | Motorola Solutions, Inc. | Apparatus and method of miniaturizing the size of a printed circuit board |
TWM509497U (en) * | 2015-06-30 | 2015-09-21 | Compeq Mfg Co Ltd | Protected circuit board with heat dissipation structure |
-
2018
- 2018-07-13 KR KR1020180081667A patent/KR102597160B1/en active IP Right Grant
-
2019
- 2019-01-24 JP JP2019010639A patent/JP7294585B2/en active Active
- 2019-02-11 TW TW108104371A patent/TWI829668B/en active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154939A (en) * | 1997-07-31 | 1999-02-26 | Kyocera Corp | Wiring board |
JP2007273654A (en) * | 2006-03-31 | 2007-10-18 | Sumitomo Bakelite Co Ltd | Flexible circuit board, method for manufacturing the same, and electronic component |
US20110100687A1 (en) * | 2009-11-02 | 2011-05-05 | Tae Ki Hong | Carrier tape for tab-package and manufacturing method thereof |
JP2014007059A (en) | 2012-06-25 | 2014-01-16 | Asahi Kasei Chemicals Corp | Power supply stabilization device |
WO2017062662A1 (en) * | 2015-10-06 | 2017-04-13 | Thin Film Electronics Asa | Electronic device having an antenna, metal trace (s) and/or inductor with a printed adhesion promoter thereon |
KR20190085390A (en) * | 2018-01-10 | 2019-07-18 | 삼성전기주식회사 | Printed circuit board and battery module having the same |
JP2019121779A (en) * | 2018-01-10 | 2019-07-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and battery module including the same |
Also Published As
Publication number | Publication date |
---|---|
TWI829668B (en) | 2024-01-21 |
JP2020013978A (en) | 2020-01-23 |
KR102597160B1 (en) | 2023-11-02 |
TW202007236A (en) | 2020-02-01 |
JP7294585B2 (en) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777612B2 (en) | Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device | |
WO2003103355A1 (en) | Composite multi-layer substrate and module using the substrate | |
JP5503565B2 (en) | Protection circuit module | |
US6656627B2 (en) | Battery pack | |
KR102483624B1 (en) | Printed circuit board and battery module having the same | |
JP5394560B2 (en) | Composite multilayer substrate and module using the same | |
JP5439560B2 (en) | Composite multilayer substrate and module using the same | |
KR102597160B1 (en) | Printed circuit board and battery module having the same | |
JP5091021B2 (en) | Composite multilayer substrate and module using the same | |
KR20160126311A (en) | Semiconductor package and manufacturing method thereof | |
KR102662861B1 (en) | Printed circuit board and battery module having the same | |
CN114765918A (en) | Circuit board assembly and manufacturing method thereof | |
KR20200007480A (en) | Printed circuit board and battery module having the same | |
JP2013115110A (en) | Printed wiring board of step structure | |
EP2825003B1 (en) | Printed wiring board and electric tool switch provided therewith | |
CN112492777B (en) | Circuit board and manufacturing method thereof | |
JP2009021579A (en) | Wiring substrate with reinforcing member | |
JP2009123781A (en) | Circuit module | |
US9859632B2 (en) | Composite substrate and rigid substrate | |
KR20160105092A (en) | Loop antenna and manufacturing method of the same | |
KR20150087682A (en) | Embedded printed circuit substrate | |
JP2016157941A (en) | Wiring board | |
KR20160102902A (en) | Cavity substrate and method of manufacturing the same | |
JPH1154878A (en) | Flexible printed circuit board mounted on electrical component | |
JP2013038230A (en) | Component built-in substrate and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |