KR20200001165A - 이미지 센서, 픽셀 어레이 및 그 동작 방법 - Google Patents

이미지 센서, 픽셀 어레이 및 그 동작 방법 Download PDF

Info

Publication number
KR20200001165A
KR20200001165A KR1020180073771A KR20180073771A KR20200001165A KR 20200001165 A KR20200001165 A KR 20200001165A KR 1020180073771 A KR1020180073771 A KR 1020180073771A KR 20180073771 A KR20180073771 A KR 20180073771A KR 20200001165 A KR20200001165 A KR 20200001165A
Authority
KR
South Korea
Prior art keywords
pixel
voltage
signal
clamp
floating diffusion
Prior art date
Application number
KR1020180073771A
Other languages
English (en)
Other versions
KR102573304B1 (ko
Inventor
정연환
강선율
김경민
채희성
한재승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180073771A priority Critical patent/KR102573304B1/ko
Priority to CN201910514682.0A priority patent/CN110650303B/zh
Priority to US16/445,754 priority patent/US11082653B2/en
Publication of KR20200001165A publication Critical patent/KR20200001165A/ko
Priority to KR1020200026174A priority patent/KR20200145654A/ko
Priority to US16/844,251 priority patent/US11233962B2/en
Priority to US17/371,567 priority patent/US11711635B2/en
Application granted granted Critical
Publication of KR102573304B1 publication Critical patent/KR102573304B1/ko

Links

Images

Classifications

    • H04N5/3559—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/3698—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 이미지 센서는 동일한 컬럼 라인에 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이 및 상기 제2 픽셀의 독출 동작을 제어하도록 구성된 로우 드라이버를 포함하고, 상기 컬럼 라인의 전압은 상기 제2 픽셀의 독출 동작 동안 상기 제1 픽셀의 플로팅 디퓨전 노드의 전압 및 상기 제2 픽셀의 플로팅 디퓨전 노드의 전압 중 높은 전압에 기초하여 결정되는 것을 특징으로 할 수 있다.

Description

이미지 센서, 픽셀 어레이 및 그 동작 방법 {Image sensor, pixel array and operation method thereof}
본 개시의 기술적 사상은 이미지 센서 및 픽셀 어레이에 관한 것으로서, 보다 상세하게는 복수의 픽셀에 기초하여 픽셀 신호를 생성하는 이미지 센서 및 픽셀 어레이에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 광전하가 인가된 픽셀에서 출력되는 픽셀 신호를 다른 픽셀을 이용하여 검출하는 이미지 센서 및 픽셀 어레이를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 이미지 센서는 동일한 컬럼 라인에 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이 및 상기 제2 픽셀의 독출 동작을 제어하도록 구성된 로우 드라이버를 포함하고, 상기 컬럼 라인의 전압은 상기 제2 픽셀의 독출 동작 동안 상기 제1 픽셀의 플로팅 디퓨전 노드의 전압 및 상기 제2 픽셀의 플로팅 디퓨전 노드의 전압 중 높은 전압에 기초하여 결정되는 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 픽셀 어레이는, 상기 픽셀 어레이 외부로부터 클램프 신호를 수신하여 제1 픽셀 신호를 생성하는 제1 로우 픽셀 및 포토 다이오드로부터 인가받은 광전하에 기초하여 제2 픽셀 신호를 생성하는 제2 로우 픽셀을 포함하며, 상기 제1 로우 픽셀 및 상기 제2 로우 픽셀에 연결되는 컬럼 라인에 인가되는 전압은 상기 제1 픽셀 신호 및 상기 제2 픽셀 신호 중 적어도 하나에 기초한 전압인 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 복수의 픽셀들을 포함하는 이미지 센서의 동작 방법은, 상기 복수의 픽셀들을 리셋하는 단계, 리셋 동작 동안 제1 전압으로부터 상기 제1 전압보다 작은 제2 전압으로 전압 레벨이 감소하는 클램프 신호를 제1 로우 픽셀에 인가하는 단계 및 제2 로우 픽셀에 포함된 포토 다이오드의 출력을 인가받는 전송 트랜지스터를 턴 온 시키는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 이미지 센서 및 픽셀 어레이에 따르면, 컬럼 라인에서 출력되는 픽셀신호를 복수의 픽셀들을 이용하여 조절함으로써 픽셀 노이즈를 감소시킬 수 있다. 또한, 별도의 클램핑 회로 없이 픽셀신호를 클램핑할 수 있다.
도 1은 본 개시의 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2는 본 개시의 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 3a 및 도 3b은 본 개시의 일 실시예에 따른 클램프 컨트롤러를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시예에 따른 픽셀 어레이를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시예에 따른 승자승 회로의 등가 회로를 설명하기 위한 도면이다.
도 6은 본 개시의 실시예에 따라 픽셀 신호가 클램핑되지 않는 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이다.
도 7은 본 개시의 실시예에 따라 픽셀 신호가 클램핑된 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이다.
도 8은 본 개시의 실시예에 따라 리셋 상태의 이미지 센서를 설명하기 위한 도면이다.
도 9는 본 개시의 실시예에 따라 리셋이 완료된 이후의 이미지 센서를 설명하기 위한 도면이다.
도 10은 본 개시의 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다.
도 11은 본 개시의 실시예에 따른 이미지 센서의 동작 방법을 구체적으로 설명하기 위한 흐름도이다.
도 12는 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
이미지 센서(100)는 픽셀 어레이(Pixel array, 110), 로우 드라이버(Row Driver, 120), 아날로그-디지털 컨버터(Analog Digital Converter; 이하 ADC, 130), 타이밍 생성기(Timing Generator, 170) 및 버퍼(Buffer, 180)를 포함할 수 있다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
픽셀 어레이(110)는 각각이 복수의 로우(row) 라인(RL)들 및 복수의 컬럼(column) 라인(CL)들과 접속될 수 있고, 매트릭스 형태로 배치된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 광 감지 소자를 포함할 수 있다. 광 감지 소자는 외부에서 입사된 빛에 의해 광 전하를 생성할 수 있으며, 복수의 픽셀들은 광 전하를 전압 또는 전류 신호로 변환하여 픽셀 신호(PXS)로써 출력할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우(row) 단위로 구동한다. 로우 드라이버(120)는 타이밍 생성기(170)에서 수신한 제어 신호(CTR)에 따라 픽셀 어레이(110)의 적어도 하나의 로우 라인을 선택할 수 있다. 선택된 로우 라인에 연연결된 픽셀은 픽셀 신호(PXS)를 출력한다. 픽셀 신호(PXS)는 리셋 신호와 영상 신호를 포함할 수 있다. 로우 드라이버(120)는 픽셀의 독출 동작을 제어할 수 있다. 이하에서 독출 동작이란, 픽셀을 리셋하고 픽셀로부터 빛의 세기에 대응하는 크기의 픽셀 신호(PXS)를 출력하는 동작을 의미할 수 있다.
로우 드라이버(120)는 클램프 컨트롤러(121)를 포함할 수 있다. 클램프 컨트롤러(121)는 픽셀 어레이(110)에서 픽셀 신호(PXS)를 생성하기 위한 클램프 신호(CLP)를 전송할 수 있다. 또한, 클램프 컨트롤러(121)는 픽셀 어레이(110)를 구성하는 복수의 픽셀 중 적어도 하나의 픽셀과 전기적으로 연결될 수 있다. 이 경우, 클램프 컨트롤러(121)와 픽셀 사이에는 커패시터를 구비할 수 있다. 또한, 클램프 컨트롤러(121)는 복수의 픽셀 중 적어도 하나의 픽셀의 플로팅 디퓨전 노드(FD)와 전기적으로 연결될 수 있다. 한편, 클램프 컨트롤러(121)는 제어 신호(CTR)에 따라 제1 전압 및 제2 전압 중 어느 하나의 전압을 클램프 신호(CLP)로써 전송할 수 있다. 이 경우, 제1 전압은 제2 전압보다 클 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환한다. 예를 들어, ADC(130)는 리셋 신호와 이미지 신호의 차이를 유효하게 검출하기 위하여, 픽셀 신호를 램프 신호와 비교한 결과를 생성할 수 있다. ADC(130)는 비교 결과로 출력된 신호를 카운트하여 디지털 신호로 변환할 수 있다.
타이밍 생성기(170)는 이미지 센서(100)를 전반적으로 제어할 수 있다. 예를 들어, 로우 드라이버(120) 및 ADC(130) 각각에 제어 신호(CTR) 또는 클럭 신호(CLK)를 전송하여 로우 드라이버(120) 및 ADC(130)의 동작 또는 타이밍을 제어할 수 있다. 예를 들어, 타이밍 생성기(170)는 로우 드라이버(120)에 컨트롤 신호(CTR)를 제공하여 클램프 신호(CLP)를 제어할 수 있다. 클램프 신호(CLP)는 컨트롤 신호(CTR)에 따라 상이한 전압 값을 가질 수 있다.
버퍼(180)는 ADC(130)로부터 출력된 디지털 픽셀 신호(DPS)를 임시로 저장한 후 센싱하고 증폭하여 이미지 데이터(IDTA)로서 출력할 수 있다.
본 개시의 일 실시예에 따르면, 로우 드라이버(120)는 픽셀 어레이(110)를 구성하는 복수의 픽셀들에 제1 전압 또는 제1 전압보다 작은 제2 전압을 인가할 수 있다. 제2 전압을 인가받은 제1 픽셀은 제2 픽셀과 동일한 컬럼 라인에 연결될 수 있다. 이로 인하여, 제1 픽셀 및 제2 픽셀의 출력 전압 중 적어도 하나에 따라 픽셀 신호(PXS)가 결정될 수 있다. 즉, 로우 드라이버(120)는 제2 픽셀에서 출력되는 전압이 제1 픽셀의 출력 전압보다 낮아지지 않도록 제1 픽셀에 클램프 신호(CLP)를 제공할 수 있다. 이로 인하여, 제2 픽셀에 밝은 빛이 인가됨에 따라, 제2 픽셀 출력 전압 값이 과도하게 낮아지는 경우에 발생하는 밴드 노이즈(Band noise)를 억제할 수 있다.
도 2는 본 개시의 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
픽셀 어레이(110)는 각각이 복수의 로우 라인(RL)들 및 복수의 컬럼 라인(CL)들과 접속되며 매트릭스 형태로 배치된 복수의 픽셀(111)들을 포함한다. 예를 들어, 복수의 로우 라인들은 네 개의 로우 라인(RL)으로 구성될 수 있으며, 각각의 로우 라인(RL)은 도 4에서 후술하는 바와 같이 리셋 트랜지스터, 전송 트랜지스터 및 선택 트랜지스터에 제어 신호를 전송하고, 클램프 신호를 픽셀(111)에 전송할 수 있다.
복수의 픽셀(111)들 각각은 광 감지 소자를 포함한다. 예컨대, 광 감지 소자는 포토(photo) 다이오드, 포토 트랜지스터, 포트 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다. 복수의 픽셀(111)들 각각은 적어도 하나의 광 감지 소자를 포함할 수 있으며, 예를 들어, 복수의 픽셀(111)들 각각은 복수의 광 감지 소자를 포함할 수 있다. 복수의 광 감지 소자는 광이 입사하는 방향으로 서로 적층될 수 있다.
복수의 픽셀(111)들 각각은 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 복수의 픽셀(111)들은 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 복수의 픽셀(111)들 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터가 배치될 수 있다.
복수의 픽셀(111)들은 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호인 픽셀 신호로 변환할 수 있다. 예를 들어, 복수의 픽셀(111)들은 밝은 빛이 인가되면 많은 전자(광전하)를 방출할 수 있다. 빛이 밝아질수록 광 감지 소자에서 출력되는 전압 값은 낮아질 수 있다. 출력되는 전압 값이 과도하게 낮아지는 경우 밴드 노이즈(Band noise)가 발생될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우 단위로 구동하며, 예컨대 적어도 하나의 픽셀(111)의 독출 동작을 수행하도록 제어할 수 있다. 로우 드라이버(120)는 타이밍 생성기(170)에서 생성된 로우 제어신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 로우 제어신호에 응답하여 픽셀 어레이(110)를 구성하는 로우 라인들 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 로우 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 로우 선택 신호에 의해 선택되는 로우로부터 픽셀 신호(PXS)를 출력한다. 예를 들어, 픽셀 신호(PXS)는 리셋 상태에 대응하는 전압, 광 전하에 대응하는 전압 및 클램프 전압 중 어느 하나를 가질 수 있다.
클램프 컨트롤러(121)는 복수의 픽셀들 중 적어도 하나의 픽셀로 클램프 신호(CLP)를 전송할 수 있다. 예컨대, 클램프 컨트롤러(121)는 픽셀의 플로팅 디퓨전 노드에 클램프 신호(CLP)를 인가할 수 있다. 한편, 로우 드라이버(120)는 두 개의 로우 라인(RL)을 선택하는 로우 선택 신호를 생성할 수 있다. 예를 들어, 첫 번째 로우에 포함된 복수의 픽셀(PX)들을 선택하는 신호 및 두 번째 로우에 포함된 복수의 픽셀(PX)들을 선택하는 신호를 생성할 수 있다. 클램프 컨트롤러(121)는 선택된 두 개의 로우 라인(RL) 중에서 하나의 로우 라인(RL)에 제1 전압 또는 제2 전압을 교번적으로 인가함으로써 클램프 신호(CLP)를 전송할 수 있다. 예를 들어, 제1 전압은 제2 전압보다 클 수 있으며, 제1 전압은 전원 전압(VDD)이고 제2 전압은 전원 전압보다 낮은 전압을 포함할 수 있다.
본 개시의 일 실시예에 따르면, 로우 드라이버(120)가 픽셀(PX)에 포함된 리셋 트랜지스터를 턴 온 시키는 동안 클램프 컨트롤러(121)는 제1 픽셀에 제1 전압을 인가할 수 있다. 이 경우, 제1 픽셀의 플로팅 디퓨전 노드는 제1 전압에 대응되는 전압으로 유지될 수 있다. 로우 드라이버(120)가 픽셀에 포함된 리셋 트랜지스터를 턴 오프 시킨 이후, 클램프 컨트롤러(121)는 제1 픽셀에 제2 전압을 인가할 수 있다. 이 경우, 픽셀의 플로팅 디퓨전 노드는 제1 전압에 대응되는 전압에서 제2 전압에 대응되는 전압으로 전압이 변화할 수 있다. 제1 전압이 제2 전압보다 크기 때문에 클램프 컨트롤러(121)가 제2 전압을 인가한 경우 플로팅 디퓨전 노드의 전압 크기는 하락할 수 있다.
한편, 클램프 컨트롤러(121)는 클램프 컨트롤러(121)와 제2 픽셀이 연결된 라인을 개방 상태로 유지할 수 있다. 로우 드라이버(120)는 제1 픽셀에 제2 전압을 인가하고 기설정된 시간 이후 제2 픽셀의 전송 트랜지스터를 턴 온 시킬 수 있다. 이에 따라, 제2 픽셀의 광 감지 소자에서 출력된 광전하에 따른 전류 및/또는 전압이 제2 픽셀의 플로팅 디퓨전 노드에 인가될 수 있다. 제1 픽셀 및 제2 픽셀의 소스 팔로워 트랜지스터는 각 픽셀의 플로팅 디퓨전 노드 및 선택 트랜지스터와 연결될 수 있다. 이 경우, 플로팅 디퓨전 노드는 게이트 단자에 연결되며, 플로팅 디퓨전 노드의 전압이 높은 소스 팔로워 트랜지스터 만이 선택 트랜지스터를 거쳐 컬럼 라인(CL)으로 전압을 인가할 수 있다. 이 경우 트랜지스터는 NMOS를 포함할 수 있다.
ADC(130)는 픽셀 어레이(110)로부터 입력되는 아날로그 픽셀 신호를 디지털 신호로 변환한다. ADC(130)는 비교 블록(140) 및 카운터 블록(150)을 포함할 수 있다.
비교 블록(140)은 픽셀 어레이(110)를 구성하는 컬럼 라인(CL)들 중에서 어느 하나의 컬럼 라인에 접속된 단위 픽셀로부터 출력되는 픽셀 신호(PXS)를 램프 신호(RAMP)와 비교한다. 비교 블록(140)은 각각의 컬럼에 대응하여 구비되는 복수의 비교 회로(141)들을 포함하며, 각 비교 회로(141)들은 픽셀 어레이(110) 및 램프 신호 발생기(160)와 연결된다.
비교 회로(141)는 픽셀 신호(PXS)와 램프 신호 발생기(160)로부터 발생된 램프 신호(RAMP)를 입력받아 서로 비교하고, 비교 결과 신호를 출력단으로 출력할 수 있다.
비교 회로(141)는 상관 이중 샘플링 기법(Correlated Double Sampling)이 적용되는 비교 결과 신호를 생성할 수 있으며, 상관 이중 샘플링 회로로 지칭될 수 있다. 복수의 픽셀(111)들로부터 출력되는 픽셀 신호들은 각 픽셀마다 가지는 픽셀 고유의 특성(예컨대, FPN(Fixed Pattern Noise) 등)에 의한 편차 및/또는 픽셀(111)로부터 픽셀 신호를 출력하기 위한 로직의 특성 차이에 기인한 편차를 가질 수 있다. 이러한 픽셀 신호들간의 편차를 보상하기 위하여, 픽셀 신호들 각각에 대하여 리셋 성분(또는 리셋 신호) 및 이미지 성분(또는 이미지 신호)을 구하고 그 차이를 유효한 신호 성분으로 추출하는 것을 상관 이중 샘플링이라고 한다. 비교 회로(141)는 상관 이중 샘플링 기법이 적용되는 비교 결과 신호를 출력할 수 있다.
램프 신호 발생기(160)는 램프 신호(RAMP)를 생성할 수 있다. 램프 신호 발생기(160)는 타이밍 생성기(170)로부터 제공되는 램프 제어 신호에 기초해 동작할 수 있다. 램프 제어 신호는 램프 인에이블 신호, 모드 신호 등을 포함할 수 있다. 램프 신호 발생기(160)는 램프 인에이블 신호가 활성화되면, 모드 신호에 기초하여 설정되는 기울기를 가지는 램프 신호를 생성할 수 있다.
카운터 블록(150)은 복수의 카운터(151)들을 포함할 수 있다. 복수의 카운터(151)들 각각은 비교 회로(141)들의 출력단에 연결되어 각 비교 회로(141)의 출력에 기초하여 카운트할 수 있다. 카운터 제어 신호는 카운터 클럭 신호, 복수의 카운터(151)들의 리셋(reset) 동작을 제어하는 카운터 리셋 신호, 및 복수의 카운터(151)들 각각의 내부 비트를 반전시키는 반전 신호 등을 포함할 수 있다. 카운터 블록(150)은 카운터 클럭 신호에 따라 비교 결과 신호를 카운팅하여 디지털 신호로 출력한다.
카운터(151)는 업/다운 카운터(Up/Down Counter) 및 비트-와이즈 카운터(Bit-wise Inversion Counter)등을 포함할 수 있다. 이때, 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예컨대, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있다. 비트-와이즈 카운터는 리셋 카운트(reset count)를 수행한 후 이를 반전하여 1의 보수, 즉, 음수 값으로 변환할 수 있다.
버퍼(180)는 컬럼 메모리 블록(181) 및 센스 앰프(182)를 포함하고, 컬럼 메모리 블록(181)은 복수의 메모리(183)들을 포함할 수 있다. 복수의 메모리(183)들 각각은 복수의 카운터(151) 각각으로부터 출력되는 디지털 신호를 임시 저장한 후 센스 앰프(182)로 출력하며, 센스 앰프(182)는 복수의 메모리(183)들로부터 출력되는 디지털 신호들을 센싱하고 증폭할 수 있다. 센스 앰프(182)는 증폭된 디지털 신호들을 이미지 데이터(IDTA)로서 출력할 수 있다.
이에 따라, 제1 픽셀의 플로팅 디퓨전 노드에 제1 전압 및 제2 전압을 교번적으로 인가함으로써, 제2 픽셀의 독출 동작 동안 픽셀 신호(PXS)를 특정 전압(예컨대, 클램프 전압) 값 이상으로 유지할 수 있으며, 픽셀에서 발생하는 다양한 노이즈를 방지할 수 있다. 또한, 노이즈를 제거하기 위하여 부가적인 레이어 또는 회로를 설계할 필요 없이, 제2 픽셀과 인접하게 위치하여 낮은 기생 저항 값을 제공하는 제1 픽셀을 클램핑 회로로써 동작시키므로 정밀한 클램핑 기술을 구현할 수 있다. 즉, 제1 픽셀은 제2 픽셀의 독출 동작 동안 제2 픽셀의 픽셀 신호(PXS)의 전압을 클램핑하는 클램프 로우의 픽셀로서 동작할 수 있다.
도 3a 및 도 3b은 본 개시의 일 실시예에 따른 클램프 컨트롤러를 설명하기 위한 도면이다.
도 3a에 따르면, 클램프 컨트롤러(121a)는 제1 전압(V1)과 제2 전압(V2) 중 어느 하나를 클램프 신호(CLP)로 출력할 수 있다. 클램프 컨트롤러(121a)는 제1 스위치(S1) 및 제2 스위치(S2)를 포함할 수 있으며, 클램프 컨트롤러(121a)의 외부에서 인가된 제어 신호(CTR)에 따라 개방 또는 단락 상태를 유지할 수 있다. 예를 들어, 클램프 컨트롤러(121a)는 제1 전압(V1)과 제2 전압(V2)을 인가받아 타이밍 생성부(170)로부터 수신한 제어 신호(CTR)에 따라 제1 스위치(S1) 및 제2 스위치(S2) 중 적어도 어느 하나를 개방 또는 단락 상태로 제어할 수 있다. 클램프 컨트롤러(121a)는 제1 전압(V1) 및 제2 전압(V2) 중 어느 하나를 클램프 신호(CLP)로 출력할 수 있다.
한편, 클램프 컨트롤러(121a)는 소정의 시간 간격으로 제1 전압(V1)과 제2 전압(V2)을 교번적으로 출력할 수 있다. 예를 들어, 제2 픽셀의 독출 동작 동안 제1 픽셀에 제1 전압(V1)을 인가한 뒤 제2 전압(V2)을 인가함으로써 클램프 신호의 전압 차이가 제1 전압(V1)과 제2 전압(V2)의 차이가 되도록 할 수 있다.
본 개시의 일 실시예에 따르면, 타이밍 생성부(170)가 리셋 신호를 픽셀에 인가한 경우, 제1 스위치(S1)는 단락시키고 제2 스위치(S2)는 개방시키도록 클램프 컨트롤러(121a)를 제어할 수 있다. 이 후, 타이밍 생성부(170)가 제1 픽셀 및 제2 픽셀에 선택 신호를 인가한 뒤 기설정된 시간 이후에 제1 스위치(S2)는 개방시키고 제2 스위치(S2)는 단락시키도록 클램프 컨트롤러(121a)를 제어할 수 있다.
도 3b에 따르면 클램프 컨트롤러(121b)는 멀티플렉서(MUX)를 포함할 수 있다. 멀티플렉서는 제1 입력단에 제1 전압(V1)을 인가받고, 제2 입력단에 제2 전압(V2)을 인가받으며, 선택단에 인가된 제어 신호(CTR)에 따라 입력단에 인가된 전압 중 어느 하나를 클램프 신호(CLP)로 출력할 수 있다. 도 3b에 도시된 클램프 컨트롤러(121b)는 도 3a에서 전술한 클램프 컨트롤러(121a)와 동일하거나 유사한 동작을 할 수 있으므로 자세한 설명은 생략하도록 한다.
도 4는 본 개시의 일 실시예에 따른 픽셀 어레이를 설명하기 위한 도면이다.
픽셀 어레이(110)는 동일한 컬럼 라인(CL)에 연결된 제1 픽셀(111a) 및 제2 픽셀(111b)을 포함할 수 있다. 제1 픽셀(111a) 및 제2 픽셀(111b)은 서로 다른 로우에 포함된 픽셀이 될 수 있다. 예를 들어, 제1 픽셀(111a) 및 제2 픽셀(111b)은 인접한 로우에 위치할 수 있으며, 제1 픽셀(111a) 및 제2 픽셀(111b) 사이에 적어도 하나의 픽셀이 배치될 수 있다. 설명의 편의상 각각의 로우에 포함하는 픽셀 중 하나만을 도시하였으나, 이하에서 설명하는 제1 픽셀(111a) 및 제2 픽셀(111b)은 각각의 로우에 포함된 복수의 픽셀을 포함할 수 있다.
도 4를 참고하면, 제1 픽셀(111a) 및 제2 픽셀(111b)은 각각 리셋 트랜지스터(RX), 전송 트랜지스터(TX), 드라이브 트랜지스터(DX), 선택 트랜지스터(SX), 플로팅 디퓨전 커패시터(Cf), 포토 다이오드(PD)를 포함할 수 있다. 이 경우, 포토 다이오드(PD)는 다른 유형의 광 감지 소자로 구현될 수 있다. 또한, 제1 픽셀(111a) 및 제2 픽셀(111b)은 플로팅 디퓨전 노드(VFD) 및 클램프 신호(CLP)를 수신하며 클램프 라인과 연결된 클램프 커패시터(Cp)를 더 포함할 수 있다. 예를 들어, 클램프 라인은 로우 방향으로 연장되며 동일한 로우에서 서로 다른 컬럼의 픽셀들에 연결될 수 있다.
픽셀 어레이(110)는 로우 드라이버(120)로부터 수신한 제어 신호에 응답하여 복수의 픽셀들을 리셋할 수 있다. 로우 드라이버(120)는 제1 선택 트랜지스터(SX1) 및 제2 선택 트랜지스터(SX2)의 게이트 단자에 비활성화된 선택 신호를 각각 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)로써 인가할 수 있다. 이하에서, 비활성화된 신호란 로직 로우를 의미하는 낮은 레벨의 전압(예컨대, Vss 등)을 의미하며, 활성화된 신호란 로직 하이를 의미하는 높은 레벨의 전압(예컨대, Vdd 등)를 의미한다. 이에 따라 제1 픽셀(111a) 및 제2 픽셀(111b)의 출력을 차단할 수 있다. 로우 드라이버(120)는 제1 리셋 트랜지스터(RX1) 및 제2 리셋 트랜지스터(RX2)의 게이트 단자에 활성화된 선택 신호를 각각 제1 리셋 신호(RS1) 및 제2 리셋 신호(RS2)로써 인가할 수 있다. 이에 따라 제1 플로팅 디퓨전 노드(VFD1) 및 제2 플로팅 디퓨전 노드(VFD2)를 전원 전압(VDD) 레벨로 리셋할 수 있다.
픽셀 어레이(110)는 로우 드라이버(120)로부터 수신한 제어 신호에 응답하여 클램핑 기능을 수행할 수 있다. 예를 들어, 픽셀 어레이(110)는 제2 픽셀(111b)의 독출 동작 동안에 제1 픽셀(111a)에서 출력되는 전압을 제어하여 픽셀 신호(PXS)를 클램핑 할 수 있다.
본 개시의 일 실시예에 따르면, 로우 드라이버(120)는 제1 선택 트랜지스터(SX1) 및 제2 선택 트랜지스터(SX2)의 게이트 단자에 활성화된 선택 신호를 각각 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)로써 인가할 수 있으며, 로우 드라이버(120)는 제1 리셋 트랜지스터(RX1) 및 제2 리셋 트랜지스터(RX2)의 게이트 단자에 비활성화된 선택 신호를 각각 제1 리셋 신호(RS1) 및 제2 리셋 신호(RS2)로써 인가할 수 있다. 즉, 픽셀 어레이(110)는 리셋 동작이 완료될 수 있다.
이 후, 로우 드라이버(120)는 제1 픽셀의 클램프 라인을 통하여 제1 클램프 커패시터(Cp1)에 제1 클램프 신호(CLP1)를 인가하고, 제1 플로팅 디퓨전 노드(VFD1)의 전압을 조절할 수 있다. 또한, 제1 플로팅 디퓨전 노드(VFD1)에 연결된 제1 클램프 커패시터(Cp1) 및 제1 플로팅 커패시터(Cf1)의 커패시턴스 값에 의해 재1 플로팅 디퓨전 노드(VFD1)의 전압이 조절될 수 있다. 예를 들어, 리셋 상태에서 제1 플로팅 디퓨전 노드(VFD1)가 전원 전압(VDD)을 갖는 경우, 아래와 같은 수학식 1에 의해 제1 플로팅 디퓨전 노드(VFD1)의 전압이 결정될 수 있다.
Figure pat00001
상기 수학식 1에서 Ctotal 은 예를 들어, Cp1+Cf1 이 될 수 있으며, 제1 플로팅 디퓨전 노드(VFD1)에 연결된 커패시턴스를 모두 더한 값이 될 수 있다.
본 개시의 일 실시예에 따르면, 제1 클램프 신호(CLP1)가 인가된 경우 제1 플로팅 디퓨전 노드(VFD1)의 전압은 제2 플로팅 디퓨전 노드(VFD2)의 전압보다 낮아질 수 있다. 예를 들어, 제1 전압(V1)이 제2 전압(V2) 보다 큰 경우, 제1 플로팅 디퓨전 노드(VFD1)의 전압은 리셋이 완료된 이후에 리셋된 전압인 전원 전압(VDD)보다 작은 전압으로 변화한다. 한편, 제2 픽셀(111b)에는 제2 클램프 신호(CLP2)가 인가되지 않으므로, 제2 플로팅 디퓨전 노드(VFD2)의 전압은 리셋 상태의 전압인 전원 전압(VDD)으로 유지될 수 있다. 이에 따라, 제1 플로팅 디퓨전 노드(VFD1)의 전압은 전원 전압(VDD) 보다 작은 레벨로 변화하며, 제2 플로팅 디퓨전 노드(VFD2)는 전원 전압(VDD) 레벨로 유지된다.
이 경우, 로우 드라이버(120)는 제2 픽셀(111b)의 독출 동작 동안에 비활성화된 신호를 제1 전송 신호(TG1)로써 제1 전송 트랜지스터(TX1)에 전달할 수 있다. 포토 다이오드에서 생성되는 광 전하에 따라 실질적인 이미지 데이터를 생성하는 픽셀은 제2 픽셀(111b)이다. 따라서, 제1 포토 다이오드(PD1)의 출력 신호가 픽셀 신호(PXS)로써 출력되는 것을 방지하기 위하여, 제2 픽셀(111b)의 독출 동작 동안에 제1 전송 트랜지스터는(TX1)는 턴 오프 상태를 유지할 수 있다.
본 개시의 일 실시예에 따르면, 제1 픽셀(111a) 및 제2 픽셀(111b)에 연결된 컬럼 라인(CL)으로 출력되는 전압인 픽셀 신호(PXS)는 제1 플로팅 디퓨전 노드(VFD1)의 전압과 제2 플로팅 디퓨전 노드(VFD2)의 전압에 기초하여 결정될 수 있다. 이와 관련하여, 도 5를 참고하여 설명한다.
도 5는 본 개시의 일 실시예에 따른 승자승 회로의 등가 회로를 설명하기 위한 도면이다.
도 5를 참고하면, 도시된 두 개의 트랜지스터는 본 개시의 픽셀에 포함되어 있는 드라이브 트랜지스터(DX)가 될 수 있다. 예를 들어, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2) 각각 제1 픽셀(111a)에 포함된 제1 드라이브 트랜지스터(DX1) 및 제2 픽셀(111b)에 포함된 제2 드라이브 트랜지스터(DX2)가 될 수 있다. 이하에서는 설명의 편의상 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)가 NMOS로 구현된 경우를 가정하여 설명한다.
본 개시의 일 실시예에 따르면, 제1 게이트 전압(VG1)이 제2 게이트 전압(VG2)보다 큰 경우, 공통 노드(CN)에 인가되는 전압은 제1 게이트 전압에서 게이트-소스 전압을 차감한 값과 같다. 즉, VG1 - Vgs = VCN 이 될 수 있다. 또한, 제1 게이트 전압(VG1)이 제2 게이트 전압(VG2)보다 큰 경우, 바이어스 전류(Io)는 제1 전류(I1)에 기초한 값이 되며, 제2 전류(I2)와는 무관한 값이 될 수 있다. 따라서, 게이트 전압 레벨이 큰 트랜지스터만 동작하게 되고, 게이트 전압 레벨이 낮은 트랜지스터는 동작하지 않을 수 있다. 이를 승자승 회로(winner takes all circuit)이라고도 한다. 예를 들어, 도 5 및 도 4를 참고하면, 도 5에서 공통 노드(CN)에 전압이 인가되는 원리는 도 4에서 픽셀 신호(PXS)에 전압이 인가되는 원리와 유사하다. 이 경우, 도 5의 제1 게이트 전압(VG1) 및 제2 게이트 전압(VG2)은 각각 도 4의 제1 플로팅 디퓨전 노드(VFD1)의 전압 및 제2 플로팅 디퓨전 노드(VFD2)의 전압과 대응될 수 있다. 도 4에서 제2 픽셀의 독출 동작 동안에는 제1 선택 트랜지스터(SX1) 및 제2 선택 트랜지스터(SX2)는 턴 온된 상태이기 때문이다.
다시 도 4를 참고하면, 제1 픽셀(111a) 및 제2 픽셀(111b)로부터 컬럼 라인(CL)으로 출력되는 픽셀 신호(PXS)는 제1 플로팅 디퓨전 노드(VFD1)의 전압 및 제2 플로팅 디퓨전 노드(VFD2)의 전압 중 높은 전압에 기초하여 결정된다. 제1 드라이브 트랜지스터(DX1) 및 제2 드라이브 트랜지스터(DX2)가 각각 소스 팔로워로써 기능하여 승자승 회로가 될 수 있기 때문이다. 이 경우, 제2 플로팅 디퓨전 노드(VFD2)에 기초한 전압 값은 클램프 전압(VCLP)이 될 수 있으며, 제1 플로팅 디퓨전 노드(VFD1)에 기초한 전압 값이 클램프 전압(VCLP) 보다 크면 픽셀 신호(PXS)로써 인가되는 전압은 제1 플로팅 디퓨전 노드(VFD1)에 기초한 전압 값이 될 수 있다. 반대로, 제1 플로팅 디퓨전 노드(VFD1)에 기초한 전압 값이 클램프 전압(VCLP) 보다 작으면 픽셀 신호(PXS)로써 인가되는 전압은 클램프 전압(VCLP)이 될 수 있다. 예컨대, 상술한 제1 플로팅 디퓨전 노드(VFD1)에 기초한 전압 값은, 제1 플로팅 디퓨전 노드(VFD1)의 전압 값에서 제1 드라이브 트랜지스터(DX1)의 게이트-소스 전압을 차감한 전압이 될 수 있다. 제2 플로팅 디퓨전 노드(VFD2)에 기초한 전압 값 또한 제2 플로팅 디퓨전 노드(VFD2)의 전압 값에서 제2 드라이브 트랜지스터(DX2)의 게이트-소스 전압을 차감한 전압이 될 수 있다.
본 개시의 일 실시 예에 따르면, 제1 픽셀(111a)은 제1 클램프 신호(CLP1)을 수신하여 제1 픽셀 신호를 생성할 수 있고, 제2 픽셀(111b)는 제2 포토 다이오드(PD2)로부터 인가받은 광전하에 기초하여 제2 픽셀 신호를 생성할 수 있다. 제1 픽셀(111a)이 생성하는 픽셀 신호(PXS)는 제1 클램프 신호(CLP1)에 기초하며, 제2 픽셀(111b)이 생성하는 픽셀 신호(PXS)는 제2 포토 다이오드(PD2)에 기초한다. 예를 들어, 제1 픽셀 신호 제1 플로팅 디퓨전 노드(VFD1)의 전압에서 제1 드라이브 드랜지스터(DX1)의 게이트-소스 전압을 차감한 값이 될 수 있으며, 제2 픽셀 신호는 제2 플로팅 디퓨전 노드(VFD2)의 전압에서 제2 드라이브 트랜지스터(DX2)의 게이트-소스 전압을 차감한 값이 될 수 있다. 제1 드라이브 트랜지스터(DX1) 및 제2 드라이브 트랜지스터(DX2)는 승자승 회로로써 기능함에 따라, 제1 픽셀 신호 및 제2 픽셀 신호 중 높은 전압이 컬럼라인에 인가된다.
도 6은 본 개시의 실시예에 따라 픽셀 신호가 클램핑되지 않는 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이다.
도 6을 참고하면, 로우 단위로 픽셀들을 독출하는 시간(H-END)동안 서로 다른 노드에 인가되는 전압을 시간의 흐름에 따라 표현한 다이어 그램으로, 가로축은 시간을, 세로축은 전압을 나타낸다. 이하에서는 좌측부터 우측으로 시간의 흐름에 따라 설명한다.
본 개시의 일 실시예에 따르면, 제1 픽셀 및 제2 픽셀은 리셋 상태가 될 수 있다. 로우 드라이버(120)는 선택 신호(SEL)와 리셋 신호(RS)를 제1 픽셀 및 제2 픽셀에 인가할 수 있다. 예를 들어, 선택 신호(SEL)와 리셋 신호(RS)는 반전된 형태로 인가할 수 있다.
도 6을 참고하면, t61에서 로우 드라이버(120)는 선택 신호(SEL)로서 비활성화된 선택 신호를 인가하고, 리셋 신호(RS)로서 활성화된 리셋 신호를 인가하여 제1 및 제2 픽셀을 리셋할 수 있다. 이후, t62에서 선택 신호(SEL)로서 활성화된 선택 신호를 인가하고, 리셋 신호(RS)로서 활성화된 리셋 신호를 인가할 수 있다. 한편, 제2 픽셀의 독출 동작 동안, 제1 픽셀 및 제2 픽셀을 제외한 나머지 픽셀에는 비활성화된 선택 신호(SEL)를 항상 인가할 수 있다.
또한, t61에서 클램프 컨트롤러(121)는 제1 전압(V1)을 제1 픽셀의 제1 클램프 라인에 인가하기 위하여 제1 스위치(CLP1_S1)는 단락하고 제2 스위치(CLP1_S2)는 개방할 수 있다. 이와 유사하게, 도 3b와 같이 멀티플렉서로 구현된 경우 제1 전압(V1)을 선택하여 출력할 수 있다. 이에 따라, t61에서 제1 픽셀의 제1 클램프 신호(CLP1)는 제1 전압(V1)을 가지며, 제1 클램프 커패시터와 제1 플로팅 디퓨전 노드 커패시터의 전하 분배에 따라, 제1 전압(V1)의 크기에 기초한 전압이 제1 플로팅 디퓨전 노드(VFD1)에 인가된다. 예를 들어, 제1 전압(V1)이 전원 전압(VDD)인 경우, 제1 플로팅 디퓨전 노드(VFD1)에 인가된 전압은 제2 플로팅 디퓨전 노드(VFD2)에 인가된 전압과 동일하게 상승한다. 제1 및 제2 플로팅 디퓨전 노드는 모두 전원 전압(VDD)으로 리셋될 수 있기 때문이다.
본 개시의 일 실시예에 따르면, t63에서 클램프 컨트롤러(121) 제1 픽셀에 제1 전압(V1)을 인가한 이후, 제1 전압(V1)보다 작은 레벨의 제2 전압(V2)을 인가할 수 있다. 타이밍 생성부(170)는 활성화된 선택 신호(SEL) 및 비활성화된 리셋 신호(RST)를 전송하고 기설정된 시간이 흐른 뒤에 클램프 컨트롤러(121)가 제1 픽셀에 제2 전압(V2)을 인가하도록 로우 드라이버(120) 및/또는 클램프 컨트롤러(121)를 제어할 수 있다. 제1 전압(V1)을 인가하던 클램프 컨트롤러(121)는, 제1 픽셀에 제2 전압(V2)을 인가하도록 제1 스위치(CLP1_S1)를 개방하고 제2 스위치(CLP1_S2)를 단락할 수 있다.
클램프 컨트롤러(121)가 출력하던 전압의 크기를 t63에서 감소시킴에 따라, 제1 클램프 라인에 인가하는 제1 클램프 신호(CLP1), 제1 플로팅 디퓨전 노드(VFD1)의 전압이 감소할 수 있다. 이 경우, 제2 플로팅 디퓨전 노드(VFD2)의 전압 레벨이 제1 플로팅 디퓨전 노드(VFD1)의 전압 레벨보다 크기 때문에 픽셀신호(PXS)는 변화하지 않는다. 예를 들어, 제1 클램프 신호(CLP1)는 제1 전압(V1)과 제2 전압(V2)의 차이만큼 전압 레벨이 감소한다. 또한, 제1 플로팅 디퓨전 노드(VFD1)의 전압은 제2 플로팅 디퓨전 노드(VFD2)의 전압 레벨에서 제1 전압(V1) 및 제2 전압(V2)의 차이와 유사한 레벨만큼 감소한다.
본 개시의 일 실시예에 따르면, t64에서 리셋이 완료된 이후 로우 드라이버(120)는 제2 전송 트랜지스터의 전송 신호(TG2)로서 활성화된 전송 신호를 인가할 수 있다. 제2 트랜지스터가 턴 온 됨에 따라 제2 플로팅 디퓨전 노드(VFD2)의 전압(21)은 제2 픽셀의 제2 포토 다이오드가 생성한 광 전자에 의해 감소할 수 있다.
제2 플로팅 디퓨전 노드(VFD2)의 전압(21)에서 제2 드라이브 트랜지스터의 게이트-소스 전압을 차감한 전압(22)은 픽셀 신호(PXS)로써 컬럼 라인에 인가될 수 있다. 한편, 제1 픽셀의 제1 플로팅 디퓨전 노드(VFD1)의 전압(23)에서 제1 드라이브 트랜지스터의 게이트-소스 전압을 차감한 전압(24)은 클램프 전압(VCLP)으로 명명할 수 있다. 이 경우, 제2 플로팅 디퓨전 노드(VFD2)의 전압(21)이 제1 플로팅 디퓨전 노드(VFD1)의 전압(23)보다 크다. 따라서, 제1 픽셀과 무관하게 제2 픽셀의 제2 포토 다이오드에 의해 생성된 광 전하에 기초하여 픽셀신호(PXS)가 결정된다.
도 7은 본 개시의 실시예에 따라 픽셀 신호가 클램핑된 경우 이미지 센서 동작을 설명하기 위한 타이밍 다이어그램이다. 설명의 편의상 도 6과 유사한 동작의 설명은 생략하기로 한다.
본 개시의 일 실시예에 따르면, t65에서 리셋이 완료된 이후 로우 드라이버(120)는 제2 전송 트랜지스터의 전송 신호(TG2)로서 활성화된 전송 신호를 인가할 수 있다. 제2 픽셀의 제2 포토 다이오드가 생성한 광 전자는 제2 트랜지스터가 턴 온 됨에 따라 제2 플로팅 디퓨전 노드(VFD2)의 전압(25)이 제1 플로팅 디퓨전 노드(VFD1)의 전압(23)보다 많이 감소할 수 있다. 예를 들어, 제2 포토 다이오드에 입사된 빛이 과도하게 밝은 경우, 광 전자가 많이 발생하여 전압 값이 낮아질 수 있다. 이 경우, 제1 픽셀의 제1 플로팅 디퓨전 노드(VFD1)의 전압(23)에서 제1 드라이브 트랜지스터의 게이트-소스 전압을 차감한 전압(24)은 클램프 전압(VCLP)으로 명명할 수 있다.
한편, 제2 플로팅 디퓨전 노드(VFD2)의 전압(25)에서 제2 드라이브 트랜지스터의 게이트-소스 전압을 차감한 전압(26)은 픽셀 신호(PXS)로써 컬럼 라인에 인가되지 않는다. 제1 플로팅 디퓨전 노드(VFD1)의 전압(23)이 제2 플로팅 디퓨전 노드(VFD2)의 전압(25)보다 크기 때문이다. 따라서, 제2 픽셀과 무관하게 제1 픽셀에 의해 출력된 클램프 전압(VCLP)으로써 픽셀신호(PXS)가 결정된다.
이에 따라, 제2 픽셀의 독출 동작 동안 과도하게 밝은 빛이 들어오는 경우 클램프 전압(VCLP)을 이용하여 소정의 값 이하로 픽셀신호(PXS)의 전압이 감소하지 않도록 제1 픽셀이 동작할 수 있으므로 픽셀에서 발생하는 다양한 노이즈(예컨대, 수평 방향의 밴드 노이즈, Horizontal band noise)를 방지할 수 있다.
도 8은 본 개시의 실시예에 따라 리셋 상태의 이미지 센서를 설명하기 위한 도면이다. 도 8을 참고하면, 이미지 센서(110)는 제1 픽셀(111a), 제2 픽셀(111b) 및 클램프 컨트롤러(121)를 포함할 수 있다.
클램프 컨트롤러(121)는 픽셀 어레이(110)의 로우 방향으로 연장된 클램프 라인에 의하여 로우 단위로 복수의 픽셀과 연결될 수 있다. 예를 들어, 클램프 컨트롤러(121)는 제1 픽셀(111a)과 제1 클램프 라인에 의해 연결될 수 있으며, 제2 픽셀(111b)과 제2 클램프 라인에 의해 연결될 수 있다.
본 개시의 일 실시예에 따르면, 타이밍 생성부(170)는 제2 픽셀의 독출 동작 동안 제1 픽셀에 대응되는 클램프 컨트롤러(121)의 출력을 제1 전압(V1) 또는 제2 전압(V2)으로 제어할 수 있으며, 나머지 픽셀에 대응되는 클램프 컨트롤러(121)에 포함된 스위치는 개방된 상태 또는 제1 전압(V1) 만을 출력하는 상태를 유지하도록 제어할 수 있다.
본 개시의 일 실시예에 따르면, 타이밍 생성부(170)로부터 수신한 제어 신호(CTR)에 기초하여, 제1 클램프 신호(CLP1)는 제1 전압(V1), 제1 리셋 신호(RS1) 및 제2 리셋 신호(RS2)는 활성화된 리셋 신호, 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)는 비활성화된 선택 신호를 가질 수 있으며, 제1 픽셀(111a) 및 제2 픽셀(111b) 각각에는 전원 전압(VDD)이 인가될 수 있다. 즉, 도 6 및 도 7에서 전술한 바와 같이 제1 픽셀(111a) 및 제2 픽셀(111b)은 리셋 상태가 될 수 있다. 이 경우, 제2 클램프 신호(CLP2)에는 제1 전압(V1)이 인가될 수 있다.
도 9는 본 개시의 실시예에 따라 리셋이 완료된 이후의 이미지 센서를 설명하기 위한 도면이다. 도 9를 참고하면, 이미지 센서(110)는 제1 픽셀(111a), 제2 픽셀(111b) 및 클램프 컨트롤러(121)를 포함할 수 있다.
본 개시의 일 실시 예에 따르면, 타이밍 생성부(170)로부터 수신한 제어 신호에 기초하여, 제2 전송 트랜지스터의 전송 신호(TG2)는 활성화된 전송 신호, 제1 클램프 신호(CLP1)는 제2 전압(V2), 제1 리셋 신호(RS1) 및 제2 리셋 신호(RS2)는 비활성화된 리셋 신호, 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)는 활성화된 선택 신호를 가질 수 있으며, 제1 픽셀(111a) 및 제2 픽셀(111b) 각각에는 전원 전압(VDD)이 인가될 수 있다.
본 개시의 일 실시 예에 따르면, 제1 클램프 커패시터(Cp1)에는 제1 전압(V1)보다 작은 제2 전압(V2)이 순차적으로 인가됨에 따라, 제1 플로팅 디퓨전 노드(VFD1)의 전압이 감소할 수 있다. 한편, 제2 포토 다이오드(PD2)는 광전자에 따른 광전류(IPD2) 및 그에 대응되는 전압을 출력하며, 제2 전송 트랜지스터(TX2)가 턴 온 됨에 따라 제2 플로팅 디퓨전 노드(VFD2)의 전압이 리셋 상태의 전압인 전원 전압(VDD)보다 감소할 수 있다.
한편, 제1 드라이브 트랜지스터(DX1) 및 제2 드라이브 트랜지스터(DX2)는 도 5에서 설명한 바와 같이 승자승 회로로 구동될 수 있다. 제1 플로팅 디퓨전 노드(VFD1)의 전압이 큰 경우, 픽셀 신호(PXS)는 제1 픽셀(111a)의 출력에 의해 결정되며, 제2 플로팅 디퓨전 노드(VFD2)의 전압이 큰 경우, 픽셀 신호(PXS)는 제2 픽셀(111b)의 출력에 의해 결정된다. 즉, 본 개시의 일 실시 예에 따라, 제2 포토 다이오드(PD2)가 광 전자를 많이 방출하여 제2 플로팅 디퓨전 노드(VFD2)의 전압이 과도하게 줄어드는 경우, 제1 플로팅 디퓨전 노드(VFD1)의 전압에 기초한 클램프 전압(VCLP)에 기초하여 픽셀 신호(PXS)를 클램프 전압(VCLP) 이하로 감소하지 않게 함으로써 픽셀에서 발생할 수 있는 노이즈를 방지할 수 있다.
도 10은 본 개시의 실시예에 따른 이미지 센서의 동작 방법을 설명하기 위한 흐름도이다.
본 개시의 일 실시 예에 따르면, 이미지 센서(100)는 픽셀 어레이(110)에 포함된 복수의 픽셀들을 리셋할 수 있다(S310). 예를 들어, 복수의 픽셀들은 전원 전압(VDD)을 리셋 트랜지스터(RX)를 통해 공급받고, 플로팅 디퓨전 노드의 전압이 전원 전압(VDD)이 되도록 리셋될 수 있다.
한편, 이미지 센서(100)는 리셋을 수행하는 동안 제1 전압(V1)에서 제1 전압(V1)보다 작은 제2 전압(V2)으로 전압 레벨이 감소하는 클램프 신호(CLP1)를 제1 로우 픽셀(111a)에 인가할 수 있다(S320). 이 경우, 클램프 신호(CLP1)에 대응되는 전압은 제1 클램프 트랜지스터(Cp1)를 통하여 제1 플로팅 디퓨전 노드(VFD1)에 인가될 수 있다. 예를 들어, 클램프 신호(CLP1)의 전압 레벨이 감소한다면, 제1 클램프 라인은 제1 플로팅 디퓨전 노드(VFD1)와 전기적으로 연결되어 있기 때문에, 제1 플로팅 디퓨전 노드(VFD1)에 인가되는 전압 레벨도 마찬가지로 감소한다.
한편, 광전하가 인가된 제2 로우 픽셀(111b)의 전송 트랜지스터를 턴 온 시킬 수 있다(S330). 제2 로우 픽셀(111b)이 턴 온 됨에 따라 제1 로우 픽셀(111a) 또는 제2 로우 픽셀(111b) 중 어느 하나의 전압에 대응되는 전압이 픽셀 신호(PXS)로써 인가될 수 있다. 일 예로, 제1 플로팅 디퓨전 노드(VFD1)의 전압이 제2 플로팅 디퓨전 노드(VFD2)의 전압보다 큰 경우, 제1 플로팅 디퓨전 노드(VFD1)의 전압이 픽셀 신호(PXS)로써 컬럼 라인에 인가될 수 있다. 즉, 제2 포토 다이오드(PD2)에 의해 외부에서 입사된 빛에 따른 신호가 아닌, 이미지 센서(100) 내부에서 생성된 전압에 의해 픽셀 신호(PXS)가 결정될 수 있다. 다른 예로, 제2 플로팅 디퓨전 노드(VFD2)의 전압이 제1 플로팅 디퓨전 노드(VFD1)의 전압보다 큰 경우, 제2 플로팅 디퓨전 노드(VFD2)의 전압이 픽셀 신호(PXS)로써 컬럼 라인에 인가될 수 있다. 즉, 외부에서 입사된 빛에 따른 신호가 픽셀 신호(PXS)로써 컬럼 라인에 인가될 수 있다.
도 11은 본 개시의 실시예에 따른 이미지 센서의 동작 방법을 구체적으로 설명하기 위한 흐름도이다.
본 개시의 일 실시예에 따른 이미지 센서(100)는 복수의 픽셀을 리셋할 수 있다(S310). 리셋하는 동안, 제1 로우 픽셀(111a) 및 제2 로우 픽셀(111b)에 대응되는 선택 트렌지스터(SX)에는 비활성화된 선택 신호를 인가하여 플로팅 디퓨전 노드를 전원 전압(VDD)으로 리셋시킬 수 있다. 이 경우, 제1 로우 픽셀(111a)에 제1 전압을 인가할 수 있다.
이 후, 제1 로우 픽셀(111a) 및 제2 로우 픽셀(111b)에 활성화된 선택신호를 인가할 수 있다(S312). 이 경우, 제1 및 제2 로우 픽셀 이외의 픽셀에는 비활성화된 선택신호가 인가될 수 있다.
한편, 클램프 컨트롤러(121)는 제1 전압(V1)을 인가받고 있던 제1 로우 픽셀(111a)에 제1 전압(V1) 보다 작은 제2 전압(V2)을 인가할 수 있다(S321). 이 경우, 제1 플로팅 디퓨전 노드(VFD1)에 제2 전압(V2)에 대응되는 전압을 인가받으므로 전압 레벨이 감소할 수 있다(S322). 그러나, 제2 플로팅 디퓨전 노드(VFD2)의 전압은 리셋 상태의 전압인 전원 전압(VDD)으로 유지된다(S323). 이 후, 로우 드라이버(120)는 제2 로우 픽셀(111b)의 제2 전송 트랜지스터(TX2)를 턴 온 시키는 신호를 인가한다(S331). 이에 따라, 제1 로우 픽셀 및 제2 로우 픽셀에 대응하는 컬럼 라인의 픽셀 신호(PXS)는 제1 플로팅 디퓨전 노드(VFD1) 및 제2 플로팅 디퓨전 노드(VFD2) 전압 중 높은 전압에 기초하여 결정된다(S332).
도 12는 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 12를 참고하면, 본 개시의 실시예에 따른 이미지 처리 시스템(400)은 이미지 센서(100), 이미지 프로세서(200), 디스플레이 유닛(500) 및 렌즈(320)를 포함할 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), ADC(130), 램프 신호 발생기(160) 및 타이밍 생성부(170), 제어 레지스터 블록(190) 및 버퍼(180)를 포함할 수 있다. 로우 드라이버(120)는 클램프 컨트롤러(121)를 포함할 수 있다.
이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(320)를 통해 촬상된 물체(310)를 센싱하고, 이미지 프로세서(200)는 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(500)에 출력할 수 있다. 이때, 디스플레이 유닛(500)은 영상을 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(500)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.
이미지 프로세서(200)는 카메라 컨트롤러(201), 이미지 신호 프로세서(202) 및 PC I/F(203)를 포함할 수 있다. 카메라 컨트롤러(201)는 제어 레지스터 블록(190)을 제어할 수 있다. 예를 들어, 카메라 컨트롤러(201)는 I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 제어 레지스터 블록(190)을 제어할 수 있다. 그러나, 이에 제한되는 것은 아니며, 카메라 컨트롤러(201)와 컨트롤 레지스터 블록(190) 사이에는 다양한 인터페이스가 적용될 수 있다.
이미지 신호 프로세서(202)는 버퍼(180)의 출력 신호인 이미지 데이터(IDTA)를 입력 받아 이미지를 사람이 보기 좋도록 가공/처리하여 가공/처리된 이미지를 디스플레이 유닛(500)으로 출력할 수 있다. 또는 이미지 신호 프로세서(202)는 PC IF(203)를 통해 외부 호스트로부터 제어 신호를 수신하고, 가공/처리된 이미지를 외부 호스트에 제공할 수 있다. 도 12에서, 이미지 신호 프로세서(202)가 이미지 프로세서(200) 내부에 위치하는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 이미지 신호 프로세서(202)는 이미지 센서(100) 내부에 위치할 수도 있다.
한편, 이미지 센서(100)로서, 도 1을 참조하여 설명한 이미지 센서(100)가 적용될 수 있다. 제어 레지스터 블록(190)은 램프 신호 발생기(160), 타이밍 생성부(170), 및 버퍼(180) 각각에 제어 신호를 출력하여 동작을 제어할 수 있다. 이때, 상기 제어 레지스터 블록(190)은 카메라 컨트롤러(201)의 제어를 받아 동작할 수 있다.
픽셀 어레이(110), 로우 드라이버(120), ADC(130), 타이밍 생성부(170), 및 버퍼(180)에 대하여, 이전 도면들을 참조하여 상세하게 설명한 바 중복되는 설명은 생략하기로 한다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 이미지 센서 110 : 픽셀 어레이
120 : 로우 드라이버 121 : 클램프 컨트롤러
130 : ADC

Claims (10)

  1. 동일한 컬럼 라인에 연결된 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및
    상기 제2 픽셀의 독출 동작을 제어하도록 구성된 로우 드라이버를 포함하고,
    상기 컬럼 라인의 전압은 상기 제2 픽셀의 독출 동작 동안 상기 제1 픽셀의 플로팅 디퓨전 노드의 전압 및 상기 제2 픽셀의 플로팅 디퓨전 노드의 전압 중 높은 전압에 기초하여 결정되는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 로우 드라이버로부터 로우 방향으로 연장된 제1 클램프 라인을 더 포함하고,
    상기 제1 픽셀은 상기 제1 클램프 라인 및 상기 제1 픽셀의 플로팅 디퓨전 노드 사이에 제1 커패시터를 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제2항에 있어서,
    상기 로우 드라이버는, 상기 제2 픽셀의 독출 동작 동안 제1 전압을 인가한후 제1 전압보다 낮은 제2 전압을 상기 제1 클램프 라인에 순차적으로 인가하도록 구성된 클램프 컨트롤러를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제3항에 있어서,
    타이밍 생성부를 더 포함하고,
    상기 클램프 컨트롤러는 상기 타이밍 생성부로부터 수신한 제어 신호에 따라 상기 제1 전압 또는 상기 제2 전압을 상기 제1 클램프 라인에 인가하는 것을 특징으로 하는 이미지 센서.
  5. 제3항에 있어서,
    상기 로우 드라이버는 상기 제2 픽셀의 독출 동작 동안 상기 제1 픽셀에 포함된 리셋 트랜지스터가 턴 온된 이후 상기 제2 전압을 인가하도록 구성된 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서,
    상기 제1 픽셀 및 상기 제2 픽셀은 상호 인접한 로우들에 각각 포함된 픽셀인 것을 특징으로 하는 이미지 센서.
  7. 외부로부터 클램프 신호를 수신하여 제1 픽셀 신호를 생성하는 제1 로우 픽셀; 및
    포토 다이오드의 출력에 기초하여 제2 픽셀 신호를 생성하는 제2 로우 픽셀을 포함하며,
    상기 제1 로우 픽셀 및 상기 제2 로우 픽셀에 연결된 컬럼 라인에 인가되는 전압은 상기 제1 픽셀 신호 및 상기 제2 픽셀 신호 중 적어도 하나에 기초한 전압인 것을 특징으로 하는 픽셀 어레이.
  8. 제7항에 있어서,
    상기 컬럼 라인에 인가되는 전압은 상기 제1 픽셀 신호 및 상기 제2 픽셀 신호 중 높은 전압인 것을 특징으로 하는 픽셀 어레이.
  9. 제7항에 있어서,
    상기 클램프 신호는 제1 전압 및 제2 전압 중 어느 하나의 값을 가지며,
    상기 제1 픽셀 신호는 상기 제1 전압 및 상기 제2 전압의 차이에 기초한 전압 값이며, 상기 제2 픽셀 신호는 상기 포토 다이오드의 출력에 대응되는 전압 값인 것을 특징으로 하는 픽셀 어레이.
  10. 제7항에 있어서,
    상기 제1 로우 픽셀은 로우 드라이버로부터 연장된 제1 클램프 라인 및 상기 제1 픽셀의 플로팅 디퓨전 노드 사이에 제1 커패시터를 포함하는 것을 특징으로 하는 픽셀 어레이.

KR1020180073771A 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법 KR102573304B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법
CN201910514682.0A CN110650303B (zh) 2018-06-27 2019-06-14 图像传感器、像素阵列和图像传感器的操作方法
US16/445,754 US11082653B2 (en) 2018-06-27 2019-06-19 Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor
KR1020200026174A KR20200145654A (ko) 2018-06-27 2020-03-02 이미지 센서, 픽셀 어레이 및 그 동작 방법
US16/844,251 US11233962B2 (en) 2018-06-27 2020-04-09 Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
US17/371,567 US11711635B2 (en) 2018-06-27 2021-07-09 Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20200001165A true KR20200001165A (ko) 2020-01-06
KR102573304B1 KR102573304B1 (ko) 2023-08-31

Family

ID=68989574

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180073771A KR102573304B1 (ko) 2018-06-27 2018-06-27 이미지 센서, 픽셀 어레이 및 그 동작 방법
KR1020200026174A KR20200145654A (ko) 2018-06-27 2020-03-02 이미지 센서, 픽셀 어레이 및 그 동작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200026174A KR20200145654A (ko) 2018-06-27 2020-03-02 이미지 센서, 픽셀 어레이 및 그 동작 방법

Country Status (3)

Country Link
US (2) US11082653B2 (ko)
KR (2) KR102573304B1 (ko)
CN (1) CN110650303B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792545B2 (en) 2021-07-07 2023-10-17 Samsung Electronics Co., Ltd. Electronic circuit for compensating a voltage level against a variation of temperature, and an image sensor including the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573304B1 (ko) 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11233962B2 (en) 2018-06-27 2022-01-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
KR20210037302A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
US11218659B2 (en) * 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
EP4184933A1 (en) * 2021-11-19 2023-05-24 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof
US11843884B1 (en) * 2023-04-28 2023-12-12 Omnivision Technologies, Inc. HV driver for rolling clamp in image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070067561A (ko) * 2005-12-24 2007-06-28 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
KR20110018104A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
KR20170052064A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR20170138812A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 이미지 센서

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58156272A (ja) 1982-03-12 1983-09-17 Sony Corp スミア補正回路
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
JP4154268B2 (ja) 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
KR100723487B1 (ko) * 2005-06-08 2007-06-04 삼성전자주식회사 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
JP2007300521A (ja) 2006-05-02 2007-11-15 Olympus Corp 固体撮像装置
US20080054320A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Method, apparatus and system providing suppression of noise in a digital imager
JP4979375B2 (ja) 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP4997137B2 (ja) * 2008-02-20 2012-08-08 オリンパス株式会社 固体撮像装置
US8324548B2 (en) * 2009-03-26 2012-12-04 Aptina Imaging Corporation Imaging devices and methods for charge transfer
KR101682118B1 (ko) 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US20120120300A1 (en) 2010-11-15 2012-05-17 Tiejun Dai Image Sensor with Two Transfer Gate Off Voltage Lines
US20120249851A1 (en) 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
CN105981370B (zh) 2014-02-07 2019-07-19 拉姆伯斯公司 馈通补偿图像传感器
JP6568368B2 (ja) 2015-03-03 2019-08-28 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
KR102344871B1 (ko) * 2015-06-22 2021-12-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 기기
US9848140B2 (en) 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
CN110650300A (zh) * 2018-06-26 2020-01-03 松下知识产权经营株式会社 摄像装置
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070067561A (ko) * 2005-12-24 2007-06-28 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
KR20110018104A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
KR20170052064A (ko) * 2015-11-03 2017-05-12 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR20170138812A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792545B2 (en) 2021-07-07 2023-10-17 Samsung Electronics Co., Ltd. Electronic circuit for compensating a voltage level against a variation of temperature, and an image sensor including the same

Also Published As

Publication number Publication date
CN110650303B (zh) 2024-05-14
CN110650303A (zh) 2020-01-03
US20200007808A1 (en) 2020-01-02
US20210337154A1 (en) 2021-10-28
US11711635B2 (en) 2023-07-25
KR102573304B1 (ko) 2023-08-31
US11082653B2 (en) 2021-08-03
KR20200145654A (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
KR102573304B1 (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11165982B1 (en) Spatial derivative pixel array with adaptive quantization
US9247170B2 (en) Triple conversion gain image sensor pixels
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
WO2019036237A1 (en) DETECTION CIRCUIT FOR PHOTO-SENSOR WITH STACKED SUBSTRATES
JP2020532098A (ja) 画素レベル相互接続部付きの積層フォトセンサアセンブリ
US9332202B2 (en) Solid-state imaging apparatus and imaging system
CN110072069B (zh) 图像传感器
US9596426B2 (en) Imaging device, imaging system, and method for driving imaging device
US11323638B2 (en) Method of correcting dynamic vision sensor (DVS) events and image sensor performing the same
EP3799422A1 (en) Image sensor and operation method thereof
CN103297721A (zh) Cmos传感器阵列
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
JP2020162111A (ja) イメージ処理システム、イメージセンサ、イメージセンサの駆動方法
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US11233962B2 (en) Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
US11503229B2 (en) Image sensor and imaging device including the same
US12022221B2 (en) Image sensor
CN110412607B (zh) 具有高动态范围的tof像素电路及测距***
US20210051284A1 (en) Imaging systems and methods for performing analog domain regional pixel level feature extraction
KR101046817B1 (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
US11303835B2 (en) Pixel array and image sensor including the same
US20230217119A1 (en) Image sensor and image processing system
KR20210112765A (ko) 이미지 센싱 장치 및 그의 동작 방법
CN116489322A (zh) 图像信号处理器和包括其的图像处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant