KR20170052064A - 이미지 센서 및 이미지 센서의 동작 방법 - Google Patents

이미지 센서 및 이미지 센서의 동작 방법 Download PDF

Info

Publication number
KR20170052064A
KR20170052064A KR1020150154014A KR20150154014A KR20170052064A KR 20170052064 A KR20170052064 A KR 20170052064A KR 1020150154014 A KR1020150154014 A KR 1020150154014A KR 20150154014 A KR20150154014 A KR 20150154014A KR 20170052064 A KR20170052064 A KR 20170052064A
Authority
KR
South Korea
Prior art keywords
pixel
voltage
floating diffusion
diffusion node
image signal
Prior art date
Application number
KR1020150154014A
Other languages
English (en)
Other versions
KR102407036B1 (ko
Inventor
하상훈
박지용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150154014A priority Critical patent/KR102407036B1/ko
Priority to US15/331,195 priority patent/US10015423B2/en
Publication of KR20170052064A publication Critical patent/KR20170052064A/ko
Application granted granted Critical
Publication of KR102407036B1 publication Critical patent/KR102407036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/225—
    • H04N5/3535—
    • H04N5/3725—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서의 동작 방법에 따라서, 플로팅 디퓨젼 노드에 제1 픽셀 및 제2 픽셀을 연결한다. 상기 플로팅 디퓨젼 노드의 전압을 부스팅한다. 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출한다. 상기 제1 이미지 신호를 독출한 후에, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출한다. 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.

Description

이미지 센서 및 이미지 센서의 동작 방법{Image sensor and method of operating the same}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 이미지 센서 및 이미지 센서의 동작 방법에 관한 것이다.
이미지 센서는 피사체에 의해 반사된 광을 감지하여 전기적 신호로 변환하는 반도체 소자로서 디지털 카메라, 휴대폰 등과 같은 전자 기기에 광범위하게 사용되고 있다. 일반적으로, 이미지 센서는 CCD(Charged Coupled Device) 이미지 센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분되는데, 최근에는 제조비용이 저렴하고, 전력 소모가 적으며, 주변 회로와의 집적이 용이한 CMOS 이미지 센서가 상대적으로 주목을 받고 있다.
이미지 센서에 빛이 입사하게 되면 입사된 빛에 의해서 포토다이오드(photodiode)와 같은 광 검출기(photo detector)에 광전하가 생성된다. 만약 입사된 빛에 의해 생성된 광전하의 양이 포토다이오드가 수용할 수 있는 전하량을 초과하는 경우 포토다이오드에서 생성된 광전하가 다른 포토다이오드로 넘쳐흐르게 되는 블루밍(blooming)이 발생하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 블루밍 특성을 개선할 수 있는 이미지 센서의 동작 방법을 제공하는 것이다.
또한 본 발명의 일 목적은 블루밍 특성을 개선할 수 있는 이미지 센서를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 이미지 센서의 동작 방법은, 플로팅 디퓨젼 노드에 제1 픽셀 및 제2 픽셀을 연결하는 단계, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계, 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출하는 단계 및 상기 제1 이미지 신호를 독출한 후에, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출하는 단계를 포함한다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는, 상기 플로팅 디퓨젼 노드의 전압을 리셋 레벨에 상응하는 제1 전압에서 상기 제1 전압보다 높은 제2 전압으로 증가시키는 단계 및 상기 플로팅 디퓨젼 노드의 전압을 상기 제2 전압에서 상기 제1 전압으로 복원시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 이미지 신호는 제1 축적 시간(integration time) 동안 상기 제1 픽셀에 축적된 광전하에 상응하고, 상기 제2 이미지 신호는 상기 제1 축적 시간보다 긴 제2 축적 시간 동안 상기 제2 픽셀에 축적된 광전하에 상응할 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 전압의 부스팅은 상기 제1 픽셀 및 상기 제2 픽셀의 축적 시간 동안에 수행될 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는, 리셋 트랜지스터를 턴온하여 상기 플로팅 디퓨젼 노드에 리셋 레벨에 상응하는 제1 전압을 인가하는 단계, 상기 리셋 트랜지스터를 턴오프하여 상기 제1 전압을 갖는 상기 플로팅 디퓨젼 노드를 플로팅시키는 단계 및 상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 플로팅 디퓨젼 노드에 연결된 독출 배선에 인접한 주변 배선에 제1 전압 펄스를 인가하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 독출 배선과 상기 주변 배선 사이의 용량성 결합(capacitive coupling)에 의해서 상기 제1전압 펄스의 펄스폭 동안에 상기 플로팅 디퓨젼 노드의 전압이 상기 제1 전압보다 높은 제2 전압으로 부스팅될 수 있다.
일 실시예에 있어서, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출하는 단계는, 상기 제1 픽셀의 제1 전송 게이트를 턴온하여 상기 제1 픽셀의 제1 포토다이오드에 축적된 광전하를 상기 플로팅 디퓨젼 노드로 전송하는 단계 및 상기 제1 전송 게이트를 턴온하는 동안에 상기 주변 배선에 제2 전압 펄스를 인가하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출하는 단계는, 상기 제2 픽셀의 제2 전송 게이트를 턴온하여 상기 제2 픽셀의 제2 포토다이오드에 축적된 광전하를 상기 플로팅 디퓨젼 노드로 전송하는 단계 및 상기 제2 전송 게이트를 턴온하는 동안에 상기 주변 배선에 제3 전압 펄스를 인가하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는, 리셋 트랜지스터를 턴온하여 상기 플로팅 디퓨젼 노드에 리셋 레벨에 상응하는 제1 전압을 인가하는 단계, 상기 리셋 트랜지스터를 턴오프하여 상기 제1 전압을 갖는 상기 플로팅 디퓨젼 노드를 플로팅시키는 단계, 상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 플로팅 디퓨젼 노드에 연결된 독출 배선에 인접한 제1 주변 배선에 제1 전압 펄스를 인가하는 단계 및 상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 독출 배선에 인접한 제2 주변 배선에 제2 전압 펄스를 인가하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 전압 펄스의 펄스폭과 상기 제2 전압 펄스의 펄스폭은 적어도 일부가 중첩될 수 있다.
일 실시예에 있어서, 상기 독출 배선과 상기 제1 주변 배선 사이의 용량성 결합 및 상기 독출 배선과 상기 제2 주변 배선 사이의 용량성 결합에 의해서 상기 제1 전압 펄스의 펄스폭과 상기 제2 전압 펄스의 펄스폭이 중첩되는 동안에 상기 플로팅 디퓨젼 노드의 전압이 상기 제1 전압보다 높은 제2 전압으로 부스팅될 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는, 리셋 전압을 상기 플로팅 디퓨젼 노드에 인가하기 위한 리셋 트랜지스터가 턴온된 상태에서 상기 리셋 전압을 상기 제1 전압에서 상기 제2 전압으로 변경하는 단계 및 상기 리셋 트랜지스터가 턴온된 상태에서 상기 리셋 전압을 상기 제2 전압에서 상기 제1 전압으로 복원시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 이미지 센서의 동작 방법은 상기 플로팅 디퓨젼 노드에 제3 픽셀 및 제4 픽셀을 연결하는 단계, 상기 제2 이미지 신호를 독출한 후에, 상기 제3 픽셀에 축적된 제3 이미지 신호를 독출하는 단계 및 상기 제3 이미지 신호를 독출한 후에, 상기 제4 픽셀에 축적된 제4 이미지 신호를 독출하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 이미지 신호 및 상기 제3 이미지 신호는 제1 축적 시간 동안 상기 제1 픽셀 및 상기 제3 픽셀에 각각 축적된 광전하에 상응하고, 상기 제2 이미지 신호 및 상기 제4 이미지 신호는 상기 제1 축적 시간보다 긴 제2 축적 시간 동안 상기 제2 픽셀 및 상기 제4 픽셀에 각각 축적된 광전하에 상응할 수 있다.
일 실시예에 있어서, 상기 제1 이미지 신호 및 상기 제2 이미지 신호는 제1 축적 시간 동안 상기 제1 픽셀 및 상기 제2 픽셀에 각각 축적된 광전하에 상응하고, 상기 제3 이미지 신호 및 상기 제4 이미지 신호는 상기 제1 축적 시간보다 긴 제2 축적 시간 동안 상기 제3 픽셀 및 상기 제4 픽셀에 각각 축적된 광전하에 상응할 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드에 제1 픽셀 및 제2 픽셀을 연결하는 단계는, 반도체 기판 내에 상기 플로팅 디퓨젼 노드를 형성하는 단계, 상기 반도체 기판 내에 상기 제1 픽셀의 제1 포토다이오드를 형성하는 단계, 상기 반도체 기판 내에 상기 제2 픽셀의 제2 포토다이오드를 형성하는 단계, 상기 제1 포토다이오드와 상기 플로팅 디퓨젼 노드 사이의 상기 반도체 기판 위에 상기 제1 픽셀의 제1 전송 게이트를 형성하는 단계 및 상기 제2 포토다이오드와 상기 플로팅 디퓨젼 노드 사이의 상기 반도체 기판 위에 상기 제2 픽셀의 제2 전송 게이트를 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 플로팅 디퓨젼 노드의 부스팅에 의해서 상기 제1 전송 게이트 및 상기 제2 전송 게이트의 하부의 상기 반도체 기판의 전위 장벽이 낮아질 수 있다.
일 실시예에 있어서, 상기 이미지 센서의 동작 방법은 상기 제1 전송 게이트를 턴온하여 상기 제1 픽셀에 대하여 제1 축적 시간을 시작하는 단계, 상기 제1 축적 시간을 시작하기 전에 상기 제2 전송 게이트를 턴온하여 상기 제2 픽셀에 대하여 상기 제1 축적 시간보다 긴 제2 축적 시간을 시작하는 단계 및 상기 제2 축적 시간을 시작할 때 상기 제1 전송 게이트를 턴온하여 상기 제1 픽셀로부터 상기 제2 픽셀로의 블루밍을 방지하는 단계를 더 포함할 수 있다.
상기 일 목적을 달성하기 위해 본 발명의 실시예들에 따른 이미지 센서의 동작 방법은, 플로팅 디퓨젼 노드에 복수의 픽셀들을 연결하는 단계, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계 및 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에, 상기 복수의 픽셀들에 축적된 이미지 신호들을 순차적으로 독출하는 단계를 포함한다.
상기 일 목적을 달성하기 위해 본 발명의 실시예들에 따른 이미지 센서는 하나의 플로팅 디퓨젼 노드마다 복수의 픽셀들이 연결된 공유 구조를 갖는 픽셀 어레이, 상기 복수의 픽셀들을 행 단위로 구동하는 행 구동부 및 제어부를 포함한다. 상기 제어부는 상기 플로팅 노드의 전압을 부스팅하고, 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에 상기 플로팅 노드에 연결된 상기 픽셀들에 축적된 이미지 신호들을 순차적으로 독출하도록 상기 픽셀 어레이 및 상기 행 구동부를 제어한다.
본 발명의 실시예들에 따른 이미지 센서 및 이미지 센서의 독출 방법은 하나의 플로팅 디퓨젼 노드에 복수의 픽셀들이 연결되는 공유 구조에서 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 포토다이오드와 플로팅 디퓨젼 노드 사이에 형성되는 전위 장벽(potential barrier)을 낮추어 포토다이오드에 포화된 광전하를 플로팅 디퓨젼 노드로 배출하여 블루밍 특성을 개선할 수 있다.
특히 픽셀의 축적 시간 또는 노출 시간을 서로 다르게 하는 경우에 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 3은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조를 나타내는 회로도이다.
도 4는 도 3의 픽셀들의 공유 구조를 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 6은 본 발명의 실시예들에 따른 블루밍 특성 개선의 효과를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 8은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이다.
도 9은 도 8의 공유 구조를 갖는 픽셀 어레이의 동작 방법을 설명하기 위한 도면이다.
도 10은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이다.
도 11은 도 10의 공유 구조를 갖는 픽셀 어레이의 동작 방법을 설명하기 위한 도면이다.
도 12는 플로팅 디퓨젼 노드의 상부에 형성된 배선들의 배치 구조의 일 예를 나타내는 도면이다.
도 13 및 도 14는 도 12의 배선들의 배치 구조를 이용한 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도들이다.
도 15는 플로팅 디퓨젼 노드의 상부에 형성된 배선들의 배치 구조의 일 예를 나타내는 도면이다.
도 16은 도 15의 배선들의 배치 구조를 이용한 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 17은 독출 회로에 리셋 전압을 공급하는 구성의 일 예를 나타내는 도면이다.
도 18은 도 17의 구성을 이용한 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 19는 하나의 플로팅 디퓨젼 노드에 4개의 픽셀들이 연결되는 공유 구조를 나타내는 회로도이다.
도 20은 하나의 플로팅 디퓨젼 노드에 4개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이다.
도 21은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 22, 도 23 및 도 24는 도 21의 공유 구조를 갖는 픽셀 어레이의 동작 방법들을 설명하기 위한 도면들이다.
도 25는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 이미징 시스템을 나타내는 블록도이다.
도 26은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 기기를 나타내는 블록도이다.
도 27은 도 26의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 28은 도 26의 전자 기기가 디지털 카메라로 구현되는 일 예를 나타내는 도면이다.
도 29는 도 26의 전자 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 순서도이다.
도 1을 참조하면, 플로팅 디퓨젼 노드(floating diffusion node)(FD)에 제1 픽셀 및 제2 픽셀을 연결한다(S100). 도 3 내지 도 11을 참조하여 후술하는 바와 같이 하나의 플로팅 디퓨젼 노드(FD)에는 2개의 픽셀들이 연결될 수도 있고, 도 19 내지 도 24를 참조하여 후술하는 바와 같이 하나의 플로팅 디퓨젼 노드(FD)에는 4개의 픽셀들이 연결될 수도 있다. 이하에서는 하나의 플로팅 디퓨젼 노드에 공통으로 연결된 2개의 픽셀들, 즉 제1 픽셀 및 제2 픽셀을 중심으로 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 설명하지만, 하나의 플로팅 디퓨젼 노드에 임의의 개수의 픽셀들이 공통으로 연결된 구조에서 본 발명의 실시예들에 따른 이미지 센서의 동작 방법이 적용될 수 있음을 이해할 것이다.
상기 제1 픽셀 및 상기 제2 픽셀의 이미지 신호들을 독출하기 전에, 상기 플로팅 디퓨젼 노드의 전압을 부스팅한다(S200). 상기 플로팅 디퓨젼 노드(FD)의 부스팅은, 도 5를 참조하여 후술하는 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압을 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 증가시킨 후에, 플로팅 디퓨젼 노드(FD)의 전압을 제2 전압(VBST)에서 제1 전압(VDD)으로 복원시키는 방식으로 수행될 수 있다.
플로팅 디퓨젼 노드(FD)의 부스팅이 종료된 후에, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출한다(S300). 상기 제1 이미지 신호를 독출한 후에, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출한다(S400). 상기 제1 이미지 신호는 제1 축적 시간(tSI) 동안 상기 제1 픽셀에 축적된 광전하에 상응하고, 상기 제2 이미지 신호는 제1 축적 시간(tSI)보다 긴 제2 축적 시간(tLI) 동안 상기 제2 픽셀에 축적된 광전하에 상응할 수 있다. 이와 같이 상대적으로 짧은 축적 시간 또는 노출 시간(exposure time)을 갖는 제1 픽셀을 쇼트 노출 픽셀이라 칭할 수 있고, 상대적으로 긴 축적 시간 또는 노출 시간을 갖는 제2 픽셀을 롱 노출 픽셀이라 칭할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 이미지 센서의 독출 방법은 하나의 플로팅 디퓨젼 노드에 복수의 픽셀들이 연결되는 공유 구조에서 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 포토다이오드와 플로팅 디퓨젼 노드 사이에 형성되는 전위 장벽(potential barrier)을 낮추어 포토다이오드에 포화된 광전하를 플로팅 디퓨젼 노드로 배출하여 블루밍 특성을 개선할 수 있다. 특히 픽셀의 축적 시간 또는 노출 시간을 서로 다르게 하는 경우에 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 롱 노출 픽셀의 포화 광전하가 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍을 감소 또는 방지할 수 있다.
도 2는 본 발명의 실시예들에 따른 이미지 센서를 나타내는 블록도이다.
도 2를 참조하면, 이미지 센서(10)는 픽셀 어레이(pixel array)(20), 행 구동부(row driver)(30), 아날로그-디지털 변환(Analog-to-Digital Conversion; ADC)부(40), 칼럼 구동부(column driver)(50), 제어부(controller)(60) 및 전압 발생기(voltage generator; VLT)(70)를 포함할 수 있다.
픽셀 어레이(20)는 칼럼 라인(COL)들에 각각 결합되고, 입사광을 감지하여 칼럼 라인(COL)들을 통하여 아날로그 신호들을 발생하는 복수의 픽셀(21)들을 포함한다. 복수의 픽셀들은 복수의 행들과 복수의 열들로 이루어진 매트릭스 형태로 배열될 수 있다. 픽셀 어레이(20)는 후술하는 바와 같이 하나의 플로팅 디퓨젼 노드마다 복수의 픽셀들이 연결된 공유 구조를 갖는다.
행 구동부(30)는 픽셀 어레이(20)의 각 행에 연결되고, 상기 각 행을 구동하는 구동 신호를 생성할 수 있다. 예를 들어, 행 구동부(30)는 픽셀 어레이(20)에 포함되는 상기 복수의 픽셀들을 행 단위로 구동할 수 있다.
아날로그-디지털 변환부(40)는 픽셀 어레이(20)의 각 칼럼(column, 열)에 연결되고, 픽셀 어레이(210)로부터 출력되는 아날로그 신호를 디지털 신호로 변환한다. 도 1에 도시된 바와 같이, 아날로그-디지털 변환부(40)는 복수의 아날로그-디지털 컨버터(100)들을 포함하며, 각 칼럼 라인(COL)마다 출력되는 아날로그 신호들을 병렬로(즉, 동시에) 디지털 신호들로 변환하는 칼럼 ADC를 수행할 수 있다. 아날로그-디지털 컨버터(100)들은 상기 아날로그 신호들을 디지털 신호들로 변환하기 위한 델타-시그마 변조 및 디지털 필터링을 수행하는 델타-시그마 아날로그-디지털 컨버터들일 수 있다.
실시예에 따라서, 아날로그-디지털 변환부(40)는 유효 신호 성분을 추출하기 위한 하나의 상관 이중 샘플링(correlated double sampling; CDS)부를 포함할 수 있다. 일 실시예에서, 상기 상관 이중 샘플링부는 리셋 성분을 나타내는 아날로그 리셋 신호와 이미지 성분을 나타내는 아날로그 이미지 신호의 차이에 기초하여 상기 유효 이미지 성분을 추출하는 아날로그 더블 샘플링(Analog Double Sampling)을 수행할 수 있다. 다른 실시예에서, 상기 상관 이중 샘플링부는 상기 아날로그 리셋 신호와 상기 아날로그 이미지 신호를 디지털 신호들로 각각 변환한 후 상기 유효 이미지 성분으로서 두 개의 디지털 신호의 차이를 추출하는 디지털 더블 샘플링(Digital Double Sampling)을 수행할 수 있다. 또 다른 실시예에서, 상기 상관 이중 샘플링부는 상기 아날로그 더블 샘플링 및 상기 디지털 더블 샘플링을 모두 수행하는 듀얼 상관 이중 샘플링을 수행할 수 있다.
칼럼 구동부(50)는 아날로그-디지털 변환부(40)로부터의 디지털 신호들을 출력 데이터(Dout)로서 순차적으로 출력할 수 있다.
제어부(60)는 행 구동부(30), 아날로그-디지털 변환부(40), 칼럼 구동부(50) 및 기준 전압 발생기(70)를 제어할 수 있다. 제어부(60)는 행 구동부(30), 아날로그-디지털 변환부(40), 칼럼 구동부(50) 및 기준 전압 발생기(70)의 동작에 요구되는 클럭 신호, 타이밍 컨트롤 신호 등과 같은 제어 신호들을 제공할 수 있다. 일 실시예에서, 제어부(60)는 로직 제어 회로, 위상 고정 루프(Phase Lock Loop; PLL) 회로, 타이밍 제어 회로 및 통신 인터페이스 회로 등을 포함할 수 있다.
특히, 제어부(60)는 본 발명의 실시예들에 따라서 플로팅 노드의 전압을 부스팅하고 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에 상기 플로팅 노드에 연결된 상기 픽셀들에 축적된 이미지 신호들을 순차적으로 독출하도록 픽셀 어레이(20) 및 행 구동부(30)를 제어할 수 있다. 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 포토다이오드와 플로팅 디퓨젼 노드 사이에 형성되는 전위 장벽(potential barrier)을 낮추어 포토다이오드에 포화된 광전하를 플로팅 디퓨젼 노드로 배출하여 블루밍 특성을 개선할 수 있다.
전압 발생기(70)는 이미지 센서(10)에 사용되는 다양한 전압들을 발생할 수 있다. 예를 들어, 전압 발생기(70)는 후술하는 제1 전압(VDD) 및 제1 전압(VDD)보다 높은 제2 전압(VBST)을 발생하여 행 구동부(20)에 제공할 수 있다. 또한, 전압 발생기(70)는 점진적으로 증가하거나 감소하는 램프 전압을 발생하여 아날로그-디지털 변환부(40)에 제공할 수 있다.
도 3은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조를 나타내는 회로도이고, 도 4는 도 3의 픽셀들의 공유 구조를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 픽셀 그룹(GR)은 플로팅 디퓨젼 노드(FD), 제1 픽셀(210), 제2 픽셀(220) 및 독출 회로(300)를 포함할 수 있다. 제1 픽셀(210) 및 제2 픽셀(220)은 플로팅 디퓨젼 노드(FD)에 공통으로 연결된다. 도 2의 픽셀 어레이(20)에는 도 3에 도시된 바와 같은 픽셀 그룹(GR)이 행 방향(X) 및 열 방향(Y)으로 반복적으로 배치될 수 있다.
제1 픽셀(210)은 제1 포토다이오드(PD1) 및 제1 전송 트랜지스터(MT1)를 포함할 수 있다. 제2 픽셀(220)은 제2 포토다이오드(PD2) 및 제2 전송 트랜지스터(MT2)를 포함할 수 있다. 독출 회로(300)는 리셋 트랜지스터(MR), 소스 폴로워 트랜지스터 또는 구동 트랜지스터(MD) 및 선택 트랜지스터(MS)를 포함할 수 있다. 도 3에는 설명의 편의상 각 픽셀이 하나의 트랜지스터를 포함하고 독출 회로가 3개의 트랜지스터들을 포함하는 구조를 예시하고 있으나, 다양한 다른 구성에 대해서도 본 발명의 실시예들에 따른 이미지 센서의 동작 방법이 적용될 수 있음을 이해할 수 있을 것이다.
도 4에 도시된 바와 같이, 반도체 기판(400) 내에 플로팅 디퓨젼 노드(FD), 제1 포토다이오드(PD1) 및 제2 포토다이오드(PD2)가 형성될 수 있다. 제1 포토다이오드(PD1)와 플로팅 디퓨젼 노드(FD) 사이의 반도체 기판(400) 위에 제1 전송 게이트(TG1)를 형성하고, 제2 포토다이오드(PD2)와 플로팅 디퓨젼 노드(FD) 사이의 반도체 기판(400) 위에 제2 전송 게이트(TG2)를 형성할 수 있다. 제1 포토다이오드(PD1)의 일부, 제1 전송 게이트(TG1) 및 플로팅 디퓨젼 노드(FD)의 일부가 도 3의 제1 전송 트랜지스터(MT1)에 상응하고, 제2 포토다이오드(PD2)의 일부, 제2 전송 게이트(TG2) 및 플로팅 디퓨젼 노드(FD)의 일부가 도 3의 제2 전송 트랜지스터(MT2)에 상응할 수 있다.
리셋 트랜지스터(MR)의 리셋 신호(RX)가 논리 하이 레벨로 상승하여 리셋 트랜지스터(MR)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(FD)의 전위가 리셋 전압(VRST)으로 리셋된다. 일 실시예에서 리셋 전압(VRST)은 제1 전압(VDD)으로 고정될 수 있다. 여기서 제1 전압(VDD)은 전원 전압일 수 있다. 다른 실시예에서, 도 17을 참조하여 후술하는 바와 같이, 리셋 전압(VRST)은 제1 전압(VDD) 또는 제2 전압(VBST) 사이에서 가변될 수 있다.
광집적기(즉, 축적 시간) 동안에 외부에서 수광된 빛이 포토다이오드들(PD1, PD2)에 입사되면 이에 비례하여 전자-전공쌍(EHP; Electron Hole Pair)이 생성된다. 도 5를 참조하여 후술하는 바와 같이, 제1 픽셀(210)은 상대적으로 짧은 축적 시간(tSI)을 갖는 쇼트 노출 픽셀이고 제2 픽셀(22)은 상대적으로 긴 축적 시간(tLI)을 갖는 롱 노출 픽셀일 수 있다. 이 경우, 제1 픽셀(210)의 광집적기가 끝난 다음에 제2 픽셀(220)의 광집적기가 끝날 수 있다.
제1 픽셀(210)의 광집적기가 끝난 다음에, 제1 전송 트랜지스터(MT1)의 제1 전송 신호(TX1)가 논리 하이 레벨로 상승하면 제1 포토다이오드(PD1)에 축척된 전하는 플로팅 확산 노드(FD)로 전달되며 전달된 신호 전하량에 비례하여 플로팅 확산 노드(FD)의 전위가 하강하면 구동 트랜지스터(MD)의 소스 전위가 변화된다. 이후 선택 트랜지스터(MS)의 행 선택 신호(SEL)가 논리 하이 레벨로 상승하여 선택 트랜지스터(MS)가 턴온되면 구동 트랜지스터(MD)의 소스 전위가 출력 전압(VOUT)으로서 출력된다.
제2 픽셀(220)의 광집적기가 끝난 다음에, 제2 전송 트랜지스터(MT2)의 제2 전송 신호(TX2)가 논리 하이 레벨로 상승하면 제2 포토다이오드(PD2)에 축척된 전하는 플로팅 확산 노드(FD)로 전달되며 전달된 신호 전하량에 비례하여 플로팅 확산 노드(FD)의 전위가 하강하면 구동 트랜지스터(MD)의 소스 전위가 변화된다. 이후 선택 트랜지스터(MS)의 행 선택 신호(SEL)가 논리 하이 레벨로 상승하여 선택 트랜지스터(MS)가 턴온되면 구동 트랜지스터(MD)의 소스 전위가 출력 전압(VOUT)으로서 출력된다.
픽셀들(210, 220)의 출력은 열 방향(Y) 배선들을 통하여 전송되고, 트랜지스터들(MT1, MT2, MR, MS)의 게이트 신호들(TX1, TX2, RX, SEL)은 행 방향(X) 배선들을 통하여 전송될 수 있다.
도 5는 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 2 내지 도 5를 참조하면, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀이고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀일 수 있다.
시점 t1에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t2에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다. 시점 t1 및 t2에서는 도 13에 도시된 바와 같이 리셋 신호(RX)가 활성화되고, 리셋 트랜지스터(MR)가 턴온되어 플로팅 디퓨젼 노드(FD) 및 포토다이오드들(PD1, PD2)이 제1 전압(VDD)으로 리셋된다.
시구간 t3~t5의 부스팅 시간(tBST) 동안에 플로팅 디퓨젼 노드(FD)의 전압 부스팅 동작이 수행되고, 시구간 t5~t7의 독출 시간(tRD) 동안에 제1 픽셀(210)에 축적된 광전하에 상응하는 제1 이미지 신호(VS1)의 독출 동작이 수행되고, 시구간 t7~t9의 독출 시간(tRD) 동안에 제2 픽셀(220)에 축적된 광전하에 상응하는 제2 이미지 신호(VS2)의 독출 동작이 수행된다.
시점 t4를 전후로, 플로팅 디퓨젼 노드(FD)의 전압이 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 증가되고, 다시 플로팅 디퓨젼 노드(FD)의 전압이 제2 전압(VBST)에서 제1 전압(VDD)으로 복원된다. 도 5에 도시된 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압의 부스팅은 제1 픽셀(210)의 제1 축적 시간(tSI) 및 제2 픽셀(220)의 제2 축적 시간(tLI) 동안에 수행된다.
일 실시예에서, 상기 전압 부스팅 동작은 도 12 내지 도 16을 참조하여 후술하는 바와 같이 배선들 사이의 용량성 결합(capacitive coupling)을 이용하여 수행될 수 있다. 다른 실시예에서, 상기 전압 부스팅 동작은 도 17 및 도 18을 참조하여 후술하는 바와 같이 리셋 전압(VRST)을 제1 전압(VDD)과 제2 전압(VBST) 사이에서 변경시키는 방식으로 수행될 수 있다.
시점 t6에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제1 이미지 신호(VS1)에 상응하는 전압으로 변화된다. 시점 t8에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제2 이미지 신호(VS2)에 상응하는 전압으로 변화된다. 시점 t6 및 t8에서는 도 13에 도시된 바와 같이 리셋 신호(RX)가 비활성화되고, 리셋 트랜지스터(MR)가 턴오프되어 플로팅 디퓨젼 노드(FD)는 리셋 전압(VRST)으로부터 차단된다.
도 6은 본 발명의 실시예들에 따른 블루밍 특성 개선의 효과를 설명하기 위한 도면이다.
도 6에는 도 4의 반도체 기판(400)의 전위 분포가 도시되어 있다. 전송 게이트들(TG1, TG2)이 턴오프된 상태에서는 포토다이오드들(PD1, PD2)과 플로팅 디퓨젼 노드(FD) 사이의 반도체 기판 영역, 즉 전송 게이트들(TG1, TG2) 하부의 반도체 기판 영역에는 전위 장벽(potential barrier)들(PB)이 형성된다.
플로팅 디퓨젼 노드(FD)를 공유하는 제1 픽셀(210) 및 제2 픽셀(220)이 서로 다른 적분 시간(integration time)을 가진다면 롱 노출 픽셀(220)에서 쇼트 노출 픽셀(210)로 블루밍이 발생될 수 있다. 즉 롱 노출 픽셀(220)의 제2 포토 다이오드(PD2)가 포화 상태에 있는 경우 제2 포토 다이오드(PD2)와 플로팅 디퓨젼 노드(FD) 사이에 형성된 블루밍 경로(blooming path)를 통하여 제2 포토다이오드(PD2)로부터 플로팅 디퓨젼 노드(FD)로 잉여 광전하가 넘어가게 된다. 이렇게 넘어간 광전하가 쇼트 노출 픽셀(210)의 독출 시간(tRD), 즉 도 6의 시구간 t5~t7 동안에도 플로팅 디퓨젼 노드(FD)에 축적되므로 쇼트 노출 픽셀(210)의 제1 이미지 신호(VS1)가 왜곡될 수 있다.
본 발명의 실시예들에 따라서, 플로팅 디퓨젼 노드(FD)의 전압 부스팅 시간(tBST), 즉 도 5의 시구간 t3~t5 동안에 플로팅 디퓨젼 노드(FD)의 전압을 제1 전압(VDD)에서 제2 전압(VBST)으로 일시적으로 증가시킨다. 이때, 전송 게이트들(TG1, TG2) 하부의 전위 장벽도 VB에서 VBB로 낮아지게 된다. 이렇게, 전송 게이트의 턴오프시의 전위 장벽이 낮아지게 되면, 롱 노출 픽셀(220)의 제2 포토다이오드(PD2)에서 플로팅 디퓨젼 노드(FD)로 전위 장벽이 낮아진만큼 광전하가 흘러간다. 이렇게 추가적으로 플로팅 디퓨젼 노드(FD)로 넘어온 전자는 리셋 트랜지스터(MR)의 온 시간 동안 배출된다.
그 후, 쇼트 노출 픽셀(210)의 독출 동작을 위하여 리셋 트랜지스터(MR)가 턴오프되고 플로팅 디퓨젼 노드(FD)가 플로팅 상태가 되면 전송 게이트 하부의 전위 장벽도 원래 레벨(VB)로 복원을 하게 된다. 이때, 전위 장벽(PB)의 전위 변화(VB-VBB)만큼 롱 노출 픽셀(220)이 여분의 광전하를 수용할 수 있는 능력이 생겼으므로 쇼트 노출 픽셀(210)의 독출 시간(t5~t7) 동안에 롱 노출 픽셀(220)의 제2 포토다이오드(PD2)로부터 플로팅 디퓨젼 노드(FD)로의 블루밍이 감소되거나 방지될 수 있다.
도 7은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다. 도 7의 이미지 센서의 동작 방법은 도 5의 이미지 센서의 동작 방법과 유사하므로 중복되는 설명은 생략한다.
도 2, 3, 4 및 7을 참조하면, 시점 t2에서 제1 전송 신호(TX1)를 펄스 형태로 활성화하여 제1 전송 게이트(TG1)를 턴온하여 제1 픽셀(210)에 대하여 제1 축적 시간(tSI)을 시작한다. 한편, 제1 축적 시간(tSI)을 시작하기 전인 시점 t1에서 제2 전송 신호(TX2)를 펄스 형태로 활성화하여 제2 전송 게이트(TG2)를 턴온하여 제2 픽셀(220)에 대하여 제1 축적 시간(tSI)보다 긴 제2 축적 시간(tLI)을 시작한다.
도 7에 도시된 바와 같이, 제2 축적 시간(tLI)을 시작하는 시점 t1에서, 제1 전송 신호(TX1)를 펄스 형태로 활성화하여 제1 전송 게이트(TG1)를 턴온할 수 있고, 이를 안티 블루밍 셔터(anti-blooming shutter) 동작이라 할 수 있다. 즉, 시점 t1에서 리셋 트랜지스터(MR)는 턴온되어 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 포토다이오드(PD1)에 축적된 광전하를 배출할 수 있다. 이와 같은 안티 플루밍 셔터 동작을 통하여 쇼트 노출 픽셀인 제1 픽셀(210)로부터 롱 노출 픽셀인 제2 픽셀(220)로의 블루밍을 방지 또는 감소할 수 있다.
도 8은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이고, 도 9은 도 8의 공유 구조를 갖는 픽셀 어레이의 동작 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 픽셀 그룹(GRa)은 플로팅 디퓨젼 노드(FD), 제1 픽셀(210), 제2 픽셀(220) 및 독출 회로(RDC)(300)를 포함할 수 있다. 제1 픽셀(210) 및 제2 픽셀(220)은 플로팅 디퓨젼 노드(FD)에 공통으로 연결된다. 도 9의 픽셀 어레이(20a)에는 도 8에 도시된 바와 같은 픽셀 그룹(GRa)이 행 방향(X) 및 열 방향(Y)으로 반복적으로 배치될 수 있다.
제1 픽셀(210)은 제1 포토다이오드(PD1) 및 제1 전송 트랜지스터(MT1)를 포함할 수 있다. 제2 픽셀(220)은 제2 포토다이오드(PD2) 및 제2 전송 트랜지스터(MT2)를 포함할 수 있다. 독출 회로(300)는 전술한 바와 같이 리셋 트랜지스터(MR), 소스 폴로워 트랜지스터 또는 구동 트랜지스터(MD) 및 선택 트랜지스터(MS)를 포함할 수 있다. 픽셀 그룹(GRa)에 제공되는 제어 신호들(TX1, TX2, RX)은 행 방향(X)의 배선들(MW)을 통하여 도 2의 행 구동부(30)로부터 전송될 수 있다.
도 8 및 도 9에는 플로팅 디퓨젼 노드(FD)를 공유하는 제1 픽셀(210) 및 제2 픽셀(220)이 열 방향(Y)으로 배열된 실시예가 도시되어 있다. 도 5를 참조하여 전술한 바와 같이, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀(S)에 해당하고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀(L)에 해당할 수 있다. 제어 신호들(TX1, TX2, RX)이 행 방향(X)의 배선들(MW)을 통하여 제공되어 동일한 배선에 공통으로 연결된 픽셀들은 동일한 동작 타이밍을 가질 수 있다. 결과적으로, 도 9에 도시된 바와 같이 쇼트 노출 픽셀들(S) 및 롱 노출 픽셀들(L)이 행 마다 교번적으로(alternatively) 배치될 수 있다.
도 10은 하나의 플로팅 디퓨젼 노드에 2개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이고, 도 11은 도 10의 공유 구조를 갖는 픽셀 어레이의 동작 방법을 설명하기 위한 도면이다.
도 10을 참조하면, 픽셀 그룹(GRb)은 플로팅 디퓨젼 노드(FD), 제1 픽셀(210), 제2 픽셀(220) 및 독출 회로(RDC)(300)를 포함할 수 있다. 제1 픽셀(210) 및 제2 픽셀(220)은 플로팅 디퓨젼 노드(FD)에 공통으로 연결된다. 도 11의 픽셀 어레이(20b)에는 도 10에 도시된 바와 같은 픽셀 그룹(GRb)이 행 방향(X) 및 열 방향(Y)으로 반복적으로 배치될 수 있다.
제1 픽셀(210)은 제1 포토다이오드(PD1) 및 제1 전송 트랜지스터(MT1)를 포함할 수 있다. 제2 픽셀(220)은 제2 포토다이오드(PD2) 및 제2 전송 트랜지스터(MT2)를 포함할 수 있다. 독출 회로(300)는 전술한 바와 같이 리셋 트랜지스터(MR), 소스 폴로워 트랜지스터 또는 구동 트랜지스터(MD) 및 선택 트랜지스터(MS)를 포함할 수 있다. 픽셀 그룹(GRb)에 제공되는 제어 신호들(TX1, TX2, RX)은 행 방향(X)의 배선들(MW)을 통하여 도 2의 행 구동부(30)로부터 전송될 수 있다.
도 10 및 도 11에는 플로팅 디퓨젼 노드(FD)를 공유하는 제1 픽셀(210) 및 제2 픽셀(220)이 행 방향(X)으로 배열된 실시예가 도시되어 있다. 도 5를 참조하여 전술한 바와 같이, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀(S)에 해당하고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀(L)에 해당할 수 있다. 제어 신호들(TX1, TX2, RX)이 행 방향(X)의 배선들(MW)을 통하여 제공되어 동일한 배선에 공통으로 연결된 픽셀들은 동일한 동작 타이밍을 가질 수 있다. 결과적으로, 도 11에 도시된 바와 같이 쇼트 노출 픽셀들(S) 및 롱 노출 픽셀들(L)이 열 마다 교번적으로(alternatively) 배치될 수 있다.
도 12는 플로팅 디퓨젼 노드의 상부에 형성된 배선들의 배치 구조의 일 예를 나타내는 도면이다.
도 12를 참조하면, 반도체 기판(400)에는 플로팅 디퓨젼 노드(FD) 및 독출 회로(RDC)(300)가 형성된다. 포토다이오드, 전송 게이트 등은 편의상 그 도시를 생략하였다. 반도체 기판(400)의 상부에는 플로팅 디퓨젼 노드(FD)에 연결된 독출 배선(MWF) 및 독출 배선(MWF)에 인접한 주변 배선(MWB)이 배치될 수 있다. 예를 들어, 독출 배선(MWF)은 플로팅 디퓨젼 노드(FD)에 리셋 전압(VRST)을 인가하기 위한 배선일 수도 있고, 플로팅 디퓨젼 노드(FD)의 전압을 구동 트랜지스터(MD)의 게이트로 전달하기 위한 배선일 수도 있다.
도 12에는 주변 배선(MWB)이 독출 배선(MWF)의 위에 배치된 구조, 즉 주변 배선(MWB)이 수직 방향(Z)으로 독출 배선(MWF)에 인접한 구조를 예시하였으나, 주변 배선(MWB)은 독출 배선(MWF)의 측면에 배치될 수도 있다. 주변 배선(MWB)과 독출 배선(MWF)는 용량성 결합(capacitive coupling)이 고려될 수 있을 정도로 인접하고, 양자 사이의 용량성 결합을 기생 커패시턴스(CP)로 표시하였다. 이러한 용량성 결합을 이용하여 주변 배선(MWB)에 인가되는 부스트 신호(FDBST)를 제어하여 전술한 플로팅 디퓨젼 노드(FD)의 부스팅 동작을 수행할 수 있다.
도 13 및 도 14는 도 12의 배선들의 배치 구조를 이용한 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도들이다.
도 2, 3, 4, 12 및 13을 참조하면, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀이고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀일 수 있다.
시점 t1에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t2에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다. 시점 t1 및 t2에서는 리셋 신호(RX)가 활성화되고, 리셋 트랜지스터(MR)가 턴온되어 플로팅 디퓨젼 노드(FD) 및 포토다이오드들(PD1, PD2)이 제1 전압(VDD)으로 리셋된다.
시구간 t3~t5의 부스팅 시간(tBST) 동안에 플로팅 디퓨젼 노드(FD)의 전압 부스팅 동작이 수행되고, 시구간 t5~t7의 독출 시간(tRD) 동안에 제1 픽셀(210)에 축적된 광전하에 상응하는 제1 이미지 신호(VS1)의 독출 동작이 수행되고, 시구간 t7~t9의 독출 시간(tRD) 동안에 제2 픽셀(220)에 축적된 광전하에 상응하는 제2 이미지 신호(VS2)의 독출 동작이 수행된다.
부스팅 동작이 시작되는 시점 t3에서 리셋 트랜지스터(MR)를 턴온하여 플로팅 디퓨젼 노드(VDD)에 리셋 레벨에 상응하는 제1 전압(VDD)을 인가한다. 도 13에 도시된 바와 같이, 시점 t3 이전의 축적 시간 동안 계속해서 리셋 트랜지스터(MR)는 온 상태를 유지할 수 있다. 이후 시구간 t3~t4 동안에 리셋 트랜지스터(MR)를 턴오프하여 제1 전압(VDD)을 갖는 플로팅 디퓨젼 노드(FD)를 플로팅시킨다. 시점 t4에서 플로팅 디퓨젼 노드(FD)가 플로팅된 상태에서 플로팅 디퓨젼 노드(FD)에 연결된 독출 배선(MWF)에 인접한 주변 배선(MWB)에 부스트 신호(FDBST)를 통하여 전압 펄스(VP)를 인가한다. 전압 펄스(VP)에 의해서 플로팅 디퓨젼 노드(FD)의 전압은 제1 전압(VDD)에서 제2 전압(VBST)으로 증가한다. 배선들(MWF, MWB) 사이의 기생 커패시턴스(CP)가 클수록 제2 전압(VBST)은 증가한다.
이와 같이, 시점 t4를 전후로, 플로팅 디퓨젼 노드(FD)의 전압이 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 증가되고, 다시 플로팅 디퓨젼 노드(FD)의 전압이 제2 전압(VBST)에서 제1 전압(VDD)으로 복원된다. 도 13에 도시된 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압의 부스팅은 제1 픽셀(210)의 제1 축적 시간(tSI) 및 제2 픽셀(220)의 제2 축적 시간(tLI) 동안에 수행된다.
시점 t6에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제1 이미지 신호(VS1)에 상응하는 전압으로 변화된다. 시점 t8에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제2 이미지 신호(VS2)에 상응하는 전압으로 변화된다. 시점 t6 및 t8에서는 리셋 신호(RX)가 비활성화되고, 리셋 트랜지스터(MR)가 턴오프되어 플로팅 디퓨젼 노드(FD)는 리셋 전압(VRST)으로부터 차단된다.
이와 같이, 독출 배선(MWF)과 주변 배선(MWB) 사이의 용량성 결합(capacitive coupling)에 의해서 전압 펄스(VP)의 펄스폭 동안에 플로팅 디퓨젼 노드(FD)의 전압을 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 부스팅함으로써, 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
도 14의 이미지 센서의 동작 방법은 도 13의 이미지 센서의 동작 방법과 유사하므로 중복되는 설명은 생략한다.
도 14를 참조하면, 도 13에서와 같이 시점 t4에서 제1 전압 펄스(VP1)를 인가하는 것뿐만 아니라, 시점 t6 및 시점 t8에서 각각 제2 전압 펄스(VP2) 및 제3 전압 펄스(VP3)를 인가한다.
시점 t6에서 제1 픽셀(210)의 제1 전송 게이트(TG1)를 턴온하여 제1 픽셀(210)의 제1 포토다이오드(PD1)에 축적된 광전하를 플로팅 디퓨젼 노드(FD)로 전송한다. 또한 시점 t6에서 제1 전송 게이트(TG1)를 턴온하는 동안에 주변 배선(MWB)에 부스트 신호(FDBST)를 통하여 제2 전압 펄스(VP2)를 인가한다.
시점 t8에서, 제2 픽셀(220)의 제2 전송 게이트(TG2)를 턴온하여 제2 픽셀(220)의 제2 포토다이오드(PD2)에 축적된 광전하를 플로팅 디퓨젼 노드(FD)로 전송한다. 또한 시점 t8에서 제2 전송 게이트(TG2)를 턴온하는 동안에 주변 배선(MWB)에 부스트 신호(FDBST)를 통하여 제3 전압 펄스를 인가한다.
제2 펄스(VP2) 및 제3 펄스(VP3)를 이용하여 플로팅 디퓨젼 노드(FD)의 전압을 부스팅함으로써 전송 게이트들(TG1, TG2)이 턴온되는 동안에 포토다이오들(PD1, PD2)과 플로팅 디퓨젼 노드(FD) 사이에 존재할 수 있는 전하 장벽을 더욱 제거하고 포토다이오들(PD1, PD2)로부터 플로팅 디퓨젼 노드(FD)로의 광전하 전송을 촉진할 수 있다.
도 15는 플로팅 디퓨젼 노드의 상부에 형성된 배선들의 배치 구조의 일 예를 나타내는 도면이다.
도 15를 참조하면, 반도체 기판(미도시)에는 플로팅 디퓨젼 노드(FD) 및 독출 회로(RDC)(300)가 형성된다. 포토다이오드, 전송 게이트 등은 편의상 그 도시를 생략하였다. 반도체 기판의 상부에는 플로팅 디퓨젼 노드(FD)에 연결된 독출 배선(MWF), 독출 배선(MWF)에 인접한 제1 주변 배선(MWB1) 및 제2 주변 배선(MWB2)이 배치될 수 있다. 예를 들어, 독출 배선(MWF)은 플로팅 디퓨젼 노드(FD)에 리셋 전압(VRST)을 인가하기 위한 배선일 수도 있고, 플로팅 디퓨젼 노드(FD)의 전압을 구동 트랜지스터(MD)의 게이트로 전달하기 위한 배선일 수도 있다.
도 15에는 제1 주변 배선(MWB1) 및 제2 주변 배선(MWB2)이 독출 배선(MWF)의 양측면에 각각 배치된 구조, 즉 주변 배선들(MWB1, MWB2)이 수평 방향(Y)으로 독출 배선(MWF)에 인접한 구조를 예시하였으나, 주변 배선들(MWB1, MWB2) 중 적어도 하나는 독출 배선(MWF)의 위 또는 아래에 배치될 수도 있다. 주변 배선들(MWB1, MWB2)과 독출 배선(MWF)는 용량성 결합(capacitive coupling)이 고려될 수 있을 정도로 인접하고, 이들 사이의 용량성 결합을 기생 커패시턴스들(CP1, CP2)로 표시하였다. 이러한 용량성 결합을 이용하여 주변 배선들(MWB1, MWB2)에 인가되는 부스트 신호들(FDBST1, FDBST2)을 제어하여 전술한 플로팅 디퓨젼 노드(FD)의 부스팅 동작을 수행할 수 있다.
도 16은 도 15의 배선들의 배치 구조를 이용한 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 2, 3, 4, 15 및 16을 참조하면, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀이고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀일 수 있다.
시점 t1에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t2에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다. 시점 t1 및 t2에서는 리셋 신호(RX)가 활성화되고, 리셋 트랜지스터(MR)가 턴온되어 플로팅 디퓨젼 노드(FD) 및 포토다이오드들(PD1, PD2)이 제1 전압(VDD)으로 리셋된다.
시구간 t3~t5의 부스팅 시간(tBST) 동안에 플로팅 디퓨젼 노드(FD)의 전압 부스팅 동작이 수행되고, 시구간 t5~t7의 독출 시간(tRD) 동안에 제1 픽셀(210)에 축적된 광전하에 상응하는 제1 이미지 신호(VS1)의 독출 동작이 수행되고, 시구간 t7~t9의 독출 시간(tRD) 동안에 제2 픽셀(220)에 축적된 광전하에 상응하는 제2 이미지 신호(VS2)의 독출 동작이 수행된다.
부스팅 동작이 시작되는 시점 t3에서 리셋 트랜지스터(MR)를 턴온하여 플로팅 디퓨젼 노드(VDD)에 리셋 레벨에 상응하는 제1 전압(VDD)을 인가한다. 도 16에 도시된 바와 같이, 시점 t3 이전의 축적 시간 동안 계속해서 리셋 트랜지스터(MR)는 온 상태를 유지할 수 있다.
이후 시구간 t3~t4 동안에 리셋 트랜지스터(MR)를 턴오프하여 제1 전압(VDD)을 갖는 플로팅 디퓨젼 노드(FD)를 플로팅시킨다. 시점 t4에서 플로팅 디퓨젼 노드(FD)가 플로팅된 상태에서 플로팅 디퓨젼 노드(FD)에 연결된 독출 배선(MWF)에 인접한 제1 주변 배선(MWB1)에 제1 부스트 신호(FDBST1)를 통하여 제1 전압 펄스(VP1)를 인가한다. 또한, 시점 t4에서 플로팅 디퓨젼 노드(FD)가 플로팅된 상태에서 플로팅 디퓨젼 노드(FD)에 연결된 독출 배선(MWF)에 인접한 제2 주변 배선(MWB2)에 제2 부스트 신호(FDBST2)를 통하여 제2 전압 펄스(VP2)를 인가한다.
전압 부스팅 효과를 배가하기 위하여, 도 16에 도시된 바와 같이 제1 전압 펄스(VP1)의 펄스폭과 제2 전압 펄스(VP2)의 펄스폭은 적어도 일부가 중첩될 수 있다. 전압 펄스들(VP1, VP2)에 의해서 플로팅 디퓨젼 노드(FD)의 전압은 제1 전압(VDD)에서 제2 전압(VBST')으로 증가한다. 배선들(MWF, MWB1, MWB2) 사이의 기생 커패시턴스들(CP1, CP2)가 클수록 제2 전압(VBST')은 증가한다.
이와 같이, 시점 t4를 전후로, 플로팅 디퓨젼 노드(FD)의 전압이 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST')으로 증가되고, 다시 플로팅 디퓨젼 노드(FD)의 전압이 제2 전압(VBST')에서 제1 전압(VDD)으로 복원된다. 도 16에 도시된 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압의 부스팅은 제1 픽셀(210)의 제1 축적 시간(tSI) 및 제2 픽셀(220)의 제2 축적 시간(tLI) 동안에 수행된다.
시점 t6에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제1 이미지 신호(VS1)에 상응하는 전압으로 변화된다. 시점 t8에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제2 이미지 신호(VS2)에 상응하는 전압으로 변화된다. 시점 t6 및 t8에서는 리셋 신호(RX)가 비활성화되고, 리셋 트랜지스터(MR)가 턴오프되어 플로팅 디퓨젼 노드(FD)는 리셋 전압(VRST)으로부터 차단된다.
이와 같이, 독출 배선(MWF)과 제1 주변 배선(MWB1) 사이의 용량성 결합 및 독출 배선(MWF)과 제2 주변 배선(MWB2) 사이의 용량성 결합에 의해서 제1 전압 펄스(VP1)의 펄스폭과 제2 전압 펄스(VP2)의 펄스폭이 중첩되는 동안에 플로팅 디퓨젼 노드(FD)의 전압을 제1 전압(VDD)보다 높은 제2 전압(VBST')으로 부스팅함으로써, 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
도 17은 독출 회로에 리셋 전압을 공급하는 구성의 일 예를 나타내는 도면이다.
도 17을 참조하면, 전압 선택기(350)를 이용하여 독출 회로(300)에 제공되는 리셋 전압(VRST)를 변경할 수 있다. 예를 들어, 전압 선택기(350)는 제어 신호(BCON)가 논리 로우 레벨로 비활성화된 경우에는 제1 전압(VDD)을 선택하여 리셋 전압(VRST)으로서 출력하고 제어 신호(BCON)가 논리 하이 레벨로 활성화되는 경우에는 제1 전압(VDD)보다 높은 제2 전압(VBST)을 선택하여 리셋 전압(VRST)으로서 출력할 수 있다. 제1 전압(VDD) 및 제2 전압(VBST)은 도 2의 전압 발생기(70)로부터 제공될 수 있고, 제어 신호(BCON)는 도 2의 제어부(60)로부터 제공될 수 있다. 이러한 리셋 전압(VRST)의 제어를 이용하여 전술한 플로팅 디퓨젼 노드(FD)의 부스팅 동작을 수행할 수 있다.
도 18은 도 17의 구성을 이용한 본 발명의 일 실시예에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 2, 3, 4, 17 및 18을 참조하면, 제1 픽셀(210)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀이고, 제2 픽셀(220)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀일 수 있다.
시점 t1에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t2에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다. 시점 t1 및 t2에서는 리셋 신호(RX)가 활성화되고, 리셋 트랜지스터(MR)가 턴온되어 플로팅 디퓨젼 노드(FD) 및 포토다이오드들(PD1, PD2)이 제1 전압(VDD)으로 리셋된다.
시구간 t3~t5의 부스팅 시간(tBST) 동안에 플로팅 디퓨젼 노드(FD)의 전압 부스팅 동작이 수행되고, 시구간 t5~t7의 독출 시간(tRD) 동안에 제1 픽셀(210)에 축적된 광전하에 상응하는 제1 이미지 신호(VS1)의 독출 동작이 수행되고, 시구간 t7~t9의 독출 시간(tRD) 동안에 제2 픽셀(220)에 축적된 광전하에 상응하는 제2 이미지 신호(VS2)의 독출 동작이 수행된다.
시점 t4에서 제어 신호(BCON)가 펄스 형태로 활성화되면, 도 17의 전압 선택기(350)는 리셋 전압(VRST)을 제1 전압(VDD)에서 제2 전압(VBST)으로 변경하고, 다시 리셋 전압(VRST)을 제2 전압(VBST)에서 제1 전압(VDD)으로 복원시킨다. 이러한 리셋 전압(VRST)의 변경은 리셋 전압(VRST)을 플로팅 디퓨젼 노드(FD)에 인가하기 위한 리셋 트랜지스터(MR)가 턴온된 상태에서 수행된다.
이와 같이, 시점 t4를 전후로, 플로팅 디퓨젼 노드(FD)의 전압이 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 증가되고, 다시 플로팅 디퓨젼 노드(FD)의 전압이 제2 전압(VBST)에서 제1 전압(VDD)으로 복원된다. 도 18에 도시된 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압의 부스팅은 제1 픽셀(210)의 제1 축적 시간(tSI) 및 제2 픽셀(220)의 제2 축적 시간(tLI) 동안에 수행된다.
시점 t6에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제1 이미지 신호(VS1)에 상응하는 전압으로 변화된다. 시점 t8에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 종료되고, 플로팅 디퓨젼 노드(FD)의 전압은 제2 이미지 신호(VS2)에 상응하는 전압으로 변화된다. 시점 t6 및 t8에서는 리셋 신호(RX)가 비활성화되고, 리셋 트랜지스터(TR)가 턴오프되어 플로팅 디퓨젼 노드(FD)는 리셋 전압(VRST)으로부터 차단된다.
이와 같이, 리셋 전압(VRST)의 제어를 이용하여 제어 신호(BCON)의 펄스폭 동안에 플로팅 디퓨젼 노드(FD)의 전압을 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 부스팅함으로써, 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
도 19는 하나의 플로팅 디퓨젼 노드에 4개의 픽셀들이 연결되는 공유 구조를 나타내는 회로도이고, 도 20은 하나의 플로팅 디퓨젼 노드에 4개의 픽셀들이 연결되는 공유 구조의 일 예를 나타내는 평면도이다.
도 19 및 도 20을 참조하면, 픽셀 그룹(GR)은 플로팅 디퓨젼 노드(FD), 제1 픽셀(210), 제2 픽셀(220), 제3 픽셀(230), 제4 픽셀(240) 및 독출 회로(300)를 포함할 수 있다. 제1 픽셀(210), 제2 픽셀(220), 제3 픽셀(230) 및 제4 픽셀(240)은 플로팅 디퓨젼 노드(FD)에 공통으로 연결된다. 도 2의 픽셀 어레이(20)에는 도 19 및 20에 도시된 바와 같은 픽셀 그룹(GR)이 행 방향(X) 및 열 방향(Y)으로 반복적으로 배치될 수 있다.
픽셀 그룹(GR)에 제공되는 제어 신호들(TX1, TX2, TX3, TX4, RX)은 행 방향(X)의 배선들(MW)을 통하여 도 2의 행 구동부(30)로부터 전송될 수 있다.
제1 픽셀(210)은 제1 포토다이오드(PD1) 및 제1 전송 트랜지스터(MT1)를 포함할 수 있다. 제2 픽셀(220)은 제2 포토다이오드(PD2) 및 제2 전송 트랜지스터(MT2)를 포함할 수 있다. 제3 픽셀(230)은 제3 포토다이오드(PD3) 및 제3 전송 트랜지스터(MT3)를 포함할 수 있다. 제4 픽셀(240)은 제4 포토다이오드(PD4) 및 제4 전송 트랜지스터(MT4)를 포함할 수 있다. 독출 회로(300)는 리셋 트랜지스터(MR), 소스 폴로워 트랜지스터 또는 구동 트랜지스터(MD) 및 선택 트랜지스터(MS)를 포함할 수 있다. 도 19에는 설명의 편의상 각 픽셀이 하나의 트랜지스터를 포함하고 독출 회로가 3개의 트랜지스터들을 포함하는 구조를 예시하고 있으나, 다양한 다른 구성에 대해서도 본 발명의 실시예들에 따른 이미지 센서의 동작 방법이 적용될 수 있음을 이해할 수 있을 것이다.
도 21은 본 발명의 실시예들에 따른 이미지 센서의 동작 방법을 나타내는 타이밍도이다.
도 2, 19, 20 및 21을 참조하면, 제1 픽셀(210) 및 제3 픽셀(230)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀들이고, 제2 픽셀(220) 및 제4 픽셀(240)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀들일 수 있다. 즉, 제1 이미지 신호(VS1) 및 제3 이미지 신호(VS3)는 제1 축적 시간(tSI) 동안 제1 픽셀(210) 및 제3 픽셀(230)에 각각 축적된 광전하에 상응하고, 제2 이미지 신호(VS2) 및 제4 이미지 신호(VS4)는 제1 축적 시간(tSI)보다 긴 제2 축적 시간(tLI) 동안 제2 픽셀(220) 및 제4 픽셀(240)에 각각 축적된 광전하에 상응할 수 있다.
시점 t1에서 롱 노출 픽셀인 제2 픽셀(220)의 제2 전송 신호(TX2)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t2에서 롱 노출 픽셀인 제4 픽셀(240)의 제4 전송 신호(TX4)가 펄스 형태로 활성화되어 제2 축적 시간(tLI)이 시작된다. 시점 t3에서 쇼트 노출 픽셀인 제1 픽셀(210)의 제1 전송 신호(TX1)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다. 시점 t4에서 쇼트 노출 픽셀인 제3 픽셀(230)의 제3 전송 신호(TX3)가 펄스 형태로 활성화되어 제1 축적 시간(tSI)이 시작된다.
시점 t1, t2, t3 및 t4에서는 전술한 바와 같이 리셋 신호(RX)가 활성화되고, 리셋 트랜지스터(MR)가 턴온되어 플로팅 디퓨젼 노드(FD) 및 포토다이오드들(PD1, PD2, PD3, PD4)이 제1 전압(VDD)으로 리셋된다.
시구간 t5~t6의 부스팅 시간(tBST) 동안에 플로팅 디퓨젼 노드(FD)의 전압 부스팅 동작이 수행된다. 시구간 t6~t8의 독출 시간(tRD) 동안에 제1 픽셀(210)에 축적된 광전하에 상응하는 제1 이미지 신호(VS1)의 독출 동작이 수행되고, 시구간 t8~t10의 독출 시간(tRD) 동안에 제2 픽셀(220)에 축적된 광전하에 상응하는 제2 이미지 신호(VS2)의 독출 동작이 수행된다. 시구간 t10~t12의 독출 시간(tRD) 동안에 제3 픽셀(230)에 축적된 광전하에 상응하는 제3 이미지 신호(VS3)의 독출 동작이 수행되고, 시구간 t12~t14의 독출 시간(tRD) 동안에 제4 픽셀(240)에 축적된 광전하에 상응하는 제4 이미지 신호(VS4)의 독출 동작이 수행된다.
시구간 t5~t6에서, 플로팅 디퓨젼 노드(FD)의 전압이 리셋 레벨에 상응하는 제1 전압(VDD)에서 제1 전압(VDD)보다 높은 제2 전압(VBST)으로 증가되고, 다시 플로팅 디퓨젼 노드(FD)의 전압이 제2 전압(VBST)에서 제1 전압(VDD)으로 복원된다. 도 21에 도시된 바와 같이, 플로팅 디퓨젼 노드(FD)의 전압의 부스팅은 제1 내지 제2 픽셀들(210, 220, 230, 240)의 축적 시간 동안에 수행된다.
일 실시예에서, 상기 전압 부스팅 동작은 도 12 내지 도 16을 참조하여 전술한 바와 같이 배선들 사이의 용량성 결합(capacitive coupling)을 이용하여 수행될 수 있다. 다른 실시예에서, 상기 전압 부스팅 동작은 도 17 및 도 18을 참조하여 전술한 바와 같이 리셋 전압(VRST)을 제1 전압(VDD)과 제2 전압(VBST) 사이에서 변경시키는 방식으로 수행될 수 있다.
시구간 t6~t14의 독출 동작들은 도 5를 참조하여 설명한 것과 유사하므로 중복되는 설명은 생략한다.
쇼트 노출 픽셀 및 롱 쇼트 노출 픽셀의 결정은 다양한 방법으로 결정될 수 있다. 예를 들어, 도 21에 도시된 실시예와는 다르게, 제1 픽셀(210) 및 제2 픽셀(220)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀들이고, 제3 픽셀(230) 및 제4 픽셀(240)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀들일 수 있다. 즉, 제1 이미지 신호(VS1) 및 제2 이미지 신호(VS2)는 제1 축적 시간(tSI) 동안 제1 픽셀(210) 및 제2 픽셀(220)에 각각 축적된 광전하에 상응하고, 제3 이미지 신호(VS3) 및 제4 이미지 신호(VS4)는 제1 축적 시간(tSI)보다 긴 제2 축적 시간(tLI) 동안 제3 픽셀(230) 및 제4 픽셀(240)에 각각 축적된 광전하에 상응할 수 있다.
도 22, 도 23 및 도 24는 도 21의 공유 구조를 갖는 픽셀 어레이의 동작 방법들을 설명하기 위한 도면들이다.
도 22, 도 23 및 도 24에는 플로팅 디퓨젼 노드(FD)를 공유하는 제1 내지 제4 픽셀들(210, 220, 230, 240)이 2*2 행렬 형태로 배열된 실시예가 도시되어 있다.
도 22의 픽셀 그룹(GRc)은 제1 픽셀(210) 및 제3 픽셀(230)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀(S)에 해당하고, 제2 픽셀(220) 및 제4 픽셀(240)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀(L)에 해당한다. 이 경우, 도 22에 도시된 바와 같이 쇼트 노출 픽셀들(S) 및 롱 노출 픽셀들(L)이 열 마다 교번적으로(alternatively) 배치될 수 있다.
도 23의 픽셀 그룹(GRd)은 제1 픽셀(210) 및 제4 픽셀(240)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀(S)에 해당하고, 제2 픽셀(220) 및 제3 픽셀(230)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀(L)에 해당한다. 이 경우, 도 23에 도시된 바와 같이 쇼트 노출 픽셀들(S) 및 롱 노출 픽셀들(L)이 대각선 방향으로 교번적으로 배치될 수 있다.
도 24의 픽셀 그룹(GRe)은 제1 픽셀(210) 및 제2 픽셀(220)은 상대적으로 짧은 제1 축적 시간(tSI)을 갖는 쇼트 노출 픽셀(S)에 해당하고, 제3 픽셀(230) 및 제4 픽셀(240)은 상대적으로 긴 제2 축적 시간(tLI)을 갖는 롱 노출 픽셀(L)에 해당한다. 이 경우, 도 24에 도시된 바와 같이 쇼트 노출 픽셀들(S) 및 롱 노출 픽셀들(L)이 열 마다 교번적으로(alternatively) 배치될 수 있다.
도 25는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 이미징 시스템을 나타내는 블록도이다.
도 25를 참조하면, 이미징 시스템(600)은 이미지 센서(700), 컨트롤러(800, 또는 프로세서) 및 디스플레이 장치(900)를 포함할 수 있다. 도 25에 도시된 바와 같이, 이미지 센서(700)는 컨트롤러(800)를 통하여 디스플레이 장치(900)와 연결될 수 있다. 따라서, 디스플레이 장치(900)는 이미지 센서(700)에서 출력되는 이미지 신호에 기초하여 이미지를 표시할 수 있다.
도 1 내지 도 24를 참조하여 설명한 바와 같이, 이미지 센서(700)는 하나의 플로팅 디퓨젼 노드마다 복수의 픽셀들이 연결된 공유 구조를 갖는 픽셀 어레이를 포함하고, 상기 플로팅 노드의 전압을 부스팅하고 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에 상기 플로팅 노드에 연결된 상기 픽셀들에 축적된 이미지 신호들을 순차적으로 독출할 수 있다. 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
도 26은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 기기를 나타내는 블록도이고, 도 27은 도 26의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이고, 도 28은 도 26의 전자 기기가 디지털 카메라로 구현되는 일 예를 나타내는 도면이다.
도 26, 도 27 및 도 28을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 저장 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 이미지 센서(1060)를 포함할 수 있다. 실시예에 따라, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 도 27에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수도 있고, 도 28에 도시된 바와 같이, 전자 기기(1000)는 디지털 카메라로 구현될 수도 있다.
도 1 내지 도 24를 참조하여 설명한 바와 같이, 이미지 센서(1060)는 하나의 플로팅 디퓨젼 노드마다 복수의 픽셀들이 연결된 공유 구조를 갖는 픽셀 어레이를 포함하고, 상기 플로팅 노드의 전압을 부스팅하고 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에 상기 플로팅 노드에 연결된 상기 픽셀들에 축적된 이미지 신호들을 순차적으로 독출할 수 있다. 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 디스플레이 장치, 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 이미지 센서(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
한편, 이미지 센서(1060)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(1060)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이미지 센서(1060)는 프로세서(1010)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다. 한편, 도 27에는 전자 기기(1000)가 스마트폰으로 구현된 예가 도시되어 있고, 도 28에는 전자 기기(1000)가 디지털 카메라(예를 들어, 미러리스(mirror-less) 카메라 등)로 구현된 예가 도시되어 있으나, 전자 기기(1000)의 구현이 그에 한정되는 것이 아님을 이해할 수 있을 것이다. 즉, 전자 기기(1000)는 이미지 센서(1060)를 이용하는 다양한 형태의 모든 전자 기기로 해석되어야 한다. 예를 들어, 전자 기기(1000)는 휴대폰, 스마트패드, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP) 등으로 구현될 수 있다.
도 29는 도 26의 전자 기기에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 29를 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다. 어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.
도 1 내지 도 24를 참조하여 설명한 바와 같이, 이미지 센서(1140)는 하나의 플로팅 디퓨젼 노드마다 복수의 픽셀들이 연결된 공유 구조를 갖는 픽셀 어레이를 포함하고, 상기 플로팅 노드의 전압을 부스팅하고 상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에 상기 플로팅 노드에 연결된 상기 픽셀들에 축적된 이미지 신호들을 순차적으로 독출할 수 있다. 이미지 신호의 독출 전에 플로팅 디퓨젼 노드의 전압을 부스팅함으로써 상대적으로 긴 축적 시간을 갖은 롱 노출 픽셀의 포화 광전하가 상대적으로 짧은 축적 시간을 갖는 쇼트 노출 픽셀의 이미지 신호에 영향을 미치는 블루밍 특성을 개선할 수 있다.
일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1100)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명의 실시예들에 이미지 센서 및 이미지 센서의 동작 방법은 다양한 장치 및 시스템에서 유용하게 이용될 수 있다. 특히 고속 동작이 요구되고 전력 감소가 요구되는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 플로팅 디퓨젼 노드에 제1 픽셀 및 제2 픽셀을 연결하는 단계;
    상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계;
    상기 플로팅 디퓨젼 노드의 부스팅이 종료된 후에, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출하는 단계; 및
    상기 제1 이미지 신호를 독출한 후에, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출하는 단계를 포함하는 이미지 센서의 동작 방법.
  2. 제1 항에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는,
    상기 플로팅 디퓨젼 노드의 전압을 리셋 레벨에 상응하는 제1 전압에서 상기 제1 전압보다 높은 제2 전압으로 증가시키는 단계; 및
    상기 플로팅 디퓨젼 노드의 전압을 상기 제2 전압에서 상기 제1 전압으로 복원시키는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  3. 제1 항에 있어서,
    상기 제1 이미지 신호는 제1 축적 시간(integration time) 동안 상기 제1 픽셀에 축적된 광전하에 상응하고,
    상기 제2 이미지 신호는 상기 제1 축적 시간보다 긴 제2 축적 시간 동안 상기 제2 픽셀에 축적된 광전하에 상응하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  4. 제1 항에 있어서,
    상기 플로팅 디퓨젼 노드의 전압의 부스팅은 상기 제1 픽셀 및 상기 제2 픽셀의 축적 시간 동안에 수행되는 것을 특징으로 하는 이미지 센서의 동작 방법.
  5. 제1 항에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는,
    리셋 트랜지스터를 턴온하여 상기 플로팅 디퓨젼 노드에 리셋 레벨에 상응하는 제1 전압을 인가하는 단계;
    상기 리셋 트랜지스터를 턴오프하여 상기 제1 전압을 갖는 상기 플로팅 디퓨젼 노드를 플로팅시키는 단계; 및
    상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 플로팅 디퓨젼 노드에 연결된 독출 배선에 인접한 주변 배선에 제1 전압 펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  6. 제5 항에 있어서, 상기 제1 픽셀에 축적된 제1 이미지 신호를 독출하는 단계는,
    상기 제1 픽셀의 제1 전송 게이트를 턴온하여 상기 제1 픽셀의 제1 포토다이오드에 축적된 광전하를 상기 플로팅 디퓨젼 노드로 전송하는 단계; 및
    상기 제1 전송 게이트를 턴온하는 동안에 상기 주변 배선에 제2 전압 펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  7. 제6 항에 있어서, 상기 제2 픽셀에 축적된 제2 이미지 신호를 독출하는 단계는,
    상기 제2 픽셀의 제2 전송 게이트를 턴온하여 상기 제2 픽셀의 제2 포토다이오드에 축적된 광전하를 상기 플로팅 디퓨젼 노드로 전송하는 단계; 및
    상기 제2 전송 게이트를 턴온하는 동안에 상기 주변 배선에 제3 전압 펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  8. 제1 항에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는,
    리셋 트랜지스터를 턴온하여 상기 플로팅 디퓨젼 노드에 리셋 레벨에 상응하는 제1 전압을 인가하는 단계;
    상기 리셋 트랜지스터를 턴오프하여 상기 제1 전압을 갖는 상기 플로팅 디퓨젼 노드를 플로팅시키는 단계;
    상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 플로팅 디퓨젼 노드에 연결된 독출 배선에 인접한 제1 주변 배선에 제1 전압 펄스를 인가하는 단계; 및
    상기 플로팅 디퓨젼 노드가 플로팅된 상태에서 상기 독출 배선에 인접한 제2 주변 배선에 제2 전압 펄스를 인가하는 단계를 포함하고,
    상기 제1 전압 펄스의 펄스폭과 상기 제2 전압 펄스의 펄스폭은 적어도 일부가 중첩되는 것을 특징으로 하는 이미지 센서의 동작 방법.
  9. 제1 항에 있어서, 상기 플로팅 디퓨젼 노드의 전압을 부스팅하는 단계는,
    리셋 전압을 상기 플로팅 디퓨젼 노드에 인가하기 위한 리셋 트랜지스터가 턴온된 상태에서 상기 리셋 전압을 상기 제1 전압에서 상기 제2 전압으로 변경하는 단계; 및
    상기 리셋 트랜지스터가 턴온된 상태에서 상기 리셋 전압을 상기 제2 전압에서 상기 제1 전압으로 복원시키는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
  10. 제1 항에 있어서,
    상기 플로팅 디퓨젼 노드에 제3 픽셀 및 제4 픽셀을 연결하는 단계;
    상기 제2 이미지 신호를 독출한 후에, 상기 제3 픽셀에 축적된 제3 이미지 신호를 독출하는 단계; 및
    상기 제3 이미지 신호를 독출한 후에, 상기 제4 픽셀에 축적된 제4 이미지 신호를 독출하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 동작 방법.
KR1020150154014A 2015-11-03 2015-11-03 이미지 센서 및 이미지 센서의 동작 방법 KR102407036B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150154014A KR102407036B1 (ko) 2015-11-03 2015-11-03 이미지 센서 및 이미지 센서의 동작 방법
US15/331,195 US10015423B2 (en) 2015-11-03 2016-10-21 Image sensor and a method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150154014A KR102407036B1 (ko) 2015-11-03 2015-11-03 이미지 센서 및 이미지 센서의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170052064A true KR20170052064A (ko) 2017-05-12
KR102407036B1 KR102407036B1 (ko) 2022-06-10

Family

ID=58635776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150154014A KR102407036B1 (ko) 2015-11-03 2015-11-03 이미지 센서 및 이미지 센서의 동작 방법

Country Status (2)

Country Link
US (1) US10015423B2 (ko)
KR (1) KR102407036B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035241A (zh) * 2018-01-12 2019-07-19 三星电子株式会社 图像传感器
KR20200001165A (ko) * 2018-06-27 2020-01-06 삼성전자주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
KR20200068153A (ko) * 2018-12-04 2020-06-15 클레어픽셀 주식회사 넓은 동적 범위를 가지는 씨모스 이미지 센서

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10404928B2 (en) * 2017-07-06 2019-09-03 Himax Imaging Limited Image sensor and a method of operating the same
US11233962B2 (en) * 2018-06-27 2022-01-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
JP2020017552A (ja) * 2018-07-23 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20200121060A (ko) * 2019-04-15 2020-10-23 삼성전자주식회사 이미지 센서
KR20210037302A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
KR20230008370A (ko) * 2021-07-07 2023-01-16 삼성전자주식회사 온도 변화에 따른 전압 레벨을 보상하는 전자 회로 및 이를 포함하는 이미지 센서

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101559A (ja) * 2005-12-27 2006-04-13 Sony Corp 固体撮像装置
KR20060119063A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
KR20070115563A (ko) * 2006-05-31 2007-12-06 이에스에스 테크놀로지, 인크. 증가된 동적 범위를 갖는 가시 이미지를 제공하는 이미저시스템 및 방법
JP2008199101A (ja) * 2007-02-08 2008-08-28 Toshiba Corp 固体撮像装置及びその駆動方法
KR20110018104A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
JP2011216969A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
JP2015091025A (ja) * 2013-11-06 2015-05-11 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364605B1 (ko) 2000-07-19 2002-12-16 (주) 픽셀플러스 넓은 동작 범위를 가지는 이미지 센서 픽셀
US6580106B2 (en) 2001-01-12 2003-06-17 Isetex. Inc CMOS image sensor with complete pixel reset without kTC noise generation
JP4132850B2 (ja) 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
US6882022B2 (en) 2003-09-04 2005-04-19 Isetex, Inc Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays
US20050128327A1 (en) 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
US7381936B2 (en) 2004-10-29 2008-06-03 Ess Technology, Inc. Self-calibrating anti-blooming circuit for CMOS image sensor having a spillover protection performance in response to a spillover condition
KR100714611B1 (ko) 2005-12-07 2007-05-07 매그나칩 반도체 유한회사 시모스 이미지 센서
US20070246788A1 (en) 2006-04-21 2007-10-25 Mauritzson Richard A N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk
JP4961982B2 (ja) 2006-12-07 2012-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4215167B2 (ja) 2007-01-16 2009-01-28 シャープ株式会社 増幅型固体撮像装置および電子情報機器
US7808538B2 (en) 2007-01-22 2010-10-05 Omnivision Technologies, Inc. Image sensors with blooming reduction mechanisms
KR100880528B1 (ko) 2007-06-01 2009-01-28 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서
JP5262028B2 (ja) 2007-09-10 2013-08-14 ソニー株式会社 イメージセンサおよび制御方法
KR101437912B1 (ko) 2007-11-19 2014-09-05 삼성전자주식회사 이미지 센서의 구동 방법
US8299513B2 (en) * 2008-04-30 2012-10-30 Omnivision Technologies, Inc. High conversion gain image sensor
JP2009289927A (ja) * 2008-05-28 2009-12-10 Panasonic Corp 固体撮像装置及びその製造方法
US8279328B2 (en) 2009-07-15 2012-10-02 Tower Semiconductor Ltd. CMOS image sensor with wide (intra-scene) dynamic range
US8319262B2 (en) 2009-07-31 2012-11-27 Sri International Substrate bias for CMOS imagers
CN102005414B (zh) 2009-08-28 2012-12-12 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器像素、制造方法及图像捕获设备
JP2011199781A (ja) 2010-03-23 2011-10-06 Toshiba Corp 固体撮像装置
US20120104464A1 (en) 2010-10-29 2012-05-03 James Robert Janesick P-pixel cmos imagers using ultra-thin silicon on insulator substrates (utsoi)
US8294077B2 (en) * 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
US8928792B1 (en) 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
KR101248436B1 (ko) 2011-04-28 2013-03-28 클레어픽셀 주식회사 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR101246141B1 (ko) 2011-04-29 2013-03-21 클레어픽셀 주식회사 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
JP2013143729A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
US20130208154A1 (en) 2012-02-14 2013-08-15 Weng Lyang Wang High-sensitivity CMOS image sensors
US8953075B2 (en) 2012-03-30 2015-02-10 Pixim, Inc. CMOS image sensors implementing full frame digital correlated double sampling with global shutter
KR102013789B1 (ko) 2012-07-06 2019-08-26 에스케이하이닉스 주식회사 씨모스 이미지센서 및 그 제조 방법
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9159753B2 (en) 2013-03-01 2015-10-13 Semiconductor Components Industries, Llc Image sensor pixels with self-aligned lateral anti-blooming structures
TWI644568B (zh) * 2013-07-23 2018-12-11 新力股份有限公司 攝像元件、攝像方法及攝像程式
US9686486B2 (en) * 2015-05-27 2017-06-20 Semiconductor Components Industries, Llc Multi-resolution pixel architecture with shared floating diffusion nodes
JP2017055248A (ja) * 2015-09-09 2017-03-16 ルネサスエレクトロニクス株式会社 撮像素子
JP6570384B2 (ja) * 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119063A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
JP2006101559A (ja) * 2005-12-27 2006-04-13 Sony Corp 固体撮像装置
KR20070115563A (ko) * 2006-05-31 2007-12-06 이에스에스 테크놀로지, 인크. 증가된 동적 범위를 갖는 가시 이미지를 제공하는 이미저시스템 및 방법
JP2008199101A (ja) * 2007-02-08 2008-08-28 Toshiba Corp 固体撮像装置及びその駆動方法
KR20110018104A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
JP2011216969A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
JP2015091025A (ja) * 2013-11-06 2015-05-11 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035241A (zh) * 2018-01-12 2019-07-19 三星电子株式会社 图像传感器
KR20190086283A (ko) * 2018-01-12 2019-07-22 삼성전자주식회사 이미지 센서
CN110035241B (zh) * 2018-01-12 2023-02-24 三星电子株式会社 图像传感器
KR20200001165A (ko) * 2018-06-27 2020-01-06 삼성전자주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US11711635B2 (en) 2018-06-27 2023-07-25 Samsung Electronics Co., Ltd. Image sensor and pixel array which generate a pixel signal based on a plurality of pixels, and operation method of the image sensor
KR20200068153A (ko) * 2018-12-04 2020-06-15 클레어픽셀 주식회사 넓은 동적 범위를 가지는 씨모스 이미지 센서

Also Published As

Publication number Publication date
US10015423B2 (en) 2018-07-03
KR102407036B1 (ko) 2022-06-10
US20170126997A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR102407036B1 (ko) 이미지 센서 및 이미지 센서의 동작 방법
US10859434B2 (en) Charge packet signal processing using pinned photodiode devices
US9019410B2 (en) Image sensors comprising photodiodes and image processing devices including the same
US9041583B2 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
US10192922B2 (en) Charge packet signal processing using pinned photodiode devices
CN110072069B (zh) 图像传感器
US20180226962A1 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
US10249656B2 (en) Charge packet signal processing using pinned photodiode devices
US11418736B2 (en) Image sensor and electronic circuit included therein
KR102383101B1 (ko) 다른 기판 바이어스 전압들을 갖는 이미지 센서
US11272079B2 (en) Image sensors including ripple voltage compensation
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN115314647B (zh) 用于横向溢出图像传感器的暗电流/白像素装置及方法
TW202220203A (zh) 用於橫向溢流整合電容器(lofic)讀出影像感測器的自動歸零技術
US9191599B2 (en) Correlated double sampling circuit and image sensor including the same
US8466402B2 (en) Imaging pixels with shielded floating diffusions
US11272135B2 (en) Methods of operating image sensors and image sensors performing the same
US10200645B2 (en) Image sensor for performing coupling-free readout, and device having the same
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
JP2016111376A (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
KR20190020482A (ko) 이미지 센서를 제조하는 방법 및 시스템
US9264633B2 (en) Image sensor and computing system having the same
EP3809693B1 (en) Image sensor having reduced parasitic capacitance
CN216057243U (zh) 像素电路及cmos图像传感器
TW202348022A (zh) 局部斜坡緩衝電路中之斜坡穩定輔助電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right