KR20190138108A - 전자부품 패키지 - Google Patents

전자부품 패키지 Download PDF

Info

Publication number
KR20190138108A
KR20190138108A KR1020180064262A KR20180064262A KR20190138108A KR 20190138108 A KR20190138108 A KR 20190138108A KR 1020180064262 A KR1020180064262 A KR 1020180064262A KR 20180064262 A KR20180064262 A KR 20180064262A KR 20190138108 A KR20190138108 A KR 20190138108A
Authority
KR
South Korea
Prior art keywords
electronic component
layer
disposed
encapsulant
insulating layer
Prior art date
Application number
KR1020180064262A
Other languages
English (en)
Other versions
KR102099748B1 (ko
Inventor
아키사 쿠로야나기
명준우
이재걸
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180064262A priority Critical patent/KR102099748B1/ko
Priority to TW107138110A priority patent/TWI689060B/zh
Priority to US16/178,224 priority patent/US10692791B2/en
Publication of KR20190138108A publication Critical patent/KR20190138108A/ko
Application granted granted Critical
Publication of KR102099748B1 publication Critical patent/KR102099748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 절연층을 포함하며 상기 절연층을 관통하는 제1관통홀을 갖는 코어부재, 상기 제1관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩, 상기 코어부재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며 상기 제1관통홀의 적어도 일부를 채우는 봉합재, 상기 코어부재 및 상기 반도체칩의 활성면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재, 상기 봉합재 상에 배치되며 상기 반도체칩의 비활성면을 적어도 커버하는 백사이드 금속층, 및 상기 봉합재를 관통하며 상기 백사이드 금속층 및 상기 절연층의 일면을 연결하는 백사이드 금속비아를 포함하며, 상기 백사이드 금속비아는 상기 절연층의 일면과 접하는 전자부품 패키지에 관한 것이다.

Description

전자부품 패키지{ELECTRONIC COMPONENT PACKAGE}
본 개시는 반도체칩 및/또는 수동부품을 패키징하여 재배선하는 전자부품 패키지에 관한 것이다.
스마트폰을 중심으로 모바일 디바이스의 성장이 두드러지고 있는 가운데, 과거에는 없던 새로운 모바일 시대가 만들어지면서 크고 작은 문제가 발생하고 있다. 그 중 특히 부각되는 문제는 전자파 간섭으로 인한 디바이스의 오작동이다. 이로 인해 자연스럽게 전자파 차폐 기술에 대한 관심이 커지고 있다.
사용자의 그립 감과 디자인을 위해 얇지만 고사양의 디바이스를 원하면서 필수 부품인 반도체는 더 작고 얇아지게 되었다.　 이렇게 여유 공간 없이 자리 잡은 부품에서 발생하는 전자파들이 서로 간섭하게 되면서 오작동 문제가 불거지기 시작했는데, 이 문제를 해결하기 위해 IT 업계에서는　전자파(EMI: Electromagnetic Interference) 차폐 기술을 더욱 적극적으로 적용하려고 시도하고 있다.
본 개시의 여러 목적 중 하나는 전자파를 효과적으로 차폐할 수 있으며, 차폐 구조의 신뢰성을 개선할 수 있는 전자부품 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩 및/또는 수동부품을 봉합하는 봉합재 상에 전자파 차폐를 위한 백사이드 금속층을 형성하고, 상기 백사이드 금속층을 봉합재를 관통하는 백사이드 금속비아를 이용하여 반도체칩 및/또는 수동부품을 수용하는 관통홀을 갖는 코어부재와 연결하되, 코어부재의 금속층이 아닌 절연층에 접하도록 하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 전자부품 패키지는, 절연층을 포함하며 상기 절연층을 관통하는 제1관통홀을 갖는 코어부재, 상기 제1관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩, 상기 코어부재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며 상기 제1관통홀의 적어도 일부를 채우는 봉합재, 상기 코어부재 및 상기 반도체칩의 활성면 상에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재, 상기 봉합재 상에 배치되며 상기 반도체칩의 비활성면을 적어도 커버하는 백사이드 금속층, 및 상기 봉합재를 관통하며 상기 백사이드 금속층 및 상기 절연층의 일면을 연결하는 백사이드 금속비아를 포함하며, 상기 백사이드 금속비아는 상기 절연층의 일면과 접하는 것일 수 있다.
또는, 본 개시에서 제안하는 일례에 따른 전자부품 패키지는, 관통홀을 갖는 절연층 및 상기 절연층의 상면에 배치되며 상기 절연층의 상면의 일부를 오픈시키는 홈부를 갖는 금속층을 포함하는 코어부재, 상기 관통홀에 배치된 전자부품, 상기 코어부재 및 상기 전자부품을 각각 캡슐화하며 상기 홈부 및 상기 관통홀 각각의 적어도 일부를 채우는 봉합재, 상기 코어부재 및 상기 전자부품의 하부에 배치되며 상기 전자부품과 전기적으로 연결된 재배선층을 포함하는 연결부재, 상기 봉합재의 상면에 배치되며 상기 전자부품을 커버하는 백사이드 금속층, 및 상기 봉합재를 관통하며 상기 백사이드 금속층을 상기 홈부를 통하여 오픈된 절연층의 상면과 연결시키는 백사이드 금속비아를 포함하는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 전자파를 효과적으로 차폐할 수 있으며, 차폐 구조의 신뢰성을 개선할 수 있는 전자부품 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 전자부품 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 전자부품 패키지의 개략적인 ?-?' 절단 평면도다.
도 11은 도 9의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 12a 및 도 12b는 도 9의 전자부품 패키지의 백사이드 금속비아의 제조 일례를 개략적으로 나타낸다.
도 13은 본 개시에 따른 전자부품 패키지를 전자기기에 적용하는 경우의 추가적인 효과를 개략적으로 나타낸 평면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 전자파를 효과적으로 차폐할 수 있으며, 차폐 구조의 신뢰성을 개선할 수 있는 전자부품 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 전자부품 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 전자부품 패키지의 개략적인 ?-?' 절단 평면도다.
도 11은 도 9의 전자부품 패키지의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100)는 제1 및 제2관통홀(110HA, 110HB1, 110HB2)을 갖는 절연층(111)과 절연층(111)을 둘러싸도록 배치된 제1 내지 제4금속층(112a, 112b, 112c, 112d)을 포함하는 코어부재(110), 제1관통홀(110HA)에 배치된 반도체칩(120), 제2관통홀(110HB1, 110HB2)에 배치되는 하나 이상의 수동부품(125A, 125B), 반도체칩(120)과 수동부품(125A, 125B)을 캡슐화하며 제1 및 제2관통홀(110HA, 110HB1, 110HB2)의 적어도 일부를 채우는 봉합재(130), 코어부재(110)와 반도체칩(120)과 하나 이상의 수동부품(125A, 125B)의 하부에 배치된 연결부재(140), 봉합재(130) 상에 배치되며 반도체칩(120) 및/또는 하나 이상의 수동부품(125A, 125B)을 커버하는 백사이드 금속층(135), 봉합재(130)를 관통하며 백사이드 금속층(135) 및 절연층(111)을 연결하는 백사이드 금속비아(133), 연결부재(140) 하부에 배치된 패시베이션층(150)과 언더범프금속(160)과 전기연결구조체(170), 및 봉합재(130) 상에 배치된 커버층(180)을 포함한다.
일례에 따른 전자부품 패키지(100)는 기본적으로 코어부재(110)의 관통홀(110HA, 110HB1, 110HB2)에 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B)을 수용하며, 봉합재(130)로 봉합한 후, 백사이드 금속층(135)과 백사이드 금속비아(133)를 통하여 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B)의 상부 영역을 둘러싼다. 따라서, 패키지(100) 상부에서 유입 또는 유출되는 전자파를 효과적으로 차폐할 수 있으며, 패키지(100) 내의 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B) 사이에서의 전자파 간섭 역시 효과적으로 차폐할 수 있다. 또한, 코어부재(110)의 절연층(111)은 금속층(112a, 112b, 112c, 112d)로 둘러싸일 수 있으며, 특히 관통홀(110HA, 110HB1, 110HB2)의 벽면에 금속층(112a, 112c)이 배치될 수 있는바, 상술한 전자파 차폐 효과를 더욱 극대화시킬 수 있다. 또한, 이러한 구조를 통하여 방열 효과도 기대할 수 있다.
한편, 통상 백사이드 금속비아(133)를 형성하기 위한 비아 개구부는 봉합재(130)를 관통해야 하는바 CO2 레이저와 같은 레이저 가공으로 형성한다. 이때 레이저 가공으로 제1금속층(112a)이 오픈되는 경우에는 제1금속층(112a)이 공격을 받아 절연층(111)과 제1금속층(112a) 사이의 계면의 접착성이 크게 열화되어 추후 솔더 리플로우 공정시 또는 신뢰성 테스트시에 박리 등의 결함이 발생할 수 있다. 금속은 열전도성이 높기 때문에, 이러한 결함은 단순히 비아 개구부를 통하여 오픈되는 제1금속층(112a)의 영역에서뿐만 아니라 그 주변부로 확산될 수 있으며, 그 결과 넓은 범위에서 접착성 저하의 문제가 발생할 수 있다.
반면, 일례에 따른 전자부품 패키지(100)는 백사이드 금속비아(133)가 코어부재(110)의 절연층(111)의 상면에 형성된 제1금속층(112a)과 접하는 것이 아니라, 절연층(111)의 상면과 접한다. 예컨대, 코어부재(110)의 절연층(111)의 상면에 제1금속층(112a)이 형성된 경우라도, 제1금속층(112a)에 홈부(112ah)를 형성함으로써 절연층(111)의 상면을 오픈시킬 수 있으며, 따라서 백사이드 금속비아(133)는 제1금속층(112a)이 아닌 홈부(112ah)를 통하여 오픈된 절연층(111)의 상면과 접할 수 있다. 즉, 백사이드 금속비아(133)를 형성하기 위하여 레이저 가공으로 비아 개구부(133h)를 형성할 때, 레이저를 통하여 오픈되는 것이 제1금속층(112a)이 아닌 절연층(111)이며, 이 경우 제1금속층(112a)이 레이저의 공격을 받지 않고, 나아가 절연층(111)은 열전도성이 낮기 때문에, 상술한 제1금속층(112a)과 절연층(111)의 접착성 저하의 문제가 개선될 수 있다.
한편, 백사이드 금속비아(133)는 절연층(111)의 상면을 따라 소정의 경로를 가질 수 있다. 즉, 백사이드 금속비아(133)는 라인비아 형태일 수 있다. 이 경우 전자파 차폐를 보다 효과적으로 수행할 수 있다. 유사한 관점에서, 백사이드 금속비아(133)가 형성되는 제1금속층(112a)에 형성된 홈부(112ah)는 절연층(111)의 상면을 따라 소정의 경로를 갖는 트렌치 형태일 수 있다.
한편, 일례에 따른 전자부품 패키지(100)는 다수의 수동부품(125A, 125B)이 반도체칩(120)과 함께 하나의 패키지 내에 배치되어 모듈화 되어 있다. 따라서, 부품간 간격을 최소화할 수 있는바 메인보드와 같은 인쇄회로기판에서의 실장 면적을 최소화할 수 있다. 예를 들면, 도 13에 도시한 바와 같이, 최근 모바일(1100A, 1100B)을 위한 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있으며, 배터리 용량의 증가에 따라 배터리(1180)가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드와 같은 인쇄회로기판(1101)의 사이즈 축소가 요구되고 있고, 이에 따른 부품의 실장 면적 감소로, PMIC 및 이에 따른 수동부품들을 포함하는 모듈(1150)이 차지할 수 있는 면적이 지속적으로 작아지고 있다. 이때, 일례에 따른 전자부품 패키지(100)를 모듈(1150)로 적용하는 경우, 사이즈 최소화가 가능하기 때문에, 이와 같이 좁아진 면적도 효과적으로 이용할 수 있다. 또한, 반도체칩(120)과 수동부품(125A, 125B) 사이의 전기적인 경로를 최소화할 수 있는바 노이즈 문제를 개선할 수 있다.
한편, 봉합재(130)는 코어부재(110) 및 하나 이상의 수동부품(125A, 125B) 각각의 적어도 일부를 덮으며 제2관통홀(110HB1, 110HB2) 각각의 적어도 일부를 채우는 제1봉합재(131)와 제1봉합재(131) 및 반도체칩(120)의 비활성면 각각의 적어도 일부를 덮으며 제1관통홀(110HA)의 적어도 일부를 채우는 제2봉합재(132)를 포함할 수 있다. 이 경우, 한 번의 봉합이 아닌 두 단계 이상의 봉합 과정을 거치며, 따라서 수동부품(125A, 125B)의 실장 불량에 따른 반도체칩(120)의 수율 문제나, 수동부품(125A, 125B)의 실장시 발생하는 이물 영향 등을 최소화할 수 있다.
한편, 일례에 따른 전자부품 패키지(100)는 적용되는 분야에 따라서 반도체칩(120)만을 가질 수도 있고, 또는 수동부품(125A, 125B)만을 가질 수도 있다. 일례에 따른 전자부품 패키지(100)는 반도체칩(120)을 포함하는 경우에는 반도체 패키지일 수 있고, 반도체칩(120) 없이 수동부품(125A, 125B) 만을 포함하는 경우에는 부품 패키지일 수 있다. 또한, 코어부재(110)의 절연층(111)에는 제1 내지 제4금속층(112a, 112b, 112c, 112d)가 선택적으로 형성될 수 있다. 또한, 패시베이션층(150), 언더범프금속(160), 전기연결구조체(170), 커버층(180) 등은 필요에 따라서 선택적으로 생략될 수도 있다.
이하, 일례에 따른 전자부품 패키지(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 절연층(111)의 재료에 따라 패키지(100)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성을 확보하는데 도움을 줄 수 있다. 코어부재(110)에는 절연층(111)을 관통하는 제1 및 제2관통홀(110HA, 110HB1, 110HB2)이 형성될 수 있으며, 각각의 관통홀(110HA, 110HB1, 110HB2)에는 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B)이 배치될 수 있다. 각각의 관통홀(110HA, 110HB1, 110HB2)은 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B)을 둘러싸도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
코어부재(110)는 절연층(111)을 포함한다. 절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 실리카 등의 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 절연층(111)은 한 층일 수도 있지만, 다수의 층으로 구성될 수도 있다.
코어부재(110)는 절연층(111)의 상면에는 제1금속층(112a)이 배치될 수 있고, 제1관통홀(110HA)의 벽면에는 제2금속층(112b)이 배치될 수 있고, 제2관통홀(110HB1, 110HB2)의 벽면에는 제3금속층(112c)이 배치될 수 있으며, 절연층(111)의 하면에는 제4금속층(112d)이 배치될 수 있다. 제1 내지 제4금속층(112a, 112b, 112c, 112d)은 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 내지 제4금속층(112a, 112b, 112c, 112d)을 통하여 반도체칩(120) 및 하나 이상의 수동부품(125A, 125B)의 전자파 차폐 및 방열을 도모할 수 있다. 제1 내지 제4금속층(112a, 112b, 112c, 112d)은 서로 연결될 수 있고, 또한 그라운드로 이용될 수도 있으며, 이 경우 연결부재(140)의 재배선층(142) 중 그라운드와 전기적으로 연결될 수 있다.
코어부재(110)는 필요에 따라서 절연층(111)의 상면 및/또는 하면에 배치된 배선층을 더 포함할 수도 있다. 또한, 절연층(111)을 관통하며 절연층(111)의 상면 및/또는 하면에 배치된 배선층을 전기적으로 연결하는 관통배선을 더 포함할 수도 있다. 절연층(111)이 다층인 경우에는, 절연층(111) 사이에도 배선층이 배치될 수 있으며, 이 경우 관통배선은 복수의 접속비아층으로 구성될 수 있다. 코어부재(110)의 배선층들은 반도체칩(120)의 접속패드(122) 및 하나 이상의 수동부품(125A, 125B)과 전기적으로 연결될 수 있다.
코어부재(110)와 제2관통홀(110HB1, 110HB2)과 하나 이상의 수동부품(125A, 125B)과 제1봉합재(131)는 코어구조체(115)를 형성할 수 있다. 이때, 필요에 따라서 코어구조체(115)의 하측에만 ABF 등의 비감광성 절연층이 배치될 수 있고, 비감광 절연층의 하면에는 하나 이상의 수동부품(125A, 125B)을 일차적으로 재배선하기 위한 배선층이 배치될 수 있다. 이러한 배선층은 비감광성 절연층을 관통하는 접속비아를 통하여 하나 이상의 수동부품(125A, 125B)과 전기적으로 연결될 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 전력관리 집적회로(PMIC: Power Management IC)일 수 있으나, 이에 한정되는 것은 아니며, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수도 있다.
반도체칩(120)은 별도의 범프나 재배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체칩(120)의 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 각각 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 오픈시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 각각 절연막(미도시) 등이 더 배치될 수도 있다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 면이 활성면이 되며, 그 반대측이 비활성면이 된다. 이때, 반도체칩(120)의 활성면에 패시베이션막(123)이 형성된 경우에는 반도체칩(120)의 활성면은 패시베이션막(123)의 최하면을 기준으로 위치 관계를 판단한다.
수동부품(125A, 125B)은 각각 독립적으로 MLCC(Multi Layer Ceramic Capacitor)나 LICC(Low Inductance Chip Capacitor)와 같은 커패시터(Capacitor), 파워 인덕터(Power Inductor)와 같은 인덕터(Inductor), 그리고 비즈(Bead) 등일 수 있다. 수동부품(125A, 125B)은 서로 다른 두께를 가질 수 있다. 또한, 수동부품(125A, 125B)은 반도체칩(120)과도 다른 두께를 가질 수 있다. 일례에 따른 전자부품 패키지(100)는 두 단계 이상으로 이들을 캡슐화하는바, 이러한 두께 편차에 따른 불량 문제를 최소화 시킬 수 있다. 수동부품(125A, 125B)의 수는 특별히 한정되지 않으며, 도면에서 보다 더 많을 수도 있고, 더 적을 수도 있다. 수동부품(125A, 125B)은 연결부재(140)의 재배선층(142)을 통하여 반도체칩(120)의 접속패드(122)와 전기적으로 연결될 수 있다.
제1봉합재(131)는 수동부품(125A, 125B)을 각각 캡슐화한다. 또한, 제2관통홀(110HB1, 110HB2) 각각의 적어도 일부를 채운다. 또한, 일례에서는 코어부재(110) 역시 덮는다. 제1봉합재(131)는 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC와 같은 몰딩 물질을 사용할 수 있으며, 필요에 따라 감광성 재료, 즉 PIE(Photo Imagable Encapsulant)를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
제2봉합재(132)는 반도체칩(120)을 캡슐화한다. 또한, 제1관통홀(110HA)의 적어도 일부를 채운다. 또한, 일례에서는 제1봉합재(131) 역시 덮는다. 제2봉합재(132) 역시 절연물질을 포함한다. 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
제1봉합재(131)와 제2봉합재(132)는 동일한 재료를 포함할 수 있고, 다른 재료를 포함할 수도 있다. 제1봉합재(131)와 제2봉합재(132)가 동일한 재료를 포함하는 경우라도 이들 사이의 경계가 확인될 수 있다. 제1봉합재(131)와 제2봉합재(132)는 유사한 물질을 포함하되, 색이 다를 수도 있다. 예를 들면, 제1봉합재(131)가 제2봉합재(132) 보다 투명할 수 있다. 즉, 경계가 분명할 수 있다. 필요에 따라서는, 제1봉합재(131)는 절연물질로 구현하되, 제2봉합재(132)는 자성물질로 구현할 수도 있다. 이 경우 제2봉합재(132)는 EMI 흡수 효과를 가질 수 있다. 반도체칩(120)의 경우는 바디(121)를 통하여 전극이 오픈되지 않는바, 제2봉합재(132)를 자성물질로 구현하는 경우에도 특별한 문제가 발생하지 않을 수 있다.
백사이드 금속층(135)은 반도체칩(120)의 비활성면 및/또는 하나 이상의 수동부품(125A, 125B)을 커버하도록 봉합재(130) 상에, 구체적으로는 제2봉합재(132) 상에 배치된다. 백사이드 금속비아(133)는 봉합재(130), 구체적으로는 제1 및 제2봉합재(131, 132)를 관통하며 백사이드 금속층(135)을 코어부재(110)의 절연층(111)의 상면과 연결한다. 백사이드 금속비아(133)는 코어부재(110)의 절연층(111)의 상면과 접한다. 백사이드 금속비아(133)와 연결되는 절연층(111)의 상면은 제1금속층(112a)의 홈부(112ah)를 통하여 노출될 수 있다. 백사이드 금속비아(133) 및/또는 홈부(122ah)는 코어부재(110)의 절연층(111)의 상면을 따라 소정의 경로를 가질 수 있다. 백사이드 금속층(135)과 백사이드 금속비아(133)를 통하여 반도체칩(120)과 하나 이상의 수동부품(125A, 125B)의 상부 영역이 금속물질로 둘러싸여 전자파 차폐 효과 및 방열 효과를 도모할 수 있다. 백사이드 금속층(135)과 백사이드 금속비아(133) 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다.
연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선한다. 또한, 반도체칩(120)과 하나 이상의 수동부품(125A, 125B)을 전기적으로 연결한다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(120)의 접속패드(122)가 각각 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결부재(140)는 코어구조체(115) 및 반도체칩(120) 하부에 배치된 절연층(141)과 절연층(141)의 하면에 배치된 재배선층(142)과 절연층(141)을 관통하며 재배선층(142)을 반도체칩(120)의 접속패드(122) 및/또는 하나 이상의 수동부품(125A, 125B)과 전기적으로 연결하는 접속비아(143)를 포함한다. 연결부재(140)의 절연층(141)과 재배선층(142)과 접속비아(143)는 보다 많은 수의 층으로 구성될 수 있다.
절연층(141)의 재료로는 절연물질을 사용할 수 있으며, 보다 구체적으로는 감광성 절연물질(PID)을 사용할 수 있다. 감광성 절연물질(PID)을 사용하는 경우 포토 비아를 통한 접속비아(143)의 파인 피치의 도입도 가능해지는바, 반도체칩(120)의 수십 내지 수백만의 접속패드(122)를 효과적으로 재배선할 수 있다.
재배선층(142)은 반도체칩(120)의 접속패드(122) 및/또는 하나 이상의 수동부품(125A, 125B)의 전극을 재배선하여 반도체칩(120)의 접속패드(122)와 전기적으로 연결할 수 있다. 재배선층(142)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
접속비아(143)는 서로 다른 층에 형성된 재배선층(142), 접속패드(122), 수동부품(125A, 125B)의 전극 등을 전기적으로 연결한다. 접속비아(143)의 형성 물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 접속비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 접속비아(143)는 테이퍼 형상을 가질 수 있다.
패시베이션층(150)은 연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 연결부재(140)의 재배선층(142)의 적어도 일부를 오픈시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니다.
언더범프금속(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속(160)은 패시베이션층(150)의 개구부를 통하여 오픈된 연결부재(140)의 재배선층(142)과 연결된다. 언더범프금속(160)은 패시베이션층(150)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 전자부품 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
커버층(180)은 백사이드 금속층(135)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 커버층(180)은 백사이드 금속층(135)의 적어도 일부를 덮을 수 있다. 커버층(180)은 ABF일 수 있으나, 이에 한정되는 것은 아니다.
도 12a 및 도 12b는 도 9의 전자부품 패키지의 백사이드 금속비아의 제조 일례를 개략적으로 나타낸다.
도 12a를 참조하면, 먼저 절연층(111) 및 절연층(111)의 상면에 배치되며 홈부(112ah)를 갖는 제1금속층(112a)을 포함하는 코어부재(110)를 준비한다. 제1금속층(112a)은 제1봉합재(131)로 덮일 수 있으며, 홈부(112ah)는 제1봉합재(131)로 채워질 수 있다. 또한, 제1봉합재(131)는 제2봉합재(132)로 덮일 수 있다. 다음으로, 레이저 가공을 통하여 홈부(112ah) 내의 절연층(111)의 상면의 일부를 오픈시키는 비아 개구부(133h)를 형성한다. 홈부(112ah)의 적어도 일부는 여전히 제1봉합재(131)로 채워진다. 다음으로, 공지의 도금 공정으로 비아 개구부(133h)를 금속물질로 채워 백사이드 금속비아(133)를 형성한다. 이와 함께 제2봉합재(132) 상에 백사이드 금속층(135)을 형성한다. 백사이드 금속층(135)과 백사이드 금속비아(133)는 도금으로 동시에 형성되어 일체화될 수 있다.
도 12b를 참조하면, 먼저, 제1금속층(112a)은 홈부(112ah)를 기준으로 내측에 배치된 제1금속부(112a1)와 외측에 배치된 제2금속부(112a2)와 홈부(112ah)를 가로지르며 제1 및 제2금속부(112a1, 112a2)를 연결하는 금속연결부(112a3)를 포함할 수 있다. 이와 같이 최소한의 지점에 제1 및 제2금속부(112a1, 112a2)를 연결하는 금속연결부(112a3)를 형성하여 양자를 도통시키는 경우, 접착성 열화를 최소화할 수 있다. 즉, 소정의 경로를 갖는 트렌치 형태의 홈부(112ah)에 의하여 제1 및 제2금속부(112a1, 112a2)가 완전하게 물리적으로 이격되어 있는 경우 대비 이와 같이 최소한의 지점에서는 도통되는 것이 신뢰성 측면에서 바람직하다. 다음으로, 홈부(112ah)에 백사이드 금속비아(133)를 형성한다. 백사이드 금속비아(133)는 홈부(112ah)와 유사하게 소정의 길이를 갖도록 라인비아 형태로 형성될 수 있다. 한편, 제1 및 제2금속부(112a1, 112a2)의 토통부인 금속연결부(112a3)가 지나치게 넓게 형성하거나, 그 수를 지나치게 많게 하는 경우에는 전자파 차폐 효율이 떨어질 수 있는바, 금속연결부(112a3)는 최소한으로 형성함이 바람직하다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (15)

  1. 절연층을 포함하며, 상기 절연층을 관통하는 제1관통홀을 갖는 코어부재;
    상기 제1관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩;
    상기 코어부재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며, 상기 제1관통홀의 적어도 일부를 채우는 봉합재;
    상기 코어부재 및 상기 반도체칩의 활성면 상에 배치되며, 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재;
    상기 봉합재 상에 배치되며, 상기 반도체칩의 비활성면을 적어도 커버하는 백사이드 금속층; 및
    상기 봉합재를 관통하며, 상기 백사이드 금속층 및 상기 절연층의 일면을 연결하는 백사이드 금속비아; 를 포함하며,
    상기 백사이드 금속비아는 상기 절연층의 일면과 접하는,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 코어부재는 상기 절연층의 일면 상에 배치되며 상기 봉합재에 의하여 적어도 일부가 덮이는 제1금속층을 더 포함하며,
    상기 제1금속층은 상기 절연층의 일면을 오픈시키는 홈부를 가지며,
    상기 백사이드 금속비아는 상기 홈부에 의하여 오픈된 상기 절연층의 일면과 접하는,
    전자부품 패키지.
  3. 제 2 항에 있어서,
    상기 홈부는 상기 절연층의 일면을 따라 소정의 경로를 갖는,
    전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 백사이드 금속비아는 상기 절연층의 일면을 따라 소정의 경로를 갖는,
    전자부품 패키지.
  5. 제 3 항에 있어서,
    상기 제1금속층은, 상기 홈부를 기준으로 내측 및 외측에 각각 배치되며 상기 홈부에 의하여 서로 소정거리 이격된 제1 및 제2금속부, 및 상기 홈부의 일부 지점을 가로지르며 상기 제1 및 제2금속부를 연결하는 금속연결부, 를 포함하는,
    전자부품 패키지.
  6. 제 2 항에 있어서,
    상기 코어부재는 상기 제1관통홀의 벽면에 배치된 제2금속층을 더 포함하며,
    상기 제2금속층은 상기 제1금속층과 연결된,
    전자부품 패키지.
  7. 제 2 항에 있어서,
    상기 코어부재는 상기 제1관통홀과 이격된 제2관통홀을 더 가지며,
    상기 제2관통홀에는 하나 이상의 수동부품이 배치되며,
    상기 수동부품은 각각 상기 연결부재의 재배선층과 전기적으로 연결된,
    전자부품 패키지.
  8. 제 7 항에 있어서,
    상기 백사이드 금속층은 상기 하나 이상의 수동부품도 커버하는,
    전자부품 패키지.
  9. 제 7 항에 있어서,
    상기 코어부재는 상기 제2관통홀의 벽면에 배치된 제3금속층을 더 포함하며,
    상기 제3금속층은 상기 제1금속층과 연결된,
    전자부품 패키지.
  10. 제 7 항에 있어서,
    상기 봉합재는, 상기 코어부재 및 상기 하나 이상의 수동부품 각각의 적어도 일부를 덮으며 상기 제2관통홀의 적어도 일부를 채우는 제1봉합재, 및 상기 제1봉합재 및 상기 반도체칩의 비활성면 각각의 적어도 일부를 덮으며 상기 제1관통홀의 적어도 일부를 채우는 제2봉합재, 를 포함하는,
    전자부품 패키지.
  11. 제 1 항에 있어서,
    상기 연결부재 상에 배치되며, 상기 재배선층의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층; 및
    상기 패시베이션층의 개구부 상에 각각 배치되며, 상기 오픈된 재배선층과 전기적으로 연결된 전기연결구조체; 를 더 포함하는,
    전자부품 패키지.
  12. 제 11 항에 있어서,
    상기 패시베이션층의 개구부 상에 배치되며, 상기 오픈된 재배선층과 상기 전기연결구조체를 전기적으로 연결하는 언더범프금속; 을 더 포함하는,
    전자부품 패키지.
  13. 제 11 항에 있어서,
    상기 봉합재 상에 배치되며, 상기 백사이드 금속층의 적어도 일부를 덮는 커버층; 을 더 포함하는,
    전자부품 패키지.
  14. 관통홀을 갖는 절연층, 및 상기 절연층의 상면에 배치되며 상기 절연층의 상면의 일부를 오픈시키는 홈부를 갖는 금속층, 을 포함하는 코어부재;
    상기 관통홀에 배치된 전자부품;
    상기 코어부재 및 상기 전자부품을 각각 캡슐화하며, 상기 홈부 및 상기 관통홀 각각의 적어도 일부를 채우는 봉합재;
    상기 코어부재 및 상기 전자부품의 하부에 배치되며, 상기 전자부품과 전기적으로 연결된 재배선층을 포함하는 연결부재;
    상기 봉합재의 상면에 배치되며, 상기 전자부품을 커버하는 백사이드 금속층; 및
    상기 봉합재를 관통하며, 상기 백사이드 금속층을 상기 홈부를 통하여 오픈된 절연층의 상면과 연결시키는 백사이드 금속비아; 를 포함하는,
    전자부품 패키지.
  15. 제 14 항에 있어서,
    상기 코어부재는, 상기 관통홀의 벽면에 상기 전자부품의 측면을 둘러싸도록 배치되며 상기 금속층과 연결된 내벽 금속층, 을 더 포함하는,
    전자부품 패키지.
KR1020180064262A 2018-06-04 2018-06-04 전자부품 패키지 KR102099748B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180064262A KR102099748B1 (ko) 2018-06-04 2018-06-04 전자부품 패키지
TW107138110A TWI689060B (zh) 2018-06-04 2018-10-29 電子組件封裝
US16/178,224 US10692791B2 (en) 2018-06-04 2018-11-01 Electronic component package with electromagnetic wave shielding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180064262A KR102099748B1 (ko) 2018-06-04 2018-06-04 전자부품 패키지

Publications (2)

Publication Number Publication Date
KR20190138108A true KR20190138108A (ko) 2019-12-12
KR102099748B1 KR102099748B1 (ko) 2020-04-13

Family

ID=68694349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064262A KR102099748B1 (ko) 2018-06-04 2018-06-04 전자부품 패키지

Country Status (3)

Country Link
US (1) US10692791B2 (ko)
KR (1) KR102099748B1 (ko)
TW (1) TWI689060B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600687B2 (en) * 2020-03-13 2023-03-07 Samsung Display Co., Ltd. Electronic device package and display device including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079381A (ko) 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10332843B2 (en) * 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
US20190371692A1 (en) 2019-12-05
US10692791B2 (en) 2020-06-23
TWI689060B (zh) 2020-03-21
TW202005016A (zh) 2020-01-16
KR102099748B1 (ko) 2020-04-13

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102164794B1 (ko) 팬-아웃 반도체 패키지
KR102059815B1 (ko) 안테나 기판 및 이를 포함하는 안테나 모듈
KR20180058095A (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR102070090B1 (ko) 반도체 패키지
KR20190107986A (ko) 팬-아웃 부품 패키지
KR20180096392A (ko) 팬-아웃 반도체 패키지
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR20200005051A (ko) 반도체 패키지
KR101982061B1 (ko) 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20200011169A (ko) 반도체 패키지 실장 기판
KR101982045B1 (ko) 팬-아웃 반도체 패키지
KR20190074714A (ko) 팬-아웃 반도체 패키지
KR20190017233A (ko) 팬-아웃 반도체 패키지
KR102653212B1 (ko) 반도체 패키지
KR20190009062A (ko) 팬-아웃 반도체 패키지 및 패키지 기판
KR102509644B1 (ko) 패키지 모듈
KR20200075398A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant