KR102059815B1 - 안테나 기판 및 이를 포함하는 안테나 모듈 - Google Patents

안테나 기판 및 이를 포함하는 안테나 모듈 Download PDF

Info

Publication number
KR102059815B1
KR102059815B1 KR1020180079328A KR20180079328A KR102059815B1 KR 102059815 B1 KR102059815 B1 KR 102059815B1 KR 1020180079328 A KR1020180079328 A KR 1020180079328A KR 20180079328 A KR20180079328 A KR 20180079328A KR 102059815 B1 KR102059815 B1 KR 102059815B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
disposed
layer
antenna
Prior art date
Application number
KR1020180079328A
Other languages
English (en)
Inventor
김두일
허영식
소원욱
백용호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180079328A priority Critical patent/KR102059815B1/ko
Priority to US16/260,739 priority patent/US10887994B2/en
Priority to TW108103656A priority patent/TWI705611B/zh
Priority to CN201910276164.XA priority patent/CN110707416B/zh
Application granted granted Critical
Publication of KR102059815B1 publication Critical patent/KR102059815B1/ko
Priority to US17/099,899 priority patent/US11503713B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2291—Supports; Mounting means by structural association with other equipment or articles used in bluetooth or WI-FI devices of Wireless Local Area Networks [WLAN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 개시는 안테나 패턴을 포함하는 제1기판, 상기 제1기판보다 작은 면적을 갖는 제2기판, 및 상기 제1 및 제2기판을 연결하며 상기 제2기판의 바닥면이 상기 제1기판의 측면과 마주하도록 굽어지는 연성기판을 포함하는 안테나 기판과, 상기 안테나 기판을 이용하는 안테나 모듈에 관한 것이다.

Description

안테나 기판 및 이를 포함하는 안테나 모듈{ANTENNA SUBSTRATE AND ANTENNA MODULE COMPRISING THE SAME}
본 개시는 안테나 기판 및 이를 포함하는 안테나 모듈에 관한 것이다.
최근 전자기기의 박형화의 추세에 따라, 스마트폰과 같은 모바일 디바이스에는 각종 부품의 두께의 제약이 심하다. 따라서, mm-Wave 및 5G용 안테나 모듈을 모바일 디바이스에 적용하고자 하는 경우, 세트 내의 실장 위치의 자유도를 확보하기 위해서, 모듈의 사이즈와 두께 등에 많은 제약이 있을 수 밖에 없다.
선행기술문헌 1: 일본 특허공보 특허 제 5545371호(2014.07.09.) 선행기술문헌 2: 공개특허공보 제10-2018-0058095호(2018.05.31.)
본 개시의 여러 목적 중 하나는 안테나 모듈에 적용하는 경우 안테나 모듈의 전체 두께를 절감하여 세트 내에 실장시 자유도 확보가 가능하도록 해주는 안테나 기판 및 이를 포함하는 안테나 모듈을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 리지드-플렉서블-리지드 형태의 안테나 기판에 있어서 연성 부분을 이용하여 면적이 작은 리지드 부분을 면적이 큰 리지드 부분의 측부로 굽혀서 안테나 모듈에 사용하는 것이다.
예를 들면, 본 개시의 일례에 따른 안테나 기판은 안테나 패턴을 포함하는 제1기판, 상기 제1기판보다 작은 면적을 갖는 제2기판, 및 상기 제1 및 제2기판을 연결하며 상기 제2기판의 바닥면이 상기 제1기판의 측면과 마주하도록 굽어지는 연성기판을 포함하는 것일 수 있다.
예를 들면, 본 개시의 일례에 따른 안테나 모듈은 안테나 패턴을 포함하는 제1기판과 상기 제1기판보다 작은 면적을 갖는 제2기판과 상기 제1 및 제2기판을 연결하며 상기 제2기판의 바닥면이 상기 제1기판의 측면과 마주하도록 굽어지는 연성기판을 포함하는 안테나 기판, 및 상기 제2기판의 바닥면의 반대측에 배치된 전자부품을 포함하는 것일 수 있다.
한편, 상기 안테나 모듈은 상기 제1기판의 하면에 표면 실장된 적어도 하나의 반도체칩, 상기 제1기판의 하면에 표면 실장된 적어도 하나의 수동부품, 상기 제1기판의 하면 상에 배치되며 상기 반도체칩 및 상기 수동부품 각각의 적어도 일부를 덮는 봉합재, 및 상기 봉합재의 외면을 덮는 금속층을 더 포함할 수 있다.
또는, 상기 안테나 모듈은 상기 제1기판의 하면에 표면 실장된 적어도 하나의 반도체칩, 상기 제1기판의 하면에 표면 실장된 적어도 하나의 수동부품, 및 상기 제1기판의 하면 상에 배치되며 상기 반도체칩 및 상기 수동부품을 둘러싸는 쉴드캔을 더 포함할 수 있다.
또는, 상기 안테나 모듈은 상기 안테나 기판의 하측에 배치되며 적어도 하나의 반도체칩을 포함하는 반도체 패키지를 더 포함할 수 있다. 이때, 상기 전자부품은 상기 반도체칩 및/또는 반도체 패키지보다 두께가 두꺼울 수 있다.
본 개시의 여러 효과 중 일 효과로서 안테나 모듈에 적용하는 경우 안테나 모듈의 전체 두께를 절감하여 세트 내에 실장시 자유도 확보가 가능하도록 해주는 안테나 기판 및 이를 포함하는 안테나 모듈을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 안테나 모듈의 일례를 개략적으로 나타낸 사시도다.
도 10은 도 9의 안테나 모듈을 A 방향으로 바라본 개략적인 평면도다.
도 11은 도 9의 안테나 모듈을 B 방향으로 바라본 개략적인 평면도다.
도 12는 도 9의 안테나 모듈을 C 방향으로 바라본 개략적인 평면도다.
도 13은 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 A 방향에서 개략적으로 나타낸 공정도다.
도 14는 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 B 방향에서 개략적으로 나타낸 공정도다.
도 15는 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 C 방향에서 개략적으로 나타낸 공정도다.
도 16은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 17은 도 16의 안테나 모듈의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도 18은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 19는 도 18의 안테나 모듈의 개략적인 Ⅱ-Ⅱ' 절단 단면도다.
도 20은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 21은 도 20의 안테나 모듈의 개략적인 Ⅲ-Ⅲ' 절단 단면도다.
도 22는 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 23은 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 24는 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 배선층(2142), 접속패드(2122)와 배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
안테나 모듈
도 9는 안테나 모듈의 일례를 개략적으로 나타낸 사시도다.
도 10은 도 9의 안테나 모듈을 A 방향으로 바라본 개략적인 평면도다.
도 11은 도 9의 안테나 모듈을 B 방향으로 바라본 개략적인 평면도다.
도 12는 도 9의 안테나 모듈을 C 방향으로 바라본 개략적인 평면도다.
도면을 참조하면, 일례에 따른 안테나 모듈(500A)은 안테나 패턴(112A)을 포함하는 제1기판(110)과, 바닥면(180a) 및 바닥면(180a)의 반대측인 탑면(180b)을 갖는 제2기판(180)과, 제1기판(110)과 제2기판(180)을 연결하며 제2기판(180)의 바닥면(180a)이 제1기판(110)의 측면(110s)과 마주하도록 굽어지는 연성기판(150)을 포함하는 안테나 기판(100), 및 안테나 기판(100)의 제2기판(180)의 탑면(180b) 상에 배치된 전자부품(300)을 포함한다.
최근 전자기기의 박형화의 추세에 따라, 스마트폰과 같은 모바일 디바이스에는 각종 부품의 두께의 제약이 심하다. 더욱이, 최근 모바일 디바이스에서는 배터리의 용량 확대와 함께 메인보드를 듀얼 인쇄회로기판(Dual PCB)을 사용하며, 이때 모든 부품들은 박형화하여 메인보드에 탑재하므로, 가장 큰 부품의 경우도 두께를 충분히 저감하는 것이 요구되고 있다. 따라서, mm-Wave 및 5G용 안테나 모듈을 모바일 디바이스에 적용하고자 하는 경우, 세트 내의 실장 위치의 자유도를 확보하기 위해서, 모듈의 사이즈와 두께 등에 많은 제약이 있을 수밖에 없다.
한편, 통상의 시스템 인 패키지(SIP: System In Package) 형태의 모듈 방식으로 안테나 모듈을 구현하는 경우, 안테나 기판의 바닥면에 각종 반도체칩과 수동부품을 직접 표면실장기술(SMT: Surface Mount Technology)로 각각 실장하며, 전자파 차폐(EMI: Electro-Magnetic Interference)를 방지하기 위하여 이들 부품들을 덮는 쉴드 캔을 부착하거나, 또는 이들 부품들을 EMC(Epoxy Molding Compound)로 덮은 후 EMC 외면에 금속층을 형성한다. 이때, 모듈의 전체적인 두께는 수동부품, 특히 파워 인덕터(PI: Power Inductor)와 같은 두께가 두꺼운 부품이 전체 모듈의 두께를 결정하기 때문에, 파워 인덕터(PI)의 두께를 줄이거나, 또는 실장 방법을 변경하지 않는 이상, 모듈의 전체적인 두께를 저감하는데 한계가 있다.
반면, 일례에 따른 안테나 모듈(500A)은 리지드(110)-플렉서블(150)-리지드(180) 형태의 안테나 기판(100)을 포함하며,두께가 두꺼운 전자부품(300)을 안테나 기판(100)의 제2기판(180)의 탑면(180b) 상에 배치한다. 이때, 안테나 기판(100)의 연성기판(150)은 제2기판(180)의 바닥면(180a)이 제1기판(110)의 측면(110s)과 마주하도록 대략 90° 굽어질 수 있다. 이와 같이 연성기판(150)이 굽어지는 경우, 전자부품(300)의 실장면(300m)은 안테나 기판(100)의 제1기판(110)의 측면(110s)과 마주하며, 전자부품(300)은 안테나 기판(100)의 제1기판(110)의 측면(110s) 상에 소정거리 이격되어 배치된다. 따라서, 전자부품(300)의 두께가 안테나 모듈(500A)의 전체 두께에 영향을 미치지 않게 되어, 안테나 모듈(500A) 전체의 두께를 저감시킬 수 있다.
이하에서는 도면을 참조하여 일례에 따른 안테나 모듈(500A)의 구성요소에 대하여 보다 자세히 설명한다.
안테나 기판(100)은 제1기판(110)과 제2기판(180)과 이들을 연결하는 연성기판(150)을 포함한다. 이러한 안테나 기판(100)은 복수의 리지드 영역과 이들을 연결하는 플렉서블 영역을 갖는 통상의 리지드-플렉서블 인쇄회로기판(Rigid-Flexible PCB)일 수 있다. 예를 들면, 제1기판(110)은 RFPCB의 리지드 영역일 수 있고, 연성기판(150)은 RFPCB의 플렉서블 영역일 수 있으며, 제2기판(180)은 RFPCB의 다른 리지드 영역일 수 있다. 제2기판(180)은 제1기판(110)에 비하여 면적과 두께가 훨씬 작을 수 있다. 예를 들면, 제1기판(110)은 5~10층 이상의 넓은 면적의 Rigid PCB 구조일 수 있고, 제2기판(180)은 1~2층의 작은 면적의 Rigid PCB 구조일 수 있으며, 연성기판(150)은 1~2층의 작은 면적의 Flexible PCB 구조일 수 있으나, 이에 한정되는 것은 아니다.
제1기판(110)은 mmWave/5G Antenna를 구현할 수 있는 영역으로, 다층의 절연층일 가질 수 있으며, 이러한 절연층 상에 각각 패턴층이 배치될 수 있고, 또한, 이러한 절연층에 각각 절연층을 관통하며 서로 다른 레벨에 위치한 패턴층을 전기적으로 연결하는 배선비아가 배치될 수 있다. 제1기판(110)은 안테나 패턴(112A)을 기준으로 도면에서와 같이, m x n 형태, 예컨대 1 x 4 형태의 길이가 폭보다 큰 형태를 가질 수 있으나, 이에 한정되는 것은 아니며, m x m 형태나 n x n 형태, 예컨대 2 x 2 형태와 같이 길이와 폭이 실질적으로 동일한 형태를 가질 수도 있다.
제1기판(110)의 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), PID(Photo Image-able Dielectric) 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 특정 절연층의 재료로 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 신호 손실 감소를 위하여 유전 손실이 낮은 LCP(Liquid Crystal Polymer)가 사용될 수도 있다.
제1기판(110)의 패턴층은 안테나 패턴(112A)을 포함한다. 안테나 패턴(112A)은 안테나 패턴(112A)의 배치 및 형상에 따라서 다이폴 안테나(Dipole antenna), 패치 안테나(Patch antenna) 등일 수 있다. 그라운드 패턴은 그라운드 면(Ground plane) 형태일 수 있다. 안테나 패턴(112A)의 주위는 동일 레벨에 배치된 그라운드 패턴으로 둘러싸일 수 있으나, 이에 한정되는 것은 아니다. 제1기판(110)은 그 외에도 다른 신호 패턴이나 파워 패턴, 또는 저항 패턴 등을 포함할 수 있다. 이들 패턴의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다.
제1기판(110)의 배선비아는 서로 다른 층에 형성된 배선층을 전기적으로 연결시키며, 그 결과 제1기판(110) 내에 전기적인 경로를 제공한다. 배선비아는 피딩 비아를 포함하며, 기타 그라운드용 비아 등을 포함할 수 있다. 그 외에도 다른 신호용 비아나 파워용 비아 등을 포함할 수 있다. 피딩 비아는 안테나 패턴(112A)과 전기적으로 및/또는 신호적으로 연결될 수 있다. 몇몇의 그라운드용 비아는 피딩 비아 주위를 촘촘히 둘러쌀 수 있다. 배선비아의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 이들은 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 원통형상, 모래시계 형상, 테이퍼 형상 등을 가질 수 있다.
연성기판(150)은 플렉서블 특성을 갖는 절연물질을 포함할 수 있다. 예를 들면, 연성기판(150)은 폴리이미드, 폴리에텔렌테레프탈레이트, 폴리에틸렌나프탈레이트 등을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 플렉서블 특성을 갖는 것이라면 다른 공지의 절연물질도 사용될 수 있음은 물론이다. 연성기판(150)에도 제1기판(110)의 패턴층 및 제2기판(180)의 패턴층과 전기적으로 연결된 패턴층이 형성될 수 있으며, 연성기판(150)의 패턴층 역시 신호 패턴이나 파워 패턴, 또는 그라운드 패턴 등을 포함할 수 있다. 이들 패턴의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 연성기판(150) 역시 한층 이상의 배선비아를 포함할 수도 있으며, 배선비아는 신호용 비아, 그라운드용 비아, 및/또는 파워용 비아 등일 수 있고, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으며, 상술한 바와 같은 다양한 형상을 가질 수 있다.
제2기판(180)은 전자부품(300)이 실장되는 영역을 제공한다. 제2기판(180) 역시 한층 이상의 절연층과 한층 이상의 패턴층을 포함할 수 있다. 제2기판(180)의 절연층으로도 프리프레그, ABF, PID LCP 등이 사용될 수 있다. 제2기판(180)의 배선층은 탑면에 전자부품(300)과 연결되는 패드패턴을 포함할 수 있으며, 그 외에도 신호 패턴, 파워 패턴, 및/또는 그라운드 패턴 등을 포함할 수 있다. 제2기판(180)의 패턴층의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 제2기판(180) 역시 한층 이상의 배선비아를 포함할 수도 있으며, 배선비아는 신호용 비아, 그라운드용 비아, 및/또는 파워용 비아 등일 수 있고, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으며, 상술한 바와 같은 다양한 형상을 가질 수 있다.
안테나 기판(100)의 제1기판(110)의 측면(110s)은 제2기판(180)의 바닥면(180a)과 소정거리 이격되어 있으며, 이때 제2기판(180)의 바닥면(180a)은 제2기판(180)의 바닥면(180a)과 제1기판(110)의 측면(110s) 사이에 배치되는 접착제(400)를 통하여 제1기판(110)의 측면(110s)에 부착될 수 있다. 접착제(400)의 재료는 특별히 한정되지 않으며, 공지의 접착필름 및/또는 점착필름 등을 사용할 수 있다.
한편, 연성기판(150)이 제1기판(110)의 폭 방향의 측면(110s)에 연결되어 연성기판(150)과 제2기판(180)이 제1기판(110)의 폭 방향의 측면(110s) 상에 배치되어 있는 것으로 도시하였으나, 이와 달리 연성기판(150)이 제1기판(110)의 길이 방향의 측면(110s)에 연결되어 연성기판(150)과 제2기판(180)이 제1기판(110)의 길이 방향의 측면(110s) 상에 배치될 수도 있음은 물론이다.
전자부품(300)은 두께가 두꺼운 각종 부품일 수 있다. 예를 들면, 전자부품(300)은 높은 용량을 갖기 위하여 두꺼운 두께가 요구되는 파워 인덕터(PI)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(300)은 안테나 기판(100)의 제2기판(180)의 탑면(180b)에 접착제(350)를 매개로 표면실장 될 수 있다. 접착제(350)는 저융점 금속, 예를 들면, 주석(Sn)이나 주석(Sn)을 포함하는 합금을 포함할 수 있다. 예를 들면, 접착제(350)는 솔더(solder) 접착제일 수 있으며, 따라서 전자부품(300)은 안테나 기판(100)의 제2기판(180)의 탑면(180b)에 솔더링을 통하여 실장될 수 있으나, 이에 한정되는 것은 아니다. 전자부품(300)은 안테나 기판(100)의 제2기판(180), 연성기판(150), 및 제1기판(110) 각각의 배선층 등을 통하여 반도체 패키지(200A)의 반도체칩(221, 222) 및/또는 수동부품(225)과 전기적으로 연결될 수 있다.
필요에 따라서, 전자부품(300)은 전자파 차폐 처리가 된 상태일 수 있다. 예를 들면, 전자부품(300)은 밀봉재 등에 의하여 봉합된 패키지드 상태로 제2기판(180)의 탑면(180b)에 표면 실장될 수 있다. 이때, 밀봉재의 외면에는 전자파 차폐를 위하여 금속층이 도금 등을 이용하여 형성될 수 있다.
도 13은 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 A 방향에서 개략적으로 나타낸 공정도다.
도 14는 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 B 방향에서 개략적으로 나타낸 공정도다.
도 15는 도 9의 안테나 모듈의 전자부품이 실장되는 과정을 C 방향에서 개략적으로 나타낸 공정도다.
도면을 참조하면, 먼저 제1기판(110)과 제2기판(180)과 연성기판(150)을 포함하는 안테나 기판(100)을 준비한다. 다음으로, 안테나 기판(100)의 제2기판(180)의 탑면(180b)에 전자부품(300)을 표면실장 한다. 다음으로, 연성기판(150)을 대략 90° 굽혀서 제2기판(180)의 바닥면(180a)이 제1기판(110)의 측면(110s)과 마주하도록 한다. 그 결과, 전자부품(300)은 실장면(300m)이 제1기판(110)의 측면(110s)과 마주하도록 제1기판(110)의 측면(110s) 상에 배치된다.
도 16은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 17은 도 16의 안테나 모듈의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 모듈(500B)은 안테나 기판(100)의 제1기판(110)의 하면에 표면 실장된 반도체칩(221, 222), 안테나 기판(100)의 제1기판(110)의 하면에 표면 실장된 수동부품(225), 안테나 기판(100)의 제1기판(110)의 하면 상에 배치되며 반도체칩(221, 222) 및 수동부품(225) 각각의 적어도 일부를 덮는 봉합재(230), 및 봉합재(230)의 외면을 덮는 금속층(237)을 더 포함한다. 즉, 다른 일례에 따른 안테나 모듈(500B)은 전자부품(300)보다 두께가 얇은 반도체칩(221, 222) 및 수동부품(225)을 안테나 기판(100)의 제1기판(110)의 하면에 배치하여 봉합함으로써, 박형임에도 안테나 모듈에 요구되는 각종 성능을 안정적으로 구현할 수 있으며, 금속층(237)을 통하여 전자파를 차폐함으로써 전자파 간섭에 의하여 야기되는 각종 문제를 개선할 수 있다. 한편, 설명의 편의상 안테나 기판(100)의 제1기판(110)의 단면의 구체적인 모습은 생략하였다.
반도체칩(221, 222)은 서로 다른 기능을 수행하는 제1반도체칩(221) 및 제2반도체칩(222)을 포함할 수 있다. 이때, 제1반도체칩(221)은 무선 주파수 집적회로(RFIC)일 수 있고, 제2반도체칩(222)은 전력관리 집적회로(PMIC)일 수 있다. 반도체칩(221, 222)은 각각 패키지드 타입의 집적회로(Packaged IC)일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(221, 222)은 각각 안테나 기판(100)의 제1기판(110)의 하면에 솔더볼(221D, 222D) 등을 이용하여 표면실장 될 수 있다. 반도체칩(221, 222)은 안테나 기판(100)의 제1기판(110)의 배선층을 통하여 서로 전기적으로 연결될 수 있다. 반도체칩(221, 222)의 각각의 두께는 전자부품(300)의 두께보다 얇을 수 있다.
수동부품(225)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 제한되지 않는 일례로서, 수동부품(225)은 커패시터 일 수 있으며, 보다 구체적으로는 적층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor)일 수 있다. 수동부품(225)의 수는 특별히 한정되지 않으며, 도면에 도시한 것 보다 많을 수도 있고, 적을 수도 있다. 수동부품(225)은 솔더 접착제(225D) 등을 통하여 안테나 기판(100)의 제1기판(110)의 하면에 반도체칩(221, 222)과 나란하게 표면실장 될 수 있다. 수동부품(225)은 그 두께가 전자부품(300)의 두께보다 얇을 수 있다.
봉합재(230)는 반도체칩(221, 222), 수동부품(225) 등을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(221, 222)과 수동부품(225)의 적어도 일부를 감싸는 형태이면 무방하다. 봉합재(230)의 구체적인 물질은 특별히 한정되는 않으며, ABF 등의 절연물질이 사용될 수 있다. 필요에 따라서는, PIE(Photo Imageable Encapsulant)를 사용할 수 있다. 봉합재(230)의 두께 역시 전자부품(300)의 두께보다 얇을 수 있다.
금속층(237)은 봉합재(230)의 외면에는 스퍼터 등으로 형성될 수 있다. 금속층(237)은 구리(Cu)와 같은 공지의 금속을 포함하는 얇은 도체막일 수 있다. 금속층(237)을 통하여 방열 및/또는 전자파 차폐의 효과를 가질 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 18은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 19는 도 18의 안테나 모듈의 개략적인 Ⅱ-Ⅱ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 모듈(500C)은 안테나 기판(100)의 제1기판(110)의 하면에 표면 실장된 반도체칩(221, 222), 안테나 기판(100)의 제1기판(110)의 하면에 표면 실장된 수동부품(225), 안테나 기판(100)의 제1기판(110)의 하면 상에 배치되며 반도체칩(221, 222) 및 수동부품(225)을 둘러싸는 쉴드캔(238)을 더 포함한다. 즉, 다른 일례에 따른 안테나 모듈(500C) 역시 전자부품(300)보다 두께가 얇은 반도체칩(221, 222) 및 수동부품(225)을 안테나 기판(100)의 제1기판(110)의 하면에 배치하고 쉴드캔으로 둘러쌈으로써, 박형임에도 안테나 모듈에 요구되는 각종 성능을 안정적으로 구현할 수 있으며, 전자파 간섭에 의하여 야기되는 각종 문제를 개선할 수 있다. 한편, 설명의 편의상 안테나 기판(100)의 제1기판(110)의 단면의 구체적인 모습은 생략하였다.
쉴드캔(238)으로는 금속물질을 포함하는 공지의 것을 채용할 수 있다. 쉴드캔(238) 내부는 반도체칩(221, 222)과 수동부품(225) 외에는 비어있을 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 20은 안테나 모듈의 다른 일례를 개략적으로 나타낸 사시도다.
도 21은 도 20의 안테나 모듈의 개략적인 Ⅲ-Ⅲ' 절단 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 모듈(500D)은 안테나 기판(100)의 제1기판(110)의 하면에 반도체 패키지(200A)가 실장되어 있다. 즉, 다른 일례에 따른 안테나 모듈(500D)은 반도체칩(221, 222)과 수동부품(225)을 안테나 기판(100)의 제1기판(110)의 하면에 각각 표면실장 하는 것이 아니라, 연결구조체(240)를 이용하는 패키지 형태로 함께 내장 및 패키징하여 패키지 상태(200A)로 안테나 기판(100)의 제1기판(110)의 하면에 배치한다. 따라서, 반도체칩(221, 222)으로 패키지드 타입의 다이가 아닌 베어 다이를 이용할 수 있고, 또한 수동부품(225) 역시 내장용 부품을 이용할 수 있는바, 반도체 패키지(200B)의 두께를 더욱 저감할 수 있고, 그 결과 안테나 모듈(500D)의 두께도 더욱 저감할 수 있다. 한편, 설명의 편의상 도 20에서는 전기연결구조체(260)를 편의상 생략하였으며, 도 21에서 안테나 기판(100)의 제1기판(110)의 단면의 구체적인 모습은 생략하였다.
반도체 패키지(200A) 관통홀(210H)을 가지며 복수의 배선층(212a, 212b)을 포함하는 프레임(210), 관통홀(210H)에 배치되며 제1접속패드(221P)가 배치된 제1활성면 및 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩(221), 관통홀(210H)에 배치되며 제2접속패드(222P)가 배치된 제2활성면 및 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩(222), 관통홀(210H)에 배치된 수동부품(225), 프레임(210)과 제1반도체칩(221)의 제1비활성면과 제2반도체칩(222)의 제2비활성면과 수동부품(225) 각각의 적어도 일부를 덮으며 관통홀(210H) 각각의 적어도 일부를 채우는 봉합재(230), 및 프레임(210)과 제1반도체칩(221)의 제1활성면과 제2반도체칩(222)의 제2활성면과 수동부품(225) 상에 배치되며 제1접속패드(221P)와 제2접속패드(222P)와 수동부품(225)과 각각 전기적으로 연결된 재배선층(242)을 포함하는 연결구조체(240)를 포함한다.
프레임(210)은 배선층(212a, 212b)을 포함하는바 연결구조체(240)의 층수를 감소시킬 수 있다. 또한, 절연층(211)의 구체적인 재료에 따라 반도체 패키지(200B)의 강성을 보다 개선시킬 수 있으며, 봉합재(230)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(210)의 배선층(212a, 212b) 및 접속비아(213)에 의하여 반도체 패키지(200A) 내에 상/하 전기적인 경로가 제공될 수도 있다. 프레임(210)은 관통홀(210H)을 가진다. 관통홀(210H) 내에는 반도체칩(221, 222) 및 수동부품(225)이 프레임(210)과 각각 소정거리 이격 되도록 나란하게 배치된다. 반도체칩(221, 222) 및 수동부품(225)의 측면 주위는 프레임(210)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
프레임(210)은 절연층(211), 절연층(211)의 상면 상에 배치된 제1배선층(112a), 절연층(211)의 하면 상에 배치된 제2배선층(112b), 및 절연층(211)을 관통하며 제1 및 제2배선층(212a, 212b)을 전기적으로 연결하는 접속비아(213)를 포함한다. 프레임(210)의 제1 및 제2배선층(212a, 212b)은 연결구조체(240)의 재배선층(242a, 242b) 대비 두께가 두꺼울 수 있다. 프레임(210)은 반도체칩(221, 222) 등과 유사한 또는 그 이상의 두께를 가질 수 있는바, 제1 및 제2배선층(212a, 212b) 역시 그 스케일에 맞춰 기판 공정을 통하여 보다 큰 사이즈로 형성할 수 있다. 반면, 연결구조체(240)의 재배선층(242a, 242b)은 박형화를 위하여 반도체 공정을 통하여 보다 작은 사이즈로 형성할 수 있다.
절연층(211)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 절연층(211)의 재료로는 요구되는 자재 특성에 글래스나 세라믹 계열의 절연재를 적용할 수도 있다.
배선층(212a, 212b)은 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선하는 역할을 수행할 수 있다. 또한, 반도체 패키지(200B)를 상부 및 하부의 다른 구성요소와 전기적으로 연결할 때 연결패턴으로 사용될 수 있다. 배선층(212a, 212b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(212a, 212b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함할 수 있다.
접속비아(213)는 서로 다른 층에 형성된 배선층(212a, 212b)을 전기적으로 연결시키며, 그 결과 프레임(210) 내에 전기적 경로를 형성시킨다. 접속비아(213) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 접속비아(213)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 모래시계 형상이나 원통 형상 등 공지된 모든 형상이 적용될 수 있다. 접속비아(213) 역시 신호를 위한 접속비아, 그라운드를 위한 접속비아 등을 포함할 수 있다.
프레임(210)의 관통홀(210H)의 벽면에는 필요에 따라서 금속층(215)이 더 배치될 수 있다. 금속층(215)은 관통홀(210H)의 벽면에 전면 형성이 되어 반도체칩(221, 222)과 수동부품(225)을 둘러쌀 수 있다. 이를 통하여, 방열 특성을 개선할 수 있음은 물론이며, 전자파 차폐의 효과를 가질 수 있다. 금속층(215)은 프레임(210)의 상면 및 하면, 즉 절연층(211)의 상면 및 하면으로 연장될 수 있다. 금속층(215)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 금속층(215)은 제1배선층(212a) 및/또는 제2배선층(212b)의 그라운드 패턴 및/또는 파워 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
반도체칩(221, 222)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 베어 상태의, 또는 패키지드 상태의 집적회로(IC)일 수 있다. 제1반도체칩(221)의 집적회로(IC)는, 예를 들면, RFIC(Radio-Frequency Integrated Circuit)일 수 있고, 제2반도체칩(222)의 집적회로(IC)는 PMIC(Power Management Integrated Circuit)일 수 있다. 반도체칩(221, 222)은 각각 각종 회로가 형성된 바디를 포함할 수 있으며, 바디의 활성면에는 각각 접속패드(221P, 222P) 형성될 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(221P, 222P)는 각각 반도체칩(221, 222)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 도전성 물질, 바람직하게는 알루미늄(Al)을 사용할 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(221, 222)은 각각 접속패드(221P, 222P)가 배치된 면이 활성면, 그 반대측이 비활성면이 된다. 반도체칩(221, 222)의 각각의 활성면 상에는 접속패드(221P, 222P)의 적어도 일부를 노출시키는 개구부를 갖는 산화막 및/또는 질화막 등으로 구성되는 패시베이션막이 형성될 수 있다. 반도체칩(221, 222)은 각각 페이스-업 형태로 배치되며, 따라서 안테나 기판(100)과의 최소의 신호 경로를 가질 수 있다.
수동부품(225)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 제한되지 않는 일례로서, 수동부품(225)은 적층 세라믹 커패시터(MLCC) 및 파워 인덕터(Power Inductor) 중 적어도 하나일 수 있다. 수동부품(225)은 연결구조체(240)를 통하여 반도체칩(221, 222)의 접속패드(221P, 222P)와 각각 전기적으로 연결될 수 있다. 수동부품(225)의 수는 특별히 한정되지 않는다. 일례에 따른 반도체 패키지(200B)는 다수의 수동부품(225)이 반도체칩(221, 222)과 함께 하나의 패키지 내에 배치되어 있다. 따라서, 부품간 간격을 최소화할 수 있는바 소형화가 가능하다. 또한, 반도체칩(221, 222)과 수동부품(225) 사이의 전기적인 경로를 최소화할 수 있는바 노이즈 문제를 개선할 수 있다.
봉합재(230)는 반도체칩(221, 222), 수동부품(225) 등을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(221, 222)과 수동부품(225)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(230)는 프레임(210)의 하면을 덮을 수 있으며, 반도체칩(221, 222) 각각의 측면과 비활성면을 덮을 수 있으며, 수동부품(225)의 측면과 하면을 덮을 수 있다. 또한, 관통홀(210H) 내의 적어도 일부를 채울 수 있다. 봉합재(230)의 구체적인 물질은 특별히 한정되는 않으며, ABF 등의 절연물질이 사용될 수 있다. 필요에 따라서는, PIE(Photo Imageable Encapsulant)를 사용할 수 있다.
봉합재(230)의 하면에는 백사이드 배선층(234) 및 백사이드 금속층(236)이 배치될 수 있다. 백사이드 배선층(234)은 봉합재(230)를 관통하는 백사이드 접속비아(235)를 통하여 프레임(210)의 제2배선층(212b)과 연결될 수 있다. 백사이드 금속층(236)은 봉합재(230)를 관통하는 백사이드 금속비아(237)를 통하여 프레임(210)의 금속층(215)과 연결될 수 있다. 이들 모두는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 백사이드 배선층(234)은 신호 패턴이나 신호용 비아패드 등을 포함할 수 있다. 백사이드 금속층(236)은 반도체칩(221, 222)의 비활성면과 수동부품(225)을 덮을 수 있으며, 백사이드 금속비아(237)를 통하여 금속층(215)과 연결됨으로써 우수한 방열효과 및 우수한 전자파 차폐 효과를 구현할 수 있다. 백사이드 금속층(236)은 프레임(210)의 배선층(212a, 212b) 중 그라운드 패턴 및/또는 파워 패턴과 연결되어 그라운드로 이용될 수 있다.
연결구조체(240)는 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선할 수 있다. 연결구조체(240)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(221, 222)의 접속패드(221P, 222P)가 각각 재배선 될 수 있다. 또한, 연결구조체(240)는 반도체칩(221, 222)의 접속패드(221P, 222P)를 수동부품(225)과 전기적으로 연결할 수 있다. 또한, 연결구조체(240)는 안테나 기판(100)의 제1기판(110) 과의 전기적 연결경로를 제공한다. 연결구조체(240)는 절연층(241)과 재배선층(242)과 접속비아(243)를 포함한다. 연결구조체(240)는 도면에 도시한 것 보다 많은 수의 절연층(241)과 재배선층(242)과 접속비아(243)를 가질 수 있다.
절연층(241)으로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 반도체칩(221, 222)의 수십 내지 수백만의 접속패드(221P, 222P)를 통상의 경우와 마찬가지로 매우 효과적으로 재배선할 수 있다. 절연층(241)이 복수 층인 경우, 서로 동일하거나 상이한 절연물질을 포함할 수 있다.
재배선층(242)은 반도체칩(221, 222)의 접속패드(221P, 222P) 및/또는 수동부품(225)의 전극을 재배선하여 제1전기연결구조체(260)와 전기적으로 연결시킬 수 있다. 즉, 재배선층(RDL)으로 기능할 수 있다. 재배선층(242)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(242) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
접속비아(243)는 수동부품(225)과 재배선층(242), 또는 반도체칩(221, 222)의 접속패드(221P, 222P)와 재배선층(242)을 전기적으로 연결한다. 접속비아(243)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 접속비아(243)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 접속비아(243)의 형상은 테이퍼 형상일 수 있다.
연결구조체(240) 상에는 제1패시베이션층(250)이 배치될 수 있다. 제1패시베이션층(250)은 연결구조체(240)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1패시베이션층(250)은 연결구조체(240)의 재배선층(242)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 제1패시베이션층(250)에 수십 내지 수천 개 형성될 수 있다. 제1패시베이션층(250)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 제1패시베이션층(250)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트 등일 수도 있다.
제1패시베이션층(250)의 개구부(251) 상에는 노출된 재배선층(242)과 전기적으로 연결된 복수의 제1전기연결구조체(260)가 배치될 수 있다. 제1전기연결구조체(260)는 반도체 패키지(200A)를 상술한 안테나 기판(100)의 제1기판(110)에 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 제1전기연결구조체(260)는 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
제1전기연결구조체(260)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1전기연결구조체(260)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제1전기연결구조체(260)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 제1전기연결구조체(260) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(221, 222)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 2D 인터코넥션(2D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
봉합재(230)의 하부에는 백사이드 배선층(234) 및/또는 백사이드 금속층(236)의 적어도 일부를 덮는 제2패시베이션층(280)이 배치될 수 있다. 제2패시베이션층(280)은 백사이드 배선층(234) 및/또는 백사이드 금속층(236)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제2패시베이션층(280) 역시 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 제2패시베이션층(280)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트 등일 수도 있다.
제2패시베이션층(280)은 백사이드 배선층(234) 및/또는 백사이드 금속층(236)의 적어도 일부를 노출시키는 개구부를 가질 수 있으며, 개구부 상에는 복수의 제2전기연결구조체(290)가 배치될 수 있다. 제2전기연결구조체(290)는 필요에 따라서 안테나 모듈(500D)을 메인보드 등에 물리적 및/또는 전기적으로 연결시키킬 수 있다. 제2전기연결구조체(290)는 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
제2전기연결구조체(290)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제2전기연결구조체(290)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제2전기연결구조체(290)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 제2전기연결구조체(290) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(221, 222)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 2D 인터코넥션(2D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 22은 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(200B)는 프레임(210)이 제1 내지 제3관통홀(210HA, 210HB, 210HC)을 가지며 제1내지 제3관통홀(210HA, 210HB, 210HC)에 각각 제1 및 제2반도체칩(221, 222)과 수동부품(225)이 배치된다. 반도체칩(221, 222)은 각각 각종 회로가 형성된 바디(221B, 222B)를 포함할 수 있으며, 바디(221B, 222B)의 활성면에는 각각 접속패드(221P, 222P) 형성될 수 있다. 반도체칩(221, 222)의 각각의 활성면 상에는 접속패드(221P, 222P)의 적어도 일부를 노출시키는 개구부를 갖는 산화막 및/또는 질화막 등으로 구성되는 패시베이션막(221S, 222S)이 형성될 수 있다.
한편, 다른 일례에서는, 봉합재(231, 232)는 프레임(210) 및 수동부품(225) 각각의 적어도 일부를 덮으며 제3관통홀(210HC)의 적어도 일부를 채우는 제1봉합재(231) 및 제1봉합재(231)와 제1 및 제2반도체칩(221, 222) 각각의 적어도 일부를 덮으며 제1 및 제2관통홀(210HA, 210HB) 각각의 적어도 일부를 채우는 제2봉합재(232)를 포함할 수 있다. 이와 같이, 한 번의 봉합이 아닌 두 단계 이상의 봉합 과정(231, 232)을 거치는 경우, 수동부품(225)의 실장 불량에 따른 반도체칩(221, 222)의 수율 문제나, 수동부품(225)의 실장시 발생하는 이물 영향 등을 최소화할 수 있다.
한편, 다른 일례에서는, 연결구조체(240)는 프레임(210) 및 수동부품(225) 상에 배치된 제1절연층(241a), 제1절연층(241a) 상면에 배치된 제1재배선층(242a), 제1절연층(241a)을 관통하며 수동부품(225)과 제1재배선층(242a)을 전기적으로 연결하는 제1접속비아(243a), 제1절연층(241a)의 상면과 반도체칩(221, 222)의 활성면에 배치되며 제1재배선층(242a)의 적어도 일부를 덮는 제2절연층(241b), 제2절연층(241b)의 상면에 배치된 제2재배선층(242b), 및 제2절연층(241b)을 관통하며 제1 및 제2재배선층(242a, 242b), 그리고 반도체칩(221, 222)의 접속패드(221P, 222P) 및 제2재배선층(242b)을 전기적으로 연결하는 제2접속비아(243b)를 포함한다.
제1절연층(241a)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 실리카나 알루미나와 같은 무기필러를 포함하는 비감광성 절연물질, 예컨대 ABF를 사용할 수 있다. 이 경우 언듈레이션 문제 및 크랙 발생에 따른 불량 문제를 보다 효과적으로 해결할 수 있다. 또한, 제1봉합재(231) 형성 물질의 블리딩에 의한 수동부품(225)의 전극 오픈 불량의 문제도 효과적으로 해결할 수 있다. 즉, 제1절연층(241a)으로는 무기필러를 포함하는 비감광성 절연물질을 사용하면 단순히 감광성 절연물질(PID)을 사용하는 경우의 문제를 보다 효과적으로 해결할 수 있다.
제2절연층(241b)으로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 반도체칩(221, 222)의 수십 내지 수백만의 접속패드(221P, 222P)를 통상의 경우와 마찬가지로 매우 효과적으로 재배선할 수 있다. 감광성 절연물질(PID)은 무기필러를 소량 포함하거나 또는 포함하지 않을 수 있다. 즉, 수동부품(225)을 재배선하기 위한 제1재배선층(242a) 및 제1접속비아(243a)가 형성되는 제1절연층(241a)과 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선하기 위한 제2재배선층(242b) 및 제2접속비아(243b)가 형성되는 제2절연층(241b)의 물질을 선택적으로 제어함으로써, 보다 우수한 시너지 효과를 가질 수 있다. 필요에 따라서, 제2절연층(241b)의 재료로는 낮은 유전손실률을 갖는 감광성 절연물질(Low Df PID)를 사용할 수도 있다.
필요에 따라서는, 무기필러를 포함하는 비감광성 절연물질로 형성된 제1절연층(241a)이 복수의 층일 수도 있고, 감광성 절연물질(PID)로 형성된 제2절연층(241b)이 복수의 층일 수도 있으며, 이들 모두가 복수의 층일 수도 있다.
제1 및 제2관통홀(210HA, 210HB)은 비감광성 절연물질로 형성된 제1절연층(241a)을 관통할 수 있으며, 제1절연층(241a)이 복수의 층인 경우 복수의 층을 모두 관통할 수 있다. 즉, 제1 및 제2관통홀(210HA, 210HB)의 깊이는 제3관통홀(210HC)의 깊이보다 깊을 수 있으며, 제1 및 제2관통홀(210HA, 210HB)의 바닥면은 제3관통홀(210HC)의 바닥면보다 상측에 배치될 수 있다. 즉, 이들 바닥면은 단차를 가질 수 있다. 제1 및 제2관통홀(210HA, 210HB)의 바닥면은 제2절연층(141b)의 하면일 수 있고, 제3관통홀(210HC)의 바닥면은 제2절연층(141b)의 하면일 수 있다. 반도체칩(221, 222)의 활성면은 수동부품(225)의 하면보다 하측에 위치할 수 있다. 예를 들면, 반도체칩(221, 222)의 활성면은 제1배선층(143a)의 상면과 실질적으로 동일한 평면(Co-planar)에 존재할 수 있다. 즉, 1차적으로 수동부품(225)을 재배선하기 위하여 제1절연층(241a)과 제1재배선층(242a)을 형성하고, 이후 다른 레벨에 반도체칩(221, 222)을 재배선하기 위한 제2절연층(242b)과 제2재배선층(242b)을 형성할 수 있으며, 이 경우 언듈레이션 문제 및 크랙 발생 문제를 보다 효과적으로 해결할 수 있다.
제1절연층(241a)은 제2절연층(241b) 보다 열팽창계수(CTE: Coefficient of Thermal Expansion)가 작을 수 있다. 제1절연층(241a)의 경우 무기필러(241af)를 포함하기 때문이다. 제2절연층(241b)의 경우도 필요에 따라서 소량의 무기필러를 포함할 수 있으나, 이 경우 제1절연층(241a)에 포함된 무기필러의 중량퍼센트가 제2절연층(241b)의 무기필러의 중량퍼센트보다 클 수 있다. 따라서, 역시 제1절연층(241a)의 열팽창계수(CTE)가 제2절연층(241b)의 열팽창계수(CTE) 보다 작을 수 있다. 무기필러를 상대적으로 더 많이 갖는바 열팽창계수(CTE)가 상대적으로 작은 제1절연층(241a)은 열경화 수축이 작은 등 워피지에 유리한바 상술한 바와 같이 언듈레이션이나 크랙 발생의 문제를 보다 효과적으로 해결할 수 있으며, 수동부품(225)의 전극 오픈 불량의 문제도 보다 효과적으로 개선할 수 있다.
제1재배선층(242a)은 수동부품(225)의 전극을 재배선하여 반도체칩(221, 222)의 접속패드(221P, 222P)와 전기적으로 연결할 수 있다. 즉, 재배선층(RDL)으로 기능할 수 있다. 제1재배선층(242a)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1재배선층(242a)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함할 수 있다.
제2재배선층(242b)은 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선하여 제1전기연결구조체(260)와 전기적으로 연결시킬 수 있다. 즉, 재배선층(RDL)으로 기능할 수 있다. 제2재배선층(242b)의 형성 물질 역시 상술한 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2재배선층(242b) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
제1접속비아(243a)는 수동부품(225)과 제1재배선층(242a)을 전기적으로 연결한다. 제1접속비아(243a)는 수동부품(225) 각각의 전극과 물리적으로 접할 수 있다. 즉, 수동부품(225)은 솔더범프 등을 이용하는 표면실장 형태가 아닌 임베디드 타입으로 제1접속비아(243a)와 직접 접할 수 있다. 제1접속비아(243a)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1접속비아(243a)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제1접속비아(243a)의 형상은 테이퍼 형상일 수 있다.
제2접속비아(243b)는 서로 다른 층에 형성된 제1 및 제2재배선층(242a, 242b)을 전기적으로 연결하며, 또한 반도체칩(221, 222)의 접속패드(221P, 222P)와 제2재배선층(242b)을 전기적으로 연결한다. 제2접속비아(243b)는 반도체칩(221, 222)의 접속패드(221P, 222P)와 물리적으로 접할 수 있다. 즉, 반도체칩(221, 222)은 베어 다이 형태로 별도의 범프 등이 없는 상태로 연결구조체(240)의 제2접속비아(243b)와 직접 연결될 수 있다. 제2접속비아(243b)의 형성 물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2접속비아(243b) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제2접속비아(243b)의 형상으로 역시 테이퍼 형상이 적용될 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 23은 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(200C)는 프레임(210)이 제1절연층(211a), 제1절연층(211a)의 상측에 상면이 노출되도록 매립된 제1배선층(212a), 제1절연층(211a)의 하면 상에 배치된 제2배선층(212b), 제1절연층(211a)의 하면 상에 배치되며 제2배선층(212b)을 덮는 제2절연층(211b), 및 제2절연층(211b)의 하면 상에 배치된 제3배선층(212c)을 포함한다. 프레임(210)이 더 많은 수의 배선층(212a, 212b, 212c)을 포함하는바, 연결구조체(240)를 더욱 간소화할 수 있다. 따라서, 연결구조체(240) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 및 제2배선층(212a, 212b)과 제2 및 제3배선층(212b, 212c)은 각각 제1 및 제2절연층(211a, 211b)을 관통하는 제1 및 제2접속비아(213a, 213b)를 통하여 전기적으로 연결된다.
제1배선층(212a)을 제1절연층(211a) 내에 매립하는 경우, 제1배선층(212a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 연결구조체(240)의 절연거리가 일정해진다. 즉, 연결구조체(240)의 재배선층(242)으로부터 제1절연층(211a)의 상면까지의 거리와, 연결구조체(240)의 재배선층(242)으로부터 반도체칩(221, 222)의 접속패드(221P, 222P)까지의 거리의 차이는, 제1배선층(212a)의 두께보다 작을 수 있다. 따라서, 연결구조체(240)의 고밀도 배선 설계가 용이할 수 있다.
연결구조체(240)의 재배선층(242)과 프레임(210)의 제1배선층(212a) 사이의 거리는 연결구조체(240)의 재배선층(242)과 반도체칩(221, 222)의 접속패드(221P, 222P) 사이의 거리보다 클 수 있다. 이는 제1배선층(212a)이 제1절연층(211a)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1배선층(212a)이 제1절연층(211a) 내부로 리세스되어 제1절연층(211a)의 상면과 제1배선층(212a)의 상면이 단차를 가지는 경우, 봉합재(230) 형성물질이 블리딩되어 제1배선층(212a)을 오염시키는 것을 방지할 수도 있다. 프레임(210)의 제2배선층(212b)은 반도체칩(221, 222) 각각의 활성면과 비활성면 사이에 위치할 수 있다.
프레임(210)의 배선층(212a, 212b, 212c)의 두께는 연결구조체(240)의 재배선층(242)의 두께보다 두꺼울 수 있다. 프레임(210)은 반도체칩(221, 222) 이상의 두께를 가질 수 있는바, 배선층(212a, 212b, 212c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결구조체(240)의 재배선층(242)은 박형화를 위하여 배선층(212a, 212b, 212c) 보다 상대적으로 작은 사이즈로 형성할 수 있다.
절연층(211a, 211b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선층(212a, 212b, 212c)은 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선하는 역할을 수행할 수 있다. 배선층(212a, 212b, 212c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(212a, 212b, 212c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다. 또한, 피딩 패턴을 포함할 수 있다.
접속비아(213a, 213b)는 서로 다른 층에 형성된 배선층(212a, 212b, 212c)을 전기적으로 연결시키며, 그 결과 프레임(210) 내에 전기적 경로를 형성시킨다. 접속비아(213a, 213b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 접속비아(213a, 213b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 연결구조체(240)의 재배선비아(243)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 제1접속비아(213a)를 위한 홀을 형성할 때 제1배선층(212a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1접속비아(213a)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1접속비아(213a)는 제2배선층(212b)의 패드 패턴과 일체화될 수 있다. 또한, 제2접속비아(213b)를 위한 홀을 형성할 때 제2배선층(212b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2접속비아(213b)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2접속비아(213b)는 제3배선층(212c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 24은 도 20의 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
반도체 패키지(200D)는 프레임(210)이 제1절연층(211a), 제1절연층(211a)의 상면 및 하면 상에 각각 배치된 제1배선층(212a) 및 제2배선층(212b), 제1절연층(212a)의 상면 상에 배치되며 제1배선층(212a)을 덮는 제2절연층(211b), 제2절연층(211b)의 상면 상에 배치된 제3재배선층(211c), 제1절연층(211a)의 하면 상에 배치되어 제2배선층(212b)을 덮는 제3절연층(211c), 및 제3절연층(211c)의 하면 상에 배치된 제4배선층(212d)을 포함한다. 프레임(210)이 더 많은 수의 배선층(212a, 212b, 212c, 212d)을 포함하는바, 연결구조체(240)를 더욱 간소화할 수 있다. 따라서, 연결구조체(240) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(212a, 212b, 212c, 212d)은 제1 내지 제3 절연층(211a, 211b, 211c)을 각각 관통하는 제1 내지 제3접속비아(213a, 213b, 213c)를 통하여 전기적으로 연결될 수 있다.
절연층(211a, 211b, 211c)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1절연층(211a)은 제2절연층(211b) 및 제3절연층(211c)보다 두께가 두꺼울 수 있다. 제1절연층(211a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(211b) 및 제3절연층(211c)은 더 많은 수의 배선층(212c, 212d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(211a)은 제2절연층(211b) 및 제3절연층(211c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(211a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(211c) 및 제3절연층(211c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다.
배선층(212a, 212b, 212c, 212d)은 반도체칩(221, 222)의 접속패드(221P, 222P)를 재배선하는 역할을 수행할 수 있다. 배선층(212a, 212b, 212c, 212d)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(212a, 212b, 212c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다. 또한, 피딩 패턴을 포함할 수 있다.
제1배선층(212a) 및 제2배선층(212b)은 반도체칩(221, 222) 각각의 활성면과 비활성면 사이에 위치할 수 있다. 프레임(210)의 배선층(212a, 212b, 212c, 212d)의 두께는 연결구조체(240)의 재배선층(242)의 두께보다 두꺼울 수 있다.
접속비아(213a, 213b, 213c)는 서로 다른 층에 형성된 배선층(212a, 212b, 212c)을 전기적으로 연결시키며, 그 결과 프레임(210) 내에 전기적 경로를 형성시킨다. 접속비아(213a, 213b, 213c) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 접속비아(213a, 213b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제1접속비아(213a)는 모래시계 형상 또는 원통 형상을 가질 수 있으며, 제2 및 제3접속비아(213b, 213c)는 서로 반대 방향을 테이퍼 형상을 가질 수 있다. 제1절연층(211a)을 관통하는 제1접속비아(213a)는 제2 및 제3절연층(211b, 211c)을 관통하는 제2및 제3접속비아(213b, 213c)보다 직경이 클 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 안테나 패턴을 포함하며, 평면 상에서 상기 안테나 패턴과 적어도 일부가 중첩되는 상면과 상기 상면의 반대측인 하면과 상기 상면 및 상기 하면을 연결하는 제1 내지 제4측면을 갖는 제1기판;
    탑면 및 상기 탑면의 반대측인 바닥면을 갖는 제2기판; 및
    상기 제1 및 제2기판을 연결하며, 상기 제2기판의 바닥면이 상기 제1기판의 제1 내지 제4측면 중 적어도 하나의 측면을 향하도록 굽어지는 연성기판; 을 포함하며,
    상기 제1기판의 상면 및 하면 각각의 면적은 상기 제2기판의 탑면 및 바닥 각각의 면적보다 큰,
    안테나 기판.
  2. 제 1 항에 있어서,
    상기 제1기판의 적어도 하나의 측면은 상기 제2기판의 바닥면과 소정거리 이격된,
    안테나 기판.
  3. 제 2 항에 있어서,
    상기 제2기판의 바닥면은 접착부재를 통하여 상기 제1기판의 적어도 하나의 측면에 부착된,
    안테나 기판.
  4. 안테나 패턴을 포함하며 상면과 상기 상면의 반대측인 하면과 상기 상면 및 상기 하면을 연결하는 제1 내지 제4측면을 갖는 제1기판, 탑면 및 상기 탑면의 반대측인 바닥면을 갖는 제2기판, 및 상기 제1 및 제2기판을 연결하며 상기 제2기판의 바닥면이 상기 제1기판의 제1 내지 제4측면 중 적어도 하나의 측면을 향하도록 굽어지는 연성기판을 포함하며, 상기 제1기판의 상면 및 하면 각각의 면적이 상기 제2기판의 탑면 및 바닥 각각의 면적보다 큰 안테나 기판; 및
    상기 제2기판의 탑면 상에 배치된 전자부품; 을 포함하는,
    안테나 모듈.
  5. 제 4 항에 있어서,
    상기 전자부품은 상기 제2기판의 상기 탑면에 표면 실장된,
    안테나 모듈.
  6. 삭제
  7. 제 4 항에 있어서,
    상기 제1기판의 하면에 표면 실장된 적어도 하나의 반도체칩;
    상기 제1기판의 하면에 표면 실장된 적어도 하나의 수동부품;
    상기 제1기판의 하면 상에 배치되며 상기 반도체칩 및 상기 수동부품 각각의 적어도 일부를 덮는 봉합재; 및
    상기 봉합재의 외면을 덮는 금속층; 을 더 포함하는,
    안테나 모듈.
  8. 제 4 항에 있어서,
    상기 제1기판의 하면에 표면 실장된 적어도 하나의 반도체칩;
    상기 제1기판의 하면에 표면 실장된 적어도 하나의 수동부품; 및
    상기 제1기판의 하면 상에 배치되며 상기 반도체칩 및 상기 수동부품을 둘러싸는 쉴드캔; 을 더 포함하는,
    안테나 모듈.
  9. 제 4 항에 있어서,
    상기 안테나 기판의 하면 상에 배치되며, 적어도 하나의 반도체칩을 포함하는 반도체 패키지; 를 더 포함하며,
    상기 전자부품은 상기 반도체칩보다 두께가 두꺼운,
    안테나 모듈.
  10. 제 9 항에 있어서,
    상기 반도체 패키지는 상기 적어도 하나의 반도체칩으로 무선 주파수 집적회로(RFIC) 및 전력관리 집적회로(PMIC)를 포함하고,
    상기 반도체 패키지는 적층 세라믹 커패시터(MLCC)를 더 포함하며,
    상기 전자부품은 파워 인덕터(PI)인,
    안테나 모듈.
  11. 제 9 항에 있어서,
    상기 반도체 패키지는 제1관통홀을 갖는 프레임, 상기 제1관통홀에 배치되며 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩, 상기 프레임 및 상기 제1반도체칩의 제1비활성면 각각의 적어도 일부를 덮으며 상기 제1관통홀의 적어도 일부를 채우는 봉합재, 및 상기 프레임 및 상기 제1반도체칩의 제1활성면 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하는,
    안테나 모듈.
  12. 제 11 항에 있어서,
    상기 프레임은 상기 제1관통홀과 이격된 제2관통홀 및 상기 제1 및 제2관통홀과 이격된 제3관통홀을 더 가지며,
    상기 제2관통홀에는 제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩이 배치되며,
    상기 제3관통홀에는 수동부품이 배치된,
    안테나 모듈.
  13. 제 12 항에 있어서,
    상기 프레임은 상기 제1 내지 제3관통홀의 벽면에 배치되며, 상기 프레임의 하면으로 연장된 금속층을 더 포함하며,
    상기 반도체 패키지는 상기 봉합재의 하면 상에 배치된 백사이드 금속층 및 상기 봉합재를 관통하며 상기 백사이드 금속층을 상기 프레임의 금속층과 연결하는 백사이드 금속비아를 더 포함하는,
    안테나 모듈.
  14. 제 11 항에 있어서,
    상기 프레임은 절연층, 상기 절연층의 상면 상에 배치된 제1배선층, 상기 절연층의 하면 상에 배치된 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 접속비아를 포함하며,
    상기 반도체 패키지는 상기 봉합재의 하면 상에 배치된 백사이드 배선층 및 상기 봉합재를 관통하며 상기 백사이드 배선층을 상기 프레임의 제2배선층과 연결하는 백사이드 접속비아를 더 포함하는,
    안테나 모듈.
  15. 제 11 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 상면 상에 배치된 제1배선층, 상기 제1절연층의 하면 상에 배치된 제2배선층, 상기 제1절연층의 상면 상에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층의 상면 상에 배치된 제3배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제3절연층, 상기 제3절연층의 하면 상에 배치된 제4배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1접속비아, 상기 제2절연층을 관통하며 상기 제1 및 제3배선층을 전기적으로 연결하는 제2접속비아, 및 상기 제3절연층을 관통하며 상기 제2 및 제4배선층을 전기적으로 연결하는 제3접속비아를 포함하는,
    안테나 모듈.
  16. 제 11 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 상측에 상면이 노출되도록 매립된 제1배선층, 상기 제1절연층의 하면 상에 배치된 제2배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 상기 제2절연층의 하면 상에 배치된 제3배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1접속비아, 및 상기 제2절연층을 관통하며 상기 제2 및 제3배선층을 전기적으로 연결하는 제2접속비아를 포함하는,
    안테나 모듈.
KR1020180079328A 2018-07-09 2018-07-09 안테나 기판 및 이를 포함하는 안테나 모듈 KR102059815B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180079328A KR102059815B1 (ko) 2018-07-09 2018-07-09 안테나 기판 및 이를 포함하는 안테나 모듈
US16/260,739 US10887994B2 (en) 2018-07-09 2019-01-29 Antenna substrate and antenna module including the same
TW108103656A TWI705611B (zh) 2018-07-09 2019-01-31 天線基底以及包括其的天線模組
CN201910276164.XA CN110707416B (zh) 2018-07-09 2019-04-08 天线基板和包括天线基板的天线模块
US17/099,899 US11503713B2 (en) 2018-07-09 2020-11-17 Antenna substrate and antenna module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180079328A KR102059815B1 (ko) 2018-07-09 2018-07-09 안테나 기판 및 이를 포함하는 안테나 모듈

Publications (1)

Publication Number Publication Date
KR102059815B1 true KR102059815B1 (ko) 2019-12-27

Family

ID=69062497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079328A KR102059815B1 (ko) 2018-07-09 2018-07-09 안테나 기판 및 이를 포함하는 안테나 모듈

Country Status (4)

Country Link
US (2) US10887994B2 (ko)
KR (1) KR102059815B1 (ko)
CN (1) CN110707416B (ko)
TW (1) TWI705611B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468136B1 (ko) * 2018-04-23 2022-11-18 삼성전자 주식회사 안테나 장치 및 이를 포함하는 전자 장치
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
US11212763B2 (en) * 2019-01-22 2021-12-28 Lg Electronics Inc. Method for transmitting, by a UE, sidelink synchronization block in wireless communication system and device for same
US11515617B1 (en) * 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package
WO2021007667A1 (en) * 2019-07-18 2021-01-21 Magna Closures Inc. Vehicle outside door handle with radar module and thermal management
US11594824B2 (en) 2019-10-17 2023-02-28 Qualcomm Incorporated Integrated antenna module
US11495873B2 (en) * 2020-03-05 2022-11-08 Qualcomm Incorporated Device comprising multi-directional antennas in substrates coupled through flexible interconnects
KR20220000273A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
IT202100001301A1 (it) * 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
CN113543476B (zh) * 2021-07-08 2023-04-18 京东方科技集团股份有限公司 电路板组件及其制作方法、以及显示装置
CN116994964A (zh) * 2022-04-25 2023-11-03 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545371B2 (ja) 2010-09-14 2014-07-09 株式会社村田製作所 リーダライタ用アンテナモジュールおよびアンテナ装置
KR20180058095A (ko) 2016-11-23 2018-05-31 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094031A (ja) 1999-09-21 2001-04-06 Mitsui High Tec Inc 無線周波数タグ及びその製造方法
WO2004012488A1 (ja) * 2002-07-25 2004-02-05 Fujitsu Limited マルチワイヤ基板及びその製造方法、並びに、マルチワイヤ基板を有する電子機器
JP4626289B2 (ja) 2004-12-14 2011-02-02 株式会社デンソー 電子機器の製造方法、基板の製造方法、電子機器及び基板
CA2930393C (en) 2007-12-04 2022-11-29 Alnylam Pharmaceuticals, Inc. Carbohydrate conjugates as delivery agents for oligonucleotides
EP2211295A3 (en) * 2009-01-23 2011-01-19 Phytrex Technology Corporation Signal processing device applicable to a Subscriber Identity Module (SIM)
CN102074800B (zh) 2010-10-27 2013-09-25 苏州佳世达电通有限公司 天线装置及应用其的移动通信终端
JP5263434B1 (ja) 2012-08-09 2013-08-14 パナソニック株式会社 アンテナ、アンテナ装置および通信装置
TWI523315B (zh) 2013-10-31 2016-02-21 環旭電子股份有限公司 使用硬軟結合板整合天線之無線模組
JP2017038350A (ja) * 2015-08-07 2017-02-16 デクセリアルズ株式会社 アンテナ装置、電子機器およびアンテナ装置の実装方法
WO2018118025A1 (en) * 2016-12-20 2018-06-28 Intel Corporation Microelectronic devices designed with foldable flexible substrates for high frequency communication modules
US11245175B2 (en) * 2017-09-30 2022-02-08 Qualcomm Incorporated Antenna module configurations
CN107978593B (zh) 2017-12-26 2024-02-20 华进半导体封装先导技术研发中心有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545371B2 (ja) 2010-09-14 2014-07-09 株式会社村田製作所 リーダライタ用アンテナモジュールおよびアンテナ装置
KR20180058095A (ko) 2016-11-23 2018-05-31 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
TW202007007A (zh) 2020-02-01
CN110707416A (zh) 2020-01-17
CN110707416B (zh) 2021-03-12
TWI705611B (zh) 2020-09-21
US11503713B2 (en) 2022-11-15
US20210076501A1 (en) 2021-03-11
US20200015357A1 (en) 2020-01-09
US10887994B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
KR102059815B1 (ko) 안테나 기판 및 이를 포함하는 안테나 모듈
KR102086364B1 (ko) 반도체 패키지
KR101999608B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102066903B1 (ko) 안테나 모듈
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR102499038B1 (ko) 안테나 모듈
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR20200008886A (ko) 안테나 모듈
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR20190107986A (ko) 팬-아웃 부품 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR101963293B1 (ko) 팬-아웃 반도체 패키지
KR102055594B1 (ko) 팬-아웃 반도체 패키지
KR20190030972A (ko) 팬-아웃 반도체 패키지
KR20200009623A (ko) 팬-아웃 반도체 패키지
KR101982054B1 (ko) 팬-아웃 반도체 패키지
KR102509644B1 (ko) 패키지 모듈
KR20190009062A (ko) 팬-아웃 반도체 패키지 및 패키지 기판
KR102653212B1 (ko) 반도체 패키지
KR102495574B1 (ko) 반도체 패키지
KR102484395B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
GRNT Written decision to grant