KR20190116079A - Solar cell and fabricating of method of the same - Google Patents
Solar cell and fabricating of method of the sameInfo
- Publication number
- KR20190116079A KR20190116079A KR1020190037968A KR20190037968A KR20190116079A KR 20190116079 A KR20190116079 A KR 20190116079A KR 1020190037968 A KR1020190037968 A KR 1020190037968A KR 20190037968 A KR20190037968 A KR 20190037968A KR 20190116079 A KR20190116079 A KR 20190116079A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor substrate
- pattern
- reflection
- solar cell
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 230000003667 anti-reflective effect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 89
- 239000010949 copper Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 태양전지 및 그 제조 방법에 관한 것으로서, 시드막으로부터 형성되는 금속 전극을 포함하는 태양전지 및 그 제조 방법에 관련된 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a method for manufacturing the same, and relates to a solar cell including a metal electrode formed from a seed film and a method for manufacturing the same.
최근 심각한 환경 오염 문제와 화석 에너지 고갈로 인해, 신재생에너지에 대한 필요성 및 관심이 고조되고 있다. 그 중에서도 태양전지는 공해가 적고, 자원이 무한하며 반 영구적인 수명을 가지고 있어 미래 에너지 문제를 해결할 수 있는 무공해 에너지원으로 기대되고 있다.Due to the recent serious pollution problem and the depletion of fossil energy, the need and interest for renewable energy is increasing. Among them, solar cells are expected to be a pollution-free energy source that can solve future energy problems due to low pollution, infinite resources and semi-permanent lifespan.
태양전지는 p-n 접합 다이오드에 빛을 쪼이면 전자가 생성 되는 광기전력 효과(photovoltaic effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 소자로 정의할 수 있다. 태양전지는 접합 다이오드로 사용되는 물질에 따라, 실리콘 태양전지, I-III-VI족 또는 III-V족 화합물로 대표되는 화합물 반도체 태양전지, 염료감응 태양전지, 유기물 태양전지로 나눌 수 있고, 이들에 대한 다양한 연구 개발들이 수행되고 있다. A solar cell may be defined as a device that converts light energy into electrical energy using a photovoltaic effect in which electrons are generated when light is applied to a p-n junction diode. Solar cells can be divided into silicon solar cells, compound semiconductor solar cells, dye-sensitized solar cells, and organic solar cells, which are represented by group I-III-VI or III-V compounds, depending on the materials used as junction diodes. Various research and developments have been carried out.
예를 들어, 대한민국 특허 공개 번호 10-2017-0036596(출원번호: 10-2016-0099473, 출원인: 재단법인대구경북과학기술원)에는, 후면전극과 광흡수층 사이에 산화막 버퍼층을 형성함으로써 후면전극과 광흡수층 사이의 계면 제어를 통해 광전환 효율 및 전지특성이 향상된 박막 태양전지 및 이의 제조방법이 개시된다. 이 밖에도, 태양전지와 관련하여 지속적인 연구 개발들이 이루어지고 있다. For example, in Korean Patent Publication No. 10-2017-0036596 (Application No .: 10-2016-0099473, Applicant: Daegu-Gyeongbuk Institute of Science and Technology), the back electrode and the light absorption layer are formed by forming an oxide buffer layer between the back electrode and the light absorption layer. Disclosed are a thin film solar cell and a method of manufacturing the same, which have improved light conversion efficiency and battery characteristics through interface control therebetween. In addition, there is continuous research and development related to solar cells.
본 발명이 해결하고자 하는 일 기술적 과제는, 제조 공정이 간소화된 태양 전지 및 그 제조 방법을 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a solar cell with a simplified manufacturing process and a method of manufacturing the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, 제조 비용이 감소된 태양 전지 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a solar cell and a manufacturing method thereof with reduced manufacturing cost.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 기존의 생산 장비를 그대로 사용할 수 있는 태양 전지 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a solar cell and a method of manufacturing the same, which can use existing production equipment as it is.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다. The technical problem to be solved by the present invention is not limited to the above.
상술된 기술적 과제들을 해결하기 위해 본 발명은 태양 전지의 제조 방법을 제공한다. In order to solve the above technical problem, the present invention provides a method of manufacturing a solar cell.
일 실시 예에 따르면, 상기 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계, 상기 반도체 기판 상에 반사 방지패턴 및 희생패턴이 순차적으로 적층된 패턴 구조체를 형성하는 단계, 상기 패턴 구조체를 포함하는 상기 반도체 기판 상에 시드막을 형성하는 단계, 상기 희생패턴 상에 형성된 상기 시드막은 제거되고, 상기 반사 방지패턴 사이의 상기 반도체 기판 상부면에는 상기 시드막이 잔존되도록, 상기 희생패턴을 제거하는 단계, 및 상기 반사 방지패턴 사이의 잔존된 상기 시드막 상에 금속 전극을 형성하는 단계를 포함할 수 있다. According to an embodiment, the method of manufacturing the solar cell may include preparing a semiconductor substrate, forming a pattern structure in which anti-reflection patterns and sacrificial patterns are sequentially stacked on the semiconductor substrate, including the pattern structure. Forming a seed film on the semiconductor substrate, removing the seed film formed on the sacrificial pattern, and removing the sacrificial pattern so that the seed film remains on an upper surface of the semiconductor substrate between the anti-reflection patterns; and And forming a metal electrode on the seed layer remaining between the anti-reflection patterns.
일 실시 예에 따르면, 상기 패턴 구조체를 형성하는 단계는, 상기 반도체 기판 상에 반사 방지막을 형성하는 단계, 상기 반사 방지막 상에 희생막을 형성하는 단계, 및 상기 반사 방지막 및 상기 희생막을 패터닝하는 단계를 포함할 수 있다. In example embodiments, the forming of the pattern structure may include forming an antireflection film on the semiconductor substrate, forming a sacrificial film on the antireflection film, and patterning the antireflection film and the sacrificial film. It may include.
일 실시 예에 따르면, 상기 반사 방지막 및 상기 희생막은, 인시츄(in-situ) 공정을 통해 형성되는 것을 포함할 수 있다. According to one embodiment, the anti-reflection film and the sacrificial film may include being formed through an in-situ process.
일 실시 예에 따르면, 상기 반사 방지막 및 상기 희생막은 PECVD 공정으로 형성되는 것을 포함할 수 있다. According to one embodiment, the anti-reflection film and the sacrificial film may include a PECVD process.
일 실시 예에 따르면, 상기 반사 방지막 및 상기 희생막은 레이저를 통하여, 동시에 패터닝되는 것을 포함할 수 있다. According to an embodiment, the anti-reflection film and the sacrificial film may include patterning at the same time through a laser.
일 실시 예에 따르면, 상기 금속 전극은, 도금되어 형성되는 것을 포함할 수 있다. According to an embodiment, the metal electrode may include being plated.
일 실시 예에 따르면, 상기 시드막을 형성하는 단계는, 상기 시드막이, 상기 패턴 구조체 사이에 노출된 상기 반도체 기판의 상부면, 및 상기 패턴 구조체의 상부면을 덮도록 형성되는 것을 포함할 수 있다. In example embodiments, the forming of the seed layer may include forming the seed layer to cover an upper surface of the semiconductor substrate exposed between the pattern structure and an upper surface of the pattern structure.
일 실시 예에 따르면, 상기 반도체 기판을 준비하는 단계는, 제1 도전형 Si 기판을 준비하는 단계, 및 상기 제1 도전형 Si 기판 상에 제2 도전형 도펀트를 도핑하는 단계를 포함할 수 있다. According to an embodiment, preparing the semiconductor substrate may include preparing a first conductive Si substrate, and doping a second conductive dopant on the first conductive Si substrate. .
일 실시 예에 따르면, 상기 반도체 기판을 준비하는 단계 후 상기 적층 구조체를 형성하는 단계 전, 상기 반도체 기판 상에 전도막을 형성하는 단계를 더 포함할 수 있다. According to an embodiment of the present disclosure, the method may further include forming a conductive film on the semiconductor substrate after preparing the semiconductor substrate and before forming the laminate structure.
일 실시 예에 따르면, 상기 전도막은, ITO(Indium Tin Oxide)인 것을 포함할 수 있다. According to an embodiment, the conductive film may include indium tin oxide (ITO).
상술된 기술적 과제들을 해결하기 위해 본 발명은 태양 전지를 제공한다. In order to solve the above technical problem, the present invention provides a solar cell.
일 실시 예에 따르면, 상기 태양 전지는, 반도체 기판, 상기 반도체 기판 상에 배치된 반사 방지패턴, 상기 반사 방지패턴 사이에 노출된 상기 반도체 기판의 상부면을 덮고, 상기 반사 방지패턴 사이에 배치되는 시드막, 및 상기 반사 방지패턴 사이의 상기 시드막 상에 배치되는 금속 전극을 포함할 수 있다. According to an embodiment, the solar cell may cover a semiconductor substrate, an antireflection pattern disposed on the semiconductor substrate, and an upper surface of the semiconductor substrate exposed between the antireflection patterns, and disposed between the antireflection patterns. It may include a seed film, and a metal electrode disposed on the seed film between the anti-reflection pattern.
일 실시 예에 따르면, 상기 금속 전극은, 상기 반사 방지패턴의 적어도 일부를 덮을 수 있다. According to one embodiment, the metal electrode may cover at least a portion of the anti-reflection pattern.
일 실시 예에 따르면, 상기 금속 전극은, 상기 반도체 기판을 덮고 상기 반사 방지패턴을 노출시킬 수 있다. In example embodiments, the metal electrode may cover the semiconductor substrate and expose the anti-reflection pattern.
일 실시 예에 따르면, 상기 반도체 기판의 상부면으로부터 상기 반사 방지막의 상부면까지의 높이는, 상기 반도체 기판의 상부면으로부터 상기 금속 전극의 상부면까지의 높이보다 낮은 것을 포함할 수 있다. According to an embodiment, the height from the top surface of the semiconductor substrate to the top surface of the anti-reflection film may include a height lower than the height from the top surface of the semiconductor substrate to the top surface of the metal electrode.
일 실시 예에 따르면, 상기 반사 방지막은, Si3N4를 포함할 수 있다. According to an embodiment, the anti-reflection film may include Si 3 N 4 .
본 발명의 실시 예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계, 상기 반도체 기판 상에 반사 방지패턴 및 희생패턴이 순차적으로 적층된 패턴 구조체를 형성하는 단계, 상기 패턴 구조체를 포함하는 상기 반도체 기판 상에 시드막을 형성하는 단계, 상기 희생패턴 상에 형성된 상기 시드막은 제거되고, 상기 반사 방지패턴 사이의 상기 반도체 기판 상부면에는 상기 시드막이 잔존되도록, 상기 희생패턴을 제거하는 단계, 및 상기 반사 방지패턴 사이의 잔존된 상기 시드막 상에 상기 금속 전극을 형성하는 단계를 포함할 수 있다. 이에 따라, 기존의 태양전지 제조 공정에 사용되는 장비를 사용하여 공정 시간이 단축되고, 공정 비용이 감소된 태양 전지의 제조 방법이 제공될 수 있다. According to an embodiment of the present invention, a method of manufacturing a solar cell includes: preparing a semiconductor substrate, forming a pattern structure in which an anti-reflection pattern and a sacrificial pattern are sequentially stacked on the semiconductor substrate, including the pattern structure Forming a seed film on the semiconductor substrate, removing the seed film formed on the sacrificial pattern, and removing the sacrificial pattern so that the seed film remains on an upper surface of the semiconductor substrate between the anti-reflection patterns; and The method may include forming the metal electrode on the seed layer remaining between the anti-reflection patterns. Accordingly, a method of manufacturing a solar cell can be provided by shortening a process time and reducing a process cost by using equipment used in a conventional solar cell manufacturing process.
도 1은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법을 설명하는 순서도이다.
도 2 는 본 발명의 제1 실시 예에 따른 태양 전지가 포함하는 반도체 기판을 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 태양 전지가 포함하는 반도체 기판의 제조 방법을 설명하는 순서도이다.
도 4는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 패턴 구조체를 형성하는 공정을 설명하는 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 패턴 구조체의 제조 방법을 구체적으로 설명하는 순서도이다.
도 6 및 도 7은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 시드막 형성 공정 및 희생패턴이 제거 공정을 나타내는 도면이다.
도 8 및 도 9는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 희생패턴이 제거된 후 시드막의 상태를 나타내는 도면이다.
도 10 및 도 11은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 금속 전극의 제조 공정을 나타내는 도면이다.
도 12는 도 11의 A부분을 확대한 도면이다.
도 13은 본 발명의 제2 실시 예에 따른 태양 전지가 포함하는 반도체 기판 및 전도막을 나타내는 도면이다
도 14는 본 발명의 실시 예 1에 따른 태양 전지의 제조과정 중 각 단계 별 구조체를 촬영한 사진이다.
도 15는 본 발명의 실시 예 2에 따른 태양 전지의 제조과정 중 각 단계 별 구조체를 촬영한 사진이다. 1 is a flowchart illustrating a method of manufacturing a solar cell according to a first embodiment of the present invention.
2 is a diagram illustrating a semiconductor substrate included in a solar cell according to a first embodiment of the present invention.
3 is a flowchart illustrating a method of manufacturing a semiconductor substrate included in a solar cell according to a first embodiment of the present invention.
4 is a view for explaining a step of forming a pattern structure in the method of manufacturing a solar cell according to the first embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a pattern structure in the method of manufacturing the solar cell according to the first embodiment of the present invention.
6 and 7 are views illustrating a seed film forming process and a sacrificial pattern removing process in a method of manufacturing a solar cell according to a first embodiment of the present invention.
8 and 9 illustrate a state of the seed film after the sacrificial pattern is removed in the method of manufacturing the solar cell according to the first embodiment of the present invention.
10 and 11 are views illustrating a manufacturing process of a metal electrode in a method of manufacturing a solar cell according to a first embodiment of the present invention.
FIG. 12 is an enlarged view of a portion A of FIG. 11.
13 is a view showing a semiconductor substrate and a conductive film included in a solar cell according to a second embodiment of the present invention.
14 is a photograph of the structure of each step in the manufacturing process of the solar cell according to the first embodiment of the present invention.
15 is a photograph of the structure of each step of the manufacturing process of the solar cell according to the second embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the exemplary embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete, and that the spirit of the present invention can be sufficiently delivered to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In the present specification, when a component is mentioned to be on another component, it means that it may be formed directly on the other component or a third component may be interposed therebetween. In addition, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical contents.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another. Thus, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, the term 'and / or' is used herein to include at least one of the components listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, the singular encompasses the plural unless the context clearly indicates otherwise. In addition, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, element, or combination thereof described in the specification, and one or more other features or numbers, steps, configurations It should not be understood to exclude the possibility of the presence or the addition of elements or combinations thereof. In addition, the term "connection" is used herein to mean both indirectly connecting a plurality of components, and directly connecting.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 1은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법을 설명하는 순서도이고, 도 2 는 본 발명의 제1 실시 예에 따른 태양 전지가 포함하는 반도체 기판을 나타내는 도면이고, 도 3은 본 발명의 제1 실시 예에 따른 태양 전지가 포함하는 반도체 기판의 제조 방법을 설명하는 순서도이다. 1 is a flowchart illustrating a method of manufacturing a solar cell according to a first embodiment of the present invention, FIG. 2 is a view showing a semiconductor substrate included in the solar cell according to the first embodiment of the present invention, and FIG. 1 is a flowchart illustrating a method of manufacturing a semiconductor substrate included in a solar cell according to a first embodiment of the present invention.
도 1 내지 도 3을 참조하면, 반도체 기판(100)이 준비된다(S100). 일 실시 예에 따르면, 상기 반도체 기판을 준비하는 단계는, 제1 도전형 Si 기판(100a)을 준비하는 단계(S110), 및 상기 제1 도전형 Si 기판(100a) 상에 제2 도전형 도펀트를 도핑하는 단계(S120)를 포함할 수 있다. 이에 따라, 상기 제1 도전형 Si 기판 상에 상기 제2 도전형 도펀트가 도핑된 막(100b)이 형성될 수 있다. 즉, 상기 반도체 기판(100)은 상기 제1 도전형 Si 기판(100a) 상에 상기 제2 도전형 도펀트가 도핑된 막(100b)이 순차적으로 적층된 형태일 수 있다. 예를 들어, 상기 제1 도전형 Si 기판(100a)은 P-type Si 기판일 수 있다. 예를 들어, 상기 제2 도전형 도펀트가 도핑된 막(100b)은 N doped Si 막일 수 있다. 1 to 3, a semiconductor substrate 100 is prepared (S100). According to an embodiment, the preparing of the semiconductor substrate may include preparing a first conductivity type Si substrate 100a (S110), and a second conductivity type dopant on the first conductivity type Si substrate 100a. It may include the step of doping (S120). Accordingly, the film 100b doped with the second conductivity type dopant may be formed on the first conductivity type Si substrate. That is, the semiconductor substrate 100 may have a form in which a film 100b doped with the second conductivity type dopant is sequentially stacked on the first conductivity type Si substrate 100a. For example, the first conductivity type Si substrate 100a may be a P-type Si substrate. For example, the second conductive dopant doped film 100b may be an N doped Si film.
도 4는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 패턴 구조체를 형성하는 공정을 설명하는 도면이고, 도 5는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 패턴 구조체의 제조 방법을 구체적으로 설명하는 순서도이다. 4 is a view illustrating a step of forming a pattern structure in a method of manufacturing a solar cell according to a first embodiment of the present invention, Figure 5 is a pattern structure in a method of manufacturing a solar cell according to a first embodiment of the present invention It is a flowchart explaining the manufacturing method of this concretely.
도 1 및 도 4를 참조하면, 상기 반도체 기판(100) 상에 패턴 구조체(300)가 형성될 수 있다(S200). 1 and 4, a pattern structure 300 may be formed on the semiconductor substrate 100 (S200).
도 4 및 도 5를 참조하면, 상기 패턴 구조체(300)를 형성하는 단계(S200)는, 상기 반도체 기판(100) 상에 반사 방지막(310)을 형성하는 단계(S210), 상기 반사 방지막(310) 상에 희생막(320)을 형성하는 단계(S220), 및 상기 반사 방지막(310) 및 상기 희생막(320)을 패터닝하는 단계(S230)를 포함할 수 있다. 예를 들어, 상기 반사 방지막(310)은 Si3N4일 수 있다. 일 실시 예에 따르면, 상기 희생막(320)은 산화물(oxide)을 포함할 수 있다. 예를 들어, 상기 희생막(320)은 SiO2일 수 있다. 4 and 5, in the forming of the pattern structure 300 (S200), forming the anti-reflective film 310 on the semiconductor substrate 100 (S210) and the anti-reflective film 310 Forming a sacrificial layer 320 on the substrate (S220), and patterning the anti-reflection film 310 and the sacrificial layer 320 (S230). For example, the anti-reflection film 310 may be Si 3 N 4 . According to an embodiment, the sacrificial layer 320 may include an oxide. For example, the sacrificial layer 320 may be SiO 2 .
일 실시 예에 따르면, 상기 반사 방지막(310) 및 상기 희생막(320)은 하나의 챔버 내에서 동시에 형성될 수 있다. 예를 들어, 상기 반사 방지막(310) 및 상기 희생막(320)은 PECVD(Plasma-enhanced chemical vapor deposition) 공정으로 인-시츄(In-Situ)로 형성될 수 있다. 상기 반사 방지막(310) 및 상기 희생막(320)은 하나의 챔버 내에서 동시에 형성됨에 따라, 상기 실시 예에 따른 태양 전지의 제조 공정 시간이 단축되는 장점이 있다. According to an embodiment, the anti-reflection film 310 and the sacrificial film 320 may be simultaneously formed in one chamber. For example, the anti-reflection film 310 and the sacrificial layer 320 may be formed in-situ by a plasma-enhanced chemical vapor deposition (PECVD) process. Since the anti-reflection film 310 and the sacrificial film 320 are simultaneously formed in one chamber, the manufacturing process time of the solar cell according to the embodiment is shortened.
상기 반사 방지막(310) 및 상기 희생막(320)은 레이저를 통하여 동시에 패터닝 될 수 있다. 예를 들어, 상기 반사 방지막(310) 및 상기 희생막(320)은 레이저 스크라이빙(laser scribing) 공정으로 동시에 패터닝 될 수 있다. The anti-reflection film 310 and the sacrificial film 320 may be simultaneously patterned through a laser. For example, the anti-reflection film 310 and the sacrificial layer 320 may be simultaneously patterned by a laser scribing process.
일 실시 예에 따르면, 상기 레이저는, 후술되는 시드막(seed layer)이 용이하게 형성되도록, 상기 반도체 기판(100)을 활성화 시킬 수 있다. 이를 위해, 상기 반사 방지막(310) 및 상기 희생막(320) 상에 상기 레이저가 서로 다른 강도로 2회 조사될 수 있다.According to an embodiment, the laser may activate the semiconductor substrate 100 so that a seed layer, which will be described later, is easily formed. To this end, the laser may be irradiated twice on the anti-reflection film 310 and the sacrificial film 320 at different intensities.
예를 들어, 상기 반사 방지막(310) 및 상기 희생막(320) 상에 첫번째 조사되는 상기 레이저의 강도는, 상기 반사 방지막(310) 및 상기 희생막(320) 상에 두번째 조사되는 상기 레이저의 강도보다 강할 수 있다. 즉, 첫번째 조사되는 레이저에 의하여 상기 반사 방지막(310) 및 상기 희생막(320)을 패터닝한 후, 두번째 조사되는 레이저에 의하여 상기 반도체 기판(100)을 활성화시킬 수 있다. For example, the intensity of the laser irradiated first on the anti-reflection film 310 and the sacrificial layer 320 is the intensity of the laser irradiated on the anti-reflection film 310 and the sacrificial layer 320 a second time. It can be stronger. That is, after the patterning of the anti-reflection film 310 and the sacrificial film 320 by the first irradiated laser, the semiconductor substrate 100 may be activated by the second irradiated laser.
상기 반사 방지막(310) 및 상기 희생막(320)은 패터닝되어 반사 방지패턴(310p) 및 희생패턴(320p)이 순차적으로 적층된 패턴 구조체(300)가 형성될 수 있다. 즉, 상기 반도체 기판(100) 상에 상기 반사 방지패턴(310p) 및 상기 희생패턴(320p)이 순차적으로 적층될 수 있다. The anti-reflection film 310 and the sacrificial layer 320 may be patterned to form a pattern structure 300 in which an anti-reflection pattern 310p and a sacrificial pattern 320p are sequentially stacked. That is, the anti-reflection pattern 310p and the sacrificial pattern 320p may be sequentially stacked on the semiconductor substrate 100.
도 6 및 도 7은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 시드막 형성 공정 및 희생패턴이 제거 공정을 나타내는 도면이고, 도 8 및 도 9는 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 희생패턴이 제거된 후 시드막의 상태를 나타내는 도면이다. 6 and 7 are views illustrating a seed film forming process and a sacrificial pattern removing process in a method of manufacturing a solar cell according to a first embodiment of the present invention, and FIGS. 8 and 9 illustrate a first embodiment of the present invention. FIG. 7 is a view illustrating a state of a seed film after a sacrificial pattern is removed in the method of manufacturing a solar cell according to the related art.
도 1, 도 6및 도 7을 참조하면, 상기 패턴 구조체(300)를 포함하는 상기 반도체 기판(100) 상에 시드막(seed layer, 400)이 형성될 수 있다(S300). 일 실시 예에 따르면, 상기 시드막(400)은, 금속 도금을 위하여 제공되는 시드막일 수 있다. 1, 6, and 7, a seed layer 400 may be formed on the semiconductor substrate 100 including the pattern structure 300 (S300). According to an embodiment, the seed film 400 may be a seed film provided for metal plating.
일 실시 예에 따르면, 상기 시드막(400)은 스퍼터링(sputtering) 방법으로 형성될 수 있다. 다른 실시 예에 따르면, 상기 시드막(400)은 무전해 도금법에 의하여 형성될 수 있다. 또 다른 실시 예에 따르면, 상기 시드막(400)은 화학 기상 증착법(CVD), 물리 기상 증착법(PVD), 원자층 증착법(ALD)등으로 형성될 수 있다. According to an embodiment, the seed layer 400 may be formed by a sputtering method. According to another embodiment, the seed layer 400 may be formed by an electroless plating method. According to another embodiment, the seed layer 400 may be formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), or the like.
상기 시드막(400)은 상기 패턴 구조체(300)를 포함하는 상기 반도체 기판(100) 상에 제공됨에 따라, 상기 반도체 기판(100) 및 상기 패턴 구조체(300)를 콘포말하게(conformally) 덮을 수 있다. 구체적으로, 상기 시드막(400)이 스퍼터링 방법으로 형성되는 경우 도 6에 도시된 바와 같이, 상기 반도체 기판(100)의 상부면, 및 상기 희생패턴(320p)의 상부면을 덮을 수 있다. 이와 달리, 상기 시드막(400)이 화학 기상 증착법(CVD), 물리 기상 증착법(PVD), 원자층 증착법(ALD)등으로 형성되는 경우, 도 7에 도시된 바와 같이 상기 반도체 기판(100)의 상부면, 상기 반사 방지패턴(310p) 및 상기 희생패턴(320p)의 측면, 및 상기 희생패턴(320p)의 상부면을 덮을 수 있다. As the seed layer 400 is provided on the semiconductor substrate 100 including the pattern structure 300, the seed layer 400 may conformally cover the semiconductor substrate 100 and the pattern structure 300. have. In detail, when the seed layer 400 is formed by a sputtering method, as illustrated in FIG. 6, an upper surface of the semiconductor substrate 100 and an upper surface of the sacrificial pattern 320p may be covered. In contrast, when the seed film 400 is formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), or the like, as illustrated in FIG. 7, the semiconductor substrate 100 may be formed. An upper surface, a side surface of the anti-reflection pattern 310p and the sacrificial pattern 320p, and an upper surface of the sacrificial pattern 320p may be covered.
일 실시 예에 따르면, 상기 반도체 기판(100)의 상부면에 형성되는 상기 시드막(400)의 두께와, 상기 희생패턴(320p)의 상부면에 형성되는 상기 시드막(400)의 두께는 서로 다를 수 있다. 즉, 상기 반사 방지막(310) 및 상기 희생막(320)이 패터닝되는 단계에서, 상기 반도체 기판(100)이 상기 레이저에 의하여 활성화 됨에 따라, 상기 반도체 기판(100) 상에 배치된 상기 시드막(400)의 영역별 두께가 서로 다를 수 있다. According to an embodiment, the thickness of the seed film 400 formed on the upper surface of the semiconductor substrate 100 and the thickness of the seed film 400 formed on the upper surface of the sacrificial pattern 320p may be different from each other. can be different. That is, as the semiconductor substrate 100 is activated by the laser in the patterning of the anti-reflection film 310 and the sacrificial film 320, the seed film disposed on the semiconductor substrate 100 is formed. The thickness of each region of 400 may be different.
구체적으로, 상기 반도체 기판(100)의 상부면에 형성되는 상기 시드막(400)의 두께는, 상기 희생패턴(320p)의 상부면에 형성되는 상기 시드막(400)의 두께보다 두꺼울 수 있다. 즉, 상술된 바와 같이, 상기 반도체 기판(100)의 상부면은, 상기 레이저에 의해 활성화 됨에 따라 시드막(400)의 두께가 두껍게 형성될 수 있다. In detail, the thickness of the seed layer 400 formed on the upper surface of the semiconductor substrate 100 may be thicker than the thickness of the seed layer 400 formed on the upper surface of the sacrificial pattern 320p. That is, as described above, as the upper surface of the semiconductor substrate 100 is activated by the laser, the thickness of the seed film 400 may be formed thick.
상기 희생패턴(320p)은 제거될 수 있다(S400). 일 실시 예에 따르면, 상기 희생패턴(320p)은 리프트오프(lift-off) 공정으로 제거될 수 있다. 상기 희생패턴(320p)이 제거됨에 따라, 도 8 및 도 9에 도시된 바와 같이 상기 희생패턴(320p) 상에 형성된 상기 시드막(400)은 제거될 수 있다. The sacrificial pattern 320p may be removed (S400). According to an embodiment, the sacrificial pattern 320p may be removed by a lift-off process. As the sacrificial pattern 320p is removed, as illustrated in FIGS. 8 and 9, the seed layer 400 formed on the sacrificial pattern 320p may be removed.
구체적으로, 상술된 바와 같이, 상기 시드막(400)이 스퍼터링 방법으로 형성된 경우, 상기 희생패턴(320p)이 제거됨에 따라, 도 8에 도시된 바와 같이 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면에 상기 시드막(400)이 잔존될 수 있다. 이와 달리, 상기 시드막(400)이 화학 기상 증착법(CVD), 물리 기상 증착법(PVD), 원자층 증착법(ALD)등으로 형성되는 경우, 상기 희생패턴(320p)이 제거됨에 따라, 도 9에 도시된 바와 같이 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면, 및 상기 반사 방지패턴(310p)의 측벽에는 상기 시드막(400)이 잔존될 수 있다. Specifically, as described above, when the seed layer 400 is formed by the sputtering method, as the sacrificial pattern 320p is removed, the semiconductor between the anti-reflection pattern 310p as shown in FIG. 8. The seed film 400 may remain on an upper surface of the substrate 100. In contrast, when the seed layer 400 is formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), or the like, the sacrificial pattern 320p is removed. As illustrated, the seed layer 400 may remain on an upper surface of the semiconductor substrate 100 between the anti-reflection pattern 310p and a sidewall of the anti-reflection pattern 310p.
다시 말해, 상기 시드막(400)이 상기 반도체 기판(100) 및 상기 패턴 구조체(300)를 덮도록 형성된 상태에서, 상기 반사 방지패턴(310p)의 상부면에 형성된 상기 희생패턴(320p)이 제거됨에 따라, 상기 희생패턴(320p)의 측벽 및 상부면에 형성된 상기 시드막(400) 또한 함께 제거될 수 있다. 또한, 상기 반사 방지패턴(310p)의 상부면에 형성된 희생패턴(320p)을 리프트오프 공정으로 제거함에 따라, 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면에는 상기 시드막(400)이 잔존될 수 있다.In other words, while the seed film 400 is formed to cover the semiconductor substrate 100 and the pattern structure 300, the sacrificial pattern 320p formed on the upper surface of the anti-reflection pattern 310p is removed. Accordingly, the seed layer 400 formed on the sidewalls and the top surface of the sacrificial pattern 320p may also be removed. In addition, as the sacrificial pattern 320p formed on the upper surface of the anti-reflection pattern 310p is removed by a lift-off process, the seed layer (the seed layer) may be formed on the upper surface of the semiconductor substrate 100 between the anti-reflection patterns 310p. 400) may remain.
도 10 및 도 11은 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법 중 금속 전극의 제조 공정을 나타내는 도면이고, 도 12는 도 11의 A부분을 확대한 도면이다. 10 and 11 are views illustrating a metal electrode manufacturing process in the solar cell manufacturing method according to the first embodiment of the present invention, and FIG. 12 is an enlarged view of portion A of FIG. 11.
도 10 내지 도 12를 참조하면, 상기 시드막(400) 상에 금속 전극(500)이 형성될 수 있다(S500). 일 실시 예에 따르면, 상기 금속 전극(500)은 도금되어 형성될 수 있다. 예를 들어, 상기 금속 전극(500)은 구리(Cu) 또는 주석(Sn)일 수 있다. 이에 따라, 종래의 은(Ag) 전극을 사용하는 태양 전지와 비교하여 공정 비용이 절감될 수 있다. 10 to 12, a metal electrode 500 may be formed on the seed layer 400 (S500). According to one embodiment, the metal electrode 500 may be formed by plating. For example, the metal electrode 500 may be copper (Cu) or tin (Sn). Accordingly, the process cost can be reduced compared to a solar cell using a conventional silver (Ag) electrode.
구체적으로, 상기 시드막(400)이 스퍼터링 방법으로 형성된 경우, 도 10에 도시된 바와 같이, 상기 금속 전극(500)은 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면에 잔존된 상기 시드막(400)을 통하여 형성될 수 있다. 이와 달리, 상기 시드막(400)이 화학 기상 증착법(CVD), 물리 기상 증착법(PVD), 원자층 증착법(ALD)등으로 형성되는 경우, 도 11에 도시된 바와 같이, 상기 금속 전극(500)은 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면, 및 상기 반사 방지패턴(310p)의 측벽에 잔존된 상기 시드막을 통하여 형성될 수 있다. 이에 따라, 상기 금속 전극(500)은 상기 반도체 기판(100)을 덮고, 상기 반사 방지패턴(310p)을 노출시키도록 형성될 수 있다. In detail, when the seed layer 400 is formed by the sputtering method, as illustrated in FIG. 10, the metal electrode 500 remains on the upper surface of the semiconductor substrate 100 between the anti-reflection patterns 310p. It may be formed through the seed film 400 is made. In contrast, when the seed film 400 is formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), or the like, as shown in FIG. 11, the metal electrode 500 May be formed through an upper surface of the semiconductor substrate 100 between the anti-reflection pattern 310p and the seed layer remaining on sidewalls of the anti-reflection pattern 310p. Accordingly, the metal electrode 500 may be formed to cover the semiconductor substrate 100 and expose the anti-reflection pattern 310p.
또한, 상기 금속 전극(500)은 상기 반도체 기판(100)으로부터 돌출된 형태로 형성될 수 있다. 이때, 상기 반도체 기판(100)의 상부면으로부터 상기 반사 방지막(310p)의 상부면까지의 높이(h1)는, 상기 반도체 기판(100)의 상부면으로부터 상기 금속 전극(500)의 상부면까지의 높이(h2)보다 낮을 수 있다. 즉, 상기 반사 방지막(310p) 및 상기 금속 패턴(500) 모두 상기 반도체 기판(100)으로부터 돌출된 패턴 형태를 갖되, 상기 금속 패턴(500)이 돌출된 높이가 상기 반사 방지막(310p)이 돌출된 높이 보다 높을 수 있다. 또한, 상기 금속 전극(500)은 도금되어 형성됨에 따라, 도 12의 B에 도시된 바와 같이, 상기 반사 방지패턴(310p)의 적어도 일부를 덮을 수 있다. In addition, the metal electrode 500 may be formed to protrude from the semiconductor substrate 100. At this time, the height h 1 from the top surface of the semiconductor substrate 100 to the top surface of the anti-reflection film 310p is from the top surface of the semiconductor substrate 100 to the top surface of the metal electrode 500. May be lower than the height h 2 . That is, both the anti-reflection film 310p and the metal pattern 500 have a pattern shape protruding from the semiconductor substrate 100, and the height at which the metal pattern 500 protrudes is protruding from the anti-reflection film 310p. It can be higher than height. In addition, as the metal electrode 500 is plated and formed, as shown in FIG. 12B, the metal electrode 500 may cover at least a portion of the anti-reflection pattern 310p.
본 발명의 실시 예에 따른 태양 전지의 제조 방법은, 상기 반도체 기판(100)을 준비하는 단계, 상기 반도체 기판(100) 상에 상기 반사 방지패턴(310p) 및 상기 희생패턴(320p)이 순차적으로 적층된 상기 패턴 구조체(300)를 형성하는 단계, 상기 패턴 구조체(300)를 포함하는 상기 반도체 기판(100) 상에 상기 시드막(400)을 형성하는 단계, 상기 희생패턴(320p) 상에 형성된 상기 시드막(400)은 제거되고, 상기 반사 방지패턴(310p) 사이의 상기 반도체 기판(100) 상부면에는 상기 시드막(400)이 잔존되도록, 상기 희생패턴(320p)을 제거하는 단계, 및 상기 반사 방지패턴(320p) 사이의 잔존된 상기 시드막(400) 상에 상기 금속 전극(500)을 형성하는 단계를 포함할 수 있다. 이에 따라, 기존의 태양전지 제조 공정에 사용되는 장비를 사용하여 공정 시간이 단축되고, 공정 비용이 감소된 태양 전지의 제조 방법이 제공될 수 있다. In the method of manufacturing a solar cell according to an embodiment of the present invention, preparing the semiconductor substrate 100, the anti-reflection pattern 310p and the sacrificial pattern 320p are sequentially formed on the semiconductor substrate 100. Forming the stacked pattern structure 300, forming the seed layer 400 on the semiconductor substrate 100 including the pattern structure 300, formed on the sacrificial pattern 320p. Removing the sacrificial pattern 320p such that the seed film 400 is removed and the seed film 400 remains on an upper surface of the semiconductor substrate 100 between the anti-reflection pattern 310p, and The method may include forming the metal electrode 500 on the seed layer 400 remaining between the anti-reflection pattern 320p. Accordingly, a method of manufacturing a solar cell can be provided by shortening a process time and reducing a process cost by using equipment used in a conventional solar cell manufacturing process.
이상, 본 발명의 제1 실시 예에 따른 태양 전지의 제조 방법이 설명되었다. 이하, 전도막(conducting layer)을 더 포함하는 제2 실시 예에 따른 태양 전지의 제조 방법이 도 13을 참조하여 설명된다. In the above, the manufacturing method of the solar cell according to the first embodiment of the present invention has been described. Hereinafter, a method of manufacturing a solar cell according to a second embodiment further including a conducting layer will be described with reference to FIG. 13.
도 13은 본 발명의 제2 실시 예에 따른 태양 전지가 포함하는 반도체 기판 및 전도막을 나타내는 도면이다. 13 is a diagram illustrating a semiconductor substrate and a conductive film included in a solar cell according to a second embodiment of the present invention.
도 13을 참조하면, 상기 제2 실시 예에 따른 태양전지의 제조 방법은 상기 제1 실시 예에 따른 태양전지의 제조 방법과 같을 수 있다. 다만, 상기 제2 실시 예에 따른 태양전지의 제조 방법은, 상기 반도체 기판(100)을 준비하는 단계 후, 상기 적층 구조체(300)를 형성하는 단계 전, 상기 반도체 기판(100) 상에 전도막(200)을 형성하는 단계를 더 포함할 수 있다. Referring to FIG. 13, the manufacturing method of the solar cell according to the second embodiment may be the same as the manufacturing method of the solar cell according to the first embodiment. However, in the method of manufacturing the solar cell according to the second embodiment, after the preparing of the semiconductor substrate 100, before the forming of the laminated structure 300, a conductive film on the semiconductor substrate 100. The method may further include forming 200.
또한, 상기 제2 실시 예에 따른 태양전지의 제조 방법에 사용되는 상기 반도체 기판(100)은 상기 제1 실시 예에 따른 태양전지의 제조 방법에 사용되는 상기 반도체 기판(100)과 서로 다를 수 있다. In addition, the semiconductor substrate 100 used in the solar cell manufacturing method according to the second embodiment may be different from the semiconductor substrate 100 used in the solar cell manufacturing method according to the first embodiment. .
구체적으로, 상기 제2 실시 예에 다른 태양전지의 제조 방법 중 상기 반도체 기판(100)을 준비하는 단계는, 상기 제2 도전형 Si 기판(100a)을 준비하는 단계, 및 상기 제2 도전형 Si 기판(100a) 상에 상기 제1 도전형 도펀트를 도핑하는 단계를 포함할 수 있다. 이에 따라, 상기 제2 도전형 Si 기판 상에 상기 제1 도전형 도펀트가 도핑된 막(100b)이 형성될 수 있다. 즉 상기 반도체 기판(100)은 상기 제2 도전형 Si 기판(100a) 상에 상기 제1 도전형 도펀트가 도핑된 막(100b)이 순차적으로 적층된 형태일 수 있다. 예를 들어, 상기 제1 도전형 Si 기판(100a)은 N-type Si 기판일 수 있다. 예를 들어, 상기 제1 도전형 도펀트가 도핑된 막(100b)은 P doped Si 막일 수 있다. Specifically, in the manufacturing method of the solar cell according to the second embodiment, the preparing of the semiconductor substrate 100 may include preparing the second conductive Si substrate 100a and the second conductive Si. And doping the first conductivity type dopant on the substrate 100a. Accordingly, the film 100b doped with the first conductivity type dopant may be formed on the second conductivity type Si substrate. That is, the semiconductor substrate 100 may have a form in which the film 100b doped with the first conductivity type dopant is sequentially stacked on the second conductivity type Si substrate 100a. For example, the first conductivity type Si substrate 100a may be an N-type Si substrate. For example, the first conductive dopant doped film 100b may be a P doped Si film.
이후, 상기 반도체 기판(100) 상에 전도막(conducting layer, 200)이 형성될 수 있다. 예를 들어 상기 전도막(200)은 ITO(Indium Tin Oxide)일 수 있다. 다시 말해, 상기 제1 실시 예에 따른 태양전지의 제조 방법에서 상술된 바와 같이 P-type Si 기판 상에 N doped Si 막이 적층된 구조의 상기 반도체 기판(100)이 준비되는 경우, 상기 전도막(200)이 생략된 채 태양전지가 제조될 수 있다. 반면, 상기 제2 실시 예에 따른 태양전지의 제조 방법에서 상술된 바와 같이 N-type Si 기판 상에 P doped Si 막이 적층된 구조의 상기 반도체 기판(100)이 준비되는 경우, 상기 반도체 기판(100) 상에 상기 전도막(200)이 형성된 후 태양전지가 제조될 수 있다. Thereafter, a conducting layer 200 may be formed on the semiconductor substrate 100. For example, the conductive film 200 may be indium tin oxide (ITO). In other words, when the semiconductor substrate 100 having a structure in which an N doped Si film is stacked on a P-type Si substrate is prepared as described in the solar cell manufacturing method according to the first embodiment, the conductive film ( The solar cell can be manufactured without the 200). On the other hand, when the semiconductor substrate 100 having a structure in which a P doped Si film is stacked on an N-type Si substrate is prepared as described above in the method of manufacturing a solar cell according to the second embodiment, the semiconductor substrate 100 After the conductive film 200 is formed on the solar cell can be manufactured.
구체적으로, 상기 반도체 기판(100)이 P-type Si 기판 상에 N 도펀트가 도핑된 형태인 경우, 상기 반도체 기판(100)에 빛이 조사됨에 따라 형성되는 전자는 전극으로 용이하게 이동될 수 있다. 하지만, 상기 반도체 기판(100)이 N-type Si 기판 상에 P 도펀트가 도핑된 형태인 경우, 상기 반도체 기판(100)에 빛이 조사됨에 따라 형성되는 전자가 전극으로 용이하게 이동될 수 없다. 이 경우, 상기 전도막(200)은 상기 반도체 기판(100)에서 형성된 전자가 전극으로 용이하게 이동되도록 도와줄 수 있다. Specifically, when the semiconductor substrate 100 is doped with N dopants on a P-type Si substrate, electrons formed as light is irradiated onto the semiconductor substrate 100 may be easily moved to an electrode. . However, when the semiconductor substrate 100 is doped with a P dopant on an N-type Si substrate, electrons formed as light is irradiated onto the semiconductor substrate 100 may not be easily moved to an electrode. In this case, the conductive layer 200 may help the electrons formed in the semiconductor substrate 100 to be easily moved to the electrode.
상기 반도체 기판(100) 상에 상기 전도막(200)이 형성된 이후, 도 4 내지 도 12를 참조하여 설명된 바와 같이, 상기 전도막 (200) 상에 상기 패턴 구조체(300), 상기 시드막(400), 및 상기 금속 전극(500)이 순차적으로 형성되어, 본 발명의 제2 실시 예에 따른 태양전지가 제조될 수 있다. After the conductive film 200 is formed on the semiconductor substrate 100, as described with reference to FIGS. 4 to 12, the pattern structure 300 and the seed film on the conductive film 200 are described. 400, and the metal electrode 500 are sequentially formed, a solar cell according to the second embodiment of the present invention can be manufactured.
이상, 본 발명의 실시 예에 따른 태양전지 및 그 제조 방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 태양전지 및 그 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다. In the above, a solar cell and a method of manufacturing the same according to an embodiment of the present invention have been described. Hereinafter, specific experimental examples and characteristic evaluation results of the solar cell and its manufacturing method according to the embodiment of the present invention will be described.
실시 예 1에 따른 태양 전지 제조Manufacture of solar cell according to Example 1
4 inch wafer가 준비된다. 준비된 wafer 상에 100 nm 두께의 Si3N4 및 200 nm 두께의 SiO2 박막을 순차적으로 형성한 후, 이를 레이저 패터닝하여 wafer 상에 Si3N4 패턴 및 SiO2 패턴이 적층된 패턴 구조체를 제조하였다. 이때, 레이저 패터닝 공정은 펨토초 3파장 레이저 가공 조건에서 수행되었다. 4 inch wafer is ready. 100 nm thick Si 3 N 4 and 200 nm thick SiO 2 thin films were sequentially formed on the prepared wafer, and then laser patterned to form a pattern structure in which a Si 3 N 4 pattern and a SiO 2 pattern were stacked on the wafer. It was. At this time, the laser patterning process was performed under femtosecond three wavelength laser processing conditions.
패턴 구조체가 제조된 이후, 패턴 구조체 상에 50 nm두께의 TiN 박막 및 50 nm두께의 Cu 박막을 스퍼터링(sputtering) 방법으로 증착하여 시드층(seed layer)을 형성하였다. 시드층이 형성된 이후, 리프트오프(lift-off)공정을 통해 Si3N4 패턴 상의 SiO2 패턴 및 시드층은 제거하고, Si3N4 패턴 사이 및 wafer 상부면에 있는 시드층은 잔존시켰다. 이때, 리프트오프 공정은 0.1 vol% DHF solution을 제공한 후, 초음파로 세척하는 방법으로 수행되었다. After the pattern structure was prepared, a 50 nm thick TiN thin film and a 50 nm thick Cu thin film were deposited by sputtering to form a seed layer. After the seed layer was formed, the SiO 2 pattern and the seed layer on the Si 3 N 4 pattern were removed through a lift-off process, and the seed layer between the Si 3 N 4 patterns and the upper surface of the wafer remained. At this time, the lift-off process was performed by a method of washing with ultrasonic wave after providing 0.1 vol% DHF solution.
최종적으로, 시드층에 Cu를 500 nm ~ 1 μm의 두께로 도금하여, 상기 실시 예 1에 따른 태양 전지를 제조하였다. Finally, Cu was plated on the seed layer at a thickness of 500 nm to 1 μm, thereby manufacturing a solar cell according to Example 1 above.
도 14는 본 발명의 실시 예 1에 따른 태양 전지의 제조과정 중 각 단계 별 구조체를 촬영한 사진이다. 14 is a photograph of the structure of each step in the manufacturing process of the solar cell according to the first embodiment of the present invention.
도 14의 (a)를 참조하면, 상기 실시 예 1에 따른 태양 전지의 제조과정 중 준비되는 4 inch water를 촬영하여 나타내었고, 도 14의 (b)를 참조하면, wafer 상에 Si3N4 박막이 형성된 상태를 촬영하여 나타내었고, 도 14의 (c)를 참조하면, Si3N4 박막 상에 SiO2 박막이 형성된 상태를 촬영하여 나타내었고, 도 14의 (d)를 참조하면, Si3N4 박막 및 SiO2 박막이 레이저 패터닝되어 형성된 패턴 구조체를 촬영하여 나타내었고, 도 14의 (e)를 참조하면, 패턴 구조체 상에 시드층이 형성된 상태를 촬영하여 나타내었고, 도 14의 (f)를 참조하면, 리프트오프 공정 이후 구리(Cu)가 도금된 상태를 촬영하여 나타내었다. When Referring to (a) of 14, were shown to up to 4 inch water is prepared in the manufacturing process of the solar cell according to the first embodiment, with reference to (b) of Figure 14, on the wafer Si 3 N 4 The state in which the thin film was formed was photographed and shown. Referring to FIG. 14C, the state in which the SiO 2 thin film was formed on the Si 3 N 4 thin film was photographed and illustrated in FIG. 14D. The pattern structure formed by laser patterning the 3 N 4 thin film and the SiO 2 thin film is photographed and shown. Referring to FIG. 14E, the state in which the seed layer is formed on the pattern structure is photographed and illustrated in FIG. Referring to f), after the lift-off process, the copper (Cu) plated state is photographed.
도 14의 (a) 내지 (c)를 통해 알 수 있듯이, wafer 상에 Si3N4 박막 및 SiO2 박막이 용이하게 형성되는 것을 확인할 수 있었다. 또한, 도 14의 (d) 및 (e)를 통해 알 수 있듯이, Si3N4 박막 및 SiO2 박막이 레이저 패터닝 됨에 따라 패턴 구조체가 형성되고, 패턴 구조체 상에 시드층이 용이하게 형성된 것을 확인할 수 있었다. 또한, 도 14의 (f)를 통해 알 수 있듯이, 시드층 상에 구리(Cu)가 도금됨에 따라 구리 패턴이 용이하게 형성되는 것을 확인할 수 있었다. As can be seen from (a) to (c) of Figure 14, it was confirmed that the Si3N4 thin film and SiO2 thin film is easily formed on the wafer. In addition, as can be seen through (d) and (e) of FIG. 14, as the Si 3 N 4 thin film and the SiO 2 thin film are laser patterned, a pattern structure is formed, and a seed layer is easily formed on the pattern structure Could. In addition, as can be seen through (f) of Figure 14, it was confirmed that the copper pattern is easily formed as the copper (Cu) is plated on the seed layer.
실시 예 2에 따른 태양 전지 제조Manufacture of solar cell according to Example 2
Oxide 마스크가 준비된다. 준비된 Oxide 마스크 상에 레이저를 이용하여 패턴을 제작한 후, 형성된 패턴상에 구리(Cu)층을 증착하고, 리프트오프(lift-off) 공정을 통해 구리(Cu) 패턴을 형성하여, 실시 예 2에 따른 태양 전지를 제조하였다. Oxide mask is prepared. After fabricating a pattern on the prepared oxide mask using a laser, a copper (Cu) layer is deposited on the formed pattern, and a copper (Cu) pattern is formed through a lift-off process, Example 2 According to the solar cell was prepared.
도 15는 본 발명의 실시 예 2에 따른 태양 전지의 제조과정 중 각 단계 별 구조체를 촬영한 사진이다. 15 is a photograph of the structure of each step of the manufacturing process of the solar cell according to the second embodiment of the present invention.
도 15의 (a)를 참조하면, Oxide 마스크 상에 패턴이 형성된 상태를 촬영하여 나타내었고, 도 15의 (b) 및 (c)를 참조하면, 패턴 상에 구리층을 증착한 후, 리프트오프 공정을 통해 구리 패턴이 제작된 상태를 촬영하여 나타내었다. Referring to FIG. 15A, a state in which a pattern is formed on the oxide mask is photographed and shown. Referring to FIGS. 15B and 15C, after the copper layer is deposited on the pattern, the lift-off is performed. The state where the copper pattern was produced through the process is shown by photographing.
도 15의 (a)를 통해 알 수 있듯이, 레이터 패터닝 공정을 통해 Oxide 마스크 상에 패턴이 용이하게 형성되는 것을 확인할 수 있었다. 또한, 도 15의 (b) 및 (c)를 통해 알 수 있듯이, 구리(Cu)층을 증착하고, 리프트오프(lift-off) 공정을 수행하는 방법으로, 구리 패턴이 용이하게 형성되는 것을 확인할 수 있었다. As can be seen from (a) of FIG. 15, it can be seen that a pattern is easily formed on the oxide mask through the radar patterning process. In addition, as can be seen through (b) and (c) of Figure 15, by depositing a copper (Cu) layer, and performing a lift-off (lift-off) process, it is confirmed that the copper pattern is easily formed. Could.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As mentioned above, although this invention was demonstrated in detail using the preferable embodiment, the scope of the present invention is not limited to a specific embodiment, Comprising: It should be interpreted by the attached Claim. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
100: 반도체 기판
200: 전도막
300: 패턴 구조체
310, 310p: 반사 방지막, 반사 방지패턴
320, 320p: 희생막, 희생패턴
400: 시드막
500: 금속 전극100: semiconductor substrate
200: conductive film
300: pattern structure
310, 310p: antireflection film, antireflection pattern
320, 320p: sacrificial film, sacrificial pattern
400: seed film
500: metal electrode
Claims (15)
상기 반도체 기판 상에 반사 방지패턴 및 희생패턴이 순차적으로 적층된 패턴 구조체를 형성하는 단계;
상기 패턴 구조체를 포함하는 상기 반도체 기판 상에 시드막을 형성하는 단계;
상기 희생패턴 상에 형성된 상기 시드막은 제거되고, 상기 반사 방지패턴 사이의 상기 반도체 기판 상부면에는 상기 시드막이 잔존되도록, 상기 희생패턴을 제거하는 단계; 및
상기 반사 방지패턴 사이의 잔존된 상기 시드막 상에 금속 전극을 형성하는 단계를 포함하는 태양 전지의 제조 방법.
Preparing a semiconductor substrate;
Forming a pattern structure in which anti-reflection patterns and sacrificial patterns are sequentially stacked on the semiconductor substrate;
Forming a seed film on the semiconductor substrate including the pattern structure;
Removing the sacrificial pattern so that the seed film formed on the sacrificial pattern is removed and the seed film remains on an upper surface of the semiconductor substrate between the anti-reflection patterns; And
Forming a metal electrode on the remaining seed film between the anti-reflection patterns.
상기 패턴 구조체를 형성하는 단계는,
상기 반도체 기판 상에 반사 방지막을 형성하는 단계;
상기 반사 방지막 상에 희생막을 형성하는 단계; 및
상기 반사 방지막 및 상기 희생막을 패터닝하는 단계를 포함하는 태양 전지의 제조 방법.
According to claim 1,
Forming the pattern structure,
Forming an anti-reflection film on the semiconductor substrate;
Forming a sacrificial film on the anti-reflection film; And
Patterning the anti-reflection film and the sacrificial film.
상기 반사 방지막 및 상기 희생막은, 인시츄(in-situ) 공정을 통해 형성되는 것을 포함하는 태양 전지의 제조 방법.
The method of claim 2,
The anti-reflection film and the sacrificial film are formed through an in-situ process.
상기 반사 방지막 및 상기 희생막은 PECVD 공정으로 형성되는 것을 포함하는 태양 전지의 제조 방법.
The method of claim 3, wherein
The anti-reflection film and the sacrificial film is a method of manufacturing a solar cell comprising a PECVD process.
상기 반사 방지막 및 상기 희생막은 레이저를 통하여, 동시에 패터닝되는 것을 포함하는 태양 전지의 제조 방법.
The method of claim 2,
And the anti-reflection film and the sacrificial film are patterned at the same time through a laser.
상기 금속 전극은, 도금되어 형성되는 것을 포함하는 태양 전지의 제조 방법.
The method of claim 2,
The metal electrode is a method of manufacturing a solar cell comprising being formed by plating.
상기 시드막을 형성하는 단계는,
상기 시드막이, 상기 패턴 구조체 사이에 노출된 상기 반도체 기판의 상부면, 및 상기 패턴 구조체의 상부면을 덮도록 형성되는 것을 포함하는 태양 전지의 제조 방법.
According to claim 1,
Forming the seed film,
And the seed film is formed to cover an upper surface of the semiconductor substrate exposed between the pattern structure and an upper surface of the pattern structure.
상기 반도체 기판을 준비하는 단계는,
제1 도전형 Si 기판을 준비하는 단계; 및
상기 제1 도전형 Si 기판 상에 제2 도전형 도펀트를 도핑하는 단계를 포함하는 태양 전지의 제조 방법.
According to claim 1,
Preparing the semiconductor substrate,
Preparing a first conductivity type Si substrate; And
Doping a second conductivity type dopant on the first conductivity type Si substrate.
상기 반도체 기판을 준비하는 단계 후 상기 적층 구조체를 형성하는 단계 전,
상기 반도체 기판 상에 전도막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
According to claim 1,
After the step of preparing the semiconductor substrate before the step of forming the laminated structure,
The method of manufacturing a solar cell further comprising the step of forming a conductive film on the semiconductor substrate.
상기 전도막은, ITO(Indium Tin Oxide)인 것을 포함하는 태양 전지의 제조 방법.
The method of claim 9,
The conductive film is a manufacturing method of a solar cell comprising an indium tin oxide (ITO).
상기 반도체 기판 상에 배치된 반사 방지패턴;
상기 반사 방지패턴 사이에 노출된 상기 반도체 기판의 상부면을 덮고, 상기 반사 방지패턴 사이에 배치되는 시드막; 및
상기 반사 방지패턴 사이의 상기 시드막 상에 배치되는 금속 전극을 포함하는 태양 전지.
Semiconductor substrates;
An anti-reflection pattern disposed on the semiconductor substrate;
A seed layer covering an upper surface of the semiconductor substrate exposed between the antireflection patterns and disposed between the antireflection patterns; And
And a metal electrode disposed on the seed layer between the anti-reflection patterns.
상기 금속 전극은, 상기 반사 방지패턴의 적어도 일부를 덮는 태양 전지.
The method of claim 11, wherein
The metal electrode covers at least a portion of the anti-reflection pattern.
상기 금속 전극은, 상기 반도체 기판을 덮고 상기 반사 방지패턴을 노출시키는 태양 전지.
The method of claim 11, wherein
The metal electrode covers the semiconductor substrate and exposes the antireflection pattern.
상기 반도체 기판의 상부면으로부터 상기 반사 방지막의 상부면까지의 높이는, 상기 반도체 기판의 상부면으로부터 상기 금속 전극의 상부면까지의 높이보다 낮은 것을 포함하는 태양 전지.
The method of claim 11, wherein
The height from the upper surface of the semiconductor substrate to the upper surface of the anti-reflection film is lower than the height from the upper surface of the semiconductor substrate to the upper surface of the metal electrode.
상기 반사 방지막은, Si3N4를 포함하는 금속 도금 패턴.
The method of claim 11, wherein
The anti-reflection film is a metal plating pattern containing Si 3 N 4 .
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20180038878 | 2018-04-03 | ||
| KR1020180038878 | 2018-04-03 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20190116079A true KR20190116079A (en) | 2019-10-14 |
| KR102267611B1 KR102267611B1 (en) | 2021-06-21 |
| KR102267611B9 KR102267611B9 (en) | 2021-11-12 |
Family
ID=68171813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190037968A KR102267611B1 (en) | 2018-04-03 | 2019-04-01 | Solar cell and fabricating of method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102267611B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100847985B1 (en) * | 2007-06-25 | 2008-07-22 | 삼성전자주식회사 | Method of preparing metal line |
| KR20080075156A (en) * | 2005-11-07 | 2008-08-14 | 어플라이드 머티어리얼스, 인코포레이티드 | Photovoltaic contact and wiring formation |
| KR101071546B1 (en) * | 2011-04-26 | 2011-10-10 | 주식회사 톱텍 | Solar cell manufacturing method and the solar cell manufactured using the method |
| JP2015527744A (en) * | 2012-08-23 | 2015-09-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Method for manufacturing electrical contacts of semiconductor elements |
| KR20170036596A (en) | 2015-09-24 | 2017-04-03 | 재단법인대구경북과학기술원 | A solar cell comprising CZTS Thin film with a oxide buffer layer and a method of manufacturing the same |
-
2019
- 2019-04-01 KR KR1020190037968A patent/KR102267611B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080075156A (en) * | 2005-11-07 | 2008-08-14 | 어플라이드 머티어리얼스, 인코포레이티드 | Photovoltaic contact and wiring formation |
| KR100847985B1 (en) * | 2007-06-25 | 2008-07-22 | 삼성전자주식회사 | Method of preparing metal line |
| KR101071546B1 (en) * | 2011-04-26 | 2011-10-10 | 주식회사 톱텍 | Solar cell manufacturing method and the solar cell manufactured using the method |
| JP2015527744A (en) * | 2012-08-23 | 2015-09-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Method for manufacturing electrical contacts of semiconductor elements |
| KR20170036596A (en) | 2015-09-24 | 2017-04-03 | 재단법인대구경북과학기술원 | A solar cell comprising CZTS Thin film with a oxide buffer layer and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102267611B1 (en) | 2021-06-21 |
| KR102267611B9 (en) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224441B2 (en) | Solar cell and method of manufacturing the same | |
| KR100974226B1 (en) | Backside surface passivation and reflection layer for Si solar cell by high-k dielectrics | |
| KR101110825B1 (en) | Interdigitated back contact solar cell and manufacturing method thereof | |
| JP6106403B2 (en) | Photoelectric conversion element and method for producing photoelectric conversion element | |
| US20100147378A1 (en) | Solar cell and method of manufacturing the same | |
| US9640673B2 (en) | Solar cell and manufacturing method thereof | |
| KR101948206B1 (en) | thin film type solar cell and the fabrication method thereof | |
| KR101498619B1 (en) | Method of preparing electrode of solar cell and Solar cell using the said method | |
| KR20120023391A (en) | Solar cell and manufacturing method thereof | |
| JP2010183080A (en) | Solar cell and method for manufacturing the same | |
| KR101768907B1 (en) | Method of fabricating Solar Cell | |
| US20120264253A1 (en) | Method of fabricating solar cell | |
| KR101128838B1 (en) | Solar cell and manufacturing method thereof | |
| JP2001203376A (en) | Solar cell | |
| KR20120079591A (en) | Solar cell and manufacturing method thereof | |
| JP2014072209A (en) | Photoelectric conversion element and photoelectric conversion element manufacturing method | |
| KR101135590B1 (en) | Solar cell and method for manufacturing the same | |
| KR20200061479A (en) | Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same | |
| KR102267611B1 (en) | Solar cell and fabricating of method of the same | |
| TW201442260A (en) | Solar cell and manufacturing method thereof | |
| KR101588458B1 (en) | Solar cell and manufacturing mehtod of the same | |
| JP2014183073A (en) | Photoelectric conversion element and method of manufacturing photoelectric conversion element | |
| JP2013168605A (en) | Manufacturing method of solar cell | |
| KR101995834B1 (en) | Solar cell and manufacturing method thereof | |
| KR102218629B1 (en) | Silicon solar cell including a carrier seletive thin layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction |