CN110047549B - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN110047549B
CN110047549B CN201811103543.0A CN201811103543A CN110047549B CN 110047549 B CN110047549 B CN 110047549B CN 201811103543 A CN201811103543 A CN 201811103543A CN 110047549 B CN110047549 B CN 110047549B
Authority
CN
China
Prior art keywords
memory
block
source line
read operation
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811103543.0A
Other languages
English (en)
Other versions
CN110047549A (zh
Inventor
安致昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110047549A publication Critical patent/CN110047549A/zh
Application granted granted Critical
Publication of CN110047549B publication Critical patent/CN110047549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储器***及其操作方法。该存储器***包括：存储器装置，包括多个存储块，存储器装置对多个存储块之中的所选择存储块执行读取操作；以及存储器控制器，控制存储器装置执行读取操作，其中基于与所选择存储块的源极线共享块的擦除数量有关的信息来控制读取操作的初始导通时段。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2018年1月17日提交的申请号为10-2018-0006169的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种存储器***及其操作方法。特别地，实施例涉及一种能够防止存储器装置中的读取干扰的存储器***以及该存储器***的操作方法。
背景技术
计算机环境范例已经转变至能够随时随地使用计算***的普适计算环境。因此，诸如移动电话、数码相机及笔记本计算机等的便携式电子装置的使用已经快速增长。通常，这些便携式电子装置可包括使用存储器装置的存储器***，即数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
因为不存在机械驱动部件，所以使用存储器装置的数据存储装置具有诸如优异的稳定性和耐用性、高信息访问速度和低功耗等的优点。具有这种优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态硬盘(SSD)等。
发明内容
实施例提供了一种能够在读取操作中通过有效地去除保留在所选择存储块的沟道中的空穴来提高电特性的存储器***及存储器***的操作方法。
根据本公开的方面，提供了一种存储器***，包括：包括多个存储块的存储器装置，存储器装置对多个存储块之中的所选择存储块执行读取操作；以及存储器控制器，控制存储器装置执行读取操作，其中基于与所选择存储块的源极线共享块的擦除数量有关的信息来控制读取操作的初始导通时段。
根据本公开的方面，提供了一种存储器***，包括：包括多个存储块的存储器装置；以及存储器控制器，响应于来自主机的请求，控制存储器装置执行读取操作，其中在对多个存储块之中的所选择存储块的读取操作中，当所选择存储块的源极线共享块的擦除数量大于设置数量时，存储器控制器将初始导通时段设置为第一时间，并且当所选择存储块的源极线共享块的擦除数量小于或等于设置数量时，将初始导通时段设置为第二时间。
根据本公开的方面，提供了一种操作存储器***的方法，该方法包括：读取与多个存储块之中的、待被执行读取操作的所选择存储块的源极线共享块的擦除数量有关的信息；基于与擦除数量有关的信息，设置所选择存储块的初始导通时段；在初始导通时段期间向所选择存储块施加导通电压；并且向所选择存储块施加读取电压。
根据本公开的方面，提供了一种操作存储器***，包括：存储器装置，具有存储块和与该存储块共享源极线的多个源极线共享块；以及控制器：在每次擦除操作，控制存储器装置更新对源极线共享块执行的擦除操作的数量；并且当将对存储块执行读取操作时，根据擦除操作的数量，控制存储器装置以调整读取操作的初始导通时段。
附图说明
现将参照附图更全面地描述各个实施例；然而，本公开的元件和特征可以与本文所示或所述的元件和特征不同地来布置或配置。因此，本发明不限于本文阐述的实施例。相反地，提供这些实施例以使本公开彻底且完整，并且将实施例的范围充分地传达给本领域的技术人员。
在附图中，为了说明清楚，附图的尺寸可被夸大。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的存储器***的示图。
图2是示出图1的存储器装置的示图。
图3是示出图2的存储块的示图。
图4是示出三维配置的存储块的实施例的示图。
图5是示出三维配置的存储块的另一实施例的示图。
图6是示出根据本公开的实施例的存储器***的读取操作的流程图。
图7是示出根据本公开的实施例的存储器***的读取操作的电压波形图。
图8是示出根据本公开的实施例的存储器***的读取操作的串的截面图。
图9是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
图10是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
图11是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
图12是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
具体实施方式
在下面的详细描述中，仅通过示例的方式示出和描述本公开的实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，所述实施例可以各种不同的方式修改。因此，附图和描述在本质上被认为是说明性的而非限制性的。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接连接或联接到另一元件，或者利用***的一个或多个元件而间接连接或联接到另一元件。另外，除非另有说明或上下文另有指示，否则当元件被称为“包括”部件时，这表示该元件可进一步包括一个或多个其它部件，而非排除这些其它部件。而且，在整个本公开中，对“实施例”等的参考不一定仅针对一个实施例，并且对“实施例”等的不同参考不一定针对相同的实施例。
图1是示出根据本公开的实施例的存储器***的示图。
参照图1，存储器***1000可包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可通过使用诸如以下的接口协议来与存储器***1000通信：***组件互连-高速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。主机2000与存储器***1000之间的接口协议不限于上述示例；相反地，可使用诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)的其它接口协议中的一种。
存储器控制器1200可控制存储器***1000的全部操作，并且控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。而且，存储器控制器1200可存储包括在存储器装置1100中的主存储块和子存储块的信息，并且选择存储器装置1100，以根据为编程操作而加载的数据量而对主存储块或子存储块执行编程操作。在一些实施例中，存储器装置1100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)以及闪速存储器。
在存储器装置1100的读取操作中，存储器控制器1200可基于源极线共享块的当前擦除数量来控制所选择存储块在读取操作期间的初始导通时段，其中源极线共享块的当前擦除数量源自所选择存储块的先前读取操作。源极线共享块是与所选择存储块共享源极线的一个或多个存储块。
与源极线共享块的擦除数量有关的信息可被存储在存储器装置1100的***块110S中。在读取操作中，可读取存储在***块110S中的、与源极线共享块的擦除数量有关的信息，然后将与源极线共享块的擦除数量有关的信息存储在存储器控制器1200的擦除数量信息寄存器1210中。
存储器控制器1200可基于存储在擦除数量信息寄存器1210中的、与源极线共享块的擦除数量有关的信息来控制所选择存储块的读取操作期间的初始导通时段。
存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。存储器装置1100可被配置成包括多个存储块，并且多个存储块之中的至少一个存储块可被定义为***块110S。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100可包括***电路200，其被配置成执行将数据存储在存储器单元阵列100中的编程操作、输出所存储的数据的读取操作和擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，控制逻辑300在(图1的)存储器控制器1200的控制下控制***电路200。
存储器单元阵列100可包括多个存储块MB1至MBk(k为正整数)110S和110。局部线LL和位线BL1至BLn(n为正整数)可联接到存储块MB1至MBk 110。例如，局部线LL可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。而且，局部线LL可进一步包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚设(dummy)线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可包括字线、漏极选择线、源极选择线以及源极线SL。例如，局部线LL可进一步包括虚设线。例如，局部线LL可进一步包括管线。局部线LL可分别联接到存储块MB1至MBk110，位线BL1至BLn可共同联接到存储块MB1至MBk 110。存储块MB1至MBk 110可被实施成二维或三维结构。例如，存储器单元可在具有二维结构的存储块110中沿平行于衬底的方向布置。例如，存储器单元可在具有三维结构的存储块110中沿垂直于衬底的方向布置。多个存储块MB1至MBk中的至少一个存储块(例如，MB1 110S)可被定义为***块，并且与源极线共享块的当前擦除数量有关的信息被存储在***块中，其中源极线共享块的当前擦除数量源自存储块MB2至MBk 110中的每一个的先前读取操作。例如，将与存储块MB2的源极线共享块的擦除数量有关的信息作为与存储块MB2共享源极线的存储块的当前擦除数量而存储在***块中，其中与存储块MB2共享源极线的存储块的当前擦除数量源自存储块MB2的最近读取操作。更一般地，将与存储块MBk的源极线共享块的擦除数量有关的信息作为与存储块MBk共享源极线的存储块的当前擦除数量而存储在***块中，其中与存储块MBk共享源极线的存储块的当前擦除数量源自存储块MBk的最近读取操作的。每一个所存储的擦除数量被连续地或周期性地更新。
***电路200可被配置成在控制逻辑300的控制下执行对所选择存储块110的编程操作、读取操作和擦除操作。例如，在控制逻辑300的控制下，***电路200可将验证和通过电压提供给第一选择线、第二选择线和字线，选择性地使第一选择线、第二选择线和字线放电，并且验证与字线之中的所选择字线联接的存储器单元。例如，***电路200可包括电压产生电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压产生电路210可响应于操作信号OP_CMD而产生用于编程操作、读取操作和擦除操作的各种操作电压Vop。而且，电压产生电路210可响应于操作信号OP_CMD而选择性地使局部线LL放电。例如，在控制逻辑300的控制下，电压产生电路210可产生编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
行解码器220可响应于行地址RADD将操作电压Vop传输到与所选择存储块110联接的局部线LL。
页面缓冲器组230可包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn 231。页面缓冲器PB1至PBn 231可响应于页面缓冲器控制信号PBSIGNALS进行操作。例如，在读取或验证操作中，页面缓冲器PB1至PBn 231可临时存储通过位线BL1至BLn接收的数据，或者感测位线BL1至BLn的电压或电流。而且，在读取操作中，当一个读取电压被施加到局部线LL之中的所选择局部线时，页面缓冲器PB1至PBn231可使用根据存储器单元的编程状态的单元电流差来感测三个或更多个编程状态。
列解码器240可响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可通过数据线DL与页面缓冲器231交换数据，或者可通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从存储器控制器(图1的1200)接收的命令CMD和地址ADD传输到控制逻辑300，或者与列解码器240通信数据DATA。
在读取操作和验证操作中，通过/失败检查电路260可响应于允许位VRY_BIT<#>而生成参考电流，并且通过将从页面缓冲器组230接收的感测电压VPB与由参考电流产生的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
源极线驱动器270可通过源极线SL联接到存储器单元阵列100中的存储器单元，并且控制源极节点的电压。作为示例，在读取或验证操作中，源极线驱动器270可将存储器单元的源极节点电联接到接地节点。而且，在编程操作中，源极线驱动器270可将接地电压施加到存储器单元的源极节点。在擦除操作中，源极线驱动器270可将擦除电压施加到存储器单元的源极节点。源极线驱动器270可从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL来控制源极节点的电压。
控制逻辑300可响应于命令CMD和地址ADD，通过输出操作信号OP_CMD、行地址RADD、列地址CADD、源极线控制信号CTRL_SL、页面缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制***电路200。而且，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作已经通过还是失败。
在所选择存储块的读取操作中，根据本公开的实施例的存储器装置1100优选地读取存储在***块110S中的、与所选择存储块的源极线共享块的擦除数量有关的信息，并将读取的信息输出到图1的存储器控制器1200。然后，在存储器控制器1200的控制下，对多个存储块MB1至MBk 110之中的所选择存储块执行读取操作，并且在存储器控制器1200的控制下，将读取操作期间的初始导通时段设置为第一时间或比第一时间短的第二时间。
图3是示出图2的存储块的示图。
参照图3，在存储块110中，平行布置的多个字线可联接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块110可包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可分别联接到串ST，并且源极线SL可共同联接到串ST。串ST可彼此相同地配置，因此，将作为示例详细描述联接到第一位线BL1的串ST。
串ST可包括彼此串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST中可包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且一个串ST中可包括多于附图中所示的十六个存储器单元(F1至F16)。
源极选择晶体管SST的源极可联接到源极线SL，漏极选择晶体管DST的漏极可联接到第一位线BL1。存储器单元F1至F16可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且包括在不同串ST中的存储器单元F1至F16的栅极可联接到多个字线WL1至WL16。不同串ST中的存储器单元之中的、联接到相同字线的存储器单元组可以是物理页面PPG。因此，存储块110可包括数量对应于字线WL1至WL16的数量的物理页面PPG。
一个存储器单元(F1至F16中的每一个)可存储一位数据。这通常被称为单层单元(SLC)。在这种情况下，一个物理页面PPG可存储一个逻辑页面(LPG)数据。一个LPG数据可包括数量与一个物理页面PPG中包括的单元数量对应的数据位。另外，一个存储器单元可存储两位或更多位数据。这通常被称为多层单元。在这种情况下，一个物理页面PPG可存储两个或多个LPG数据。
图4是示出三维配置的存储块的实施例的示图。
参照图4，存储器单元阵列100可包括多个存储块MB1至MBk110。存储块110可包括多个串ST11至ST1m和ST21至ST2m。在实施例中，多个串ST11至ST1m和ST21至ST2m中的每一个可被形成为“U”形。在存储块110中，可在行方向(X方向)上布置m个串。在图4中，示出了在列方向(Y方向)上布置两个串。然而，这是为了说明清楚；可在列方向(Y方向)上布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可具有彼此相似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可包括沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层。例如，可在每一个串中提供用于提供沟道层的柱(pillar)。例如，可在每一个串中设置用于提供沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层中的至少一个的柱。
每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的串的源极选择晶体管可联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管联接到不同的源极选择线。在图4中，第一行中的串ST11至ST1m的源极选择晶体管可联接到第一源极选择线SSL1。第二行的串ST21至ST2m的源极选择晶体管可联接到第二源极选择线SSL2。
在另一实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同联接到一个源极选择线。
每一个串的第一至第n存储器单元MC1至MCn可联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp与第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可被顺序地布置在垂直方向(Z方向)上，并且彼此串联联接在源极选择晶体管SST和管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn可被顺序地布置在垂直方向(Z方向)上，并且彼此串联联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn可通过管道晶体管PT而彼此联接。每一个串的第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚拟存储器单元。当设置虚拟存储器单元时，可以稳定地控制相应串的电压或电流。每一个串的管道晶体管PT的栅极可联接到管线PL。
每一个串的漏极选择晶体管DST可联接到位线和存储器单元MCp+1至MCn。布置在行方向上的串可联接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管可联接到第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管可联接到第二漏极选择线DSL2。
布置在列方向上的串可联接到在列方向上延伸的位线。在图4中，第一列的串ST11和ST21可联接到第一位线BL1。第m列的串ST1m和ST2m可联接到第m位线BLm。
布置在行方向上的串之中的、联接到相同字线的存储器单元可构成一个页面。例如，第一行的串ST11至ST1m之中的、联接到第一字线WL1的存储器单元可构成一个页面。第二行的串ST21至ST2m之中的、联接到第一字线WL1的存储器单元可构成另一页面。当漏极选择线DSL1和DSL2中的任何一个被选择时，布置在一个行方向上的串可被选择。当字线WL1至WLn中的任何一个被选择时，所选择串之中的一个页面可被选择。
图5是示出三维配置的存储块的另一实施例的示图。
参照图5，存储器单元阵列100可包括多个存储块MB1至MBk110。存储块110可包括多个串ST11'至ST1m'和ST21'至ST2m'。多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可沿垂直方向(Z方向)延伸。在存储块110中，可在行方向(X方向)上布置m个串。在图5中，示出了在列方向(Y方向)上布置两个串。然而，这是为了说明清楚；可在列方向(Y方向)上布置三个或更多个串。
多个串ST11'至ST1m'和ST21'至ST2m'中的每一个可包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每一个串的源极选择晶体管SST可联接在源极线SL与存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可联接到相同的源极选择线。布置在第一行中的串ST11'至ST1m'的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行中的串ST21'至ST2m'的源极选择晶体管可联接到第二源极选择线SSL2。在另一实施例中，单元串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可共同联接到一个源极选择线。
每一个串的第一至第n存储器单元MC1至MCn可彼此串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极可分别联接到第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可用作虚拟存储器单元。当设置虚拟存储器单元时，可以稳定地控制相应串的电压或电流。因此，可提高存储在存储块110中的数据的可靠性。
每一个串的漏极选择晶体管DST可联接在位线和存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可联接到在行方向上延伸的漏极选择线。第一行的串ST11'至ST1m'的漏极选择晶体管DST可联接到第一漏极选择线DSL1。第二行的串ST21'至ST2m'的漏极选择晶体管DST可联接到第二漏极选择线DSL2。
也就是说，图5的存储块110可具有类似于图4的存储块110的电路的电路。例如，图5的存储块110中的每一个串中可不包括管道晶体管PT。
图4和图5中描述的多个存储块MB1至MBk 110可共享源极线SL。因此，在对所选择存储块的擦除操作中，通过施加到源极线SL的擦除电压，可能将热空穴引入到未选择存储块的沟道中。因此，随着共享源极线的存储块的擦除数量增加，引入到沟道中的热空穴的数量也可能增加。
图6是示出根据本公开的实施例的存储器***的读取操作的流程图。
图7是示出根据本公开的实施例的存储器***的读取操作的电压波形图。
下面将参照图1至图7描述存储器***的这种示例性读取操作。
1)输入读取命令(S610)
响应于从主机2000输入的读取命令Read CMD，存储器控制器1200生成用于控制存储器装置1100的读取操作的命令CMD，并且通过将与读取命令Read CMD一起接收的地址转换成存储器装置1100的地址来生成转换地址ADD。
2)读取与源极线共享块的擦除数量有关的信息(S620)
存储器装置1100响应于从存储器控制器1200接收的命令CMD和地址ADD，读取存储在***块110S中的、与所选择存储块的源极线共享块的擦除数量相关的信息，并将读取的信息输出到存储器控制器1200。存储器控制器1200的擦除数量信息寄存器1210存储从存储器装置1100接收的、与所选择存储块的源极线共享块的擦除数量有关的信息。
3)确定源极线共享块的擦除数量(S630)
存储器控制器1200使用存储在擦除数量信息寄存器1210中的、与所选择存储块的源极线共享块的擦除数量有关的信息，来确定源极线共享块的擦除数量是否大于设置数量N(N是大于1的自然数)。
4)将初始导通时段设置为A(S640)
如图7的(a)所示，当如步骤S630所确定的(“是”)，源极线共享块的擦除数量大于设置数量N时，存储器控制器1200将所选择存储块的读取操作期间的初始导通时段设置为第一时间A。
5)将初始导通时段设置为B(S650)
如图7的(b)所示，当如步骤S630所确定的(“否”)，源极线共享块的擦除数量小于或等于设置数量N时，存储器控制器1200将所选择存储块的读取操作期间的初始导通时段设置为第二时间B。优选地，第二时间B比第一时间A短。
6)执行读取操作(S660)
在步骤S640或S650中设置了初始导通时段之后，对所选择存储块执行读取操作。可以页面为单位执行读取操作，并且可顺序地读取包括在所选择存储块中的多个页面。
电压产生电路210响应于操作信号OP_CMD，在由存储器控制器1200设置的初始导通时段期间产生并输出导通电压Vturn_on，并且行解码器220将电压产生电路210产生的导通电压Vturn_on施加到所选择存储块MB1的源极选择线SSL、漏极选择线DSL以及所有的字线WL1至WL16。因此，导通了所选择存储块MB1的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST，并且使所选择存储块MB1的沟道电联接到具有接地电压电平的源极线SL，从而去除所选择存储块MB1的沟道中的热空穴。
在初始导通时段之后，电压产生电路210响应于操作信号OP_CMD产生读取电压Vread和通过电压Vpass。行解码器220将电压产生电路210产生的读取电压Vread施加到多个字线之中的所选择字线Sel_WL，并将电压产生电路210产生的通过电压Vpass施加到多个字线之中的未选择字线Unsel_WL。
页面缓冲器组230的多个页面缓冲器PB1至PBn 231通过在施加读取电压Vread时感测相应位线BL1至BLn的电位电平或电流量，来感测并临时存储被编程在所选择页面中包括的存储器单元中的数据。临时存储的数据通过列解码器240和输入/输出电路250而被输出到存储器控制器1200。
在施加读取电压Vread一定时间后，电压产生电路210响应于操作信号OP_CMD产生均衡电压Veq。行解码器220将电压产生电路210产生的均衡电压Veq施加到所选择字线Sel_WL，然后在经过一定时间后将所选择字线Sel_WL和未选择字线Unsel_WL放电到低电平。
均衡电压Veq可具有与通过电压Vpass相同的电位电平。因此，由于选择字线Sel_WL和未选择字线Unsel_WL在相同的电位电平下放电，所以所选择字线Sel_WL和未选择字线Unsel_WL可以在相同的电平下放电相同的放电时间。
在完成对所选择页面的读取操作之后，执行对下一页面的读取操作。
图8是示出根据本公开的实施例的存储器***的读取操作的串的截面图。
图8的部分(a)示出了擦除操作中的未选择存储块中的多个串之中的一个串。图4和图5中描述的多个存储块MB1至MBk 110可共享源极线SL。因此，在对多个存储块MB1至MBk110之中的所选择存储块的擦除操作中，通过施加到源极线SL的擦除电压Verase，可能会将热空穴
Figure BDA0001807300150000151
引入到未选择存储块的沟道中。
图8的部分(b)示出了在读取操作期间的初始导通时段中，所选择存储块中的多个串之中的一个串。在初始导通时段中，导通电压Vturn-on被施加到所选择存储块的源极选择线SSL、漏极选择线DSL和所有字线WL1至WLn。因此，导通了所选择存储块的源极选择晶体管、多个存储器单元和漏极选择晶体管，并且使所选择存储块的沟道电联接到具有接地电压Vss的电平的源极线SL，从而去除了所选择存储块的沟道中的热空穴
Figure BDA0001807300150000161
如上所述，根据本公开的实施例，在对所选择存储块的读取操作中，如果确定了与所选择存储块共享源极线的源极线共享块的擦除数量大于设置值，则将初始导通时段设置得相对较长，从而可有效地去除所选择存储块的通道中的热空穴。另一方面，如果确定了与所选择存储块共享源极线的源极线共享块的擦除数量小于或等于设置值，则将初始导通时段设置得相对较短，从而可减少读取操作的总时间。
图9是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
参照图9，存储器***30000可被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器***30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据访问操作，例如编程操作、擦除操作、读取操作等。
被编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收到的无线电信号转换成可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号传输到半导体存储器装置1100中。而且，无线电收发器3300可将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将转换后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或输入待由处理器3100处理的数据的装置，并且可实施为诸如触摸板或计算机鼠标等的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可以通过显示器3200输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分，或者被实施为独立于处理器3100的芯片。
图10是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
参照图10，存储器***40000可被实施成个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器***40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据通过输入装置4200输入的数据来通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器***40000的全部操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分，或者被实施为独立于处理器4100的芯片。
图11是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
参照图11，存储器***50000可被实施为图像处理装置，例如数码相机、附设有数码相机的移动终端、附设有数码相机的智能电话、或附设有数码相机的平板PC。
存储器***50000可包括存储器装置1100和存储器控制器1200，其中存储器控制器1200能够控制存储器装置1100的数据处理操作，例如编程操作、擦除操作或读取操作等。
存储器***50000的图像传感器5200可将光学图像转换成数字信号，并且转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200而被存储在存储器装置1100中。另外，在处理器5100或存储器控制器1200的控制下，存储在存储器装置1100中的数据可通过显示器5300输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分，或者被实施为独立于处理器5100的芯片。
图12是示出包括图2所示的存储器装置的存储器***的另一实施例的示图。
参照图12，存储器***70000可被实施为存储卡或智能卡。存储器***70000可包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在一些实施例中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口7100可表示能够支持由主机60000使用的协议、嵌入在硬件中的软件或信号传输方案的硬件。
当存储器***70000联接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下，通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。
根据本公开，在读取操作中，基于源自所选择存储块的先前读取操作的源极线共享块的当前擦除数量来控制读取操作期间的初始导通时段，使得可以有效地去除保留在所选择存储块的沟道中的空穴，从而提高电特性。
本文已经公开了各个实施例，并且尽管应用了特定的术语，但是它们以一般的和描述性的意义来使用并理解，而不用于限制的目的。在一些情况下，从本申请提交起，对于本领域技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本公开的实质和范围的情况下，可进行形式和细节上的各种改变。

Claims (19)

1.一种存储器***，包括：
存储器装置，包括多个存储块，所述存储器装置对所述多个存储块之中的所选择存储块执行读取操作；以及
存储器控制器，控制所述存储器装置执行所述读取操作，其中基于与所述所选择存储块的源极线共享块的擦除数量有关的信息来控制所述读取操作的初始导通时段。
2.根据权利要求1所述的存储器***，其中所述存储器控制器基于与所述源极线共享块的擦除数量有关的信息，将所述初始导通时段设置为第一时间或比所述第一时间短的第二时间。
3.根据权利要求2所述的存储器***，其中所述存储器控制器：
当所述所选择存储块的源极线共享块的擦除数量大于设置数量时，将所述初始导通时段设置为所述第一时间；并且
当所述所选择存储块的源极线共享块的擦除数量小于或等于所述设置数量时，将所述初始导通时段设置为所述第二时间。
4.根据权利要求1所述的存储器***，其中与所述源极线共享块的擦除数量有关的信息是与源自所述所选择存储块的先前读取操作的、与所述所选择存储块共享源极线的存储块的擦除数量有关的当前信息。
5.根据权利要求1所述的存储器***，其中所述存储器装置将与所述源极线共享块的擦除数量有关的信息存储在***块中，所述***块是所述多个存储块中的至少一个存储块。
6.根据权利要求1所述的存储器***，其中所述存储器控制器包括擦除数量信息寄存器，所述擦除数量信息寄存器在所述读取操作中存储与所述所选择存储块的源极线共享块的擦除数量有关的信息。
7.根据权利要求1所述的存储器***，其中在所述读取操作中，通过在所述初始导通时段中施加到所述所选择存储块的字线和选择线的导通电压，使所述所选择存储块的沟道电联接到源极线。
8.根据权利要求1所述的存储器***，其中在所述读取操作期间，所述初始导通时段在施加读取电压之前。
9.一种存储器***，包括：
存储器装置，包括多个存储块；以及
存储器控制器，响应于来自主机的请求，控制所述存储器装置执行读取操作，
其中在对所述多个存储块之中的所选择存储块的读取操作中，当所述所选择存储块的源极线共享块的擦除数量大于设置数量时，所述存储器控制器将初始导通时段设置为第一时间，并且当所述所选择存储块的源极线共享块的擦除数量小于或等于所述设置数量时，所述存储器控制器将所述初始导通时段设置为第二时间。
10.根据权利要求9所述的存储器***，其中所述第一时间比所述第二时间长。
11.根据权利要求9所述的存储器***，其中与所述源极线共享块的擦除数量有关的信息是与源自所述所选择存储块的先前读取操作的、与所述所选择存储块共享源极线的存储块的擦除数量有关的当前信息。
12.根据权利要求9所述的存储器***，其中所述存储器控制器包括擦除数量信息寄存器，所述擦除数量信息寄存器在所述读取操作中存储与所述所选择存储块的源极线共享块的擦除数量有关的信息。
13.根据权利要求9所述的存储器***，其中所述存储器装置将与所述源极线共享块的擦除数量有关的信息存储在***块中，所述***块是所述多个存储块之中的至少一个存储块。
14.根据权利要求9所述的存储器***，其中在所述读取操作中，通过在所述初始导通时段中施加到所述所选择存储块的字线和选择线的导通电压，将所述所选择存储块的沟道电联接到源极线。
15.根据权利要求9所述的存储器***，其中在所述读取操作期间，所述初始导通时段在施加读取电压之前。
16.一种操作存储器***的方法，所述方法包括：
读取与多个存储块中的、待被执行读取操作的所选择存储块的源极线共享块的擦除数量有关的信息；
基于与所述擦除数量有关的信息，设置所述所选择存储块的初始导通时段；
在所述初始导通时段期间，向所述所选择存储块施加导通电压；并且
向所述所选择存储块施加读取电压。
17.根据权利要求16所述的方法，其中与所述所选择存储块的源极线共享块的擦除数量有关的信息是与源自所述所选择存储块的先前读取操作的、与所述所选择存储块共享源极线的存储块的擦除数量有关的当前信息。
18.根据权利要求16所述的方法，其中在设置所述初始导通时段中，当所述源极线共享块的擦除数量大于设置数量时，将所述初始导通时段设置为第一时间，并且当所述源极线共享块的擦除数量小于或等于所述设置数量时，将所述初始导通时段设置为第二时间。
19.根据权利要求16所述的方法，其中在所述导通电压被施加到所述所选择存储块时，所述所选择存储块的沟道被电联接到源极线。
CN201811103543.0A 2018-01-17 2018-09-20 存储器***及其操作方法 Active CN110047549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180006169A KR102409799B1 (ko) 2018-01-17 2018-01-17 메모리 시스템 및 그것의 동작 방법
KR10-2018-0006169 2018-01-17

Publications (2)

Publication Number Publication Date
CN110047549A CN110047549A (zh) 2019-07-23
CN110047549B true CN110047549B (zh) 2022-11-15

Family

ID=67214174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811103543.0A Active CN110047549B (zh) 2018-01-17 2018-09-20 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US10418111B2 (zh)
KR (1) KR102409799B1 (zh)
CN (1) CN110047549B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015346A (ko) * 2019-08-01 2021-02-10 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20210061171A (ko) * 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20210073754A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 시스템, 컨트롤러 및 시스템의 동작 방법
KR20210074024A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210128791A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거방법
KR20210129928A (ko) * 2020-04-21 2021-10-29 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024495A (zh) * 2009-09-18 2011-04-20 株式会社东芝 非易失性半导体存储器装置以及其中的数据读取方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6671208B2 (en) 2001-07-27 2003-12-30 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor
KR100612569B1 (ko) * 2005-03-10 2006-08-11 주식회사 하이닉스반도체 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
US9299439B2 (en) * 2012-08-31 2016-03-29 Micron Technology, Inc. Erasable block segmentation for memory
KR20140136691A (ko) * 2013-05-21 2014-12-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20160071946A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102429452B1 (ko) * 2016-02-02 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024495A (zh) * 2009-09-18 2011-04-20 株式会社东芝 非易失性半导体存储器装置以及其中的数据读取方法

Also Published As

Publication number Publication date
CN110047549A (zh) 2019-07-23
US20190221270A1 (en) 2019-07-18
US10418111B2 (en) 2019-09-17
KR102409799B1 (ko) 2022-06-16
KR20190087845A (ko) 2019-07-25

Similar Documents

Publication Publication Date Title
CN110047549B (zh) 存储器***及其操作方法
CN110729016B (zh) 存储器装置、存储器***及操作该存储器装置的方法
CN110322918B (zh) 存储器件和操作该存储器件的方法
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
US10580497B2 (en) Memory device, memory system including the same, and method of operating the memory system
CN111145812A (zh) 存储器装置及其操作方法
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
CN110120240B (zh) 存储器***及其操作方法
CN110021330B (zh) 存储器***及其操作方法
US11127475B2 (en) Memory device controlling operating voltage of select transistor and method of operating the same
CN113129972A (zh) 存储器装置及其操作方法
US11462272B2 (en) Memory device and operating method thereof
US11636906B2 (en) Memory device and method of applying operating voltage
US11955181B2 (en) Memory system and method of operating the same
US10923201B2 (en) Memory device and method of operating the memory device
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
CN117316242A (zh) 存储器设备及其操作方法
CN114078525A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant