KR20190068878A - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR20190068878A
KR20190068878A KR1020170169097A KR20170169097A KR20190068878A KR 20190068878 A KR20190068878 A KR 20190068878A KR 1020170169097 A KR1020170169097 A KR 1020170169097A KR 20170169097 A KR20170169097 A KR 20170169097A KR 20190068878 A KR20190068878 A KR 20190068878A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
pixel
bank
insulating pattern
Prior art date
Application number
KR1020170169097A
Other languages
English (en)
Other versions
KR102577043B1 (ko
Inventor
김강현
이금영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170169097A priority Critical patent/KR102577043B1/ko
Priority to CN201811443892.7A priority patent/CN110021629B/zh
Priority to US16/212,067 priority patent/US10847592B2/en
Publication of KR20190068878A publication Critical patent/KR20190068878A/ko
Application granted granted Critical
Publication of KR102577043B1 publication Critical patent/KR102577043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L51/524—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 화소를 포함하는 기판과; 상기 화소에 대응하여 상기 기판 상부에 위치하고, 마주하는 제 1 및 제 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와; 상기 화소의 제 1 측에 대응되며 상기 제 1 전극의 끝을 덮는 절연패턴과; 상기 화소의 경계에 위치하며, 상기 제 1 측에서 상기 절연패턴을 덮고 상기 제 1 측과 인접한 상기 화소의 제 2 측에서 상기 제 1 전극의 끝을 덮는 뱅크를 포함하는 전계발광 표시장치를 제공한다.

Description

전계발광 표시장치 {Electroluminescent display device}
본 발명은 전계발광 표시장치에 관한 것으로, 더욱 상세하게는 발광층의 두께 균일도가 향상되고 발광층의 손상이 방지될 수 있는 전계발광 표시장치에 관한 것이다.
새로운 평판디스플레이 중 하나인 전계발광 표시장치(Electroluminescent display device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다.
그리고 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
액티브 매트릭스 방식(active matrix type) 전계발광 표시장치에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 유지해 줌으로써, 게이트 배선 수에 관계없이 한 화면이 표시되는 동안 발광상태를 유지하도록 구동된다.
도 1은 종래 전계발광 표시장치의 개략적인 단면도이다.
도 1에 도시된 바와 같이, 종래 전계발광 표시장치는 기판(10)과, 상기 기판(10) 상에 위치하는 구동 박막트랜지스터(Td)와, 상기 구동 박막트랜지스터(Td)에 연결되는 발광다이오드(D)를 포함한다.
유리 또는 플라스틱으로 이루어지는 상기 기판(10) 상에는 반도체층(20)이 형성된다. 상기 반도체층(20)은 산화물 반도체 물질로 이루어지거나 다결정 실리콘으로 이루어질 수 있다.
반도체층(20) 상부에는 절연물질로 이루어진 게이트 절연막(26)이 기판(10) 전면에 형성된다. 게이트 절연막(26)은 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어질 수 있다.
게이트 절연막(26) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(30)이 반도체층(20)의 중앙에 대응하여 형성된다.
게이트전극(30) 상부에는 절연물질로 이루어진 층간 절연막(36)이 기판(10) 전면에 형성된다. 층간 절연막(36)은 산화 실리콘이나 질화 실리콘과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연물질로 형성될 수 있다.
층간 절연막(36)은 반도체층(20)의 양측을 노출하는 제 1 및 제 2 콘택홀(37, 38)을 갖는다. 제 1 및 제 2 콘택홀(37, 38)은 게이트 전극(30)의 양측에 게이트 전극(30)과 이격되어 위치한다.
층간 절연막(36) 상부에는 금속과 같은 도전성 물질로 소스 전극(40)과 드레인 전극(42)이 형성된다.
상기 반도체층(20)과, 상기 게이트 전극(30)과, 상기 소스 전극(40)과, 상기 드레인 전극(42)은 상기 구동 박막트랜지스터(Td)를 이룬다.
도시하지 않았으나, 상기 기판(10) 상에는, 제 1 및 제 2 방향을 따라 각각 연장되는 게이트 배선 및 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선에 연결되는 스위칭 박막트랜지스터, 상기 게이트 배선 및 상기 데이터 배선 중 어느 하나와 평행하게 이격하는 파워 배선이 형성될 수 있다.
상기 게이트 배선과 상기 데이터 배선은 교차하여 화소영역을 정의하며, 상기 구동 박막트랜지스터(Td)는 상기 스위칭 박막트랜지스터에 연결된다. 또한, 상기 화소영역에는 스토리지 캐패시터가 구비된다.
상기 구동 박막트랜지스터(Td)의 상기 드레인 전극(42)을 노출하는 드레인 콘택홀(52)을 갖는 보호층(50)이 상기 구동 박막트랜지스터(Td)를 덮으며 형성된다.
상기 보호층(50) 상에는 상기 드레인 콘택홀(52)을 통해 상기 구동 박막트랜지스터(Td)의 상기 드레인 전극(42)에 연결되는 제 1 전극(60)이 형성된다. 또한, 상기 보호층(50) 상에는 상기 제 1 전극(60)의 가장자리를 덮는 뱅크(70)가 형성된다. 상기 뱅크(70)는 상기 제 1 전극(60)의 중앙을 노출하는 개구를 갖는다.
상기 제 1 전극(60) 상에는 발광층(62)과 제 2 전극(64)이 순차 적층된다.
상기 제 1 전극(60), 상기 제 1 전극(60)과 마주하는 상기 제 2 전극(64), 상기 제 1 및 제 2 전극(60, 64) 사이에 위치하는 상기 발광층(62)은 상기 발광 다이오드(D)를 이룬다.
한편, 일반적으로 상기 발광층(62)은 열증착 공정에 의해 형성된다. 그러나, 표시장치가 대형화됨에 따라 증착 공정에 의해 발광층(62)을 형성하는데 한계가 있으며, 최근에는 용액 공정에 의해 상기 발광층(62)을 형성하는 방법이 제안되고 있다.
그러나, 용액 공정에 의해 발광층(62)을 형성하는 경우, 개구율이 감소하거나 개구영역의 일부에 발광층이 형성되지 않는 발광층의 미도포 문제가 발생한다.
즉, 용액 공정으로 형성되는 발광다이오드를 포함하는 전계발광 표시장치의 휘도가 감소하거나 표시품질이 저하되는 문제가 발생한다.
본 발명은, 종래 전계발광 표시장치의 개구율 감소 및 발광층의 미도포 문제를 해결하고자 한다.
상기 과제의 해결을 위하여, 본 발명은, 화소를 포함하는 기판과; 상기 화소에 대응하여 상기 기판 상부에 위치하고, 마주하는 제 1 및 제 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와; 상기 화소의 제 1 측에 대응되며 상기 제 1 전극의 끝을 덮는 절연패턴과; 상기 화소의 경계에 위치하며, 상기 제 1 측에서 상기 절연패턴을 덮고 상기 제 1 측과 인접한 상기 화소의 제 2 측에서 상기 제 1 전극의 끝을 덮는 뱅크를 포함하는 전계발광 표시장치를 제공한다.
본 발명에 따른 전계발광 표시장치에서는, 화소영역의 모서리를 덮도록 화소영역의 양단에 절연물질 패턴이 형성되며, 이에 따라 용액 공정에 의한 개구율 감소 및 유효 발광영역에서의 발광층 미도포 문제가 해결된다.
따라서, 전계발광 표시장치의 휘도와 표시품질이 향상된다.
도 1은 종래 전계발광 표시장치의 개략적인 단면도이다.
도 2는 개구율 저하를 설명하기 위한 전계발광 표시장치에서의 개략적인 평면도이다.
도 3은 도 2의 III-III 선을 따라 절단한 단면도이다.
도 4는 발광층 미도포 문제를 설명하기 위한 전계발광 표시장치의 개략적인 평면도이다.
도 5는 도 4의 V-V 선을 따라 절단한 단면도이다.
도 6은 본 발명에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 회로도이다.
도 7은 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 8은 도 7의 VIII-VIII 선을 따라 절단한 단면도이다.
도 9는 도 7의 IX-IX 선을 따라 절단한 단면도이다.
도 10은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 11은 모서리가 라운드 형상인 화소와 본 발명의 전계발광 표시장치의 화소에서의 개구율을 설명하기 위한 개략적인 도면이다.
전술한 바와 같이, 용액 공정에 의해 발광층이 형성되는 전계발광 표시장치에서는, 개구율 감소 또는 발광층 미도포 문제가 발생하는데, 이러한 문제에 대하여 구체적으로 설명한다.
도 2는 개구율 저하를 설명하기 위한 전계발광 표시장치에서의 개략적인 평면도이고, 도 3은 도 2의 III-III 선을 따라 절단한 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 전계발광 표시장치는 다수의 화소(P)를 포함하며, 각 화소에는 제 1 전극(60), 발광층(62) 및 제 2 전극(미도시)을 포함하는 발광다이오드가 형성된다.
또한, 각 화소(P)를 둘러싸며 뱅크(70)가 형성된다. 상기 뱅크(70)는 상기 제 1 전극(60)의 가장자리를 덮고 상기 제 1 전극(60)의 중앙을 노출한다.
전술한 바와 같이, 상기 발광층(62)은 용액 공정에 의해 형성되는데, 용액 상태의 발광물질이 건조되는 과정에서 발광층(62)의 끝이 중앙보다 두껍게 되는 파일-업(pile-up, 또는 커피-링 효과) 문제가 발생할 수 있다.
이러한 파일-업 문제를 방지하기 위해, 뱅크(70)가 친수성의 제 1 뱅크(72)와 소수성의 제 2 뱅크(74)를 포함하도록 형성된다. (이중 뱅크) 이 경우, 화소(P)의 가장자리에서 친수성의 제 1 뱅크(72)에 의해 발광물질 용액이 잘 퍼지게 되어 파일-업 문제가 다소 개선될 수 있다.
그런데, 파일-업 문제 개선을 위해 형성되는 제 1 뱅크(72)는 제 1 전극(60)의 끝을 덮기 때문에, 제 1 뱅크(72)와 제 1 전극(60)이 중첩되는 면적만큼 전계발광 표시장치의 개구율이 저하된다.
한편, 이와 같은 개구율 저하 문제를 막기 위해, 단일 뱅크를 이용하는 전계발광 표시장치가 제안된 바 있다. 그러나, 단일 뱅크를 이용하는 전계발광 표시장치에서는 화소의 모서리 부분에 발광층이 도포되지 않는 문제가 발생하며, 이러한 문제를 막기 위해 화소의 모서리를 라운드 형상으로 형성하는 구조의 전계발광 표시장치가 제안되었다.
도 4는 발광층 미도포 문제를 설명하기 위한 전계발광 표시장치의 개략적인 평면도이고, 도 5는 도 4의 V-V 선을 따라 절단한 단면도이다.
도 4 및 도 5에 도시된 바와 같이, 전계발광 표시장치는 다수의 화소(P)를 포함하며, 각 화소에는 제 1 전극(60), 발광층(62) 및 제 2 전극(미도시)을 포함하는 발광다이오드가 형성된다.
또한, 각 화소(P)를 둘러싸며 뱅크(70)가 형성된다. 상기 뱅크(70)는 상기 제 1 전극(60)의 가장자리를 덮고 상기 제 1 전극(60)의 중앙을 노출한다.
전술한 바와 같이, 상기 발광층(62)은 용액 공정에 의해 형성되는데, 화소(P)의 모서리에서 뱅크(70)가 라운드 형상을 갖도록 형성함으로써 발광물질 용액이 화소(P)의 모서리에 도포되도록 한다.
이때, 상기 뱅크(70)는 단일층 구조를 가져, 이중 뱅크에 의한 개구율 감소 문제를 방지한다.
그러나, 화소(P)의 모서리에서 뱅크(70)가 라운드 형상을 갖지만, 화소(P)의 모서리에 발광층(62)이 완전히 형성되도록 하기에는 한계가 있다. 즉, 뱅크(70)의 평면 형상 변화만으로 발광층(62) 미도포 문제를 해결하기에 한계가 있다.
또한, 화소(P)의 모서리에서 뱅크(70)가 라운드 형상을 갖는 만큼 전계발광 표시장치의 개구율은 여전히 감소한다.
더욱이, 발광층(62) 미도포 영역에서 제 1 전극(60)과 제 2 전극의 쇼트 문제가 발생할 수도 있다.
이러한 문제를 해결하기 위해, 본 발명은, 화소를 포함하는 기판과; 상기 화소에 대응하여 상기 기판 상부에 위치하고, 마주하는 제 1 및 제 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와; 상기 화소의 제 1 측에 대응되며 상기 제 1 전극의 끝을 덮는 절연패턴과; 상기 화소의 경계에 위치하며, 상기 제 1 측에서 상기 절연패턴을 덮고 상기 제 1 측과 인접한 상기 화소의 제 2 측에서 상기 제 1 전극의 끝을 덮는 뱅크를 포함하는 전계발광 표시장치를 제공한다.
본 발명의 전계발광 표시장치는, 상기 기판과 상기 발광다이오드 사이에 위치하는 구동부를 더 포함하고, 상기 절연패턴은 상기 구동부에 대응된다.
본 발명의 전계발광 표시장치에 있어서, 상기 제 1 측에서 상기 제 1 전극과 상기 뱅크는 평면적으로 이격한다.
본 발명의 전계발광 표시장치에 있어서, 상기 뱅크는, 상기 제 1 측에서 상기 절연패턴과 접촉하고 상기 제 2 측에서 상기 제 1 전극과 접촉한다.
본 발명의 전계발광 표시장치에 있어서, 상기 화소의 모서리에서 상기 제 1 전극은 상기 절연패턴에 의해 덮인다.
본 발명의 전계발광 표시장치는, 상기 기판 상에 위치하는 박막트랜지스터와; 상기 박막트랜지스터를 덮고 상기 발광다이오드 하부에 위치하는 보호층을 더 포함하고, 상기 제 1 측에서 상기 절연패턴과 상기 보호층이 접촉하고, 상기 제 2 측에서 상기 뱅크와 상기 보호층이 접촉한다.
본 발명의 전계발광 표시장치에 있어서, 상기 절연패턴은 서로 이격되며 각 화소에 대응되는 다수의 패턴을 포함한다.
본 발명의 전계발광 표시장치에 있어서, 상기 절연패턴은 친수성 물질로 이루어지고, 상기 뱅크는 소수성 물질로 이루어진다.
본 발명의 전계발광 표시장치에 있어서, 상기 발광층은 용액 공정에 의해 형성된다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 6은 본 발명에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 회로도이다.
도 6에 도시한 바와 같이, 전계발광 표시장치에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(GL), 데이터배선(DL) 및 파워배선(PL)이 형성되고, 화소영역(P)에는, 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td), 스토리지 캐패시터(Cst), 발광다이오드(D)가 형성된다. 도시하지 않았으나, 구동 박막트랜지스터(Td)의 문턱 전압을 보상하기 위한 보상 회로부가 더 형성될 수 있다.
스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td), 스토리지 캐패시터(Cst), 보상 회로부는 구동부로 지칭될 수 있다.
스위칭 박막트랜지스터(Ts)는 게이트배선(GL) 및 데이터배선(DL)에 연결되고, 구동 박막트랜지스터(Td) 및 스토리지 캐패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 파워배선(PL) 사이에 연결되고, 발광다이오드(D)는 구동 박막트랜지스터(Td)에 연결된다.
이러한 전계발광 표시장치에서, 게이트배선(GL)에 인가된 게이트신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되면, 데이터배선(DL)에 인가된 데이터신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트전극과 스토리지 캐패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 게이트전극에 인가된 데이터신호에 따라 턴-온 되며, 그 결과 데이터신호에 비례하는 전류가 파워배선(PL)으로부터 구동 박막트랜지스터(Td)를 통하여 발광다이오드(D)로 흐르게 되고, 발광다이오드(D)는 구동 박막트랜지스터(Td)를 통하여 흐르는 전류에 비례하는 휘도로 발광한다.
이때, 스토리지 캐패시터(Cst)에는 데이터신호에 비례하는 전압으로 충전되어, 일 프레임(frame) 동안 구동 박막트랜지스터(Td)의 게이트전극의 전압이 일정하게 유지되도록 한다.
따라서, 전계발광 표시장치는 게이트신호 및 데이터신호에 의하여 원하는 영상을 표시할 수 있다.
도 7은 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 7에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 발광다이오드(미도시)가 형성되며 제 1 방향(X) 및 제 2 방향(Y)으로 배열된 다수의 화소(P)와, 제 1 방향(X)을 따라 연장되며 상기 제 2 방향(Y)으로 인접한 화소(P)의 경계에 위치하는 절연패턴(170)과, 상기 화소(P)의 네 측을 둘러싸는 뱅크(180)를 포함한다.
예를 들어, 제 1 방향(X)을 따라 인접하는 제 1 및 제 2 화소(P1, P2)가 정의된 경우, 절연패턴(170)은 제 1 및 제 2 화소(P1, P2)의 제 1 측에 대응되는 제 1 패턴(172)과 제 1 측과 마주하는 제 1 및 제 2 화소(P1, P2)의 제 2 측에 대응되는 제 2 패턴(174)을 포함할 수 있다. 절연패턴(170)은 구동 박막트랜지스터(도 5의 Td), 스위칭 박막트랜지스터(도 5의 Ts), 보상회로 등을 포함하는 구동부에 대응될 수 있다.
화소(P)가 단변과 장변을 갖는 경우, 절연패턴(170)은 화소(P)의 단변에 대응될 수 있다.
즉, 절연패턴(170)은 화소(P)의 모서리에 대응되며 발광다이오드의 제 1 전극(160) 끝을 덮는다. 따라서, 본 발명의 전계발광 표시장치(100)에서는, 화소(P)의 모서리의 절연패턴(170)에 의해 제 1 전극(160)과 발광층은 접촉하지 않기 때문에 화소(P)의 모서리는 발광 영역으로 기능하지 않는다.
전술한 바와 같이, 발광다이오드의 발광층(미도시)이 용액 공정에 의해 형성되는 경우, 화소(P)의 모서리에 발광물질 용액이 미도포되는 문제가 발생한다. 그러나, 본 발명의 전계발광 표시장치(100)에서는, 화소(P)의 모서리는 발광 영역으로 기능하지 않기 때문에, 발광층 미도포 영역이 발생되더라도 화소(P)의 발광 특성에는 문제가 발생되지 않는다.
또한, 화소(P)의 모서리에 발광층 미도포 영역이 발생되더라도, 절연패턴(170)에 의해 제 1 전극(160)과 제 2 전극(미도시)의 쇼트 문제는 발생하지 않는다.
더욱이, 화소(P)의 모서리에서 절연패턴(170)이 라운드 형상을 갖지 않기 때문에, 뱅크의 라운드 형상에 의한 유효 개구 영역 감소 문제를 방지할 수 있다.
도 7에서, 제 1 및 제 2 절연패턴(172, 174) 각각은 제 1 방향을 따라 배열된 화소열 전체에 대하여 일체로 형성되고 있다.
이와 달리, 제 1 및 제 2 절연패턴(172, 174) 각각은 각 화소(P)의 모서리를 덮으며 다수의 패턴들로 이루어질 수 있다. 즉, 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적인 평면도인 도 10에서 보여지는 바와 같이, 제 1 방향(X)을 따라 배열된 제 1 및 제 2 화소(P1, P2) 각각의 모서리를 덮으며 제 1 및 제 2 화소(P1, P2) 각각에 대응되는 다수의 제 1 절연패턴(172)이 제 1 방향(X)을 따라 서로 이격하며 배열되고, 다수의 제 1 절연패턴(172)과 제 2 방향(Y)을 따라 이격된 다수의 제 2 절연패턴(174)이 제 1 방향(X)을 따라 서로 이격하며 배열될 수 있다.
또한, 뱅크(180)는 제 1 및 제 2 화소(P1, P2)의 제 1 측 및 제 2 측뿐만 아니라 제 1 및 제 2 측을 연결하는 제 3 및 제 4 측에도 형성된다. 뱅크(180)는 인접한 화소(P) 간에 발광물질 용액이 섞이는 것을 방지하는 댐 역할을 한다.
본 발명의 전계발광 표시장치(100)에서, 화소(P)의 제 3 및 제 4 측에는 단일층 구조의 뱅크(180)만이 형성되기 때문에, 종래 이중 뱅크 구조에 의한 개구율 감소 문제 역시 방지된다.
만약, 절연패턴(170)이 제 3 및 제 4 측에도 형성되는 경우, 절연패턴(170)에 의해 화소(P)의 개구율이 감소한다. 그러나, 본 발명에서는, 화소(P)의 제 3 및 제 4 측에 절연패턴(170) 없이 뱅크(180)가 형성되기 때문에, 개구율이 향상된다.
도 8은 도 7의 VIII-VIII 선을 따라 절단한 단면도이고, 도 9는 도 7의 IX-IX 선을 따라 절단한 단면도이다.
도 8 및 도 9에 도시된 바와 같이, 다수의 화소(도 7의 P)가 정의된 기판(110)과, 제 1 기판(110) 상에 각 화소(P)에 대응하여 위치하는 구동 박막트랜지스터(Td)와, 구동 박막트랜지스터(Td)에 연결되며 각 화소영역(P)에 대응하여 위치하는 발광다이오드(D)와, 각 화소(P)의 제 1 및 제 2 측에 위치하는 절연패턴(170)과, 각 화소(P)를 둘러싸는 뱅크(180)를 포함한다.
기판(110) 상에는, 제 1 및 제 2 방향을 따라 각각 연장되는 게이트 배선(도 5의 GL) 및 데이터 배선(도 5의 DL), 게이트 배선(GL) 및 상기 데이터 배선(DL)에 연결되는 스위칭 박막트랜지스터(도 5의 Ts), 게이트 배선(GL) 및 데이터 배선(DL) 중 어느 하나와 평행하게 이격하는 파워 배선(도 5의 PL)이 형성될 수 있다.
게이트 배선(GL)과 데이터 배선(DL)은 교차하여 화소(P)를 정의하며, 구동 박막트랜지스터(Td)는 스위칭 박막트랜지스터(Ts)에 연결된다. 또한, 화소(P)에는 스토리지 캐패시터(도 5의 Cst)가 구비될 수 있다.
기판(110)은 유리 기판 또는 플렉서블한 플라스틱 기판일 수 있다. 예를 들어, 기판(110)은 폴리이미드 기판일 수 있다.
기판(110) 상에는 반도체층(120)이 형성된다. 반도체층(120)은 산화물 반도체 물질로 이루어지거나 다결정 실리콘으로 이루어질 수 있다.
반도체층(120)은 산화물 반도체 물질로 이루어질 경우 반도체층(120) 하부에는 차광패턴(도시하지 않음) 이 형성될 수 있으며, 차광패턴은 반도체층(120)으로 빛이 입사되는 것을 방지하여 반도체층(120)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(120)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(120)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
반도체층(120) 상부에는 절연물질로 이루어진 게이트 절연막(122)이 기판(110) 전면에 형성된다. 게이트 절연막(122)은 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어질 수 있다.
게이트 절연막(122) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(130)이 반도체층(120)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(122) 상부에는 게이트 배선(GL)과 스토리지 캐패시터(Cst)의 제1 캐패시터 전극(미도시)이 형성될 수 있다. 게이트 배선(GL)은 제1방향을 따라 연장되고, 제1 캐패시터 전극은 상기 게이트 전극(130)에 연결될 수 있다.
도 8에서는, 게이트 절연막(122)이 기판(110) 전면에 형성되어 있다. 이와 달리, 게이트 절연막(122)은 게이트전극(130)과 동일한 모양으로 패터닝될 수도 있다.
게이트전극(130) 상부에는 절연물질로 이루어진 층간 절연막(136)이 기판(110) 전면에 형성된다. 층간 절연막(136)은 산화 실리콘이나 질화 실리콘과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연물질로 형성될 수 있다.
층간 절연막(136)은 반도체층(120)의 양측을 노출하는 제 1 및 제 2 콘택홀(137, 138)을 갖는다. 제 1 및 제 2 콘택홀(137, 138)은 게이트 전극(130)의 양측에 게이트 전극(130)과 이격되어 위치한다.
도 8에서, 제 1 및 제 2 콘택홀(137, 138)은 게이트 절연막(122) 내에도 형성된다. 이와 달리, 게이트 절연막(122)이 게이트 전극(130)과 동일한 모양으로 패터닝될 경우, 제 1 및 제 2 콘택홀(137, 138)은 층간 절연막(136) 내에만 형성될 수도 있다.
층간 절연막(136) 상에는 금속과 같은 도전성 물질로 이루어지는 소스 전극(140)과 드레인 전극(142)이 형성된다. 또한, 층간 절연막(136) 상에는 제 2 방향을 따라 연장되는 데이터 배선(DL)과 전원 배선(PL) 및 제 2 캐패시터 전극(미도시)이 형성될 수 있다.
소스 전극(140)과 드레인 전극(142)은 게이트 전극(130)을 중심으로 이격되어 위치하며, 각각 제 1 및 제 2 콘택홀(137, 138)을 통해 반도체층(120)의 양측과 접촉한다. 데이터 배선(DL)은 제 2 방향을 따라 연장되어 게이트 배선(GL)과 교차함으로써 화소영역(P)을 정의하며, 고전위 전압을 공급하는 파워 배선(PL)은 데이터 배선(DL)과 이격되어 위치한다. 이와 달리, 파워 배선(PL)은 게이트 배선(GL)과 동일 층에 상기 게이트 배선(GL)과 평행하게 이격하여 위치함으로써, 데이터 배선(DL)과 교차하도록 형성될 수도 있다. 제 2 캐패시터 전극은 소스 전극(140)과 연결되고 제 1 캐패시터 전극과 중첩함으로써, 제 1 및 제 2 캐패시터 전극 사이의 층간 절연막(136)을 유전체층으로 하여 스토리지 캐패시터(Cst)를 이룬다.
반도체층(120)과, 게이트전극(130), 소스 전극(140), 드레인전극(142)은 구동 박막트랜지스터(Td)를 이루며, 구동 박막트랜지스터(Td)는 반도체층(120)의 상부에 게이트 전극(130), 소스 전극(140) 및 드레인 전극(142)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 구동 박막트랜지스터(Td)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 전극과 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다.
전술한 바와 같이, 기판(110) 상에는 스위칭 박막트랜지스터(Ts)가 더 형성되는데, 스위칭 박막트랜지스터(Ts)는 구동 박막트랜지스터(Td)와 실질적으로 동일한 구조를 갖는다.
구동 박막트랜지스터(Td)의 게이트 전극(130)은 스위칭 박막트랜지스터(Ts)의 드레인 전극(미도시)에 연결되고 구동 박막트랜지스터(Td)의 소스 전극(140)은 파워 배선(PL)에 연결된다. 또한, 스위칭 박막트랜지스터(Ts)의 게이트 전극(미도시)과 소스 전극(미도시)은 게이트 배선(GL) 및 데이터 배선(DL)에 각각 연결된다.
구동 박막트랜지스터(Td)의 드레인 전극(142)을 노출하는 드레인 콘택홀(152)을 갖는 보호층(150)이 구동 박막트랜지스터(Td)를 덮으며 형성된다.
보호층(150) 상에는 드레인 콘택홀(152)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(142)에 연결되는 제 1 전극(160)이 각 화소 영역(P) 별로 분리되어 형성된다. 제 1 전극(160)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어질 수 있다. 예를 들어, 제 1 전극(160)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다.
한편, 본 발명의 전계발광 표시장치(100)가 상부 발광 방식(top-emission type)인 경우, 제 1 전극(160) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 반사전극 또는 반사층은 은(Ag), 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 이루어질 수 있다. 예를 들어, 제 1 전극(160)은 ITO/Ag/ITO의 삼중층 구조를 가질 수 있다.
또한, 보호층(150) 상에는 제 1 방향(도 7의 X)을 따라 절연패턴(170)이 형성된다. 절연패턴(170)은 화소(P)의 모서리에 대응되어 제 1 전극(160)을 끝을 덮는다. 즉, 절연패턴(170)은 화소(P)의 제 1 측 및 제 2 측에 대응하여 형성되어 제 1 전극(160)의 제 1 및 제 2 측 끝을 덮는다.
절연패턴(170)은 친수성의 유기절연물질 또는 무기절연물질로 이루어질 수 있다. 예를 들어, 절연패턴(170)은 산화실리콘(SiO2), 질화실리콘(SiNx)과 같은 무기절연물질 또는 포토아크릴, 폴리이미드와 같은 유기절연물질로 이루어질 수 있다.
또한, 보호층(150)과 절연패턴(170) 상에는 화소(P)를 둘러싸는 뱅크(180)가 즉, 뱅크(180)는 화소(P)의 제 1 및 제 2 측에서 절연패턴(170) 상에 형성되며 화소(P)의 제 3 및 제 4 측에서 보호층(150) 상에 형성된다. 따라서, 화소(P)의 제 1 및 제 2 측에서 뱅크(180)는 기판(110)으로부터 제 1 높이를 갖고, 화소(P)의 제 3 및 제 4 측에서 뱅크(180)는 기판(110)으로부터 제 1 높이보다 작은 제 2 높이를 가질 수 있다.
화소(P)의 제 3 및 제 4 측에서 뱅크(180)는 제 1 전극(160)의 끝을 덮는다. 즉, 뱅크(180)는 화소(P)의 제 1 및 제 2 측에서 절연패턴(170)과 접촉하고 제 3 및 제 4 측에서 제 1 전극(160)과 접촉한다.
한편, 화소(P)의 제 1 및 제 2 측에서 뱅크(180)는 제 1 전극(160)과 평면적으로 이격될 수 있다.
뱅크(180)는 소수성의 유기절연물질 또는 무기절연물질로 이루어질 수 있다. 예를 들어, 뱅크(180)는 산화알루미늄(Al2O3), 산화크롬(CrOx)과 같은 무기절연물질 또는 불소(F) 또는 규소(Si)가 첨가된 포토아크릴, 폴리이미드와 같은 유기절연물질로 이루어질 수 있다.
뱅크(180)로 둘러싸인 영역에서, 제 1 전극(160) 상에 발광층(162)이 형성된다. 발광층(162)은 액체 상태의 발광물질을 이용한 용액 공정(solution process)에 의해 형성된다.
즉, 발광물질이 용매에 녹아있는 발광물질 잉크를 용액 공정에 의해 코팅한 후 용매를 건조시켜 발광층(162)이 형성된다. 예를 들어, 용액 공정은 잉크젯 코팅(inkjet coating) 공정, 슬릿 코팅(slit coating) 공정, 스핀 코팅(spin coating) 공정, 프린팅 (printing) 공정, 드랍 코팅(drop coating) 공정 중 어느 하나일 수 있으나, 이에 한정되지 않는다.
발광층(162)은 인광화합물 또는 형광 화합물과 같은 유기발광물질 또는 양자점과 같은 무기발광물질을 포함할 수 있다.
발광층(162)은 발광물질로 이루어지는 발광물질층(emitting material layer)의 단일층 구조일 수 있다. 또한, 발광 효율을 높이기 위해, 발광층(162)은 상기 제 1 전극(160)과 발광물질층 사이에 순차적으로 적층되는 정공주입층(hole injection layer) 및 정공수송층(hole transporting layer)과, 발광물질층 상에 순차적으로 적층되는 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)을 더 포함할 수 있다.
용액 공정에서, 발광물질 용액(발광물질 잉크)은 화소(P)의 중앙에 드롭된 후 화소(P) 전체로 퍼지게 되는데, 화소(P)의 모서리에는 발광물질 용액이 미도포될 수 있다.
그러나, 본 발명에서는, 화소(P)의 모서리에 절연패턴(170)이 형성되기 때문에, 발광물질 용액이 미도포되는 영역이 발생되더라도 이는 절연패턴(170)에 대응된다. 따라서, 발광층 미도포에 의한 표시품질 저하, 제 1 전극(160)과 제 2 전극(164)의 쇼트 문제가 방지된다.
또한, 모서리가 라운드 형상인 화소와 본 발명의 전계발광 표시장치의 화소에서의 개구율을 설명하기 위한 도 11을 참조하면, 화소의 모서리를 라운드 처리하지 않고 절연패턴이 화소의 모서리를 덮도록 함으로써 화소(P)의 개구율이 증가한다.
발광층(162)이 형성된 기판(110) 상부로 제 2 전극(164)이 형성된다. 제 2 전극(164)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다. 예를 들어, 제 2 전극(164)은 알루미늄(Al), 마그네슘(Mg), 알루미늄-마그네슘 합금(AlMg), 마그네슘-은 합금(MgAg) 중 어느 하나로 이루어질 수 있다.
본 발명의 전계발광 표시장치(100)가 상부 발광 방식인 경우, 제 2 전극(164)은 빛이 투과되도록 비교적 얇은 두께를 가질 수 있다. 한편, 본 발명의 전계발광 표시장치(100)가 하부 발광 방식인 경우, 제 2 전극(164)은 반사전극으로 이용된다.
제 1 전극(160)과, 제 1 전극(160)과 마주하는 제 2 전극(164)과, 제 1 및 제 2 전극(160, 164) 사이에 위치하는 발광층(162)은 발광다이오드(D)를 이룬다.
전술한 바와 같이, 본 발명의 전계발광 표시장치(100)에서는, 절연패턴(170)이 화소(P)의 모서리를 덮도록 화소(P)의 제 1 및 제 2 측만에 형성되며, 이에 따라 발광층 미도포에 의한 표시품질 저하 문제 없이 개구율이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 전계발광 표시장치 110: 기판
120: 반도체층 122: 게이트 절연막
130: 게이트 전극 136: 층간 절연막
140: 소스 전극 142: 드레인 전극
150: 보호층 160: 제 1 전극
162: 발광층 164: 제 2 전극
170: 절연패턴 180: 뱅크
Td: 구동 박막트랜지스터 D: 발광다이오드

Claims (9)

  1. 화소를 포함하는 기판과;
    상기 화소에 대응하여 상기 기판 상부에 위치하고, 마주하는 제 1 및 제 2 전극과 상기 제 1 및 제 2 전극 사이에 위치하는 발광층을 포함하는 발광다이오드와;
    상기 화소의 제 1 측에 대응되며 상기 제 1 전극의 끝을 덮는 절연패턴과;
    상기 화소의 경계에 위치하며, 상기 제 1 측에서 상기 절연패턴을 덮고 상기 제 1 측과 인접한 상기 화소의 제 2 측에서 상기 제 1 전극의 끝을 덮는 뱅크
    를 포함하는 전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 기판과 상기 발광다이오드 사이에 위치하는 구동부를 더 포함하고,
    상기 절연패턴은 상기 구동부에 대응되는 전계발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 측에서 상기 제 1 전극과 상기 뱅크는 평면적으로 이격하는 전계발광 표시장치.
  4. 제 1 항에 있어서,
    상기 뱅크는, 상기 제 1 측에서 상기 절연패턴과 접촉하고 상기 제 2 측에서 상기 제 1 전극과 접촉하는 전계발광 표시장치.
  5. 제 1 항에 있어서,
    상기 화소의 모서리에서 상기 제 1 전극은 상기 절연패턴에 의해 덮이는 전계발광 표시장치.
  6. 제 1 항에 있어서,
    상기 기판 상에 위치하는 박막트랜지스터와;
    상기 박막트랜지스터를 덮고 상기 발광다이오드 하부에 위치하는 보호층을 더 포함하고,
    상기 제 1 측에서 상기 절연패턴과 상기 보호층이 접촉하고, 상기 제 2 측에서 상기 뱅크와 상기 보호층이 접촉하는 전계발광 표시장치.
  7. 제 1 항에 있어서,
    상기 절연패턴은 서로 이격되며 각 화소에 대응되는 다수의 패턴을 포함하는 전계발광 표시장치.
  8. 제 1 항에 있어서,
    상기 절연패턴은 친수성 물질로 이루어지고, 상기 뱅크는 소수성 물질로 이루어지는 전계발광 표시장치.
  9. 제 1 항에 있어서,
    상기 발광층은 용액 공정에 의해 형성되는 전계발광 표시장치.
KR1020170169097A 2017-12-11 2017-12-11 전계발광 표시장치 KR102577043B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170169097A KR102577043B1 (ko) 2017-12-11 2017-12-11 전계발광 표시장치
CN201811443892.7A CN110021629B (zh) 2017-12-11 2018-11-29 电致发光显示装置
US16/212,067 US10847592B2 (en) 2017-12-11 2018-12-06 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170169097A KR102577043B1 (ko) 2017-12-11 2017-12-11 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20190068878A true KR20190068878A (ko) 2019-06-19
KR102577043B1 KR102577043B1 (ko) 2023-09-08

Family

ID=66697319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169097A KR102577043B1 (ko) 2017-12-11 2017-12-11 전계발광 표시장치

Country Status (3)

Country Link
US (1) US10847592B2 (ko)
KR (1) KR102577043B1 (ko)
CN (1) CN110021629B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
US11730017B2 (en) * 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
CN112420959A (zh) * 2020-11-19 2021-02-26 京东方科技集团股份有限公司 有机发光显示基板、其制作方法、显示面板及显示装置
KR20220096839A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 패널 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230772A1 (en) * 2007-03-20 2008-09-25 Norihiko Kamiura Display device and method of manufacturing the display device
US20150333110A1 (en) * 2013-08-30 2015-11-19 Lg Display Co., Ltd. Organic electroluminescent device and method for fabricating the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU732188B2 (en) * 1997-08-13 2001-04-12 Surx, Inc. Noninvasive devices, methods, and systems for shrinking of tissues
CN101068025B (zh) * 1997-08-21 2010-05-12 精工爱普生株式会社 显示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
US6815903B2 (en) * 2001-12-11 2004-11-09 Seiko Epson Corporation Display device and electronic apparatus
JP3818261B2 (ja) * 2002-01-24 2006-09-06 セイコーエプソン株式会社 発光装置及び電子機器
US6770502B2 (en) * 2002-04-04 2004-08-03 Eastman Kodak Company Method of manufacturing a top-emitting OLED display device with desiccant structures
JP3997888B2 (ja) * 2002-10-25 2007-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4830254B2 (ja) * 2003-01-23 2011-12-07 セイコーエプソン株式会社 有機ｅｌ装置の製造方法及び電子機器
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP3915806B2 (ja) * 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP4815761B2 (ja) * 2003-11-27 2011-11-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
KR20050068860A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 듀얼 플레이트 유기전계 발광소자용 상부기판 및 그의제조방법
JP3979395B2 (ja) * 2004-02-24 2007-09-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置用基板、及び電子機器
JP4161956B2 (ja) * 2004-05-27 2008-10-08 セイコーエプソン株式会社 カラーフィルタ基板の製造方法、電気光学装置の製造方法、電気光学装置、電子機器
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4239999B2 (ja) * 2005-05-11 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
US7892059B2 (en) * 2006-05-10 2011-02-22 Casio Computer Co., Ltd. Manufacturing method for organic electroluminescent display device including etching partition wall after imparting lyophilicity to partion wall and pixel electrode
JP4591837B2 (ja) * 2006-06-02 2010-12-01 カシオ計算機株式会社 表示装置及びその製造方法
KR100838082B1 (ko) * 2007-03-16 2008-06-16 삼성에스디아이 주식회사 유기발광 표시장치 및 그 제조방법
KR100838086B1 (ko) * 2007-05-22 2008-06-16 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR101570471B1 (ko) * 2008-09-18 2015-11-23 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR101348408B1 (ko) * 2008-12-02 2014-01-07 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
JP5126545B2 (ja) * 2009-02-09 2013-01-23 ソニー株式会社 表示装置の製造方法
KR101649225B1 (ko) * 2009-03-24 2016-08-18 엘지디스플레이 주식회사 유기전계발광 표시장치와 그 제조방법
KR101084191B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5471774B2 (ja) * 2010-04-27 2014-04-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
KR101802860B1 (ko) * 2010-12-14 2017-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5418487B2 (ja) * 2010-12-16 2014-02-19 住友化学株式会社 表示装置
WO2014156134A1 (ja) * 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
JP2015201354A (ja) * 2014-04-08 2015-11-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102242078B1 (ko) * 2014-08-05 2021-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101820197B1 (ko) * 2014-12-16 2018-01-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN104810382A (zh) * 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
KR102457536B1 (ko) * 2015-06-30 2022-10-21 엘지디스플레이 주식회사 유기전계발광표시장치
KR101831346B1 (ko) * 2015-08-07 2018-02-23 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102512716B1 (ko) * 2015-10-23 2023-03-23 삼성디스플레이 주식회사 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
KR20200072162A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230772A1 (en) * 2007-03-20 2008-09-25 Norihiko Kamiura Display device and method of manufacturing the display device
US20150333110A1 (en) * 2013-08-30 2015-11-19 Lg Display Co., Ltd. Organic electroluminescent device and method for fabricating the same

Also Published As

Publication number Publication date
CN110021629B (zh) 2023-06-09
CN110021629A (zh) 2019-07-16
US10847592B2 (en) 2020-11-24
US20190181204A1 (en) 2019-06-13
KR102577043B1 (ko) 2023-09-08

Similar Documents

Publication Publication Date Title
EP3276666B1 (en) Display device
KR102655009B1 (ko) 전계발광 표시장치
KR100830981B1 (ko) 유기 발광 표시 장치
KR102476562B1 (ko) 전계발광 표시장치
KR102664157B1 (ko) 투명표시장치
CN111326549B (zh) 电致发光显示装置及其制造方法
KR20190078955A (ko) 전계발광 표시장치
CN113130565B (zh) 电致发光显示装置
US10847592B2 (en) Electroluminescent display device
KR20180070367A (ko) 전계발광 표시장치
CN109979968B (zh) 电致发光显示设备及其制造方法
GB2393314A (en) Display and method for manufacturing the same
CN111384111A (zh) 电致发光显示装置
KR102543973B1 (ko) 유기발광소자 표시장치
US11658205B2 (en) Electroluminescent display device
KR20160139669A (ko) 유기발광 표시장치
KR20210080925A (ko) 전계발광 표시장치
KR20210072451A (ko) 전계발광 표시장치
KR20180013469A (ko) 유기발광다이오드 표시장치
US10923536B2 (en) Organic el display device and method of manufacturing organic el display device
KR20180061777A (ko) 유기발광다이오드 표시장치
KR20190064011A (ko) 전계발광 표시장치
KR20200066879A (ko) 전계발광 표시장치
KR102503745B1 (ko) 전계발광 표시장치
KR20230102691A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant